ES2989696T3 - Línea de datos y dispositivo de carga - Google Patents

Línea de datos y dispositivo de carga Download PDF

Info

Publication number
ES2989696T3
ES2989696T3 ES21812216T ES21812216T ES2989696T3 ES 2989696 T3 ES2989696 T3 ES 2989696T3 ES 21812216 T ES21812216 T ES 21812216T ES 21812216 T ES21812216 T ES 21812216T ES 2989696 T3 ES2989696 T3 ES 2989696T3
Authority
ES
Spain
Prior art keywords
pin
interface
circuit
switching transistor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES21812216T
Other languages
English (en)
Inventor
Fangding Luo
Tao Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Application granted granted Critical
Publication of ES2989696T3 publication Critical patent/ES2989696T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/70—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries characterised by the mechanical construction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/70—Structural association with built-in electrical component with built-in switch
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/40—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries characterised by the exchange of charge or discharge related data
    • H02J7/42—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries characterised by the exchange of charge or discharge related data with electronic devices having internal batteries, e.g. mobile phones
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/40—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries characterised by the exchange of charge or discharge related data
    • H02J7/47—Arrangements for checking compatibility or authentication between one component, e.g. a battery or a battery charger, and another component, e.g. a power source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/50—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries acting upon multiple batteries simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/70—Structural association with built-in electrical component with built-in switch
    • H01R13/701—Structural association with built-in electrical component with built-in switch the switch being actuated by an accessory, e.g. cover, locking member
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Details of circuit arrangements for charging or discharging batteries or supplying loads from batteries
    • H02J2207/30—Charge provided using DC bus or data bus of a computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

Se describen una línea de datos y un dispositivo de carga, que pertenecen al campo técnico de las comunicaciones. La línea de datos comprende una interfaz de tipo A, una primera interfaz, un cable y un módulo de identificación de circuito, con un pin VBUS, un pin D+, un pin D- y un pin GDN en la interfaz de tipo A que están conectados correspondientemente a los de la primera interfaz; y el módulo de identificación de circuito que comprende una resistencia pull-up, un circuito de conmutación, un circuito de filtro y un circuito comparador, en donde un primer extremo del circuito de conmutación está conectado a un pin CC de la primera interfaz, un segundo extremo del mismo está conectado al pin VBUS de la primera interfaz por medio de la resistencia pull-up, y un tercer extremo del mismo está conectado a un pin CC de la interfaz de tipo A; un primer extremo del circuito de filtro está conectado al pin CC de la interfaz de tipo A, y un segundo extremo del mismo está conectado a un primer extremo de entrada del circuito comparador; un segundo extremo de entrada del circuito comparador está conectado al pin VBUS de la primera interfaz, y un extremo de salida del circuito comparador está conectado a un extremo de control del circuito de conmutación; y el circuito comparador controla que el primer extremo del circuito de conmutación se conecte al segundo extremo o al tercer extremo del mismo. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Línea de datos y dispositivo de carga
Campo técnico
La presente solicitud se sitúa en el campo de las tecnologías de la comunicación y, específicamente, se refiere a una línea de datos y a un dispositivo de carga.
Antecedentes
Con el desarrollo de la ciencia y la tecnología, se aplican cada vez más ampliamente las cargas rápidas.
En la técnica relacionada, para cargas rápidas se suele usar el protocolo de suministro de alimentación(Power Delivery, PD). Para admitir cargas por el protocolo de PD, un cargador debe llevar a cabo una comunicación a través de una línea de señal de un canal de configuración(Configuration Channel,CC). Los dispositivos de carga que admiten la carga por protocolo de PD adoptan habitualmente la interfaz de Tipo C(Type-C)y están equipados con una línea de datos de Tipo C a Tipo C. Una línea de datos que usa la interfaz de Tipo A(Type-Ao Estándar A) lleva a cabo comunicaciones a través de una línea de señal D+/D- y no puede admitir cargas por el protocolo de PD. Sin embargo, actualmente la línea de datos más ampliamente usada es una línea de datos con una interfaz de Tipo A. Como resultado, la interfaz de Tipo A en una línea de datos convencional no admite cargas por el protocolo de PD. El documento CN 108233 130 A es un ejemplo de la técnica anterior.
Compendio
El propósito de las realizaciones de la presente solicitud es proporcionar una línea de datos y un dispositivo de carga, que puedan resolver el problema de que una línea de datos con una interfaz de Tipo A no admita cargas por protocolo de PD.
Para poner solución el problema técnico anterior, la presente solicitud se implementa de la siguiente manera:
En un primer aspecto, una realización de la presente solicitud proporciona una línea de datos, que incluye una interfaz de Tipo A y una primera interfaz, donde la interfaz de Tipo A y la primera interfaz están conectadas a través de un cable, tanto la interfaz de Tipo A como la primera interfaz incluyen un pin de VBUS, un pin de CC, un pin de D+, un pin de D- y un pin de GND, y la interfaz de Tipo A está conectada al pin de VBUS, al pin de D+, al pin de D- y al pin de GND de la primera interfaz en una correspondencia de uno a uno;
un módulo de identificación de circuito está proporcionado en la línea de datos, el módulo de identificación de circuito incluye un resistorpull-up,un circuito de conmutación, un circuito de filtro y un circuito comparador, un primer extremo del circuito de conmutación está conectado al pin de CC de la primera interfaz, un segundo extremo del circuito de conmutación está conectado a un primer extremo del resistorpull-up,un tercer extremo del circuito de conmutación está conectado al pin de CC de la interfaz de Tipo A, un segundo extremo del resistorpull-upestá conectado al pin de VBUS de la primera interfaz, un primer extremo del circuito de filtro está conectado al pin de CC de la interfaz de Tipo A, un segundo extremo del circuito de filtro está conectado a un primer extremo de entrada del circuito comparador, un segundo extremo de entrada del circuito comparador está conectado al pin de VBUS de la primera interfaz, y un extremo de salida del circuito comparador está conectado a un extremo de control del circuito de conmutación; y
bajo el control del circuito comparador, el primer extremo del circuito de conmutación está en comunicación con el segundo extremo o el tercer extremo del circuito de conmutación.
En un segundo aspecto, una realización de la presente solicitud proporciona un dispositivo de carga, que incluye una línea de datos y un cargador, donde la línea de datos es la línea de datos proporcionada en el primer aspecto, el cargador incluye un conector hembra de Tipo A coincidente con la interfaz de Tipo A de la línea de datos, y el conector hembra de Tipo A incluye: un pin de VBUS, un pin de CC, un pin de D+, un pin de D- y un pin de GND.
En las realizaciones de la presente solicitud, el pin de CC está dispuesto en la interfaz de Tipo A de la línea de datos, el circuito de filtro filtra una señal de comunicación de CC transmitida en el pin de CC de la interfaz de Tipo A para obtener una señal analógica estable, y el circuito comparador compara la señal analógica para obtener una señal de control. De esta manera, cuando hay una señal y no hay ninguna señal en el pin de CC de la interfaz de Tipo A, las señales de control obtenidas por el circuito comparador son señales de control diferentes, y un estadoonuoffdel circuito de conmutación se controla según la señal de control. Por lo tanto, cuando el primer extremo y el segundo extremo del circuito de conmutación están conectados, el pin de CC de la interfaz de Tipo A se desconecta del pin de CC de la primera interfaz, de modo que la línea de datos solo puede llevar a cabo comunicaciones que no son por el protocolo de PD a través del pin de D+ y el pin de D-. Cuando el primer extremo y el tercer extremo del circuito de conmutación están conectados, el pin de CC de la interfaz de Tipo A y el pin de CC de la primera interfaz están conectados, de modo que la línea de datos puede admitir una comunicación que no sea por el protocolo de PD a través del pin de D+ y el pin de D- al mismo tiempo y admitir una comunicación por el protocolo de PD a través del pin de CC, de modo que la línea de datos con la interfaz de Tipo A puede admitir cargas por el protocolo de PD.
Breve descripción de los dibujos
La figura 1 es una estructura de una línea de datos proporcionada por una realización de la presente solicitud;
la figura 2 es un diagrama estructural de un módulo de identificación en una línea de datos proporcionada por una realización de la presente solicitud;
la figura 3 es un diagrama de circuito de un módulo de identificación en una línea de datos proporcionada por una realización de la presente solicitud; y
la figura 4 es un diagrama estructural de una interfaz de Tipo A en una línea de datos proporcionada por una realización de la presente solicitud.
Descripción de realizaciones
A continuación se describen de manera clara y completa las soluciones técnicas de las realizaciones de la presente solicitud con referencia a los dibujos adjuntos de las realizaciones de la presente solicitud. En principio, las realizaciones descritas son algunas de las realizaciones de la presente solicitud, aunque no todas ellas. La totalidad del resto de las realizaciones obtenidas por un experto con conocimientos habituales en la materia basándose en las realizaciones de la presente solicitud sin ningún esfuerzo creativo se situarán dentro del alcance de protección de la presente solicitud.
Los términos "primero", "segundo" y similares en esta memoria descriptiva y en las reivindicaciones de la presente solicitud se usan para distinguir entre objetos similares en lugar de describir un orden o secuencia específico. Debe entenderse que los datos usados de esta manera son intercambiables en circunstancias apropiadas de modo que las realizaciones de la presente solicitud que se describen pueden implementarse en órdenes distintos al orden ilustrado o descrito en el presente documento. Además, "y/o" en la memoria descriptiva y las reivindicaciones representa al menos uno de los objetos conectados. El símbolo "/" en esta memoria descriptiva representa generalmente una relación "o" entre objetos asociados.
Con referencia a los dibujos adjuntos, lo siguiente describe en detalle la línea de datos y el dispositivo de carga de las realizaciones de esta solicitud basándose en realizaciones y escenarios de aplicación específicos.
Remítase tanto a la figura 1 como a la figura 2. La figura 1 es una estructura de una línea de datos proporcionada por una realización de la presente solicitud.
La figura 2 es un diagrama estructural de un módulo de identificación en una línea de datos proporcionada por una realización de la presente solicitud.
La línea de datos incluye una interfaz 1 de Tipo A y una primera interfaz 2, donde la interfaz 1 de Tipo A y la primera interfaz 2 están conectadas a través de un cable 3, tanto la interfaz 1 de Tipo A como la primera interfaz 2 incluyen un pin de VBUS, un pin de CC, un pin de D+, un pin de D- y un pin de GND, y la interfaz 1 de Tipo A está conectada al pin de VBUS, al pin de D+, al pin de D- y al pin de GND de la primera interfaz 2 en una correspondencia de uno a uno.
En la línea de datos se proporciona un módulo 4 de identificación de circuito, el módulo 4 de identificación de circuito incluye un resistorpull-up41, un circuito 42 de conmutación, un circuito 43 de filtro y un circuito comparador 44, un primer extremo del circuito 42 de conmutación está conectado al pin de CC de la primera interfaz 2, un segundo extremo del circuito 42 de conmutación está conectado a un primer extremo del resistorpull-up41, un tercer extremo del circuito 42 de conmutación está conectado al pin de CC de la interfaz 1 de Tipo A, un segundo extremo del resistorpull-up41 está conectado al pin de VBUS de la primera interfaz 2, un primer extremo del circuito 43 de filtro está conectado al pin de CC de la interfaz 1 de Tipo A, un segundo extremo del circuito 43 de filtro está conectado a un primer extremo de entrada del circuito comparador 44, un segundo extremo de entrada del circuito comparador 44 está conectado al pin de VBUS de la primera interfaz 2, y un extremo de salida del circuito comparador 44 está conectado a un extremo de control del circuito 42 de conmutación.
Bajo el control del circuito comparador 44, el primer extremo del circuito 42 de conmutación se conecta al segundo extremo o al tercer extremo del circuito 42 de conmutación.
En la técnica anterior, los terminales móviles tales como los teléfonos móviles a menudo admiten la carga rápida de los protocolos de comunicación de DP y DM. Los protocolos de comunicación correspondientes a la comunicación de carga de datos menos(Data Minus,DM) y la comunicación de carga de datos positivos(Positive Data,DP) usan el pin de D+ y el pin de D- para transmitir señales de comunicación. Sin embargo, los dispositivos electrónicos tales como los ordenadores portátiles de tiponotebooka menudo admiten una carga rápida del protocolo de comunicación de PD, que usa el pin de CC para transmitir señales de comunicación. Además, en la técnica anterior, todas las líneas de datos que admiten el protocolo de comunicación de PD usan líneas de datos en forma de Tipo C a Tipo C, y todas las líneas de datos que admiten el protocolo de comunicación de DP/DM usan líneas de datos en forma de Tipo A a Tipo C. Como resultado, las líneas de datos que admiten el protocolo de comunicación de PD y las líneas de datos que admiten el protocolo de comunicación de DP/DM no pueden usarse universalmente.
La línea de datos en esta implementación es una línea de datos que incluye la interfaz 1 de Tipo A, el pin de CC se añade a la interfaz 1 de Tipo A, y cuando se transmite una señal del protocolo de comunicación de CC en el pin de CC, el pin de CC de la interfaz 1 de Tipo A se conecta al pin de CC de la primera interfaz 2, de modo que se puede llevar a cabo una carga por PD rápida para un dispositivo que se va a cargar. Además, la primera interfaz 2 de esta realización puede ser una interfaz de Tipo C, para conectar la línea de datos con un dispositivo que se va a cargar y que tiene un conector de Tipo C.
Evidentemente, según el desarrollo de la ciencia y la tecnología, la primera interfaz 2 también puede ser de las que ya existen u otras interfaces que puedan aparecer en el futuro, las cuales no están sujetas a limitaciones específicas en el presente documento.
Además, en aplicaciones prácticas, cuando el dispositivo que se va a cargar solo admite una carga rápida que no es por PD de los protocolos de comunicación de DP y DM, los canales de comunicación de DP y DM de la línea de datos siguen estando en un estado conectado, de modo que al dispositivo que se va a cargar se le puede proporcionar una carga rápida de los protocolos de DP y DM.
Cabe señalar que cuando el primer extremo del circuito 42 de conmutación está conectado al segundo extremo del circuito 42 de conmutación, el primer extremo del circuito 42 de conmutación se desconecta del tercer extremo del circuito 42 de conmutación; cuando el primer extremo del circuito 42 de conmutación está conectado al tercer extremo del circuito 42 de conmutación, el primer extremo del circuito 42 de conmutación se desconecta del segundo extremo del circuito 42 de conmutación.
Además, durante el funcionamiento, cuando la línea de datos no está conectada a la fuente de alimentación, el primer extremo del circuito 42 de conmutación puede conectarse al tercer extremo del circuito 42 de conmutación, de modo que cuando la línea de datos se inserta en el dispositivo que va a cargarse, el canal del protocolo de comunicación de PD se usa para llevar a cabo una comunicación de CC con el dispositivo que va a cargarse. Además, dentro de un tiempo preestablecido de la comunicación de CC, cuando se obtiene una señal de comunicación de CC en el pin de CC de la interfaz de Tipo A, el primer extremo del circuito 42 de conmutación puede conmutarse para conectarse al segundo extremo del circuito 42 de conmutación. El tiempo preestablecido puede ser de 3 segundos, 5 segundos, etc., y el mismo no está sujeto a limitaciones específicas en el presente documento.
Además, las relaciones de conexión entre los pines de VBUS, los pines de D+, los pines de D- y los pines de GND de la interfaz 1 de Tipo A y la primera interfaz 2 y los hilos del cable 3 son iguales que las de los pines e hilos en la técnica anterior. Por ejemplo: cuando la primera interfaz 2 es una interfaz de Tipo C, las relaciones de conexión entre pines entre la interfaz de Tipo C y la interfaz 1 de Tipo A y los hilos del cable 3 son específicamente relaciones de conexión que se muestran en la Tabla 1 a continuación:
Tabla 1
En la implementación, cuando se recibe una señal de comunicación de CC en el pin de CC de la interfaz 1 de Tipo A, la señal de comunicación de CC se ajusta obteniendo una señal analógica estable mediante el circuito 43 de filtro, y la señal analógica se compara mediante el circuito comparador 44, de modo que cuando hay una señal en el pin de CC de la interfaz 1 de Tipo A, el circuito comparador 44 da salida a una primera señal de control, y cuando no hay señal en el pin de CC de la interfaz 1 de Tipo A, el circuito comparador 44 da salida a una segunda señal de control. Por lo tanto, la primera señal de control y la segunda señal de control a las que se ha dado salida son más precisas, y el estadoonuoffdel circuito 42 de conmutación puede controlarse con más precisión según la primera señal de control y la segunda señal de control.
Específicamente, cuando hay una señal en el pin de CC de la interfaz 1 de Tipo A, la señal analógica a la que da salida el circuito de filtro puede ser una señal de nivel alto. De esta manera, el circuito comparador 44 da salida a la primera señal de control en respuesta a la señal de nivel alto, y el circuito 42 de conmutación conecta el primer extremo y el tercer extremo del comparador en respuesta a la primera señal de control. Cuando no hay señal en el pin de CC de la interfaz 1 de Tipo A, la señal analógica a la que da salida el circuito 43 de filtro puede ser una señal de nivel bajo. De esta manera, el circuito comparador 44 da salida a la segunda señal de control en respuesta a la señal de nivel bajo, y el circuito 42 de conmutación conecta el primer extremo y el segundo extremo en respuesta a la segunda señal de control.
Evidentemente, en una implementación específica, el circuito 43 de filtro también puede ajustar la señal de comunicación de CC recibida en el pin de CC de la interfaz 1 de Tipo A, para obtener otras señales analógicas, siempre que las señales analógicas sean diferentes cuando haya una señal y no haya ninguna señal en el pin de CC de la interfaz 1 de Tipo A. Las señales analógicas diferentes se distinguen mediante el circuito comparador 44, para generar una señal de control con mayor precisión y más estabilidad.
En esta implementación, un pin de CC está dispuesto en la interfaz de Tipo A, y la señal de comunicación transmitida en el pin de CC en la interfaz de Tipo A se ajusta obteniendo una señal de control mediante el circuito de filtro y el circuito comparador, para controlar el pin de CC con el fin de conectarse al o desconectarse del pin de CC de la primera interfaz. De esta manera, el pin de CC se controla para conectarse al pin de CC de la primera interfaz cuando hay una señal en el pin de CC de la interfaz de Tipo A, de modo que el canal de comunicación de PD de la línea de datos se conecta para admitir la carga rápida por PD. Cuando no hay señal en el pin de CC de la interfaz de Tipo A, el pin de CC se controla para desconectarse del pin de CC de la primera interfaz, de modo que el canal de comunicación de PD de la línea de datos se desconecte y no se admita la carga rápida por PD. De esta manera, cuando el dispositivo que se va a cargar y que está conectado a la línea de datos admite una carga rápida por PD, el canal de comunicación de PD de la línea de datos se puede conectar, y se puede llevar a cabo una carga rápida por PD en el dispositivo que se va a cargar; cuando el dispositivo que se va a cargar y que está conectado a la línea de datos no admite una carga rápida por PD, el canal de comunicación de PD de la línea de datos se desconecta, pero la comunicación de DP y DM siempre está conectada, de modo que se puede llevar a cabo una carga rápida con comunicación por el protocolo de DP/DM en el dispositivo que se va a cargar.
Como implementación opcional, el módulo 4 de identificación de circuito está dispuesto en el cable 3, y la distancia entre el módulo 4 de identificación de circuito y un extremo de la primera interfaz 2 es menor que la distancia entre el módulo 4 de identificación de circuito y un extremo de la interfaz 1 de Tipo A.
En esta implementación, el módulo 4 de identificación está dispuesto en el cable 3 para conmutar una relación de conexión correspondiente entre el pin de CC de la interfaz 1 de Tipo A y el pin de CC de la primera interfaz 2 en el cable 3.
Además, el hecho de que la distancia entre el módulo 4 de identificación de circuito y un extremo de la primera interfaz 2 sea menor que la distancia entre el módulo 4 de identificación de circuito y un extremo de la interfaz 1 de Tipo A puede implementarse disponiendo el módulo 4 de identificación más cerca de la primera interfaz 2. Esto puede evitar que la uniformidad y estética del cable 3 se vean afectadas cuando se disponga en medio del cable 3 una estructura de una placa de circuito que incluye el módulo 4 de identificación. Evidentemente, en una implementación específica, el hecho de que la distancia entre el módulo 4 de identificación de circuito y un extremo de la primera interfaz 2 sea menor que la distancia entre el módulo 4 de identificación de circuito y un extremo de la interfaz 1 de Tipo A también se puede implementar disponiendo el módulo 4 de identificación cerca de la interfaz 1 de Tipo A. Esto también puede evitar que se vean afectadas la uniformidad y estética del cable 3 cuando se disponga en medio del cable 3 un módulo de circuito con un diámetro grande.
Además, en una implementación específica, cuando el módulo 4 de identificación de circuito está dispuesto en el cable 3, el tercer extremo del circuito 42 de conmutación está conectado al hilo de CC del cable 3 conectado al pin de CC de la interfaz 1 de Tipo A, el segundo extremo del resistorpull-up41 está conectado a la línea de VBUS del cable 3, el primer extremo del circuito 43 de filtro está conectado al hilo de CC del cable 3 conectado al pin de CC de la interfaz 1 de Tipo A, el segundo extremo del circuito 43 de filtro está conectado a la línea de GND del cable 3, dos extremos de la línea de VBUS están conectados al pin de VBUS de la interfaz 1 de Tipo A y el pin de VBUS de la primera interfaz 2, respectivamente, y dos extremos de un hilo de GND están conectados al pin de GND de la interfaz 1 de Tipo A y al pin de GND de la primera interfaz 2, respectivamente.
Como implementación opcional, según se muestra en la figura 3, el circuito 42 de conmutación incluye un primer transistor de conmutación Q1, un segundo transistor de conmutación Q2, un tercer transistor de conmutación Q3, un cuarto transistor de conmutación Q4, un primer resistor 45, un segundo resistor 46 y un primer condensador 47.
Un primer electrodo del primer transistor de conmutación Q1 es un extremo de control del circuito 42 de conmutación, el primer electrodo del primer transistor de conmutación Q1 también está conectado al pin de GND a través del primer condensador 47, un segundo electrodo del primer transistor de conmutación Q1 está conectado a un primer electrodo del segundo transistor de conmutación Q2, a un primer electrodo del tercer transistor de conmutación Q3 y a un primer electrodo del cuarto transistor de conmutación Q4 y un tercer electrodo del primer transistor de conmutación Q1 está conectado al pin de GND de la primera interfaz 2.
El primer electrodo del segundo transistor de conmutación Q2 también está conectado al pin de VBUS de la primera interfaz 2 a través del primer resistor 45, un segundo electrodo del segundo transistor de conmutación Q2 es el segundo extremo del circuito 42 de conmutación y un tercer electrodo del segundo transistor de conmutación Q2 es el primer extremo del circuito 42 de conmutación.
Un segundo electrodo del tercer transistor de conmutación Q3 es el tercer extremo del circuito 42 de conmutación, y un tercer electrodo del tercer transistor de conmutación Q3 está conectado al segundo electrodo del primer transistor de conmutación Q1 a través del segundo resistor 45.
Un segundo electrodo del cuarto transistor de conmutación Q4 está conectado al tercer electrodo del segundo transistor de conmutación Q2, y un tercer electrodo del cuarto transistor de conmutación Q4 está conectado al tercer electrodo del tercer transistor de conmutación Q3.
Cuando no hay señal en el pin de CC de la interfaz 1 de Tipo A, el primer transistor de conmutación Q1, el tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 están en un estado desconectado y el segundo transistor de conmutación Q2 está en el estado conectado; cuando hay una señal en el pin de CC de la interfaz 1 de Tipo A, el primer transistor de conmutación Q1, el tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 están todos en un estado conectado y el segundo transistor de conmutación Q2 está en un estado desconectado.
En una implementación específica, cuando hay transmisión de señal en el pin de CC de la interfaz 1 de Tipo A, el circuito 43 de filtro ajusta la señal en el pin de CC de la interfaz 1 de Tipo A a una señal de nivel alto, y el circuito comparador da salida a la primera señal de control según la señal de nivel alto, donde la primera señal de control puede ser una señal de nivel alto con un primer valor. De esta manera, cuando el primer electrodo del primer transistor de conmutación Q1 recibe la señal de nivel alto con el primer valor, el primer transistor de conmutación Q1 se controla para conectarse, es decir, el segundo electrodo y el tercer electrodo del primer transistor de conmutación Q1 se conectan. En este caso, el primer electrodo del segundo transistor de conmutación Q2, el primer electrodo del tercer transistor de conmutación Q3 y el primer electrodo del cuarto transistor de conmutación Q4 se conectan al pin de GND a través del primer transistor de conmutación Q1, de modo que el tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 están conectados, es decir, el segundo electrodo y el tercer electrodo del tercer transistor de conmutación Q3 están conectados, y el segundo electrodo y el tercer electrodo del cuarto transistor de conmutación Q4 están conectados. Además, dado que el primer electrodo del segundo transistor de conmutación Q2 se baja para conectarse al pin de GND a través del primer transistor de conmutación Q1, el segundo transistor de conmutación Q2 se pone enoff,es decir, el segundo electrodo y el tercer electrodo del segundo transistor de conmutación Q2 se desconectan.
En una implementación, el primer transistor de conmutación Q1 y el segundo transistor de conmutación Q2 son transistores de tipo N, y el tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 son transistores de tipo P. Específicamente, el primer transistor de conmutación Q1 y el segundo transistor de conmutación Q2 son transistores de tipo metal-óxido-semiconductor N(N-Metal-Oxide Semiconductor,NMOS), y el tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 son transistores de tipo metal-óxido-semiconductor P(P-Metal-Oxide Semiconductor,PMOS).
En una aplicación, el primer electrodo del primer transistor de conmutación Q1 puede ser un electrodo de puerta, el segundo electrodo del primer transistor de conmutación Q1 puede ser un electrodo de drenador, y un tercer electrodo del primer transistor de conmutación Q1 puede ser un electrodo de fuente; el primer electrodo del segundo transistor de conmutación Q2 puede ser un electrodo de puerta, el segundo electrodo del segundo transistor de conmutación Q2 puede ser un electrodo de drenador, y el tercer electrodo del segundo transistor de conmutación Q2 puede ser un electrodo de fuente. De esta manera, cuando hay una señal en el pin de CC de la interfaz 1 de Tipo A, el primer electrodo del primer transistor de conmutación Q1 recibe una señal de nivel alto, de modo que el segundo electrodo y el tercer electrodo se conectan. En este caso, el electrodo de puerta del segundo transistor de conmutación Q2 se conecta al pin de GND, de modo que el segundo transistor de conmutación Q2 se desconecta.
Además, los primeros electrodos del tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 son electrodos de puerta. En este caso, cuando el primer transistor de conmutación Q1 se conecta, los primeros electrodos del tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 bajan al pin de GND a través del primer transistor de conmutación Q1, de modo que los transistores de PMOS Q3 y Q4 se conectan. En este caso, puesto que el primer transistor de conmutación Q1 está conectado, el primer electrodo de Q2 también baja al pin de GND a través del primer transistor de conmutación Q1, de modo que el transistor de NMOS Q2 está desconectado.
De manera correspondiente, cuando no hay señal en el pin de CC de la interfaz 1 de Tipo A, el circuito 43 de filtro no da salida a una señal de nivel, es decir, el circuito 43 de filtro da salida a una señal de nivel bajo, y el circuito comparador da salida a la segunda señal de control según la señal de nivel bajo, donde la segunda señal de control puede ser una señal de nivel bajo con un segundo valor. El primer electrodo del primer transistor de conmutación Q1 recibe la señal de nivel bajo con el segundo valor, de modo que el primer transistor de conmutación Q1 se desconecta, y el primer electrodo del segundo transistor de conmutación Q2 baja al pin de GND a través del primer transistor de conmutación Q1, de modo que el transistor de NMOS Q2 se conecta. Además, cuando el primer transistor de conmutación Q1 se pone enoff,los primeros electrodos del tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 suben al pin de VBUS a través del primer resistor 45, de modo que los transistores de PMOS Q3 y Q4 se desconectan.
Evidentemente, en una implementación específica, el primer transistor de conmutación Q1, el segundo transistor de conmutación Q2, el tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 también pueden ser otros tipos de transistores, y el circuito de conexión de los transistores de conmutación del circuito 42 de conmutación se cambia en consecuencia, para establecer o cortar la conexión entre el pin de CC de la interfaz 1 de Tipo A y el pin de CC de la primera interfaz 2 según la señal de CC ajustada por el circuito 43 de filtro. Esto no queda sujeto a limitaciones específicas en el presente documento.
Además, en una implementación específica, como se muestra en la figura 3, el segundo electrodo del primer transistor de conmutación Q1 está conectado a los terceros electrodos del tercer transistor de conmutación Q3 y el cuarto transistor de conmutación Q4 a través del segundo resistor 46.
Esto puede evitar que el primer electrodo y el segundo electrodo de Q3 y Q4 se cortocircuiten cuando Q1 se conecta.
Además, como se muestra en la figura 3, el primer electrodo del primer transistor de conmutación Q1 también está conectado al pin de GND a través del primer condensador 47. Cuando la señal de control a la que da salida el circuito comparador 44 se conmuta de la primera señal de control a la segunda señal de control, el primer condensador 47 puede descargarse, de modo que el primer transistor de conmutación Q1 sigue conectado durante el tiempo de descarga del primer condensador. De esta manera, puede aumentarse el retardo de tiempo del circuito 42 de conmutación y esto evita que cuando la señal de control a la que da salida el circuito comparador 44 se conmuta, Q1 se conecte y desconecte frecuentemente.
El circuito 42 de conmutación en esta implementación es un circuito de control de señales analógicas. Esto puede evitar la disposición de una unidad de control en el módulo 4 de identificación y el control de un estado conectado o desconectado del circuito 42 de conmutación según una señal de control digital enviada por la unidad de control, de modo que se pueden reducir los costes de producción del circuito 42 de conmutación.
Como implementación opcional, según se muestra en la figura 2, el circuito de conmutación incluye un conmutador 42, el primer extremo del circuito de conmutación es un extremo fijo del conmutador 42, y el segundo extremo y el tercer extremo del circuito de conmutación son ambos extremos móviles del conmutador 42.
En una implementación específica, el conmutador 42 puede conmutarse según la señal de control transmitida por el circuito 43 de filtro, y la señal de control puede ser una cualquiera de una señal analógica o una señal de control digital. Específicamente, cuando hay una señal en el pin de CC de la interfaz 1 de Tipo A, el circuito comparador 44 envía la primera señal de control al conmutador 42, y el conmutador 42 responde a la primera señal de control para conectar el extremo móvil al tercer extremo, es decir, el pin de CC de la primera interfaz 2 se conecta al pin de CC de la interfaz 1 de Tipo A; cuando no hay señal en el pin de CC de la interfaz 1 de Tipo A, el circuito comparador 44 envía la segunda señal de control al conmutador 42, y el conmutador 42 responde a la segunda señal de control para conectar el extremo móvil al segundo extremo, es decir, conectar el pin de CC de la primera interfaz 2 al pin de VBUS a través del resistorpull-up41.
En una implementación específica, también se puede proporcionar una unidad de control en el circuito de conmutación, y la unidad de control está conectada al circuito comparador 44 y al conmutador 42 respectivamente, para convertir la señal analógica a la que da salida el circuito comparador 44 en una señal de control digital, con el fin de controlar el estado conectado o desconectado del conmutador 42 a través de la señal de control digital.
En esta implementación, la estructura del circuito de conmutación puede simplificarse proporcionando el conmutador 42 en el circuito de conmutación.
Como implementación opcional, el circuito 43 de filtro es un circuito de filtro RC.
En la aplicación, cuando hay una señal en el pin de CC de la interfaz 1 de Tipo A, la señal puede ser una señal de nivel fluctuante, y la señal de nivel fluctuante puede ajustarse a una señal de nivel relativamente estable a través del circuito de filtro RC e introducirse en el circuito comparador 44, de modo que el circuito comparador 44 da salida a una señal de control más precisa y estable.
De esta manera, la señal de control a la que da salida el circuito comparador 44 puede ser más estable y fiable.
Además, como se muestra en la figura 3, el circuito 43 de filtro incluye un tercer resistor 431 y un segundo condensador 432.
El primer extremo del tercer resistor 431 está conectado al pin de CC de la interfaz 1 de Tipo A, el segundo extremo del tercer resistor 431 está conectado al primer extremo del primer condensador 432, y el segundo extremo del primer condensador 432 está conectado al pin de GND de la primera interfaz 2, y el primer extremo del primer condensador 432 también está conectado al primer extremo de entrada del circuito comparador 44.
En la aplicación, cuando no hay señal en el pin de CC de la interfaz 1 de Tipo A, el circuito 43 de filtro da salida a una señal de nivel bajo (que puede ser una señal de nivel con un valor de 0). Cuando hay una señal de nivel fluctuante en el pin de CC de la interfaz 1 de Tipo A y la señal de nivel aumenta, el primer condensador 432 se carga, y cuando la señal de nivel disminuye, el primer condensador 432 se descarga, de modo que el circuito 43 de filtro da salida a una señal de nivel alto estable (una señal de nivel con un valor mayor que 0), e introduce la señal de nivel alto en el circuito comparador 44 para su comparación, de modo que el circuito comparador 44 da salida a una señal de control precisa para controlar el estado conectado o desconectado del circuito 42 de conmutación.
En esta implementación, el circuito comparador 44 puede configurarse para comparar la señal de nivel a la que da salida el circuito 43 de filtro y dar salida a una señal de control precisa. En comparación con el control directo del estado conectado o desconectado del circuito 42 de conmutación según la señal de nivel a la que da salida el circuito 43 de filtro, dado que la señal de nivel a la que da salida el circuito 43 de filtro es un valor de nivel que fluctúa dentro de un intervalo de valores, en esta implementación, el estado conectado o desconectado del circuito 42 de conmutación se controla según la señal de control con un valor preciso al que da salida el circuito comparador 44, de modo que se puede mejorar la sensibilidad de control del circuito 42 de conmutación.
Opcionalmente, un valor de capacitancia del segundo condensador 432 es mayor que un valor de capacitancia preestablecido.
En una implementación específica, el valor de capacitancia preestablecido se puede determinar según la precisión de reconocimiento del circuito comparador 44 y el valor del nivel y las características de variación de la señal en el pin de CC de la interfaz 1 de Tipo A, lo cual no está sujeto a limitaciones específicas en el presente documento.
En esta implementación, el valor de capacitancia del segundo condensador 432 es mayor que el valor de capacitancia preestablecido, de modo que cuando el valor de nivel de la señal transmitida en el pin de CC de la interfaz 1 de Tipo A fluctúa y el nivel de la señal transmitida aumenta, el segundo condensador 432 se carga, y cuando el nivel de la señal transmitida disminuye, el segundo condensador 432 se descarga. Cuando no hay señal de transmisión en el pin de CC de la interfaz 1 de Tipo A, el segundo condensador 432 se vacía, y por lo tanto no hay valor de nivel de salida. Esto hace que aumente la diferencia entre las señales analógicas a las que da salida el circuito 43 de filtro cuando se transmite una señal de nivel bajo en el pin de CC de la interfaz 1 de Tipo A y cuando no se transmite ninguna señal en el pin de CC de la interfaz 1 de Tipo A, mejorándose de este modo la diferencia de las señales de control a las que da salida el circuito controlador 44 y la precisión de control del circuito 42 de conmutación.
Como implementación opcional, según se muestra en la figura 3, el circuito comparador 44 incluye: un cuarto resistor 441, un quinto resistor 442, un sexto resistor 443, un séptimo resistor 444, un comparador 445 y un diodo 446.
Un primer extremo del cuarto resistor 441 es el segundo extremo de entrada del circuito comparador 44, un segundo extremo del cuarto resistor 441 está conectado a un primer extremo del quinto resistor 442, un segundo extremo del quinto resistor 442 está conectado a un primer extremo del sexto resistor 443, y un segundo extremo del sexto resistor 443 está conectado al pin de GND.
El primer extremo del comparador 445 es el extremo de salida del circuito comparador 44, el segundo extremo del comparador 445 es el primer extremo de entrada del circuito comparador 44, un tercer extremo del circuito comparador 44 está conectado entre el quinto resistor 442 y el sexto resistor 443, un cuarto extremo del circuito comparador 44 está conectado al pin de GND, un quinto extremo del circuito comparador 44 está conectado a un primer extremo del diodo 446, al segundo extremo del cuarto resistor 441, y al primer extremo del quinto resistor 442, el primer extremo del comparador 445 también está conectado al pin de GND a través del séptimo resistor 444, y el segundo extremo del diodo 446 está conectado al pin de GND.
Cuando el valor de la señal eléctrica en el segundo extremo del comparador 445 es mayor que el valor de la señal eléctrica en el tercer extremo del comparador 445, el comparador 445 da salida a la primera señal de control, y el circuito 42 de conmutación responde a la primera señal de control para conectar el primer extremo y el tercer extremo del comparador; cuando el valor de la señal eléctrica en el segundo extremo del comparador 445 es menor o igual que el valor de la señal eléctrica en el tercer extremo del comparador 445, el comparador 445 da salida a la segunda señal de control, y el circuito 42 de conmutación responde a la segunda señal de control para conectar el primer extremo y el segundo extremo del comparador.
En esta implementación, la tensión del comparador 445 es dividida por el quinto resistor 442 y el sexto resistor 443, y la corriente del comparador 445 queda limitada por el cuarto resistor 441. El diodo 446 puede mantener la tensión del quinto extremo del comparador 445 en un valor de tensión fijo, por ejemplo: 5 V (voltios), de modo que cuando hay una señal en el pin de CC de la interfaz 1 de Tipo A, la señal de nivel alto a la que da salida el circuito 43 de filtro se transmite al segundo extremo del comparador 445, de modo que el valor de nivel en el segundo extremo del comparador 445 es mayor que el valor de nivel del tercer extremo del comparador 445. En este caso, el primer extremo del comparador 445 da salida a la primera señal de control con el primer valor de nivel, y el circuito 42 de conmutación responde a la primera señal de control para conectar el primer extremo y el tercer extremo del comparador. Además, cuando no hay señal en el pin de CC de la interfaz 1 de Tipo A, la señal de nivel bajo a la que da salida el circuito 43 de filtro se transmite al segundo extremo del comparador 445, de modo que el valor de nivel en el segundo extremo del comparador 445 es menor o igual que el valor de nivel del tercer extremo del comparador 445. En este caso, el primer extremo del comparador 445 da salida a la segunda señal de control del segundo valor de nivel, el segundo valor de nivel es menor que el primer valor de nivel, y el circuito 42 de conmutación responde a la segunda señal de control para conectar el primer extremo y el segundo extremo del comparador.
Además, como se muestra en la figura 3, el primer extremo del comparador 445 está conectado al extremo de tierra a través del séptimo resistor 444, de modo que hay una diferencia de potencial entre el primer extremo del comparador 445 y el extremo de tierra, para evitar que el primer extremo del comparador 445 esté conectado a tierra directamente.
En esta implementación, el circuito comparador está formado por el comparador 445, los resistores divisores de tensión (442 y 443), el resistor limitador de corriente (441), el dispositivo regulador de tensión (446), etc., de modo que cuando hay una señal o no hay ninguna señal en el pin de CC de la interfaz 1 de Tipo A, se da salida a señales de control de valores de nivel diferentes hacia el circuito 42 de conmutación, para controlar el estado conectado o desconectado del circuito 42 de conmutación.
Como implementación opcional, según se muestra en la figura 4, un primer lado de la interfaz 1 de Tipo A está provisto de un pin de GND, un pin de D+, un pin de D- y un pin de VBUS, un segundo lado de la interfaz 1 de Tipo A está provisto de un pin de CC, y el primer lado y el segundo lado de la interfaz 1 de Tipo A son lados opuestos.
Evidentemente, la posición de distribución de cada pin de la interfaz 1 de Tipo A también puede intercambiarse o cambiarse, lo cual no está sujeto a limitaciones específicas en el presente documento. Además, la estructura y el principio de funcionamiento del pin de VBUS y el pin de GND son los iguales a los del pin de VBUS y el pin de GND de la técnica anterior, y no se describen en detalle en el presente documento.
En esta implementación, el pin de CC está dispuesto en el segundo lado de la interfaz 1 de Tipo A, de modo que el pin de GND, el pin de D+, el pin de D- y el pin de VBUS del primer lado de la interfaz 1 de Tipo A pueden tener la misma estructura y distribución de posición que las de la interfaz de Tipo A de la técnica anterior, de modo que la línea de datos proporcionada en esta realización de la presente solicitud es compatible con el conector hembra de Tipo A convencional.
Evidentemente, cuando la línea de datos proporcionada en la realización de la presente solicitud está conectada a un cargador provisto de un conector de Tipo A convencional, dado que el pin de CC no está dispuesto en el conector de Tipo A convencional, el pin de CC de la interfaz 1 de Tipo A no puede recibir una señal de CC. En este caso, el dispositivo de carga únicamente admite la carga rápida del protocolo de comunicación de DP/DM.
Realizaciones de la presente solicitud proporcionan además un dispositivo de carga, donde el dispositivo de carga incluye un cargador y la línea de datos proporcionada por las realizaciones anteriores. El cargador incluye un conector hembra de Tipo A coincidente con la interfaz de Tipo A de la línea de datos, y el conector hembra de Tipo A incluye: un pin de VBUS, un pin de CC, un pin de D+, un pin de D- y un pin de GND.
El conector hembra de Tipo A coincidente con la interfaz de Tipo A de la línea de datos puede entenderse de la manera siguiente: cuando la interfaz de Tipo A de la línea de datos 2 se inserta en el conector hembra de Tipo A del cargador 1, la interfaz de Tipo A se conecta al mismo pin en el conector hembra de Tipo A.
Además, el cargador también incluye un módulo de carga por PD y un módulo de carga por D+/D-. Específicamente, el módulo de carga por PD está conectado al pin de CC, para comunicarse con el dispositivo que se va a cargar, a través del pin de CC con el protocolo de PD, admitiendo de este modo la carga rápida por PD. El módulo de carga por D+/D- está conectado al pin de D+ y al pin de D- para comunicarse con el dispositivo que se va a cargar, a través del pin de D+ y el pin de D- con el protocolo de DP/DM, admitiendo así la carga rápida por DP/DM.
Cabe señalar que, en esta implementación, el proceso de funcionamiento específico del dispositivo de carga se corresponde con el proceso de funcionamiento de la línea 2 de datos de la realización mencionada anteriormente, que no se repetirá en el presente documento.
Además, cuando los pines de la interfaz de Tipo A están distribuidos como se muestra en la figura 4, el conector hembra de Tipo A coincidente con la interfaz de Tipo A puede estar también conectado a la interfaz de Tipo A de la línea de datos convencional. Además, cuando el conector hembra de Tipo A del cargador mencionado anteriormente se conecta a la interfaz de Tipo A de la línea de datos convencional, solo se admite la carga por el protocolo de DP/DM.
El dispositivo de carga proporcionado por las realizaciones de la presente solicitud tiene una interfaz de Tipo A, admite la carga por protocolo de PD y la carga por protocolo de DP/DM, y tiene los mismos efectos beneficiosos que la línea de datos proporcionada por las realizaciones de la presente solicitud, que no se repite en el presente documento.
Cabe señalar que, en esta memoria descriptiva, los términos "incluir", "comprender", o cualquier otra variante de los mismos están destinados a cubrir una inclusión no exclusiva, de modo que un proceso, un método, un artículo o un aparato que incluye una lista de elementos no solo incluye esos elementos, sino que también incluye otros elementos que no están enumerados expresamente, o incluye además elementos inherentes a dicho proceso, método, artículo o aparato. Un elemento limitado por "incluye un...", sin más restricciones, no excluye la presencia de elementos idénticos adicionales en el proceso, método, artículo o aparato que incluye el elemento. Además, cabe señalar que el alcance de los métodos y dispositivos electrónicos de las realizaciones de la presente solicitud no se limita a la ejecución de las funciones en el orden mostrado o analizado, sino que también puede incluir la ejecución de funciones de una manera sustancialmente simultánea o en el orden inverso dependiendo de las funciones implicadas, por ejemplo, los métodos descritos pueden llevarse a cabo en un orden diferente del descrito, y también pueden añadirse, omitirse o combinarse diversas etapas. Además, las características descritas con referencia a algunos ejemplos pueden combinarse en otros ejemplos.
Basándose en las descripciones de las implementaciones anteriores, un experto en la técnica puede interpretar claramente que el método de la realización anterior puede implementarse mediantesoftwareademás de una plataforma dehardwareuniversal necesaria o solo mediantehardware.En la mayoría de las circunstancias, la primera es una de las implementaciones preferidas. Basándose en dicha interpretación, las soluciones técnicas de esta solicitud esencialmente, o la parte que contribuye a la técnica anterior, pueden implementarse en forma de un producto desoftware.El producto desoftwareinformático se almacena en un medio de almacenamiento (por ejemplo, una ROM/RAM, un disco magnético o un disco compacto), e incluye una pluralidad de instrucciones para dar instrucciones a un terminal (que puede ser un teléfono móvil, un ordenador, un servidor, un aparato de aire acondicionado, un dispositivo de red o similar) para llevar a cabo el método descrito en las realizaciones de esta solicitud.
Las realizaciones de la presente solicitud se han descrito anteriormente con referencia a los dibujos adjuntos, pero la presente solicitud no se limita a las implementaciones específicas anteriores. Las implementaciones específicas anteriores son meramente esquemáticas en lugar de restrictivas. Bajo el conocimiento de la presente solicitud, una persona con conocimientos habituales en la materia puede crear muchas variantes sin desviarse del alcance de protección de las reivindicaciones de la presente solicitud.

Claims (11)

REIVINDICACIONES
1. Una línea de datos que comprende:
una interfaz (1) de Tipo A y una primera interfaz (2), donde la interfaz (1) de Tipo A y la primera interfaz (2) están conectadas a través de un cable (3), tanto la interfaz (1) de Tipo A como la primera interfaz (2) incluyen un pin de VBUS, un pin de CC, un pin de D+, un pin de D- y un pin de GND, y la interfaz (1) de Tipo A está conectada al pin de VBUS, al pin de D+, al pin de D- y al pin de GND de la primera interfaz (2) en una correspondencia de uno a uno;
un módulo (4) de identificación de circuito está proporcionado en la línea de datos, el módulo (4) de identificación de circuito incluye un resistorpull-up(41), un circuito (42) de conmutación y un circuito (43) de filtro,
un primer extremo del circuito (42) de conmutación está conectado al pin de CC de la primera interfaz (2), un segundo extremo del circuito (42) de conmutación está conectado a un primer extremo del resistorpull-up(41), un tercer extremo del circuito (42) de conmutación está conectado al pin de CC de la interfaz (1) de Tipo A, un segundo extremo del resistorpull-up(41) está conectado al pin de VBUS de la primera interfaz (2), un primer extremo del circuito (43) de filtro está conectado al pin de CC de la interfaz (1) de Tipo A,
caracterizada por que
el módulo (4) de identificación de circuito incluye además un circuito comparador (44),
un segundo extremo del circuito (43) de filtro está conectado a un primer extremo de entrada del circuito comparador (44), un segundo extremo de entrada del circuito comparador (44) está conectado al pin de VBUS de la primera interfaz (2) y un extremo de salida del circuito comparador (44) está conectado a un extremo de control del circuito (42) de conmutación; y
bajo el control del circuito comparador (44), el primer extremo del circuito (42) de conmutación está en comunicación con el segundo extremo o el tercer extremo del circuito (42) de conmutación.
2. La línea de datos según la reivindicación 1, en donde la primera interfaz (2) es una interfaz de Tipo C.
3. La línea de datos según la reivindicación 1, en donde el módulo (4) de identificación de circuito está dispuesto en el cable (3), y una distancia entre el módulo (4) de identificación de circuito y un extremo de la primera interfaz (2) es menor que una distancia entre el módulo (4) de identificación de circuito y un extremo de la interfaz (1) de Tipo A.
4. La línea de datos según la reivindicación 1, en donde el circuito (42) de conmutación incluye un primer transistor de conmutación, un segundo transistor de conmutación, un tercer transistor de conmutación, un cuarto transistor de conmutación, un primer resistor (45), un segundo resistor (46) y un primer condensador (47);
un primer electrodo del primer transistor de conmutación es el extremo de control del circuito (42) de conmutación, el primer electrodo del primer transistor de conmutación también está conectado al pin de GND a través del primer condensador (47), un segundo electrodo del primer transistor de conmutación está conectado a un primer electrodo del segundo transistor de conmutación, a un primer electrodo del tercer transistor de conmutación y a un primer electrodo del cuarto transistor de conmutación y un tercer electrodo del primer transistor de conmutación está conectado al pin de GND de la primera interfaz (2);
el primer electrodo del segundo transistor de conmutación está conectado también al pin de VBUS de la primera interfaz (2) a través del primer resistor (45), un segundo electrodo del segundo transistor de conmutación es el segundo extremo del circuito (42) de conmutación y un tercer electrodo del segundo transistor de conmutación es el primer extremo del circuito (42) de conmutación;
un segundo electrodo del tercer transistor de conmutación es el tercer extremo del circuito (42) de conmutación, y un tercer electrodo del tercer transistor de conmutación está conectado al segundo electrodo del primer transistor de conmutación a través del segundo resistor (46);
un segundo electrodo del cuarto transistor de conmutación está conectado al tercer electrodo del segundo transistor de conmutación, y un tercer electrodo del cuarto transistor de conmutación está conectado al tercer electrodo del tercer transistor de conmutación; y
cuando no hay señal en el pin de CC de la interfaz (1) de Tipo A, el primer transistor de conmutación, el tercer transistor de conmutación y el cuarto transistor de conmutación están en un estado desconectado y el segundo transistor de conmutación está en un estado conectado; cuando hay una señal en el pin de CC de la interfaz (1) de Tipo A, el primer transistor de conmutación, el tercer transistor de conmutación y el cuarto transistor de conmutación están todos en un estado conectado y el segundo transistor de conmutación está en un estado desconectado.
5. La línea de datos según la reivindicación 4, en donde el primer transistor de conmutación y el segundo transistor de conmutación son transistores de tipo N, y el tercer transistor de conmutación y el cuarto transistor de conmutación son transistores de tipo P.
6. La línea de datos según la reivindicación 5, en donde el primer transistor de conmutación y el segundo transistor de conmutación son transistores NMOS, y el tercer transistor de conmutación y el cuarto transistor de conmutación son transistores PMOS.
7. La línea de datos según la reivindicación 1, en donde el circuito (42) de conmutación incluye un conmutador, el primer extremo del circuito de conmutación es un extremo fijo del conmutador, y el segundo extremo y el tercer extremo del circuito (42) de conmutación son ambos extremos móviles del conmutador.
8. La línea de datos según una cualquiera de las reivindicaciones 1 a 7, en donde el circuito (43) de filtro es un circuito de filtro RC.
9. La línea de datos según la reivindicación 8, en donde el circuito (43) de filtro comprende un tercer resistor (431) y un segundo condensador (432); en donde
un primer extremo del tercer resistor (431) está conectado al pin de CC de la interfaz (1) de Tipo A, un segundo extremo del tercer resistor (431) está conectado a un primer extremo del segundo condensador (432), un segundo extremo del segundo condensador (432) está conectado al pin de GND de la primera interfaz (2), y el primer extremo del segundo condensador (432) también está conectado al primer extremo de entrada del circuito comparador (44).
10. La línea de datos según la reivindicación 9, en donde el circuito comparador (44) comprende: un cuarto resistor (441), un quinto resistor (442), un sexto resistor (443), un séptimo resistor (444), un comparador (445) y un diodo (446);
un primer extremo del cuarto resistor (441) es el segundo extremo de entrada del circuito comparador (44), un segundo extremo del cuarto resistor (441) está conectado a un primer extremo del quinto resistor (442), un segundo extremo del quinto resistor (442) está conectado a un primer extremo del sexto resistor (443) y un segundo extremo del sexto resistor (443) está conectado al pin de GND;
el primer extremo del comparador (445) es el extremo de salida del circuito comparador (44), el segundo extremo del comparador (445) es el primer extremo de entrada del circuito comparador (44), un tercer extremo del circuito comparador (44) está conectado entre el quinto resistor (442) y el sexto resistor (443), un cuarto extremo del circuito comparador (44) está conectado al pin de GND, un quinto extremo del circuito comparador (44) está conectado a un primer extremo del diodo (446), al segundo extremo del cuarto resistor (441), y al primer extremo del quinto resistor (442), y el primer extremo del comparador (44) también está conectado al pin de GND a través del séptimo resistor (444);
un segundo extremo del diodo (446) está conectado al pin de GND; y
cuando el valor de la señal eléctrica en el segundo extremo del comparador (445) es mayor que el valor de la señal eléctrica en el tercer extremo del comparador (445), el comparador (445) está configurado para dar salida a la primera señal de control, y el circuito (42) de conmutación está configurado para responder a la primera señal de control con el fin de conectar el primer extremo y el tercer extremo del comparador (445); cuando el valor de la señal eléctrica en el segundo extremo del comparador (445) es menor o igual que el valor de la señal eléctrica en el tercer extremo del comparador (445), el comparador (445) está configurado para dar salida a la segunda señal de control, y el circuito (42) de conmutación está configurado para responder a la segunda señal de control con el fin de conectar el primer extremo y el segundo extremo del comparador (445).
11. Un dispositivo de carga, caracterizado por que comprende: una línea de datos y un cargador, en donde la línea de datos es la línea de datos según una cualquiera de las reivindicaciones 1 a 10, el cargador incluye un conector hembra de Tipo A coincidente con la interfaz (1) de Tipo A de la línea de datos, y el conector hembra de Tipo A incluye: un pin de VBUS, un pin de CC, un pin de D+, un pin de D- y un pin de GND.
ES21812216T 2020-05-29 2021-05-27 Línea de datos y dispositivo de carga Active ES2989696T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010479637.9A CN111509817B (zh) 2020-05-29 2020-05-29 数据线和充电设备
PCT/CN2021/096260 WO2021239038A1 (zh) 2020-05-29 2021-05-27 数据线和充电设备

Publications (1)

Publication Number Publication Date
ES2989696T3 true ES2989696T3 (es) 2024-11-27

Family

ID=71875180

Family Applications (1)

Application Number Title Priority Date Filing Date
ES21812216T Active ES2989696T3 (es) 2020-05-29 2021-05-27 Línea de datos y dispositivo de carga

Country Status (4)

Country Link
EP (1) EP4160856B1 (es)
CN (1) CN111509817B (es)
ES (1) ES2989696T3 (es)
WO (1) WO2021239038A1 (es)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509815B (zh) * 2020-05-29 2022-02-08 维沃移动通信有限公司 数据线和充电设备
CN111509817B (zh) * 2020-05-29 2021-10-12 维沃移动通信有限公司 数据线和充电设备
CN111817386B (zh) * 2020-07-14 2023-06-20 维沃移动通信有限公司 数据线和充电设备
CN114039400B (zh) * 2022-01-11 2022-06-07 荣耀终端有限公司 一种电子设备
CN114448400B (zh) * 2022-01-26 2026-01-27 星宸科技股份有限公司 具有多位准输出的输出电路与其比较电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204947285U (zh) * 2015-08-05 2016-01-06 庄忆芳 USB Type-C转换模块
CN107181145A (zh) * 2017-05-31 2017-09-19 珠海市魅族科技有限公司 一种数据传输线以及usb数据线接口
CN207051889U (zh) * 2017-05-31 2018-02-27 珠海市魅族科技有限公司 一种终端设备
CN108233130B (zh) * 2017-08-01 2019-11-15 珠海市魅族科技有限公司 Usb线缆、usb接口以及适配器
CN207517932U (zh) * 2017-08-01 2018-06-19 珠海市魅族科技有限公司 Usb线缆、usb接口以及适配器
CN207691160U (zh) * 2017-11-24 2018-08-03 深圳市乐得瑞科技有限公司 一种连接器
CN209860626U (zh) * 2019-06-01 2019-12-27 深圳市永航新能源技术有限公司 一种短路保护装置
US11099623B2 (en) * 2019-06-29 2021-08-24 Intel Corporation Power saving for type-C connectors
CN110534988B (zh) * 2019-09-25 2025-04-08 上海爻火微电子有限公司 Type A-Type C线缆及其线缆芯片
CN210129644U (zh) * 2019-09-25 2020-03-06 上海爻火微电子有限公司 Type A-Type C线缆及其线缆芯片
CN111509817B (zh) * 2020-05-29 2021-10-12 维沃移动通信有限公司 数据线和充电设备

Also Published As

Publication number Publication date
EP4160856A1 (en) 2023-04-05
US20230101861A1 (en) 2023-03-30
EP4160856A4 (en) 2023-12-20
WO2021239038A1 (zh) 2021-12-02
CN111509817A (zh) 2020-08-07
CN111509817B (zh) 2021-10-12
EP4160856B1 (en) 2024-08-28

Similar Documents

Publication Publication Date Title
ES2989696T3 (es) Línea de datos y dispositivo de carga
US11611221B2 (en) Electronic device and accessory with quick charging and audio transmission functions
US10078616B2 (en) System, USB Type-C connector and method to transmit encoded data
US10148084B2 (en) Overvoltage protection circuit for USB interface
ES3014816T3 (en) Data line and charging device
US20040204185A1 (en) Combination audio/charger jack
WO2021057528A1 (zh) Type A-Type C线缆及其线缆芯片
KR20190029281A (ko) Usb 인터페이스에서 누설 전류 발생 조건의 검출을 위한 장치 및 방법
US12431718B2 (en) Data cable and charging device
US10009029B1 (en) Interface control circuit to match voltage levels between USB devices upon connection
JP2017033461A (ja) リバーシブルケーブルの検出回路、検出方法およびそれを用いたホスト・デバイスのデュアルロールデバイス
US10193286B2 (en) Electronic device and control method thereof
CN111509815A (zh) 数据线和充电设备
CN111817381B (zh) 充电器、数据线和充电设备
KR20240170349A (ko) 외부 전자 장치로 전력을 제공하는 방법 및 이를 지원하는 전자 장치
US12597787B2 (en) Data line and charging device with switchable configuration channel circuit
KR20230020257A (ko) 바이패스 경로를 통해 전력을 제공하는 방법 및 이를 적용한 전자 장치
CN114003531B (zh) USB Type C接口电路和终端设备
CN113823971B (zh) 接口转换系统及其控制方法
CN114827819B (zh) 用于充电盒的电路结构、充电盒、蓝牙耳机以及智能眼镜
CN217134846U (zh) 一种数据线及充电设备
CN223567316U (zh) 端口电路的保护电路、端口电路及电子设备