ES2950737T3 - Sistema y procedimiento de sincronización temporal entre vías de un sistema multivías de recepción de señales radioeléctricas - Google Patents

Abstract

La invención se refiere a un dispositivo de sincronización (26i) diseñado para ser insertado en un canal de recepción de un sistema de recepción de señales de radio multicanal entre un módulo de interfaz (10i) y un módulo de procesamiento de señales digitales (12i), estando diseñado el módulo de interfaz para recibir señales digitalizadas. muestras de señal de un convertidor analógico a digital que tiene una frecuencia de muestreo natural (Fei <i />) y para proporcionar paquetes de P muestras de señal digitalizadas en una primera frecuencia (Fei /P). Este dispositivo tiene una memoria (25i) accesible en modo escritura y en modo lectura mediante operaciones de acceso independientes, conectadas a la salida del módulo de interfaz (10i), y un primer conjunto de registros (23i) suministrados a la entrada por primeros paquetes de P. muestras leídas de dicha memoria (25i) desde una dirección de lectura, a una segunda frecuencia, y un segundo conjunto de registros (25i) suministrado por las salidas del primer conjunto de registros y diseñado para entregar segundos paquetes de P muestras a la velocidad de la segunda frecuencia, con un retraso de un período de la segunda frecuencia (FT). <i /> El dispositivo de sincronización suministra, a la salida, pluralidades de terceros paquetes de P muestras que forman series sucesivas que contienen cada una de ellas un número de muestras en serie correspondientes a una misma duración, y cada primera muestra de una serie de un primer canal de recepción. corresponde en el tiempo a la primera muestra de una serie de otro canal de recepción. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Sistema y procedimiento de sincronización temporal entre vías de un sistema multivías de recepción de señales radioeléctricas

[0001] La presente invención se refiere a un dispositivo de sincronización entre vías adaptado para ser insertado en una vía de recepción de un sistema de recepción multivías de señales radioeléctricas, así como un sistema y un procedimiento de sincronización entre vías de un sistema de recepción multivías de señales radioeléctricas.

[0002] La invención se encuadra en el campo general de los sistemas de recepción multivías de señales radioeléctricas, usados en numerosos campos como la goniometría de amplitud, la interferometría, los sistemas de radar de síntesis de apertura multiestática, las medidas de frecuencia y las imágenes médicas.

[0003] De manera conocida, en un sistema de recepción multivías, cada vía de recepción comprende una cadena de recepción que suministra una señal eléctrica en entrada de un convertidor analógico-digital que tiene una frecuencia de muestreo asociada, y un módulo de interconexión conectado en salida de dicho convertidor analógicodigital y adaptado para suministrar las muestras de señal digitalizada en entrada de un módulo de tratamiento digital de la señal por paquetes de muestras, es decir, con un mínimo de paralelización. Esto lleva a que un módulo de tratamiento digital de la señal incluya uno o varios componentes digitales programables de tipo FPGA (Field Prngrammable Gate Array) cuya frecuencia de trabajo es muy inferior a la frecuencia de muestreo de la conversión analógico-digital. La recepción se denomina digital porque la señal se convierte de analógica a digital para ser objeto de tratamientos digitales.

[0004] En particular para aplicaciones que aprovechan el desfase entre vías de recepción, por ejemplo para la interferometría, es necesario que las muestras obtenidas de cada vía se sitúen en el mismo intervalo temporal de las señales radioeléctricas captadas en entrada de las vías de recepción, o, en otros términos, que los paquetes de muestras estén sincronizados entre vías de recepción. Además, es necesario que la sincronización entre vías de recepción sea estable y reproducible.

[0005] Existen diversas causas posibles de desincronización entre vías de recepción.

[0006] Por ejemplo, cuando todas las vías de recepción incluyen un convertidor analógico-digital que funciona a una frecuencia de muestreo Fe. Se trata del caso de las cadenas de recepción que respetan la condición de Shannon, al efectuar un filtrado de anchura de banda inferior a Fe/2 antes de la conversión digital-analógica. La frecuencia Fe es muy elevada y claramente superior a la frecuencia máxima de funcionamiento de los componentes digitales programables. Se usan módulos de interconexión, por ejemplo demultiplexores que pueden incluir uno o varios estados de demultiplexión, que suministran paquetes de P muestras en paralelo, siendo P un número entero no nulo, a la frecuencia Fe/P. Cualquier posible desfase temporal de los demultiplexores, por ejemplo durante el arranque, induce un desfase posible entre muestras en los paquetes de muestras y las salidas de las diversas vías de recepción ya no son síncronas.

[0007] En este caso hipotético, se conocen en el estado de la técnica procedimientos de sincronización basados en el uso de arquitecturas particulares que permiten una distribución de señales de sincronización, que tiene como objetivo efectuar una sincronización de los demultiplexores. Se han propuesto arquitecturas de distribución de señales de sincronización en serie o en estrella. Dichas soluciones son complejas, y la sincronización obtenida depende de la sincronización de relojes. Al ser la frecuencia de muestreo Fe muy elevada, el periodo correspondiente es muy bajo, y los tiempos de propagación y su deriva no son insignificantes frente a este periodo. Los sistemas de sincronización así obtenidos pueden volverse así inestables.

[0008] En otro caso hipotético, las cadenas de recepción no respetan la condición de Shannon, realizando un filtrado de banda instantánea muy grande, y los convertidores analógico-digitales usan frecuencias de muestreo Fe, diferentes para resolver la problemática de repliegue de espectro debido a no respetar la condición de Shannon. La sincronización entre vías de recepción a base de señales de sincronización no es posible en este caso.

[0009] Después de una estimación de valores de desfase temporal entre vías, por ejemplo, de un valor de desfase temporal entre cada vía y una vía de referencia, en uno u otro de los casos mencionados anteriormente, es necesario efectuar una sincronización efectiva de las muestras procedentes de las diferentes vías y que corresponden a un mismo tramo temporal.

[0010] La invención tiene como objetivo proponer un sistema de sincronización entre vías de recepción, que funcione en particular para frecuencias de muestreo diferentes de los convertidores analógicos digitales del sistema de recepción multivías.

[0011] Para este fin, la invención propone un dispositivo de sincronización adaptado para ser insertado en una vía de recepción de un sistema de recepción multivías de señales radioeléctricas entre un módulo de interfaz y un módulo de tratamiento digital de la señal, estando el módulo de interfaz adaptado para recibir muestras de señal digitalizada procedentes de un convertidor analógico-digital que tiene una frecuencia de muestreo propia y para suministrar paquetes de P muestras de señal digitalizada a una primera frecuencia. Este dispositivo comprende: - una memoria accesible en escritura y lectura mediante accesos independientes, en la que se memorizan paquetes de entrada de P muestras de la señal digitalizada suministradas por el módulo de interfaz,

- un primer conjunto de registros introducidos como entrada por los primeros paquetes de P muestras leídos en dicha memoria, en una segunda frecuencia, leyendo cada paquete de P muestras en una dirección de lectura, y

- un segundo conjunto de registros introducidos como entrada por las salidas del primer conjunto de registros y adaptado para entregar segundos paquetes de P muestras al ritmo de la segunda frecuencia, un segundo paquete de P muestras que corresponde a las muestras del primer paquete de P muestras con un retraso de un período de la segunda frecuencia.

[0012] Ventajosamente, el dispositivo de la invención permite sincronizar muestras procedentes de vías que funcionan a frecuencias de muestreo diferentes, compensando al mismo tiempo desfases temporales entre estas vías.

[0013] El dispositivo de sincronización según la invención puede presentar una o varias de las características posteriores, tomadas independientemente o en combinación:

[0014] El dispositivo de sincronización es tal que las salidas de los primeros y segundos conjuntos de registros están conectadas a la entrada de un multiplexor de manera que proporcionan paquetes dobles de 2P muestras, estando el multiplexor adaptado a formar un tercer paquete de P muestras consecutivas entre las 2P muestras de entrada del multiplexor a partir de una dirección de multiplexado, comprendiendo el dispositivo de sincronización además un autómata adaptado a calcular dichas direcciones de lectura en memoria y de multiplexado en función de un contador y de un desplazamiento temporal con respecto a una vía de recepción de referencia, formando el dispositivo de sincronización a la salida unas pluralidades de terceros paquetes de P muestras sucesivas que comprenden cada una un número de muestras en serie correspondiente a una misma duración, y cada primera muestra de dicha serie de dicha vía de recepción que corresponde temporalmente a la primera muestra de una serie de la vía de recepción de referencia correspondiente.

[0015] El autómata tiene un período asociado, calculado en función de dicha duración, estando incrementado dicho contador de manera síncrona entre vías de recepción en cada período de autómata.

[0016] El autómata está adaptado para calcular dicha dirección de multiplexado para un valor de contador actual en función de dicho desplazamiento temporal, de dicho número de muestras en serie y del número P de muestras por paquete.

[0017] El autómata calcula además un indicador de mantenimiento de dirección de lectura para un valor de contador actual, en función de una comparación entre una dirección de multiplexado calculada para dicho valor de contador actual, y una dirección de multiplexado calculada para un valor de contador anterior.

[0018] El autómata está adaptado para calcular dicha dirección de lectura para el valor de contador actual en función de dicho número de muestras en serie, de dicho indicador de mantenimiento para el valor de contador actual y de una dirección de lectura calculada para el valor de contador anterior.

[0019] Según otro aspecto, la invención se refiere a un sistema de sincronización entre vías de recepción de un sistema de recepción multivías, incluyendo el sistema de recepción un conjunto de vías de recepción de señales radioeléctricas, incluyendo cada vía de recepción una cadena de recepción que suministra una señal eléctrica analógica en entrada de un convertidor analógico-digital que tiene una frecuencia de muestreo asociada, un módulo de interconexión conectado en salida de dicho convertidor analógico-digital y un módulo de procesamiento digital de señales que comprende uno o más componentes digitales programables, estando el módulo de interconexión adaptado para suministrar muestras de señales digitalizadas a la entrada de dicho módulo de procesamiento digital de señales en paralelo por paquetes. Este sistema es tal que cada vía de recepción comprende un dispositivo de sincronización tal como se describe brevemente más arriba.

[0020] Según una característica, el sistema incluye además un módulo de conteo adaptado para proporcionar de manera sincronizada un valor de contador a cada dispositivo de sincronización de cada vía de recepción.

[0021] Según otro aspecto, la invención se refiere a un procedimiento de sincronización entre vías de recepción de un sistema de recepción multivías de señales radioeléctricas implementado en dispositivo de sincronización adaptado para ser insertado en una vía de recepción de un sistema de recepción multivías de señales radioeléctricas entre un módulo de interfaz y un módulo de tratamiento digital de la señal, estando el módulo de interfaz adaptado para recibir muestras de señal digitalizada procedentes de un convertidor analógico digital que tiene una frecuencia de muestreo propia y para proporcionar paquetes de P muestras de señal digitalizada a una primera frecuencia. Este procedimiento incluye:

- la memorización en una memoria accesible en escritura y en lectura mediante accesos independientes, en la que se memorizan paquetes de entrada de P muestras de la señal digitalizada suministradas por un módulo de interfaz a una primera frecuencia,

- la obtención de los primeros paquetes de P muestras en un primer conjunto de registros introducidos como entrada por los primeros paquetes de P muestras leídos en dicha memoria, a una segunda frecuencia, leyendo cada primer paquete de P muestras en una dirección de lectura, y

- la obtención de segundos paquetes de P muestras en un segundo conjunto de registros introducidos como entrada por las salidas del primer conjunto de registros y adaptado para entregar segundos paquetes de P muestras al ritmo de la segunda frecuencia, un segundo paquete de P muestras que corresponde a las muestras del primer paquete de P muestras con un retraso de un período de la segunda frecuencia.

[0022] Según una característica, el procedimiento de sincronización comprende además las etapas de:

- recepción y memorización de un desfase temporal a aplicar,

- obtención de un valor de contador actual y cálculo de una dirección de lectura actual y de una dirección de multiplexación actual en función del valor de contador actual y del desfase temporal que deba aplicarse, - obtención de un llamado primer paquete de muestras de un primer conjunto de registros y de un dicho segundo paquete de muestras de un segundo conjunto de registros aplicando la dirección de lectura actual,

- extracción de un tercer paquete de P muestras consecutivas a partir de un paquete doble de 2P muestras formado por el primer y segundo paquetes, utilizando dicha dirección de multiplexación.

[0023] Otras características y ventajas de la invención se desprenderán de la descripción que se ofrece a continuación, de modo indicativo y en ningún modo limitativo, en referencia a las figuras adjuntas, entre las que: - la figura 1 ilustra esquemáticamente un sistema de sincronización entre vías de recepción de un sistema de recepción multivías según una realización;

- la figura 2 ilustra en detalle una realización de un dispositivo de sincronización para una vía de recepción; - la figura 3 representa esquemáticamente paquetes de muestras obtenidas de un dispositivo de interconexión de una vía de recepción;

- las figuras 4 y 5 representan esquemáticamente un ejemplo de paquetes de muestras obtenidas de dos vías de recepción, antes y después de la aplicación de la sincronización;

- la figura 6 ilustra esquemáticamente paquetes de muestras primeros y segundos usados para obtener una serie de muestras según una realización;

- las figuras 7 y 8 ilustran, en un ejemplo, paquetes de muestras obtenidas de los conjuntos de registros primero y segundo del dispositivo de sincronización, y series sincronizadas obtenidas;

- la figura 9 es un cuadro sinóptico de las principales etapas de un procedimiento de sincronización según una realización.

[0024] La figura 1 ilustra un sistema 1 de recepción multivías que implementa un sistema de sincronización 2 entre las vías.

[0025] El sistema 1 de recepción multivías de señales radioeléctricas comprende N vías de recepción V¹ a Vⁿ , de manera que cualquiera de las vías de recepción se refieren a continuación V_i, con i comprendido entre 1 y N.

[0026] Cada vía de recepción comprende una cadena de recepción analógica no representada en la figura 1, un convertidor analógico-digital o CAN 8_i un módulo de interconexión 10^¡, un dispositivo de sincronización 26_i y un módulo de tratamiento digital de señal 12_i asociado a la vía de recepción, formando parte de un módulo de tratamiento digital 12. El módulo 12 está además adaptado para efectuar cálculos digitales sobre los elementos procedentes de los diferentes módulos de tratamiento digital de señal 12_i, por ejemplo, cálculos de correlación.

[0027] El CAN 8i proporciona muestras digitales de la señal Si(t) suministrada por la cadena de recepción analógica al módulo de interfaz 10_i al ritmo de la frecuencia de muestreo Fei de dicho CAN. Las muestras digitales de la señal se designan a continuación simplemente por muestras.

[0028] En la realización descrita en el presente documento, todas las frecuencias de muestreo Fei son diferentes.

[0029] La frecuencia de muestreo Fei es claramente superior a la frecuencia máxima de funcionamiento de los componentes digitales programables (FPGA) situados corriente abajo de los CAN, en particular en el módulo de tratamiento digital de señal 12.

[0030] El módulo de interconexión 10_i por lo tanto tiene la función de transformar el flujo de muestras en serie al ritmo Fe, en un flujo en serie de paquetes de P muestras en paralelo en la primera frecuencia P, siendo P un número entero no nulo, siendo esta primera frecuencia más lenta y compatible con la segunda frecuencia o frecuencia de trabajo de los componentes digitales programares F^t. Se designa por Si(t) la señal digital suministrada por el módulo de interconexión 10^¡, obtenido de una señal analógica s(t) correspondiente.

[0031] El módulo de interconexión 10_i es, en una realización, un demultiplexor de uno o varios estados de demultiplexión, que suministra paquetes de P muestras en paralelo. Los demultiplexores 10_i de las diferentes vías de recepción no están sincronizados, y no son sincronizables ya que las frecuencias Fe, son diferentes, y en consecuencia Fei

los valores P también son diferentes.

[0032] Cada vía de recepción del sistema comprende un dispositivo de sincronización 26_i conectado entre el módulo de interfaz 10_i y el módulo de tratamiento digital 12^{^}

[0033] El dispositivo de sincronización 26_i tiene como función, a partir de un flujo de entrada en serie de paquetes de P muestras sucesivas pasadas en paralelo, de manera que las muestras se obtienen a una frecuencia de muestreo Fei y han experimentado un posible desfase de tiempo relacionado con la vía i, para formar series de Ni muestras sucesivas, siempre formateadas en paquetes de P muestras sucesivas en paralelo, de manera que la primera muestra de dichas series corresponde, sea cual sea i, al mismo tiempo absoluto, es decir, al tiempo actual en el flujo de entrada corregido con el desfase temporal que se va a aplicar.

[0034] Cada dispositivo de sincronización 26¡ recibe en entrada un valor de desfase temporal Atr,i entre la vía V_i y la vía de referencia V^r, calculado por otra parte por un procedimiento adaptado, de manera que se suministren series de muestras recalculadas temporalmente entre vías a los módulos 12^

[0035] El módulo 100 es en la realización preferida, un módulo de recuento común a todos los dispositivos de sincronización 26_i, que distribuye un mismo valor de contador en un instante dado a cada dispositivo de sincronización.

[0036] Como variante, el módulo de recuento 100 está adaptado para efectuar una sincronización de los contadores de los dispositivos de sincronización 26_i, por ejemplo por una puesta a cero inicial, de forma que cada uno de los contadores suministra un mismo valor de contador a cada dispositivo de sincronización 26_i.

[0037] Cada módulo de tratamiento digital 12_i puede, por ejemplo, realizar una transformada de Fourier discreta (TFD) en las Ni muestras sucesivas de una serie, que corresponde a un tiempo de señal AT que es el mismo para todas las vías de recepción. Así, sea cual sea el valor de i:

[0038] En particular para aplicaciones interferométricas, es necesario que las series de Ni muestras sucesivas para valores de i diferentes, correspondan todas al mismo intervalo de tiempo absoluto para que el desfase entre fin de vías, entre dos vías dadas, sea representativo del de salida de las antenas de dichas dos vías en una misma señal incidente.

[0039] La figura 2 ilustra en detalle un dispositivo de sincronización 26¡ que forma parte de la vía de recepción v ¡.

[0040] El dispositivo de sincronización 26¡ recibe en entrada paquetes de

^' muestras a la primera frecuencia y proporciona en salidas series de Ni muestras, en paquetes de P muestras.

[0041] La figura 3 ilustra un primer problema que resolver debido a que el número Ni no es, en general, un múltiplo de P.

[0042] La figura 3 ilustra la paralelización del flujo de muestras en P líneas paralelas, realizada por el demultiplexor 10i. Cada muestra se simboliza por una casilla 140. Estas muestras se ilustran en un diagrama de dos ejes temporales Ti y T². Los paquetes 150 de P muestras se refieren por un índice qi. El tiempo que corresponde a un p

P T e i - —

paquete es de Feí Las flechas curvas 160 indican la continuidad de las muestras en el tiempo.

[0043] Las series 18 que se suministrarán en salida son series de Ni muestras, referidas por un índice ki, mostradas en trazo continuo. Sin embargo, al no ser el número Ni un múltiplo de P, cada serie 18 no empieza sistemáticamente por un paquete de P muestras que le pertenecen íntegramente, como se ilustra en la figura 3 mediante la muestra de índice 0 de cada paquete. La posición de la primera muestra de una serie 18 en un paquete de P muestras 150 evoluciona en el tiempo, y depende del resto Ri de la división euclídea de Ni por P.

[0044] El número Ni se escribe en la forma:

con a < Ri < P, siendo M la parte entera de Ni dividida por P,

siendo Ent(.) la función parte entera, y Ri el resto de la división euclídea de Ni por P.

[0045] Usando el operador módulo Mod(.,.) se escribe:

[0046] Las figuras 4 y 5 ilustran cada una de las muestras obtenidas de dos vías de recepción Vi y Vj, que se sincronizarán entre sí, según un doble eje temporal de manera análoga a la representación de la figura 3, por paquetes de P muestras que corresponden a una misma abscisa en el eje T¹.

[0047] Las frecuencias de muestreo son respectivamente iguales a Fei y Fe, son diferentes, y además existe un desfase temporal, denotado aquí como Ai¡,j, entre las dos vías, como se ilustra en la figura 4.

[0048] Una de estas dos vías de recepción es la vía de referencia.

[0049] La vía de referencia se elige como la vía que vehicula la señal recibida con un retardo de tiempo con respecto a todas las otras vías.

[0050] Las series de muestras 18¡,1 y 18j,1 que comprenden respectivamente Ni y Nj muestras deben sincronizarse en salida como se explica anteriormente y como se ilustra esquemáticamente mediante la figura 5.

[0051] De hecho, las series referidas como 18'i,1 y 18'j,1 están compuestas por las mismas muestras de señal que las series correspondientes respectivas 18¡1 y 18j,1 de la figura 4. Las series 18'¡1 y 18'j,1 se obtienen en salida de los dispositivos de sincronización 26¡ y 26j implementados en cada una de las vías Vi y Vj.

[0052] Como se ilustra en la figura 2, el dispositivo de sincronización 26¡ de una vía de recepción Vi incluye una memoria 21 i accesible en escritura y en lectura por accesos independientes, en la que se memorizan paquetes 150 de entrada de P muestras de la señal Si digitalizada suministradas por el módulo 1^ü¡, escritas en la memoria 21 ¡ para la primera frecuencia Fe¡/P.

[0053] El dispositivo de sincronización comprende también dos conjuntos de registros 23¡ y 25¡, comprendiendo cada conjunto un número de registros igual a P veces el número de bits de las muestras. El primer conjunto de registros 23¡ se alimenta con primeros paquetes de P muestras leídos en la memoria 21 ¡ para la segunda frecuencia F^t, que es la frecuencia de trabajo.

[0054] El segundo conjunto de registros 25¡ está conectado en salida del primer conjunto de registros 23¡ y está adaptado para memorizar segundos paquetes de P muestras. Cada segundo paquete está desfasado un periodo de reloj 1/F_i con respecto a un primer paquete de P muestras correspondiente.

[0055] Denotando por S-i,¡ la señal digitalizada de salida del primer conjunto de registros 23¡ y por S²,¡ la señal digitalizada de salida del segundo conjunto de registros 25¡ se verifica la relación siguiente:

[0056] En otros términos, y como se ilustra en la figura 6, en un instante dado, las salidas de los dos conjuntos de registros 25¡ y 23¡ forman un paquete doble 17 de 2P muestras sucesivas. Por ejemplo, el paquete 17 está formado por paquetes 171 y 172. El paquete 172 de muestras procedentes del segundo conjunto de registros 25¡ comprende las muestras de índices {Lki, ... . , Lki + P -1 } y el paquete 171 de muestras del primer conjunto de registros 23¡ incluye las muestras de índices {Lki P, ... . , Lki 2P - 1}.

[0057] Las salidas de los conjuntos de registros primero y segundo se conectan en la entrada de un multiplexor 27_i, adaptado para seleccionar P muestras consecutivas entre las 2P muestras de un paquete doble usando una dirección de multiplexión, para formar un tercer paquete de P muestras.

[0058] El dispositivo de sincronización 26¡ comprende un autómata 28¡ que es un módulo programable que incluye al menos un procesador de cálculo y un elemento de memoria adaptado para memorizar valores de parámetros.

[0059] En una realización, el autómata se realiza con ayuda de circuitos digitales. En otra realización, el autómata se realiza en el FPGA dedicado a la realización del módulo 12^¡.

[0060] El autómata 28¡ que recibe en entrada el valor de desfase temporal At.j para aplicar y un valor q de un contador actual a la segunda frecuencia F^t y contando cíclicamente de forma permanente de 0 a Q^a - 1, Q^a que corresponde al número de estados del contador que vale precisamente (M 1) x P, con lo que el periodo de este ciclo vale:

[0061] En la práctica, es habitual elegir P = 2B en el que B es un valor entero, por ejemplo B = 3.

[0062] Como variante, el valor de contador q es calculado por el autómata 28¡ a partir de un reloj interno de este autómata (no representado en la figura 2).

[0063] El autómata 28¡ está adaptado para calcular, en tiempo real, para cada valor actual q, una dirección de lectura en la memoria 21¡, AM(q), y una dirección de multiplexión del multiplexor 27¡, AX(q). Debe observarse que el índice i se ha omitido para simplificar las notaciones.

[0064] Las direcciones de multiplexión están comprendidas entre 0 y P - 1, y se calculan por módulo P. En la figura 6 se muestran varios ejemplos de direcciones de multiplexión AX(q).

[0065] El autómata 28¡ calcula también un indicador de mantenimiento lAM(q) de la dirección de lectura en memoria actual, que es implementado cuando una dirección de multiplexión actual es inferior a una dirección de multiplexión anterior.

[0066] Los valores calculados por el autómata 28¡ en el modo de realización preferido, se dan mediante las fórmulas siguientes.

[0067] En la inicialización:

[0068] Después de inicialización, se aplican las fórmulas recurrentes siguientes:

[0069] El desfase temporal A^t¡^j es un dato de entrada que se tiene en cuenta en cada inicio de periodo de autómata Ta.

[0070] Las figuras 7 y 8 ilustran un ejemplo de sincronización entre dos vías en un periodo de autómata ^{Ta .}

En el ejemplo, P = 8, M = 62, Ni = 63 y A ^ti,^j que valen sustancialmente

[0071] Las series sincronizadas 18¡, 18j se encuadran en un marco de trazo continuo en la figura 8. Las columnas 19 de la figura 8 indican el mantenimiento de la dirección de lectura en memoria anterior.

[0072] - la figura 9 es un cuadro sinóptico de las principales etapas de un procedimiento de sincronización según una realización de la invención.

[0073] El procedimiento se implementa en paralelo en todas las vías de recepción. Las etapas descritas a continuación se refieren a una única vía de recepción Vi. Se efectúan las mismas etapas en todas las vías de recepción.

[0074] El procedimiento comprende una primera etapa 101 de recepción y memorización del desfase temporal Atr i con respecto a la vía de referencia que se va a aplicar.

[0075] En la etapa de inicialización 102, los valores de dirección de lectura AM(q), de dirección de multiplexión AX(q) y de indicador de mantenimiento iAM(q) se inicializan y memorizan según las fórmulas (EQ6) a (EQ8) definidas anteriormente.

[0076] En la etapa 104 se recibe el valor q de contador actual.

[0077] Como se explica anteriormente, cada autómata de cada vía de recepción usa el mismo valor de contador actual q en el mismo instante temporal, gracias a la implementación del módulo de recuento 100.

[0078] En la etapa 106 se calcula y se memoriza la dirección de multiplexión AX(q) actual, según la fórmula (EQ9), y en la etapa siguiente 108 la dirección de multiplexión AX(q) actual se compara con la dirección de multiplexión anterior memorizada.

[0079] A continuación se calcula el indicador de mantenimiento iAM(q) y se memoriza en la etapa 110, efectuándose el cálculo en función del resultado de la etapa de comparación anterior según las fórmulas (EQ10) y (EQ11). La dirección de lectura AM(q) también se calcula según la fórmula (EQ12), y se memoriza.

[0080] A continuación en la etapa 112, a partir del primer conjunto de registros y el segundo conjunto de registros, se obtienen los paquetes de P muestras que corresponden a la dirección de lectura AM(q) calculada.

[0081] A continuación en la etapa 114 se aplica la dirección de multiplexión calculada AX(q) para obtener un tercer paquete de P muestras que forma parte de la serie actual de N/ muestras.

[0082] El procedimiento regresa a continuación a la etapa 104 de recepción de un valor de contador actual.

[0083] En otros términos, para cada paso de reloj de segunda frecuencia Ft, el valor de q se incrementa en 1, y se calcula AX(q), lAM(q) y AM(q).

[0084] Estos valores calculados se aplican a continuación para la formación de una serie de N/ muestras como se explica en detalle anteriormente. La invención se ha descrito anteriormente en el caso particular de vías de recepción que tienen diferentes frecuencias de muestreo.

[0085] Debe entenderse que el dispositivo y procedimiento de sincronización descritos anteriormente se aplican también en el caso en el que cada vía de recepción incluye un convertidor analógico-digital que funciona a una misma frecuencia de muestreo Fe.

Claims (10)

REIVINDICACIONES

1. Dispositivo de sincronización (26_i) adaptado para ser insertado en una vía de recepción de un sistema de recepción de señales radioeléctricas multicanal entre un módulo de interconexión (10_i) y un módulo de tratamiento digital de la señal (12^¡), estando el módulo de interconexión adaptado para recibir muestras de señal digitalizada procedentes de un convertidor analógico-digital que tiene una frecuencia de muestreo propia (Fe) y para suministrar paquetes de P muestras de señal digitalizada a una primera frecuencia (Fe/P), estando el dispositivo caracterizado porque incluye:

- una memoria (21_i) accesible en escritura y lectura mediante accesos independientes, en la que se memorizan los paquetes de entrada de P muestras de la señal digitalizada suministrados por el módulo de interfaz (10) - un primer conjunto de registros (23_i) introducidos como entrada por los primeros paquetes de P muestras leídos en dicha memoria (21) a una segunda frecuencia (F_T), leyendo cada paquete de P muestras en una dirección de lectura (AM(q)), y

- un segundo conjunto de registros (25_i) introducidos como entrada por las salidas del primer conjunto de registros y adaptado para entregar segundos paquetes de P muestras al ritmo de la segunda frecuencia (F_i ), un segundo paquete de P muestras que corresponde a las muestras del primer paquete de P muestras con un retraso de un período de la segunda frecuencia (F _T ).

2. Dispositivo de sincronización según la reivindicación 1, en el que:

las salidas del primer y segundo conjuntos de registros se conectan a la entrada de un multiplexor (27_i) para proporcionar paquetes dobles de 2P muestras, estando el multiplexor (27_i) adaptado para formar un tercer paquete de P muestras consecutivas entre las 2P muestras de entrada del multiplexor (27_i) a partir de una dirección de multiplexado (AX(q)),

el dispositivo de sincronización que comprende además un autómata (28_i) adaptado para calcular dichas direcciones de lectura en memoria (AM(q)) y de multiplexación (AX(q)) en función de un contador (q) y de un desplazamiento temporal con respecto a una vía de recepción de referencia (A^{T i,j})

el dispositivo de sincronización que proporciona a la salida pluralidades de terceros paquetes de P muestras que forman series sucesivas que comprenden cada una un número de muestras en serie correspondiente a una misma duración, y cada primera muestra de dicha serie de dicha vía de recepción correspondiente temporalmente a la primera muestra de una serie correspondiente de la vía de recepción de referencia.

3. Dispositivo de sincronización según la reivindicación 2, en el que dicho autómata tiene un período asociado (T^a ), calculado en función de dicha duración (AT), estando incrementado dicho contador (q) de manera síncrona entre vías de recepción en cada período de autómata.

4. Dispositivo de sincronización según cualquiera de las reivindicaciones 2 o 3, en el que dicho autómata está adaptado para calcular dicha dirección de multiplexado (AX(q)) para un valor de contador actual (q) en función de dicho desplazamiento temporal (A^{T i,j}), de dicho número de muestras en serie (N) y del número P de muestras por paquete.

5. Dispositivo de sincronización según la reivindicación 4, en el que dicho autómata calcula además un indicador de mantenimiento de dirección de lectura (lAM(q)) para un valor de contador actual (q), en función de una comparación entre una dirección de multiplexación (AX(q)) calculada para dicho valor de contador actual, y una dirección de multiplexación (AX(q -1)) calculada para un valor de contador anterior.

6. Dispositivo de sincronización según la reivindicación 5, en el que dicho autómata está adaptado para calcular dicha dirección de lectura (AM(q)) para el valor de contador actual (q) en función de dicho número de muestras en serie, de dicho indicador de mantenimiento (lAM(q)) para el valor de contador actual (q) y de una dirección de lectura (AM(q -1)) calculada para el valor de contador anterior.

7. Sistema de sincronización entre vías de un sistema de recepción multivías de señales radioeléctricas, comprendiendo el sistema de recepción un conjunto de vías de recepción de señales radioeléctricas, comprendiendo cada vía de recepción (V_i) una cadena de recepción que suministra una señal eléctrica analógica en la entrada de un convertidor analógico-digital (8_i) que tiene una frecuencia de muestreo (Fe) asociada, un módulo de interconexión (10_i) conectado en la salida de dicho convertidor analógico digital (4_i) y un módulo de tratamiento digital de la señal (12_i) que comprende uno o varios componentes digitales programables, estando el módulo de interconexión (10_i) adaptado para suministrar muestras de señal digitalizada en la entrada de dicho módulo de tratamiento digital de la señal (12_i) en paralelo por paquetes,

caracterizado porque cada vía de recepción (V_i) incluye un dispositivo de sincronización (26_i) según cualquiera de las reivindicaciones 1 a 6.

8. Sistema de sincronización según la reivindicación 7, que incluye además un módulo de conteo (100) adaptado para proporcionar de manera sincronizada un valor de contador a cada dispositivo de sincronización de cada vía de recepción.

9. Procedimiento de sincronización entre vías de un sistema de recepción multivías de señales radioeléctricas implementado en un dispositivo de sincronización (26_i) adaptado para ser insertado en una vía de recepción de un sistema de recepción multivías de señales radioeléctricas entre un módulo de interfaz (10^¡) y un módulo de tratamiento digital de la señal (12_i), estando el módulo de interfaz adaptado para recibir muestras de señal digitalizada procedentes de un convertidor analógico digital que tiene una frecuencia de muestreo propia (Fe) y para suministrar paquetes de P muestras de señal digitalizada a una primera frecuencia (Fe/P), estando el procedimiento caracterizado porque incluye:

- la memorización en una memoria accesible en escritura y en lectura por accesos independientes, en la que se memorizan los paquetes de entrada de P muestras de la señal digitalizada proporcionados por el módulo de interfaz (10_i) a la primera frecuencia (Fe/P),

- la obtención de los primeros paquetes de P muestras en un primer conjunto de registros (23) introducidos como entrada por los primeros paquetes de P muestras leídas en dicha memoria (21 _i), a una segunda frecuencia (F^t), leyendo cada primer paquete de P muestras en una dirección de lectura (AM(q)), y

- la obtención de segundos paquetes de P muestras en un segundo conjunto de registros (25_i) introducidos como entrada por las salidas del primer conjunto de registros y adaptado para entregar segundos paquetes de P muestras al ritmo de la segunda frecuencia (F_i ), un segundo paquete de P muestras correspondientes a las muestras del primer paquete de P muestras con un retraso de un período de la segunda frecuencia (F_i ).

10. Procedimiento de sincronización según la reivindicación 9, que comprende además unas etapas de: - recepción y memorización de un desfase temporal a aplicar,

- obtención de un valor de contador actual y cálculo de una dirección de lectura actual (AM(q)) y de una dirección de multiplexación (AX(q)) actual en función del valor de contador actual y del desfase temporal que deba aplicarse, - obtención de un llamado primer paquete de muestras de un primer conjunto de registros y de un dicho segundo paquete de muestras de un segundo conjunto de registros aplicando la dirección de lectura actual (AM(q)), - extracción de un tercer paquete de P muestras consecutivas de un paquete doble de 2P muestras formado por el primer y segundo paquetes, utilizando dicha dirección de multiplexación (AX(q)).