ES2950625T3

ES2950625T3 - Entrelazado previo a la codificación CRC de una carga útil de NR PBCH que incluye bits conocidos para mejorar el rendimiento del código polar

Info

Publication number: ES2950625T3
Application number: ES18793011T
Authority: ES
Inventors: Anders Wesslen; Dennis Hui; Yufei Blankenship
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 2017-10-03
Filing date: 2018-10-03
Publication date: 2023-10-11
Anticipated expiration: 2038-10-03
Also published as: US11394489B2; ZA202001543B; JP2022119951A; JP7449979B2; MX2020003509A; US11855773B2; US20200358556A1; PT3692637T; US20230027932A1; JP2020537379A; FI3692637T3; BR112020006446A2; US20190253188A1; US10727976B2; PL3692637T3; CN111247743A; EP3692637A1; CN117614462A; WO2019069261A1; CN111247743B

Abstract

En el presente documento se describen sistemas y métodos que permiten que la información que transporta bits de un bloque de transmisión se coloque en posiciones de mayor confiabilidad antes de la transmisión. Un método ejemplar incluye generar un conjunto de bits de carga útil para ser codificados para transmisión, en donde el conjunto de bits de carga útil incluye al menos un bit conocido, entrelazando el conjunto de bits de carga útil para generar un conjunto entrelazado de bits de carga útil, en donde el conjunto entrelazado incluye los al menos un bit conocido en una posición predeterminada en el conjunto entrelazado, proporcionando el conjunto entrelazado a un codificador de verificación de redundancia cíclica (CRC) para generar un conjunto de bits de carga útil entrelazados por CRC, en donde el conjunto entrelazado por CRC incluye al menos un bit conocido en una posición predeterminada dentro del conjunto entrelazado de CRC, y codificar el conjunto entrelazado de CRC para su transmisión a un dispositivo inalámbrico. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Entrelazado previo a la codificación CRC de una carga útil de NR PBCH que incluye bits conocidos para mejorar el rendimiento del código polar

Campo técnico

Ciertas realizaciones de la presente divulgación se relacionan, en general, con el rendimiento del código polar y más específicamente con un orden de bits de la carga útil del canal de difusión física de nueva radio (NR PBCH) para mejorar el rendimiento del código polar.

Antecedentes

Codificación polar

Los códigos polares, propuestos por Arikan (en E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels", IEEE Transactions on Information Theory, vol.

55, págs. 3051-3073, julio de 2009) son la primera clase de esquemas de codificación constructivos que pueden demostrarse para lograr la capacidad simétrica de los canales discretos sin memoria de entrada binaria bajo un decodificador de cancelación sucesiva (SC) de baja complejidad. Sin embargo, el rendimiento de longitud finita de los códigos polares bajo SC no es competitivo en comparación con otros esquemas de codificación de canales modernos, como los códigos de verificación de paridad de baja densidad (LDPC) y los códigos turbo. Más tarde, Tal y Vardy proponen el decodificador de lista SC (SCL) (en I. Tal and A. Vardy, "List Decoding of polar codes", en Proceedings of IEEE Symp. Inf. Theory, págs. 1-5, 2011), que puede aproximarse al rendimiento del decodificador de máxima verosimilitud (ML) óptimo. Al concatenar una codificación de CRC simple, se demostró que el rendimiento del código polar concatenado es competitivo con el de los códigos LDPC y turbo bien optimizados. Como resultado, los códigos polares se están considerando como candidatos para futuros sistemas de comunicación inalámbrica 5G.

La idea principal de la codificación polar es transformar un par de canales de entrada binaria idénticos en dos canales distintos de diferentes calidades, uno mejor y otro peor que el canal de entrada binaria original. Repitiendo tal operación de polarización por pares en un conjunto de 2M usos independientes de un canal de entrada binaria, se puede obtener un conjunto de 2M "canales de bits" de diversas calidades. Algunos de estos canales de bits son casi perfectos (es decir, sin errores), mientras que el resto son casi inútiles (es decir, totalmente ruidosos). El punto es usar el canal casi perfecto para transmitir datos al receptor mientras se configura la entrada a los canales inútiles para tener valores fijos o congelados (p. ej., 0) conocidos por el receptor. Por esta razón, esos bits de entrada al canal casi inútil y al casi perfecto se conocen comúnmente como bits congelados y bits (o información) no congelados, respectivamente. Solo los bits no congelados se utilizan para transportar datos en un código polar. Cargar los datos en las ubicaciones de bits de información adecuadas tiene un impacto directo en el rendimiento de un código polar. Una ilustración de la estructura de un código polar de longitud 8 se ilustra en la FIG. 1 (ejemplo de estructura de código polar con N=8). La FIG. 2 ilustra un ejemplo de codificación polar con N=8. La FIG. 2 muestra el etiquetado de los bits de información intermedios ^{s i}.ⁱ, donde l e {0,1, ..., n} e i e {0,1, ..., n - 1} durante la codificación polar con N = 8. Los bits de información intermedios están relacionados por la siguiente ecuación:

con S⁰,/ = ui siendo los bits de información, y snj = xi siendo los bits de código, para i e {0,1, N - 1}.

Para el código polar con CRC distribuido, la entrada al codificador polar primero se entrelaza asociada con el polinomio de CRC. Los bits de información se entrelazan y un subconjunto de bits de CRC se distribuye entre los bits de información.

La secuencia de bits _co,_{c i},C2,C3,...,_ck-_ise entrelaza en una secuencia de bits ^c °’ ^c 1; ^{c c}3’ ^cKA como sigue:

^{donde el patrón de entrelazado} n ^(k) ^{viene dado por lo siguiente:}

^{T-rmax/ \}

donde IL ^ ' viene dado por TS 38.212, Tabla 5.3.1-1 (patrón de entrelazado

un ejemplo del cual se muestra en la FIG. 3.

Canal de difusión física de nueva radio (NR-PBCH)

Los sistemas de comunicación 5G de nueva radio (NR) pueden operar con frecuencias portadoras que van desde cientos de MHz hasta cientos de GHz. Cuando se opera en una banda de frecuencia muy alta, como las bandas de ondas milimétricas (mmW) (~30-300 GHz), las señales de radio se atenúan mucho más rápido con la distancia que las de la banda de frecuencia más baja (p. ej., 1 -3 GHz). Por lo tanto, para difundir información del sistema al equipo de usuario (UE) sobre la misma área de cobertura prevista, la formación de haces se usa típicamente para lograr ganancia de potencia para compensar la pérdida de ruta en altas frecuencias. Dado que la cobertura de la señal de cada haz puede ser bastante estrecha cuando se utilizan muchas antenas para formar el haz, la información del sistema debe difundirse o transmitirse en una dirección de haz diferente, una a la vez. Este proceso de transmisión de señal que transporta la misma información utilizando haces con diferentes direcciones (acimut y/o elevación) una a la vez se denomina comúnmente barrido de haz. Dado que, por lo general, solo uno de los muchos haces que transportan la misma información del sistema puede llegar a un receptor en particular con una buena intensidad de señal, el receptor no conoce la ubicación del haz recibido en la estructura general de la trama de radio. Para permitir que el receptor determine el comienzo y el final de una trama de radio periódica, a menudo se incluye un índice de tiempo cuando se difunde la información del sistema a través del barrido de haz.

Por ejemplo, la FIG. 4 muestra un ejemplo de cómo la información del sistema puede difundirse junto con la señal de sincronización de referencia (SS) a través del barrido del haz. En esta figura, la información del sistema es transportada por un canal físico llamado NR-PBCH que se transmite en múltiples bloques de sincronización (SSB), cada uno formado por haces en una dirección diferente. Los SSB se repiten dentro de un determinado período de tiempo de transmisión de NR-PBCH (TTI, 80 ms en este ejemplo). Dentro de un NR-PBCH TTI, la información del sistema transportada por NR-PBCH, MIB, en cada SSB es la misma. Sin embargo, cada NR-PBCH también lleva un índice de tiempo para que el receptor determine los límites de la trama de radio. NR-PBCH puede codificarse utilizando códigos polares.

A continuación, se muestra una construcción preferida del contenido de PBCH.

Mediatek Inc., "Polar Coding for NR-PBCH", 3GPP DRAFT R1 -1704462, RAN WG1, 20170403 - 20170407 describe que el PBCH con codificación polar puede mejorarse mediante la disposición adecuada de bits de información conocidos en canales de bits de código polar, de modo que un NR UE pueda obtener una ganancia de rendimiento de 2 dB con 16 bits conocidos.

Resumen

NR-PBCH, o cualquier canal de difusión, a menudo transporta algún subconjunto de bits que son conocidos o parcialmente conocidos, en el sentido de que existe una relación conocida de estos bits con otros bits en bloques adyacentes. Ejemplos de estos bits conocidos o parcialmente conocidos son los bits reservados (que a menudo se establecen en un valor conocido, como 0, cuando no se utilizan) o el índice de tiempo (bloque SS) (que se sabe que tiene un incremento fijo desde el índice de tiempo correspondiente en el bloque anterior de bits transmitidos). Pueden preverse ciertos problemas con la transmisión de un canal de difusión de acuerdo con las soluciones existentes. Ciertas realizaciones de la presente divulgación pueden proporcionar una solución a estos y otros problemas.

Los aspectos o realizaciones de la invención se refieren a un método, un producto de programa informático y un nodo de red de acuerdo con las reivindicaciones adjuntas.

De acuerdo con la invención, un método comprende identificar los bits de carga útil de NR PBCH que tienen valores conocidos (típicamente todos cero o algunos valores hipotéticos basados en su relación con bloques adyacentes). Entonces, el método comprende colocar esos bits de manera apropiada para mejorar el rendimiento del código polar, en el que el código polar es la técnica de codificación de canal adoptada para NR PBCH. El rendimiento mejorado se puede representar en términos de tasa de error de bloque reducida o tiempo de procesamiento reducido necesario para detectar un bloque decodificado con errores para lograr beneficios de terminación anticipada, como latencia reducida y consumo de energía reducido.

De acuerdo con ciertas realizaciones, además de explotar bits que son conocidos o parcialmente conocidos a priori, ciertos bits especiales, comúnmente llamados bits de verificación de paridad (PC), se colocan intencionalmente en ciertas ubicaciones conocidas para mejorar el rendimiento del código polo. Estos bits de PC a menudo dependen de los datos (a diferencia de los bits conocidos o parcialmente conocidos a priori). El decodificador puede explotar la relación conocida de estos bits de PC con otros bits de datos para mejorar el rendimiento del código polar. La presente divulgación propone algunos métodos simples y efectivos para calcular estos bits de PC.

De acuerdo con la invención, un método comprende añadir un entrelazador de bits conocidos en un codificador polar con CRC distribuido (o codificador polar entrelazado con CRC), para compensar el efecto del entrelazador de CRC sobre los bits conocidos o parcialmente conocidos, de manera que los bits conocidos o parcialmente conocidos pueden colocarse juiciosamente en posiciones ventajosas del núcleo del codificador polar que pueden ser explotadas por el decodificador en el extremo de recepción para obtener beneficios de terminación anticipada o para mejorar el rendimiento de errores.

De acuerdo con ciertas realizaciones, un método comprende usar un método simple y de baja complejidad para acoplar algunos bits de datos con un conjunto especial de bits conocidos "artificialmente" denominados bits de verificación de paridad (PC). El valor de estos bits de PC depende de los datos. Se proponen dos métodos simples para calcular estos bits de PC, uno que suma todos los valores de bits de datos anteriores, mientras que el otro suma todos los valores de bits de datos anteriores y los valores de bits de PC.

Ciertas realizaciones de la presente divulgación pueden proporcionar una o más ventajas técnicas. Por ejemplo, una ventaja técnica de ciertas realizaciones proporciona beneficios de terminación anticipada de la decodificación de PBCH. Otra ventaja es mejorar el rendimiento de errores del código, p. ej., reduciendo la tasa de error de bloque.

Esto último se puede lograr colocando juiciosamente bits con valores conocidos en ubicaciones con menor fiabilidad, los bits con valores desconocidos se asignan a ubicaciones con mayor fiabilidad en la codificación polar. Por lo tanto, es más probable que los bits con valores desconocidos se decodifiquen correctamente.

Lo primero se puede lograr comparando los valores decodificados y los valores conocidos de los bits (parcialmente) conocidos para decidir si se ha producido un error o, alternativamente, examinando las métricas de la ruta de decodificación para detectar el comportamiento típico de un bloque erróneo.

Ciertas realizaciones pueden incluir todas, algunas o ninguna de estas ventajas. Los expertos en la materia comprenderán otras ventajas.

Breve descripción de los dibujos

La FIG. 1 ilustra una estructura de código polar de longitud 8.

La FIG. 2 ilustra otro ejemplo de codificación polar con N=8.

La FIG. 3 es una tabla de ejemplo que muestra un patrón de entrelazado de acuerdo con TS 38.212, Tabla 5.3.1-1. La FIG. 4 es un diagrama que muestra la difusión de información del sistema junto con la señal de sincronización de referencia (SS) a través del barrido de haz.

La FIG. 5 muestra un diagrama de bloques que describe una operación en codificación polar entrelazada con CRC. La FIG. 6 muestra otro entrelazador, de acuerdo con la invención.

La FIG. 7 representa vectores de bits, de acuerdo con ciertas realizaciones.

La FIG. 8 es un diagrama de bits que representa ubicaciones de bits reservados 'R', de acuerdo con ciertas realizaciones.

La FIG. 9 es un diagrama de bloques que ilustra una realización de una red, de acuerdo con ciertas realizaciones. La FIG. 10 es un esquema de bloques de un dispositivo inalámbrico ejemplar.

La FIG. 11 es un esquema de bloques de un nodo de red ejemplar, de acuerdo con ciertas realizaciones. La FIG. 12 es un esquema de bloques de un controlador de red de radio ejemplar o nodo de red central.

La FIG. 13 es un esquema de bloques de un dispositivo inalámbrico ejemplar.

La FIG. 14 es un esquema de bloques de un nodo de red ejemplar.

Descripción detallada de los dibujos

Posicionamiento de bits conocidos o parcialmente conocidos

Descripción general de CRC distribuido y entrelazador

La FIG. 5 muestra un diagrama de bloques que describe el funcionamiento básico en la codificación polar entrelazada con CRC de acuerdo con una solución existente, que también se conoce como método CRC distribuido. Aquí, los bits de datos se codifican primero usando un codificador de CRC cuya salida, denominada aquí bits de carga útil, se entrelaza usando un entrelazador de CRC para formar la entrada del núcleo del codificador polar, que a su vez genera los bits codificados. A menudo, los bits de datos contienen bits con valores conocidos o parcialmente conocidos (que se muestran con una línea discontinua en la figura), como los bits reservados, que se colocan en posiciones arbitrarias que el decodificador polar no puede aprovechar de manera efectiva.

Entrelazador de bits conocidos

Se introduce otro entrelazador para los bits conocidos con el fin de compensar el efecto del entrelazador de CRC, de modo que los bits conocidos o parcialmente conocidos (reservados) se puedan colocar en una posición ventajosa para que el decodificador polar se aproveche para mejorar el rendimiento, como se muestra en la FIG. 6, que está de acuerdo con la invención.

Detalles en NR-PBCH como ejemplo

Detalles de CRC distribuido y entrelazador en NR-PBCH

Aquí proporcionamos más detalles y detalles precisos en el caso de NB-PBCH. El código polar con CRC distribuido se usa para NR PBCH de la siguiente manera.

• Tamaño de carga útil de PBCH que incluye CRC: 56 bits como valor de referencia. La opción 3 de 64 bits también se incluye con el fin de comparar el rendimiento.

° Opción 1: 56 bits incluyendo CRC. CRC19 bits ^ Información de 37 bits excluyendo bits de CRC.

° Opción 2: 56 bits incluyendo CRC. CRC24 bits ^ Reducción del número de bits reservados, por lo tanto, 32 bits de información excluyendo los bits de CRC. El número de bits reservados se reduce a 8 y 5 para por debajo de 6 GHz y por encima de 6 GHz, respectivamente.

° Opción 3: 64 bits incluyendo CRC. CRC24 bits ^ Aumento del número de bits de PBCH a 64 bits (8 bits alineados), aumento a 40 bits de información excluyendo bits de CRC. El número de bits reservados aumenta a 16 y 13 para por debajo de 6 GHz y por encima de 6 GHz, respectivamente.

• El tamaño de la palabra de código es M = 864 bits,

° M = 9 (9 RE utilizables después de excluir DMRS) * 24 (#PRB) * 2 (2 símbolos OFDM) * 2 (QPSK) = 864 bits

• Tamaño DL del código polar: código madre Nmax= 512 bits.

• Tamaño L de lista SCL = 8;

• CRC distribuido con entrelazador asociado, igual que el de DCI; el decodificador puede utilizar el CRC distribuido para la terminación anticipada de la decodificación de PBCH, si se desea;

• CRC19:

o Polinomio: 0x97599 [D¹⁹+ D¹⁶+ D¹⁴+ D¹³+ D¹²+ D¹⁰+ D⁸+ D⁷+ D⁴+ D³+ 1]

° Entrelazador de longitud 72 para Kmax = 53 bits con CRC19 y 3 bits de CRC distribuidos: [1,4, 5, 8, 10, 11, 14, 15, 16, 20, 24, 26, 28, 30, 31,35, 44, 45, 46, 48, 51,52, 58, 12, 19, 21,22, 25, 32, 33, 37, 38, 39, 47, 68, 7, 9, 17, 18, 27, 41, 50, 61, 0, 2, 3, 6, 13, 23, 29, 34, 36, 40, 42, 43, 49, 53, 54, 55, 56, 57, 59, 60, 62, 63, 64, 65, 66, 67, 69, 70, 71]

• CRC24:

o Polinomio: 0x1b2b117 [D²⁴+ D²³+ D²¹+ D²⁰+ D¹⁷+ D¹⁵+ D¹³+ D¹²+ D⁸+ D⁴+ D²+ D 1]

o Entrelazador de longitud 224 para Kmax = 200 bits con CRC24, como en TS 38.212 v1.0.0: [0, 2, 3, 5, 6, 8, 11, 12, 13, 16, 19, 20, 22, 24, 28, 32, 33, 35, 37, 38, 39, 40, 41,42, 44, 46, 47, 49, 50, 54, 55, 57, 59, 60, 62, 64, 67, 69, 74, 79, 80, 84, 85, 86, 88, 91,94, 102, 105, 109, 110, 111, 113, 114, 116, 118, 119, 121, 122, 125, 126, 127, 129, 130, 131, 132, 136, 137, 141, 142, 143, 147, 148, 149, 151, 153, 155, 158, 161, 164, 166, 168, 170, 171, 173, 175, 178, 179, 180, 182, 183, 186, 187, 189, 192, 194, 198, 199, 200, 1,4, 7, 9, 14, 17, 21,23, 25, 29, 34, 36, 43, 45, 48, 51, 56, 58, 61, 63, 65, 68, 70, 75, 81,87, 89, 92, 95, 103, 106, 112, 115, 117, 120, 123, 128, 133, 138, 144, 150, 152, 154, 156, 159, 162, 165, 167, 169, 172, 174, 176, 181, 184, 188, 190, 193, 195, 201, 10, 15, 18, 26, 30, 52, 66, 71,76, 82, 90, 93, 96, 104, 107, 124, 134, 139, 145, 157, 160, 163, 177, 185, 191, 196, 202, 27, 31, 53, 72, 77, 83, 97, 108, 135, 140, 146, 197, 203, 73, 78, 98, 204, 99, 205, 100, 206, 101,

207, 208, 209, 210, 211,212, 213, 214, 215, 216, 217, 218, 219, 220, 221,222, 223]

• 3 bits representan el índice de tiempo.

El entrelazador anterior se usa como ejemplo, principalmente porque el tamaño real del bloque de información de NR-PBCH puede variar entre las implementaciones. Cuando se decide el tamaño final K del bloque de información de NR-PBCH, deberá definirse un entrelazador correspondiente de longitud (K+L^{c r c}), donde L^{c rc}es la longitud del polinomio de CRC para NR-PBCH.

Colocación de bits de carga útil de NR-PBCH

Como se ilustra en la tabla de contenido sugerido de PBCH, aproximadamente 1/3 de los bits de carga útil de PBCH tienen valores conocidos. Esto incluye:

• Los bits reservados "13" y "10" para por debajo de 6 GHz y por encima de 6 GHz, respectivamente.

• Los 3 bits de índice de tiempo por encima de 6 GHz.

o En la prueba de hipótesis, los bits de índice de tiempo son todos cero como se usa en el decodificador.

Téngase en cuenta que no hay índice de tiempo para por debajo de 6 GHz. Por lo tanto, los 13 bits están reservados y pueden utilizarse para la terminación anticipada.

En resumen, tanto para por debajo de 6 GHz como para por encima de 6 GHz, los 13 bits tienen valores conocidos de todo ceros.

Aunque el tamaño de la carga útil de PBCH y el polinomio/entrelazador de CRC pueden variar entre las implementaciones, ya se puede observar que los bits conocidos deben colocarse lo antes posible de acuerdo con el patrón del entrelazador de CRC, de modo que los bits conocidos se puedan aprovechar para una máxima ganancia de terminación anticipada. Colocar los bits lo antes posible también tiene la ventaja de permitir que los bits que transportan información se coloquen en posiciones de mayor fiabilidad.

En principio, si K0 bits tienen valores conocidos, entonces las primeras K0 entradas del patrón de entrelazador de CRC deben usarse para llevar los valores conocidos. Por ejemplo,

• Usando CRC19 y el entrelazador asociado (dado a continuación), y la suposición de K⁰=13 bits con valores conocidos, se deben colocar los 13 bits conocidos en:

Ubicaciones de bits conocidos para CRC19: [1,4, 5, 8, 10, 11, 14, 15, 16, 20, 24, 26, 28].

• Usando CRC24 y el entrelazador asociado (dado a continuación), y la suposición de K⁰=13 bits con valores conocidos, se deben colocar los 13 bits conocidos en:

Ubicaciones de bits conocidos para CRC24: [0, 2, 3, 5, 6, 8, 11, 12, 13, 16, 19, 20, 22].

• CRC19:

o Polinomio: 0x97599 [D¹⁹+ D¹⁶+ D¹⁴+ D¹³+ D¹²+ D¹⁰+ D⁸+ D⁷+ D⁴+ D³+ 1] ° Entrelazador de longitud 72 para Kmax = 53 bits con CRC19 y 3 bits de CRC distribuidos: [1,4, 5, 8, 10, 11, 14, 15, 16, 20, 24, 26, 28, 30, 31,35, 44, 45, 46, 48, 51,52, 58, 12, 19, 21,22, 25, 32, 33, 37, 38, 39, 47, 68, 7, 9, 17, 18, 27, 41,50, 61,0, 2, 3, 6, 13, 23, 29, 34, 36, 40, 42, 43, 49, 53, 54, 55, 56, 57, 59, 60, 62, 63, 64, 65, 66, 67, 69, 70, 71]

• CRC24:

o Polinomio: 0x1b2b117 [D²⁴+ D²³+ D²¹+ D²⁰+ D¹⁷+ D¹⁵+ D¹³+ D¹²+ D⁸+ D⁴+ D²+ D 1] ° Entrelazador de longitud 224 para Kmax = 200 bits con CRC24, como en TS 38.212 v1.0.0: [0, 2, 3, 5, 6, 8, 11, 12, 13, 16, 19, 20, 22, 24, 28, 32, 33, 35, 37, 38, 39, 40, 41,42, 44, 46, 47, 49, 50, 54, 55, 57, 59, 60, 62, 64, 67, 69, 74, 79, 80, 84, 85, 86, 88, 91,94, 102, 105, 109, 110, 111, 113, 114, 116, 118, 119, 121,122, 125, 126, 127, 129, 130, 131,132, 136, 137, 141, 142, 143, 147, 148, 149, 151, 153, 155, 158, 161,164, 166, 168, 170, 171,173, 175, 178, 179, 180, 182, 183, 186, 187, 189, 192, 194, 198, 199, 200, 1,4, 7, 9, 14, 17, 21,23, 25, 29, 34, 36, 43, 45, 48, 51,56, 58, 61,63, 65, 68, 70, 75, 81,87, 89, 92, 95, 103, 106, 112, 115, 117, 120, 123, 128, 133, 138, 144, 150, 152, 154, 156, 159, 162, 165, 167, 169, 172, 174, 176, 181, 184, 188, 190, 193, 195, 201,10, 15, 18, 26, 30, 52, 66, 71,76, 82, 90, 93, 96, 104, 107, 124, 134, 139, 145, 157, 160, 163, 177, 185, 191,196, 202, 27, 31, 53, 72, 77, 83, 97, 108, 135, 140, 146, 197, 203, 73, 78, 98, 204, 99, 205, 100, 206, 101,

Después de reservar las ubicaciones de bits conocidos, el resto de la carga útil de PBCH (incluidos los bits de CRC) debe colocarse en el resto (K+L^{c rc}- K0) de ubicaciones de bits.

El entrelazado de CRC se aplica de la siguiente manera,

La ordenación de bits de la carga útil de PBCH se puede describir en los siguientes pasos. Para simplificar, la descripción se centra en los bits reservados con valores conocidos. Debería ser obvio para un experto en la materia cómo aplicar el mismo principio para otros tipos de bits conocidos o parcialmente conocidos.

Paso 1. El contenido de PBCH, MIB, se construye sin tener en cuenta los códigos polares. Normalmente, esto coloca los bits reservados ('R') hacia el final, como se ilustra en el primer vector de la FIG. 7 (donde la izquierda es el inicio y la derecha es el final). Los bits de CRC ('C') se colocan completamente al final, justo detrás de los bits reservados. El resto de los bits en MIB ('b') se colocan al frente.

Paso 2. Un entrelazador de contenido de MIB, nMiB, se aplica al contenido de MIB, para obtener el segundo vector ilustrado en la FIG. 7. nMIB se construye de modo que los bits reservados se entrelacen para invertir el efecto del entrelazador asociado con los bits de CRC distribuidos.

a. Por ejemplo, si se aplica CRC19 y el entrelazador asociado, entonces los bits reservados 'R' estarán en ubicaciones como se ilustra en la FIG. 8.

Paso 3. Se aplica el entrelazador asociado con el CRC distribuido, nD-DRC. Debido al efecto combinado de nMIB y nD-DRC, los bits reservados 'R' se colocan al comienzo del vector de información antes de ingresar al núcleo del codificador polar.

Generación de bits de PC

De acuerdo con ciertas realizaciones, algunos de los bits en la entrada del núcleo del codificador polar se usan como bits de verificación de paridad (PC), cuyos valores están determinados por los valores de otros bits de datos (típicamente los que están delante de cada bit de PC). El decodificador puede explotar entonces esta relación artificial conocida entre los bits de PC y otros bits de datos para mejorar el rendimiento.

En una técnica anterior, se utilizan tres bits de PC en la construcción PC-CA-polar de UCI, que se basa en el cálculo del registro de desplazamiento de longitud 5. Sin embargo, tal como está construido, el primer bit de PC no depende de ningún bit de información y, por lo tanto, se reduce a un bit congelado regular en la mayoría de los casos. Incluso el 2° bit de PC también se congela en un número significativo de casos. Solo el último bit de PC no se congela en la mayoría de los casos. Como resultado, la cantidad efectiva de bits de PC suele ser mucho menor que 3 y, como resultado, el beneficio de rendimiento de una cantidad tan pequeña de bits de PC, si es que hay alguno, es bastante limitado.

Por otro lado, dado que el último bit de PC a menudo se encuentra lejos del primer bit de información, el cálculo del registro de desplazamiento no es trivial e incurre en un retraso adicional significativo, lo que es difícil de justificar cuando el beneficio de rendimiento es insignificante.

Se pueden aplicar ciertos métodos para abordar el problema.

Método 1: cada bit de PC es igual a la suma de todos los bits anteriores de forma no recursiva. Es decir, se usa la suma simple de toda la información y los bits congelados, excluyendo cualquier bit de PC anterior, para generar el valor de cada bit de PC particular.

Específicamente, supóngase que u = [uo, u i , ■■■, üⁿ-1] representa el vector de entrada de bits al núcleo del codificador polar, donde N es el tamaño del código polar, y sea P el conjunto de posiciones predeterminadas de bits de PC. Entonces, para cada i e P, el valor del bit de PC correspondiente se puede calcular simplemente mediante

En otras palabras, el valor de cada bit de PC es la suma binaria (es decir, XOR) de todos los valores de bit delante de él, excepto los valores de otros bits de PC.

Método 2. Cada bit de PC es igual a la suma de todos los bits anteriores de forma recursiva. Es decir, se utiliza la suma simple de toda la información y los bits congelados, incluidos cualesquiera bits de PC anteriores, para generar el valor de cada bit de PC en particular. Esto se puede lograr mediante registro de desplazamiento con retroalimentación.

Específicamente, sea P = {/b, 1, ■■■, i|P|} ordenados de tal manera que im < in siempre que m < n. Incrementando m secuencialmente de 0 a |P| (el número de elementos en P), el valor del m-ésimo bit de PC se puede calcular simplemente mediante

En otras palabras, el valor de cada bit de PC es la suma binaria (es decir, XOR) de todos los valores de bit delante de él, incluidos los valores de otros bits de PC calculados previamente.

Red de ejemplo

De acuerdo con ciertas realizaciones, las técnicas de codificación polar desveladas en este documento pueden realizarse mediante un transmisor inalámbrico, y las técnicas de decodificación polar descritas en este documento pueden realizarse mediante un receptor inalámbrico. Como ejemplo, en ciertas realizaciones, un nodo de red 115 puede incluir un transmisor que utiliza las técnicas de codificación polar desveladas en este documento en un canal de difusión (como un NR PBCH), y un dispositivo inalámbrico 110 puede incluir un receptor que recibe el canal de difusión de acuerdo con las técnicas de decodificación desveladas en este documento. Ejemplos de nodo de red 115 y dispositivo inalámbrico 110 se describen más adelante con respecto a las FIGS. 9 a 14.

La FIG. 9 es un diagrama de bloques que ilustra una realización de una red 100, de acuerdo con ciertas realizaciones. La red 100 incluye uno o más UE 110 (que pueden denominarse indistintamente dispositivos inalámbricos 110) y uno o más nodos de red 115 (que pueden denominarse indistintamente gNB 115). Los UE 110 pueden comunicarse con los nodos de red 115 a través de una interfaz inalámbrica. Por ejemplo, un UE 110 puede transmitir señales inalámbricas a uno o más nodos de red 115 y/o recibir señales inalámbricas de uno o más nodos de red 115. Las señales inalámbricas pueden contener tráfico de voz, tráfico de datos, señales de control y/o o cualquier otra información adecuada. En algunas realizaciones, un área de cobertura de señal inalámbrica asociada con un nodo de red 115 puede denominarse celda 125. En algunas realizaciones, los UE 110 pueden tener capacidad de dispositivo a dispositivo (D2D). Por lo tanto, los UE 110 pueden ser aptos para recibir señales de y/o transmitir señales directamente a otro UE.

En ciertas realizaciones, los nodos de red 115 pueden hacer de interfaz con un controlador de red de radio. El controlador de red de radio puede controlar los nodos de red 115 y puede proporcionar ciertas funciones de gestión de recursos de radio, funciones de gestión de movilidad y/u otras funciones adecuadas. En ciertas realizaciones, las funciones del controlador de red de radio pueden incluirse en el nodo de red 115. El controlador de red de radio puede hacer de interfaz con un nodo de red central. En ciertas realizaciones, el controlador de red de radio puede hacer de interfaz con el nodo de red central a través de una red de interconexión 120. La red de interconexión 120 puede referirse a cualquier sistema de interconexión capaz de transmitir audio, vídeo, señales, datos, mensajes o cualquier combinación de los anteriores. La red de interconexión 120 puede incluir toda o parte de una red telefónica pública conmutada (RTPC), una red de datos pública o privada, una red de área local (LAN), una red de área metropolitana (MAN), una red de área extendida (WAN), una red informática o de comunicación local, regional o global, como Internet, una red alámbrica o inalámbrica, una intranet empresarial o cualquier otro enlace de comunicación adecuado, incluidas las combinaciones de los mismos.

En algunas realizaciones, el nodo de red central puede gestionar el establecimiento de sesiones de comunicación y varias otras funcionalidades para los UE 110. Los UE 110 pueden intercambiar ciertas señales con el nodo de red central utilizando la capa de estrato sin acceso (NAS). En la señalización del estrato sin acceso, las señales entre los UE 110 y el nodo de red central pueden pasar de forma transparente a través de la red de acceso de radio. En determinadas realizaciones, los nodos de red 115 pueden hacer de interfaz con uno o más nodos de red a través de una interfaz de internodo.

Como se describió anteriormente, realizaciones de ejemplo de la red 100 pueden incluir uno o más dispositivos inalámbricos 110 y uno o más tipos diferentes de nodos de red capaces de comunicarse (directa o indirectamente) con dispositivos inalámbricos 110.

En algunas realizaciones, se usa el término no limitativo UE. Los UE 110 descritos en este documento pueden ser cualquier tipo de dispositivo inalámbrico capaz de comunicarse con los nodos de red 115 u otro UE a través de señales de radio. El UE 110 también puede ser un dispositivo de radiocomunicación, dispositivo objetivo, D2D UE, dispositivo NB-IoT, MTC UE o UE capaz de comunicación máquina a máquina (M2M), UE de bajo costo y/o baja complejidad, un sensor equipado con UE, tableta, terminales móviles, teléfono inteligente, equipo incorporado en computadora portátil (LEE), equipo montado en computadora portátil (LME), mochilas USB, equipo en las instalaciones del cliente (CPE), etc.

Además, en algunas realizaciones se utiliza la terminología genérica "nodo de red de radio" (o simplemente "nodo de red"). Puede ser cualquier tipo de nodo de red, que puede comprender un gNB, estación base (BS), estación base de radio, Nodo B, estación base (BS), nodo de radio radio multiestándar (MSR) como MSR BS, Nodo B evolucionado (eNB), controlador de red, controlador de red de radio (RNC), controlador de estación base (BSC), nodo de retransmisión, repetidor de control de nodo donante de retransmisión, estación transceptora base (BTS), punto de acceso (AP), punto de acceso de radio, puntos de transmisión, nodos de transmisión, unidad de radio remota (RRU), cabeza de radio remota (RRH), nodos en el sistema de antena distribuida (DAS), entidad de coordinación multicelular/multidifusión (MCE), nodo de red central (p. ej., MSC, MME, etc.), O&M, OSS, SON, nodo de posicionamiento (p. ej., E-SMLC), MDT o cualquier otro nodo de red adecuado.

La terminología como nodo de red y LTE debe considerarse no limitativa y, en particular, no implica una cierta relación jerárquica entre ambos; en general, "eNodoB" podría considerarse como dispositivo 1 y, "UE", dispositivo 2, y estos dos dispositivos se comunican entre sí por algún canal de radio.

Las realizaciones de ejemplo del UE 110, los nodos de red 115 y otros nodos de red (como el controlador de red de radio o el nodo de red central) se describen con más detalle a continuación con respecto a las FIGS. 10 a 14.

Aunque la FIG. 9 ilustra una disposición particular de la red 100, la presente divulgación contempla que las diversas realizaciones descritas en este documento pueden aplicarse a una variedad de redes que tengan cualquier configuración adecuada. Por ejemplo, la red 100 puede incluir cualquier número adecuado de UE 110 y nodos de red 115, así como cualquier elemento adicional adecuado para admitir la comunicación entre los UE o entre un UE y otro dispositivo de comunicación (como un teléfono fijo). Además, aunque ciertas realizaciones pueden describirse como implementadas en una red NR o 5G, las realizaciones pueden implementarse en cualquier tipo apropiado de sistema de telecomunicaciones que admita cualquier comunicación adecuada y utilice cualquier componente adecuado, y son aplicables a cualquier tecnología de acceso por radio (RAT) o sistemas multi-RAT en los que un UE recibe y/o transmite señales (p. ej., datos). Por ejemplo, las diversas realizaciones descritas en este documento pueden ser aplicables a IoT, NB-IoT, LTE, LTE-Advanced, UMTS, HSPA, GSM, cdma2000, WCDMA, WiMax, UMB, WiFi, otra tecnología de acceso por radio adecuada o cualquier combinación adecuada de una o más tecnologías de acceso por radio.

La FIG. 10 es un esquema de bloques de un dispositivo inalámbrico ejemplar 110. El dispositivo inalámbrico 110 puede referirse a cualquier tipo de dispositivo inalámbrico que se comunique con un nodo y/o con otro dispositivo inalámbrico en un sistema de comunicación celular o móvil. Ejemplos de dispositivo inalámbrico 110 incluyen un teléfono móvil, un teléfono inteligente, un PDA (asistente digital personal), una computadora portátil (p. ej., computadora portátil, tableta), un sensor, un módem, un dispositivo MTC / dispositivo máquina a máquina (M2M), equipo incorporado en computadora portátil (LEE), equipo montado en computadora portátil (LME), mochilas USB, un dispositivo compatible con D2D u otro dispositivo que pueda proporcionar comunicación inalámbrica. Un dispositivo inalámbrico 110 también puede denominarse UE, una estación (STA), un dispositivo o un terminal. El dispositivo inalámbrico 110 incluye un transceptor 710, unos circuitos de procesamiento 720 y una memoria 730. El transceptor 710 facilita la transmisión de señales inalámbricas a y la recepción de señales inalámbricas desde el nodo de red 115 (p. ej., a través de la antena 740), los circuitos de procesamiento 720 (p. ej., que pueden incluir uno o más procesadores) ejecutan instrucciones para proporcionar algunas o todas las funciones descritas anteriormente como proporcionadas por el dispositivo inalámbrico 110, y la memoria 730 almacena las instrucciones ejecutadas por los circuitos de procesamiento 720.

Los circuitos de procesamiento 720 pueden incluir cualquier combinación adecuada de hardware y software implementada en uno o más módulos para ejecutar instrucciones y manipular datos para realizar algunas o todas las funciones descritas del dispositivo inalámbrico 110, como las funciones del UE 110 (es decir, dispositivo inalámbrico 110) descrito en este documento. Por ejemplo, en general, los circuitos de procesamiento pueden decodificar un canal de difusión, como un NR PBCH que el dispositivo inalámbrico 110 recibe del nodo de red 115. Los circuitos de procesamiento 720 pueden incluir, por ejemplo, una o más computadoras, una o más unidades centrales de procesamiento (UCP), uno o más microprocesadores, una o más aplicaciones, uno o más circuitos integrados específicos de aplicación (ASIC), una o más matrices de puertas programables en campo (FPGA) y/u otra lógica.

La memoria 730 generalmente funciona para almacenar instrucciones, como un programa informático, software, una aplicación que incluye uno o más de lógica, reglas, algoritmos, código, tablas, etc. y/u otras instrucciones que pueden ser ejecutadas por un procesador. Ejemplos de memoria 730 incluyen memoria de computadora (por ejemplo, memoria de acceso aleatorio (RAM) o memoria de solo lectura (ROM)), medios de almacenamiento masivo (por ejemplo, un disco duro), medios de almacenamiento extraíbles (por ejemplo, un disco compacto (CD) o un disco de vídeo digital (DVD)) y/o cualquier otro dispositivo de memoria volátil o no volátil, no transitoria legible por computadora y/o ejecutable por computadora que almacena información, datos y/o instrucciones que pueden ser utilizados por el procesador 1020.

El dispositivo inalámbrico 110 puede incluir opcionalmente componentes adicionales además de los que se muestran en la FIG. 10, que pueden encargarse de proporcionar ciertos aspectos de la funcionalidad del dispositivo inalámbrico, incluida cualquiera de las funcionalidades descritas anteriormente y/o cualquier funcionalidad adicional (incluida cualquier funcionalidad necesaria para admitir la solución descrita anteriormente). Solo como un ejemplo, el dispositivo inalámbrico 110 puede incluir dispositivos y circuitos de entrada, dispositivos de salida y una o más unidades o circuitos de sincronización, que pueden formar parte de los circuitos de procesamiento 720. Los dispositivos de entrada incluyen mecanismos para la entrada de datos en el dispositivo inalámbrico 110. Por ejemplo, los dispositivos de entrada pueden incluir mecanismos de entrada, como un micrófono, elementos de entrada, una pantalla, etc. Los dispositivos de salida pueden incluir mecanismos para entregar datos en formato de audio, vídeo y/o copia impresa. Por ejemplo, los dispositivos de salida pueden incluir un altavoz, una pantalla, etc.

La FIG. 11 es un esquema de bloques de un nodo de red ejemplar 115, de acuerdo con ciertas realizaciones. El nodo de red 115 puede ser cualquier tipo de nodo de red de radio o cualquier nodo de red que se comunique con un UE y/o con otro nodo de red. Ejemplos de nodo de red 115 incluyen un gNB, eNodoB, un nodo B, una estación base, un punto de acceso inalámbrico (p. ej., un punto de acceso WiFi), un nodo de baja potencia, una estación transceptora base (BTS), repetidor, repetidor de control de nodo donante, puntos de transmisión, nodos de transmisión, unidad de RF remota (RRU), cabeza de radio remota (RRH), nodo de radio de radio multiestándar (MSR) como MSR BS, nodos en el sistema de antena distribuida (DAS), O&M, OSS, SON, nodo de posicionamiento (p. ej., E-SMLC), MDT o cualquier otro nodo de red adecuado. Los nodos de red 115 pueden desplegarse a lo largo de la red 100 como un despliegue homogéneo, un despliegue heterogéneo o un despliegue mixto. Un despliegue homogéneo puede describir generalmente un despliegue compuesto por el mismo (o similar) tipo de nodos de red 115 y/o cobertura y tamaños de celda y distancias entre sitios similares. Un despliegue heterogéneo generalmente puede describir despliegues que usan una variedad de tipos de nodos de red 115 que tienen diferentes tamaños de celda, potencias de transmisión, capacidades y distancias entre sitios. Por ejemplo, un despliegue heterogéneo puede incluir una pluralidad de nodos de baja potencia colocados a lo largo de un diseño de macrocelda. Los despliegues mixtos pueden incluir una mezcla de porciones homogéneas y porciones heterogéneas.

El nodo de red 115 puede incluir uno o más del transceptor 810, circuitos de procesamiento 820 (p. ej., que pueden incluir uno o más procesadores), memoria 830 e interfaz de red 840. En algunas realizaciones, el transceptor 810 facilita la transmisión de señales inalámbricas a y la recepción de señales inalámbricas desde el dispositivo inalámbrico 110 (p. ej., a través de la antena 850), los circuitos de procesamiento 820 ejecutan instrucciones para proporcionar algunas o todas las funcionalidades descritas anteriormente como proporcionadas por un nodo de red 115, la memoria 830 almacena las instrucciones ejecutadas por los circuitos de procesamiento 820 y la interfaz de red 840 comunica señales a los componentes de red de fondo, como una puerta de enlace, conmutador, enrutador, Internet, red telefónica pública conmutada (RTPC), nodos de red central o controladores de red de radio 130, etc.

Los circuitos de procesamiento 820 pueden incluir cualquier combinación adecuada de hardware y software implementada en uno o más módulos para ejecutar instrucciones y manipular datos para realizar algunas o todas las funciones descritas del nodo de red 115 descrito en este documento. Por ejemplo, en general, los circuitos de procesamiento 820 pueden realizar codificación polar de acuerdo con las técnicas desveladas en este documento. En algunas realizaciones, los circuitos de procesamiento 820 pueden incluir, por ejemplo, una o más computadoras, una o más unidades centrales de procesamiento (UCP), uno o más microprocesadores, una o más aplicaciones y/u otra lógica.

La memoria 830 generalmente funciona para almacenar instrucciones, como un programa informático, software, una aplicación que incluye uno o más de lógica, reglas, algoritmos, código, tablas, etc. y/u otras instrucciones que pueden ser ejecutadas por un procesador. Ejemplos de memoria 830 incluyen memoria de computadora (por ejemplo, memoria de acceso aleatorio (RAM) o memoria de solo lectura (ROM)), medios de almacenamiento masivo (por ejemplo, un disco duro), medios de almacenamiento extraíbles (por ejemplo, un disco compacto (CD) o un disco de vídeo digital (DVD)) y/o cualquier otro dispositivo de memoria volátil o no volátil, no transitoria legible por computadora y/o ejecutable por computadora que almacena información.

En algunas realizaciones, la interfaz de red 840 está comunicativamente acoplada a los circuitos de procesamiento 820 y puede referirse a cualquier dispositivo adecuado que funcione para recibir entrada para el nodo de red 115, enviar salida desde el nodo de red 115, realizar el procesamiento adecuado de la entrada o salida o ambos, comunicarse con otros dispositivos, o cualquier combinación de los anteriores. La interfaz de red 840 puede incluir hardware apropiado (p. ej., puerto, módem, tarjeta de interfaz de red, etc.) y software, incluidas capacidades de procesamiento de datos y conversión de protocolo, para comunicarse a través de una red.

Otras realizaciones del nodo de red 115 pueden incluir componentes adicionales además de los que se muestran en la FIG. 11 que pueden encargarse de proporcionar ciertos aspectos de la funcionalidad del nodo de red de radio, incluida cualquiera de las funciones descritas anteriormente y/o cualquier funcionalidad adicional (incluida cualquier funcionalidad necesaria para admitir las soluciones descritas anteriormente). Los diversos tipos diferentes de nodos de red pueden incluir componentes que tienen el mismo hardware físico, pero configurados (p. ej., mediante programación) para admitir diferentes tecnologías de acceso de radio, o pueden representar componentes físicos parcial o totalmente diferentes.

La FIG. 12 es un esquema de bloques de un controlador de red de radio ejemplar o nodo de red central 130. Ejemplos de nodos de red pueden incluir un centro de conmutación de servicios móviles (MSC), un nodo de soporte de servicio GPRS (SGSN), una entidad de gestión de movilidad (MME), un controlador de red de radio (RNC), un controlador de estación base (BSC), etc. El controlador de red de radio o nodo de red central 130 incluye circuitos de procesamiento 920 (p. ej., que pueden incluir uno o más procesadores), memoria 930 e interfaz de red 940. Los circuitos de procesamiento 920 pueden ejecutar instrucciones para proporcionar algunas o todas las funcionalidades descritas anteriormente como proporcionadas por el nodo de red, la memoria 930 almacena las instrucciones ejecutadas por los circuitos de procesamiento 920, y la interfaz de red 940 comunica señales a cualquier nodo adecuado, como una puerta de enlace, conmutador, enrutador, Internet, red telefónica pública conmutada (RTPC), nodos de red 115, controladores de red de radio o nodos de red central 130, etc.

Los circuitos de procesamiento 920 pueden incluir cualquier combinación adecuada de hardware y software implementada en uno o más módulos para ejecutar instrucciones y manipular datos para realizar algunas o todas las funciones descritas del controlador de red de radio o nodo de red central 130. Los circuitos de procesamiento 920 pueden incluir, por ejemplo, una o más computadoras, una o más unidades centrales de procesamiento (UCP), uno o más microprocesadores, una o más aplicaciones y/u otra lógica.

La memoria 930 generalmente funciona para almacenar instrucciones, como un programa informático, software, una aplicación que incluye uno o más de lógica, reglas, algoritmos, código, tablas, etc. y/u otras instrucciones que pueden ser ejecutadas por un procesador. Ejemplos de memoria 930 incluyen memoria de computadora (por ejemplo, memoria de acceso aleatorio (RAM) o memoria de solo lectura (ROM)), medios de almacenamiento masivo (por ejemplo, un disco duro), medios de almacenamiento extraíbles (por ejemplo, un disco compacto (CD) o un disco de vídeo digital (DVD)) y/o cualquier otro dispositivo de memoria volátil o no volátil, no transitoria legible por computadora y/o ejecutable por computadora que almacena información.

La interfaz de red 940 puede acoplarse comunicativamente a los circuitos de procesamiento 920 y puede referirse a cualquier dispositivo adecuado que funcione para recibir entrada para el nodo de red, enviar salida desde el nodo de red, realizar un procesamiento adecuado de la entrada o salida o ambos, comunicarse con otros dispositivos, o cualquier combinación de los anteriores. La interfaz de red 940 puede incluir hardware apropiado (p. ej., puerto, módem, tarjeta de interfaz de red, etc.) y software, incluidas capacidades de procesamiento de datos y conversión de protocolo, para comunicarse a través de una red.

El nodo de red puede incluir componentes adicionales además de los que se muestran en la FIG. 12 que pueden encargarse de proporcionar ciertos aspectos de la funcionalidad del nodo de red, incluida cualquiera de las funciones descritas anteriormente y/o cualquier funcionalidad adicional (incluida cualquier funcionalidad necesaria para admitir la solución descrita anteriormente).

La FIG. 13 es un esquema de bloques de un dispositivo inalámbrico ejemplar 110. El dispositivo inalámbrico 110 puede incluir uno o más módulos. Por ejemplo, el dispositivo inalámbrico 110 puede incluir un módulo de determinación 1010, un módulo de comunicación 1020, un módulo de recepción 1030, un módulo de entrada 1040, un módulo de visualización 1050 y/o cualquier otro módulo adecuado. El dispositivo inalámbrico 110 puede realizar los métodos relacionados con el almacenamiento o la aplicación de la información del sistema descritos en este documento.

El módulo de determinación 1010 puede realizar las funciones de procesamiento del dispositivo inalámbrico 110. Como ejemplo, el módulo de determinación 1010 puede realizar funciones relacionadas con la decodificación de un canal recibido de un nodo de red 115. El módulo de determinación 1010 puede incluir o estar incluido en uno o más procesadores, como los circuitos de procesamiento 720 descritos anteriormente en relación con la FIG. 10. El módulo de determinación 1010 puede incluir circuitos analógicos y/o digitales configurados para realizar cualquiera de las funciones del módulo de determinación 1010 y/o los circuitos de procesamiento 720 descritos anteriormente. Las funciones del módulo de determinación 1010 descritas anteriormente pueden realizarse en uno o más módulos distintos.

El módulo de comunicación 1020 puede realizar las funciones de transmisión del dispositivo inalámbrico 110. Como ejemplo, el módulo de comunicación 1020 puede transmitir señales al nodo de red 115. El módulo de comunicación 1020 puede incluir circuitos configurados para transmitir mensajes y/o señales de forma inalámbrica. El módulo de comunicación 1020 puede recibir mensajes y/o señales para su transmisión desde el módulo de determinación 1010. Las funciones del módulo de comunicación 1020 descritas anteriormente pueden realizarse en uno o más módulos distintos.

El módulo de recepción 1030 puede realizar las funciones de recepción del dispositivo inalámbrico 110. Como ejemplo, el módulo de recepción 1030 puede recibir un canal de difusión del nodo de red 115. El módulo de recepción 1030 puede incluir un receptor y/o un transceptor, como el transceptor 710 descrito anteriormente en relación con la FIG.

10. El módulo de recepción 1030 puede incluir circuitos configurados para recibir mensajes y/o señales de forma inalámbrica. El módulo de recepción 1030 puede comunicar mensajes y/o señales recibidos al módulo de determinación 1010.

El módulo de entrada 1040 puede recibir la entrada del usuario destinada al dispositivo inalámbrico 110. Por ejemplo, el módulo de entrada puede recibir pulsaciones de teclas, pulsaciones de botones, toques, deslizamientos, señales de audio, señales de vídeo y/o cualquier otra señal apropiada. El módulo de entrada puede incluir una o más teclas, botones, palancas, interruptores, pantallas táctiles, micrófonos y/o cámaras. El módulo de entrada puede comunicar señales recibidas al módulo de determinación 1010. El módulo de entrada 1040 puede ser opcional.

El módulo de visualización 1050 puede presentar señales en una pantalla del dispositivo inalámbrico 110. El módulo de visualización 1050 puede incluir la pantalla y/o cualquier circuito y hardware apropiados configurados para presentar señales en la pantalla. El módulo de visualización 1050 puede recibir señales para presentar en la pantalla desde el módulo de determinación 1010. El módulo de visualización 1050 puede ser opcional.

El módulo de determinación 1010, el módulo de comunicación 1020, el módulo de recepción 1030, el módulo de entrada 1040 y el módulo de visualización 1050 pueden incluir cualquier configuración adecuada de hardware y/o software. El dispositivo inalámbrico 110 puede incluir módulos adicionales además de los que se muestran en la FIG.

13 que pueden encargarse de proporcionar cualquier funcionalidad adecuada, incluida cualquiera de las funciones descritas anteriormente y/o cualquier funcionalidad adicional (incluida cualquier funcionalidad necesaria para admitir las diversas soluciones descritas en este documento).

La FIG. 14 es un esquema de bloques de un nodo de red ejemplar 115. El nodo de red 115 puede incluir uno o más módulos. Por ejemplo, el nodo de red 115 puede incluir un módulo de determinación 1110, un módulo de comunicación 1120, un módulo de recepción 1130 y/o cualquier otro módulo adecuado. Uno o más del módulo de determinación 1110, el módulo de comunicación 1120, el módulo de recepción 1130 o cualquier otro módulo adecuado pueden implementarse usando uno o más procesadores, como los circuitos de procesamiento 820 descritos anteriormente en relación con la FIG. 11. Las funciones de dos o más de los diversos módulos pueden combinarse en un solo módulo. El nodo de red 115 puede realizar los métodos descritos como realizados por un nodo de red (tal como un gNB).

El módulo de determinación 1110 puede realizar las funciones de procesamiento del nodo de red 115. Como ejemplo, el módulo de determinación 1110 puede realizar codificación polar (p. ej., codificación polar para un canal de difusión, como NR PBCH) según las técnicas desveladas en este documento. El módulo de determinación 1110 puede incluir o estar incluido en uno o más procesadores, como el circuito de procesamiento 820 descrito anteriormente en relación con la FIG. 11. El módulo de determinación 1110 puede incluir circuitos analógicos y/o digitales configurados para realizar cualquiera de las funciones del módulo de determinación 1110 y/o los circuito de procesamiento 820 descritos anteriormente. Las funciones del módulo de determinación 1110 pueden realizarse en uno o más módulos distintos. Por ejemplo, parte de la funcionalidad del módulo de determinación 1110 puede ser realizada por un módulo de asignación.

El módulo de comunicación 1120 puede realizar las funciones de transmisión del nodo de red 115. Como ejemplos, el módulo de comunicación 1120 puede transmitir un canal de difusión que ha sido codificado usando codificación polar. El módulo de comunicación 1120 puede transmitir mensajes a uno o más de los dispositivos inalámbricos 110. El módulo de comunicación 1120 puede incluir un transmisor y/o un transceptor, como el transceptor 810 descrito anteriormente en relación con la FIG. 11. El módulo de comunicación 1120 puede incluir circuitos configurados para transmitir mensajes y/o señales de forma inalámbrica. El módulo de comunicación 1120 puede recibir mensajes y/o señales para su transmisión desde el módulo de determinación 1110 o cualquier otro módulo.

El módulo de recepción 1130 puede realizar las funciones de recepción del nodo de red 115. El módulo de recepción 1130 puede recibir cualquier información adecuada desde un dispositivo inalámbrico. El módulo de recepción 1130 puede incluir un receptor y/o un transceptor, como el transceptor 810 descrito anteriormente en relación con la FIG.

11. El módulo de recepción 1130 puede incluir circuitos configurados para recibir mensajes y/o señales de forma inalámbrica. El módulo de recepción 1130 puede comunicar mensajes y/o señales recibidos al módulo de determinación 1110 o cualquier otro módulo adecuado.

El módulo de determinación 1110, el módulo de comunicación 1120 y el módulo de recepción 1130 pueden incluir cualquier configuración adecuada de hardware y/o software. El nodo de red 115 puede incluir módulos adicionales además de los que se muestran en la FIG. 14 que pueden encargarse de proporcionar cualquier funcionalidad adecuada, incluida cualquiera de las funciones descritas anteriormente y/o cualquier funcionalidad adicional (incluida cualquier funcionalidad necesaria para admitir las diversas soluciones descritas en este documento).

Abreviaturas

Claims

REIVINDICACIONES

1. Un método para preparar un bloque de transporte para transmisión, comprendiendo el método:

generar un conjunto de bits de carga útil para su codificación para transmisión, en el que el conjunto de bits de carga útil incluye al menos un bit conocido que tiene un valor conocido o parcialmente conocido; entrelazar, con un entrelazador de bits conocidos para uso con un codificador polar con verificación de redundancia cíclica distribuida, CRC, el conjunto de bits de carga útil para generar un conjunto entrelazado de bits de carga útil para compensar un efecto de un entrelazador de CRC en al menos un bit conocido, en el que el conjunto entrelazado incluye el al menos un bit conocido en una posición predeterminada en el conjunto entrelazado;

usar un codificador de CRC para codificar el conjunto entrelazado de bits de carga útil para generar una salida; usar el entrelazador de CRC para generar, a partir de la salida, un conjunto de bits de carga útil entrelazado con CRC, en el que el conjunto entrelazado con CRC incluye el al menos un bit conocido en una posición predeterminada dentro del conjunto entrelazado con CRC; y

codificar, mediante el codificador polar, el conjunto entrelazado con CRC para su transmisión a un dispositivo inalámbrico.

2. El método de la reivindicación 1, en el que el al menos un bit conocido es un bit reservado.

3. El método de cualquiera de las reivindicaciones 1 a 2, en el que el al menos un bit conocido se entrelaza de manera que el al menos un bit conocido se posiciona en una posición de alta fiabilidad para la transmisión.

4. El método de cualquiera de las reivindicaciones 1 a 3, en el que el conjunto de bits de carga útil comprende al menos 13 bits conocidos y en el que los bits conocidos se colocan en las siguientes posiciones en el conjunto entrelazado de bits de carga útil: [1,4, 5, 8, 10, 11, 14, 15, 16, 20, 24, 26, 28].

5. El método de cualquiera de las reivindicaciones 1 a 4, en el que el conjunto entrelazado con CRC comprende uno o más bits de verificación de paridad incluidos en el conjunto de bits de carga útil entrelazado con CRC.

6. El método de la reivindicación 5, en el que uno o más bits de verificación de paridad comprenden valores que están determinados por los valores de otros bits en el conjunto entrelazado con CRC.

7. Un producto de programa informático que comprende un medio no transitorio legible por computadora que almacena código de programa legible por computadora, el código de programa legible por computadora comprende código de programa para realizar cualquiera de los métodos de las reivindicaciones 1 a 6.

8. Un nodo de red (115) para comunicación en una red de comunicaciones celular, comprendiendo el nodo de red:

una interfaz de red (840) en comunicación con un transceptor de radio para comunicación con un dispositivo inalámbrico (110) a través de la red de comunicaciones celular;

una memoria (830) que tiene almacenadas instrucciones ejecutables;

circuitos de procesamiento (820) en comunicación con la memoria de manera que, cuando los circuitos de procesamiento ejecutan las instrucciones, el procesamiento realiza operaciones que comprenden: generar un conjunto de bits de carga útil para su codificación para transmisión, en el que el conjunto de bits de carga útil incluye al menos un bit conocido que tiene un valor conocido o parcialmente conocido; entrelazar, con un entrelazador de bits conocidos para uso con un codificador polar con verificación de redundancia cíclica distribuida, CRC, el conjunto de bits de carga útil para generar un conjunto entrelazado de bits de carga útil para compensar un efecto de un entrelazador de CRC en el al menos un bit conocido, en el que el conjunto entrelazado incluye el al menos un bit conocido en una posición predeterminada en el conjunto entrelazado; usar un codificador de CRC para codificar el conjunto entrelazado de bits de carga útil para generar una salida; usar el entrelazador de CRC para generar, a partir de la salida, un conjunto de bits de carga útil entrelazado con CRC, en el que el conjunto entrelazado con CRC incluye el al menos un bit conocido en una posición predeterminada dentro del conjunto entrelazado con CRC; y

9. El nodo de red de la reivindicación 8, en el que el al menos un bit conocido es un bit reservado.

10. El nodo de red de cualquiera de las reivindicaciones 8 a 9, en el que el al menos un bit conocido está entrelazado de manera que el al menos un bit conocido está ubicado en una posición de alta fiabilidad para la transmisión.

11. El nodo de red de cualquiera de las reivindicaciones 8 a 10, en el que el conjunto de bits de carga útil comprende al menos 13 bits conocidos y en el que los bits conocidos se colocan en las siguientes posiciones en el conjunto entrelazado de bits de carga útil: [1,4, 5, 8, 10, 11, 14, 15, 16, 20, 24, 26, 28].

12. El nodo de red de cualquiera de las reivindicaciones 8 a 11, en el que el conjunto entrelazado con CRC comprende uno o más bits de verificación de paridad incluidos en el conjunto de bits de carga útil entrelazado con CRC.

13. El nodo de red de la reivindicación 12, en el que los uno o más bits de verificación de paridad comprenden valores que están determinados por los valores de otros bits en el conjunto entrelazado con CRC.