ES2878179T3

ES2878179T3 - Circuito de medición

Info

Publication number: ES2878179T3
Application number: ES16154622T
Authority: ES
Inventors: Patrick Jan
Original assignee: Meggitt SA
Current assignee: Meggitt SA
Priority date: 2016-02-08
Filing date: 2016-02-08
Publication date: 2021-11-18
Anticipated expiration: 2036-02-08
Also published as: CN107044882A; JP6985799B2; EP3203202B1; US20170227381A1; JP2017142248A; EP3203202A1; US10156458B2; CA2957191C; CA2957191A1; CN107044882B

Abstract

Un circuito de medición que comprende un elemento (12) detector configurado para generar una señal de medición a partir de un objeto (17) de medición, un inyector (56) de señal configurado para generar una señal auxiliar y un circuito (48, 78, 88, 98, 108, 118) de evaluación que comprende un primer amplificador (52) aguas arriba con una primera entrada conectada a un primer polo (16) del elemento (12) detector a través de una primera línea (38) de señal y una segunda entrada conectada al inyector (56) de señal, y un segundo amplificador (51) aguas arriba con una primera entrada conectada a un segundo polo (15) del elemento (12) detector a través de una segunda línea (37) de señal, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación comprende un primer amplificador (53) aguas abajo que tiene una primera entrada conectada al inyector (56) de señales y una segunda entrada conectada a una salida del primer amplificador (52) aguas arriba.

Description

DESCRIPCIÓN

Circuito de medición

La presente invención se refiere a un circuito de medición que comprende un elemento detector configurado para generar una señal de medición a partir de un objeto de medición, un inyector de señal configurado para generar una señal auxiliar y un circuito de evaluación que comprende un primer amplificador aguas arriba con una primera entrada conectada a un primer polo del elemento detector a través de una primera línea de señal y un segundo amplificador aguas arriba con una primera entrada conectada a un segundo polo del elemento detector a través de una segunda línea de señal.

El documento US-A-2014/60209 propone dos canales de medición conectados en paralelo a un detector. Es necesario guiar y conectar al detector dos líneas de señal completas con dos alambres cada una.

Otro circuito de medición de ese tipo se conoce a partir de la patente estadounidense No. US 6.498.501 B2. El circuito de medición comprende una disposición simétrica de dos líneas de señal que conectan el elemento detector a un amplificador de medición y a un amplificador de señal de indicación de fallas. El elemento de medición envía señales de entrada simétricas a estos amplificadores. El amplificador de medición entrega una señal de medición que representa la diferencia de sus señales de entrada. El amplificador de señal de indicación de falla entrega una señal de indicación de falla que representa la suma de las señales de entrada. El elemento detector de este circuito lo proporciona un transductor piezoeléctrico.

Una señal auxiliar generada por el inyector de señal se inyecta en los terminales del transductor piezoeléctrico a través de una línea de inyección de señal de prueba adicional. El circuito detector comprende además dos condensadores de inyección conectados en paralelo al transductor piezoeléctrico. Ambos condensadores de inyección están conectados a la línea de inyección de señal de prueba separada de modo que la señal de prueba auxiliar puede inyectarse desde la salida del inyector de señal al circuito de detección por medio de los condensadores de inyección de señal a través de la línea de inyección de señal de prueba. La señal de prueba se transmite luego desde los puntos de inyección al circuito de evaluación a través de una línea de señal respectiva. Esto permite que el circuito de medición evalúe la calidad del circuito de medición no solo durante el funcionamiento de la máquina de vibración monitorizada, sino también cuando la máquina de vibración está en reposo. De esta manera, se puede lograr una vigilancia permanente del circuito de medición. Al recolectar las cargas positivas y negativas del elemento piezoeléctrico en dos amplificadores de carga asimétricos separados y luego restar una de la otra en un tercer amplificador, se obtienen dos ventajas principales. La primera es un alto índice de rechazo en modo común (CMRR), la segunda es un nivel de ruido bajo.

Sin embargo, a pesar de estas características ventajosas, este circuito adolece de algunas desventajas. En particular, el circuito requiere que un conductor adicional dedicado a la señal de prueba se conecte al elemento detector. Debido a este conductor adicional, el circuito no se puede reacondicionar a una cadena de medición ya implementada sin reemplazar el detector. Más allá de eso, un tercer conector genera complejidad adicional al diseño y fabricación del detector y cable, generando así mayores costos e impactando su confiabilidad debido a la mayor cantidad de componentes.

Es un objeto de la presente invención remediar al menos una de las desventajas mencionadas anteriormente y proporcionar al circuito de medición inicialmente direccionado un control confiable mejorado de su cadena de medición que permita la prueba continua de la integridad de la señal de medición proveniente del elemento detector, en particular todo el tiempo durante la realización de las mediciones reales en el elemento detector. Otro objeto es permitir identificar el origen de un problema de medición dentro del circuito de medición, en particular una capacidad de prueba separada para las líneas de señal y/o el elemento detector y/o los componentes electrónicos restantes. Otro objeto es proporcionar al circuito de medición direccionado inicialmente con la capacidad de ser actualizable con respecto a una unidad de detección y/o unidad de evaluación diferentes, en particular un nuevo circuito de prueba y/o evaluación, en el que no hay modificación en el elemento de detección ya existente. y/o se necesitan las líneas de señal ya existentes, en particular con la posibilidad de reacondicionar el circuito de medición de modo que no se requiera reemplazo y/o modificación del elemento detector y/o las líneas de señal.

Al menos uno de estos objetos se logra mediante el circuito de medición de acuerdo con la reivindicación 1. Las reivindicaciones dependientes definen realizaciones preferidas.

En consecuencia, la invención sugiere que el primer amplificador aguas arriba comprende una segunda entrada conectada al inyector de señales. El circuito de evaluación comprende además un primer amplificador aguas abajo que tiene una primera entrada conectada al inyector de señales y una segunda entrada conectada a una salida del primer amplificador aguas arriba. Por lo tanto, no es necesaria ninguna línea de señal adicional, en particular ninguna tercera línea de señal, para la provisión de la señal auxiliar generada por el inyector de señal desde el inyector de señal al elemento detector y puede omitirse.

Por un lado, la fiabilidad del circuito de medición puede mejorarse de esta manera reduciendo la complejidad del circuito, en particular dentro del rango bastante sensible del elemento detector. Más particularmente, cuando se trabaja en entornos muy duros como los que se encuentran típicamente en la monitorización de maquinaria rotativa, como el motor de un avión o una turbina terrestre, una solución más confiable y/o rentable para tales entornos que, por ejemplo, no requerirían un hardware y/o software de cálculo bastante complejo, por lo que se puede proporcionar. Por otro lado, la reducción de la complejidad del circuito, en particular dentro del rango del elemento detector por una omisión de la línea de señal adicional para la provisión de la señal auxiliar, permite una actualización del elemento detector y/o líneas de señal de un circuito de medida ya empleado a un circuito de medida de acuerdo con la invención y/o una integración de un circuito de medida de acuerdo con la invención en un circuito de medida que ya se ha puesto en funcionamiento.

Al mismo tiempo, la presente invención permite asegurar mediciones de alta calidad en particular empleando el alambrado ventajoso descrito anteriormente del primer y segundo amplificador aguas arriba y el amplificador aguas abajo. En particular, puede garantizar niveles de ruido muy bajos y un rechazo de modo común muy bueno. También puede proporcionar una identificación confiable de fallas. Preferentemente, al menos una salida de una salida respectiva del primer y segundo amplificador aguas arriba y el primer amplificador aguas abajo se emplea como fuente de identificación de fallas. En particular, al menos una salida del primer amplificador aguas abajo se emplea preferentemente para este propósito. Más preferentemente, al menos dos de estas salidas diferentes que producen una señal de salida sustancialmente diferente en respuesta a una señal auxiliar generada por el inyector de señales se emplean como fuente de identificación de fallas. Lo más preferido, se emplea una salida de cada uno del primer y segundo amplificador aguas arriba y del primer amplificador aguas abajo como fuente de identificación de fallos.

Los polos del elemento detector están conectados preferentemente a un electrodo respectivo configurado para recoger señales de carga generadas desde el elemento detector y/o introducidas en el elemento detector. Preferentemente, el primer polo del elemento detector está conectado a un primer electrodo y el segundo polo del elemento detector está conectado a un segundo electrodo. Preferentemente, los electrodos están dispuestos en los polos del elemento detector. Preferentemente, los electrodos están adaptados para recoger cargas opuestas, más particularmente cargas positivas y cargas negativas. En particular, al menos uno de los polos está conectado preferentemente a un electrodo positivo adaptado para recoger cargas positivas y al menos uno de los polos está conectado preferentemente a un electrodo negativo adaptado a las cargas negativas recogidas. Preferentemente, cada uno de los electrodos se puede emplear como electrodo positivo y negativo. Una capacitancia entre los electrodos conectados a los polos del elemento detector se denomina posteriormente capacitancia detectora.

Preferentemente, el segundo amplificador aguas arriba comprende una segunda entrada no conectada al inyector de señales. De acuerdo con una primera configuración preferida, la segunda entrada del segundo amplificador aguas arriba está conectada a tierra. De acuerdo con una segunda configuración preferida, la segunda entrada del segundo amplificador aguas arriba está conectada a un segundo inyector de señales que es diferente del inyector de señales al que está conectada la segunda entrada del primer amplificador aguas arriba. Preferentemente, el segundo inyector de señales está configurado para proporcionar una señal de prueba en un rango de frecuencia diferente a la señal de prueba proporcionada por el inyector de señales conectado a la segunda entrada del primer amplificador aguas arriba. De esta manera, el método de identificación de fallos de acuerdo con la invención se puede duplicar y/o superponer ventajosamente en un circuito aplicando al menos dos señales de prueba diferentes generadas por los diferentes inyectores de señales en el circuito.

Preferentemente, el circuito de evaluación comprende un segundo amplificador aguas abajo. El segundo amplificador aguas abajo tiene preferentemente una primera entrada conectada a una salida del segundo amplificador aguas arriba. En particular, el segundo amplificador aguas abajo tiene preferentemente una primera entrada conectada a un amplificador aguas arriba al que no está conectado el inyector de señales. El segundo amplificador aguas abajo tiene preferentemente una segunda entrada conectada a una salida del primer amplificador aguas abajo. Una circuitería que comprende el segundo amplificador aguas abajo de la manera descrita anteriormente puede aumentar aún más la fiabilidad de la detección de fallos. En particular, al menos una salida del segundo amplificador aguas abajo se emplea preferentemente como fuente de identificación de fallas.

En el contexto de esta solicitud, un amplificador se define preferentemente como un componente que comprende al menos una entrada a la que se puede proporcionar una señal de entrada respectiva, en particular un voltaje, y al menos una salida que proporciona una señal de salida, en particular un voltaje, de al menos una de las señales de entrada, en particular en forma de una señal amplificada. Un amplificador diferencial se define preferentemente como un amplificador con dos entradas, en particular una entrada inversora y una entrada no inversora, y una salida que proporciona una señal de salida representativa de una diferencia entre una señal de entrada respectiva en las dos entradas. La primera entrada de un respectivo amplificador diferencial corresponde preferentemente a una de entre una entrada inversora que entrega una señal invertida y una entrada no inversora que entrega una señal no invertida. La segunda entrada de un respectivo amplificador diferencial corresponde preferentemente a la otra de la entrada inversora y la entrada no inversora. En particular, la entrada inversora está configurada preferentemente para proporcionar el inverso aditivo de un valor de señal entrante. La entrada no inversora está configurada preferentemente para proporcionar un valor de señal con un signo algebraico que corresponde sustancialmente a un valor de señal entrante. La señal de salida es entonces preferentemente representativa de una suma de estos valores de señal proporcionados por la entrada inversora y la entrada no inversora. Un amplificador sumador se define preferentemente como un amplificador con una primera entrada y una segunda entrada, y una salida que proporciona una señal de salida representativa de la suma de una señal de entrada en la primera entrada y una señal de entrada en la segunda entrada.

De acuerdo con una implementación preferida, se proporciona al menos un amplificador, en particular al menos un amplificador diferencial, como amplificador operacional en el que se proporciona una retroacción entre al menos una de sus entradas y su salida. En particular, se puede proporcionar una resistencia de retroalimentación y/o capacitancia de retroalimentación y/u otro componente de retroalimentación en una conexión en paralelo entre al menos una de las entradas y la salida del amplificador operacional para proporcionar la retroacción. Así, la fuerza de una señal de retroalimentación en la salida del amplificador operacional, en particular una señal de salida representativa de una diferencia entre una señal de entrada respectiva en sus dos entradas, se modula preferentemente por esta retroacción. En esta implementación o de acuerdo con otra implementación preferida, se proporciona al menos un amplificador, en particular al menos un amplificador diferencial, como un amplificador de no retroacción en el que sustancialmente no se proporciona ninguna retroacción entre sus entradas y su salida.

Preferentemente, al menos uno del primer amplificador aguas arriba y el segundo amplificador aguas arriba comprende un amplificador diferencial. Más preferentemente, el primer amplificador aguas arriba y el segundo amplificador aguas arriba comprenden cada uno un amplificador diferencial. La primera entrada del primer amplificador aguas arriba y/o segundo amplificador aguas arriba corresponde preferentemente a una de las entradas inversoras y entrada no inversora del respectivo amplificador diferencial. La segunda entrada del primer amplificador aguas arriba y/o segundo amplificador aguas arriba corresponde preferentemente a la otra entrada de la entrada inversora y la entrada no inversora del respectivo amplificador diferencial. De acuerdo con una configuración preferida, la primera línea de señal y la segunda línea de señal están conectadas a una entrada correspondiente de la entrada inversora o entrada no inversora del respectivo amplificador diferencial. Preferentemente, el amplificador diferencial de al menos uno del primer amplificador aguas arriba y el segundo amplificador aguas arriba o de ambos amplificadores aguas arriba se proporciona como un amplificador operacional en el que la señal de salida se modula mediante una retroacción.

Preferentemente, el primer amplificador aguas abajo comprende un amplificador diferencial. La primera entrada del primer amplificador aguas abajo corresponde preferentemente a una de las entradas inversoras y no inversoras del amplificador diferencial. La segunda entrada del primer amplificador aguas abajo corresponde preferentemente a la otra entrada de la entrada inversora y la entrada no inversora del respectivo amplificador diferencial. Preferentemente, el inyector de señales está conectado a una entrada diferente de la entrada inversora y la entrada no inversora del respectivo amplificador diferencial en el primer amplificador aguas abajo que en el primer amplificador aguas arriba. Preferentemente, el segundo amplificador aguas abajo comprende un amplificador diferencial. La primera entrada del primer amplificador aguas abajo corresponde preferentemente a una de la entrada inversora y no inversora del amplificador diferencial. La segunda entrada del primer amplificador aguas abajo corresponde preferentemente a la otra entrada de la entrada inversora y la entrada no inversora del respectivo amplificador diferencial. El segundo amplificador aguas abajo está configurado preferentemente para proporcionar una señal de salida en una salida que corresponde sustancialmente a una diferencia de dos señales de entrada, en particular en la entrada inversora y la entrada no inversora, dividida por dos. Preferentemente, el amplificador diferencial de al menos uno del primer amplificador aguas abajo y el segundo amplificador aguas abajo o de ambos amplificadores aguas abajo se proporciona como un amplificador de no retroacción en el que la señal de salida no se modula sustancialmente por una retroacción.

De acuerdo con una configuración preferida, el circuito de evaluación comprende un amplificador sumador. La primera entrada del amplificador sumador está conectada preferentemente a una salida del segundo amplificador aguas arriba. La segunda entrada del amplificador sumador está conectada preferentemente a una salida del primer amplificador aguas abajo. Una circuitería que comprende el amplificador sumador de la manera descrita anteriormente puede aumentar aún más la fiabilidad de la detección de fallos y/o reducir la complejidad de la evaluación de la señal. Preferentemente, se emplea al menos una salida del amplificador sumador como fuente de identificación de fallos.

De acuerdo con una configuración preferida, el circuito de evaluación comprende al menos una capacitancia de entrada conectada a al menos una de la primera línea de señal y la segunda línea de señal, preferentemente aguas arriba de una entrada, en particular la primera entrada, de al menos una del primer amplificador aguas arriba y el segundo amplificador aguas arriba. Más preferentemente, una capacitancia de entrada respectiva está conectada tanto a la primera línea de señal como a la segunda línea de señal. Preferentemente, la capacitancia de entrada está conectada a tierra. Preferentemente, la capacitancia de entrada se proporciona sustancialmente en la entrada del respectivo amplificador aguas arriba. La capacitancia de entrada se puede emplear ventajosamente del circuito de evaluación para verificar sustancialmente todo el circuito. En particular, la capacitancia de entrada puede usarse adicionalmente para otro propósito, en particular puede ser parte de otro componente electrónico del circuito de medición tal como un filtro.

Preferentemente, al menos una capacitancia de retroalimentación está conectada en paralelo a al menos uno del primer amplificador aguas arriba y el segundo amplificador aguas arriba. Más preferentemente, una capacitancia de retroalimentación respectiva está conectada en paralelo al primer amplificador aguas arriba y al segundo amplificador aguas arriba. Preferentemente, las capacitancias de retroalimentación se conectan en paralelo comenzando desde un punto de ramificación sustancialmente en una entrada del respectivo amplificador hasta un punto de ramificación sustancialmente en una salida del respectivo amplificador. El punto de ramificación en una entrada del respectivo amplificador se encuentra preferentemente en la entrada a la que está conectada al menos una de la primera y segunda línea de señal. Por lo tanto, las cargas generadas a partir del elemento detector se pueden alimentar a la capacitancia de retroalimentación respectiva y generar un voltaje en el amplificador respectivo. De acuerdo con una configuración preferida, el punto de ramificación en una entrada del respectivo amplificador está ubicado en la entrada inversora del respectivo amplificador diferencial. Preferentemente, los valores de las capacitancias de retroalimentación conectadas en paralelo al primer amplificador aguas arriba y al segundo amplificador aguas arriba son sustancialmente idénticos. De esta manera, se puede lograr una buena tasa de rechazo en modo común.

Preferentemente, el circuito de medición comprende una unidad de detección que incluye el elemento de detección. Preferentemente, el circuito de medición comprende una unidad de evaluación que incluye el circuito de evaluación. Preferentemente, el circuito de medición comprende un terminal de salida. Preferentemente, la unidad de detección y la unidad de evaluación se pueden conectar entre sí a través del terminal de salida. De esta manera, la unidad de detección se puede extraer preferentemente de la unidad de evaluación, en particular se puede reemplazar conectando otra unidad de detección a la unidad de evaluación. Esta ventaja se puede lograr en particular debido a que los circuitos descritos anteriormente no comprenden una tercera línea de señal separada para conectar el inyector de señal al elemento detector. Preferentemente, el terminal de salida comprende un conector separado para la primera línea de señal y/o un conector separado para la segunda línea de señal.

Preferentemente, la unidad de detección comprende una carcasa de detector en la que está dispuesto el elemento de detección. Preferentemente, el elemento detector está dispuesto de tal manera en la carcasa del detector que se proporciona una capacitancia, denominada posteriormente capacitancia de la carcasa, entre cada uno de los polos del elemento detector y la carcasa del detector. Preferentemente, la carcasa del detector está conectada a tierra. De acuerdo con una configuración preferida, el circuito de evaluación no está incluido en la carcasa del detector. Esto permite una fácil instalación del elemento detector en el circuito de evaluación y/o la extracción del elemento detector del circuito de evaluación. Sin embargo, también es concebible que al menos parte de la unidad de evaluación, por ejemplo el primer amplificador aguas arriba y/o el segundo amplificador aguas arriba, esté incluida en la carcasa del detector y/o cerca del elemento detector.

De acuerdo con una configuración preferida, la primera línea de señal y la segunda línea de señal están incluidas al menos parcialmente en al menos un cable, más preferentemente un cable común. Preferentemente, el cable comprende al menos parcialmente una funda de cable. Preferentemente, la primera línea de señal y la segunda línea de señal están dispuestas al menos parcialmente de tal manera en el cable que se proporciona una capacitancia, posteriormente denominada capacitancia de funda, entre cada una de las líneas de señal y el revestimiento del cable. Preferentemente, la primera línea de señal y la segunda línea de señal están dispuestas al menos parcialmente de tal manera en el cable que se proporciona una capacitancia, denominada posteriormente capacitancia de línea, entre las líneas de señal. Preferentemente, el cable comprende al menos parcialmente un cable con aislamiento mineral (MI) y/o una conexión de cable. Preferentemente, el cable MI y/o la conexión del cable se dispone entre el elemento detector, más particularmente la carcasa del detector, y el terminal de salida.

Preferentemente, al menos una de la primera línea de señal y la segunda línea de señal está provista al menos parcialmente de un escudo electromagnético separado. El cable comprende preferentemente al menos parcialmente un escudo electromagnético separado para al menos una línea de señal, más preferido para cada línea de señal, en particular un primer escudo para la primera línea de señal y/o un segundo escudo para la segunda línea de señal. Preferentemente, los escudos para cada línea de señal están rodeados al menos parcialmente por una funda de cable común. Preferentemente, el primer escudo y/o el segundo escudo están dispuestos al menos parcialmente de tal manera en el cable que se proporciona una capacitancia, denominada posteriormente capacitancia de escudo, entre cada escudo y la línea de señal respectiva. En este caso, se proporciona preferentemente una capacitancia sustancialmente despreciable entre las líneas de señal y/o entre los escudos y/o entre las líneas de señal y la funda del cable. Preferentemente, la funda del cable está conectada a tierra. Preferentemente, el cable que comprende al menos un escudo se proporciona al menos parcialmente como un cable de ruido medio a bajo (MTLN). Preferentemente, el cable MTLN está dispuesto entre el terminal de salida y la unidad de evaluación. Alternativa o adicionalmente, el cable MTLN está dispuesto entre el elemento detector, más particularmente la carcasa del detector, y el terminal de salida.

De acuerdo con una configuración preferida, la primera línea de señal y la segunda línea de señal están incluidas parcialmente en al menos un cable MI y/o incluidas parcialmente en al menos un cable MTLN. Preferentemente, la unidad de detección comprende el cable MI y/o el cable MTLN. Preferentemente, la unidad de evaluación comprende el cable MTLN. Se entiende que también es concebible, por ejemplo, que la primera línea de señal y/o la segunda línea de señal estén incluidas al menos parcialmente en solo un cable MI o solo en un cable MTLN o en un tipo de cable diferente o en una combinación de tipos de cable diferentes. En particular, de acuerdo con otra configuración preferida, sustancialmente no se proporciona ningún cable en el que se incluirían la primera línea de señal y la segunda línea de señal. En esta configuración, el elemento detector está ubicado preferentemente cerca del circuito de evaluación. En particular, el elemento detector y el circuito de evaluación pueden estar encerrados por una carcasa común y/o el circuito de evaluación puede estar sustancialmente conectado directamente al elemento detector.

Preferentemente, el circuito de evaluación está configurado con lógica para evaluar un valor derivado de una señal, en particular un voltaje, obtenido aguas abajo de al menos uno del primer amplificador aguas abajo, el segundo amplificador aguas abajo, el primer amplificador aguas arriba y el segundo amplificador aguas arriba. Dicha señal obtenida aguas abajo del respectivo amplificador puede comprender una señal obtenida de una salida del respectivo amplificador o aguas abajo de una salida del respectivo amplificador. En particular, el circuito de evaluación está configurado preferentemente con lógica para evaluar un valor derivado de una señal, en particular un voltaje, en una salida o aguas abajo de una salida de al menos uno del primer amplificador aguas abajo y el segundo amplificador aguas abajo.

De acuerdo con una configuración preferida, el circuito de evaluación está configurado con lógica para evaluar un valor derivado de una señal, en particular un voltaje, en una salida o aguas abajo de una salida tanto del primer amplificador aguas abajo como del segundo amplificador aguas abajo. De acuerdo con una configuración preferida, el circuito de evaluación está configurado con lógica para comparar un valor derivado de una señal, en particular un voltaje, en una salida o aguas abajo de una salida del primer amplificador aguas abajo con un valor derivado de una señal, en particular un voltaje, en una salida o aguas abajo de una salida del segundo amplificador aguas abajo.

De acuerdo con una configuración preferida, el circuito de evaluación está configurado con lógica para evaluar un valor derivado de una señal, en particular un voltaje, en una salida o aguas abajo de una salida del amplificador sumador. De acuerdo con una configuración preferida, el circuito de evaluación está configurado con lógica para comparar un valor derivado de una señal, en particular un voltaje, en una salida o aguas abajo de una salida del segundo amplificador aguas abajo con un valor derivado de una combinación de valores derivados de una señal, en particular un voltaje, en una salida o aguas abajo de una salida del amplificador sumador y en una salida o aguas abajo de una salida de al menos uno de dichos primer amplificador aguas arriba y segundo amplificador aguas arriba.

Preferentemente, el circuito de evaluación comprende una unidad de posprocesamiento. Preferentemente, una salida de al menos uno del primer amplificador aguas arriba, el segundo amplificador aguas arriba, el primer amplificador aguas abajo, el segundo amplificador aguas abajo y el amplificador sumador se conecta a la unidad de posprocesamiento. Más preferentemente, una salida de al menos uno del primer y segundo amplificador aguas arriba y una salida de al menos uno del primer y segundo amplificadores aguas abajo están conectadas a la unidad de posprocesamiento. La unidad de posprocesamiento está configurada preferentemente con lógica para disociar las señales de medición generadas por el elemento detector de las señales de prueba generadas por el inyector de señales. La unidad de posprocesamiento se configura preferentemente con lógica para evaluar las señales de salida de la salida de los amplificadores conectados a la unidad de posprocesamiento.

Preferentemente, el valor evaluado de una señal de salida de al menos uno del primer amplificador aguas arriba, segundo amplificador aguas arriba, primer amplificador aguas abajo, segundo amplificador aguas abajo y amplificador sumador indica un cambio de al menos uno de y/o una combinación de la capacitancia de detección, capacitancia de línea, capacitancia de la carcasa, capacitancia de la funda, capacitancia de escudo, capacitancia de retroalimentación y capacitancia de entrada de al menos una de la primera línea de señal y la segunda línea de señal.

Preferentemente, el valor evaluado de una señal de salida de al menos uno del primer amplificador aguas arriba, segundo amplificador aguas arriba, primer amplificador aguas abajo, segundo amplificador aguas abajo y amplificador sumador está relacionado con una combinación de señales, en particular una suma de señales. Las señales se proporcionan preferentemente como voltaje. Al menos parte de las señales están preferentemente relacionadas con una caída de voltaje a través de una capacitancia, en particular al menos una capacitancia de detección, capacitancia de línea, capacitancia de carcasa, capacitancia de funda, capacitancia de escudo, capacitancia de retroalimentación y capacitancia de entrada de al menos uno de la primera línea de señal y la segunda línea de señal.

La combinación de señales evaluadas desde una salida o aguas abajo de una salida de al menos uno de dichos amplificadores comprende preferentemente una señal Uvib generada por el elemento detector. La combinación de señales evaluadas desde una salida o aguas abajo de una salida de al menos uno de dichos amplificadores comprende preferentemente una señal Ut generada por el inyector de señales. La combinación de señales evaluadas desde una salida o aguas abajo de una salida de al menos uno de dichos amplificadores comprende preferentemente una señal Uc3 representativa de un valor de capacitancia C3 de una capacitancia entre la primera línea de señal y la segunda línea de señal. En particular, el valor de capacitancia C3 puede comprender al menos uno de un valor de capacitancia C13 de la capacitancia de detección y un valor de capacitancia C23 de la capacitancia de línea, o una combinación de los mismos.

La combinación de señales evaluadas desde una salida o aguas abajo de una salida de al menos uno de dichos amplificadores comprende preferentemente una señal Uc2 representativa de un valor de capacitancia C2 de una capacitancia entre una de las líneas de señal, en particular la primera línea de señal y alrededores de esta línea de señal. En particular, el valor de capacitancia C2 puede comprender al menos uno de un valor de capacitancia C12 de la capacitancia de la carcasa, un valor de capacitancia C22 de la capacitancia de la funda, un valor de capacitancia C42 de la capacitancia de escudo de la línea de señal respectiva, o una combinación de los mismos. La combinación de señales evaluadas desde una salida o aguas abajo de una salida de al menos uno de dichos amplificadores puede comprender una señal Uci representativa de un valor de capacitancia C1 de una capacitancia entre una de las líneas de señal, en particular la segunda línea de señal, y alrededores de esta línea de señal. En particular, el valor de capacitancia C1 puede comprender al menos uno de un valor de capacitancia C11 de la capacitancia de la carcasa, un valor de capacitancia C21 de la capacitancia de la funda, un valor de capacitancia C41 de la capacitancia de escudo de la línea de señal respectiva, o una combinación de los mismos.

De acuerdo con una configuración preferida, el circuito de evaluación se configura con lógica para evaluar un valor derivado de una señal de al menos uno de

una salida o aguas abajo de una salida del primer amplificador aguas arriba, la señal correspondiente a Usalida52 - Uvib Ut Uc2 Uc3, o Usalida52 - - Uvib - Ut - Uc2 - Uc3,

una salida o aguas abajo de una salida del segundo amplificador aguas arriba, la señal correspondiente a Usalida51 Uvib - UC3, o Usalida51 _ Uvib UC3,

y

una salida o aguas abajo de una salida del primer amplificador aguas abajo, la señal correspondiente a Usalida53 - Uvib Uc2 Uc3, o Usalida53 - - Uvib - Uc2 - Uc3.

Preferentemente, el circuito de evaluación está configurado con lógica para evaluar un valor derivado de al menos dos de estas señales de salida, más preferentemente todas estas señales de salida.

Preferentemente, al menos una de las capacitancias de retroalimentación está conectada al primer amplificador aguas arriba de tal manera que la señal Uc2 representativa de la capacitancia C2 corresponda a

Uc2 - C2 x Ut / C51,

En la que C51 corresponde al valor de esta capacitancia de retroalimentación. Preferentemente, la señal Uc3 representativa de la capacitancia C3 corresponde entonces a

Uc3 - C3 x Ut / C51.

En consecuencia, la señal de salida del primer amplificador aguas arriba puede corresponder a

La señal de salida del segundo amplificador aguas arriba puede corresponder a

C 3 x Ut

U _{salida51 ^ vib ^C3} Uvíb C51

La salida del primer amplificador aguas abajo puede corresponder a

Además, la salida del segundo amplificador aguas abajo puede corresponder a

C3 x ^{C 2 / 2}

^{U <;alida34 ^ vih} Ut C 51

Se entiende que también es concebible la inversa de estas señales de salida.

Preferentemente, el circuito de evaluación está configurado con lógica para identificar al menos uno de los siguientes fallos, en particular en base a la evaluación descrita anteriormente:

- una desconexión del elemento detector,

- una desconexión de un cable, en particular el cable MTLN,

- una saturación de al menos un amplificador,

- una pérdida de una conexión a tierra, y

- un circuito abierto, en particular entre una conexión de cable.

Más preferentemente, todos estos fallos son identificables por la unidad de evaluación.

En otra configuración preferida, en la que la unidad de evaluación puede conectarse sustancialmente directamente al elemento detector, en particular en la que sustancialmente no se puede proporcionar ningún cable en el que se incluirían la primera línea de señal y la segunda línea de señal, sustancialmente sin capacitancia de funda y/o sustancialmente ninguna capacitancia de escudo y/o sustancialmente ninguna capacitancia de línea puede estar presente en el circuito. Preferentemente, la señal Uc3 es directamente representativa de la capacitancia de detección, en particular el valor de capacitancia de detección C13. Preferentemente, la señal Uc2 es directamente representativa del valor de capacitancia de la carcasa C12. Preferentemente, la señal Uc1 es directamente representativa del valor de capacitancia de la carcasa C11. En particular, el valor de capacitancia de línea C23, los valores de capacitancia de funda C21, C22 y los valores de capacitancia de escudo C41, C42 pueden ser inexistentes o despreciables en este caso. Se entiende que son concebibles muchas otras configuraciones, por ejemplo, una configuración en la que sustancialmente ninguna capacitancia de revestimiento y/o sustancialmente ninguna capacitancia de escudo, pero al menos una capacitancia de línea, al menos una capacitancia de carcasa y al menos una capacitancia de detección pueden estar presentes en el circuito.

Las posibles áreas de aplicación del circuito de medición descrito anteriormente comprenden un detector de vibración, un acelerómetro, un detector de presión, un detector de emisión acústica o dispositivos detectores similares. En el caso de un detector de vibraciones, el objeto de medición comprende preferentemente una máquina giratoria o cualquier otra estructura vibratoria conectada operativamente al elemento detector. En particular, el circuito de medición de acuerdo con la invención se utiliza para detectar al menos una de las vibraciones y rotaciones. El objeto de medición puede estar constituido, por ejemplo, por un motor de un avión o una turbina terrestre, como una turbina de gas o de vapor, o cualquier otra estructura vibratoria. En el caso de un acelerómetro, el objeto de medición comprende preferentemente una masa sísmica que está acoplada mecánicamente al elemento detector. En el caso de un detector de presión, el objeto de medición comprende preferentemente un gas y/o líquido que, por ejemplo, puede conectarse operativamente al elemento detector a través de una membrana. En el caso de un detector de emisión acústica, el objeto de medición comprende preferentemente una fuente de emisión de ondas acústicas que puede ser detectada por el elemento detector. El elemento detector del circuito lo proporciona preferentemente un transductor piezoeléctrico. Preferentemente, el transductor está provisto de dos electrodos separados conectados a un polo respectivo que proporciona señales de carga, en particular correspondientes a vibraciones y/o rotaciones del objeto de medición.

La invención se explica a continuación con más detalle por medio de realizaciones preferidas con referencia a los dibujos que ilustran otras propiedades y ventajas de la invención. Las figuras, la descripción y las reivindicaciones comprenden numerosas características en combinación que un experto en la técnica también puede contemplar por separado y utilizar en combinaciones apropiadas adicionales, siempre que estén dentro del alcance de las reivindicaciones adjuntas. En los dibujos:

Figura 1: es una representación esquemática de un circuito de medición de acuerdo con una primera realización; Figura 2: es una representación esquemática de un circuito de medición de acuerdo con una segunda realización; Figura 3: es una representación esquemática de un circuito de medición de acuerdo con una tercera realización; Figura 4: es una representación esquemática de un circuito de medición de acuerdo con una cuarta realización; Figura 5: es una representación esquemática de un circuito de medición de acuerdo con una quinta realización; y Figura 6: es una representación esquemática de un circuito de medición de acuerdo con una sexta realización. En la figura 1 se muestra una realización básica de un circuito 1 de medición. El circuito 1 de medición comprende un detector 10, una conexión 20 de cable con aislamiento mineral (MI), un terminal 30 de salida, un cable 40 de ruido medio a bajo (MTLN) y una unidad 50 de medición electrónica. El detector 10 puede ser, por ejemplo, de cualquier tipo de un detector piezoeléctrico. El detector 10 comprende una carcasa 11 de detector y un elemento 12 detector, en particular un elemento detector piezoeléctrico. El elemento 12 detector comprende un polo 15, 16 positivo y negativo en los que se dispone un electrodo positivo y negativo, respectivamente, que sirven como captador de cargas generadas por el detector 10. El elemento 12 detector está conectado operativamente a un objeto 17 de medición y configurado para generar cargas correspondientes a una señal de medición del objeto 17 de medición. Una unidad 39 de detección comprende el detector 10 y el cable MI 20. Una unidad 49 de evaluación comprende el cable 40 MTLN y la unidad 50 de medición electrónica.

Los electrodos 15, 16 están conectados por dos conductores 13, 14 y el cable MI 20 al terminal 30 de salida. Ambos polos 15, 16 del elemento 12 detector están aislados de la carcasa 11 (el elemento detector está flotando eléctricamente). El elemento 12 detector tiene una capacitancia 18 interna de un valor C13. Una capacitancia 25, 26 entre un alambre respectivo de los conductores 13, 14 y la carcasa 11 tiene un valor C11 y C12, respectivamente. El detector 10 está conectado a tierra 27.

El cable MI 20 comprende dos conductores 21, 22 conectados a los conductores 13, 14 del detector 10. En este caso, ellos no están blindados por separado entre sí. El cable MI 20 comprende además una funda 28 de cable en forma de escudo electromagnético. Una capacitancia 33, 34 respectiva entre los conductores 21, 22 y el escudo 28 tiene un valor C21 y C22, respectivamente. Una capacitancia 35 entre los conductores 21, 22 tiene un valor C23.

Los conductores 21, 22 forman una línea respectiva que conduce al terminal 30 de salida, que pasa del cable MI 20 procedente del detector 10 al cable 40 MTLN. El cable 40 MTLN va desde el terminal 30 de salida a la unidad 50 de medición electrónica. El cable 40 MTLN comprende dos cables 41, 42 conductores blindados entre sí. Las capacitancias 45, 46 entre cada conductor 41, 42 y un respectivo escudo 43, 44 electromagnético tienen un valor C41 y C42, respectivamente. El cable 40 MTLN comprende además una funda 47 de cable que encierra los conductores 41,42 y los respectivos escudos 43, 44. La funda 47 de cable también se proporciona como escudo electromagnético. El escudo 47 está conectado a tierra 36. El terminal 30 de salida comprende respectivos conectores 31, 32 que conectan los conductores 21, 22 del cable MI 20 a los cables 41, 42 conductores del cable 40 MTLN.

El primer conductor 14 del detector 10, el primer conductor 22 del cable MI 20, el primer conector 32 del terminal 30 de salida y el primer conductor 42 del cable 40 MTLN están así conectados entre sí y forman una primera línea 38 de señal que va desde el primer electrodo 16 del detector 10 a la unidad 50 de medición electrónica. El segundo conductor 13 del detector 10, el segundo conductor 21 del cable MI 20, el segundo conector 31 del terminal 30 de salida y el segundo conductor 41 del cable 40 MTLN están así conectados entre sí y forman una segunda línea 37 de señal que va desde el segundo electrodo 15 del detector 10 a la unidad 50 de medición electrónica.

La unidad 50 de medición electrónica comprende un circuito 48 de evaluación. El circuito 48 de evaluación comprende cuatro amplificadores 51, 52, 53, 54 y una unidad 55 de procesamiento. Los amplificadores comprenden un primer amplificador 52 aguas arriba, un segundo amplificador 51 aguas arriba, un primer amplificador 53 aguas abajo, y un segundo amplificador 54 aguas abajo. El primer amplificador 52 aguas arriba comprende una primera entrada conectada a la primera línea 38 de señal. El primer amplificador 52 aguas arriba es un amplificador diferencial con una entrada inversora proporcionada por su primera entrada y una entrada no inversora proporcionada por una segunda entrada. El segundo amplificador 51 aguas arriba comprende una primera entrada conectada a la segunda línea 37 de señal. El segundo amplificador 51 aguas arriba es también un amplificador diferencial con una entrada inversora proporcionada por su primera entrada y una entrada no inversora proporcionada por una segunda entrada.

Un inyector 56 de señales, en particular un generador de señales, proporciona la señal de prueba necesaria. El generador 56 de señales está conectado a tierra 60. La segunda entrada del primer amplificador 52 aguas arriba está conectada al generador 56 de señales. La segunda entrada del segundo amplificador 51 aguas arriba está conectada a tierra 59. El primer amplificador 53 aguas abajo tiene una primera entrada conectada al inyector 56 de señales y una segunda entrada conectada a una salida del primer amplificador 52 aguas arriba. El segundo amplificador 54 aguas abajo tiene una primera entrada conectada a una salida del segundo amplificador 51 aguas arriba y una segunda entrada conectada a una salida del primer amplificador 53 aguas abajo. El primer amplificador 53 aguas abajo y el segundo amplificador 54 aguas abajo también son proporcionados por un amplificador diferencial respectivo con una entrada inversora correspondiente a su primera entrada y una entrada no inversora correspondiente a su segunda entrada.

Una capacitancia 57, 58 de retroalimentación respectiva está conectada en paralelo a los amplificadores 51, 52 aguas arriba. El valor de la capacitancia 57 y 58 de retroalimentación es C51 y C52, respectivamente. Para obtener una buena relación de rechazo en modo común, las capacitancias C51 y C52 deben ser idénticas. La disposición mostrada de cuatro amplificadores 51, 52, 53, 54 muestra una de las formas en que se puede implementar la invención. En particular, los amplificadores 51 - 54 forman cada uno un amplificador diferencial. Los amplificadores 51, 52 aguas arriba forman cada uno un amplificador operacional en el que tiene lugar una retroacción a través de capacitancias 57, 58 de retroalimentación conectadas entre una de sus entradas y la salida del respectivo amplificador 51, 52. Cada uno de los amplificadores 53, 54 aguas abajo forma un amplificador de no retroacción en el que no se proporciona retroacción entre las entradas y la salida del respectivo amplificador 53, 54. El uso de al menos tres amplificadores permite un nivel de ruido muy bajo y un CMMR muy bueno.

La amplitud de la señal de prueba auxiliar generada por el inyector 56 de señales tiene un valor Ut. Ut se puede elegir libremente dentro de amplios límites siempre que no sobrecargue la electrónica de medición. Sin embargo, para el uso continuo del BITE, la frecuencia debe elegirse fuera del ancho de banda de la señal de medición, ya que el voltaje creado por 56 siempre estará allí. La frecuencia de prueba también puede estar dentro del ancho de banda del elemento detector siempre que la frecuencia seleccionada no se use activamente para las mediciones.

Las cargas generadas por el elemento 12 detector tienen un valor Qvib. Las cargas generadas terminarán en capacitancias 57, 58 de retroalimentación con los valores C51, C52 y generarán un voltaje Uvib = Qvib/C51 (= Qvib/C52). La salida del primer amplificador 52 aguas arriba, el segundo amplificador 51 aguas arriba, el primer amplificador 53 aguas abajo y el segundo amplificador 54 aguas abajo se conecta a la unidad 55 de posprocesamiento a través de un canal 61, 62, 63, 64 de salida respectivo. La unidad 55 de procesamiento disociará la señal de medición proporcionada por el elemento 12 detector a partir de la señal de prueba proporcionada por el inyector 56 de señal y analizar los valores de salida obtenidos de los diferentes amplificadores 51, 52, 53, 54. Los resultados de este análisis proporcionarán información sobre la naturaleza y ubicación de la falla. El mecanismo utilizado se describe a continuación.

Los valores descritos anteriormente de capacitancias en el circuito 1 de medición comprenden valores para detectar capacitancia de detección C13, capacitancia de línea C23, capacitancias de carcasa C11, C12, capacitancias de funda C21, C22, capacitancias de escudo C41, C42 y capacitancias de retroalimentación C51, C52.

Los valores de capacitancia vistos desde la electrónica 50 de medición son:

C1 = C11 C21 C41

C2 = C12 C22 C42

C3 = C13 C23

En el circuito que se muestra en la figura 1, las salidas de los diferentes amplificadores 51, 52, 53, 54 son:

Por conveniencia, definimos:

Cz = C3 C2/2

Puede verse que las variaciones en los valores de la capacitancia tendrán un impacto directo sobre el voltaje de salida medido. A partir del análisis de las diferentes salidas, se puede realizar una verificación de estado en los distintos componentes de la unidad de medida. En condiciones normales, el valor de la salida en el rango de frecuencia de prueba estará dentro de los límites definidos por el proceso de calibración. Si algo está mal dentro de todo el sistema, las diversas fallas posibles tendrán consecuencias reconocibles en los valores leídos en las salidas. Si C1, C2 o C3 cambia, el componente del voltaje de salida correspondiente a la señal de prueba cambiará.

Aquí hay solo algunos ejemplos de las capacidades de identificación de fallas del circuito descrito anteriormente ilustrado con algunas de las fallas que ocurren más comúnmente para tales sistemas:

En particular, algunos de estos pasos pueden requerir calibraciones precisas, otros no. La cantidad de precisión en la localización de fallas puede ser elegida preferentemente por el usuario final. En una opción aún más preferible, la calibración podría llevarse lo suficientemente lejos como para permitir la detección de la posición exacta de una falla. Por ejemplo, un valor medido para C2, un valor que correspondería a C2-C42/2, podría usarse para deducir que la falla ocurrió en el medio del cable MTLN. Estas opciones se dejan a las preferencias del usuario del circuito de medición. Por conveniencia, se podrían agregar otros amplificadores diferenciales para seleccionar Uc2 y/o Uc3 directamente y reducir la potencia computacional necesaria para seleccionarlos.

La figura 2 representa una segunda realización de un circuito 71 de medición. Las características correspondientes con respecto al circuito 1 de medición mostrado en la figura 1 se indican con los mismos números de referencia. El circuito 71 de medición comprende un circuito 78 de evaluación en el que se añade un amplificador 67 sumador. El amplificador 67 sumador tiene una primera entrada conectada a la salida del segundo amplificador 51 aguas arriba y una segunda entrada conectada a la salida del primer amplificador 53 aguas abajo. Una salida del amplificador 67 sumador está conectada a la unidad 55 de procesamiento a través de un canal 65 de salida. La señal de salida del amplificador sumador corresponde a Uc2. También es concebible un conjunto correspondiente que proporcione el valor de Uc3 como salida, o Uc2 y Uc3 como salida, o Ucz como salida, dependiendo de lo que el usuario desee para tener acceso directo.

La figura 3 representa una tercera realización de un circuito 81 de medición. Las características correspondientes con respecto al circuito 1 de medición mostrado en la figura 1 y el circuito 71 de medición mostrado en la figura 2 se indican con los mismos números de referencia. El circuito 81 de medición comprende un componente 85 lógico adicional añadido a la unidad 55 de procesamiento. El componente 85 lógico está configurado para comparar un valor derivado de una señal en la salida del segundo amplificador 54 aguas abajo con un valor derivado de una combinación de valores derivados de una señal en la salida del amplificador 67 sumador y en la salida del segundo amplificador 51 aguas arriba.

El circuito 81 de medición se basa en el circuito 71 de medición presentado en la figura 2 y permite proporcionar un paso adicional para validar la electrónica con mayor precisión. Teniendo la salida del segundo amplificador 51 aguas arriba que proporciona un valor de C3, la salida del amplificador 67 sumador que proporciona un valor de C2, y la salida del primer amplificador 53 aguas abajo que da un valor de Cz = C3 c 2/2, se puede calcular el valor de Cz usando los valores obtenidos para C2 y C3 y verificar el resultado. Si el resultado es diferente, se identifica un problema en la electrónica.

La figura 4 representa una cuarta realización de un circuito 91 de medición. Se indican las características correspondientes con respecto al circuito 1 de medición mostrado en la figura 1, el circuito 71 de medición mostrado en la figura 2 y el circuito 81 de medición mostrado en la figura 3 se denotan con los mismos números de referencia. En comparación con el circuito 1 de medición representado en la figura 1, se proporciona un escudo 93 adicional alrededor del conductor 21 del cable MI 20, y/o un escudo 94 adicional alrededor del conductor 22 del cable MI 20. Además, se añaden dos capacitancias 95, 96, cada capacitancia 95, 96 conecta la funda 28 a un respectivo conductor 21, 22 del cable MI 20. Las capacitancias 95, 96 tienen un valor respectivo de C24 y C25.

Por el contrario, si se usara la misma configuración que en el circuito 1 de medición al aplicar el escudo 93 adicional y/o el escudo 94 adicional, aunque el circuito 1 de medición aún podría determinar si hay una falla en el detector/sistema de cable, existen algunos casos en los que el circuito 1 de medición no podría determinar si el problema provenía del elemento 12 detector y el cable MI 20 conectados a él, o del cable 40 MTLN. Por ejemplo, un problema en el extremo del conductor 22, cerca al terminal 30 de salida, o al comienzo del conductor 42, cerca del terminal 30 de salida, puede resultar en los mismos valores de salida. Por lo tanto, una opción sería agregar las capacitancias 95, 96 como referencia adicional.

La figura 5 representa una quinta realización de un circuito 101 de medición. Las características correspondientes con respecto al circuito 1 de medición mostrado en la figura 1, el circuito 71 de medición mostrado en la figura 2, el circuito 81 de medición mostrado en la figura 3 se indican con los mismos números de referencia, y el circuito 91 de medición mostrado en la figura 4 se indican con los mismos números de referencia. En comparación con el circuito 1 de medición representado en la figura 1, el circuito 101 de medición comprende un circuito 108 de evaluación en el que se añaden dos capacitancias 103, 104 de entrada. La primera capacitancia 104 de entrada está conectada a la primera línea 38 de señal en la primera entrada del primer amplificador 52 aguas arriba. La segunda capacitancia 103 de entrada está conectada a la segunda línea 37 de señal en la primera entrada del segundo amplificador 51 aguas arriba. Cada capacitancia 103, 104 de entrada está conectada a tierra 105, 106. Las capacitancias 103, 104 de entrada tienen un valor C53, C54 respectivo.

La figura 6 representa una sexta realización de un circuito 111 de medición. Las características correspondientes con respecto al circuito 1 de medición mostrado en la figura 1 se indican con los mismos números de referencia. En comparación con el circuito 1 de medición, el circuito 111 de medición comprende un circuito 118 de evaluación conectado directamente al elemento 12 detector. En particular, no se proporciona ningún cable entre el detector 10 y la unidad 50 de medición electrónica. Por lo tanto, sustancialmente no hay capacitancia de línea, ni capacitancias de funda y no hay capacitancias de escudo presentes en este circuito. En el circuito 111, la identificación de un fallo puede basarse únicamente en una determinación y/o supervisión del valor C13 de la capacitancia 18 de detección y los valores C11, C12 de las capacitancias 25, 26 de la carcasa. La señal Uc3 es entonces directamente representativa del valor de capacitancia detección C13, la señal Uc2 es entonces directamente representativa del valor de capacitancia de carcasa C12, y la señal Uc1 es entonces preferentemente directamente representativa del valor de capacitancia de carcasa C11a. En particular, el valor de capacitancia de línea C23, los valores de capacitancia de funda C21, C22 y los valores de capacitancia de escudo C41, C42 son inexistentes o despreciables en este caso. El circuito 118 de evaluación y el elemento 12 detector, más particularmente el detector 10 y la unidad 50 de medición electrónica, están incluidos en una carcasa común.

Un problema en el módulo electrónico se puede diagnosticar de diferentes formas con los conjuntos de los métodos anteriores. Verificar los valores de Ut, o de Uvib del segundo amplificador 51 aguas arriba y el primer amplificador 53 aguas abajo, son dos formas fáciles de hacerlo. Sin embargo, una forma rápida de verificar toda la electrónica sería agregar capacitancias 103, 104 de entrada como se ve en la figura 5. Las capacitancias 103, 104 de entrada son dos capacitores dispuestos en las líneas de entrada del respectivo amplificador 51, 52 de carga. A menudo, tales capacitores ya estarían presentes con fines de filtrado. Estos condensadores 103, 104 con sus valores C53, C54 aparecerían en las salidas como un componente adicional que se suma a los valores C1 y C2 descritos anteriormente. Si ni siquiera estos condensadores 103, 104 pueden detectarse, entonces el problema puede atribuirse directamente a la electrónica.

Los circuitos de medición descritos anteriormente representan un desarrollo adicional de los circuitos de medición descritos en los documentos US 6.498.501 B2 y US 2014/0225634 A1 y pueden comprender cualquier otro componente y/o configuración y/o aplicación descrita en el mismo, siempre que estén dentro del alcance de las reivindicaciones adjuntas.

A partir de la descripción anterior, son evidentes para un experto en la técnica numerosas modificaciones del circuito de medición de acuerdo con la invención sin salir del alcance de protección de la invención que se define únicamente por las reivindicaciones.

Claims

REIVINDICACIONES

1. Un circuito de medición que comprende un elemento (12) detector configurado para generar una señal de medición a partir de un objeto (17) de medición, un inyector (56) de señal configurado para generar una señal auxiliar y un circuito (48, 78, 88, 98, 108, 118) de evaluación que comprende un primer amplificador (52) aguas arriba con una primera entrada conectada a un primer polo (16) del elemento (12) detector a través de una primera línea (38) de señal y una segunda entrada conectada al inyector (56) de señal, y un segundo amplificador (51) aguas arriba con una primera entrada conectada a un segundo polo (15) del elemento (12) detector a través de una segunda línea (37) de señal, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación comprende un primer amplificador (53) aguas abajo que tiene una primera entrada conectada al inyector (56) de señales y una segunda entrada conectada a una salida del primer amplificador (52) aguas arriba.

2. El circuito de medición de acuerdo con la reivindicación 1, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación comprende un segundo amplificador (54) aguas abajo que tiene una primera entrada conectada a una salida del segundo amplificador (51) aguas arriba y una segunda entrada conectada a una salida del primer amplificador (53) aguas abajo.

3. El circuito de medición de acuerdo con la reivindicación 1 o 2, caracterizado porque el segundo amplificador (51) aguas arriba comprende una segunda entrada conectada a tierra o a un segundo inyector de señales.

4. El circuito de medición de acuerdo con una de las reivindicaciones 1 o 3, caracterizado porque al menos uno del primer amplificador (52) aguas arriba y el segundo amplificador (51) aguas arriba comprende un amplificador diferencial configurado para proporcionar una señal de salida representativa de una diferencia entre una señal de entrada en una primera entrada del amplificador diferencial y una señal de entrada en una segunda entrada del amplificador diferencial.

5. El circuito de medición de acuerdo con una de las reivindicaciones 1 a 4, caracterizado porque el primer amplificador (53) aguas abajo comprende un amplificador diferencial configurado para proporcionar una señal de salida representativa de una diferencia entre una señal de entrada en una primera entrada del amplificador diferencial y una señal de entrada en una segunda entrada del amplificador diferencial.

6. El circuito de medición de acuerdo con las reivindicaciones 4 y 5, caracterizado porque la primera entrada del respectivo amplificador diferencial corresponde a una de entre una entrada inversora que entrega una señal invertida y una entrada no inversora que entrega una señal no invertida, y la segunda entrada del respectivo amplificador diferencial corresponde a la otra de la entrada inversora y la entrada no inversora, estando el inyector (56) de señal conectado a una entrada diferente de dicha entrada inversora y entrada no inversora en el primer amplificador (53) aguas abajo que en el primer amplificador (52) aguas arriba.

7. El circuito de medición de acuerdo con una de las reivindicaciones 1 a 6, caracterizado porque el circuito de medición comprende una unidad (39) detectora que incluye el elemento (12) detector, una unidad (49) de evaluación que incluye el circuito (48, 78, 88, 98, 108, 118) de evaluación y un terminal (30) de salida, en el que la unidad (39) de detección y la unidad de evaluación (49) se pueden conectar entre sí a través del terminal (30) de salida.

8. El circuito de medición de acuerdo con una de las reivindicaciones 1 a 7, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación comprende una unidad (55, 85) de procesamiento configurada con lógica para disociar las señales de medición generadas por el elemento (12) detector de las señales de prueba generadas por el inyector (56) de señales.

9. El circuito de medición de acuerdo con una de las reivindicaciones 1 a 8, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación está configurado con lógica para evaluar un valor derivado de una señal obtenida aguas abajo de al menos uno del primer amplificador (52) aguas arriba, el segundo amplificador (51) aguas arriba y el primer amplificador (53) aguas abajo.

10. El circuito de medición de acuerdo con una de las reivindicaciones 1 a 9, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación comprende un amplificador (67) sumador con una primera entrada, una segunda entrada y una salida que proporciona una señal de salida representativa de la suma de una señal de entrada en la primera entrada y una señal de entrada en la segunda entrada, en la que la primera entrada está conectada a una salida del segundo amplificador (51) aguas arriba, y la segunda entrada está conectada a una salida del primer amplificador (53) aguas abajo.

11. El circuito de medición de acuerdo con la reivindicación 10, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación está configurado con lógica para evaluar un valor derivado de una señal obtenida aguas abajo del amplificador (67) sumador.

12. El circuito de medición de acuerdo con una de las reivindicaciones 10 a 11, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación está configurado con lógica para comparar un valor derivado de una señal obtenida aguas abajo del segundo amplificador (54) aguas abajo con un valor derivado de una combinación de valores derivados de una señal obtenida aguas abajo del amplificador (67) sumador y de una señal obtenida aguas abajo de al menos uno del primer amplificador (52) aguas arriba y el segundo amplificador (51) aguas arriba.

13. El circuito de medición de acuerdo con una de las reivindicaciones 1 a 12, caracterizado porque al menos una de la primera línea (38) de señal y la segunda línea (37) de señal está provista al menos parcialmente de un escudo (43, 44, 93, 94) electromagnético separado.

14. El circuito de medición de acuerdo con una de las reivindicaciones 1 a 13, caracterizado porque el circuito de evaluación comprende al menos una capacitancia (103, 104) conectada al menos a una de dichas primera línea (38) de señal y segunda línea (37) de señal aguas arriba de una entrada de al menos uno de dicho primer amplificador (52) aguas arriba y segundo amplificador (51) aguas arriba.

15. El circuito de medición de acuerdo con una de las reivindicaciones 1 a 14, caracterizado porque el circuito (48, 78, 88, 98, 108, 118) de evaluación está configurado con lógica para evaluar un valor derivado de una señal obtenida aguas abajo de al menos uno de

- el primer amplificador (52) aguas arribas, la señal correspondiente a

USalida52 - Uvib Ut Uc2 Uc3, o USalida52 - - Uvib - Ut - Uc2 - Uc3Í

- el segundo amplificador (51) aguas arriba, la señal correspondiente a

USalida51 - - Uvib - Uc3, o USalida51 - Uvib Uc3Í

y

- el primer amplificador (53) aguas abajo, la señal correspondiente a

USalida53 - Uvib Uc2 Uc3, o USalida53 - - Uvib - Uc2 - Uc3,

En la que Uvib corresponde a una señal generada por el elemento (12) detector, Ut corresponde a una señal generada por el inyector (56) de señal, Uc2 corresponde a una señal representativa de un valor de capacitancia C2 de una capacitancia entre una de las líneas (37, 38) de señal y alrededores de esta línea de señal, y Uc3 corresponde a una señal representativa de un valor de capacitancia C3 de una capacitancia entre la primera línea (38) de señal y la segunda línea (37) de señal.