ES2680585T3 - Interruptor de circuito de fallo de arco y método de detección de fallos de arco en serie y en paralelo - Google Patents

Abstract

Un interruptor de circuito de fallo de arco (2) que comprende: unos contactos separables (4); un conductor neutro (27); un mecanismo operativo (6) estructurado para abrir y cerrar dichos contactos separables; al menos un sensor de corriente (8, 50, 52) estructurado para detectar la corriente que fluye a través de dichos contactos separables y emitir un valor de corriente detectada; y un procesador (14) que comprende una primera rutina (34) estructurada para proporcionar detección de fallos de arco en paralelo, una segunda rutina (200) estructurada para proporcionar detección de fallos de arco en serie y una tercera rutina (400) estructurada para habilitar (404) dicha primera rutina y deshabilitar dicha segunda rutina cuando dicho valor de corriente detectada es mayor que un valor predeterminado y habilitar (405) dicha segunda rutina y deshabilitar dicha primera rutina cuando dicho valor de corriente detectada es menor que dicho valor predeterminado, en el que dicho procesador (14) está estructurado para funcionar conjuntamente con uno de dichos al menos un sensor de corriente para determinar y almacenar una pluralidad de valores pico del valor de corriente detectada para una pluralidad de semiciclos de dicha corriente que fluye a través de dichos contactos separables; en el que dicha primera rutina (34) está estructurada además para determinar: (a) si (134) se produce una primera pluralidad predeterminada de dichos semiciclos de dicha corriente en sucesión y corresponde a un factor de potencia no unitario, y para inhibir de manera receptiva (136) dicha detección de fallos de arco en paralelo durante un primer tiempo predeterminado, y (b) si (138) se produce una segunda pluralidad predeterminada de dichos semiciclos de dicha corriente en sucesión y cada uno de dicha segunda pluralidad predeterminada de dichos semiciclos de dicha corriente tiene una amplitud pico menor que la de uno de dichos semiciclos inmediatamente anterior de dicha corriente de polaridad similar o de polaridad diferente, y para inhibir de manera receptiva (140) dicha detección de fallos de arco en paralelo durante un segundo tiempo predeterminado; y en el que dicho procesador está estructurado además (144) para determinar que dicha detección de fallos de arco en paralelo no se inhibe tanto para dicho primer tiempo predeterminado como para dicho segundo tiempo predeterminado, y para indicar de manera receptiva (146) que al menos uno de dichos semiciclos de dicha corriente que tiene una amplitud pico mayor que o igual a una cantidad predeterminada es un arco en paralelo.

Description

5

10

15

20

25

30

35

40

45

50

55

60

65

DESCRIPCION

Interruptor de circuito de fallo de arco y método de detección de fallos de arco en serie y en paralelo Antecedentes de la invención Campo de la invención

La presente invención se refiere, en general, a interruptores de circuito y, más específicamente, a interruptores de circuito de fallo de arco. La invención también se refiere a métodos de detección de fallos de arco en serie y en paralelo.

Información de antecedentes

Los disyuntores se usan para proteger la circuitería eléctrica de los daños debidos a una condición de sobrecorriente, tal como una condición de sobrecarga o una condición de cortocircuito o de fallo de nivel relativamente alto. En los disyuntores pequeños, habitualmente denominados disyuntores en miniatura, usados para aplicaciones residenciales y comerciales ligeras, tal protección se proporciona habitualmente por un dispositivo de disparo térmico-magnético. Este dispositivo de disparo incluye un bimetal, que se calienta y se dobla en respuesta a una condición de sobrecorriente persistente. El bimetal, a su vez, desbloquea un mecanismo operativo alimentado por resorte, que abre los contactos separables del disyuntor para interrumpir el flujo de corriente en el sistema de alimentación protegido.

Un interruptor de circuito de fallo de arco (AFCI) es un dispositivo destinado a mitigar los efectos de los fallos de arco al funcionar para desactivar un circuito eléctrico cuando se detecta un fallo de arco. Ejemplos no limitantes de los AFCI incluyen: (1) disyuntores de fallo de arco; (2) interruptores de circuito de fallo de arco de derivación/alimentador, que están destinados a instalarse en el origen de un circuito de derivación o alimentador, tal como un cuadro eléctrico, y que pueden proporcionar protección contra fallos de arco en serie, fallos a tierra y fallos de línea a neutro hasta la toma de corriente; (3) interruptores de circuito de fallo de arco de circuito de toma de corriente, que están destinados a instalarse en una toma de corriente de circuito derivado, tal como una caja de toma de corriente, con el fin de proporcionar protección a los conjuntos de cables y cables de suministro de alimentación conectados a los mismos (cuando están provistos de tomas de corriente de receptáculo) contra los efectos no deseados de la formación de arco eléctrico, y que pueden proporcionar protección contra fallos de línea a tierra y fallos de línea a neutro; (4) interruptores de circuito de fallo de arco de cable, que están destinados a conectarse a una toma de corriente de receptáculo, con el fin de proporcionar protección a un cable de suministro de alimentación integral o separado; (5) interruptores de circuito de fallo de arco combinados, que funcionan como, o una derivación/alimentador o un AFCI de circuito de toma de corriente; e (6) interruptores de circuito de fallo de arco portátiles, que están destinados a conectarse a una toma de corriente de receptáculo y provistos de una o más tomas de corriente.

Durante las condiciones de fallo de arco esporádicas, la capacidad de sobrecarga de un disyuntor convencional no funcionará, ya que el valor cuadrático medio (RMS) de la corriente de fallo es demasiado pequeño para activar el circuito de disparo magnético automático. La adición de la detección de fallos de arco electrónica a un disyuntor puede añadir uno de los elementos necesarios para la protección contra fallos de arco de chisporroteo, idealmente, la salida de un circuito de detección de fallos de arco electrónico se dispara directamente y, por lo tanto, abre el disyuntor. Véanse, por ejemplo, las patentes de Estados Unidos nros. 6.710.688; 6.542.056; 6.522.509; 6.522.228; 5.691.869; y 5.224.006.

Los fallos de arco pueden ser en serie o en paralelo. Ejemplos de un arco en serie son un cable roto donde los extremos del cable roto están lo suficientemente cerca como para provocar la formación de un arco eléctrico o una conexión eléctrica relativamente pobre. Los arcos en paralelo se producen entre conductores de potencial diferente, incluyendo, por ejemplo, un conductor de alimentación y una tierra. A diferencia de un fallo de arco en paralelo, los fallos de arco en serie generalmente no crean un aumento en la corriente ya que el fallo está en serie con la carga. De hecho, un fallo de arco en serie puede dar como resultado una reducción ligera en la corriente de carga y no se detecta por la sobrecarga normal y la protección de sobrecorriente de los dispositivos de protección convencionales. Incluso el arco en paralelo, que puede atraer corriente en exceso de la corriente nominal normal en un circuito, produce corrientes que pueden ser lo suficientemente esporádicas como para producir valores de RMS menores que los requeridos para producir un disparo térmico, o al menos una operación de retardo. Los efectos de la tensión de arco y la impedancia de línea a menudo evitan que el arco en paralelo alcance niveles de corriente suficientes para activar la función de disparo instantáneo.

La tecnología conocida para una detección de fallos de arco normalmente utiliza una firma de corriente a la frecuencia fundamental (por ejemplo, 50 o 60 Hz) y otra relativamente bajas frecuencias (por ejemplo, por debajo de 100 kHz). Un problema asociado con esta tecnología es que depende altamente de las cargas eléctricas que a veces pueden generar firmas de fallo de arco falsas a la frecuencia fundamental, así como en otras relativamente bajas frecuencias.

5

10

15

20

25

30

35

40

45

50

55

60

65

La patente de Estados Unidos N.° 5.206.596 desvela un transductor de detector de arco que incluye un sensor de campo eléctrico que detecta el campo eléctrico establecido alrededor de un conductor por la aparición de un arco eléctrico en el circuito, y un sensor de campo magnético que detecta el campo magnético establecido alrededor del conductor por la aparición del arco eléctrico. Los sensores detectan señales de alta frecuencia (las bandas preferidas son desde aproximadamente 1 kHz a aproximadamente 5 MHz) generadas por el arco. Un filtro de paso de banda que tiene una trayectoria de banda ancha de 100 kHz a 1 MHz se emplea con el fin de tratar de identificar un patrón caótico aleatorio generado en respuesta al campo electromagnético establecido alrededor del conductor debido a la aparición del arco.

La patente de Estados Unidos N.° 5.729.145 desvela la detección de un fallo de arco correlacionando la señal de alta frecuencia (10 kHz a 1 GHz) generada por el arco con el cruce por cero de onda de tensión o corriente de sistema o el ángulo de fase de forma de onda. Durante el tiempo que el arco está conduciendo la corriente, se produce el ruido de alta frecuencia de banda ancha. Durante el tiempo que el arco no está conduciendo la corriente, no produce ningún ruido. El patrón de características resultante de ruido de alta frecuencia con huecos síncronos es exclusivo para la formación de arcos. Un algoritmo analiza los patrones repetitivos en la amplitud del ruido para detectar la formación de arcos.

La patente de Estados Unidos N.° 6.414.829 desvela el análisis de formas de onda de corriente y ruido de banda ancha para determinar si la formación de arcos está presente en los conductores eléctricos. Un arco de corriente alta se identifica como una forma de onda de corriente que tiene una combinación de cambios en la corriente (di/dt) y el ruido de banda ancha (10 kHz a 100 kHz). Un detector de ruido de banda ancha comprende unos circuitos de filtro de paso de banda primero y segundo, que reciben la tasa de cambio de la señal de corriente desde un sensor di/dt. Los pasos de banda de estos circuitos de filtro se seleccionan en bandas de frecuencia que son representativas del ruido de banda ancha típico de los fallos de formación de arcos. Las frecuencias de paso de banda se seleccionan normalmente como 35 kHz y 70 kHz. Cada uno de los circuitos de filtro de paso de banda alimenta una señal filtrada, que comprende aquellos componentes de una señal de entrada desde el sensor di/dt que cae dentro de sus bandas de paso de frecuencia de paso de banda respectiva, hasta los circuitos de detector de umbral respectivos para determinar si existe un fallo de arco. No se desvela nada con respecto a la separación completa de las dos bandas de frecuencia.

La patente de Estados Unidos N.° 7.110.864 desvela una relación de amplitud-duración para ambas condiciones de formación de arcos y no formación de arcos. En una primera zona, que se caracteriza por eventos de duración relativamente corta, los eventos se reconocen, discriminan y/o se tratan como representando probablemente un ruido de frecuencia alto. En una segunda zona de detección de arco intermedia, esos eventos que tienen al menos una amplitud de corriente mínima predeterminada se reconocen y/o se tratan como representando probablemente o una condición de fallo de arco o una condición de irrupción. En una tercera zona, que se caracteriza por unos eventos de duración relativamente larga, los eventos se reconocen, discriminan y/o se tratan como representando probablemente un ruido de baja frecuencia y/o una corriente CA.

El documento UL 1699 (“Arc fault detection tests table” de la Tabla 50.2 (Tabla 34.2)) define, por ejemplo, unos requisitos de detección de fallos de arco en paralelo (“Carbonized path arc interruption test” de la Sección 56.3 y “Point contact arc test” de la Sección 56.5), unos requisitos de disparo molesto de fallo de arco en paralelo (“Unwanted tripping tests / Load condition I - inrush current” de las Secciones 57 y 57.2), unos requisitos de detección de fallos de arco en serie (“Carbonized path arc clearing time test” de la Sección 56.4, “Enmascaramiento” de la señal para operar de las Secciones 58 y 58.2, y “Filtro EMI” de la Sección 58.3), y unos requisitos de disparo molesto de fallo de arco en serie (varios “Unwanted tripping tests” de las Secciones 57 y 57.2 a 57.7).

Un AFCI de combinación debe no solamente interrumpir un circuito de potencia (por ejemplo, disparo) en respuesta a unos fallos de arco en paralelo, sino que en respuesta a los transitorios de corriente normal que se parecen a los fallos de arco en paralelo, sino que también, un AFCI de combinación debe interrumpir un circuito de potencia en respuesta a fallos de arco en serie, que se producen en ese circuito de potencia, incluso cuando los fallos de arco en serie se producen en combinación con otros normalmente operando cargas. Tales AFCI de combinación no deberían disparar un “disparo molesto” o innecesariamente en respuesta a condiciones de carga eléctrica normales, no peligrosas.

El documento US6798628 B1 desvela un dispositivo de protección de fallo de arco que usa dos niveles de detección para detectar tanto fallos de arco en paralelo como en serie. Cuando una corriente de carga detectada está por debajo de un nivel predeterminado, un primer conjunto de características indicativas de un fallo de arco en serie se compara con una señal di/dt detectada. Cuando la corriente de carga detectada supera el nivel predeterminado, un segundo conjunto de características indicativas de un fallo de arco en paralelo se compara con la señal di/dt detectada. Este enfoque permite más tiempo para evaluar un posible fallo de arco en serie que el que se permite al evaluar un posible fallo de arco en paralelo.

El documento US2003137309 A1 desvela un método de discriminación de corriente anómala que incluye un método de detección de corriente de arco y el aparato para ejecutar el mismo, incluyendo el método de corriente de arco las etapas de: extraer un patrón de transición predeterminado especificado por la combinación de patrones de

5

10

15

20

25

30

35

40

45

50

55

60

65

fluctuación de los valores pico de tres medias ondas continuas a partir del valor pico para cada media onda detectada a partir de una corriente alterna que fluye al circuito de carga de CA que se muestrea en un ciclo predeterminado y se convierte en un valor digital, contando el número de apariciones del patrón de transición predeterminado, y comparando el valor de cuenta con un umbral predeterminado. De acuerdo con esto, un arco en serie que puede provocarse en un intervalo de corriente relativamente pequeño por un cable de aparato o similar, que no se ha detectado por un disyuntor instantáneo y un fenómeno de cortocircuito de arco generado junto con un arco a través del contacto entre los núcleos en un cable y un cableado interior, pueden detectarse ejecutando un algoritmo simple sin detección de errores.

Hay margen de mejora en los interruptores de circuito de fallo de arco.

También hay margen de mejora en los métodos de detección de fallos de arco en serie y en paralelo.

Sumario de la invención

De acuerdo con la presente invención, se proporcionan un interruptor de circuito de fallo de arco, y un método, como se exponen, respectivamente, en las reivindicaciones independientes. Las realizaciones preferidas de la invención se describen en las reivindicaciones dependientes.

Estas y otras necesidades se satisfacen mediante las realizaciones de la invención, que combinan tanto la detección de fallos de arco en serie de baja corriente que usa el “ruido” de corriente de alta frecuencia asociado con la detección de fallos de arco en paralelo de alta corriente que usa una forma de onda de corriente fundamental asociada con los fallos de arco en paralelo. Esto detecta y responde de manera confiable a los arcos en serie de baja corriente como también a los arcos en paralelo de alta corriente.

De acuerdo con un aspecto de la invención, un interruptor de circuito de fallo de arco comprende: unos contactos separables; un conductor neutro; un mecanismo operativo estructurado para abrir y cerrar los contactos separables; al menos un sensor de corriente estructurado para detectar la corriente que fluye a través de los contactos separables y emitir un valor de corriente detectada; y un procesador que comprende una primera rutina estructurada para proporcionar detección de fallos de arco en paralelo, un segunda rutina estructurada para proporcionar detección de fallos de arco en serie, y una tercera rutina estructurada para habilitar la primera rutina y deshabilitar la segunda rutina cuando el valor de corriente detectada es mayor que un valor predeterminado y para habilitar la segunda rutina y deshabilitar la primera rutina cuando el valor de corriente detectada es menor que el valor predeterminado.

Como otro aspecto de la invención, un interruptor de circuito de fallo de arco para un circuito de potencia de corriente alterna que incluye una pluralidad de semiciclos comprende: unos contactos separables; un mecanismo operativo estructurado para abrir y cerrar los contactos separables; al menos un sensor de corriente estructurado para detectar la corriente que fluye a través de la contactos separables y emitir un valor de corriente detectada; un procesador que comprende una primera rutina estructurada para proporcionar detección de fallos de arco en paralelo, una segunda rutina estructurada para proporcionar detección de fallos de arco en serie, y una tercera rutina estructurada para habilitar la primera rutina y deshabilitar la segunda rutina cuando el valor de corriente detectada es mayor que un primer valor predeterminado y para habilitar la segunda rutina y deshabilitar la primera rutina cuando el valor de corriente detectada es menor que el primer valor predeterminado; un primer filtro de paso de banda que funciona conjuntamente con uno del al menos un sensor de corriente para emitir una primera banda de paso que tiene un primer intervalo de frecuencias de la corriente detectada; un segundo filtro de paso de banda que funciona conjuntamente con uno del al menos un sensor de corriente para emitir una segunda banda de paso que tiene un segundo intervalo de frecuencias de la corriente detectada, no superponiéndose el segundo intervalo de frecuencias y siendo mayor que el primer intervalo de frecuencias; un primer detector de picos que funciona conjuntamente con el primer filtro de paso de banda para detectar una pluralidad de primeros valores de corriente pico de la primera banda de paso; un segundo detector de picos que funciona conjuntamente con el segundo filtro de paso de banda para detectar una pluralidad de segundos valores de corriente pico de la segunda banda de paso; un primer detector de envolvente que funciona conjuntamente con el primer filtro de paso de banda para detectar una pluralidad de primeras apariciones de la primera banda de paso que está dentro de un primer intervalo predeterminado de magnitudes; un segundo detector de envolvente que funciona conjuntamente con el segundo filtro de paso de banda para detectar una pluralidad de segundas apariciones de la segunda banda de paso que está dentro de un segundo intervalo predeterminado de magnitudes; y un contador estructurado para contar las apariciones primera y segunda, en el que la segunda rutina está estructurada además para deshabilitar la detección de arco en serie cuando la corriente detectada es mayor que un segundo valor predeterminado, en el que el procesador funciona conjuntamente con el contador para determinar una pluralidad de cuentas del contador para los semiciclos, en el que el procesador funciona además con los detectores de picos primero y segundo para determinar una pluralidad de registros que responden a uno de los primeros valores de corriente pico que superan un primer umbral para los semiciclos o uno de los segundos valores de corriente pico que supera una segundo umbral para los semiciclos, en el que el procesador está estructurado para determinar la presencia de la formación de arcos en serie en el circuito de potencia a partir de: (1) la corriente detectada que es menor que el segundo valor predeterminado durante al menos un tiempo predeterminado, (2) el registro de una corriente de los semiciclos que no es cero, y (3) la cuenta

5

10

15

20

25

30

35

40

45

50

55

60

del contador para la una corriente de los semiciclos que es diferente que la cuenta del contador para uno inmediatamente anterior de los semiciclos de polaridad similar en al menos un tercer valor predeterminado, y en el que el procesador está estructurado además para aumentar un acumulador de caos en serie receptivo a la presencia de formación de arcos en serie.

Como otro aspecto de la invención, un método de detectar fallos de arco en paralelo o fallos de arco en serie para un circuito de potencia de corriente alterna comprende: una corriente de detección que fluye través del circuito de potencia de corriente alterna y que emite un valor de corriente detectada; proporcionar detección de fallos de arco en paralelo; proporcionar detección de fallos de arco en serie; habilitar la detección de fallos de arco en paralelo y deshabilitar la detección de fallos de arco en serie durante un tiempo predeterminado cuando el valor de corriente detectada es mayor que un valor predeterminado; y de lo contrario, habilitar la detección de fallos de arco en serie y deshabilitar la detección de fallos de arco en paralelo durante un tiempo predeterminado cuando el valor de corriente detectada es menor que el valor predeterminado.

Breve descripción de los dibujos

Puede obtenerse una comprensión completa de la invención a partir de la siguiente descripción de las realizaciones preferidas cuando se lee junto con los dibujos adjuntos en los que:

la figura 1 es un diagrama de bloques en forma esquemática de un disyuntor que incluye un procesador de acuerdo con una realización de la invención;

las figuras 2A1-2A2 y 2B forman un diagrama de flujo de una rutina de detección de fallos de arco en paralelo ejecutada por el procesador de la figura 1.

las figuras 3A, 3B, 3C1-3C3, 3D y 3E1-3E2 forman un diagrama de flujo de una rutina de detección de fallos de arco en serie ejecutada por el procesador de la figura 1.

la figura 4 es un diagrama de flujo de una rutina de detección de fallos de arco en serie/en paralelo ejecutada por el procesador de la figura 1.

Descripción de las realizaciones preferidas

Tal como se emplea en el presente documento, el término “procesador” significa un dispositivo analógico y/o digital programable que puede almacenar, recuperar y procesar datos; un ordenador; una estación de trabajo; un ordenador personal; un microprocesador; un microcontrolador; un microordenador; una unidad de procesamiento central; un ordenador central; un miniordenador; un servidor; un procesador de red; o cualquier dispositivo o aparato de procesamiento adecuado.

Tal como se emplea en el presente documento, el término “número” significará uno o un número entero mayor que uno (es decir, una pluralidad).

Tal como se emplea en el presente documento, la expresión “sensor de corriente” significará un transformador de corriente o cualquier sensor adecuado para detectar la corriente que fluye a través de un conductor.

La invención se describe en asociación con un disyuntor de circuito en miniatura, aunque la invención puede aplicarse a una amplia gama de interruptores de circuito de fallo de arco.

Haciendo referencia a la figura 1, un disyuntor en miniatura 2 incluye unos contactos separables 4, un mecanismo operativo 6 estructurado para abrir y cerrar los contactos separables 4, y un sensor 8 estructurado para detectar la corriente que fluye a través de los contactos separables 4 entre un terminal de línea 10 y un terminal de carga 12. El disyuntor 2 incluye también un procesador, tal como el microordenador de ejemplo (|iC) 14 (por ejemplo, sin limitación, un microordenador Microchip PIC16F685, comercializado por Microchip Technology Incorporated de Chandler, Arizona), que funciona conjuntamente con el sensor 8 y el mecanismo operativo 6 para disparar la apertura de los contactos separables 4, y una fuente de alimentación 16 estructurada para alimentar al menos el |iC 14. La fuente de alimentación 16 es, por ejemplo, una fuente de alimentación de corriente alterna (CA) a corriente continua (CC) (CA/CC) que recibe una tensión de línea a neutro 17 entre un terminal neutro 18 y un conductor 19 que está conectado eléctricamente corriente abajo de los contactos separables 4 y a o hacia el terminal de carga 12. La fuente de alimentación de CA/CC 16 proporciona una tensión de CC 20 adecuada y una común 22 al |iC 14 y, según sea necesario, alimenta, por ejemplo, un circuito de detección analógico 24.

El circuito de detección analógico 24 recibe entradas de la tensión de línea a neutro 17, como se indica para el terminal neutro 18, un terminal neutro de carga 26 y un conductor neutro 27, y una tensión 28 representativa de la corriente de carga (por ejemplo, sin limitación, la corriente de línea que fluye a través del sensor de corriente 8). Diversas señales de tensión de salida 29 de, por ejemplo, el circuito de detección analógico 24 se introducen por un convertidor de analógico a digital de varios canales (ADC) 30 del |iC 14 y se convierten a los valores digitales correspondientes para la entrada por el |iP 32. El |iP 32 incluye una rutina de detección de fallos de arco en paralelo

5

10

15

20

25

30

35

40

45

50

55

60

65

34, una rutina de detección de fallos de arco en serie 200, y una rutina de detección de fallos de arco en paralelo/en serie 400, como se explicará.

En respuesta a una o más condiciones que se detectan a partir de las señales de tensión de entrada de ADC 29, el |iP 32 genera una señal de disparo 36 que pasa a través del |iC 14 a la salida 38, que activa el SCR 40. El SCR 40, a su vez, activa un solenoide de disparo 42 y, por lo tanto, acciona el mecanismo operativo 6 para disparar la apertura de los contactos separables 4 en respuesta a, por ejemplo, una sobretensión, un fallo de arco u otra condición de disparo. El solenoide de disparo 42 es, por lo tanto, un accionador de disparo que funciona conjuntamente con el |iP 32 y el mecanismo operativo 6 para disparar la apertura de los contactos separables 4 en respuesta a una de las diferentes condiciones de disparo detectadas por el |iP 32. Una resistencia 44 en serie con la bobina del solenoide 42 limita la corriente de bobina y un condensador 46 protege la puerta del SCR 40 de los picos de tensión y de los falsos disparos debidos al ruido.

Como una alternativa equivalente al ejemplo, como se muestra, la resistencia 44 puede estar conectada eléctricamente al conductor neutro 27, estando el conductor 19 conectado eléctricamente al nodo de referencia común 22.

En este ejemplo, se muestran tres sensores de corriente: el sensor 8 y dos transformadores de corriente (CT) 50, 52, aunque pueden emplearse uno, dos o tres sensores de corriente. Por lo tanto, un sensor de corriente puede alimentar el circuito de detección analógica 24 y los dos filtros de paso de banda 54, 56. Como otro ejemplo, los dos CT 50,52 no solo miden las dos señales de alta frecuencia de la corriente detectada, sino que también miden la señal de frecuencia de potencia de la corriente detectada. Los CT 50, 52 detectan di/dt y sus salidas se integran a lo largo de un período de tiempo finito para obtener la señal de corriente. En este caso, se emplean dos TC para optimizar las salidas en los intervalos de frecuencia deseados, con el fin de evitar una amplificación significativa de las salidas de los TC.

Aunque no se muestra, el sensor de corriente 8 puede detectar de manera equivalente la corriente que fluye a través del conductor neutro 27.

Las salidas de los CT 50 y 52 se introducen mediante un filtro de paso de banda de dos etapas de 100 kHz de ejemplo 54 y un filtro de paso de banda de dos etapas de 900 kHz de ejemplo 56, respectivamente. Un ejemplo no limitante del primer intervalo de frecuencias del primer filtro de paso de banda 54 es aproximadamente 100 kHz +/-

3.125 kHz (relación de frecuencia central a ancho de banda (Q) de aproximadamente 16). Un ejemplo no limitante del segundo intervalo de frecuencias del segundo filtro de paso de banda 56 es de aproximadamente 900 kHz +/-

28.125 kHz (Q de aproximadamente 16). Preferentemente, cada uno de los filtros de paso de banda primero y segundo 54, 56 tienen una relación de frecuencia central a ancho de banda (Q) mayor que aproximadamente 5.

Las salidas de los filtros 54 y 56 se introducen mediante un primer detector de picos 58 y un segundo detector de picos 60, y mediante un primer detector de envolvente 62 y un segundo detector de envolvente 64, respectivamente. Las salidas de los detectores de picos 58 y 60 se introducen mediante los canales de entrada respectivos 239 y 235 del ADC 30. Las salidas de los detectores de envolvente 62 y 64 se introducen mediante las entradas negativas del primer comparador 66 y del segundo comparador 68, respectivamente. Esos comparadores 66, 68 usan unas referencias respectivas REFA, REFB en sus entradas positivas. Las salidas de los comparadores 66, 68 se introducen mediante la puerta OR 70, cuya salida se introducen mediante un contador (TMR1) 74 del |iP 32. El |iP 32 también incluye un temporizador (TMR0) 72, como se tratará.

Varias (por ejemplo, dos o más) bandas relativamente estrechas de alta frecuencia de los filtros de paso de banda correspondientes 54, 56 están completamente separadas y no se superponen. Como se tratará, las salidas de detector de picos de estas señales de alta frecuencia por encima de los umbrales predefinidos se hacen pasar por puertas 'OR' o 'AND' para determinar si hay un fallo de arco. Esto es importante ya que se desea una banda relativamente estrecha de la señal de alta frecuencia con el fin de minimizar el ruido de alta frecuencia generado por una carga normal. Además, las dos bandas relativamente estrechas de frecuencias altas deben separarse lo suficiente con el fin de que no dupliquen la información y proporcionen información de alta frecuencia generada por los arcos en diversos circuitos eléctricos. Las señales de corriente de alta frecuencia que se introducen mediante los canales ADC correspondientes 235, 239, se emplean para detectar fallos de arco. Varias bandas de frecuencia están separadas lo suficiente para capturar las firmas de alta frecuencia generadas por los arcos basándose en la detección de picos de señal de alta frecuencia. Esto tiene en cuenta el ruido característico de alta frecuencia generado por el arco, al tiempo que elimina los ruidos de señal generados por la carga (no mostrada, pero conectada eléctricamente a los terminales 12 y 26) en ciertas bandas de frecuencia, así como superando el impacto provocado por la atenuación de intensidad de señal debida a las cargas con impedancia capacitiva en el circuito, tal como los filtros EMI (por ejemplo, sin limitación, los filtros Corcom®) (no mostrados).

Cuando una carga capacitiva (no mostrada) está conectada en paralelo al circuito de potencia (no mostrado) corriente abajo del disyuntor de AFCI 2, una señal a frecuencias relativamente más altas, tal como 900 kHz, generadas por un fallo de arco (no mostrado) en ese circuito de potencia puede derivarse a través del condensador (no mostrado) en la carga capacitiva en lugar de atravesar el disyuntor de AFCI 2 y el CT 52 correspondiente y el

5

10

15

20

25

30

35

40

45

50

55

60

65

filtro de paso de banda 56 debido a la diferencia de impedancia entre la carga capacitiva y el circuito de potencia de línea donde se localiza el disyuntor de AFCI 2. Mientras tanto, una señal a una frecuencia relativamente más baja, tal como 100 kHz, se ve menos afectada y todavía hay una señal detectable que pasa a través del filtro de paso de banda correspondiente 54.

Los filtros de paso de banda 54, 56 pueden cubrir intervalos correspondientes que están centrados desde aproximadamente 50 kHz hasta aproximadamente 2 MHz. Las salidas de estos filtros de paso de banda relativamente estrechos 54, 56 de alta frecuencia correspondiente (como se detecta a través de los detectores de picos correspondientes 58, 60) se hace pasar por la puerta OR 70 para detectar si hay un arco. El primer detector de envolvente 62 funciona conjuntamente con el primer filtro de paso de banda 54 para detectar una pluralidad de primeras apariciones de esa primera banda de paso que está dentro de un primer intervalo predeterminado de magnitudes (por ejemplo, sin limitación, aproximadamente 2,652 V y superior). El segundo detector de envolvente 64 funciona conjuntamente con el segundo filtro de paso de banda 56 para detectar una pluralidad de segundas apariciones de esa segunda banda de paso que está dentro de un segundo intervalo predeterminado de magnitudes (por ejemplo, sin limitación, aproximadamente 2,756 V y superior). Se emplea un contador de pulsos de alta frecuencia (TMR1) 74 adecuado para eliminar señales repetitivas de ciertas cargas. Las líneas base promedio móviles (268 y 286 de las figuras 3C1 y 3C3, respectivamente) se emplean para eliminar “buenos arcos” en ciertas cargas, tales como en ciertas sierras de corte.

Ejemplo 1

La rutina de detección de fallos de arco desvelada 34 ignora cualquier pulso de corriente de línea con una amplitud pico menor que una cantidad predeterminada (por ejemplo, sin limitación, un pico de aproximadamente 50 A). Si se producen cuatro semiciclos de corriente de línea con un factor de potencia no unitario en sucesión, entonces la detección de fallos de arco se inhibe durante un tiempo predeterminado (por ejemplo, sin limitación, aproximadamente 0,3 segundos). Por ejemplo, esto puede distinguir un transitorio de corriente de irrupción de arranque de motor (por ejemplo, sin limitación, sierra de corte; motor de compresor de aire) de un fallo de arco en paralelo. Si se producen al menos tres semiciclos de corriente de línea con una amplitud de pico continuamente decreciente en sucesión (o en ciclos de línea sucesivos de polaridad similar), entonces la rutina 34 inhibe la detección de fallos de arco durante un tiempo predeterminado (por ejemplo, sin limitación, aproximadamente 0,3 segundos). Por ejemplo, esto puede distinguir una corriente de irrupción de atenuador incandescente de un fallo de arco en paralelo. De lo contrario, si no se cumplen las tres condiciones anteriores, entonces se supone que cualquier semiciclo de corriente con una amplitud pico mayor que la cantidad predeterminada (por ejemplo, sin limitación, un pico de aproximadamente 50 A) es un arco en paralelo. Si se producen de cinco a aproximadamente siete de estos semiciclos de arco, que están separados entre sí por no más de un tiempo predeterminado (por ejemplo, sin limitación, 0,5 segundos), entonces se identifica un fallo de arco en paralelo.

Ejemplo 2

Haciendo referencia a las figuras 2A1-2A2 y 2B, se muestra la rutina de detección de fallos de arco en paralelo 34. La rutina 34 comienza en 100, tras lo que las etapas pares 104-110 procesan las condiciones de inhibición de corriente pico y mantienen un registro de si los semiciclos de línea de CA recientes tienen una magnitud de corriente pico (es decir, valor absoluto) (i_peak) que es mayor que una corriente pico de fallo de arco mínima predeterminada (I_AF_MIN) (por ejemplo, sin limitación, un pico de 50 A; cualquier valor de corriente adecuado que se considere correspondiente a un posible fallo de arco en paralelo). En 104, los bits en peak_record se desplazan a la izquierda una posición. A continuación, en 106, se determina si la magnitud de corriente pico más reciente (es decir, el valor absoluto) (i_peak[0]) es mayor que la corriente pico de fallo de arco mínima predeterminada. Si es así, entonces en 108, se establece el bit de orden más bajo en peak_record. De lo contrario, en 110, se borra el bit de orden más bajo en peak_record.

Después de 108 o 110, las etapas pares 114-120 usan información de corriente de CA (por ejemplo, sin limitación, 60 Hz) para detectar el factor de potencia no unitario. En 114, los bits en power_factor_record se desplazan a la izquierda una posición. A continuación, en 116, se determina si la corriente de línea con signo (es decir, positiva o negativa) en el cruce por cero de tensión (current_at_voltage_zero_crossing) tenía una polaridad diferente de la que tiene la corriente, por ejemplo, 908 después, en una referencia de polaridad con signo adecuada (es decir, positiva o negativa) (current_at_polarity_reference). Por ejemplo, la corriente de línea en el cruce por cero de tensión puede medirse en respuesta a una interrupción de microordenador iniciada en respuesta al cruce por cero de la tensión de línea a neutro 17, y la corriente de línea en la referencia de polaridad puede medirse en respuesta a una interrupción de temporizador de microordenador que se preestablece para que se produzca en un tiempo adecuado después de la interrupción de cruce por cero anterior. En la etapa 116, K1 y K2 son valores de corriente constantes predeterminados de, por ejemplo y sin limitación, 2 A y 10 A, respectivamente. Si pasa la prueba en 116, entonces en 118, se establece el bit de orden más bajo en power_factor_record, ya que hay un factor de potencia no unitario para el semiciclo más reciente. De lo contrario, en 120, se borra el bit de orden más bajo en power_factor_record, ya que hay un factor de potencia unitario para el semiciclo actual.

5

10

15

20

25

30

35

40

45

50

55

60

65

Las etapas pares 124-130 usan información de corriente de CA para detectar un patrón continuamente decreciente de corriente pico. En 124, los bits en declining_envelope_record se desplazan a la izquierda una posición. A continuación, en 126, se determina si la corriente de línea pico del semiciclo anterior de la misma polaridad (i_peak[2]) es mayor que la corriente pico más reciente (i_peak[0]) más un valor de envolvente mínimo predeterminado (ENVELOPE_MIN) (por ejemplo, sin limitación, 1 A; cualquier valor mínimo adecuado). En este caso, la corriente de línea pico del semiciclo inmediatamente anterior de la polaridad opuesta es i_peak[1]. La etapa 126 determina si la corriente pico más reciente (i_peak[0]) es suficientemente menor que la corriente de línea pico del semiciclo anterior de la misma polaridad (i_peak[2]). Si es así, entonces, en 128, se establece el bit de orden más bajo en declining_envelope_record. De lo contrario, en 130, se borra el bit de orden más bajo en declining_envelope_record.

A continuación, las etapas pares 134-140 procesan las condiciones de inhibición de fallo de arco. En primer lugar, en 134, se determina si la corriente pico ha superado la corriente de fallo de arco mínima predeterminada para cada uno de los últimos cuatro semiciclos, y si la carga también ha presentado un factor de potencia no unitario para cada uno de estos últimos cuatro semiciclos. Si es así, entonces, en 136, se establece un temporizador de inhibición de factor de potencia de fallo de arco (af_power_factor_inhibition_timer) para una cuenta adecuada de semiciclos (por ejemplo, sin limitación, K3 = 36 semiciclos o 0,3 segundos). A continuación, en 138, que se produce después de 136 o después del fallo de la prueba en 134, se determina si la corriente pico ha superado la corriente de fallo de arco mínima predeterminada para cada uno de los últimos aproximadamente cinco a aproximadamente siete semiciclos, y si la carga también ha presentado una envolvente decreciente para cada uno de los últimos al menos tres semiciclos. Si es así, entonces, en 140, se establece un temporizador de inhibición de envolvente de fallo de arco (af_envelope_inhibition_timer) para una cuenta adecuada de semiciclos.

A continuación, en las etapas pares 144 y 146 de la figura 2B, que se producen después de la 140 o después del fallo de la prueba en 138, si la rutina de detección de fallos de arco en paralelo 34 no se ha inhibido (por ejemplo, por los temporizadores de las etapas 136 y 140 de la figura 2A2), entonces se acumula cualquier corriente pico de amplitud suficiente. La etapa 144 determina si la corriente pico más reciente (i_peak[0]) del semiciclo actual de corriente se considera un arco en paralelo de magnitud suficiente. Si no es así, entonces la ejecución se reanuda en 150. Por otro lado, si hay un arco en paralelo de magnitud suficiente, entonces, en 146, se aumenta el cómputo de fallos de arco (af_counter). A continuación, en 148, se establece un temporizador de detección de fallos de arco (af_detection_timer) para un cómputo adecuado de semiciclos (por ejemplo, sin limitación, K4 = 60 semiciclos o 0,5 segundos). A continuación, en 150, se determina si el temporizador de inhibición de factor de potencia está activo. Si es así, entonces, en 152, se disminuye el temporizador de inhibición de factor de potencia. Después de 152, o si la prueba falla en 150, se determina en 154 si el temporizador de inhibición de envolvente está activo. Si es así, entonces, en 156, se disminuye el temporizador de inhibición de envolvente. Después de 156, o si la prueba falla en 154, se determina en 158 si el temporizador de detección de fallos de arco está activo. Si es así, entonces, en 160, se disminuye el temporizador de detección de fallos de arco. De lo contrario, en 162, se borra el cómputo de fallos de arco. Después de 160 o 162, las etapas pares 166 y 168 se emplean para disparar el disyuntor 2 en respuesta a una condición peligrosa. La etapa 166 determina si se ha producido un fallo de arco en paralelo comprobando si el cómputo de fallos de arco de 146 es mayor o igual que un valor predeterminado adecuado (ARC_FAULT_TRIP_COUNT) (por ejemplo, sin limitación, aproximadamente 5; cualquier valor adecuado). Si es así, entonces, en 168, el disyuntor 2 se dispara estableciendo como verdadera la salida 38 (SCR_GATE). Después de 168, o si la prueba falla en 166, la rutina 34 finaliza para el semiciclo actual en 170.

La rutina 34 se ejecuta para cada semiciclo de la tensión de línea. Por lo tanto, el |iP 32 y la rutina 34 funcionan conjuntamente con el sensor de corriente 8 para determinar y almacenar un valor pico (i_peak[n]) del valor de corriente detectada 28 para una pluralidad de semiciclos de la corriente de línea, siendo n un número entero que varía, en este ejemplo, de 0 a al menos aproximadamente 4.

Antes de la primera ejecución de la rutina 34, las variables peak_record, i_peak, power_factor_record, declining_envelope_record y af_counter, y los temporizadores af_power_factor_inhibition_timer,

af_envelope_inhibition_timer y af_detection_timer se ponen a cero. En la realización desvelada, los temporizadores o contadores de las etapas 136, 140 y 148 son variables, aunque pueden emplearse temporizadores o contadores de software y/o de hardware reales.

Ejemplo 3

La etapa 126 de la figura 2A2 es adecuada independientemente de si el sensor 8 de la figura 1 es inmune o susceptible a ciertos errores de desplazamiento en la detección de la corriente de línea pico (i_peak). Por ejemplo, si el sensor 8 es un sensor de corriente resistivo, entonces el circuito 24 y el ADC 30 son relativamente inmunes a los errores de desplazamiento. Sin embargo, si el sensor 8 es una bobina de Rogowski u otro sensor de corriente di/dt y el circuito 24 proporciona un integrador, entonces el ADC 30 puede ser susceptible a los errores de desplazamiento. La etapa 126 determina si la corriente pico más reciente (i_peak[0]) es suficientemente menor que la corriente de línea pico del semiciclo anterior de la misma polaridad (i_peak[2]). En este caso, esas dos corrientes pico de la misma polaridad tienen el mismo desplazamiento de la misma polaridad. Por lo tanto, el desplazamiento no es un problema.

5

10

15

20

25

30

35

40

45

50

55

60

65

Como alternativa, cuando el sensor 8, el circuito 24 y el ADC 30 son relativamente inmunes a los errores de desplazamiento, la etapa 126 puede determinar si la corriente pico más reciente (i_peak[0]) es suficientemente menor que la corriente de línea pico del semiciclo inmediatamente anterior de polaridad diferente (i_peak[1]).

Ejemplo 4

Como una alternativa a la etapa 116, el factor de potencia no unitario puede determinarse si la corriente de línea con signo (es decir, positiva o negativa) en el cruce por cero de tensión (current_at_voltage_zero_crossing) tenía una polaridad diferente de la que tiene la tensión de línea a neutro 17, por ejemplo, 908 después, en una referencia de polaridad con signo adecuada (es decir, positiva o negativa) (voltage_at_polarity_reference). Tanto en la etapa 116 como en este ejemplo 4, se supone que la determinación del factor de potencia no unitario es indicativa de una operación normal y no de un arco en paralelo.

Se cree que el método desvelado para la detección de fallos de arco en paralelo es altamente fiable e idealmente adecuado para su implementación mediante, por ejemplo, microcontroladores de bajo coste.

Ejemplo 5

Ciertas cargas generan ruido de alta frecuencia que tiene unas líneas base promedio móviles significativamente altas, especialmente durante su puesta en marcha. Con el fin de eliminar el disparo molesto provocado por estos tipos de cargas, la detección de arco en serie se deshabilita preferentemente durante un tiempo predeterminado (por ejemplo, sin limitación, 1 segundo) si el primer promedio móvil o el segundo promedio móvil es mayor que un valor predeterminado (por ejemplo, sin limitación, para una sierra de corte, el promedio móvil aumenta significativamente; los valores predeterminados para los promedios móviles primero y segundo pueden ser 160 y 140, respectivamente).

Ejemplo 6

La información de forma de onda (por ejemplo, 60 Hz) de ciclo de línea se emplea preferentemente para proporcionar una respuesta de disparo adecuada para borrar las pruebas de tiempo. Esto significa que la respuesta de disparo debería basarse en la forma de onda (por ejemplo, 60 Hz) de corriente de carga (no solo el valor pico de corriente, sino el valor de rms, ya que algunas cargas, tal como un atenuador, pueden tener un valor de corriente pico relativamente alto, pero un valor de rms relativamente pequeño) y en el tiempo de disparo necesario en diferentes niveles de corriente en UL 1699. Esto comprueba el valor actual de rms o el valor de corriente de rms promedio de varios ciclos y encuentra el tiempo de disparo necesario. Si el acumulador de caos en serie (series_accum de la etapa 328 de la figura 3E1) es mayor que un umbral de disparo adecuado (por ejemplo, sin limitación, el nivel de contador de disparo de 300 cuentas) antes del tiempo de disparo necesario (por ejemplo, sin limitación, 1 segundo a 5 Arms), entonces se espera sin disparar el disyuntor 2 hasta un tiempo predefinido (por ejemplo, sin limitación, 100 ms para este ejemplo) antes del tiempo de disparo necesario. Si durante este período de espera, se sigue detectando una señal de fallo de arco, entonces se dispara el disyuntor 2. De lo contrario, no se dispara el disyuntor 2 y se reinicia el acumulador de caos en serie a cero.

No se emplea un enfoque “punto-sobre-onda” o un método de identificación de cargas.

Haciendo referencia a las figuras 3A, 3B, 3C1-3C3, 3D y 3E1-3E2, se muestra la rutina de detección de fallos de arco en serie 200. En el 202 de la figura 3A, comienza la rutina 200. A continuación, en 204, se procesan las interrupciones. Estas interrupciones incluyen una interrupción de temporizador interna (de TMR0 72) del |iC 14 de la figura 1, como se explicará, y una interrupción de |iC externa 205 que responde a los cruces por cero de tensión de la tensión de línea a neutro 17. La etapa 204 garantiza que la interrupción externa 205 está habilitada y pendiente, deshabilita la interrupción externa y borra la interrupción pendiente de una manera bien conocida por los expertos en la materia. Si se detecta cualquier interrupción de |iC externa falsa, entonces la rutina 200 se puentea hasta la etapa 356 de la figura 3E2. Después de 204, en 206, se borra un contador (isr_sample_state) que realiza un seguimiento de las muestras de corriente. A continuación, en 208, se determina si se han recogido todas las muestras N (por ejemplo, sin limitación, N = 8 muestras; cualquier cuenta adecuada de muestras). En este caso, la “N” se emplea para contar el número de interrupciones por semiciclo de la tensión fuente. Si es que no, entonces en 210, la próxima interrupción TMR0 se configura para que se produzca. En 212, cualquier interrupción TMR0 pendiente se borra y se habilita la interrupción TMR0 posterior. De lo contrario, si se han recopilado todas las N muestras de corriente en 208, entonces, en 214, con el fin de esperar la siguiente interrupción de |iC externa 205, se borrará cualquier interrupción TMR0 pendiente y se deshabilitarán las interrupciones tMR0 posteriores.

Después de 212 o 214, incluso las etapas 216-232 adquieren datos de ciclo de línea (por ejemplo, sin limitación, 60 Hz). En primer lugar, en 216, se determina si el canal de muestreo predeterminado es el canal de baja corriente (hi_current_sampling_counter = 0). Si es así, entonces en 218, la corriente de línea (i_offset) se muestrea con el canal de baja corriente 219 del ADC 30, y en 220, la referencia de tierra analógica (gnd) del ADC 30 se muestrea con el canal ADC 221. La etapa 222 calcula el valor actual con signo correctamente escalado (i_presente) a partir de la diferencia entre los valores de las etapas 218 y 220. Por otro lado, si el canal de muestreo predeterminado es el

5

10

15

20

25

30

35

40

45

50

55

60

65

canal de corriente alta, entonces en 224, la corriente de línea (i_offset) se muestrea con el canal de ADC de corriente alta 225, y en 226, la referencia de tierra analógica (gnd) del ADC 30 se muestrea con el canal de ADC 221. La etapa 228 calcula el valor actual con signo correctamente escalado (i_presente) a partir de la diferencia entre los valores de las etapas 224 y 226, desplazándose la diferencia a la izquierda 2 bits de ejemplo para proporcionar una escala adecuada. En este caso, en este ejemplo, el “desplazamiento hacia la izquierda en 2” es el resultado de las ganancias de los dos canales de muestreo de corriente de 60 Hz que difieren en un factor de cuatro.

A continuación, después de 222 o 228, la etapa 230 determina si el canal de ADC de baja corriente 219 está probablemente saturado. Por ejemplo, esto se determina si la magnitud del valor actual (i_presente) supera 384. El ADC 30 de ejemplo tiene 10 bits o 1024 cuentas de resolución de amplitud, y una escala de tal manera que un pico de 1 A ~ = 9 A/D cuentas. Una magnitud de “i_present” mayor que 384 corresponde a una magnitud de corriente de línea que es mayor que aproximadamente un pico de 42 A. Por lo tanto, si la magnitud de una muestra individual de una corriente de 60 Hz supera 384 (o aproximadamente un pico de 42 A), el |iP 32 conmuta para muestrear con el canal de corriente de 60 Hz y un pico de 200 A. El valor 384 se eligió arbitrariamente debido a que es el 75 % del valor máximo de cuenta de salida con signo (por ejemplo, 512) del ADC 30. Si la prueba pasa a 230, entonces la variable hi_current_sampling_counter se establece en N1 (por ejemplo, sin limitación, 4; cualquier cuenta adecuada). Esto establece el muestreo de corriente de línea en el canal de aDc de alta corriente 225 durante el resto de este semiciclo y para los siguientes N1 semiciclos.

A continuación, después de 232, o si la prueba falló en 230, incluso las etapas 234-240 de la figura 3B adquieren datos de detector de picos de alta frecuencia (HF). En primer lugar, en 234, se lee la salida de detector de picos de alta frecuencia 60 (HF_peak_hi_freq) desde el canal correspondiente 235 del ADC 41. A continuación, en 236, el detector de picos de alta frecuencia 60 se reinicia mediante la salida de |iC 241. A continuación, en 238, se lee la salida de detector de picos de baja frecuencia 58 (HF_peak_lo_freq) desde el canal correspondiente 239 del ADC 30. A continuación, en 240, el detector de picos de baja frecuencia 58 se reinicia mediante la salida de |iC 237.

Después de 240, la etapa 242 determina si es un momento adecuado para finalizar la adquisición de un “cuenta de HF” en las etapas 244 y 248. La “cuenta de HF” se determina a partir del contador de |iC (TMR1) 74 de la figura 1. Este contador 74 cuenta las salidas de los dos detectores de envolvente 62, 64 que están dentro de los intervalos (es decir, cada prueba de intervalo para la salida de detector de envolvente correspondiente es mayor que un valor mínimo predeterminado y menor que un valor máximo predeterminado) establecidos por los dos detectores de envolvente 62, 64, respectivamente. Los dos comparadores 66, 68 comparan las salidas de detector de envolvente con los valores mínimos predeterminados respectivos REFA, REFB. Cuando una o ambas de las salidas de los dos detectores de envolvente 62, 64 están activas, el contador 74 aumenta.

En 242, se determina el momento apropiado para finalizar la adquisición de la “cuenta de HF” si la variable (isr_sample_state) que realiza un seguimiento de muestras de corriente es igual a un valor adecuado (PROCESS_NOW) (por ejemplo, 8; cualquier valor adecuado). El software para el disyuntor de AFCI 2 está organizado, en general, en dos partes: (1) recopilación de datos; y (2) procesamiento de datos. El procesamiento de datos de AFCI conocido se implementa dentro de un período de interrupción que coincide con el cruce por cero de la tensión de línea a neutro 17. La implementación de software desvelada se diferencia en que permite que se produzca el procesamiento de datos durante cualquier período de interrupción. Por lo tanto, cualquier valor de PROCESS_NOW de 0 a (N-1) debería ser adecuado. Si la prueba pasa a 242, entonces incluso las etapas 244-248 adquieren la “cuenta de HF” para el semiciclo actual y actualizan los valores anteriores para la “cuenta de HF” a partir de un número adecuado de semiciclos anteriores. En primer lugar, la etapa 244 guarda los valores anteriores de la “cuenta HF”. A continuación, en 246, se detiene el contador de |iC (TMR1) 74. A continuación, en 248, se almacena el valor actual del TMR1 (por ejemplo, sin limitación, los bytes alto y bajo del temporizador). A continuación, las etapas 250 y 252 respectivamente borran el contenido y reinician el TMR1. Después de 252, o si la prueba ha fallado en 242, la ejecución se reanuda en el 254 de la figura 3C1 que procesa la información del detector de picos de HF.

Incluso las etapas 254-268 calculan una línea base en 268, es decir, el valor promedio de los últimos ocho valores de la salida de detector de picos de baja frecuencia 58 (HF_yeak_lo_freq) que son menores que un valor umbral adecuado. En primer lugar, en 254, se determina si la presente salida de detector de picos de baja frecuencia (el 238 de la figura 3B) es menor que HF_PEAK_THRESH_Lf_LOWER_LIMIT (por ejemplo, sin limitación, 100, cualquier valor adecuado). Si es que no, entonces la ejecución se reanuda en el 270 de la figura 3C2. De lo contrario, si se ha cumplido la prueba en 254, entonces en 256, el valor actual de la salida de detector de picos de baja frecuencia se agrega a un cómputo (HF_yeak_lo_freq_tally), y en 258, el valor más antiguo de la salida de detector de picos de baja frecuencia (que se apunta por el puntero HF_peak_lo_freq_array_ptr) se resta del cómputo. A continuación, en 260, el valor actual de la salida de detector de picos de baja frecuencia se almacena en una matriz (HF_peak_lo_freq_array) como se indica por el puntero de 258. Este valor actual reemplaza al valor más antiguo en la matriz. A continuación, en 262, el puntero de 258 aumenta. La etapa 264 determina si el puntero de matriz de 258 apunta más allá del final de la matriz comprobando si supera un valor adecuado (por ejemplo, sin limitación, 7, ya que en este ejemplo la matriz es de tamaño 8). Si no es así, la ejecución se reanuda en 268. Si es así, entonces el puntero se borra en 266, con el fin de apuntar al comienzo de la matriz. A continuación, en 268, se calcula una línea

5

10

15

20

25

30

35

40

45

50

55

60

65

base (HF_yeak_lo_freq_baseline) como el promedio de los últimos ocho valores de la salida de detector de picos de baja frecuencia, que son menores que el límite inferior correspondiente de la etapa 254. A continuación, en el 270 de la figura 3C2, se calcula un umbral (HF_yeak_lo_freq_thresh) como la suma del umbral de límite inferior fijo de la etapa 254 más una línea base ponderada adecuadamente (por ejemplo, sin limitación, 3X) de la etapa 268 (3 * HF_peak_lo_freq_baseline).

Incluso las etapas 272-288 calculan una línea de base en 286 de la figura 3C3 que es el valor medio de los últimos ocho valores de la salida de detector de picos de alta frecuencia 60 (HF_peak_hi_freq) que son menores que un valor umbral adecuado. En primer lugar, en 272, se determina si la presente salida de detector de picos de alta frecuencia (el 234 de la figura 3B) es menor que HF_PEAK_ThReSH_HF_LOWER_LIMIT (por ejemplo, sin limitación, 60, cualquier valor adecuado). Si es que no, entonces la ejecución se reanuda en el 288 de la figura 3C3. De lo contrario, si se ha cumplido la prueba en 272, entonces en 274, el valor actual de la salida de detector de picos de alta frecuencia se suma a un cómputo (HF_peak_hi_freq_tally), y en 276, el valor más antiguo de la salida de detector de picos de alta frecuencia (que se apunta por el puntero HF_peak_hi_freq_array_ptr) se resta del cómputo.

A continuación, en 278, el valor actual de la salida de detector de picos de alta frecuencia se almacena en una matriz (HF_peak_hi_freq_array) como se indica por el puntero de 276. Este valor actual reemplaza al valor más antiguo en la matriz. A continuación, en 280, el puntero de 276 aumenta. La etapa 282 de la figura 3C3 determina si el puntero de matriz de 276 apunta más allá del final de la matriz comprobando si supera un valor adecuado (por ejemplo, sin limitación, 7, ya que en este ejemplo la matriz es de tamaño 8). Si no es así, la ejecución se reanuda en 286. Si es así, entonces el puntero se borra en 284, con el fin de apuntar al comienzo de la matriz. A continuación, en 286, se calcula una línea base (HF_peak_hi_freq_baseline) como el promedio de los últimos ocho valores de la salida de detector de picos de alta frecuencia, que son menores que el límite inferior correspondiente de la etapa 272. A continuación, en 288, se calcula un umbral (HF_peak_hi_freq_thresh) como la suma del umbral de límite inferior fijo de la etapa 272 más una línea base ponderada adecuadamente (por ejemplo, sin limitación, 3X) de la etapa 286 (3 * HF_peak_hi_freq_baseline).

A continuación, la etapa 290 compara las salidas de ADC convertidas de los dos detectores de picos de filtro de paso de banda 58, 60 con sus respectivos umbrales de las etapas 270 y 288 para determinar si uno o ambos de los dos valores de corriente de los detectores de picos 58, 60 indican la formación de un arco. En este caso, la salida del detector de picos de filtro de paso de banda de baja frecuencia 58 también se comprueba para garantizar que también es menor que un límite superior (HF_PEAK_THRESH_LF_UPPER_LIMIT) (por ejemplo, sin limitación, 250). Esta última comprobación se realiza para eliminar ciertas cargas que generan señales repetitivas relativamente fuertes a frecuencias relativamente más bajas. Si se pasa esta prueba, entonces aumenta un cómputo de picos de HF (HF_peak_tally_present) para el semiciclo actual en un valor adecuado (SERIES_ACCUM_RATE) (por ejemplo, sin limitación, 20) en 292. En este ejemplo, no hay un umbral superior para las frecuencias relativamente más altas. Esto se debe a que ciertas cargas (no mostradas) generan señales repetitivas que pueden ser más altas que el umbral superior en las frecuencias relativamente más bajas.

Después de 292, o si la prueba ha fallado en 290, el valor de pico de la corriente de línea se captura incluso en las etapas 294-302 de la figura 3D. En 294, se determina si el valor actual escalado (i_present) de las etapas 222 o 228 (figura 3A) es negativo. Si no es así, entonces el valor absoluto de la corriente (i_abs_present) es simplemente el mismo que el valor actual en 296. De lo contrario, el valor absoluto de la corriente (i_abs_present) es el negativo de ese valor actual en 298. Después de 296 o 298, en 300, se determina si el valor absoluto de la muestra de corriente actual es mayor que el contenido de una variable de detector de picos (i_peak_present). Si es así, entonces la variable de detector de picos se establece igual al valor absoluto de la muestra de corriente actual en 302. A continuación, después de 302 o si la prueba falla en 300, incluso las etapas 304-318 realizan el procesamiento de diversos datos para la rutina de detección de arco en serie de las figuras 3E1- 3E2.

En 304, se determina si es un momento apropiado para realizar el algoritmo de detección de arco en serie 305 de la figura 3E1. Esto se determina si el contador (isr_sample_state) que realiza un seguimiento de las muestras actuales es igual a un valor adecuado (PROCESS_NOW). Hay 8 muestras de ejemplo por semiciclo. El procesamiento de datos que se produce cuando “isr_sample_state" es igual a “PROCESS_NOW” que se produce después de cada 8 períodos de muestreo.

Si la prueba falla en 304, entonces, la ejecución se reanuda en la etapa 342 de la figura 3E2. Por otro lado, en 308, el valor actual del “cómputo de pico de HF” (HF_peak_tally_present) de la etapa 292 de la figura 3C3 se inserta en una pila FIFO correspondiente. HF_peak_tally_present es un cómputo en ejecución que indica el número de mínimos y máximos locales que se producen en el semiciclo anterior de polaridad similar. Esto es un recipiente temporal para el semiciclo anterior y se colocará en el recipiente de disparo si se cumplen ciertas condiciones.

Haciendo referencia de nuevo a las etapas 290 y 292 de la figura 3C3, “HF_peak_tally_present” es un cómputo que se ejecuta temporalmente el número de veces que las condiciones especificadas en la etapa 290 son verdad dentro de un semiciclo dado. Cuando se finaliza este valor (durante el procesamiento de datos, que se produce durante un intervalo de muestreo por semiciclo, al final de la muestra cuando “isr_sample_state” es igual a “PROCESS_NOW”), el valor de “HF_peak_tally_present” se transfiere a la matriz FIFO “HF_peak_tally". En 308, este valor se transfiere a

5

10

15

20

25

30

35

40

45

50

55

60

65

HF_peak_tally[0] después de que se complete el semiciclo actual. A continuación, en 310, se borra el valor actual del “cómputo de pico de HF”. A continuación, en 312, el valor actual de la corriente pico (i_peak_present) de 302 se colocará en una pila FIFO correspondiente. A continuación, en 314, se borra el valor actual de la corriente pico (i_peak_present). A continuación, en 316, se determina si el canal de corriente alta se selecciona determinando si la variable hi_current_sampling_counter es mayor que cero. Si es así, entonces esa variable, que realiza un seguimiento del número de semiciclos del muestreo de canal de corriente alta, se reduce en 318. La intención es muestrear la corriente de 60 Hz durante unos pocos semiciclos (por ejemplo, N1 = 4) de las muestras en el canal ADC de baja resolución y alta corriente antes de volver a conmutar al canal de ADC de alta resolución y baja corriente.

Después de 318, o si la prueba ha fallado en 316, comienza la rutina de fallo de arco en serie 305 de la figura 3E1. En primer lugar, en 319, se determina si la corriente de línea pico actual (i_peak[0]) es mayor que un umbral adecuado (SERIES_AMPLITUDE_INHIBIT_THRESH) (por ejemplo, sin limitación, 30 Arms o un pico de 42,4 A). Si es así, entonces en 320, un temporizador de inhibición de amplitud en serie (series_amplitude_inhibit_timer) se establece en un valor adecuado para inhibir la protección de arco en serie (por ejemplo, sin limitación, 24 semiciclos o 200 ms). De lo contrario, en 322, se determina si el temporizador de inhibición de la amplitud en serie es mayor que cero. Si es así, entonces en 324, el temporizador de inhibición de amplitud en serie disminuye. A continuación en 326, que se produce después de 320, 324 o si la prueba ha fallado en 322, se determina si se forman arcos en serie buscando caos de contador y que no haya corrientes pico de ciclo de línea más recientes mayores que el umbral de 319. En este caso, para pasar la prueba, el temporizador de inhibición de amplitud en serie es cero, el valor actual del “cómputo de pico de HF” (HF_peak_ tally[0]) de la etapa 308 (figura 3D) es distinto de cero, y existe caos de contador ya que se determina por el valor actual del “contador de HF” de la etapa 248 (figura 3B) que es diferente del valor inmediatamente anterior del “contador de HF” de polaridad similar (HF_count[2]). Si es así, entonces en 328, los contenidos del valor actual de “cómputo de pico de HF” se suman a un acumulador de caos en serie (series_accum). Si no es así, entonces en 330, el acumulador de caos en serie se reduce en una tasa de caída adecuada (SERIES_DECAY_RATE) (porejemplo, sin limitación, 8, cualquier valor adecuado).

Después de 328 o 330, en 332, se determina si el acumulador de caos en serie es negativo. Si es así, entonces el acumulador de caos en serie se pone a cero en 334. A continuación, en 336, que se produce después de 334 o si la prueba ha fallado en 332, la rutina de fallo de arco en serie 305 determina si se ha producido una condición peligrosa en forma de un fallo de arco en serie comprobando si el acumulador de caos en serie es mayor que un umbral de disparo adecuado (SERIES_TRIP_LEVEL) (por ejemplo, sin limitación, 300; cualquier valor adecuado). Si es así, entonces el disyuntor 2 se dispara ajustando como verdadera la salida 38 (SCR_GATE) (figura 1).

A continuación, en 342 de la figura 3E2, que se produce después de 338 o si la prueba ha fallado en 336, aumenta el índice de muestreo (isr_sample_state) de 206 (figura 3A). A continuación, en 346, se determina si la siguiente interrupción debería ser una interrupción de temporizador (de TMR0 72) comprobando si el índice de muestreo (isr_sample_state) de 206 (figura 3A) es menor que N-1. Si es así, entonces en 348, la interrupción de |iC externa 205 se deshabilita y cualquier interrupción de |iC externa pendiente se borra. De lo contrario, la siguiente interrupción debería ser la interrupción de |iC externa 205, y la etapa 350 borra cualquier interrupción |iC externa pendiente y habilita las interrupciones |iC externas posteriores. A continuación, después de 348 o 350, en 352, se borran todas las interrupciones TMR0 pendientes. Finalmente, cualquier interrupción posterior se habilita en 356 antes de que la rutina termine en 358. Las etapas 348, 350, 352, 356 manejan elegantemente cualquier interrupción que se produzca inesperadamente.

Ejemplo 7

Preferentemente, el |iP 32 de la figura 1 está estructurado para introducir una “fluctuación” en los tiempos de muestreo de datos de otro modo periódicos de las salidas de los detectores de pico 58, 60 a medida que se detectan a través de los canales de ADC respectivos 239, 235. Un enfoque para eliminar las señales de alta frecuencia repetitivas generadas por ciertas cargas, tales como atenuadores, es comprobar si la variación entre dos valores pico adyacentes cae dentro de un intervalo predefinido, tal como un 5 %. Si la variación cae dentro del intervalo predefinido, entonces la señal pico detectada no se contará como una señal generada de fallo de arco. La “fluctuación” elimina la indicación de arco en serie falsa debido a grandes variaciones constantes entre dos valores pico adyacentes provocados por la interrupción de temporizador periódica a partir del temporizador de |iP TMP0 72. Cuando el disyuntor 2 protege un atenuador (no mostrado) y una carga de iluminación incandescente (no mostrada), el pulso de alta frecuencia asociado con el encendido de la corriente de atenuador coincide ocasionalmente con el momento en el que se reinician los detectores de pico de alta frecuencia 58, 60 (o se fijan a cero voltios) mediante las salidas de |iP respectivas 237, 241. Cuando esto sucede, los detectores de pico 58, 60 no registran el valor pico completo del encendido de atenuador. La introducción de la “fluctuación” (es decir, unas variaciones aleatorias) en el tiempo de los intervalos de muestreo de otro modo periódicos intenta garantizar que el reinicio periódico de los detectores de pico 58, 60 coincida con poca frecuencia con el encendido de cualquier carga de atenuador.

Como alternativa, como se muestra en 326 de la figura 3E1, esta función se consigue mediante las salidas de contador (|HF_count[0] - HF_count[2] | > 1).

5

10

15

20

25

30

35

40

45

50

55

Haciendo referencia a la figura 4, se muestra la rutina de detección de fallos de arco en paralelo/en serie 400. Después de comenzar en 402, en 403, se determina si la corriente de carga pico (por ejemplo, 60 Hz) detectada por el sensor de corriente 8 es mayor que, por ejemplo, un pico de 42 A. Si es así, entonces en 404, la rutina de detección de fallos de arco en paralelo 34 de las figuras 2A1-2A2 y 2B está habilitada y la rutina de detección de fallos de arco en serie 200 de las figuras 3A, 3B, 3C1-3C3, 3D y 3E1-3E2 está deshabilitada durante un tiempo predeterminado (por ejemplo, sin limitación, un número de segundos, al menos un segundo). Si al final del tiempo predeterminado, la corriente pico es todavía más alta que un pico de 42 A, entonces la rutina de detección de fallos de arco en paralelo 34 continuará habilitada y la rutina de detección de fallos de arco en serie 200 se deshabilitará nuevamente durante el tiempo predeterminado. Por otro lado, si la prueba falla en 403, entonces, en 405, se habilita la rutina de detección de fallos de arco en serie 200 y la rutina de detección de fallos de arco en paralelo 34 se deshabilita durante el tiempo predeterminado. Si al final del tiempo predeterminado, la corriente pico es aún menor que un pico de 42 A, entonces la rutina de detección de fallos de arco en serie 200 continuará habilitada y la rutina de detección de fallos de arco en paralelo 34 se deshabilitará nuevamente durante el tiempo predeterminado. Después de 404 o 405, si la rutina habilitada de entre las rutinas 34 y 200 determina un fallo de arco en paralelo o en serie correspondiente en 406 y 408, respectivamente, entonces el disyuntor 2 se dispara en 410. De lo contrario, se repite la etapa 403.

En la rutina 400, se emplea un valor de corriente de carga pico predeterminado (por ejemplo, sin limitación, un pico de 42 A). Por debajo de este valor, se habilita la detección de fallos de arco de baja corriente que usa el “ruido” de corriente de alta frecuencia asociado con tales arcos y se deshabilita la detección de fallos de arco en paralelo de alta corriente que usa la corriente de carga junto con el factor de potencia durante el tiempo predeterminado. De lo contrario, por encima de este valor, se deshabilita la detección de fallos de arco en serie de baja corriente que usa el “ruido” de corriente de alta frecuencia asociado con tales arcos durante el tiempo predeterminado y se habilita la detección de fallos de arco en paralelo de alta corriente que usa la corriente de carga junto con el factor de potencia.

Ejemplo 8

Aunque la figura 1 muestra dos (N = 2) filtros de paso de banda 54, 56, la invención puede aplicarse a cualquier número adecuado (N) de filtros de paso de banda. Como ejemplos no limitantes, si N = 1, entonces la frecuencia (f1) del único filtro de paso de banda es: 100 kHz < f1 < 1 MHz; si N = 2, entonces las frecuencias (f1 y f2) de los dos filtros de paso de banda son: 80 kHz < f1 < 300 kHz, y 700 kHz < f2 < 1 MHz; y si N = 3, entonces las frecuencias (f1, f2 y f3) de los tres filtros de paso de banda son: 80 kHz < f1 < 300 kHz, 400 kHz < f2 < 600 kHz y 700 kHz < f3 < 1 MHz.

Ejemplo 9

Para N = 1, la única frecuencia (f1) debería ser capaz de proporcionar indicaciones adecuadas para detectar un fallo de arco mientras que no se producen disparos molestos en las cargas eléctricas. En el caso de dos frecuencias (N = 2), las señales tanto en f1 como f2 se usan para disparar el disyuntor 2 usando una función “or”. Si N = 1, entonces solo dependerá de la señal en f1 para disparar el disyuntor 2.

Ejemplo 10

Para N = 3, pueden emplearse tres intervalos adecuados de frecuencias (f1, f2 y f3). Como otro ejemplo no limitante, 10 kHz < f1 < 80 kHz, 800 kHz < f2 < 1 MHz y 1,9 MHz < f3 < 2 MHz.

Aunque se desvelan los contactos separables 4, pueden emplearse contactos separables de estado sólido adecuados. Por ejemplo, el disyuntor desvelado 2 incluye un mecanismo de interruptor de circuito adecuado, tal como los contactos separables 4 que se abren y se cierran mediante el mecanismo operativo 6, aunque la invención puede aplicarse a una amplia gama de mecanismos de interrupción de circuito (por ejemplo, sin limitación, conmutadores de estado sólido o FET; contactos de contactores) y/o dispositivos de control/protección basados en estado sólido (por ejemplo, sin limitación, unidades; arrancadores suaves).

Aunque las realizaciones específicas de la invención se han descrito en detalle, se apreciará por los expertos en la materia que diversas modificaciones y alternativas a esos detalles podrían desarrollarse en vista de las enseñanzas generales de la divulgación. En consecuencia, las disposiciones específicas desveladas tienen la intención de ser solo ilustrativas y no limitativas en cuanto al alcance de la invención al que se debe dar la amplitud completa de las reivindicaciones adjuntas y cualquiera y todos los equivalentes de las mismas.

Claims (11)

1. 5

   10

   15

   20

   25

   30

   35

   40

   45

   50

   55

   60

   65

   REIVINDICACIONES

   1. Un interruptor de circuito de fallo de arco (2) que comprende:

   unos contactos separables (4); un conductor neutro (27);

   un mecanismo operativo (6) estructurado para abrir y cerrar dichos contactos separables;

   al menos un sensor de corriente (8, 50, 52) estructurado para detectar la corriente que fluye a través de dichos contactos separables y emitir un valor de corriente detectada; y

   un procesador (14) que comprende una primera rutina (34) estructurada para proporcionar detección de fallos de arco en paralelo, una segunda rutina (200) estructurada para proporcionar detección de fallos de arco en serie y una tercera rutina (400) estructurada para habilitar (404) dicha primera rutina y deshabilitar dicha segunda rutina cuando dicho valor de corriente detectada es mayor que un valor predeterminado y habilitar (405) dicha segunda rutina y deshabilitar dicha primera rutina cuando dicho valor de corriente detectada es menor que dicho valor predeterminado,

   en el que dicho procesador (14) está estructurado para funcionar conjuntamente con uno de dichos al menos un sensor de corriente para determinar y almacenar una pluralidad de valores pico del valor de corriente detectada para una pluralidad de semiciclos de dicha corriente que fluye a través de dichos contactos separables; en el que dicha primera rutina (34) está estructurada además para determinar: (a) si (134) se produce una primera pluralidad predeterminada de dichos semiciclos de dicha corriente en sucesión y corresponde a un factor de potencia no unitario, y para inhibir de manera receptiva (136) dicha detección de fallos de arco en paralelo durante un primer tiempo predeterminado, y (b) si (138) se produce una segunda pluralidad predeterminada de dichos semiciclos de dicha corriente en sucesión y cada uno de dicha segunda pluralidad predeterminada de dichos semiciclos de dicha corriente tiene una amplitud pico menor que la de uno de dichos semiciclos inmediatamente anterior de dicha corriente de polaridad similar o de polaridad diferente, y para inhibir de manera receptiva (140) dicha detección de fallos de arco en paralelo durante un segundo tiempo predeterminado; y en el que dicho procesador está estructurado además (144) para determinar que dicha detección de fallos de arco en paralelo no se inhibe tanto para dicho primer tiempo predeterminado como para dicho segundo tiempo predeterminado, y para indicar de manera receptiva (146) que al menos uno de dichos semiciclos de dicha corriente que tiene una amplitud pico mayor que o igual a una cantidad predeterminada es un arco en paralelo.
2. 2. El interruptor de circuito de fallo de arco (2) de la reivindicación 1, en el que dicho procesador está estructurado además para indicar (166) una fallo de arco en paralelo en respuesta a una pluralidad predeterminada de apariciones de dicho arco en paralelo, estando cada una de dichas apariciones separadas entre sí por no más de un tercer tiempo predeterminado (148).
3. 3. El Interruptor de circuito de fallo de arco (2) de la reivindicación 1, en el que dicho procesador está estructurado además (24, 30) para detectar un cruce por cero de una tensión de línea a neutro entre uno de dichos contactos separables y dicho conductor neutro, y para determinar (114, 116, 118, 120) si dicho valor de corriente detectada corresponde a un factor de potencia no unitario para cada uno de dichos semiciclos de dicha corriente.
4. 4. Un interruptor de circuito de fallo de arco (2) de la reivindicación 1, en el que dicho interruptor de circuito de fallo de arco es para un circuito de potencia de corriente alterna que incluye una pluralidad de semiciclos; en el que dicho valor predeterminado es el primer valor predeterminado; y en el que dicho interruptor de circuito de fallo de arco comprende además:

   un primer filtro de paso de banda (54) que funciona junto con uno de dicho al menos un sensor de corriente para emitir una primera banda de paso que tiene un primer intervalo de frecuencias de dicha corriente detectada; un segundo filtro de paso de banda (56) que funciona junto con uno de dicho al menos un sensor de corriente para emitir una segunda banda de paso que tiene un segundo intervalo de frecuencias de dicha corriente detectada, no superponiéndose dicho segundo intervalo de frecuencias y siendo mayor que dicho primer intervalo de frecuencias;

   un primer detector de pico (58) que funciona junto con dicho primer filtro de paso de banda para detectar una pluralidad de primeros valores de corriente pico de dicha primera banda de paso;

   un segundo detector de pico (60) que funciona junto con dicho segundo filtro de paso de banda para detectar una pluralidad de segundos valores de corriente pico de dicha segunda banda de paso;

   un primer detector de envolvente (62) que funciona junto con dicho primer filtro de paso de banda para detectar una pluralidad de primeras apariciones de dicha primera banda de paso que están dentro de un primer intervalo predeterminado de magnitudes;

   un segundo detector de envolvente (64) que funciona junto con dicho segundo filtro de paso de banda para detectar una pluralidad de segundas apariciones de dicha segunda banda de paso que están dentro de un segundo intervalo predeterminado de magnitudes; y

   un contador (74) estructurado para contar dichas apariciones primera y segunda,

   en el que dicha segunda rutina está estructurada además para deshabilitar (319, 320) dicha detección de arco en serie cuando la corriente detectada (i_peak) es mayor que un segundo valor predeterminado,

   5

   10

   15

   20

   25

   30

   35

   40

   45

   50

   55

   60

   65

   en el que dicho procesador funciona junto con dicho contador para determinar (244, 246, 248) una pluralidad de cuentas (HF_count) a partir de dicho contador para dichos semiciclos,

   en el que dicho procesador funciona además junto con dichos detectores de pico primero y segundo para determinar (290, 292, 308) una pluralidad de cómputos (HF_peak_tally) que responden a uno de dichos primeros valores de corriente pico que superan un primer umbral para dichos semiciclos o uno de dichos segundos valores de corriente pico que superan un segundo umbral para dichos semiciclos,

   en el que dicho procesador está estructurado para determinar (326) la presencia de formación de arcos en serie en dicho circuito de potencia a partir de: (1) dicha corriente detectada (i_peak) que es menor que dicho segundo valor predeterminado durante al menos un tiempo predeterminado (319), (2) el cómputo (HF_peak_tally[0]) para una corriente de dichos semiciclos que no es cero, y (3) la cuenta (HF_count[0]) de dicho contador para la una corriente de dichos semiciclos que es diferente de la cuenta (HF_count[2]) de dicho contador para uno inmediatamente anterior de dichos semiciclos de polaridad similar en al menos un tercer valor predeterminado, y en el que dicho procesador está estructurado además para aumentar (328) un acumulador de caos en serie (serie_accum) que responde a dicha presencia de formación de arcos en serie.
5. 5. Un método para detectar fallos de arco en paralelo o fallos de arco en serie para un circuito de potencia de corriente alterna, comprendiendo dicho método:

   detectar la corriente (8) que fluye a través de dicho circuito de potencia de corriente alterna y emitir un valor de corriente detectada (28);

   proporcionar (34) una detección de fallos de arco en paralelo; proporcionar (200) una detección de fallos de arco en serie;

   habilitar (403, 405, 408) dicha detección de fallos de arco en paralelo y deshabilitar dicha detección de fallos de arco en serie durante un tiempo predeterminado cuando dicho valor de corriente detectada es mayor que un valor predeterminado;

   de lo contrario, habilitar (403, 405, 408) dicha detección de fallos de arco en serie y deshabilitar dicha detección de fallos de arco en paralelo durante un tiempo predeterminado cuando dicho valor de corriente detectada es menor que dicho valor predeterminado;

   (a) detectar (8, 24, 30, 32) una pluralidad de semiciclos de corriente que fluye en dicho circuito de potencia;

   (b) proporcionar (34) dicha detección de fallos de arco en paralelo de dicha corriente que fluye en dicho circuito de potencia;

   (c) ignorar (106, 144) cualquiera de dichos semiciclos de corriente que tienen una amplitud pico menor que una cantidad predeterminada;

   (d) determinar:

   (i) si (134) una primera pluralidad predeterminada de dichos semiciclos de corriente se producen en sucesión y tienen un factor de potencia no unitario e inhiben de manera receptiva (136) dicha detección de fallos de arco en paralelo durante un primer tiempo predeterminado, y

   (ii) si (138) una segunda pluralidad predeterminada de dichos semiciclos de corriente se producen en sucesión y cada uno de dicha segunda pluralidad predeterminada de dichos semiciclos de corriente tiene una amplitud pico menor que la de uno inmediatamente anterior de dichos semiciclos de corriente de polaridad similar o de polaridad diferente, e inhiben de manera receptiva (140) dicha detección de fallos de arco en paralelo durante un segundo tiempo predeterminado; y

   (e) determinar (144) si no se cumplen dicha (c) ignorar y dicha (d) determinar, e indicar de manera receptiva (146) que al menos uno de dichos semiciclos de corriente, que tiene una amplitud pico mayor o igual que dicha cantidad predeterminada, es un arco en paralelo.
6. 6. El método de la reivindicación 5 que comprende además

   contar (146) las apariciones de dicho arco en paralelo, que están separadas entre sí por no más de un tercer tiempo predeterminado; e

   indicar (166) un fallo de arco en paralelo en respuesta a una pluralidad predeterminada de dichas apariciones de dicho arco en paralelo, que están cada una separadas entre sí por no más de dicho tercer tiempo predeterminado.
7. 7. El método de la reivindicación 5 que comprende además

   determinar (134) dicho (i) si se produce una primera pluralidad predeterminada de dichos semiciclos de corriente en sucesión y tienen un factor de potencia no unitario, con el fin de distinguir un transitorio de corriente de irrupción de arranque de motor de un fallo de arco en paralelo.
8. 8. El método de la reivindicación 5 que comprende además

   determinar (138) dicho (ii) si se produce una segunda pluralidad predeterminada de dichos semiciclos de corriente en sucesión y cada uno de dicha segunda pluralidad predeterminada de dichos semiciclos de corriente tiene una amplitud pico menor que la de uno inmediatamente anterior de dichos semiciclos de corriente de polaridad similar o de polaridad diferente, con el fin de distinguir una corriente de irrupción de atenuador incandescente de un fallo de arco en paralelo.

   5

   10

   15

   20

   25

   30

   35

   40
9. 9. El método de la reivindicación 5 que comprende además emplear una tensión que tiene un cruce por cero de tensión; y

   determinar (116), para cada uno de dichos semiciclos, si dicha corriente que fluye en dicho circuito de potencia en el cruce por cero de tensión tiene una polaridad diferente que dicha corriente que fluye en dicho circuito de potencia aproximadamente 90 grados después de dicho cruce por cero de tensión, e indicar de manera receptiva (118) un factor de potencia no unitario.
10. 10. El método de la reivindicación 5 que además comprende:

    emplear un primer filtro de paso de banda (54) para emitir una primera banda de paso que tiene un primer intervalo de frecuencias de dicho valor de corriente detectada;

    emplear un segundo filtro de paso de banda (56) para emitir una segunda banda de paso que tiene un segundo intervalo de frecuencias de dicho valor de corriente detectada, no superponiéndose dicho segundo intervalo de frecuencias y siendo mayor que dicho primer intervalo de frecuencias;

    detectar (58) una pluralidad de primeros valores de corriente pico de dicha primera banda de paso; detectar (60) una pluralidad de segundos valores de corriente pico de dicha segunda banda de paso; detectar (62) una pluralidad de primeras apariciones de dicha primera banda de paso que está dentro de un primer intervalo predeterminado de magnitudes;

    detectar (64) una pluralidad de segundas apariciones de dicha segunda banda de paso que está dentro de un segundo intervalo predeterminado de magnitudes;

    contar (74) dichas apariciones primera y segunda y emitir un valor de cuenta; emplear como dicho valor predeterminado un primer valor predeterminado;

    proporcionar (32) dicha detección de arco en serie (326, 328) y deshabilitar (319, 320) dicha detección de arco en serie cuando dicho valor de corriente detectada (i_peak) es mayor que un segundo valor predeterminado; determinar (244, 246, 248) una pluralidad de cuentas (HF_count) a partir de dicho valor de cuenta para dichos semiciclos;

    determinar (290, 292, 308) una pluralidad de cómputos (HF_peak_tally) que responden a uno de dichos primeros valores de corriente pico que supera un primer umbral para dichos semiciclos o uno de dichos segundos valores de corriente pico que supera un segundo umbral para dichos semiciclos;

    determinar (326) la presencia de formación de arcos en serie en dicho circuito de potencia a partir de: (1) dicho valor de corriente detectada (i_peak) que es menor que dicho segundo valor predeterminado durante al menos un primer tiempo predeterminado (319), (2) el cómputo (HF_peak_tally[0]) para una corriente de dichos semiciclos que no es cero, y (3) la cuenta (HF_count[0]) para la una corriente de dichos semiciclos que es diferente de la cuenta (HF_count[2]) para uno inmediatamente anterior de dichos semiciclos de polaridad similar en al menos un tercer valor predeterminado; y

    aumentar (328) un acumulador de caos en serie que responde a dicha presencia de formación de arcos en serie.
11. 11. El método de la reivindicación 10 que comprende además

    determinar (336) la aparición de un fallo de arco en serie cuando dicho acumulador de caos en serie es mayor que un cuarto valor predeterminado e interrumpir de manera receptiva (338) dicha corriente que fluye a través de dicho circuito de potencia.