ES2609527T3

ES2609527T3 - Descodificador y codificador y procedimientos para codificar una secuencia de vídeo

Info

Publication number: ES2609527T3
Application number: ES13814110.6T
Authority: ES
Inventors: Jonatan Samuelsson; Rickard Sjöberg
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 2013-01-16
Filing date: 2013-12-18
Publication date: 2017-04-20
Anticipated expiration: 2033-12-18
Also published as: US9998758B2; CN104937942B; US20230421805A1; PT3119089T; PL3119089T3; US11818392B2; CN104937942A; US20200036999A1; US20210227255A1; PT2946556T; ES2687768T3; EP3119089A1; JP5897236B1; NZ708943A; US20150208064A1; HUE040200T2; EP3399746A1; US11284106B2; US9300965B2; US20180270505A1

Abstract

Un procedimiento, llevado a cabo por un codificador (80), para codificar una secuencia de vídeo en un tren de bits, en donde el tren de bits es un tren de bits que cumple con la norma de Codificación de Vídeo de Alta Eficiencia "HEVC", en donde el procedimiento se caracteriza por, cuando se codifica una imagen actual de la secuencia de vídeo: calcular (301) una indicación a una imagen de referencia anterior, en donde la imagen de referencia anterior se sitúa antes de la imagen actual en el orden de descodificación, en donde la imagen de referencia anterior es, con respecto a la imagen actual, una imagen de referencia inmediatamente anterior, en el orden de descodificación, con una identidad temporal igual a cero; crear (302) un primer conjunto de indicadores a imágenes anteriores, en donde el primer conjunto comprende: la indicación de la imagen de referencia anterior, un segundo conjunto de indicadores a todas las imágenes de referencia incluidas en un primer conjunto de imágenes de referencia, "RPS", de la imagen de referencia anterior, y un tercer conjunto de indicadores a todas las imágenes que suceden a la imagen de referencia anterior en el orden de descodificación y preceden a la imagen actual en el orden de descodificación; y cuando una imagen de referencia de largo plazo de un segundo RPS de la imagen actual posee unos bits menos significativos de un recuento de orden de imágenes, para lo cual más de una de las imágenes indicadas en el primer conjunto comparten el mismo valor de los bits menos significativos del recuento de orden de imágenes que la imagen de referencia de largo plazo, establecer (303) una marca para la imagen de referencia de largo plazo, en donde la marca indica la utilización de un ciclo de recuento de orden de imágenes y unos bits menos significativos del recuento del orden de imágenes para indicar la imagen de referencia de largo plazo del segundo RPS.

Description

imagen1

Tabla 1 – Sintaxis de cabecera de rebanada de RPS

slice: _segment_header( ) { Descriptor

...

if( !IdrPicFlag ) {

pic_order_cnt_lsb: u(v)

short_term_ref_pic_set_sps_flag: u(1)

if( !short_term_ref_pic_set_sps_flag)

short_term_ref_pic_set( num_short_term_ref_pic_sets )

else

short_term_ref_pic_set_idx: u(v)

if( long_term_ref_pics_present_flag ) {

if( num_long_term_ref_pics_sps > 0 )

num_long_term_sps: ue(v)

num_long_term_pics: ue(v)

for( i = 0; i < num_long_term_sps + num_long_term_pics; i++ ) {

if( i < num_long_term_sps )

It_idx_sps[ i ]: u(v)

else {

poc_lsb_lt[ i ]: u(v)

used_by_curr_pic_lt_flag[ i ]: u(l)

}

delta_poc_msb_present_flag[ i ]: u(1)

if( delta_poc_msb_present_flag[ i ] )

delta_poc_msb_cycle_lt[ i ]: ue(v)

}

}

Si delta_poc_msb_present_flag es igual a 0, la imagen de largo plazo se indica únicamente mediante la parte lsb de su POC. Si delta_poc_msb_present_flag es igual a 1, la imagen de largo plazo se indica mediante el POC completo, es decir, la parte de lsb del POC y un ciclo de msb del POC usado para calcular la parte de msb del POC. Un

5 delta_poc_msb_present_flag igual a 1 permite que dos imágenes de largo plazo compartan los mismos lsb del POC. Actualmente, el estándar HEVC exige que delta_poc_msb_present_flag sea igual a 1 siempre que existan al menos dos imágenes de referencia en la DPB con los mismos lsb del POC. Esto queda restringido por la siguiente frase del borrador de la especificación de la HEVC, en la que DeltaPocLt es una lista que contiene todos los lsb de POC de imágenes de largo plazo del RPS:

10 delta_poc_msb_present_flag[ i ] será igual a 1 cuando haya más de una imagen de referencia en la memoria intermedia de imágenes descodificadas con módulo de recuento de orden de imágenes MaxPicPrderCntLsb igual a

imagen2

imagen3

imagen4

10

15

20

25

30

35

40

45

Breve descripción de los dibujos

Los diversos aspectos de las realizaciones descritas en la presente memoria, incluidas sus características y ventajas particulares, se entenderán fácilmente gracias a la siguiente descripción detallada y los dibujos adjuntos, en los que:

la figura 1 es una vista general esquemática de un sistema ejemplar en el que se pueden aplicar las realizaciones de la presente memoria,

la figura 2 es un diagrama de bloques que ilustra la relación entre el recuento de orden de imágenes, orden de descodificación y conjunto de imágenes de referencia,

la figura 3 es un esquema de señalización y diagrama de flujo esquemático combinados que ilustran realizaciones de los procedimientos cuando se llevan a cabo en el sistema de acuerdo con la figura 1,

la figura 4 es un diagrama de flujo que ilustra realizaciones del procedimiento del codificador,

la figura 5 es otro diagrama de flujo que ilustra realizaciones del procedimiento del codificador,

la figura 6 es un diagrama de bloques que ilustra realizaciones del codificador,

la figura 7 es otro diagrama de bloques que ilustra realizaciones del codificador,

la figura 8 es otro diagrama de bloques que ilustra realizaciones del codificador,

la figura 9 es un diagrama de flujo que ilustra realizaciones del procedimiento del descodificador,

la figura 10 es un diagrama de bloques que ilustra realizaciones del descodificador,

la figura 11 es otro diagrama de bloques que ilustra realizaciones del descodificador, y

la figura 12 es otro diagrama de bloques que ilustra realizaciones del descodificador.

Descripción detallada

A lo largo de la siguiente descripción, se han usado números de referencia similares para indicar elementos, unidades, módulos, circuitos, nodos, partes, elementos o características similares, donde corresponda. En las figuras, algunas características que aparecen en algunas realizaciones pueden venir indicadas por líneas discontinuas.

La figura 1 ilustra una situación en la que las realizaciones de la presente memoria se aplican en un sistema ejemplar 100. El sistema comprende un descodificador 50 y un codificador 80.

El descodificador 50 y/o el codificador 80 pueden venir incluidos en módulos conectables al televisor, reproductores/grabadores de vídeo, tales como videocámaras, reproductores de Blu-Ray, reproductores de DVD, centros multimedia, reproductores multimedia y similares.

La figura 2 ilustra las relaciones entre el Recuento de Orden de Imágenes (POC), orden de descodificación y Conjunto de Imágenes de Referencia (RPS). Para descodificar una imagen, se utilizan 201-207 algunas de las denominadas imágenes de referencia como imágenes de referencia. Como ejemplo, para la descodificación de imagen con POC = 1, se utilizan 201, 202 las imágenes POC = 0 y POC = 2 como imágenes de referencia. Un Conjunto de Imágenes de Referencia (RPS) incluye valores de POC de estas imágenes de referencia, por ejemplo, RPS = [0, 2]. Obsérvese que el RPS puede comprender más imágenes que las indicadas aquí para la imagen POC = 1.

Los valores de POC se refieren a un orden en el que se deben emitir las imágenes de una secuencia de vídeo codificada o visualizarlas cuando se muestran a un observador, por ejemplo, un usuario, una persona, un detector y similares. El valor de POC se indica en una cabecera de rebanada de una imagen actual.

El orden de descodificación hace referencia a un orden en el que se deben descodificar las imágenes de una secuencia de vídeo codificada. En la figura 2, las imágenes “b” requieren que las imágenes “B” se descodifiquen antes de que se puedan descodificar las imágenes “b”.

Atendiendo a la figura 2, la imagen con POC = 1 es una imagen anterior a la imagen con POC = 2 con respecto al POC, u orden de emisión, ya que 1 < 2. No obstante, la imagen “B” con POC = 2 es una imagen anterior a la imagen “b” con POC = 1 con respecto al orden de descodificación, tal como se describe anteriormente.

El Conjunto de Imágenes de Referencia (RPS) se refiere a qué imágenes deben mantenerse marcadas como imágenes de referencia. Esto significa que, para una imagen actual, su descodificación no tiene que utilizar todas las imágenes de referencia contenidas en la DPB, por ejemplo, algunas imágenes pueden marcarse como imágenes de referencia para un uso posterior. Por tanto, para una imagen con POC = 1, tenemos que el RPS es [0, 2], ya que las

10

15

20

25

30

35

40

45

50

flechas de la figura 2 indican que es necesario descodificar las imágenes con POC = 0 y POC = 2 antes de poder descodificar la imagen con POC = 1. En la práctica, el RPS de la imagen con POC = 1 también debe incluir POC = 4, ya que esa imagen se utiliza cuando se descodifica la imagen con POC = 3.

Además, se ilustra una primera capa temporal t0 con identidad temporal igual a cero. También se muestran capas temporales t1 y t2 cada vez más altas. Una finalidad de las capas temporales es la de dividir las imágenes en capas, de manera que se pueda eliminar una capa temporal superior, por ejemplo, de un tren de bits, sin afectar a la descodificabilidad de las imágenes pertenecientes a capas inferiores. Por consiguiente, se define que una capa temporal inferior no puede utilizar una imagen en una capa temporal superior como imagen de referencia.

La figura 3 ilustra procedimientos ejemplares en el descodificador 50 y el codificador 80, que se muestran en la figura 1. Así, el codificador 80 lleva a cabo un procedimiento para codificar una secuencia de vídeo, y el descodificador 50 lleva a cabo un procedimiento para descodificar un tren de bits 310 para obtener una secuencia de vídeo. La secuencia de vídeo también puede estar comprendida en el tren de bits 310, por ejemplo, en forma de secuencia de vídeo codificada. El tren de bits puede ser un tren de bits que cumple con la norma HEVC.

Las acciones 301 a 304 se pueden llevar a cabo cuando se codifica una imagen actual de la secuencia de vídeo. Las acciones 305 a 307 se pueden llevar a cabo cuando se descodifica una imagen actual a partir del tren de bits.

Acción 301

Para tener la posibilidad de utilizar una indicación en la acción 302, el codificador 80 calcula la indicación a una imagen de referencia anterior. La imagen de referencia anterior se sitúa antes de la imagen actual en el orden de descodificación. La imagen de referencia anterior es, con respecto a la imagen actual, una imagen de referencia inmediatamente anterior, en el orden de descodificación, que posee una identidad temporal igual a cero.

En algunos ejemplos, la indicación a la imagen de referencia anterior puede ser la propia imagen de referencia anterior, que en ocasiones se indica como prevTid0Pic. Por lo tanto, la indicación puede ser la imagen anterior en el orden de descodificación que posee un TemporalId igual a 0 y no es una imagen RASL, una imagen RADL o una imagen no referencial de subcapa.

La identidad temporal de la imagen de referencia anterior puede venir indicada en una unidad NAL anterior de la imagen de referencia anterior.

Acción 302

Para mantener un seguimiento de qué valores POC se han utilizado, el codificador 80 crea un primer conjunto de indicadores a imágenes anteriores. El primer conjunto comprende:

la indicación a la imagen de referencia anterior,

un segundo conjunto de indicadores a todas las imágenes de referencia incluidas en un primer RPS de la imagen de referencia anterior, y

un tercer conjunto de indicadores a todas las imágenes que suceden a la imagen de referencia anterior, indicadas mediante la indicación, en el orden de descodificación, y preceden a la imagen actual en el orden de descodificación.

Se entenderá que la expresión “indicador a” puede significar que el indicador señala a alguna imagen.

El primer conjunto de imágenes de referencia puede estar comprendido en una cabecera de rebanada anterior de la imagen de referencia anterior.

Acción 303

La acción 303 se lleva a cabo cuando una imagen de referencia de largo plazo de una segunda RPS de la imagen actual posee unos bits menos significativos de un recuento de orden de imágenes, para lo cual más de una imagen de las indicadas en el primer conjunto comparten el mismo valor de los bits menos significativos del recuento de orden de imágenes que la imagen de referencia de largo plazo. De este modo, cuando se lleva a cabo esta acción, el codificador 80 establece una marca para la imagen de referencia de largo plazo. Esto significa, por ejemplo, que el codificador 80 asigna a la marca un valor de uno. La marca indica la utilización de un ciclo de recuento de orden de imágenes y unos bits menos significativos del recuento de orden de imágenes para indicar la imagen de referencia de largo plazo del segundo RPS. El segundo RPS puede comprender la imagen de referencia de largo plazo o un elemento que señala a la misma. Por lo tanto, en algunos ejemplos, la imagen de referencia de largo plazo puede ser una indicación de imagen de referencia de largo plazo.

En ocasiones, la marca se puede denominar delta_poc_msb_present_flag. Además, el ciclo de recuento de orden de imágenes se puede denominar delta_poc_msb_cycle_lt.

El recuento de orden de imágenes puede indicar el orden en que se deben emitir las imágenes de la secuencia de

10

15

20

25

30

35

40

45

50

vídeo, por ejemplo, para un dispositivo de visualización como un televisor o similar.

Cuando una imagen de referencia de largo plazo del segundo RPS de la imagen actual posee unos bits menos significativos de un recuento de orden de imágenes, para lo cual, ninguna o una de las imágenes indicadas en el primer conjunto comparten el mismo valor de los bits menos significativos del recuento de orden de imágenes que la imagen de referencia de largo plazo, el codificador 80 borra la marca, por ejemplo, asigna un valor de cero a la marca.

Acción 304

Para informar al descodificador 50 acerca del ciclo de recuento de orden de imágenes, el codificador 80 puede codificar el ciclo de recuento de orden de imágenes en la unidad NAL actual de la imagen actual. De este modo, el tren de bits 310 puede comprender el ciclo de recuento de orden de imágenes.

Acción 305

Para poder llevar a cabo la acción 307, el descodificador 50 obtiene, a partir del tren de bits, unos bits menos significativos de un recuento de orden de imágenes para una imagen de referencia de largo plazo incluida en un conjunto de imágenes de referencia de la imagen actual. En relación con la acción 305, se utiliza el recuento de orden de imágenes del RPS para indicar qué imágenes se deben mantener como imágenes de referencia en la DPB. El recuento de orden de imágenes indica el orden en el que se deben emitir las imágenes de la secuencia de vídeo.

Los bits menos significativos se pueden obtener a partir de la unidad NAL actual.

Acción 306

Además, para poder llevar a cabo la acción 307, el descodificador 50 obtiene una marca para dicha imagen de referencia de largo plazo. La marca indica si se debe utilizar o no un ciclo de recuento de orden de imágenes. La marca puede haberse codificado en el tren de bits mediante el codificador 80.

Cada imagen del tren de bits puede comprender al menos una unidad NAL. Cada imagen se puede descodificar a partir de una rebanada comprendida en dicha al menos una unidad NAL. La rebanada puede comprender una cabecera de rebanada. La cabecera de rebanada puede comprender la marca. La imagen actual de la secuencia de vídeo se puede descodificar a partir de una rebanada actual, provista de una cabecera de rebanada actual. La rebanada actual se puede descodificar a partir de una unidad NAL actual. En algunos ejemplos, cada una de dichas imágenes comprende una pluralidad de unidades NAL. De este modo, puede haber una pluralidad de rebanadas para cada una de dichas imágenes.

Acción 307

Cuando la marca indica que no se utiliza el ciclo de recuento de orden de imágenes y los bits menos significativos, obtenidos en la acción 305, coinciden con más de una imagen de referencia contenidas en una memoria intermedia de imágenes descodificadas del descodificador 50, el descodificador 50 concluye que el tren de bits es un tren de bits que no cumple con la norma, por ejemplo, con la norma HEVC. La memoria intermedia de imágenes descodificadas puede comprender imágenes descodificadas antes, en el orden de descodificación, que la imagen actual.

De acuerdo con algunas de las primeras realizaciones, suponemos que prevTid0Pic es la imagen RTSL anterior en el orden de descodificación con un TemporalId igual a 0, es decir, la subcapa temporal más baja. Como ejemplo, prevTid0Pic puede ser la imagen anterior en el orden de descodificación cuyo TemporalId es igual a 0 y que no es una imagen RASL, una imagen RADL o una imagen no referencial de subcapa.

En estas primeras realizaciones se impone una restricción al tren de bits. La restricción se aplica cuando hay, al menos, dos imágenes con el mismo valor de lsb del POC en el conjunto de imágenes consistente en: prevTid0Pic, las imágenes del RPS de prevTid0Pic, y todas las imágenes que suceden a prevTid0Pic en el orden de descodificación y preceden a la imagen actual en el orden de descodificación. Además, cuando se aplique la restricción, implicará que elementos de sintaxis como el ciclo de msb del POC, utilizado para calcular el valor de POC completo, se debe señalar para las imágenes de largo plazo con el mismo valor de lsb del POC que se incluye en el RPS de la imagen actual.

Otra forma válida de expresar la restricción es que una imagen de referencia de largo plazo Z se debe señalar con delta_poc_msb_present_flag igual a 1 cuando hay al menos dos imágenes con lsb del POC iguales a los lsb del POC de Z en el conjunto de imágenes consistente en: prevTid0Pic, las imágenes del RPS de prevTid0Pic, y todas las imágenes que suceden a prevTid0Pic en el orden de descodificación y preceden a la imagen actual en el orden de descodificación.

Una manera de formular la restricción es la siguiente:

imagen5

imagen6

imagen7

10

15

20

25

30

35

40

45

50

Acción 404

El codificador 80 puede codificar el ciclo de recuento de orden de imágenes en la unidad NAL actual de la imagen actual. Esta acción es similar a la acción 304.

En la figura 5, se muestra un diagrama de flujo esquemático ejemplar del procedimiento de acuerdo con las segundas realizaciones en el codificador 80. Tal como se ha mencionado, el codificador 80 lleva a cabo un procedimiento para codificar una secuencia de vídeo.

Las siguientes acciones se pueden llevar a cabo en cualquier orden que resulte adecuado.

Acción 501

El codificador 80 puede reiniciar la lista cuando la imagen actual puede ser una primera imagen de la secuencia de vídeo, por ejemplo una CVS.

Cuando se codifica una imagen actual de la secuencia de vídeo, se pueden llevar a cabo las siguientes acciones para cada imagen de referencia de largo plazo del Conjunto de Imágenes de Referencia, “RPS”, de la imagen actual:

Acción 502

El codificador 80 almacena un respectivo recuento de orden de imágenes de cada una de dichas imágenes de referencia de largo plazo en una lista para recuentos de orden de imágenes. Esta acción es similar a la anterior etapa 1.a.i.

Acción 503

El codificador 80 establece una marca para cada una de dichas imágenes de referencia de largo plazo, cuando la lista incluye un recuento de orden de imágenes distinto del respectivo recuento de orden de imágenes y cuando el recuento del orden de imágenes posee unos bits menos significativos que son iguales a los bits menos significativos del respectivo recuento de orden de imágenes. La marca indica la utilización de un ciclo de recuento de orden de imágenes y unos bits menos significativos del recuento del orden de imágenes para indicar la imagen de referencia de largo plazo del RPS de la imagen actual. La acción es similar a la etapa anterior 1.a.ii.

La figura 6 es un diagrama de bloques esquemático de un codificador 601 configurado para codificar una imagen de acuerdo con una realización. El codificador comprende una unidad de restricción 602, configurada para aplicar la restricción de acuerdo con cualquiera de las realizaciones descritas. Además, el codificador comprende una unidad de emisión 603 configurada para generar y emitir el tren de bits.

Ahora más detalladamente, en referencia a la figura 7, se ilustra más detalladamente el codificador 80 configurado para codificar una secuencia de vídeo. El codificador 80 está configurado para, cuando codifica una imagen actual de la secuencia de vídeo, calcular una indicación a una imagen de referencia anterior. La imagen de referencia anterior se sitúa antes de la imagen actual en el orden de descodificación. La imagen de referencia anterior es, con respecto a la imagen actual, una imagen de referencia inmediatamente anterior, en el orden de descodificación, con una identidad temporal igual a cero.

Además, el codificador 80 está configurado para, cuando codifica una imagen actual de la secuencia de vídeo, crear un primer conjunto de indicadores a imágenes anteriores. El primer conjunto comprende:

la indicación a la imagen de referencia anterior,

un segundo conjunto de indicadores a todas las imágenes de referencia incluidas en un primer conjunto de imágenes de referencia, “RPS”, de la imagen de referencia anterior, y

un tercer conjunto de indicadores a todas las imágenes que suceden a la imagen de referencia anterior en el orden de descodificación y preceden a la imagen actual en el orden de descodificación.

Además, el codificador 80 está configurado para, cuando codifica una imagen actual de la secuencia de vídeo, establecer una marca para la imagen de referencia de largo plazo, cuando una imagen de referencia de largo plazo de un segundo RPS de la imagen actual posee unos bits menos significativos de un recuento de orden de imágenes, para lo cual más de una de las imágenes indicadas en el primer conjunto comparten el mismo valor de los bits menos significativos del recuento de orden de imágenes que la imagen de referencia de largo plazo. La marca indica la utilización de un ciclo de recuento de orden de imágenes y unos bits menos significativos del recuento de orden de imágenes para indicar la imagen de referencia de largo plazo del segundo RPS.

El codificador 80 también puede estar configurado para codificar el ciclo del recuento de orden de imágenes en la unidad NAL actual de la imagen actual.

Cada imagen del tren de bits puede comprender al menos una unidad NAL, en donde cada imagen puede estar

10

15

20

25

30

35

40

45

50

codificada en al menos una rebanada comprendida en dicha al menos una unidad NAL. La al menos una rebanada puede comprender una cabecera de rebanada. La cabecera de rebanada puede comprender la marca. La imagen actual de la secuencia de vídeo puede estar codificada en al menos una rebanada actual. La al menos una rebanada actual puede estar codificada en una unidad NAL actual.

El recuento de orden de imágenes puede indicar el orden en que se deben emitir las imágenes de la secuencia de vídeo.

El tren de bits puede ser un tren de bits que cumpla con la norma HEVC.

Además, de acuerdo con las segundas realizaciones, el codificador 80 está configurado para codificar una secuencia de vídeo.

El codificador 80 está configurado para, cuando codifica una imagen actual de la secuencia de vídeo y para cada imagen de referencia de largo plazo de un RPS de la imagen actual, almacenar un respectivo recuento de orden de imágenes de cada una de dichas imágenes de referencia de largo plazo en una lista para recuentos de orden de imágenes.

Además, el codificador 80 está configurado para, cuando codifica una imagen actual de la secuencia de vídeo y para cada imagen de referencia de largo plazo de un RPS de la imagen actual, establecer una marca para cada una de dichas imágenes de referencia de largo plazo, cuando la lista incluye un recuento de orden de imágenes que es diferente del respectivo recuento de orden de imágenes y cuando el recuento de orden de imágenes posee unos bits menos significativos que son iguales a los bits menos significativos del respectivo recuento de orden de imágenes. La marca indica la utilización de un ciclo de recuento de orden de imágenes y unos bits menos significativos del recuento de orden de imágenes para indicar la imagen de referencia de largo plazo del RPS de la imagen actual.

El codificador 80 también puede estar configurado para reiniciar la lista cuando la imagen actual puede ser una primera imagen de la secuencia de vídeo.

De este modo, el codificador 80 descrito en la presente memoria se podría llevar a la práctica, por ejemplo, mediante uno o más de entre un procesador 82, o circuito de procesamiento, y un software adecuado con un almacenamiento adecuado o una memoria 84 para el mismo, un dispositivo lógico programable (PLD) u otro(s) componente(s) electrónico(s), como se muestra en la figura 7. Además, el codificador 80 comprende preferiblemente una entrada o unidad de entrada 81 configurada para recibir las imágenes del tren de vídeo. Un correspondiente emisor o unidad de emisión 83 está configurada para emitir las representaciones codificadas de las rebanadas, preferiblemente en forma de unidades NAL.

El codificador de la figura 7 con sus unidades incluidas se podría incorporar en un equipo físico. Existen numerosas variantes de elementos de circuitería que se pueden utilizar y combinar para obtener las funciones de las unidades del codificador. Dichas variantes están englobadas en las reivindicaciones. Algunos ejemplos particulares de incorporación del codificador en equipos físicos son la incorporación en un equipo procesador de señales digitales (DSP, por sus siglas en inglés) y tecnología de circuitos integrados, incluidos circuitos electrónicos de uso general y circuitos específicos para una aplicación concreta.

La figura 7 también ilustra un programa informático 85 que comprende unidades de código legibles por ordenador que, al ejecutarse en el codificador 80, hacen que el codificador 80 lleve a cabo el procedimiento de acuerdo con la figura 3, 4 o 5.

Por último, la figura 7 ilustra un producto de programa informático 86 que comprende un medio legible por ordenador 87 y el programa informático 85 que se describe en el párrafo anterior almacenado en el medio legible por ordenador

87.

El medio legible por ordenador puede ser una memoria, una memoria de bus serial universal (USB, por sus siglas en inglés), un disco DVD, un disco Blu-Ray, un módulo de software que se recibe como un tren de datos, una memoria Flash, un disco duro, etc.

Haciendo referencia ahora a la figura 8, un codificador 62 de acuerdo con las realizaciones de la presente memoria puede, por ejemplo, estar situado en un transmisor 60 en una videocámara, por ejemplo, en un dispositivo móvil. El transmisor 60 comprende entonces una entrada o unidad de entrada 61 configurada para recibir imágenes de un tren de vídeo que se va a codificar. Las imágenes se codifican mediante el codificador 62 tal como se describe en la presente memoria. Las imágenes codificadas se emiten desde el transmisor 60 mediante un emisor o unidad de emisión 63 en forma de tren de bits codificado, tal como unidades NAL o paquetes de datos que contienen dichas

10

15

20

25

30

35

40

45

50

unidades NAL.

En la figura 9, se muestra un diagrama de flujo esquemático ejemplar de un procedimiento, llevado a cabo por el descodificador 50, para descodificar un tren de bits con el fin de obtener una secuencia de vídeo.

Cuando se descodifica una imagen actual del tren de bits, se pueden llevar a cabo las siguientes acciones en cualquier orden que resulte adecuado.

Acción 901

El descodificador 50 obtiene, a partir del tren de bits, unos bits menos significativos de un recuento de orden de imágenes para una imagen de referencia de largo plazo incluida en un conjunto de imágenes de referencia de la imagen actual. Los bits menos significativos se pueden obtener a partir de la unidad NAL actual. Esta acción es similar a la acción 305.

Acción 902

El descodificador 50 obtiene una marca para dicha imagen de referencia de largo plazo. La marca indica si se debe utilizar o no un ciclo de recuento de orden de imágenes. Esta acción es similar a la acción 306.

Cada imagen del tren de bits puede comprender al menos una unidad NAL, en donde cada imagen se puede descodificar a partir de una rebanada comprendida en dicha al menos una unidad NAL. La rebanada puede comprender una cabecera de rebanada. La cabecera de rebanada puede comprender la marca. La imagen actual de la secuencia de vídeo se puede descodificar a partir de una rebanada actual, provista de una cabecera de rebanada actual. La rebanada actual se puede descodificar a partir de una unidad NAL actual.

Acción 903

El descodificador 50 concluye que el tren de bits es un tren de bits que no cumple con la norma, cuando la marca indica que no se utiliza el ciclo de recuento de orden de imágenes y los bits menos significativos coinciden con más de una de las imágenes de referencia contenidas en una memoria intermedia de imágenes descodificadas del descodificador 50. La memoria intermedia de imágenes descodificadas puede comprender imágenes descodificadas antes, en el orden de descodificación, que la imagen actual. La conclusión incluye la conclusión de que no se cumple con la norma HEVC. Esta acción es similar a la acción 307.

La figura 10 es un diagrama de bloques esquemático simplificado de un descodificador 1001 de acuerdo con las realizaciones. El descodificador comprende una unidad de entrada 1002 configurada para recibir el tren de bits con la restricción que se estipula en cualquiera de las realizaciones descritas anteriormente. El descodificador también comprende una unidad de descodificación 1003 que está configurada para utilizar esta restricción cuando se descodifica la imagen.

La figura 11 muestra un diagrama de bloques del descodificador 50 configurado para descodificar un tren de bits para obtener una secuencia de vídeo.

El descodificador 50 está configurado para, cuando descodifica una imagen actual a partir del tren de bits, obtener a partir del tren de bits unos bits menos significativos de un recuento de orden de imágenes para una imagen de referencia de largo plazo incluida en un conjunto de imágenes de referencia de la imagen actual.

Además, el descodificador 50 está configurado para, cuando descodifica la imagen actual a partir del tren de bits, obtener una marca para dicha imagen de referencia de largo plazo. La marca indica si utilizar o no un ciclo de recuento de orden de imágenes.

Además, el descodificador 50 está configurado para, cuando descodifica la imagen actual a partir del tren de bits, concluir que el tren de bits es un tren de bits que no cumple con la norma, cuando la marca indica que el ciclo de recuento de orden de imágenes no se utiliza y los bits menos significativos coinciden con más de una de las imágenes de referencia contenidas en una memoria intermedia de imágenes descodificadas del descodificador 50.

El recuento de orden de imágenes indica el orden en el que se deben emitir las imágenes de la secuencia de vídeo.

La memoria intermedia de imágenes descodificadas puede comprender imágenes descodificadas antes, en el orden de descodificación, que la imagen actual.

10

15

20

25

30

35

40

45

50

55

El descodificador 50 también puede estar configurado para concluir que no se cumple con la norma HEVC.

El descodificador de la figura 11 con sus unidades incluidas se podría incorporar en un equipo físico. Existen numerosas variantes de elementos de circuitería que se pueden utilizar y combinar para obtener las funciones de las unidades del descodificador. Dichas variantes están englobadas en las realizaciones. Algunos ejemplos particulares de incorporación del descodificador en equipos físicos son la incorporación en un equipo procesador de señales digitales (DSP) y tecnología de circuitos integrados, incluidos circuitos electrónicos de uso general y circuitos específicos para una aplicación concreta.

Como otra posibilidad, el descodificador 50 descrito en la presente memoria se podría llevar a la práctica, por ejemplo, mediante uno o más de un procesador 52, circuito de procesamiento, y un software adecuado con un almacenamiento adecuado o una memoria 54 para el mismo, un dispositivo lógico programable (PLD) u otro(s) componente(s) electrónico(s), como se muestra en la figura 11. Además, el descodificador 50 comprende preferiblemente una entrada o unidad de entrada 51 configurada para recibir las representaciones codificadas de las imágenes, por ejemplo en forma de unidades NAL (Capa de Abstracción de Red). Un correspondiente emisor o unidad de emisión 53 está configurado para emitir las imágenes descodificadas.

Típicamente, la memoria intermedia de imágenes de referencia es una parte integrada del descodificador 50. La memoria 54 puede contener la memoria intermedia de imágenes de referencia además de otras cosas necesarias para la descodificación.

La figura 11 también ilustra un programa informático 55 que comprende unas unidades de código legibles por ordenador que, al ejecutarse en el descodificador 50, hacen que el descodificador 50 lleve a cabo el procedimiento ilustrado en las figuras 3 y 9.

Por último, la figura 11 ilustra un producto de programa informático 56 que comprende un medio legible por ordenador 57 y el programa informático 55 que se describe en el párrafo anterior almacenado en el medio legible por ordenador 57.

El medio legible por ordenador puede ser una memoria, una memoria de bus serial universal (USB), un disco DVD, un disco Blu-Ray, un módulo de software que se recibe como un tren de datos, una memoria Flash, un disco duro, etc.

Haciendo referencia ahora a la figura 12, un codificador 32 de acuerdo con las realizaciones de la presente memoria puede, por ejemplo, estar situado en un receptor 30, por ejemplo, en una videocámara, un módulo o un dispositivo de visualización, por ejemplo, en un dispositivo móvil. El receptor 30 comprende entonces una entrada o unidad de entrada 31 configurada para recibir un tren de vídeo codificado, como por ejemplo paquetes de datos o unidades NAL. Las representaciones codificadas de las unidades NAL son descodificadas por el descodificador 32 tal como se describe en la presente memoria. El descodificador 32, preferiblemente, comprende o está conectado con una memoria intermedia de imágenes de referencia 34 que almacena temporalmente imágenes ya descodificadas que se van a utilizar como imágenes de referencia para otras imágenes del tren de vídeo. Las imágenes de un conjunto de imágenes de referencia se pueden almacenar en la memoria intermedia de imágenes de referencia. Las imágenes descodificadas se emiten desde el receptor 30, por ejemplo desde la memoria intermedia de imágenes de referencia 34, por medio de un emisor o unidad de emisión 33. Estas imágenes para emitir se envían para ser visualizadas por un usuario en una pantalla o dispositivo de visualización del receptor 30 o conectados con el mismo, incluso mediante una conexión inalámbrica. Las imágenes para emitir también se pueden almacenar en disco o transcodificarlas sin visualización.

Las realizaciones no se limitan a la HEVC, sino que se pueden aplicar a cualquier ampliación de HEVC, tal como una ampliación escalable o ampliación multivisión o a un códec de vídeo diferente. Las realizaciones se pueden aplicar a vídeo en 2D y en 3D.

Se debe entender que la elección de unidades o módulos que interactúan, así como la denominación de las unidades tienen el único fin de servir de ejemplo, y se pueden configurar de una pluralidad de maneras alternativas para lograr ejecutar las acciones del procedimiento descrito.

También se debe entender que las unidades o módulos descritos en la presente memoria descriptiva se deben considerar como entidades lógicas y no necesariamente como entidades físicas independientes. Se observará que el alcance de la tecnología descrita en la presente memoria engloba por completo otras realizaciones que pueden resultar obvias para los expertos en la técnica, y, por consiguiente, que el alcance de la presente memoria descriptiva no debe quedar restringido.

Una referencia a un elemento en singular no debe interpretarse como “uno y solo uno” a menos que se especifique lo contrario de manera explícita, sino más bien como “uno y más”. Todos los elementos equivalentes desde el punto de vista estructural y funcional a los elementos de las realizaciones descritas anteriormente que son conocidos por los expertos en la técnica se incorporan en la presente memoria a modo de referencia y, por tanto, se entiende que quedan englobados en la misma. Además, no es necesario que un dispositivo o procedimiento aborde todos y cada uno de los problemas que se pretenden resolver mediante la tecnología descrita en la presente memoria, para que

10

15

20

25

30

35

40

queden englobados en la presente memoria.

En la descripción anterior, a modo de explicación y no de limitación, se exponen detalles específicos tales como arquitecturas, interfaces, técnicas, etc. particulares, con el fin de proporcionar una comprensión exhaustiva de la tecnología descrita. No obstante, para los expertos en la técnica resultará evidente que la tecnología descrita se puede llevar a la práctica en otras realizaciones y/o combinaciones de realizaciones que se apartan de estos detalles específicos. Es decir, los expertos en la técnica podrán idear diversas configuraciones que, aunque no se describen de manera explícita ni se muestran en la presente memoria, encarnan los principios de la tecnología descrita. En algunos casos, se omiten las descripciones detalladas de dispositivos, circuitos y procedimientos sobradamente conocidos, a fin de no restar claridad, entrando en detalles innecesarios, a la descripción de la tecnología descrita. Todas las afirmaciones de la presente memoria en las que se expresan principios, aspectos y realizaciones de la tecnología descrita, así como ejemplos específicos de la misma, englobarán elementos equivalentes tanto estructurales como funcionales de la misma. Además, dichos elementos equivalentes incluirán tanto elementos equivalentes conocidos como elementos equivalentes desarrollados en el futuro, por ejemplo, cualquier elemento desarrollado que lleve a cabo la misma función, independientemente de la estructura.

De este modo, por ejemplo, los expertos en la técnica observarán que los diagramas de bloques de la presente memoria pueden representar vistas conceptuales de circuitos ilustrativos u otras unidades funcionales que encarnan los principios de la tecnología. De modo similar, se observará que cualquier diagrama de flujo, diagrama de transición de estado, pseudocódigo, y similares representan diversos procesos que se pueden representar sustancialmente en un medio legible por ordenador y ejecutar así mediante un ordenador o procesador, ya se muestre o no de manera explícita dicho ordenador o procesador.

Las funciones de los diversos elementos que incluyen bloques funcionales se pueden proporcionar a través del uso de equipos físicos tales como circuitos y/o un equipo físico capaz de ejecutar un software en forma de instrucciones codificadas almacenadas en un medio legible por ordenador. De este modo, se debe entender que dichas funciones y bloques funcionales ilustrados se incorporan en un equipo físico y/o en un ordenador, y, por tanto, en una máquina.

De este modo, por ejemplo, el experto en la técnica observará que los diagramas de bloques de la presente memoria pueden representar vistas conceptuales de circuitos ilustrativos u otras unidades funcionales que encarnan los principios de la tecnología. De modo similar, se observará que cualquier diagrama de flujo, diagrama de transición de estado, pseudocódigo, y similares representan diversos procesos que se pueden representar sustancialmente en un medio legible por ordenador y ejecutar mediante un ordenador o procesador, ya se muestre o no de manera explícita dicho ordenador o procesador.

Las realizaciones descritas anteriormente se deben considerar como unos pocos ejemplos ilustrativos de la presente invención. Los expertos en la técnica entenderán que se pueden realizar diversas modificaciones, combinaciones y cambios en las realizaciones sin alejarse del alcance de la presente invención. En particular, se pueden combinar en otras configuraciones diferentes soluciones parciales de las diferentes realizaciones, siempre que sea técnicamente posible.

Tal como se emplea en la presente memoria, el término “establecer” usado junto con, por ejemplo, una marca, puede significar que a la marca se le asigna un valor de uno.

Tal como se emplea en la presente memoria, el término “borrar” usado junto con, por ejemplo, una marca, puede significar que a la marca se le asigna un valor de cero.

Claims

imagen1

imagen2