ES2388447T3 - Proceso y configuración de turbo-ecualización con turbo-decodificación de señales - Google Patents

Proceso y configuración de turbo-ecualización con turbo-decodificación de señales Download PDF

Info

Publication number
ES2388447T3
ES2388447T3 ES06020443T ES06020443T ES2388447T3 ES 2388447 T3 ES2388447 T3 ES 2388447T3 ES 06020443 T ES06020443 T ES 06020443T ES 06020443 T ES06020443 T ES 06020443T ES 2388447 T3 ES2388447 T3 ES 2388447T3
Authority
ES
Spain
Prior art keywords
turbo
equalizer
decoder
iteration
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES06020443T
Other languages
English (en)
Inventor
André Fonseca Dos Santos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vodafone Holding GmbH
Original Assignee
Vodafone Holding GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vodafone Holding GmbH filed Critical Vodafone Holding GmbH
Application granted granted Critical
Publication of ES2388447T3 publication Critical patent/ES2388447T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03171—Arrangements involving maximum a posteriori probability [MAP] detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

Proceso de turbo-ecualización con turbo-decodificación de señales,Mediante el cual se lleva a cabo una etapa de ecualización en cada iteración del turbo-ecualizador y serealiza una etapa de decodificación, que es tan sólo una parte de una etapa de una turbo-decodificación, encada iteración del turbo-ecualizador,Mediante el cual se completa una etapa del turbo-decodificador cuando se han ejecutado dos iteracionesdel turbo-ecualizador,Mediante el cual se llevan a cabo dos etapas de decodificación durante una etapa de turbo-decodificación,realizando cada etapa del decodificador tan sólo una parte de una etapa de un turbo-decodificador por cadaiteración de turbo-ecualización, de tal forma que la primera etapa del decodificador y la segunda etapa deldecodificador se lleven a cabo en diferentes iteraciones del turbo-ecualizador,Mediante el cual las dos etapas del decodificador se encuentran conectadas a través de las iteraciones delturbo-ecualizador de tal modo que cuando se ejecutan dos iteraciones del turbo-ecualizador, se realiza unaiteración completa de turbo-decodificación

Description

Proceso y configuración de turbo-ecualización con turbo-decodificación de señales
[0001] La presente invención se refiere a un proceso de turbo-ecualización con turbo-decodificación de señales. Adicionalmente, la presente invención hace referencia a una configuración para realizar una turbo-ecualización con turbo-decodificación de señales.
[0002] La utilización de un ecualizador que interactúa con un decodificador de canal se ha aplicado con frecuencia en sistemas de comunicaciones que sufren los efectos de la multitrayectoria y del Ruido Blanco Gaussiano Aditivo (AWGN).
[0003] Cuando un ecualizador efectúa iteraciones en modo turbo (intercambiando información extrínseca) con el decodificador del canal, se denomina turbo-ecualización.
[0004] Cuando el ecualizador realiza la iteración con un turbo-decodificador, puede denominarse turbo-ecualización combinada con turbo-decodificación.
[0005] El documento "Lee F.K.H et al, Parallel-Trellis Turbo Equalizers for Sparse Coded Transmission over Sparse Multipath Channels -ICC 2003, 2003 IEEE International conference on Communications, Anchorage, May 11-15, 2003, Vol. 1 de 5, páginas 2943-2947 describe un proceso de turbo-ecualización con turbo-decodificación de señales, donde se efectúa una etapa de ecualización y una etapa de decodificación con cada iteración del turboecualizador.
[0006] La programación convencional de un turbo-ecualizador con turbo-decodificación consiste en realizar una fase de ecualización y diversas iteraciones de turbo-decodificación a cada iteración del turbo-ecualizador. Dicha programación se describe en detalle en relación en la Figura 2 a continuación. Uno de los inconvenientes de la solución conocida es que resulta muy compleja.
[0007] Por lo tanto, la presente invención tiene por objeto proporcionar una programación de baja complejidad para la realización de la turbo-ecualización con turbo-decodificación.
[0008] Este objetivo se resuelve mediante el proceso cuyas características se ajustan a la reivindicación independiente 1. Asimismo, el objeto se resuelve mediante una configuración que incluye las características acordes con la reivindicación independiente 5. Las características y detalles adicionales de la presente invención se deducen a partir de las reivindicaciones dependientes, la descripción y las figuras. Las características y detalles que se describen en relación con el proceso de la presente invención también son de aplicación a la configuración de la presente invención, y viceversa.
[0009] La presente invención facilita una configuración de baja complejidad para realizar la turbo-ecualización con turbo-decodificación.
[0010] De acuerdo con un primer aspecto, la presente invención está orientada a un proceso de turbo-ecualización con turbo-decodificación de señales, mediante el cual se lleva a cabo una fase de ecualización a cada iteración del turbo-ecualizador, y se lleva a cabo una fase de decodificación que tan sólo es una parte de una fase de turbodecodificación a cada iteración del turbo-ecualizador, donde se completa una etapa del turbo-decodificador cuando se han llevado a cabo dos iteraciones del turbo-ecualizador, con lo cual se llevan a cabo dos etapas del decodificador durante una fase del turbo-decodificador, llevando a cabo cada etapa del decodificador tan sólo una parte de una etapa del turbo-decodificador por cada iteración de turbo-ecualización, de forma que la primera etapa del decodificador y la segunda etapa del decodificador se llevan a cabo en diferentes iteraciones del turboecualizador, de tal modo que cuando se ejecutan dos iteraciones del turbo-ecualizador, se realiza una iteración completa de turbo-decodificación.
[0011] Un turbo-ecualizador capaz de realizar una o más iteraciones de turbo-ecualizador consiste en un ecualizador y un decodificador que cooperan entre sí. Un turbo-decodificador está compuesto por dos decodificadores – especialmente convolucionales – que realizan iteraciones entre los mismos.
[0012] El turbo-ecualizador convencional que antecede con el sistema de turbo-decodificación que se muestra en la Figura 2, consistiría en una iteración del ecualizador y una iteración del turbo-decodificador (varias iteraciones entre dos unidades decodificadoras convolucionales), que se llevan a cabo a cada iteración del turbo-ecualizador.
[0013] Por el contrario, la presente invención se refiere a un proceso y a una configuración en los que se llevan a cabo una iteración del ecualizador y una etapa de decodificador (convolucional) (tan sólo una parte del turbodecodificador) en cada una de las iteraciones del turbo-ecualizador.
[0014] De acuerdo con la presente invención se lleva a cabo una etapa del turbo-decodificador cuando se han ejecutado dos iteraciones del turbo-ecualizador.
[0015] Preferiblemente, la información obtenida de la decodificación realizada en una iteración del turbo-ecualizador se utiliza para componer valores a priori del turbo-ecualizador (Ea) y como información a priori del decodificador (i1, i2) que se utiliza para la posterior iteración del turbo-ecualizador.
[0016] De acuerdo con otra ventaja de la presente invención, tan sólo se lleva a cabo una única etapa del decodificador de componente único, concretamente una etapa de decodificador convolucional, en cada una de las iteraciones del turbo-ecualizador.
[0017] Preferiblemente, los valores a priori del turbo-ecualizador (Ea) obtenidos de una iteración de turbo-ecualizador anterior se utilizan conjuntamente con una señal (r) recibida de un canal de señalización para calcular la información extrínseca del turbo-ecualizador (Ee).
[0018] De acuerdo con la presente invención, se llevan a cabo dos etapas del decodificador durante una etapa del turbo-decodificador, realizando cada etapa del decodificador tan sólo una parte de una etapa de un turbodecodificador por cada iteración de turbo-ecualización, de forma que la primera etapa del decodificador y la segunda etapa del decodificador se lleven a cabo en diferentes iteraciones del turbo-ecualizador con los que las dos etapas del decodificador se conectan a través de las iteraciones del turbo-ecualizador.
[0019] El principio de la presente invención consiste en una nueva programación de baja complejidad para la turboecualización con decodificación turbo-convolucional. A cada iteración del turbo-ecualizador, tan sólo se ejecuta un único componente de la turbo codificación. Los decodificadores del componente se encuentran conectados preferiblemente a través las iteraciones del turbo-ecualizador, ventajosamente de tal forma que cuando se ejecutan dos iteraciones del turbo-ecualizador, se lleva a cabo una iteración completa de turbo-decodificación. Por lo tanto, la principal diferencia de este sistema, en comparación con el turbo-ecualizador existente con turbo-decodificación descrito en relación con la Figura 2 es que el esfuerzo principal se lleva a cabo en el algoritmo del ecualizador en cada iteración del turbo-ecualizador. La ventaja de la presente invención consiste en la reducción de la complejidad, y en que no es necesario llevar a cabo diversas iteraciones de turbo-decodificación por cada iteración de turboecualizador.
[0020] De acuerdo con un segundo aspecto de la presente invención se facilita una configuración de turboecualización con turbo-decodificación de señales, comprendiendo dicha configuración una unidad de ecualización, e incluyendo adicionalmente un primer decodificador para realizar tan sólo una parte de una iteración de turbodecodificación por cada iteración del turbo-ecualizador, interponiéndose dicho decodificador entre la salida y una entrada del ecualizador, y un segundo decodificador para realizar tan sólo una parte de una iteración de turbodecodificación, interponiéndose dicho segundo decodificador entre la salida y una entrada del ecualizador, con lo que los dos decodificadores se encuentran conectados a través de las iteraciones del ecualizador, de tal forma que cuando se ejecutan dos iteraciones del turbo-ecualizador, se realiza una iteración completa de turbo-decodificación.
[0021] Preferiblemente, dicho decodificador está interpuesto entre dos iteraciones del turbo-ecualizador.
[0022] Ventajosamente, el bucle entre la salida y una entrada del ecualizador es una iteración de dicho ecualizador.
[0023] Adicionalmente, una iteración del turbo-ecualizador puede estar comprendida por la ejecución de un ecualizador y un decodificador.
[0024] De acuerdo con la presente invención, la configuración comprende adicionalmente un segundo decodificador para realizar tan sólo una parte de una iteración de turbo-decodificación, encontrándose dicho decodificador interpuesto entre la salida y una entrada del ecualizador, con lo que los dos decodificadores se encuentran conectados a través de las iteraciones del ecualizador.
[0025] Ventajosamente, la configuración comprende adicionalmente un segundo decodificador para la realización de tan sólo una parte de una iteración de turbo-decodificación, donde el primer decodificador y el segundo decodificador están establecidos en diferentes iteraciones del turbo-ecualizador, con lo que los dos decodificadores se encuentran conectados a través de las iteraciones del ecualizador.
[0026] La ventaja de esta configuración es su escasa complejidad. Las simulaciones muestran que el esquema propuesto puede alcanzar el mismo rendimiento asintótico que el convencional, como se muestra en la Figura 2. El punto de saturación (En este caso, se define el punto de saturación como el número de iteraciones en las que se encuentra presente una ganancia de la tasa de Error de Bit (BER). Dicho de otro modo: no es posible disponer de ninguna ganancia de BER con más iteraciones que el punto de saturación) del turbo-ecualizador convencional con turbo-decodificación es inferior al del esquema propuesto de acuerdo con la presente invención. Esto quiere decir que el nuevo esquema precisa realizar más iteraciones del turbo-ecualizador que con la programación convencional. Este hecho debería tenerse en cuenta en el cálculo de la complejidad final, tras la ejecución de todas las iteraciones. La nueva programación presenta una menor complejidad por iteración; no obstante, realiza más iteraciones para alcanzar el mismo rendimiento. En las siguientes secciones se demostrará que – especialmente, en el caso de que en el turbo-decodificador se utilicen unos algoritmos de ecualización de canal con una baja complejidad – el esquema propuesto resulta significativamente menos complejo.
[0027] En los siguientes párrafos se describe la invención en mayor detalle haciendo referencia a las figuras adjuntas, en las cuales,
La Figura 1 describe un transmisor y un canal multi-trayectoria, que son de aplicación a las soluciones conocidas en la técnica, así como a las soluciones conforme a la presente invención;
La Figura 2 muestra la turbo-ecualización convencional con turbo-decodificación;
La Figura 3 describe la turbo-ecualización con turbo-decodificación conforme a la presente invención;
La Figura 4 muestra el rendimiento BER del turbo-ecualizador con turbo-decodificación convencional y el del nuevo turbo-ecualizador con turbo-decodificación; y
La Figura 5 muestra una comparación de la complejidad entre el nuevo turbo-ecualizador con turbodecodificación y el convencional.
Introducción y descripción del estado de la técnica
[0028] Desde la invención del turbo-ecualizador se han invertido grandes esfuerzos en diferentes algoritmos deecualización para sistemas de antenas de Entrada Única y salida Única (SISO) y de Entrada Múltiple y Salida Múltiple (MIMO). El estado de la técnica consiste en la utilización de un ecualizador Soft Input Soft Output (SfISfO) (SISO o MIMO) con un turbo-decodificador (como en la Figura 2). En el sistema convencional, es necesario realizar diversas iteraciones de turbo-decodificación en cada iteración del turbo-ecualizador, lo que resulta poco eficiente en términos de complejidad computacional.
[0029] La Figura 1 describe un sistema de transmisión SISO utilizado para ilustrar el turbo-ecualizador con turbodecodificación convencional y el propuesto, pueden deducirse fácilmente las extensiones al caso MIMO.
[0030] Los bits de información bk, k = {1, ... k, ... K} se codifican mediante un turbo PCC (Código Paralelo Convolucional). La salida del primer componente Codificador 1 del código turbo está compuesta por los bits sistemáticos bk y los bits de paridad xk 1. La salida del segundo componente Codificador 2 del código turbo está compuesta por los bits sistemáticos bk y los bits de paridad xk 2. La salida de ambos codificadores 1, 2 está multiplexada, (MUX) generando los símbolos codificados xn, n = {1, ..., n, ..., N}, donde N es el tamaño de la longitud de la trama. Los símbolos codificados están intercalados y modulados mediante un modulador 3. Por ejemplo, puede utiliarse un modulador BPSK. No obstante, la solución conforme a la presente invención puede aplicarse a cualquier modulación. Los bits codificados y modulados se transmiten a través de un canal multi-trayectoria 4.
Turbo-ecualizador convencional
[0031] La Figura 2 muestra el turbo-ecualizador convencional con turbo-decodificación, como se menciona en la introducción de la especificación. Antes de describir el esquema en mayor detalle, se definirán diversas magnitudes:
•
res el vector recibido del canal multi-trayectoria;
•
Ea es la información a priori del ecualizador;
•
Ee es la información extrínseca del ecualizador;
•
LC es la información de canal del decodificador;
•
i1 es la información extrínseca correspondiente a los bits de información en la salida del decodificador de convolución 1;
•
i2 es la información extrínseca correspondiente a los bits de información en la salida del decodificador de convolución 2;
•
p1 es la información extrínseca correspondiente a los bits de paridad x1 ;
•
p2 es la información extrínseca correspondiente a los bits de paridad x2;
[0032] El ecualizador 5 tiene dos entradas: r y su información a priori EO, que es igual a cero en la primera iteración. El ecualizador 5 calcula la información extrínseca Ee que ha sido desintercalada por n1-1 6 y que se utiliza como estimativa de Lc.Lc se utiliza como entrada del Decodificador 1 y su versión desintercalada 7 se utiliza como entrada del Decodificador 2. Tan sólo la parte correspondiente a los bits de información se suministra desintercalada al Decodificador 2. Los bits de paridad no se desintercalan, lo que no se muestra explícitamente en la Figura 2. El Decodificador 1 calcula p1 ei1. El decodificador convolucional 2 calcula p2 ei2. Al cabo de varias iteraciones del turbo-decodificador, la suma de i1 ei2 se multiplexa (MUX) con p1 yp2 para formar Ea. Con la información a priori facilitada por el turbo-decodificador, el ecualizador puede calcular un valor nuevo y más fiable de Ee para suministrarlo al decodificador. Este proceso se repite varias veces, hasta que la salida i2 es lo suficientemente fiable para tomar decisiones complicadas.
El concepto acorde con la presente invención
[0033] La idea de la nueva programación consiste en evitar la utilización de diversas iteraciones de turbodecodificación por cada iteración del turbo-ecualizador. Tan sólo se utiliza un decodificador monocomponente (decodificador convolucional) del turbo-decodificador en cada iteración del turbo-ecualizador. La información extrínseca del decodificador convolucional actual se utiliza para componer los valores apriorísticos del ecualizador, y como información a priori del otro decodificador del componente utilizado en la siguiente iteración.
[0034] Por lo tanto, tan sólo se utiliza un solo decodificador convolucional por iteración.
[0035] No obstante, ambos decodificadores convolucionales están conectados a través de las iteraciones, como en un turbo-decodificador.
[0036] La Figura 3 muestra la programación propuesta. En primer lugar, los símbolos recibidos, r, procedentes del canal, y la información a priori del ecualizador, Ea, que es igual a cero en la primera iteración, alimenta el ecualizador 5 para calcular la información extrínseca Ee. La información extrínseca del ecualizador, Ee, se desentrelaza (6) y se utiliza como estimativa de Lc. El primer decodificador convolucional 1 calcula i1 yp1. Los valores de i1 yp1 se multiplexan (MUX) e intercalan (8) para calcular Ea .
[0037] En la segunda iteración, la información extrínseca del ecualizador 5 se utiliza como información de canal para el decodificador 2, y la información extrínseca i1 procedente del decodificador 1 en la iteración anterior se utiliza como información a priori para el Decodificador 2. El Decodificador 2 calcula la información extrínseca p2 e i2. La suma de i1 con i2 se multiplexa (MUX) con p1 y p2 para formar la información a priori del ecualizador.
[0038] Del mismo modo, en la tercera iteración, la información a priori del ecualizador 5 se forma mediante la suma de i1 con i2 multiplexada con p1 yp2. Este mismo algoritmo se repite para cada iteración, i = {1, ... i ... I}.
[0039] La Tabla 1 muestra el algoritmo del turbo-ecualizador con turbo-decodificación propuesto. En la Tabla 1, el valor q(i) indica qué decodificador q se ha decodificado en la iteración i. q igual a 1 significa que el código del componente 1 se ha decodificado en la iteración I, q igual a 2 significa que el código del componente 2 se ha decodificado en la iteración i. El operador E( ) significa la ejecución del algoritmo del ecualizador para calcular Ee.El operador D( ) significa la ejecución del algoritmo de decodificación para calcular iq(i) yp q(i). n1() y n1-1( ) son respectivamente los operadores de intercalado y desintercalado, donde los subíndices 1 hacen referencia al intercalado entre el turbo-codificador y el canal multi-trayectoria. n2() y n2-1( ) son respectivamente los operadores de intercalado y desintercalado que hacen referencia al intercalado del turbo-codificador.
Tabla 1
*En este caso, el operador n2( ) se aplica tan sólo a los índices relativos a los bits de información de LC. Los bits de paridad no se intercalan.
5 La ventaja del concepto según la presente invención
[0040] La ventaja de este sistema es su reducida complejidad. Las simulaciones muestran que el esquema propuesto puede alcanzar el mismo rendimiento asintótico que el convencional. El punto de saturación (En este caso, se define el punto de saturación como el número de iteraciones en las que se encuentra presente una ganancia de la tasa de Error de Bit (BER). Dicho de otro modo: no es posible disponer de ninguna ganancia de BER
10 con más iteraciones que el punto de saturación) del turbo-ecualizador convencional con turbo-decodificación es inferior que el del esquema propuesto.
[0041] Esto significa que el nuevo esquema conforme a la presente invención precisa realizar más iteraciones de turbo-ecualizador que el programa normal. Este hecho debería tenerse en cuenta en el cálculo definitivo de la complejidad después de realizar todas las iteraciones. El nuevo sistema presenta una menor completad por
15 iteración; no obstante, lleva a cabo más iteraciones para conseguir el mismo rendimiento. En las siguientes secciones se demostrará que cuando se utilizan algoritmos de ecualización de canal de baja complejidad en el turbo-decodificador, el esquema propuesto es significativamente menos complejo.
Aplicación del concepto conforme a la presente invención
[0042] La nueva programación puede aplicarse a cualquier detector que realice iteraciones con un turbo
20 decodificador. Las simulaciones demuestran que para un sistema SISO que utilice un ecualizador Máximo a Posteriori (MAP), el rendimiento asintótico de la nueva y de la antigua programación es el mismo. No obstante, el nuevo esquema no aporta una reducción de la complejidad a este caso específico, ya que utiliza un ecualizador de alta complejidad (MAP). Sin embargo, cuando se utiliza un ecualizador MMSE, para el casi SISO y MIMO, el esquema propuesto resulta considerablemente menos complejo que el convencional.
[0043] A continuación se presentará un ejemplo para un caso MIMO. Se utiliza una transmisión con una sola portadora, a la que se ha añadido un prefijo cíclico. Dos transmisores con una sola antena transmiten en el mismo intervalo temporal y frecuencia. El receptor está compuesto por dos antenas. El algoritmo utilizado en el ecualizador es el ecualizador de dominio de frecuencia MIMO MMSE, que es conocido en la técnica y que, por tanto, no es necesario describir en mayor detalle. El código turbo, con una tasa de código equivalente a ½, está compuesto por dos códigos recursivos convolucionales idénticos con generadores [7r ,5]. El algoritmo Log-MAP se utiliza para decodificar los códigos del componente. Por razones de simplicidad, se utiliza un modulador BPSK. Cada usuario transmite 512 bits (256 bits de información y 256 bits de paridad) tras la puntuación y el intercalado. Se utiliza un dispositivo de intercalación aleatorio S, siendo S = 32 para el intercalado del código turbo y para el intercalado previo al canal multi-trayectoria. El canal se modela como veinte canales Rayleigh con la misma ponderación, que se suponen invariables a lo largo de la duración de la trama. Ambos sistemas son simulados, tanto el turbo-ecualizador con turbo-decodificación convencional como el nuevo. Para el turbo-ecualizador convencional, se realizaron ocho iteraciones en el turbo-decodificador por cada iteración del turbo-ecualizador, lo que resulta suficiente para saturar el turbo-decodificador para esta longitud de la trama. El turbo-ecualizador convencional se satura con tres iteraciones del turbo-ecualizador y el nuevo, con ocho, en esta configuración.
[0044] La Figura 4 muestra el rendimiento asintótico de ambos sistemas. Puede observarse que ambos esquemas son equivalentes en términos de rendimiento.
[0045] La ventaja del nuevo esquema conforme a la presente invención puede apreciarse en la Figura 5, que muestra una estimación aproximada de la complejidad computacional de ambos sistemas.
[0046] Puede observarse que el nuevo sistema es menos complejo que el convencional. La ventaja, en términos de complejidad, del nuevo turbo-ecualizador en comparación con el convencional puede aumentar aún más cuando la duración se limita mediante unos códigos superiores y se utilizan unos algoritmos de ecualización con una menor complejidad. Por lo tanto, la innovación se basa en este caso en dedicar un mayor esfuerzo al ecualizador que en el caso de la turbo-decodificación en cada iteración, lo que no altera el rendimiento asintótico del turbo-ecualizador aunque la complejidad se reduzca enormemente.

Claims (9)

  1. REIVINDICACIONES
    1. Proceso de turbo-ecualización con turbo-decodificación de señales,
    Mediante el cual se lleva a cabo una etapa de ecualización en cada iteración del turbo-ecualizador y se realiza una etapa de decodificación, que es tan sólo una parte de una etapa de una turbo-decodificación, en cada iteración del turbo-ecualizador,
    Mediante el cual se completa una etapa del turbo-decodificador cuando se han ejecutado dos iteraciones del turbo-ecualizador,
    Mediante el cual se llevan a cabo dos etapas de decodificación durante una etapa de turbo-decodificación, realizando cada etapa del decodificador tan sólo una parte de una etapa de un turbo-decodificador por cada iteración de turbo-ecualización, de tal forma que la primera etapa del decodificador y la segunda etapa del decodificador se lleven a cabo en diferentes iteraciones del turbo-ecualizador,
    Mediante el cual las dos etapas del decodificador se encuentran conectadas a través de las iteraciones del turbo-ecualizador de tal modo que cuando se ejecutan dos iteraciones del turbo-ecualizador, se realiza una iteración completa de turbo-decodificación.
  2. 2.
    Proceso conforme a la reivindicación 1, caracterizado porque la información obtenida a partir de la decodificación realizada en una iteración del turbo-ecualizador se utiliza para componer valores a priori del turbo-ecualizador (Ea) y como información a priori del decodificador (i1, i2) utilizada en la siguiente iteración del turbo-ecualizador.
  3. 3.
    Proceso conforme a la reivindicación 1 o 2, caracterizado porque tan sólo se realiza una fase de decodificación de un único componente, concretamente, una fase de decodificación convolucional de la fase del turbo-decodificador, en cada iteración del turbo-ecualizador.
  4. 4.
    Proceso conforme a cualquiera de las reivindicaciones 1 a 3, caracterizado porque los valores a priori del turbo-ecualizador (Ea) que se han obtenido a partir de una iteración anterior del turbo-ecualizador se utilizan conjuntamente con una señal (r) recibida desde un canal de señalización para calcular la información extrínseca del turbo-ecualizador (Ee).
  5. 5.
    Configuración de turbo-ecualización con turbo-decodificación de señales, comprendiendo dicha configuración un ecualizador (5) y un primer decodificador (1) para llevar a cabo tan sólo una parte de una iteración de turbo-decodificación por cada iteración del turbo-ecualizador, interponiéndose dicho decodificador (1) entre la salida y una entrada del ecualizador (5), y un segundo decodificador (2) para realizar tan sólo una parte de una iteración de turbo-decodificación, estando dicho segundo decodificador
    (2) interpuesto entre la salida y una entrada del ecualizador (5), donde ambos decodificadores (1, 2) están conectados mediante las iteraciones del ecualizador (5) de tal forma que cuando se llevan a cabo dos iteraciones del turbo-ecualizador, se realiza una iteración de turbo-decodificación completa.
  6. 6.
    Configuración de acuerdo con la reivindicación 5, caracterizada porque dicho decodificador (1) se encuentra interpuesto entre dos iteraciones del turbo-ecualizador.
  7. 7.
    Configuración de acuerdo con la reivindicación 5 o 6, caracterizada porque el bucle que se encuentra entre la salida y una entrada del ecualizador (5) es una iteración de dicho ecualizador (5).
  8. 8.
    Configuración de acuerdo con cualquiera de las reivindicaciones 5 a 7, caracterizada porque una iteración del turbo-ecualizador incluye la ejecución de un ecualizador (5) y un decodificador (1).
  9. 9.
    Configuración de acuerdo con cualquiera de las reivindicaciones 5 a 8, caracterizada porque también comprende un segundo decodificador (2) para la realización de tan sólo una parte de una iteración de turbodecodificación, donde el primer decodificador (1) y el segundo decodificador (2) se encuentran en diferentes iteraciones del turbo-ecualizador, por lo que los dos decodificadores (1, 2) se encuentran conectados a través de las iteraciones del ecualizador. (5).
    Fig. 2
    Fig. 3
    Nueva programación (9 iteraciones)Programación convencional (3 iteraciones)
    Fig. 4
    Fig. 5
    Longitud de trama (número de bits)
    REFERENCIAS CITADAS EN LA DESCRIPCIÓN
    La lista de referencias citada por el solicitante lo es solamente para utilidad del lector, no formando parte de los documentos de patente europeos. Aún cuando las referencias han sido cuidadosamente recopiladas, no pueden excluirse errores u omisiones y la OEP rechaza toda responsabilidad a este respecto.
    Bibliografía de patentes citada en la descripción
    • Lee F.K.H et al. Parallel-Trellis Turbo Equalizers for Sparse Coded Transmission over Sparse Multipath Channels -ICC 2003, 2003 IEEE International conference on Communications. Anchorage, 11 May 2003, vol. 1-5, 2943-2947 [0005]
ES06020443T 2006-09-28 2006-09-28 Proceso y configuración de turbo-ecualización con turbo-decodificación de señales Active ES2388447T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP20060020443 EP1906610B1 (en) 2006-09-28 2006-09-28 Process and arrangement for turbo equalization with turbo decoding of signals

Publications (1)

Publication Number Publication Date
ES2388447T3 true ES2388447T3 (es) 2012-10-15

Family

ID=37199212

Family Applications (1)

Application Number Title Priority Date Filing Date
ES06020443T Active ES2388447T3 (es) 2006-09-28 2006-09-28 Proceso y configuración de turbo-ecualización con turbo-decodificación de señales

Country Status (2)

Country Link
EP (2) EP1906610B1 (es)
ES (1) ES2388447T3 (es)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8903027B1 (en) 2011-06-27 2014-12-02 Xilinx, Inc. Detector for a multiple-antenna receiver
US8848842B2 (en) * 2012-08-16 2014-09-30 Xilinx, Inc. Recursion unit scheduling

Also Published As

Publication number Publication date
EP1906610B1 (en) 2012-05-30
EP2271039B1 (en) 2012-11-07
EP2271039A2 (en) 2011-01-05
EP1906610A1 (en) 2008-04-02
EP2271039A3 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
Barbulescu Iterative decoding of turbo codes and other concatenated codes
KR100374787B1 (ko) 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
Shaheen et al. Performance analysis of high throughput map decoder for turbo codes and self concatenated convolutional codes
ES2388447T3 (es) Proceso y configuración de turbo-ecualización con turbo-decodificación de señales
CN101969308B (zh) 咬尾卷积码的译码方法及装置
KR19990081470A (ko) 터보복호기의 반복복호 종료 방법 및 그 복호기
CN109327285B (zh) 一种基于串行级联cpm的物理层网络编码方法
JP4543479B2 (ja) 通信システム及びその方法
Messai et al. On the optimization of a PSP-based CPM detection
ES2401505T3 (es) Proceso y disposición para turbo-ecualización con turbo-decodificación de señales
Breddermann et al. Hybrid ARQ scheme for UMTS LTE based on insertion convolutional turbo codes
KR101325741B1 (ko) 네트워크 부호화 장치 및 방법
Banerjee et al. Evaluation of system performance by adding a fourth dimension to turbo code
US9020052B2 (en) MIMO communication method and devices
Chronopoulos et al. A Parallel turbo encoder-decoder scheme
Maunder R1-1702856 Enhanced turbo codes for URLLC
CN101222233A (zh) 基于酋空时符号的Turbo编译码方法
Geldmacher et al. An adaptive and complexity reduced decoding algorithm for convolutional codes and its application to digital broadcasting systems
CN104378123A (zh) 一种适用于mfsk的m维度量软判决维特比译码方法
JP2008258668A (ja) 復調装置および復調方法
Bahirgonde et al. BER analysis of turbo decoding algorithms
Oh et al. Iterative decoding and channel parameter estimation algorithms for repeat-accumulate codes
Fang et al. Quantization based Estimate-and-Forward with unequal error protection for Turbo coded Physical layer network coding on the TWRC
Joost Turbo Codes
Ortín et al. Evaluation of a reduced complexity ml decoding algorithm for tailbiting codes on wireless systems