ES2381855T3 - Señalización de los parámetros de la memoria intermedia indicativos de una arquitectura de memoria intermedia del receptor - Google Patents
Señalización de los parámetros de la memoria intermedia indicativos de una arquitectura de memoria intermedia del receptor Download PDFInfo
- Publication number
- ES2381855T3 ES2381855T3 ES06701062T ES06701062T ES2381855T3 ES 2381855 T3 ES2381855 T3 ES 2381855T3 ES 06701062 T ES06701062 T ES 06701062T ES 06701062 T ES06701062 T ES 06701062T ES 2381855 T3 ES2381855 T3 ES 2381855T3
- Authority
- ES
- Spain
- Prior art keywords
- buffer
- buffers
- terminal
- parameters
- server
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 269
- 230000011664 signaling Effects 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000004891 communication Methods 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 34
- 238000012546 transfer Methods 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000006978 adaptation Effects 0.000 abstract description 7
- 239000000543 intermediate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 101150058419 bsu1 gene Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- VJYFKVYYMZPMAB-UHFFFAOYSA-N ethoprophos Chemical compound CCCSP(=O)(OCC)SCCC VJYFKVYYMZPMAB-UHFFFAOYSA-N 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
- H04W8/22—Processing or transfer of terminal data, e.g. status or physical capabilities
- H04W8/24—Transfer of terminal data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
- H04L47/263—Rate modification at the source after receiving feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
- H04L65/80—Responding to QoS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
- H04N21/23406—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving management of server-side video buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/25—Management operations performed by the server for facilitating the content distribution or administrating data related to end-users or client devices, e.g. end-user or client device authentication, learning user preferences for recommending movies
- H04N21/258—Client or end-user data management, e.g. managing client capabilities, user preferences or demographics, processing of multiple end-users preferences to derive collaborative data
- H04N21/25808—Management of client data
- H04N21/25833—Management of client data involving client hardware characteristics, e.g. manufacturer, processing or storage capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/41407—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a portable device, e.g. video client on a mobile phone, PDA, laptop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
- H04N21/637—Control signals issued by the client directed to the server or network components
- H04N21/6377—Control signals issued by the client directed to the server or network components directed to server
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/65—Transmission of management data between client and server
- H04N21/658—Transmission by the client directed to the server
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/65—Transmission of management data between client and server
- H04N21/658—Transmission by the client directed to the server
- H04N21/6582—Data stored in the client, e.g. viewing habits, hardware capabilities, credit card number
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W8/00—Network data management
- H04W8/18—Processing of user or subscriber data, e.g. subscribed services, user preferences or user profiles; Transfer of user or subscriber data
- H04W8/20—Transfer of user or subscriber data
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Databases & Information Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
Un procedimiento para la señalización de los parámetros de la memoria intermedia, que comprende: el envío (40) de los parámetros de la memoria intermedia desde un terminal (12) a un servidor (14), en el que dichos parámetros de la memoria intermedia se relacionan al menos con dos memorias intermedias de N memorias intermedias del terminal (16-1, 16-2, ... 16-N), y N es un número entero de al menos un valor de dos para la determinación (44) de un estado de al menos las dos memorias intermedias usando los parámetros de la memoria intermedia caracterizado porque dichos parámetros de la memoria intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias.
Description
Señalización de los parámetros de la memoria intermedia indicativos de una arquitectura de memoria intermedia del receptor
Campo de la invención
La presente invención se refiere a las comunicaciones multimedia y más específicamente a la señalización de los parámetros de la memoria intermedia indicativos del estado de la memoria intermedia del receptor.
Antecedente de la técnica
Durante la reunión de la DLNA (Digital Living Network Alliance) RTP-TF (Real Time Protocol-Task Force) F2F (Face to Face), celebrada el 26 de enero de 2005, se identificaron problemas al discutir los esquemas para la adaptación de la velocidad de bits. La conclusión fue que podría ser necesario considerar los diferentes modelos de memoria intermedia del receptor a fin de que la retroalimentación de recepción tenga sentido para el remitente, y para que el remitente lleve a cabo una adaptación eficiente.
Se proporciona la técnica anterior sobre este tema, por ejemplo, en lo que respecta al esquema de adaptación de la velocidad especificada para la transmisión en el 3GPP (3d Generation Partnership Project - Proyecto de Asociación de 3ª Generación ) y en el 3GPP2 (3d Generation Partnership Project 2 - Proyecto 2 de Asociación de 3ª Generación) de especificaciones tal como se describe en la especificación técnica 26.234 v.6.2.0 "Transparent Endto-end Packet Switched Streaming Service (PSS) Protocols and Codecs", y en la Especificación Técnica C.P0046
v.0.1.7 "3G Multimedia Streaming Services".
El modelo de memoria intermedia actual definido en los proyectos 3GPP/3GPP2 es una única memoria intermedia, y contiene una cabecera de RTP (Real Time Protocol – Protocolo en Tiempo Real) y una carga útil. Con el fin de soportar los diferentes modelos de memoria intermedia, (por ejemplo, los que contienen más de una memoria intermedia) los actuales esquemas de señalización de la técnica anterior no son suficientes para garantizar una solución factible y eficaz, por ejemplo, para la adaptación de la velocidad adecuada.
Una publicación "3G Multimedia Streaming Service, 3rd Generation Partnership Project 2, 3GPP2 Specifications, vol. TSG-C, no. WG 1, C.P0046, 10 de diciembre de 2004, páginas 1-50, Kauai, HI, USA, XP002650116" por Keith Miller desvela parámetros de la memoria intermedia que comprenden información sobre el tamaño de la memoria intermedia.
De manera similar, una publicación "3rd Generation Partnership Project; Technical Specification Group Service and System Aspects; Transparent end-to-end Packet-switched Streaming Service (PSS); Protocols and codecs (Release 6), 3GPP STANDARD; 3GPP TS 26.234, 3RD GENERATION PARTNERSHIP PROJECT (3GPP), MOBILE COMPETENCE CENTRE; 650, ROUTE DES LUCIOLES; F-06921 SOPHIA-ANTIPOLIS CEDEX; FRANCIA, no. V6.2.0, 1 de diciembre de 2004, páginas 1-124, XP050370103” desvela parámetros de la memoria intermedia en relación con el tamaño de la memoria intermedia.
Las figuras 1-3 muestran diversas arquitecturas de memoria intermedia que se pueden emplear de acuerdo con la técnica anterior.
Divulgación de la invención
Se presentan un nuevo procedimiento, un sistema, un aparato y un producto de software para la señalización de parámetros de las memorias intermedias múltiples por un terminal para un servidor y la determinación del estado de la memoria intermedia múltiple del terminal por el servidor que usa estos parámetros, por ejemplo, para una adaptación de velocidad adecuada de los servicios de transmisión multimedia proporcionados por el servidor al terminal.
De acuerdo con un primer aspecto de la invención, un procedimiento para la señalización de los parámetros de la memoria intermedia, comprende las etapas de: el envío de los parámetros de la memoria intermedia desde un terminal a un servidor, en el que los parámetros de la memoria intermedia se refieren al menos a dos memorias intermedias del terminal de N, y N es un número entero de al menos un valor de dos; la recepción de los parámetros de la memoria intermedia desde el terminal al servidor; y la determinación de un estado de al menos las dos memorias intermedias por el servidor usando los parámetros de la memoria intermedia, en el que los parámetros de la memoria intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias.
De acuerdo además con el primer aspecto de la invención, los parámetros de la memoria intermedia pueden comprender al menos uno de: a) un número de al menos las dos memorias intermedias, b) los tamaños de la memoria intermedia de al menos las dos memorias intermedias, c) las unidades de tamaño de la memoria intermedia de al menos las dos memorias intermedias; d) un tamaño de cabecera parcial al menos en las dos memorias intermedias. Además, los parámetros de la memoria intermedia pueden comprender adicionalmente una
unidad de retraso de difusión, para modificar una unidad de tiempo.
Además, de acuerdo con el primer aspecto de la invención, los parámetros de la memoria intermedia pueden comprender: un indicador de la memoria intermedia previa al decodificador de video; y un indicador de la memoria intermedia posterior al decodificador de video.
Aún más de acuerdo con el primer aspecto de la invención, al menos las dos memorias intermedias pueden estar fuera de: a) una memoria intermedia de oscilación, b) una memoria intermedia previa al decodificador, y c) una memoria intermedia posterior al decodificador.
De acuerdo además con el primer aspecto de la invención, al menos las dos memorias intermedias pueden comprender todas las N memorias intermedias del terminal.
De acuerdo con un segundo aspecto de la invención, un producto de programa de ordenador comprende: una estructura de almacenamiento legible por ordenador que contiene en ella el código del programa de ordenador para su ejecución por un procesador del ordenador con el código del programa de ordenador caracterizado por que incluye las instrucciones para llevar a cabo las etapas del primer aspecto de la invención, indicado para realizarse por cualquier componente o una combinación de los componentes del terminal o del servidor.
De acuerdo con un tercer aspecto de la invención, un sistema de comunicación, que se comprende de: un terminal, para proporcionar y enviar los parámetros de la memoria intermedia, en el que los parámetros de la memoria intermedia se relacionan al menos con dos memorias intermedias de las N memorias intermedias del terminal del terminal, en el que N es un número entero de al menos un valor de dos; y un servidor, para la recepción de los parámetros de la memoria intermedia desde el terminal y para determinar un estado de al menos las dos memorias intermedias usando los parámetros de la memoria intermedia, en el que los parámetros de la memoria intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias.
De acuerdo además con el tercer aspecto de la invención, los parámetros de la memoria intermedia pueden comprender al menos uno de: a) un número de al menos las dos memorias intermedias, b) los tamaños de la memoria intermedia de al menos las dos memorias intermedias, c) las unidades de tamaño de la memoria intermedia de al menos las dos memorias intermedias d) un tamaño de cabecera parcial en al menos las dos memorias intermedias. Además, los parámetros de la memoria intermedia pueden comprender adicionalmente una unidad de retraso de difusión, para modificar una unidad de tiempo.
De acuerdo además con el tercer aspecto de la invención, los parámetros de la memoria intermedia pueden comprender: un indicador de la memoria intermedia anterior al decodificador de video; y un indicador de la memoria intermedia posterior al decodificador de video.
Además, de acuerdo con el tercer aspecto de la invención, al menos dos memorias intermedias pueden estar fuera de: a) una memoria intermedia de oscilación, b) una memoria intermedia previa al decodificador, y c) una memoria intermedia posterior al decodificador.
Además, de acuerdo con el tercer aspecto de la invención, al menos las dos memorias intermedias pueden comprender todas las N memorias intermedias del terminal.
De acuerdo con un cuarto aspecto de la invención, un terminal, comprende: N memorias intermedias del terminal, en el que N es un número entero de al menos un valor de dos; un bloque de control del terminal para proporcionar los parámetros de la memoria intermedia relacionados al menos con dos memorias intermedias de las N memorias intermedias del terminal, y un bloque del terminal de entrada/salida, para el envío de los parámetros de la memoria intermedia desde el terminal a un servidor, para la determinación del estado de al menos las dos memorias intermedias por el servidor usando los parámetros de la memoria intermedia, en el que los parámetros de la memoria intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias.
De acuerdo además con el cuarto aspecto de la invención, el terminal puede ser un ordenador, un dispositivo de comunicación, un dispositivo de comunicación inalámbrico, un dispositivo electrónico portátil, un dispositivo electrónico móvil o un teléfono móvil.
Además, de acuerdo con el cuarto aspecto de la invención, se pueden combinar el bloque del terminal de entrada/salida y el bloque del terminal de entrada/salida.
De acuerdo con un quinto aspecto de la invención, un servidor, comprende: un bloque de entrada/salida para la recepción de los parámetros de la memoria intermedia desde un terminal, en el que los parámetros de la memoria intermedia se refieren al menos a dos memorias intermedias de N memorias intermedias del terminal , en el que N es un número entero de un valor de al menos dos, y un bloque de control del servidor para determinar un estado de al menos las dos memorias intermedias usando los parámetros de la memoria intermedia, en el que los parámetros de la memoria intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia
para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias.
De acuerdo además con el quinto aspecto de la invención, el bloque de control del servidor puede adaptar una velocidad de transmisión de acuerdo con el estado y usando un criterio predeterminado, y en el que el bloque de entrada/salida envía contenido de los medios desde el servidor al terminal usando la velocidad de transmisión adaptada.
Las ventajas de la invención incluyen, pero sin limitación, lo siguiente:
- -
- El receptor usa la señalización para informar de los parámetros de la memoria intermedia al remitente, de esta manera el remitente puede entender mejor el estado de la memoria intermedia del receptor, y
- -
- La señalización permite que la información de retroalimentación de la memoria intermedia sea escalable.
Breve descripción de los dibujos
Para un mejor entendimiento de la naturaleza y de los objetos de la presente invención, se hace referencia a la siguiente descripción detallada considerada en conjunto con los dibujos siguientes, en los cuales:
las figuras 1-3 son diagramas esquemáticos que muestran diversas posibles arquitecturas de memorias intermedias del receptor, de acuerdo con la técnica anterior; la figura 4 es un diagrama de bloques que ilustra la señalización de los parámetros de la memoria intermedia indicativos de la arquitectura de la memoria intermedia enviados desde un receptor (terminal) a un emisor (servidor), de acuerdo con una realización de la presente invención, y la figura 5 es un diagrama de flujo que ilustra la señalización de los parámetros de la memoria intermedia indicativos de la arquitectura de la memoria intermedia enviados desde un receptor (terminal) a un emisor (servidor), de acuerdo con una realización de la presente invención.
Modos de llevar a cabo la invención
Se presentan un nuevo procedimiento, sistema, aparato y producto de software para la señalización de parámetros de memorias intermedias múltiples por un terminal para un servidor y la determinación del estado de la memoria intermedia múltiple del terminal por el servidor usando estos parámetros, por ejemplo, para una adaptación de velocidad adecuada de los servicios de transmisión multimedia proporcionados al terminal por el servidor. El terminal puede ser (pero no se limita a) un ordenador, un dispositivo de comunicación, un dispositivo de comunicación inalámbrico, un dispositivo electrónico portátil, un dispositivo electrónico móvil, un teléfono móvil, etc.
De acuerdo con una realización de la presente invención, cuando un receptor de transmisión multimedia (por ejemplo, un cliente DMP, tal como se define en la DLNA) se conecta al emisor (por ejemplo, un servidor DMS (DEKSI Modem Pooling – Asociación del Módem DEKSI) tal como se define en la DLNA), el receptor envía al menos uno de los siguientes parámetros de la memoria intermedia (o de los parámetros de la memoria intermedia múltiple) indicativos de, pero no limitados a, un número de memorias intermedias (por ejemplo, un memoria intermedia de oscilación, una memoria intermedia previa al decodificador, una memoria intermedia posterior al decodificador, etc.), los tamaños de la memoria intermedia, las unidades de tamaño de la memoria intermedia, un tamaño de cabecera parcial (por ejemplo, parte de la cabecera del RTP, véase IETF RFC 3550, " RTP: A Transport Protocol for Real-time applications", julio de 2003), y el mecanismo de transferencia entre las dos memorias intermedias. Además, de acuerdo con una realización adicional de la presente invención, el receptor también envía la unidad de tiempo para el retraso de difusión tal como se define en la especificación técnica 26.234 v.6.2.0 "Transparent End-to-end Packet Switched Streaming Service (PSS) Protocols and Codecs".
El modelo de memoria intermedia actual definido en los proyectos 3GPP/3GPP2 es una única memoria intermedia que contiene una cabecera del RTP (Real Time Protocol – Protocolo de Tiempo Real) y una carga útil. Si se usa un modelo de dos memorias intermedias, en el que el receptor expone al servidor al menos dos memorias intermedias en lugar de una (por ejemplo, la memoria intermedia de oscilación y la memoria intermedia previa al decodificador), y se desconoce el mecanismo de gestión de las dos memorias intermedias por parte del emisor, entonces, la señalización de la memoria intermedia del receptor actualmente definida en el 3GPP y en el 3GPP2 será irrelevante. Al informar los parámetros de la memoria intermedia desde el receptor al emisor, de acuerdo con las realizaciones de la presente invención, el remitente puede deducir el estado correcto de la memoria intermedia del receptor, por ejemplo, para la adaptación de velocidad adecuada.
De acuerdo con una realización de la presente invención, los parámetros de la memoria intermedia pueden, por ejemplo, definirse (pero no se limitan a) de la siguiente manera:
- •
- Número de memorias intermedias, es decir, para indicar el número de memorias intermedias del receptor;
- •
- Los tamaños de la memoria intermedia, es decir, un número de bloques para cada una de las memorias intermedias;
- •
- Las unidades de tamaño de la memoria intermedia, es decir, los tamaños de bloques para las memorias intermedias. El campo FBS (Free Buffer Space - espacio de memoria intermedia libre) actual en el 3GPP, (véase, por ejemplo, la especificación técnica 26.234 v.6.2.0 "Transparent End-to-end Packet Switched
Streaming Service (PSS) Protocols and Codecs ") define un bloque que comprende 64 bytes; este parámetro (es decir, el campo FBS) puede modificar la unidad indicando que cada bloque indica cualquier número arbitrario de bytes (por ejemplo, un bloque puede definirse en unidades de 128 bytes);
• Un tamaño de la cabecera parcial, es decir, el tamaño de cabecera del RTP (Real Time Protocol – Protocolo de 5 Tiempo Real) parcial en las memorias intermedias;
- •
- El índice del mecanismo de transferencia de datos (o del mecanismo de transferencia de memoria intermedia): el índice indica qué tipo de mecanismo de transferencia se usa entre las memorias intermedias;
- •
- La unidad de retraso de difusión, es decir, la unidad de tiempo del retraso de difusión; el retraso actual de difusión del 3GPP se define en milisegundos; esta señal se usa para modificar la unidad de tiempo, etc.
10 De acuerdo con una realización adicional de la presente invención, la señalización puede llevarse a cabo usando una pluralidad de protocolos que pueden ser (pero no se limitan a) el RTSP (real time streaming protocol – protocolo de transmisión en tiempo real), el SDP (session description protocol – protocolo de descripción de sesión), el XML (Extensible Markup Language – lenguaje de marcado extensible), el RTCP (real time conferencing protocol – protocolo de conferencia en tiempo real), por ejemplo, un paquete APP (application - aplicación) o RTP/AVPF (audio
15 visual profile feedback - retroalimentación del perfil audio visual), etc.
Como alternativa, de acuerdo con una realización adicional de la presente invención, se pueden hacer suposiciones implícitas en las relaciones de las memorias intermedias y algunos de los parámetros anteriores pueden, por lo tanto, combinarse. Por ejemplo, los parámetros de la memoria intermedia pueden incluir los indicadores binarios siguientes:
20 • Indicador de la memoria intermedia anterior al decodificador de video:
a) cuando el indicador de la memoria intermedia anterior al decodificador es 1, el receptor contiene una memoria intermedia anterior al decodificador que funciona idénticamente a la memoria intermedia de la imagen codificada (CPB) en el decodificador de referencia hipotético (DRH) de la codificación de vídeo convencional en uso;
25 b) cuando el indicador de la memoria intermedia anterior al decodificador es 0, la memoria intermedia anterior al decodificador de video no está presente (es decir, se combina con la memoria intermedia de des-oscilación) o el funcionamiento de la memoria intermedia anterior al decodificador no se especifica; e
• Indicador de la memoria intermedia posterior al decodificador de video:
a) cuando el indicador de la memoria intermedia posterior al decodificador es 1, el receptor contiene una
30 memoria intermedia posterior al decodificador que funciona idénticamente a la memoria intermedia de la imagen decodificada (DPB) en el decodificador de referencia hipotético (DRH) de la codificación de vídeo estándar en uso, si no hay DPB especificado en el HRD, entonces el receptor contiene una memoria intermedia de reordenamiento mínima especificada como sigue: la memoria intermedia de reordenamiento mínima es inexistente si la orden de decodificación de imágenes es la misma que su
35 orden de salida, o la memoria intermedia de reordenamiento mínima contiene una imagen de B imágenes, de acuerdo con las normas MPEG (Moving Pictures Experts Group - Grupo de Expertos de Imágenes en movimiento) tales como, por ejemplo, MPEG-2, MPEG-4 Parte 2, o de acuerdo con las normas H.263 que están presentes en la transmisión recibida; b) cuando el indicador de la memoria intermedia posterior al decodificador es 0, la presencia y
40 funcionamiento de la memoria intermedia posterior al decodificador no se especifica.
Cuando estos indicadores binarios están presentes, entonces se supone que el tamaño indicado de la memoria intermedia abarca la recepción, la desoscilación, y, si se usa(n), la(s) memoria(s) intermedia(s) de des-entrelazado, y tiene esta cantidad de espacio determinada para las unidades de datos de aplicación (ADU) completas, incluyendo la siguiente cabecera del RTP y los campos de cabecera de carga útil del RTP. Cualquier memoria intermedia
45 anterior al decodificador que no puede usarse como un desoscilador, un des-entrelazador o una memoria intermedia de retransmisión no se incluye en el tamaño de la memoria intermedia indicada. Cuando los indicadores binarios son iguales a 1, entonces el tamaño de las memorias intermedias previas y/o posteriores al decodificador se determina por el perfil de codificación de vídeo y el nivel en uso.
A continuación se ilustra un ejemplo, de acuerdo con las realizaciones de la presente invención, usando el RTSP
50 (real tiempo de streaming protocol – protocolo de transmisión en tiempo real) para dos memorias intermedias con los siguientes parámetros: url="rtsp://server.example.com/media.mp4"; NB=2; BF1 (1er tamaño de la memoria intermedia) = 5000;
55 BSU1 (1ª unidad de tamaño de la memoria intermedia) = 1024; BF2 (2º tamaño de la memoria intermedia) = 800; BSU2 (2ª unidad de tamaño de la memoria intermedia) = 512; PHS (tamaño de la cabecera parcial) = 12;
BTM (mecanismo de transferencia de la memoria intermedia) = 0; y PDU (unidad de retraso de difusión) = 10.
- Memoria Intermedia # (NB)
- Tamaño de la memoria intermedia (BF, Bloque) Unidad de la memoria intermedia (BSU, byte) Cabecera (PHS, byte) Parcial
- 1
- 5000 1024 0
- 2
- 800 512 12
El tamaño de la primera memoria intermedia es de 5000* 1024 bytes y el tamaño de la segunda memoria intermedia es 800* 512 bytes. La primera memoria intermedia contiene la totalidad de la cabecera y de la carga útil del RTP por lo que el tamaño de la cabecera parcial no se señaliza. La segunda memoria intermedia contiene 12 bytes de las cabeceras parciales. El tamaño de la cabecera del RTP parcial es importante cuando se usa la paquetización de entrelazado en la carga útil de RTP de H.264 (véase el IETF RFC 3984, "RTP payload format for H.264 video”, enero de 2005).
La unidad de tamaño de la memoria intermedia puede, por ejemplo, expresarse solamente por unos pocos bits. Si el valor es 0, se usan entonces bloques de memoria intermedia de 64 bytes. Si el valor es 1, se usan entonces bloques de memoria intermedia de 128 bytes. Si el valor es 2, se usan entonces bloques de memoria intermedia de 256 bytes, y así sucesivamente.
El mecanismo de transferencia de la memoria intermedia (BTM) puede definirse de la siguiente manera:
- •
- 0: cuando la segunda memoria intermedia tiene un espacio vacío, entonces la primera memoria intermedia (por ejemplo, la desoscilación) transferirá los datos inmediatamente;
- •
- 1: los datos se transfieren de acuerdo con la marca de tiempo del paquete.
- •
- 2: los datos se transfieren de acuerdo con la velocidad de trama, por ejemplo, en el vídeo puede ser de 30fps y en el audio puede ser de 50fps;
- •
- 3: los datos se transfieren a la segunda memoria intermedia solamente cuando la primera memoria intermedia está llena;
- •
- 4: otro mecanismo de transferencia que no sea el anterior.
La definición anterior del BTM representa sólo un ejemplo y otras definiciones de BTM son también posibles usando diferentes números de opciones.
El modificador de la unidad de retraso de difusión (PDU) en el ejemplo anterior es 10x, lo que significa que la unidad de tiempo es ahora de 10 ms. Por ejemplo, si el retraso de difusión es originalmente de 200ms, entonces el nuevo valor es de 2000ms. Otro ejemplo sería usar únicamente un bit. Si el bit es 1 la unidad se expresa en 1/100 de un segundo. Si el bit es 0, entonces la unidad se expresa en milisegundos.
Se observa que, de acuerdo con una realización de la presente invención, los parámetros de la memoria intermedia múltiple pueden relacionarse al menos con dos memorias intermedias fuera de las N memorias intermedias del terminal, en el que N es un número entero de al menos un valor de dos. Además, al menos las dos memorias intermedias pueden comprender todas las N memorias intermedias del terminal o las memorias intermedias seleccionadas fuera de las N memorias intermedias del terminal.
La figura 4 muestra un ejemplo, entre otros, de un diagrama de bloques que ilustra la señalización de los parámetros de la memoria intermedia indicativos de la arquitectura de la memoria intermedia enviada desde un receptor (terminal) 12 a un emisor (servidor) 14 en un sistema de comunicación 11, de acuerdo con la realización de la presente invención. El terminal 12 se denomina receptor para los fines de la presente invención porque es el destinatario de una señal 22 (contenida) de los medios comprendiendo, por ejemplo, servicios multimedia desde el servidor 14. El receptor/terminal 12 tiene N memorias intermedias 16-1, 16-2, ... 16-N1 conectadas a un bloque de control del terminal 18 que, a su vez, se conecta a un bloque del terminal de entrada/salida 20. El servidor puede verse como que tiene una estructura interna similar que comprende un bloque del servidor de entrada/salida 24, un bloque de control del servidor 26 y un bloque de memoria intermedia del servidor 28, como se muestra al menos para los fines de la presente invención.
El bloque de control del terminal 18 en la Figura 4 proporciona los parámetros de la memoria intermedia relacionados al menos con dos memorias intermedias de las N memorias intermedias del terminal (16-1, 16-2, ... 16-N), de acuerdo con las realizaciones de la presente invención, como se ha descrito anteriormente, para el bloque 20, que envía los parámetros de la memoria intermedia (señal 10) al bloque correspondiente 24 del servidor 14. La información de la memoria intermedia se reenvía entonces al bloque de control del servidor 26 del servidor 14. El bloque 26 determina el estado de al menos las dos memorias intermedias del terminal 12 usando los parámetros de la memoria intermedia recibidos. Basado en el estado, el servidor 14 (usando el bloque de control del servidor 26) puede adaptar una velocidad de transmisión usando un criterio predeterminado y enviar la señal de contenido de los medios 22 usando la velocidad de transmisión adoptada desde el servidor 14 (usando el bloque 24) al terminal 12.
De acuerdo con una realización de la presente invención, los bloques 20,18, 24, 26, 16-1, 16-2, ... ,16-N y 28 pueden implementarse como un software, un bloque de hardware o una combinación de los mismos. Además, cada uno de los bloques 20,18, 24, 26, 16-1, 16-2, ... 16-N y 28 pueden implementarse como un bloque separado o
5 pueden combinarse con cualquier otro bloque convencional del terminal 12 o del servidor 14, o puede dividirse en varios bloques de acuerdo con su funcionalidad.
La figura 5 muestra un diagrama de flujo que ilustra la señalización de los parámetros de la memoria intermedia indicativos de la arquitectura de la memoria intermedia enviados desde el receptor (terminal) 12 al remitente (servidor) 14 en un sistema de comunicación 11, de acuerdo con una realización de la presente invención.
10 El diagrama de flujo de la figura 5 representa sólo un escenario posible, entre otros. En un procedimiento de acuerdo con la primera realización de la presente invención, en una primera etapa 40, el terminal 12 genera los parámetros de la memoria intermedia de al menos las dos memorias intermedias de acuerdo con las realizaciones de la presente invención, y envía estos parámetros (la señal 10) al servidor 14. En una etapa siguiente 42, el servidor 14 recibe los parámetros de la memoria intermedia desde el terminal 12. En una etapa siguiente 44, el servidor 14
15 determina el estado de al menos las dos memorias intermedias usando los parámetros de la memoria intermedia. En un etapa siguiente 46, el servidor 14 adapta una velocidad de transmisión de acuerdo con el estado y usando el criterio predeterminado. Finalmente, en un etapa siguiente 48, el servidor 14 envía el contenido de los medios (la señal 22) al terminal 12 usando la velocidad de transmisión adaptada.
Como se ha explicado anteriormente, la invención proporciona tanto un procedimiento como el equipo
20 correspondiente que consta de varios módulos que proporcionan la funcionalidad para realizar las etapas del procedimiento. Los módulos pueden implementarse como hardware, o pueden implementarse como software o firmware para su ejecución por un procesador del ordenador. En particular, en el caso del firmware o del software, la invención puede proporcionarse como un producto de programa de ordenador que incluye una estructura de almacenamiento legible por ordenador que contiene en ella el código del programa de ordenador (es decir, el
25 software o firmware) para la ejecución por el procesador del ordenador.
Debe entenderse que las disposiciones anteriormente descritas son sólo ilustrativas de la aplicación de los principios de la presente invención. Los expertos en la materia pueden diseñar numerosas modificaciones y disposiciones alternativas sin apartarse del alcance de la presente invención, y las reivindicaciones adjuntas tienen por objeto incluir tales modificaciones y disposiciones.
Claims (17)
- REIVINDICACIONES1. Un procedimiento para la señalización de los parámetros de la memoria intermedia, que comprende:el envío (40) de los parámetros de la memoria intermedia desde un terminal (12) a un servidor (14), en el que dichos parámetros de la memoria intermedia se relacionan al menos con dos memorias intermedias de N5 memorias intermedias del terminal (16-1, 16-2, ... 16-N), y N es un número entero de al menos un valor de dos para la determinación (44) de un estado de al menos las dos memorias intermedias usando los parámetros de la memoria intermedia caracterizado porque dichos parámetros de la memoria intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias.10 2. Un procedimiento para la señalización de los parámetros de la memoria intermedia, que comprende:la recepción (42) de los parámetros de la memoria intermedia, en el que dichos parámetros de la memoria intermedia se relacionan al menos con dos de las memorias intermedias de N memorias intermedias (16-1, 162, ... 16-N) del terminal, y N es un número entero de al menos un valor de dos, y la determinación (44) de un estado de al menos las dos memorias intermedias usando los parámetros de la15 memoria intermedia,caracterizado porque dichos parámetros de la memoria intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias.
- 3. Un procedimiento de acuerdo con la reivindicación 1 o 2, caracterizado porque los parámetros de la memoria 20 intermedia comprenden además al menos uno de:un número de al menos las dos memorias intermedias; los tamaños de la memoria intermedia de al menos las dos memorias intermedias; las unidades de tamaño de la memoria intermedia de al menos las dos memorias intermedias, y un tamaño de la cabecera parcial en al menos las dos memorias intermedias.25 4. Un procedimiento de acuerdo con la reivindicación 3, caracterizado porque los parámetros de la memoria intermedia comprenden además una unidad de retraso de difusión, para modificar una unidad de tiempo.
- 5. Un procedimiento de acuerdo con cualquier reivindicación precedente, caracterizado porque los parámetros de la memoria intermedia comprenden:un indicador de la memoria intermedia anterior al decodificador de video; y 30 un indicador de la memoria intermedia posterior al decodificador de video.
- 6. Un procedimiento de acuerdo con cualquier reivindicación precedente, caracterizado porque al menos las dos memorias intermedias están fuera de:una memoria intermedia de des- oscilación; una memoria intermedia anterior al decodificador, y 35 una memoria intermedia posterior al decodificador.
-
- 7.
- Un procedimiento de acuerdo con cualquier reivindicación precedente, caracterizado porque al menos las dos memorias intermedias comprenden todas las N memorias intermedias (16-1, 16-2, ... 16-N) del terminal.
-
- 8.
- Un producto de programa de ordenador que comprende: una estructura de almacenamiento legible por ordenador que contiene en su interior el código del programa de ordenador para su ejecución por un procesador del ordenador
40 con dicho código del programa de ordenador, en el que dicho código del programa de ordenador comprende instrucciones para realizar un procedimiento de la reivindicación 1. - 9. Un terminal (12) que comprendeN memorias intermedias (16-1, 16-2, ... 16-N) del terminal, en el que N es un número entero de al menos un valor de dos;45 un bloque de control del terminal (18) configurado para proporcionar los parámetros de la memoria intermedia relacionados al menos con dos memorias intermedias de las N memorias intermedias del terminal; y un bloque del terminal de entrada/salida (20) configurado para enviar los parámetros de la memoria intermedia del terminal (12) a un servidor (14), para determinar un estado de al menos las dos memorias intermedias por el servidor(14) usando los parámetros de la memoria intermedia, caracterizado porque dichos parámetros de la memoria50 intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias.
-
- 10.
- Un terminal (12) de acuerdo con la reivindicación 9, caracterizado porque los parámetros de la memoria intermedia comprenden al menos uno de:
un número de al menos las dos memorias intermedias; los tamaños de la memoria intermedia de al menos las dos memorias intermedias; las unidades de tamaño de la memoria intermedia de al menos las dos memorias intermedias, y un tamaño de la cabecera parcial al menos en las dos memorias intermedias. -
- 11.
- Un terminal (12) de acuerdo con la reivindicación 10, caracterizado porque los parámetros de la memoria intermedia comprenden además una unidad de retraso de difusión, para modificar una unidad de tiempo.
-
- 12.
- Un terminal (12) de acuerdo con la reivindicación 9 o 10, caracterizado porque los parámetros de la memoria intermedia comprenden:
un indicador de la memoria intermedia anterior al decodificador de video; y un indicador de la memoria intermedia posterior al decodificador de video. -
- 13.
- Un terminal (12) de acuerdo con una cualquiera de las reivindicaciones 9 a 12, caracterizado porque al menos las dos memorias intermedias están fuera de:
una memoria intermedia de des-oscilación; una memoria intermedia anterior al decodificador, y una memoria intermedia posterior al decodificador. -
- 14.
- Un terminal (12) de acuerdo con una cualquiera de las reivindicaciones 9 a 13, caracterizado porque al menos las dos memorias intermedias comprenden todas las N memorias intermedias (16-1, 16-2, ... 16-N) del terminal.
-
- 15.
- Un terminal (12) de acuerdo con una cualquiera de las reivindicaciones 9 a 14, caracterizado porque dicho terminal (12) es un dispositivo de comunicación para comunicaciones inalámbricas.
-
- 16.
- Un terminal (12) de acuerdo con la reivindicación 9, caracterizado porque se combinan el bloque del terminal de entrada/salida (20) y el bloque del terminal de entrada/salida (20).
-
- 17.
- Un servidor (14), que comprende:
un bloque de entrada/salida (24) configurado para recibir los parámetros de la memoria intermedia desde un terminal (12), en el que dichos parámetros de la memoria intermedia se refieren al menos a dos memorias intermedias de las N memorias intermedias (16-1, 16-2, ... 16-N) del terminal del terminal (12), en el que N es un número entero de al menos un valor de dos, y un bloque de control del servidor (26) configurado para determinar un estado de al menos las dos memorias intermedias usando los parámetros de la memoria intermedia, caracterizado porque dichos parámetros de la memoria intermedia comprenden al menos un índice del mecanismo de transferencia de la memoria intermedia para indicar un mecanismo de transferencia entre al menos las dos memorias intermedias. -
- 18.
- Un servidor (14) de acuerdo con la reivindicación 17, caracterizado porque el bloque de control del servidor
(26) está configurado además para adaptar una velocidad de transmisión de acuerdo con dicho estado y usando un criterio predeterminado, y en el que el bloque de entrada/salida (24) está configurado además para enviar el contenido de los medios desde el servidor (14) al terminal (12) usando dicha velocidad de transmisión adaptada. - 19. Un sistema de comunicación (11) que comprende:un terminal (12) de acuerdo con una cualquiera de las reivindicaciones 9 a 16, y un servidor (14) de acuerdo con una cualquiera de las reivindicaciones 17 a 18.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US64999505P | 2005-02-03 | 2005-02-03 | |
US649995P | 2005-02-03 | ||
PCT/IB2006/000131 WO2006082485A1 (en) | 2005-02-03 | 2006-01-26 | Signaling buffer parameters indicative of receiver buffer architecture |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2381855T3 true ES2381855T3 (es) | 2012-06-01 |
Family
ID=36777000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES06701062T Active ES2381855T3 (es) | 2005-02-03 | 2006-01-26 | Señalización de los parámetros de la memoria intermedia indicativos de una arquitectura de memoria intermedia del receptor |
Country Status (9)
Country | Link |
---|---|
US (1) | US8127040B2 (es) |
EP (1) | EP1844593B1 (es) |
KR (2) | KR20070095428A (es) |
CN (1) | CN101116308B (es) |
AT (1) | ATE552684T1 (es) |
ES (1) | ES2381855T3 (es) |
HK (1) | HK1112127A1 (es) |
TW (1) | TWI401918B (es) |
WO (1) | WO2006082485A1 (es) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4661907B2 (ja) * | 2008-05-30 | 2011-03-30 | ソニー株式会社 | 情報処理システム、情報処理装置及び情報処理方法、並びにプログラム |
EP2194716B1 (en) * | 2008-12-03 | 2018-05-16 | Nokia Solutions and Networks GmbH & Co. KG | Apparatus, method and system for transmission of layered encoded multimedia signals |
JP2010166387A (ja) * | 2009-01-16 | 2010-07-29 | Panasonic Corp | バッファ制御装置及び無線通信端末 |
US20100271990A1 (en) * | 2009-04-24 | 2010-10-28 | Motorola, Inc. | Method and apparatus for triggering buffer status reports with packet discarding |
DE602009000748D1 (de) | 2009-05-12 | 2011-03-31 | Alcatel Lucent | Verkehrslastabhängige Leistungsreduzierung in Hochgeschwindigkeits-Paketvermittlungssystemen |
US8767614B2 (en) | 2009-12-17 | 2014-07-01 | Nokia Siemens Networks Oy | Reporting buffering information |
US20110283014A1 (en) * | 2010-05-14 | 2011-11-17 | Rahul Malik | Distribution of Multimedia Content over a Network |
US20110320559A1 (en) * | 2010-06-23 | 2011-12-29 | Telefonaktiebolaget L M Ericsson (Publ) | Remote access with media translation |
US20130262691A1 (en) * | 2012-03-28 | 2013-10-03 | Rovi Corp | System and Methods of Media Streaming using RTSP with Reduced Delays |
US20130262692A1 (en) * | 2012-03-28 | 2013-10-03 | Rovi Corp | System and Methods of Media Streaming from a Media Server using RTSP with Reduced Delays |
US9325992B2 (en) | 2013-01-07 | 2016-04-26 | Qualcomm Incorporated | Signaling of clock tick derivation information for video timing in video coding |
CN104581361A (zh) * | 2013-10-09 | 2015-04-29 | 索尼公司 | 多媒体播放控制方法、装置以及系统 |
US10148582B2 (en) * | 2016-05-24 | 2018-12-04 | Samsung Electronics Co., Ltd. | Managing buffers for rate pacing |
KR20240012232A (ko) | 2022-07-20 | 2024-01-29 | 공송희 | 기능성 코 마스크 및 그 세트 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3469959D1 (en) | 1984-01-16 | 1988-04-21 | Agfa Gevaert Nv | Method and apparatus for the transfer of an electrostatically deposited toner image |
US5159447A (en) | 1991-05-23 | 1992-10-27 | At&T Bell Laboratories | Buffer control for variable bit-rate channel |
US6345296B1 (en) * | 1997-07-02 | 2002-02-05 | Unisys Corporation | Method system and computer program product for providing pull model data communication |
JPH11126491A (ja) * | 1997-08-20 | 1999-05-11 | Fujitsu Ltd | 半導体記憶装置 |
US6434606B1 (en) * | 1997-10-01 | 2002-08-13 | 3Com Corporation | System for real time communication buffer management |
US6366959B1 (en) * | 1997-10-01 | 2002-04-02 | 3Com Corporation | Method and apparatus for real time communication system buffer size and error correction coding selection |
US7253831B2 (en) * | 2000-05-10 | 2007-08-07 | Polycom, Inc. | Video coding using multiple buffers |
FI118830B (fi) * | 2001-02-08 | 2008-03-31 | Nokia Corp | Tietovirran toisto |
US20030069963A1 (en) * | 2001-09-27 | 2003-04-10 | Nikil Jayant | System and method of quality of service signaling between client and server devices |
US7463598B1 (en) * | 2002-01-17 | 2008-12-09 | Occam Networks | Multi-stream jitter buffer for packetized voice applications |
AU2003249115A1 (en) * | 2002-07-16 | 2004-02-02 | Nokia Corporation | Method for enabling packet transfer delay compensation in multimedia streaming |
KR100644978B1 (ko) * | 2002-09-30 | 2006-11-14 | 산요덴키가부시키가이샤 | 네트워크 전화기 및 음성 복호화 장치 |
US7263128B2 (en) * | 2002-11-13 | 2007-08-28 | Sony Corporation | Triple-buffering method for overlapped motion compensation in a video decoder |
US20040161039A1 (en) * | 2003-02-14 | 2004-08-19 | Patrik Grundstrom | Methods, systems and computer program products for encoding video data including conversion from a first to a second format |
EP1450514A1 (en) * | 2003-02-18 | 2004-08-25 | Matsushita Electric Industrial Co., Ltd. | Server-based rate control in a multimedia streaming environment |
US7844727B2 (en) * | 2003-04-24 | 2010-11-30 | Nokia Corporation | Method and device for proactive rate adaptation signaling |
US7353284B2 (en) * | 2003-06-13 | 2008-04-01 | Apple Inc. | Synchronized transmission of audio and video data from a computer to a client via an interface |
US7380028B2 (en) * | 2003-06-13 | 2008-05-27 | Microsoft Corporation | Robust delivery of video data |
US9325998B2 (en) * | 2003-09-30 | 2016-04-26 | Sharp Laboratories Of America, Inc. | Wireless video transmission system |
US8218439B2 (en) * | 2004-11-24 | 2012-07-10 | Sharp Laboratories Of America, Inc. | Method and apparatus for adaptive buffering |
-
2006
- 2006-01-25 TW TW095102735A patent/TWI401918B/zh not_active IP Right Cessation
- 2006-01-26 US US11/342,261 patent/US8127040B2/en not_active Expired - Fee Related
- 2006-01-26 KR KR1020077018942A patent/KR20070095428A/ko not_active Application Discontinuation
- 2006-01-26 ES ES06701062T patent/ES2381855T3/es active Active
- 2006-01-26 KR KR1020097013499A patent/KR101122143B1/ko not_active IP Right Cessation
- 2006-01-26 EP EP06701062A patent/EP1844593B1/en not_active Not-in-force
- 2006-01-26 AT AT06701062T patent/ATE552684T1/de active
- 2006-01-26 WO PCT/IB2006/000131 patent/WO2006082485A1/en active Application Filing
- 2006-01-26 CN CN2006800039575A patent/CN101116308B/zh not_active Expired - Fee Related
-
2008
- 2008-06-23 HK HK08106949.1A patent/HK1112127A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1844593A4 (en) | 2011-08-24 |
CN101116308A (zh) | 2008-01-30 |
ATE552684T1 (de) | 2012-04-15 |
TWI401918B (zh) | 2013-07-11 |
TW200637280A (en) | 2006-10-16 |
KR101122143B1 (ko) | 2012-03-22 |
EP1844593B1 (en) | 2012-04-04 |
KR20070095428A (ko) | 2007-09-28 |
US20060190593A1 (en) | 2006-08-24 |
HK1112127A1 (en) | 2008-08-22 |
CN101116308B (zh) | 2012-12-26 |
US8127040B2 (en) | 2012-02-28 |
WO2006082485A1 (en) | 2006-08-10 |
EP1844593A1 (en) | 2007-10-17 |
KR20090090361A (ko) | 2009-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2381855T3 (es) | Señalización de los parámetros de la memoria intermedia indicativos de una arquitectura de memoria intermedia del receptor | |
US7447978B2 (en) | Buffering packets of a media stream | |
CN101505316B (zh) | 重排和复用属于互相关会话的多媒体流的包的方法和设备 | |
KR101484903B1 (ko) | Iso 기반 미디어 파일들 내 mpeg 미디어 전송 에셋들의 캡슐화 방법 및 장치 | |
US11677503B2 (en) | Apparatus and method for sending/receiving packet in multimedia communication system | |
US20060253600A1 (en) | Buffering in streaming delivery | |
CN101867453B (zh) | 一种rtp抗丢包的方法 | |
US10097319B2 (en) | Method and apparatus for re-transmitting MMT packet and method and apparatus for requesting MMT packet re-transmission | |
TW201820857A (zh) | 用於傳送視訊之方法及資料傳送器 | |
KR20130140938A (ko) | 방송 및 통신 시스템에서 패킷 송수신 장치 및 방법 | |
ES2278226T3 (es) | Sistema y metodo para proporcionar una recuperacion frente a errores para video codificado por fgs en flujo continuo en una red ip. | |
CN101854224A (zh) | 纠错编码方法、装置和系统以及转发控制方法和装置 | |
US20140092995A1 (en) | Electronic devices for signaling a random access point picture message | |
CN109862400A (zh) | 一种流媒体传输方法、装置及其系统 | |
WO2024056200A1 (en) | Early termination of transmission of pdu sets generated by al-fec in a wireless communication network | |
JP2015050599A (ja) | 動画配信システム、動画配信装置、端末装置、及びプログラム |