ES2380138T3 - Dispositivo y método de procesamiento de una señal - Google Patents

Dispositivo y método de procesamiento de una señal Download PDF

Info

Publication number
ES2380138T3
ES2380138T3 ES08159677T ES08159677T ES2380138T3 ES 2380138 T3 ES2380138 T3 ES 2380138T3 ES 08159677 T ES08159677 T ES 08159677T ES 08159677 T ES08159677 T ES 08159677T ES 2380138 T3 ES2380138 T3 ES 2380138T3
Authority
ES
Spain
Prior art keywords
complex
processing
processing device
signal
csf1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES08159677T
Other languages
English (en)
Inventor
Lars SUNDSTRÖM
Filip Oredsson
Tony Pettersson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Application granted granted Critical
Publication of ES2380138T3 publication Critical patent/ES2380138T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/26Circuits for superheterodyne receivers
    • H04B1/28Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/403Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

Un dispositivo de procesamiento (40) para procesar o tratar una señal de entrada compleja que representa una secuencia de símbolos de multiplexación por división de frecuencia ortogonal, OFDM, en un receptor de radio (10), que comprende una pluralidad de rutas de procesamiento (P1-PN), donde cada ruta de procesamiento (P1-PN) comprende: - un mezclador complejo (CM1-CMN) adaptado para trasladar en frecuencia la señal de entrada compleja basándose en una señal de oscilador local asociada con el mezclador complejo (CM1-CMN); y - un filtro de selección de canal analógico (CSF1-CSFN), conectado operativamente a un puerto de salida del mezclador complejo (CM1-CMN), dispuesto para filtrar una señal de salida del mezclador complejo (CM1- CMN); una unidad de oscilador (70) dispuesta para proporcionar la señal de oscilador local asociada con el mezclador complejo (CM1-CMN) de cada ruta de procesamiento; y una unidad de control (60) adaptada para - recibir datos de control; - determinar, basándose en los datos de control, ubicaciones de subportadora, dentro de al menos un símbolo de OFDM individual de la secuencia de símbolos de OFDM, de uno o más bloques de recurso asignados al receptor de radio (10), donde un bloque de recurso define un conjunto no vacío de subportadoras adyacentes para cada uno de un conjunto no vacío de símbolos de OFDM consecutivos; y - para cada uno de los citados al menos un símbolo de OFDM individual, controlar las señales de oscilador local asociadas con los mezcladores complejos (CM1-CMN) basándose en las ubicaciones de subportadora determinadas y de las bandas de paso (110a-d, 310a-d) de los filtros de selección de canal (CSF1-CSFN) de manera que cada conjunto de subportadoras adyacentes, definido mediante bloques de recurso asignados al receptor de radio (10), dentro del símbolo de OFDM sea trasladado en frecuencia por un mezclador complejo (CM1-CMN) de las rutas de procesamiento (P1-PN) para que aparezcan dentro de la banda de paso del siguiente filtro de selección de canal (CSF1-CSFN).

Description

Dispositivo y método de procesamiento de una señal.
Campo técnico
La presente invención se refiere a un dispositivo y a un método de procesamiento para procesar o tratar una señal de entrada compleja analógica. Más particularmente, la presente invención se refiere a un dispositivo y a un método de procesamiento para procesar o tratar una señal de entrada compleja analógica que representa una secuencia de símbolos de multiplexación por división de frecuencia ortogonal.
Antecedentes
Con el fin de facilitar la comunicación inalámbrica a velocidades de datos cada vez mayores están emergiendo varios estándares y sistemas para comunicación mediante telefonía móvil. Un ejemplo de un sistema celular emergente es la Evolución a Largo Plazo de 3G (3G LTE – 3G Long Term Evolution, en inglés). En LTE de 3G, se transmiten señales utilizando OFDM (Multiplexación por División de Frecuencia Ortogonal – Orthogonal Frequency Division Multiplexing, en inglés) en una técnica de acceso múltiple denominada OFDMA (Acceso Múltiple por División de Frecuencia Ortogonal – Orthogonal Frequency Division Multiple Access, en inglés) en el enlace descendente desde una estación de base a un terminal móvil. Pueden asignarse diferentes grupos de subportadoras, llamados comúnmente bloques de recurso (RBs – Resource Blocks, en inglés), de símbolos de OFDM transmitidos desde la estación de base a diferentes terminales móviles, por lo cual se obtiene un acceso múltiple. Los sistemas de LTE de 3G pueden operar en anchos de banda de canal de radio-frecuencia (RF – radio-Frequency, en inglés) que van desde 1,25 MHz a 20 MHz. Además, pueden soportarse velocidades de datos de hasta 100 Mb/s para el ancho de banda mayor.
Los relativamente altos anchos de banda y velocidades de datos soportados por los sistemas de comunicación, tales como los sistemas de LTE de 3G, establecen requisitos relativamente exigentes, por ejemplo, en el ancho de banda y en el intervalo dinámico de los componentes de los circuitos del receptor de radio. Esto a su vez resulta en un consumo de potencia relativamente alto. No obstante, en un terminal de radio móvil, tal como un teléfono móvil, es deseable tener un consumo de potencia relativamente bajo, puesto que los recursos de energía están normalmente limitados por la capacidad de una batería. Con el fin, por ejemplo, de evitar una descarga de las baterías excesivamente rápida en terminales de radio móviles, existe la necesidad de reducir la disipación de potencia en los circuitos del receptor de radio.
El documento US 2005/0259724 A1 describe métodos y aparatos proporcionados para ampliar el espectro de comunicación que tienen un reconocimiento de espectro y mitigación de interferencias basados en parametrizar una señal de entrada que tiene múltiples señales de banda de base mezcladas. El método incluye transformar de manera no lineal la señal de entrada, eliminando efectos de portadora, eliminando términos de orden superior pasando la señal de entrada a través de un filtro de paso bajo para producir una combinación lineal de símbolos de datos y de componentes de DC, resolviendo para los componentes de DC, separando una pluralidad de señales de banda de base mezcladas de la señal de entrada y transformando de manera coordinada cada una de las señales separadas de coordenadas polares a coordenadas Cartesianas. Se proporciona un receptor que tiene: un operador de transformada no lineal que recibe una señal de entrada digitalizada y adaptado para producir una combinación lineal de símbolos de datos, componentes de DC y efectos de portadora; estando un filtro de paso bajo conectado a la transformada no lineal para eliminar términos de orden superior; una unidad de separador para separar la pluralidad de señales de banda de base mezcladas; y una transformada coordinada para convertir las señales separadas de coordenadas polares en coordenadas Cartesianas.
El documento US 7.253.761 B1 describe realizaciones de un método para convertir una señal analógica recibida en una señal digital. Algunas realizaciones del método pueden incluir recibir una señal analógica; periódicamente dividir la señal analógica recibida en una pluralidad de señales discretas en un intervalo predeterminado, en el que cada una de la pluralidad de señales divididas está asociada con una tensión; y cuantificar la tensión asociada con al menos una de la pluralidad de señales divididas.
Compendio
De acuerdo con esto, un objeto de la presente invención es facilitar una reducción de la disipación de potencia en los circuitos del receptor de radio.
De acuerdo con un primer aspecto, se proporciona un dispositivo de procesamiento para procesar o tratar una señal de entrada compleja analógica que representa una secuencia de símbolos de multiplexación por división de frecuencia ortogonal (OFDM – Orthogonal Frequency Division Multiplexing, en inglés). El dispositivo de procesamiento comprende una pluralidad de rutas de procesamiento. Cada ruta de procesamiento comprende un
2
5 10 15 20 25 30 35 40 45 50 55 60
mezclador complejo y un filtro de selección de canal analógico. El mezclador complejo está adaptado para trasladar en frecuencia la señal de entrada compleja basándose en una señal de oscilador local asociada con el mezclador complejo. El filtro de selección de canal analógico está operativamente conectado a un puerto de salida del mezclador complejo y dispuesto para filtrar una señal de salida del mezclador complejo. El dispositivo de procesamiento comprende también una unidad de oscilador dispuesta para proporcionar la señal de oscilador local asociada con el mezclador complejo de cada ruta de procesamiento. Además, el dispositivo de procesamiento comprende una unidad de control. La unidad de control está adaptada para recibir datos de control y determinar, basándose en los datos de control, ubicaciones de subportadora, dentro de al menos un símbolo de OFDM individual de la secuencia de símbolos de OFDM, de uno o más bloques de recurso asignados al receptor de radio en el que un bloque de recurso define un conjunto no vacío de subportadoras adyacentes para cada uno de un conjunto no vacío de símbolos de OFDM consecutivos. Además, la unidad de control está adaptada, para cada uno de los citados al menos un símbolo de OFDM, para controlar las señales de oscilador local asociadas con los mezcladores complejos basándose en las ubicaciones de subportadoras determinadas y en los pasos de banda de los filtros de selección de canal, de manera que cada conjunto de subportadoras adyacentes definido por bloques de recurso asignados al receptor de radio, dentro del símbolo de OFDM es trasladado en frecuencia mediante un mezclador complejo de las rutas de procesamiento para aparecer dentro de la banda de paso del siguiente filtro de selección de canal.
La señal de entrada compleja puede ser una señal de banda de base compleja esencialmente centrada aproximadamente alrededor de 0 Hz.
El filtro de selección de canal en cada ruta de procesamiento puede comprender un primer filtro de paso bajo para filtrar una componente en fase (I – In phase, en inglés) de la señal de salida del mezclador complejo de la ruta de procesamiento y un segundo filtro de paso bajo para filtrar una componente en cuadratura (Q – Quadrature, en inglés) de la señal de salida del mezclador complejo de la ruta de procesamiento. Además, cada ruta de procesamiento puede comprender un primer convertidor de analógico a digital (ADC – Analog to Digital Converter, en inglés) conectado operativamente a un termina de salida del primer filtro de paso bajo de la ruta de procesamiento para convertir la componente I filtrada en una representación digital y un segundo ADC conectado operativamente a un terminal de salida del segundo filtro de paso bajo de la ruta de procesamiento para convertir la componente Q filtrada en una representación digital.
Alternativamente, las bandas de paso de los filtros de selección de canal pueden esencialmente no superponerse uno sobre otro y el dispositivo de procesamiento puede comprender un circuito sumador para sumar señales de salida de los filtros de selección de canal para formar una señal compleja compuesta. El filtro de selección de canal de una de las rutas de procesamiento puede comprender un primer filtro de paso bajo para filtrar una componente I de la señal de salida del mezclador complejo de la citada una de las rutas de procesamiento y un segundo filtro de paso bajo para filtrar una componente Q de la señal de salida del mezclador complejo de la citada una de las rutas de procesamiento, mientras que los filtros de selección de canal de las rutas de procesamiento pueden ser filtros de paso de banda complejos. Alternativamente, el filtro de selección de canal de cada ruta de procesamiento puede ser un filtro de paso de banda complejo.
El dispositivo de procesamiento puede estar adaptado, para cada uno de los citados símbolos de OFDM individuales, para procesar o tratar la señal de entrada compleja de manera que el intervalo de frecuencia en la señal compleja compuesta entre la frecuencia más baja y la frecuencia más alta de las subportadoras de frecuencia trasladada asignadas al receptor de radio sea más estrecho que el correspondiente intervalo de frecuencia en la señal de entrada compleja entre la frecuencia más baja y la frecuencia más alta de las subportadoras asignadas al receptor de radio. El dispositivo de procesamiento puede estar, por ejemplo adaptado, para cada uno de los citados al menos un símbolo de OFDM individuales, para procesar o tratar la señal de entrada compleja de manera que la señal de entrada compleja comprenda una banda de frecuencia esencialmente continua que comprenda todas las subportadoras asignadas al receptor de radio. El dispositivo de procesamiento puede comprender ADCs para convertir una componente I y una componente Q de la señal compleja compuesta en representaciones digitales.
La unidad de control puede estar adaptada para controlar las bandas de paso de los filtros de selección de canal en repuesta a los datos de control recibidos.
De acuerdo con un segundo aspecto, un circuito de receptor de radio comprende el dispositivo de procesamiento de acuerdo con el primer aspecto.
De acuerdo con un tercer aspecto, un aparato electrónico comprende el dispositivo de procesamiento de acuerdo con el primer aspecto. El aparato electrónico puede, por ejemplo, ser, pero no está limitado a, un equipo de comunicación de radio portátil, un terminal de radio móvil, un teléfono móvil, un comunicador, un organizador electrónico, un teléfono inteligente, o un ordenador.
3
5 10 15 20 25 30 35 40 45 50 55 60
De acuerdo con un cuarto aspecto, se proporciona un método para procesar o tratar una señal de entrada compleja analógica que representa una secuencia de símbolos de OFDM en un receptor de radio. El método comprende recibir datos de control y determinar, basándose en los datos de control, ubicaciones de subportadora, dentro de al menos un símbolo de OFDM individual de la secuencia de símbolos de OFDM, de uno o más bloques de recurso asignados al receptor de radio. Un bloque de recurso define un conjunto no vacío de subportadoras adyacentes para cada uno de los conjuntos no vacíos de símbolos de OFDM consecutivos. Además, el método comprende, para cada una de una pluralidad de rutas de procesamiento, trasladar en frecuencia la señal de entrada compleja en un mezclador de la ruta de procesamiento basándose en una señal de oscilador local asociada con el mezclador complejo y filtrar una señal de salida del mezclador complejo en un filtro de selección de canal analógico de la ruta de procesamiento. Además, el método comprende proporcionar la señal de oscilador local asociada con el mezclador complejo de cada ruta de procesamiento (P1-PN), y para cada uno de los citados al menos un símbolo de OFDM individual, controlar las señales de oscilador local asociadas con los mezcladores complejos basándose en las ubicaciones de subportadora determinadas y en las bandas de paso de los filtros de selección de canal de manera que cada conjunto de subportadoras adyacentes, definidas por bloques de recurso asignados al receptor de radio, dentro del símbolo de OFDM sea trasladado en frecuencia por un mezclador complejo de las rutas de procesamiento para que esté dentro de la banda de paso del siguiente filtro de selección de canal.
Una ventaja de las realizaciones de la presente invención es que se facilita una reducción del ancho de banda y/o de los requisitos de intervalo dinámicos en los circuitos tales como los ADCs y/o filtros en un receptor de radio. Esto puede ser a su vez utilizado para ahorrar potencia.
Otras realizaciones de la invención se definen en las reivindicaciones adjuntas.
Debe enfatizarse que el término “comprende/que comprende, cuando se utiliza en esta memoria, se toma para especificar la presencia de características, enteros, etapas o componentes establecidos, pero no impide la presencia
o adición de una o más características, enteros, etapas, componentes o grupos distintos de ellos.
Breve descripción de los dibujos
Otros objetos, características y ventajas de realizaciones de la invención resultarán evidentes a partir de la siguiente descripción detallada, que hace referencia a los dibujos que se acompañan, en los cuales:
la Fig. 1 ilustra esquemáticamente un teléfono móvil dispuesto en comunicación con una estación de base; la Fig. 2 ilustra esquemáticamente la cronología de la transmisión de señal en un ejemplo de comunicación de LTE; la Fig. 3 es un diagrama de bloques de un receptor de radio de acuerdo con una realización de la presente invención; la Fig. 4 es un diagrama de bloques de un dispositivo de procesamiento de acuerdo con una realización de la presente invención; la Fig. 5 es un diagrama de bloques de un mezclador complejo de acuerdo con una realización de la presente invención; la Fig. 6 ilustra esquemáticamente la partición, en dominio de la frecuencia, de una señal de entrada compleja a un dispositivo de procesamiento de acuerdo con un ejemplo; la Fig. 7 es un diagrama de bloques de un filtro de selección de canal de acuerdo con una realización de la presente invención; las Figs. 8a-d ilustran señales de salida de mezcladores complejos y de filtros de selección de canal en el dominio de la frecuencia de acuerdo con un ejemplo; la Fig. 9 es un diagrama de bloques de una ruta de procesamiento de un dispositivo de procesamiento de acuerdo con una realización de la presente invención; la Fig. 10 es un diagrama de bloques de un dispositivo de procesamiento de acuerdo con una realización de la presente invención; la Fig. 11 muestra respuestas de magnitud de un filtro de referencia de paso bajo y filtros de banda de paso complejos de acuerdo con un ejemplo; las Figs. 12a-e ilustran señales de salida de mezcladores complejos y de filtros de selección de canal y una señal compuesta en el dominio de la frecuencia de acuerdo con un ejemplo; y la Fig. 13 es un diagrama de flujo de un método de acuerdo con una realización de la presente invención.
Descripción detallada
La Fig. 1 ilustra un entorno en el que pueden emplearse realizaciones de la presente invención. Un aparato 1 electrónico con capacidades de comunicación por radio está adaptado para comunicarse con una estación de base (BS – Base Station, en inglés) 2 por medio de señales de radio. En la Fig. 1 el aparato 1 electrónico está ilustrado como un teléfono móvil. No obstante, esto es sólo un ejemplo y no pretende limitar el alcance de la presente invención. Por ejemplo, el aparato 1 electrónico puede ser, pero no está limitado a, un equipo de comunicación por
4
5 10 15 20 25 30 35 40 45 50 55 60
radio portátil, un terminal de radio móvil, un comunicador, es decir, un organizador electrónico, un teléfono inteligente
o similar o un ordenador personal (PC – Personal Computer, en inglés), por ejemplo, un ordenador portátil.
El aparato 1 electrónico puede, por ejemplo, estar adaptado para la comunicación por radio en sistemas de comunicación de LTE (Evolución a Largo Plazo - Long Term Evolution, en inglés) de 3G, y posiblemente también en uno o más de otros tipos de sistemas de comunicación, tales como, pero sin estar limitadas a uno o más de GSM (Sistema Global para Comunicación mediante Telefonía Móvil – Global System for Mobile Communications, en inglés), UMTS (Sistema de Telecomunicaciones de Telefonía Móvil Universal – Universal Mobile Telecommunications System, en inglés), y uno o más sistemas que operan de acuerdo con estándares futuros que cumplen, por ejemplo, con IMT (Telecomunicación mediante Telefonía Móvil Internacional - International Mobile Telecommunication, en inglés) Avanzada.
Además, se usa una sola BS 2 tal como se ilustra en la Fig. 1. No obstante, esto es sólo un ejemplo. El aparato 1 electrónico puede estar dispuesto para estar operativamente conectado a una pluralidad de BSs, que operan dentro del mismo tipo de tipos diferentes de sistemas de comunicación. Por ejemplo, el aparato 1 electrónico puede estar operativamente conectado a una pluralidad de BSs con el fin de facilitar la llamada transferencia blanda (SHO – Soft HandOver, en inglés) entre BSs.
En esta memoria, un aparato electrónico, tal como el aparato 1 electrónico, que está adaptado para comunicarse con una BS, tal como la BS 2, por medio de señales de radio se denomina terminal móvil (MT – Mobile Terminal, en inglés).
Con el fin de facilitar la comprensión de realizaciones de la presente invención, se utilizará LTE de 3G como ejemplo en toda esta memoria. Para el resto de esta memoria, LTE de 3G se denominará simplemente LTE. En LTE, se transmiten señales utilizando OFDM (Multiplexación por División de Frecuencia Ortogonal – Orthogonal Frequency Division Multiplexing, en inglés) en una técnica de acceso denominada OFDMA (Acceso Múltiple por División de Frecuencia Ortogonal – Orthogonal Frequency Division Multiple Access, en inglés) en el enlace descendente de la BS al MT. Aunque se utiliza la LTE como ejemplo, pueden emplearse realizaciones de la presente invención en otros tipos de sistemas de comunicación de OFDM, por ejemplo, que tienen también esquemas de acceso múltiple similares a la LTE.
La Fig. 2 ilustra un ejemplo de cronología de señal para un canal de enlace descendente en un sistema de LTE. De acuerdo con el ejemplo ilustrado en la Fig. 2, se transmiten datos en el enlace descendente en tramas, donde cada trama tiene una duración de 10 ms. Además, cada trama está dividida en diez subtramas S0 S9, que tienen cada una una duración de 1 ms. Cada subtrama está a su vez dividida en dos intervalos, que tienen cada uno una duración de 0,5 ms. Una de las subtramas, S6, se muestra con más detalle en la Fig. 2. La vista de la subtrama S6 mostrada en la Fig. 2 es válida sólo para las otras subtramas S0-S5 y S7-S9. En cada subtrama S0-S9, 12 ó 14 símbolos de OFDM son transmitidos en el enlace descendente. El número de símbolos depende de la longitud del prefijo cíclico de cada símbolo de OFDM. En la Fig. 2, el número de símbolos de OFDM en una subtrama S0-S9 es
14. Cada subtrama S0-S9 está dividida en un número de bloques de recurso (RBs – Resource Blocks, en inglés). Cada RB comprende un numero de elementos de recurso (REs – Resource Elements, en inglés), que se representan con cuadrados (uno de los cuales se indica con el signo de referencia RE) en la vista más detallada de la subtrama S6 en la Fig. 2. Cada RE corresponde a una única subportadora de un único símbolo de OFDM en la subtrama S0-S9. Por ello, cada columna de REs de la Fig. 2 corresponde a un único símbolo de OFDM. En la Fig. 2, sólo se muestran ocho REs para casa símbolo de OFDM. No obstante, como se indica mediante las líneas de puntos en la Fig. 2, cada símbolo de OFDM puede comprender más de ocho REs.
Cada RB cubre un número de subportadoras adyacentes en el dominio de la frecuencia y un número de intervalos de tiempo consecutivos de símbolo de OFDM en el dominio del tiempo. Números típicos para LTE son que un RB cubre 12 subportadoras en el dominio de la frecuencia y un intervalo (es decir, correspondiente a seis o siete símbolos de OFDM dependiendo de la longitud del prefijo cíclico) en el dominio del tiempo, y por ello consiste en 72 u 84 REs. Aunque se ha sugerido para la LTE que la banda de frecuencia cubierta por un RB debería ser la misma para cada intervalo de tiempo del símbolo de OFDM cubierto por el RB (es decir, el RB forma un rectángulo de REs en la red de tiempo/frecuencia de la Fig. 2), las realizaciones de la invención son también aplicables en una situación en la cual el RB cubre diferentes bandas de frecuencia para diferentes intervalos de tiempo de símbolo de OFDM, es decir, la ubicación de la frecuencia del RB puede variar entre símbolos de OFDM. Una visión más genérica, que cubre también el último caso, es que un RB define un conjunto no vacío de subportadoras adyacentes para cada uno de los conjuntos no vacíos de símbolos de OFDM consecutivos.
Un RB puede ser asignado a un MT particular de una pluralidad de MTs dispuestos en comunicación con una BS. Por ello, pueden transmitirse diferentes datos desde la BS a diferentes MTs con el mismo símbolo de OFDM pero en subportadoras pertenecientes a diferentes RBs asignados a los diferentes MTs, por lo que se proporciona acceso a canal múltiple.
5
5 10 15 20 25 30 35 40 45 50 55 60
En los primeros uno, dos o tres símbolo o símbolos de OFDM de cada subtrama S0-S9, se transmiten datos de control en el enlace descendente desde la BS a los MTs dispuestos en comunicación con la BS. Los datos de control comprenden información relativa a qué RBs de la subtrama S0-S9 están asignados a qué MT. Descodificando los datos de control, cada MT puede determinar qué subportadoras transportan datos transmitidos a qué MT particular para cada símbolo de OFDM.
La Fig. 3 muestra un diagrama de bloques de un receptor de radio 10 de acuerdo con una realización de la presente invención. El receptor de radio 10 puede, por ejemplo, estar comprendido en un MT. Como se ilustra en la Fig. 3, el receptor de radio 10 puede comprender una unidad de conversión descendente 20 para recibir señales de radio frecuencia (RF – Radio Frequency, en inglés). En la Fig. 3, la antena 30 se ilustra como externa al receptor de radio
10. No obstante, en otras realizaciones, la antena 30 está comprendida en el receptor de radio 10. Además, aunque se muestra una única antena 30 en la Fig. 3, pueden utilizarse múltiples antenas, por ejemplo, dispuestas en una disposición de múltiple entrada múltiple salida (MIMO – Multiple Input Multiple Output, en inglés) o en otras similares.
La unidad de conversión descendente 20 está adaptada para la conversión descendente de una señal de RF recibida a una banda de frecuencia más baja, tal como una banda de base o una banda de frecuencia intermedia (IF
– Intermediate Frequency, en inglés), para facilitar un posterior procesamiento y una posterior desmodulación de la señal recibida. La señal de RF recibida representa una secuencia de símbolos de OFDM, transmitidos, por ejemplo, desde una BS, tal como la BS 2 (Fig. 1). La unidad de conversión descendente 20 puede comprender, por ejemplo, uno o más amplificadores de bajo ruido (LNAs – Low Noise Amplifiers, en inglés), filtros, mezcladores y/u osciladores locales, etc. para llevar a cabo la conversión descendente de acuerdo con métodos bien conocidos en el sector. La unidad de conversión descendente 20 está dispuesta para operar en cuadratura para generar un par de señales; una componente en fase (I – In phase, en inglés) y una componente en cuadratura (Q – Quadrature, en inglés). Los componentes I y Q juntos representan una salida de señal compleja de la unidad de conversión descendente 20. Por medio de la utilización de una representación de señal compleja con una componente I y una componente Q es posible distinguir entre contenidos de señal a frecuencias positivas y negativas. La conversión descendente en cuadratura puede, por ejemplo, ser obtenida por medio de la mezcla con una primera y una segunda señal de oscilador local que tienen una diferencia de fase mutua de 90º, como es bien conocido en el sector. En las realizaciones y ejemplos presentados en lo que sigue de esta descripción detallada, la unidad de conversión descendente 20 está adaptada para la conversión descendente de la señal de RF recibida a una banda de base, por lo que el intervalo de frecuencia de la señal de salida compleja desde la unidad de conversión descendente que comprende los símbolos de OFDM incluye 0 Hz, o DC. Por ejemplo, en la señal de salida compleja desde la unidad de conversión descendente 20, los símbolos de OFDM pueden estar centrados o esencialmente centrados alrededor de 0 Hz. No obstante, esto es sólo un ejemplo. De acuerdo con algunas realizaciones, la unidad de conversión descendente 20 está adaptada para realizar la conversión descendente de la señal de RF recibida a una banda de IF que no cubre 0 Hz.
El receptor de radio 10 comprende también un dispositivo de procesamiento 40 para procesar o tratar una señal de entrada compleja analógica que representa una secuencia de símbolos de OFDM. En la Fig. 3 el dispositivo de procesamiento 40 está dispuesto para recibir la señal de salida compleja de la unidad de conversión descendente 20 en un puerto de entrada 42 del dispositivo de procesamiento 40 como la señal de entrada compleja analógica. Se utiliza una sola línea en la Fig. 3 para representar la conexión entre la unidad de conversión descendente 20 y el dispositivo de procesamiento 40. No obstante, eso es sólo para propósitos ilustrativos; el dispositivo de procesamiento 40 está dispuesto para recibir tanto la componente I como la componente Q de la salida de la unidad de conversión descendente 20. Además, en la Fig. 3, la conexión entre la unidad de conversión descendente 20 y el dispositivo de procesamiento 40 se ilustra como una conexión directa. No obstante, en otras realizaciones, uno o más elementos intervinientes, tales como pero que no están limitados a uno o más amplificadores de memoria temporal, filtros y/o amplificadores de ganancia variable (VGAs – Variable Gain Amplifiers, en inglés) pueden estar presentes en la ruta entre la unidad de conversión descendente 20 y el dispositivo de procesamiento 40.
De acuerdo con realizaciones de la invención, el dispositivo de procesamiento 40 está adaptado para procesar o tratar la señal de entrada compleja del dispositivo de procesamiento basándose en datos de control (por ejemplo, los datos de control en el primer o los primeros símbolo o símbolos de OFDM de una subtrama en LTE) indicando ubicaciones de subportadora de RBs asignadas al receptor de radio 10, de manera que los requisitos de ancho de banda y/o los requisitos de intervalo dinámico de los componentes del receptor de radio se relajan, por lo que se facilita una disipación de potencia reducida. Ejemplos de tal procesamiento se dan a continuación en el contexto de realizaciones específicas.
Además, de acuerdo con la realización ilustrada en la Fig. 3, el receptor de radio 10 comprende una unidad de procesamiento de señal (DSP – Digital Signal Processing, en inglés) 50 para el posterior procesamiento de señales de salida desde el dispositivo de procesamiento 40, por ejemplo para la desmodulación y/o la recuperación de datos recibidos. Como se ilustrará en el contexto de realizaciones específicas, el dispositivo de procesamiento 40 puede comprender uno o más convertidores de analógico a digital (ADCs – Analog to Digital Converters, en inglés) para convertir señales analógicas en una representación adecuada para su procesamiento en la unidad de DSP 50.
6
5 10 15 20 25 30 35 40 45 50 55 60
Alternativamente, uno o más ADCs (no mostrados) pueden ser insertados en la ruta entre el dispositivo de procesamiento 40 y la unidad de DSP 50. Como otra alternativa más, la unidad de DSP 50 puede comprender una interfaz analógica (no mostrada) que comprende uno o más ADCs. La unidad de DSP 50 puede, por ejemplo, comprender, estar o estar comprendida en un circuito de banda de base digital (DBB – Digital Base Band, en inglés, no mostrado).
La Fig. 4 es un diagrama de bloques de una realización del dispositivo de procesamiento 40. De acuerdo con la realización, el dispositivo de procesamiento 40 comprende una pluralidad de rutas de procesamiento P1-PN. Cada ruta de procesamiento P1-PN comprende un mezclador complejo (CM – Complex Mixer, en inglés) CM1-CMN y un filtro de selección de canal (CSF – Channel Selection Filter, en inglés) CSF1-CSFN analógico. Por razones de simplificación, se utilizan líneas sencillas en la Fig. 4 para representar conexiones a puertos de entrada y de salida de los CMs CM1-CMN y los CSFs CSF1-CSFN, aunque las señales transferidas sobre estas conexiones son señales complejas, que tienen una componente I y una componente Q. Además, aunque las conexiones entre cada CM CM1-CMN y los siguientes CSF CSF1-CSFN se ilustran como conexiones directas en la Fig. 4, uno o más elementos intervinientes, tales como, pero que no están limitados a uno o más amplificadores de memoria temporal, filtros y/o VGAs pueden existir en la ruta entre cada CM CM1-CMN y los siguientes CSF CSF1-CSFN.
Cada CM CM1-CMN está adaptado para trasladar en frecuencia la señal de entrada compleja del dispositivo de procesamiento 40 basándose en una señal de oscilador local (LO – Local Oscillator, en inglés) asociada con el CM CM1-CMN. Además, cada CSF CSF1-CSFN está dispuesto para filtrar una señal de salida del CM CM1-CMN precedente. Las señales de salida desde los CSFs CSF1-CSFN pueden ser señales de salida del dispositivo de procesamiento 40, por ejemplo, en realizaciones en las que se insertan ADCs en la ruta entre el dispositivo de procesamiento 40 y la unidad de DSP 50 (Fig. 3) o los ADCs están comprendidos en una interfaz analógica de la unidad de DSP 50. Alternativamente, como se indica mediante las líneas de puntos en la Fig. 4, el dispositivo de procesamiento puede comprender elementos adicionales (no mostrados en la Fig. 4) para un posterior procesamiento de las señales salientes desde los CSFs CSF1-CSFN.
Además, de acuerdo con la realización ilustrada en la Fig. 4, el dispositivo de procesamiento 40 comprende una unidad de control 60 adaptada para recibir datos de control. Además, la unidad de control 60 está adaptada para determinar, basándose en los datos de control, ubicaciones de portadora de uno o más RBs asignados al receptor de radio 10. Los datos de control pueden ser, por ejemplo, los datos de control en el primero o los primeros símbolo
o símbolos de OFDM de una subtrama en LTE, lo que indica ubicaciones de subportadora de RBs asignadas al receptor de radio 10.
Además, la realización del dispositivo de procesamiento 40 ilustrada en la Fig. 4 comprende una unidad de oscilador
70. La unidad de oscilador 70 está dispuesta para proporcionar la señal de LO asociada con el CM CM1-CMN de cada ruta de procesamiento P1-PN. Cada CM CM1-CMN requiere una señal de LO de I y de Q, que tienen una diferencia de fase mutua de 90º, para su operación. Por ello, la señal de LO proporcionada a cada CM CM1-CMN es una señal de LO compleja que tiene una componente I y una componente Q. Por razones de simplificación, se utilizan líneas sencillas en la Fig. 4 para representar las conexiones entre la unidad de oscilador 70 y los CMs CM1-CMN.
Además, la unidad de control 60 está operativamente conectada a la unidad de oscilador 70 para controla la generación de las señales de LO a los CMs CM1-CMN. Por ejemplo, la unidad de control 60 puede estar adaptada para controlar la frecuencia y/o la relación de fase mutua entre la componente I y la componente Q de cada señal de LO.
Con la estructura del dispositivo de procesamiento 40 ilustrado en la Fig. 4, es posible rastrear de manera continua las ubicaciones de subportadora de los RBs asignadas al receptor de radio 10. Controlando la generación de las señales de LO de la unidad de control 60, la señal de entrada compleja al dispositivo de procesamiento 40 puede ser procesada en las rutas de procesamiento P1-PN de manera que cada subportadora asignada al receptor de radio 10 (es decir, cada subportadora perteneciente a un RB asignado al receptor de radio 10) aparece en una señal de salida de un CSF CSF1-CSFN de las rutas de procesamiento P1-PN, mientras que algunas de todas las subportadoras que no están asignadas al receptor de radio 10 (por ejemplo, subportadoras no asignadas o subportadoras asignadas a otro MT) pueden ser suprimidas en los CSFs CSF1-CSFN. Por ello, el ancho de banda total de la salida de las señales desde los CSFs CSF1-CSFN puede hacerse menor que el ancho de banda de la señal de entrada compleja al dispositivo de procesamiento 40 (a menos, por supuesto, que se asigne todo el símbolo de OFDM al receptor de radio 10). Por ello, los requisitos de ancho de banda global en los circuitos siguientes tras los CSFs CSF1-CSFN en el receptor de radio 10 se relajan comparados con los que habría si estos circuitos fuesen a operar en todo el ancho de banda del símbolo de OFDM. Esto, a su vez, facilita una reducción de la disipación de potencia en el receptor de radio 10. Además, las subportadoras que no están asignadas al receptor de radio 10 pueden ser consideradas como señales de interferencia en el receptor de radio 10. Puesto que algunas
o todas estas subportadoras pueden ser excluidas por filtrado, los requisitos de intervalo dinámicos en los circuitos
7
5 10 15 20 25 30 35 40 45 50 55 60
que siguen detrás de los CSFs CSF1-CSFN en el receptor de radio 10 pueden relajarse también. Esto, a su vez, facilita también una reducción de la disipación de potencia en el receptor de radio 10.
Dependiendo, por ejemplo, del número de RBs actual asignados al receptor de radio 10, todas las rutas de procesamiento P1-PN pueden no ser necesarias todo el tiempo. Las rutas de procesamiento P1-PN actualmente no utilizadas pueden, por ejemplo, ser deshabilitadas o desconectadas para ahorrar energía.
Con el fin de facilitar la recepción del primer o los primeros símbolo o símbolos de OFDM de una subtrama S0-S9 en LTE, donde están comprendidos los datos de control, el receptor de radio 10 puede tener un ajuste por defecto que facilite la recepción de todo el ancho de banda del símbolo de OFDM. Por ejemplo, en el ajuste por defecto, las rutas de subportadora P1-PN del dispositivo de procesamiento 40 ó de un subconjunto del mismo, pueden estar configuradas para pasar todas las subportadoras del símbolo de OFDM. Alternativamente, el receptor de radio 10 puede comprender una ruta de procesamiento dedicada separada (no mostrada), por ejemplo, dispuesta en paralelo con el dispositivo de procesamiento 40, adaptado para recibir todo el símbolo de OFDM. Esta ruta de procesamiento dedicada separada puede ser habilitada en el ajuste por defecto y deshabilitada, o desconectada, si no, mientras que el dispositivo de procesamiento 40, o partes del mismo, pueden ser deshabilitados, o desconectados, en el ajuste por defecto y habilitados en otro caso.
Tras haber recibido el primer o los primeros símbolo o símbolos de OFDM en los cuales están comprendidos los datos de control, la unidad de control 60 puede necesitar un tiempo adicional para descodificar los datos de control. Por lo tanto, el ajuste por defecto puede necesitar ser utilizado para la recepción de unos nuevos símbolos de OFDM que siguen tras el primer o los primeros símbolo o símbolos de OFDM, en los cuales los datos de control están comprendidos, antes de que los datos de control hayan sido descodificados. Habiendo descodificado los datos de control la unidad de control 60 es capaz de controlar la generación de las señales de LO basándose en los datos de control para facilitar una reducción de la disipación de potencia, como se ha indicado anteriormente. En LTE, normalmente será posible que la unidad de control 60 complete la descodificación de los datos de control al menos antes del fin del primer intervalo de una subtrama S0-S9. Por ello, normalmente, será posible que la unidad de control 60 controle la generación de las señales de LO basándose en los datos de control al menos durante el segundo intervalo de la subtrama S0-S9.
De acuerdo con esto, en las realizaciones de la presente invención, la unidad de control 60 está adaptada para determinar, basándose en los datos de control, ubicaciones de subportadora, dentro de al menos un símbolo de OFDM individual de la secuencia de símbolos de OFDM, uno o más RBs asignados al receptor de radio 10. Además, para cada uno de los citados símbolos de OFDM, la unidad de control 60 está adaptada para controlar las señales de LO basándose en las ubicaciones de subportadora determinadas y en las bandas de paso de los CSFs CSF1-CSFN de manera que cada conjunto de subportadoras adyacentes, definidas por los RBs asignados al receptor de radio 10, dentro del símbolo de OFDM es trasladado en frecuencia por un CM CM1-CMN de las rutas de procesamiento P1-PN para que aparezca dentro de la banda de paso del CSF siguiente CSF1-CSFN.
La Fig. 5 es un diagrama de bloques de un CM CMk de acuerdo con una realización de la presente invención. Cada uno de los CMs CM1-CMN (Fig. 4) del dispositivo de procesamiento 40 puede ser implementado como el CM CMk en la Fig. 5. Las componentes I y Q de la señal de entrada entran en el CM CMk en las etiquetas Ien y Qen, respectivamente. De manera similar, las componentes I y Q de la señal de salida son extraídas del CM CMk en las etiquetas Isal y Qsal, respectivamente. El CM CMk comprende cuatro elementos mezcladores 80a-d y dos elementos sumadores 82a-b. La componente I de la señal de entrada es alimentada a los elementos mezcladores 80a y b y la componente Q de la señal de entrada es alimentada a los elementos mezcladores 80c y d. Los elementos mezcladores 80a y d son controlados por una componente I, LOI, de una señal de LO, y los elementos mezcladores 80b y c son controlados por una componente Q, LOQ de la señal de LO. El elemento sumador 82a genera la componente I de la señal de salida añadiendo las señales de salida de los elementos mezcladores 80a y c, y el elemento sumador 82b genera la componente Q de la señal de salida restando la señal de salida del elemento mezclador 80b de la señal de salida del elemento mezclador 80d.
Sea fLO la frecuencia de la señal de LO. Si LOQ está 90° adelantada con respecto a LOI, la traslación en frecuencia resultante es negativa, es decir, la traslación es tal que el contenido de la señal en +fLO en la señal de entrada es trasladada a 0 Hz. Por otro lado, si LOI está 90° adelantada con respecto a LOQ la traslación de frecuencia resultante es positiva, es decir la traslación es tal que el contenido de la señal a –fLO en la señal de entrada es trasladado a 0 Hz. Por ello, la unidad de control 60 (Fig. 4) puede controlar si el CM CMk debería llevar a cabo una traslación de frecuencia positiva o negativa controlando el signo de la diferencia de fase mutua entre LOI y LOQ. Por ejemplo, el cambio de una traslación de frecuencia positiva a negativa (o viceversa) puede obtenerse cambiando el signo bien de LOI o bien de LOQ. Alternativamente el cambio de una traslación de frecuencia positiva a negativa (o viceversa) puede obtenerse intercambiando LOI y LOQ.
La Fig. 6 ilustra esquemáticamente la partición, en el dominio de la frecuencia, de una señal de entrada compleja al dispositivo de procesamiento 40 de acuerdo con un ejemplo, que se utiliza en lo que sigue para ilustrar varias
8
5 10 15 20 25 30 35 40 45 50 55 60
realizaciones de la presente invención. Cada caja etiquetada 90a-l representa un conjunto de subportadoras adyacentes, definidas por un RB, de un símbolo de OFDM. Aunque los RBs normalmente se extienden en el tiempo sobre un número de símbolos de OFDM consecutivos, y la Fig. 6 sólo ilustra la situación para un único símbolo de OFDM, las cajas 90a-l se denominan en lo que sigue “los RBs 90a-l” por razones de simplificación. En la Fig. 6, el símbolo de OFDM se extiende sobre 12 RBs. No obstante, éste es sólo un ejemplo utilizado para ilustración y en ningún modo limitativo para la invención. Además, en la Fig. 6, el símbolo de OFDM se centra alrededor de 0 Hz, es decir, la señal de entrada compleja al dispositivo de procesamiento 40 es una señal de banda de base. No obstante, como se ha descrito anteriormente, en otras realizaciones, la señal de entrada compleja al dispositivo de procesamiento 40 no debe necesariamente ser una señal de banda de base, sino que puede estar centrada alrededor de una frecuencia distinta de 0 Hz.
De acuerdo con el ejemplo ilustrado en la Fig. 6, los RBs 90c, f, i, k y l están asignados al receptor de radio 10. Estos RBs se llenan con varios patrones en la Fig. 6 con propósitos ilustrativos. Los otros RBs, es decir 90a, b, d, e, g, h y j no están asignados al receptor de radio 10.
La Fig. 7 es un diagrama de bloques de una realización de un CSF CSFk de acuerdo con una realización. De acuerdo con esta realización, el CSF CSFk comprende un primer y un segundo filtro de paso bajo (LP – LowPass, en inglés) 100a y b. El filtro de LP 100a está dispuesto para recibir la componente I de la señal de salida del CM CMk precedente en un terminal de entrada 102a y extraer la componente I de la señal de salida del CSF CSFk en un terminal de salida 104a. De manera similar, el filtro de LP 100b está dispuesto para recibir la componente Q de la señal de salida del CM precedente CMk en un terminal de entrada 102b y extraer la componente Q de la señal de salida del CSF CSFk en un terminal de salida 104a.
De acuerdo con una realización, el CSF CSF1-CSFN en cada ruta de procesamiento P1-PN es implementado como el CSF CSFk en la Fig. 7. Es decir, el CSF CSF1-CSFN en cada ruta de procesamiento P1-PN comprende un primer filtro de LP 100a para filtrar la componente I de la señal de salida del CM CM1-CMN de la ruta de procesamiento P1-PN y un segundo filtro de LP 100b para filtrar la componente Q de la señal de salida del CM CM1-CMN de la ruta de procesamiento P1-PN. La operación de esta realización se ilustra en las Figs. 8a-d. Las Figs. 8a-d ilustran señales de salida de CMs y de CSFs en el dominio de la frecuencia de acuerdo con un ejemplo, en el cual la señal de entrada compleja ilustrada en la Fig. 6 es introducida en el dispositivo de procesamiento. En el ejemplo, se utilizan cuatro rutas de procesamiento P1-PN para procesar o tratar la señal de entrada compleja. En el caso de que el dispositivo de procesamiento 40 comprenda más de cuatro rutas de procesamiento P1-PN, las otras rutas de procesamiento (es decir, P5-PN) pueden ser deshabilitadas o desconectadas. Por razones de legibilidad, sólo se proporcionan los RBs 90c, f, i, k y l asignados al receptor de radio 10, con signos de referencia en las Figs. 8a-d, mientras que los signos de referencia 90a, b, d, e, g, h y j se omiten en las Figs. 8a-d.
La Fig. 8a ilustra las señales de salida desde el CM CM1 y el CSF CSF1. La Fig. 8a incluye también una ilustración esquemática de la banda de paso 110a del CSF CSF1. La unidad de control 60 (Fig. 4) controla la señal de LO asociada con el CM CM1 de manera que el RB 90c, en la señal de salida del CM CM1 esté centrado alrededor de 0 Hz, y aparezca dentro de la banda de paso 110a del CSF CSF1. En la señal de salida del CSF CSF1, sólo el RB 90c está presente, mientras que los otros RBs son eliminados (o al menos significativamente atenuados) por el CSF CSF1. Puesto que el RB 90c aparece en una frecuencia negativa en la señal de entrada compleja (véase la Fig. 6), la unidad de control 60 debería controlar la señal de LO asociada con el CM CM1 de manera que la fase de la componente 1 de la señal de LO esté 90° adelantada con respecto a la fase de la componente Q.
La Fig. 8b ilustra las señales de salida desde el CM CM2 y el CSF CSF2. La Fig. 8b incluye también una ilustración esquemática de la banda de paso 110b del CSF CSF2. La unidad de control 60 (Fig. 4) controla la señal de LO asociada con el CM CM2 de manera que el RB 90f, en la señal de salida del CM CM2, esté centrado alrededor de 0 Hz y aparezca dentro de la banda de paso 110b del CSF CSF2. En la señal de salida del CSF CSF2, sólo el RB 90f está presente, mientras que los otros RBs son eliminados (o al menos son significativamente atenuados) por el CSF CSF2. Puesto que el RB 90f aparece en una frecuencia negativa en la señal de entrada compleja (véase la Fig. 6), la unidad de control 60 debería controlar la señal de LO asociada con el CM CM2 de manera que la fase de la componente I de la señal de LO esté 90° adelantada con respecto a la fase de la componente Q.
La Fig. 8c ilustra las señales de salida del CM CM3 y del CSF CSF3. La Fig. 8c incluye también una ilustración esquemática de la banda de paso 110c del CSF CSF3. La unidad de control 60 (Fig. 4) controla la señal de LO asociada con el CM CM3 de manera que el RB 90i, en la señal de salida del CM CM3 esté centrado alrededor de 0 Hz y aparezca dentro de la banda de paso 110c del CSF CSF3. En la señal de salida del CSF CSF3, sólo el RB 90i está presente, mientras que los otros RBs son eliminados (o al menos significativamente atenuados) por el CSF CSF3. Puesto que el RB 90i aparece en una frecuencia positiva en la señal de entrada compleja (véase la Fig. 6), la unidad de control 60 debería controlar la señal de LO asociada con el CM CM3 de manera que la fase de la componente Q de la señal de LO esté 90° adelantada con respecto a la fase de la componente I.
9
5 10 15 20 25 30 35 40 45 50 55 60
La Fig. 8d ilustra las señales de salida del CM CM4 y del CSF CSF4. La Fig. 8d incluye una ilustración esquemática de la banda de paso 110d del CSF CSF4. La unidad de control 60 (Fig. 4) controla la señal de LO asociada con el CM CM4 de manera que la combinación de los RBs 90k y l en la señal de salida del CM CM3 está centrada alrededor de 0 Hz y aparezca dentro de la banda de paso 110d del CSF CSF4. En la señal de salida del CSF CSF4, sólo los RBs 90k y l están presentes, mientras que los otros RBs son eliminados (o al menos son significativamente atenuados) por el CSF CSF4. Puesto que los RBs 90k y l aparecen en frecuencias positivas en la señal de entrada compleja (véase la Fig. 6), la unidad de control 60 debería controlar la señal de LO asociada con el CM CM4 de manera que la fase de la componente Q de la señal de LO esté 90° adelantada con respecto a la fase de la componente I.
De acuerdo con algunas realizaciones, los filtros de LP 100a y b en los CSFs CSF1-CSFN son filtros fijos, es decir, filtros con respuestas de frecuencia fijas. Por ejemplo, cada CSF CSF1-CSFN puede comprender filtros de LP 100a y b con un ancho de banda fijo. El ancho de banda fijo (es decir, el ancho de banda total contando tanto frecuencias positivas como negativas) puede, por ejemplo, ser n.fRB, donde fRB denota el ancho de banda de un RB y n es un entero fijo. El entero n puede ser el mismo para todos los CSFs CSF1-CSFN o diferente para algunos o todos los CSFs CSF1-CSFN. Por ejemplo, en los ejemplos ilustrados en las Figs. 8a-d, n sería 1 para CSF1-CSF3 y 2 para CSF4. Basándose en el conocimiento de los anchos de banda (fijos) de los diferentes CSFs y en las ubicaciones de subportadora de los RBs asignados al receptor de radio 10, la unidad de control 60 puede estar adaptada para controlar las señales de LO asociadas con los CMs CM1-CMN tales como los diferentes RBs procesados en rutas de procesamiento adecuadas P1-PN. Por ejemplo, de nuevo con referencia al ejemplo ilustrado en las Figs. 8a-d, puesto que los RBs 90k y l son dos RBs adyacentes asignados al receptor de radio 10, es adecuado procesar o tratar estos RBs en una ruta de procesamiento común con un ancho de banda de CSF total de 2.fRB, tal como P4 en este ejemplo. Por otro lado, puesto que los RBs 90c, f e i son únicos RBs “aislados” asignados al receptor de radio, es adecuado procesar o tratar estos RBs en rutas de procesamiento separadas, que tienen cada una un ancho de banda de CSF total de 1.fRB, tal como P1, P2, y P3 en este ejemplo.
De acuerdo con otras realizaciones, los filtros de LP 100a y b en alguno o en todos los CSFs CSF1-CSFN son filtros controlables, es decir, filtros con respuestas en frecuencia controlables, que por ejemplo pueden estar controlados desde una unidad de control 60 (Fig. 4). Por ejemplo, estos filtros pueden tener anchos de banda controlables. El ancho de banda controlable (es decir, el ancho de banda total contando frecuencias tanto positivas como negativas) de tal filtro puede por ejemplo venir dado por n.fRB, donde n es un entero controlable. De nuevo con referencia a los ejemplos ilustrados en las Figs. 8a-d, la unidad de control puede controlar n para que sea 1 para CSF1-CSF3 y 2 para CSF4.
La Fig. 9 es un diagrama de bloques de una realización de la ruta de procesamiento Pk, en el cual el CSF CSFk comprende un primer y un segundo filtro de LP 100a y b dispuesto para filtrar la componente I y la componente Q, respectivamente, de la señal de salida del CM CMk. De acuerdo con esta realización, la ruta de procesamiento Pk comprende un primer y un segundo ADC 200a y b, dispuesto para convertir la componente I y la componente Q filtradas, respectivamente, en representaciones digitales. Las citadas representaciones digitales pueden ser extraídas del dispositivo de procesamiento 40, por ejemplo, a la unidad de DSP (Fig. 3). Aunque los ADCs 200a y b se ilustran en la Fig. 9 estando directamente conectados a los filtros de LP 100a y b, respectivamente, uno o más elementos intervinientes, tal como pero que no están limitados a uno o más filtros adicionales, amplificadores de memoria temporal, y/o VGAs pueden ser incluidos en las rutas entre los filtros de LP 100a y b y los ADCs 200a y b siguientes.
De acuerdo con algunas realizaciones, el dispositivo de procesamiento 40 está por el contrario dispuesto para extraer una señal analógica. A continuación, los ADCs 200a y b pueden ser omitidos en la dispositivo de procesamiento Pk. Por el contrario, los ADCs 200a y b pueden, por ejemplo, ser insertados en la ruta de la señal entre el dispositivo de procesamiento 40 y la unidad de DSP 50 (Fig. 3), o comprendidos en una interfaz analógica de la unidad de DSP 50.
La Fig. 10 es un diagrama de bloques de una realización del dispositivo de procesamiento 40. De acuerdo con esta realización el dispositivo de procesamiento 40 comprende un circuito sumador 260. El circuito sumador 260 está operativamente conectado a los CSFs CSF1-CSFN para sumar las señales de salida complejas de los CSFs CSF1-CSFN, formando por ello una señal compleja compuesta en un terminal de salida 270 del circuito sumador 260. Con el fin de evitar la interferencia entre las señales de salida desde los diferentes CSFs CSF1-CSFN en la señal de salida compuesta, las bandas de paso de los CSFs CSF1-CSFN no se superponen, o esencialmente no se superponen. Una pequeña cantidad de superposición puede ser aceptable en algunos casos, pero esto puede necesitar ser verificado de implementación a implementación, por ejemplo basándose en las medidas y/o en simulaciones por ordenador.
Como se ilustra en la Fig. 10, el dispositivo de procesamiento 40 puede comprender ADCs 300 para convertir la señal compleja compuesta en una representación digital. La caja 300 de la Fig. 10 se ilustra como un único ADC. No obstante, representa ADCs separados para convertir las componentes I y Q de la señal compleja compuesta en
10
5 10 15 20 25
35 40 45 50 55 60
representaciones digitales. Las citadas representaciones digitales pueden ser extraídas del dispositivo de procesamiento 40, por ejemplo, a la unidad de DSP 50 (Fig. 3). Como se ha descrito anteriormente, el dispositivo de procesamiento 40 puede estar dispuesto para extraer una señal analógica. Entonces, los ADCs 300 pueden ser omitidos en el dispositivo de procesamiento. Por el contrario, los ADCs 300 puede, por ejemplo, ser insertados en la ruta de DSP 50 (Fig. 3), o comprendidos en una interfaz analógica de la unidad de DSP 50.
Aunque el circuito sumador 260 se ilustra en la Fig. 10 directamente conectado a los CSFs CSF1-CSFN s y a los ADCs 300, uno o más elementos intervinientes, tales como pero que no están limitados a uno o más filtros, amplificadores de memoria temporal, y/o VGAs pueden estar incluidos en las rutas entre los CSFs CSF1-CSFN y el circuito sumador 260 y/o las rutas de señal entre el circuito sumador 260 y los ADCs 300.
Algunos o todos los CSFs CSF1-CSFN en la realización ilustrada en la Fig. 10 puede ser implementados como filtros de paso de banda (BP – Paso de Banda, en inglés) complejos. Un filtro de BP complejo es un filtro de BP adaptado para recibir una señal de entrada compleja, que tiene una componente I y una componente Q, y extrae una señal de salida compleja, que también tiene una componente I y Q. Además, el filtro de BP complejo tiene una característica de BP con una banda de paso situada en frecuencias bien positivas o bien negativas. Esto es, el filtro de BP complejo puede ser considerado como un filtro de paso de banda de banda de un solo lado, y es capaz de distinguir entre contenidos de señal a frecuencias positivas y negativas. Un filtro de BP complejo puede ser sintetizado empezando en un filtro de referencia de LP de valor real. La función de transferencia del filtro de referencia es transformada por medio de una traslación de frecuencia. Esto se ilustra esquemáticamente en la Fig. 11. En la Fig. 11, se representa la magnitud de la función de transferencia 250a de un filtro de referencia de LP, junto con la magnitud de las funciones de transferencia 250b y c de dos filtros de BP complejos generados basándose en el filtro de referencia de LP. En lo que sigue, H(j2nf) se utiliza para denotar la función de transferencia 250a del filtro de referencia de LP. La función de transferencia 250b tiene una frecuencia central de banda de paso f0. La traslación de frecuencia para generar la función de transferencia 250b a partir de la función de transferencia 250a es:
De manera similar, la función de transferencia 250c tiene una frecuencia central de banda de paso –f0. La traslación de frecuencia para generar la función de transferencia 250c a partir de la función de transferencia 250a es:
Los filtros de BP complejos son conocidos en el sector, por ejemplo, descritos en el artículo P. Andreani et al, “A CMOS gm-C Polyphase Filter with High Image Band Rejection”, Proceedings of 26th European Solid State Circuits Conference (FSS-CIRC’00), pp. 244-247, Septiembre de 2000. Por lo tanto, detalles del mismo no se describirán más en esta especificación.
La operación de la realización mostrada en la Fig. 10 se ilustra en las Figs. 12a-e. Las Figs. 12a-d ilustran señales de salida de CMs y de CSFs en el dominio de la frecuencia de acuerdo con un ejemplo, en el cual la señal de entrada compleja ilustrada en la Fig. 6 es introducida en el dispositivo de procesamiento 40. La Fig. 12e ilustra la señal compleja compuesta extraída del circuito sumador 260 en el dominio de la frecuencia. En el ejemplo, se utilizan cuatro rutas de procesamiento P1-P4 para procesar o tratar la señal de entrada compleja. En el caso de que el dispositivo de procesamiento 40 comprenda más de cuatro rutas de procesamiento P1-PN las otras rutas de procesamiento (es decir, P5-PN) pueden ser deshabilitadas o desconectadas. Por razones de legibilidad, sólo se proporcionan signos de referencia a los RBs 90c, f, i, k y l asignados al receptor de radio 10 en las Figs. 12a-d, mientras que los signos de referencia 90a, b, d, e, g, h y j se omiten en las Figs. 12a-d.
La Fig. 12a ilustra las señales de salida del CM CM1 y del CSF CSF1. La Fig. 12a incluye también una ilustración esquemática de la banda de paso 310a del CSF CSF1. La unidad de control 60 (Fig. 4) controla la señal de LO asociada con el CM CM1 de manera que el RB 90c, en la señal de salida del CM CM1 aparezca dentro de la banda de paso 310a del CSF CSF1. En la señal de salida del CSF CSF1 sólo el RB 90c está presente, mientras que otros RBs son eliminados (o al menos son significativamente atenuados) por el CSF CSF1. La banda de paso 310a del CSF CSF1 aparece en frecuencias negativas, y puede por consiguiente ser implementada como un filtro de BP complejo. La banda de paso 310a tiene una frecuencia central que está más cerca de 0 Hz que la frecuencia central del RB 90c en la señal de entrada compleja (véase la Fig. 6). Por ello, el CM CM1 debería llevar a cabo una traslación de frecuencia positiva, y la unidad de control 60 debería controlar la señal de LO asociada con el CM CM1 de manera que la fase de la componente I de la señal de LO esté 90° adelantada con respecto a la fase de la componente Q.
11
5 10 15 20 25 30 35 40 45 50 55 60
La Fig. 12b ilustra las señales de salida del CM CM2 y del CSF CSF2. La Fig. 12b incluye también una ilustración esquemática de la banda de paso 310b del CSF CSF2. La unidad de control 60 (Fig. 4) controla la señal de LO asociada con el CM CM2, de manera que el RB 90f, en la señal de salida del CM CM2 aparezca dentro de la banda de paso 310b del CSF CSF2. En la señal de salida del CSF CSF2, sólo el RB 90f está presente, mientras que los otros RBs son eliminados (o al menos significativamente atenuados) por el CSF CSF2. La banda de paso 310b del CSF CSF2 aparece en frecuencias negativas, y puede por consiguiente ser implementada como un filtro de BP complejo. La banda de paso 310b tiene una frecuencia central que está más lejos de 0 Hz que la frecuencia central del RB 90f en la señal de entrada compleja (véase la Fig. 6). Por ello, el CM CM2 debería llevar a cabo una traslación de frecuencia negativa, y el unidad de control 60 debería controlar la señal de LO asociada con el CM CM2 de manera que la fase de la componente Q de la señal de LO esté 90° adelantada con respecto a la fase de la componente I.
La Fig. 12c ilustra las señales de salida del CM CM3 y del CSF CSF3. La Fig. 12c incluye también una ilustración esquemática de la banda de paso 310c del CSF CSF3. La unidad de control 60 (Fig. 4) controla la señal de LO asociada con el CM CM2 de manera que el RB 90i, en la señal de salida del CM CM2 aparezca dentro de la banda de paso 310c del CSF CSF3. En la señal de salida del CSF CSF3 sólo el RB 90i está presente, mientras que los otros RBs son eliminados (o al menos significativamente atenuados) por el CSF CSF3. La banda de paso 310c del CSF CSF2 está centrada alrededor de 0 Hz, y puede por consiguiente ser implementada con filtros de LP separados para las rutas de señal de I y de Q, por ejemplo, como en la Fig. 7. El RB 90i aparece en frecuencias positivas en la señal de entrada compleja (véase la Fig. 6). Por ello, el CM CM2 debería llevar a cabo una traslación de frecuencia negativa, y la unidad de control 60 debería controlar la señal de LO asociada con el CM CM2 de manera que la fase de la componente Q de la señal de LO esté 90° adelantada con respecto a la fase de la componente I.
La Fig. 12d ilustra las señales de salida del CM CM4 y del CSF CSF4. La Fig. 12d incluye también una ilustración esquemática de la banda de paso 310d del CSF CSF4. La unidad de control 60 (Fig. 4) controla la señal de LO asociada con el CM CM4 de manera que los RBs 90k y l en la señal de salida del CM CM4 aparezca dentro de la banda de paso 310d del CSF CSF4. En la señal de salida del CSF CSF4 sólo los RBs 90k y l están presentes, mientras que los otros RBs son eliminados (o al menos significativamente atenuados) por el CSF CSF4. La banda de paso 310d del CSF CSF2 aparece en frecuencias positivas, y puede por consiguiente ser implementada como un filtro de BP complejo. La banda de paso 310d tiene una frecuencia central que está más cerca de 0 Hz que la frecuencia central de la combinación de los RBs 90k y l en la señal de entrada compleja (véase la Fig. 6). Por ello, el CM CM4 debería llevar a cabo una traslación de frecuencia negativa y la unidad de control 60 debería controlar la señal de LO asociada con el CM CM4 de manera que la fase de la componente Q de la señal de LO esté 90° adelantada con respecto a la fase de la componente I.
También para la realización ilustrada en la Fig. 10, los CSFs CSF1-CSFN pueden ser todos filtros fijos, es decir, que tienen anchos de banda fijos y frecuencias centrales. Alternativamente, algunos o todos los CSFs CSF1-CSFN pueden ser filtros controlables, por ejemplo, teniendo anchos de banda controlables y/o frecuencias centrales. Los filtros controlables pueden por ejemplo ser controlados desde la unidad de control 60.
En el ejemplo ilustrado en las Figs. 12a-e, uno de los CSFs (es decir CSF3) puede ser implementado como en la Fig. 7, es decir, comprendiendo un primer y un segundo filtro de LP 100a y 100b para filtrar la componente I y Q, respectivamente, de la señal de salida del CM CM3, mientras que los otros CSFs están implementados como filtros e BP complejos. En realizaciones alternativas, todos los CSFs CSF1-CSFN están implementados como filtros de BP complejos (es decir, ninguno de los CSFs tiene banda de paso centrada alrededor de 0 Hz).
Como se ilustra con el ejemplo en la Fig. 12e, el dispositivo de procesamiento 40 puede estar dispuesto para procesar o tratar la señal de entrada compleja de manera que el intervalo de frecuencia en la señal compleja compuesta entre la frecuencia más baja y la más alta de subportadoras de frecuencia trasladada asignadas al receptor de radio es más estrecho que el intervalo de frecuencia correspondiente en la señal de entrada compleja entre la frecuencia más baja y la más alta de las subportadoras asignadas al receptor de radio. Esto facilita requisitos de ancho de banda relajados sobre circuitos (por ejemplo, los ADCs 300) que siguen después del circuito sumador 260, por ejemplo, comparado con si estos circuitos fuesen a operar directamente sobre la señal compleja que es introducida en el dispositivo de procesamiento 40. Como en la Fig. 12e, el dispositivo de procesamiento 40 puede ser adaptado para procesar o tratar la señal de entrada compleja de manera que la señal compleja compuesta comprende una banda de frecuencia continua o esencialmente continua que comprende todas las subportadoras asignadas al receptor de radio 10.
De acuerdo con algunas realizaciones, el dispositivo de procesamiento 40 puede estar comprendido en un circuito de receptor de radio (no mostrado). El circuito receptor de radio puede, por ejemplo, estar comprendido en el receptor de radio 10.
Un aspecto que puede ser necesario tener en cuenta cuando se implementa el dispositivo de procesamiento es la potencia y/o forma de las señales de LO que controlan los CMs CM1-CMN. Considérese por ejemplo el ejemplo
12
5 10 15 20 25 30 35 40 45 50 55 60
ilustrado en las Figs. 6 y 8b. En la señal de salida del CM CM2 ilustrada en la Fig. 8b, sólo el RB 90f aparece centrado alrededor de 0 Hz. En una implementación física actual del dispositivo de procesamiento 40, también un residuo del RB 90g (es decir, el RB que aparece en la frecuencia de imagen del RB 90f) puede aparecer centrado alrededor de 0 Hz en la señal de salida del CM CM2 debido a una supresión no ideal de las señales de imagen en el CM CM2. Este residuo interferirá con el RB 90f. Además, debido a no linealidades, el contenido de la señal en la señal de entrada que aparece en armónicos de la frecuencia de LO pueden también hasta cierto punto ser trasladado en frecuencia para aparecer alrededor de 0 Hz e interferir con el RB 90f. Con el fin de obtener una supresión de imagen relativamente alta en el CM, el CM debería ser controlado como un mezclador de conmutación. Esto podría por ejemplo obtenerse utilizando una señal de LO con una forma de onda cuadrada o una forma de onda aproximadamente cuadrada, o con una señal de LO sinusoidal que tiene una amplitud relativamente alta. Por otro lado, con el fin de obtener una cantidad de interferencia relativamente baja del contenido de la señal que aparece en armónicos de la frecuencia de LO, el CM debería ser controlada más como un mezclador de multiplexación, llevando a cabo de manera ideal la multiplicación con una sinusoidal pura. Ésta puede, por ejemplo, obtenerse con una señal de LO que tiene una forma sinusoidal y una amplitud menor que si el CM fuese a ser controlado como un mezclador de conmutación con una señal de LO sinusoidal. A la vista de lo anterior, debe haber un compromiso para determinar una amplitud y/o forma de LO apropiada. Este compromiso, por ejemplo, puede encontrarse de implementación a implementación y puede por ejemplo basarse en simulaciones de circuito y/o en medidas.
Para realizaciones descritas anteriormente, se ha establecido que la diferencia de fase mutua entre las componente I y Q de la señal de LO es 90°. Debido, por ejemplo, a inexactitudes de fabricación, ruido y fluctuación, la diferencia de fase mutua puede desviarse de alguna forma de 90° en una implementación física real del dispositivo de procesamiento 40. Por ello, una diferencia de fase mutua de 90°, cuando se utiliza en esta memoria, no debería ser interpretada estrictamente como exactamente 90°, sino por el contrario aproximada o esencialmente 90°.
Cuando la unidad de control 60 (Figs. 4 y 10) aplica cambios a varias partes del dispositivo de procesamiento 40, por ejemplo cambia las y/o diferencias de fase mutuas de señales de LO, varía el ancho de banda y/o las frecuencias de centro de los CSFs, etc., pueden aparecer transitorios en la salida del dispositivo de procesamiento 40. Con el fin de evitar deficiencias significativas de la calidad de la señal debido a tales transitorios, la unidad de control 60 puede ser adaptada para aplicar los citados cambios durante los prefijos cíclicos de los símbolos de OFDM.
En los ejemplos de las Figs. 8a-d y 12a-e, sólo los RBs asignados al receptor de radio 10 se hacen atravesar el dispositivo de procesamiento 40. En algunas situaciones, por ejemplo si el número de rutas de procesamiento es menor que el número de intervalos contiguos separados de subportadoras asignadas al receptor de radio 10, puede ser necesario permitir a uno o más RBs no asignados que atraviesen el dispositivo de procesamiento 40 también. Por ejemplo, en el ejemplo ilustrado en las Figs. 6 y 8a-d, están presentes cuatro intervalos contiguos separados de subportadoras asignadas al receptor de radio 10 en la señal de entrada compleja del dispositivo de procesamiento 40; el RB 90c, el RB 90f, el RB 90i y la combinación de los RBs 90k y l. Estos cuatro intervalos de subportadoras son procesados separadamente en cuatro rutas de procesamiento diferentes P1-P4. Si sólo estuviesen disponibles tres rutas de procesamiento en el dispositivo de procesamiento, una de las rutas de procesamiento, por ejemplo, P3 puede ser controlada para procesar o tratar la señal de entrada compleja de manera que la combinación de los RBs 90i-l estuviese centrada alrededor de 0 Hz en la salida del CM CM3 y en la salida del CSF CSF3 (que necesitaría entonces tener un ancho de banda de la banda de paso total de 4fRB). En esta situación, también al RB 90j, que no está asignado al receptor de radio 10, se le permite atravesar el dispositivo de procesamiento 40. No obstante, incluso aunque no todos los RBs que no están asignados al receptor de radio 10 sean suprimidos por el dispositivo de procesamiento 40 en esta situación, el dispositivo de procesamiento 40 sin embargo proporciona una relajación de los requisitos del intervalo dinámico y del ancho de banda.
Las realizaciones del dispositivo de procesamiento 40 descritas anteriormente no pretenden limitar el alcance de la invención. Pueden realizarse varias variaciones y combinaciones de las realizaciones. Por ejemplo, con referencia a la Fig. 10, en lugar de sumar señales de salida de todas las rutas en una única señal compuesta, sólo un subconjunto de las señales de salida de las rutas de procesamiento P1-PN puede ser sumado en el circuito sumador 260 para formar las señales complejas compuestas, mientras que algunas o todas las otras rutas están dispuestas por ejemplo como en la Fig. 9. Alternativa o adicionalmente, el dispositivo de procesamiento puede comprender más de un circuito sumador para formar más de una señal compleja compuesta añadiendo señales de salida de diferentes subconjuntos de las rutas de procesamiento P1-PN.
De acuerdo con algunas realizaciones, se proporciona un método de procesamiento de una señal de entrada compleja analógica que representa una secuencia de símbolos de OFDM en el receptor de radio 10. El método puede ser llevado a cabo en el dispositivo de procesamiento 40. De acuerdo con el método, se reciben datos de control. Además, se determinan ubicaciones de subportadora, dentro de al menos un símbolo de OFDM individual de la secuencia de símbolos de OFDM de uno o más RBs asignados al receptor de radio 10 basándose en los datos de control. Además, para cada pluralidad de rutas de procesamiento P1-PN, la señal de entrada compleja es trasladada en frecuencia en un CM CM1-CMN de la ruta de procesamiento P1-PN basándose en una señal de LO
13
5 10 15 20 25 30 35 40 45
asociada con y proporcionada al CM, y una señal de salida del CM es filtrada en un CSF analógico CSF1-CSFN de la ruta de procesamiento P1-PN. Además, para cada uno de los citados al menos un símbolo de OFDM individual, las señales de LO asociadas con los CMs son controladas (por ejemplo desde la unidad de control 60) basándose en las ubicaciones de subportadora determinadas y en las bandas de paso de los CSFs CSF1-CSFN de manera que cada conjunto de subportadoras adyacentes, definido por RBs asignados al receptor de radio 10, dentro del símbolo de OFDM es trasladado en frecuencia por un CM CM1-CMN de las rutas de procesamiento P1-PN para aparecer dentro de la banda de paso del siguiente CSF CSF1-CSFN.
La Fig. 13 es un diagrama de flujo de una realización del método. En la etapa 500, los datos de control son recibidos. Además, las ubicaciones de subportadora de los RBs asignados al receptor de radio 10 se determinan basándose en los datos de control en la etapa 510. En la etapa 520, las señales de LO son controladas, por ejemplo desde la unidad de control 60, de manera que se obtengan frecuencias de LO y diferencias de base mutuas (por ejemplo +90° ó -90°) entre las componentes I y Q de las señales de LO. La etapa 520 puede, por ejemplo, comprender cambiar una o más frecuencias de LO y/o uno o más signos de diferencias de fase mutuas entre las componente I y Q de señales de LO basándose en ubicaciones de subportadora de RBs asignados al receptor de radio 10 y bandas de paso de los CSFs del dispositivo de procesamiento 40. Este cambio puede, por ejemplo tener lugar durante un prefijo cíclico de un símbolo de OFDM. En la etapa 530, las señales de LO se proporcionan a los CMs. En la etapa 540, la señal de entrada compleja es trasladada en frecuencia en los CMs. Además, las señales trasladadas en frecuencia de los CMs son filtradas por los CSFs en la etapa 550.
Debe observarse que aunque las etapas 500 – 550 se ilustran llevadas a cabo en secuencia en el diagrama de flujo de la Fig. 13, algunas etapas pueden ser llevadas a cabo en paralelo. Por ejemplo, las etapas 530 – 550 pueden representar procesos que ocurren de manera continua. Además, son posibles variaciones de la realización ilustrada en la Fig. 13. Por ejemplo, pueden llevarse a cabo etapas adicionales, tales como pero que no están limitadas a habilitar o deshabilitar rutas de procesamiento, controlar bandas de paso de los CSFs, añadir señales de salida de rutas de procesamiento para formar una señal compuesta y/o convertir señales de salida de los CSFs o de la señal compuesta en representación digital en uno o más ADCs, como se ha descrito en el contexto de realizaciones del dispositivo de procesamiento 40. Además, el método, o partes del mismo, puede ser repetido según necesidades. Por ejemplo, actualizar frecuencias de LO y/o diferencias de fase mutuas entre las componentes I y Q puede ser realizado varias veces basándose en los mismos datos de control, por ejemplo si las ubicaciones de las subportadoras de los RBs asignados al receptor de radio 10 varían entre símbolos de OFDM y la misma subtrama en LTE. Además, por ejemplo en un escenario de LTE, todo el método ilustrado por el diagrama de flujo en la Fig. 13 (o variaciones del mismo) puede ser repetido una vez para cada subtrama.
Realizaciones de la invención permiten el seguimiento y la adaptación a ubicaciones de subportadora actual de RBs asignados al receptor de radio 10. Por ello, el ancho de banda y/o los requisitos de intervalo dinámico de circuitos en el receptor de radio 10, por ejemplo, ADCs y filtros, pueden ser relajados, en particular cuando el receptor de radio 10 opera a velocidades de datos relativamente bajas comparadas con la máxima velocidad de datos disponible, por ejemplo, cuando sólo uno o unos pocos RBs están asignados al receptor de radio 10. Por ello, el receptor de radio 10 puede ser adaptado para la utilización actual del canal de comunicación, por lo que puede alcanzarse un consumo de potencia reducido.
La presente invención ha sido descrita anteriormente con referencia a realizaciones específicas. No obstante, otras realizaciones distintas de las descritas anteriormente son posibles dentro del alcance de la invención. Pueden proporcionarse etapas del método diferentes de las descritas anteriormente, dentro del alcance de la invención. Las diferentes características y etapas de las realizaciones pueden ser combinadas en otras combinaciones distintas de las descritas. El alcance de la invención sólo está limitado por las reivindicaciones de patente adjuntas.
14
5 10 15 20 25 30 35 40 45 50 55 60

Claims (19)

  1. REIVINDICACIONES
    1. Un dispositivo de procesamiento (40) para procesar o tratar una señal de entrada compleja que representa una secuencia de símbolos de multiplexación por división de frecuencia ortogonal, OFDM, en un receptor de radio (10), que comprende una pluralidad de rutas de procesamiento (P1-PN), donde cada ruta de procesamiento (P1-PN) comprende:
    -
    un mezclador complejo (CM1-CMN) adaptado para trasladar en frecuencia la señal de entrada compleja basándose en una señal de oscilador local asociada con el mezclador complejo (CM1-CMN); y
    -
    un filtro de selección de canal analógico (CSF1-CSFN), conectado operativamente a un puerto de salida del mezclador complejo (CM1-CMN), dispuesto para filtrar una señal de salida del mezclador complejo (CM1-CMN);
    una unidad de oscilador (70) dispuesta para proporcionar la señal de oscilador local asociada con el mezclador complejo (CM1-CMN) de cada ruta de procesamiento; y una unidad de control (60) adaptada para
    -
    recibir datos de control;
    -
    determinar, basándose en los datos de control, ubicaciones de subportadora, dentro de al menos un símbolo de OFDM individual de la secuencia de símbolos de OFDM, de uno o más bloques de recurso asignados al receptor de radio (10), donde un bloque de recurso define un conjunto no vacío de subportadoras adyacentes para cada uno de un conjunto no vacío de símbolos de OFDM consecutivos; y
    -
    para cada uno de los citados al menos un símbolo de OFDM individual, controlar las señales de oscilador local asociadas con los mezcladores complejos (CM1-CMN) basándose en las ubicaciones de subportadora determinadas y de las bandas de paso (110a-d, 310a-d) de los filtros de selección de canal (CSF1-CSFN) de manera que cada conjunto de subportadoras adyacentes, definido mediante bloques de recurso asignados al receptor de radio (10), dentro del símbolo de OFDM sea trasladado en frecuencia por un mezclador complejo (CM1-CMN) de las rutas de procesamiento (P1-PN) para que aparezcan dentro de la banda de paso del siguiente filtro de selección de canal (CSF1-CSFN).
  2. 2.
    El dispositivo de procesamiento (40) de acuerdo con la reivindicación 1, en el que la citada señal de entrada compleja es una señal de banda de base compleja centrada esencialmente alrededor de 0 Hz.
  3. 3.
    El dispositivo de procesamiento (40) de acuerdo con la reivindicación 1 ó 2, en el que el filtro de selección de canal (CSF1-CSFN) en casa ruta de procesamiento (P1-PN) comprende:
    -
    un primer filtro de paso bajo (100a) para filtrar una componente en fase, I (In phase, en inglés) de la señal de salida del mezclador complejo (CSF1-CSFN) de la ruta de procesamiento (P1-PN); y
    -
    un segundo filtro de paso bajo (100b) para filtrar una componente en cuadratura, Q (Quadrature, en inglés), de la señal de salida del mezclador complejo (CM1-CMN) de la ruta de procesamiento (P1-PN).
  4. 4. El dispositivo de procesamiento (40) de acuerdo con la reivindicación 3, en el que cada ruta de procesamiento (P1-PN) comprende:
    -
    un primer convertidor de analógico a digital (200a) conectado operativamente a un terminal de salida (104a) del primer filtro de paso bajo (100a) de la ruta de procesamiento (P1-PN) para convertir la componente I filtrada en una representación digital; y
    -
    un segundo convertidor de analógico a digital (200b) conectado operativamente a un terminal de salida (104b) del segundo filtro de paso bajo (100b) de la ruta de procesamiento (P1-PN) para convertir la componente Q filtrada en una representación digital.
  5. 5.
    El dispositivo de procesamiento (40) de acuerdo con la reivindicación 1 ó 2, en el que las bandas de paso (310ad) de los filtros de selección de canal (CSF1-CSFN) son mutualmente esencialmente sin superposición y el dispositivo de procesamiento (40) comprende un circuito sumador (260) para añadir señales de salida de los filtros de selección de canal (CSF1-CSFN) para formar una señal compleja compuesta.
  6. 6.
    El dispositivo de procesamiento (40) de acuerdo con la reivindicación 5, en el que el filtro de selección de canal (CSF1-CSFN) de una de las rutas de procesamiento (P1-PN) comprende:
    -
    un primer filtro de paso bajo para filtrar una componente en fase, I, de la señal de salida del mezclador complejo (CM1-CMN) de la citada de las rutas de procesamiento (P1-PN); y
    -
    un segundo filtro de paso bajo para filtrar una componente en cuadratura, Q de la señal de salida del mezclador complejo (CM1-CMN) de la citada de las rutas de procesamiento (P1-PN); y los filtros de selección de canal (CSF1-CSFN) de las otras rutas de procesamiento (P1-PN) son filtros de paso de banda complejos.
    5 10 15 20 25 30 35 40 45 50 55 60
  7. 7.
    El dispositivo de procesamiento (40) de acuerdo con la reivindicación 5, en el que el filtro de selección de canal (CSF1-CSFN) de cada ruta de procesamiento (P1-PN) es un filtro de paso de banda complejo.
  8. 8.
    El dispositivo de procesamiento (40) de acuerdo con cualquiera de las reivindicaciones 5-7, en el que el dispositivo de procesamiento está adaptado para, para cada uno de los citados al menos un símbolo de OFDM individual, procesar o tratar la señal de entrada compleja de manera que el intervalo de frecuencias en la señal compleja compuesta entre la frecuencia más baja y la más alta de las subportadoras trasladadas en frecuencia asignadas al receptor de radio sea más estrecho que el intervalo de frecuencias en la señal de entrada compleja entre la frecuencia más baja y la más alta de las subportadoras asignadas al receptor de radio.
  9. 9.
    El dispositivo de procesamiento (40) de acuerdo con la reivindicación 8, en el que el dispositivo de procesamiento
    (40) está adaptado para, para cada uno de los citados símbolos de OFDM individuales, procesar o tratar la señal de entrada compleja de manera que la señal compleja compuesta comprende una banda de frecuencia esencialmente continua que comprende todas las subportadoras asignadas al receptor de radio (10).
  10. 10.
    El dispositivo de procesamiento (40) de acuerdo con cualquiera de las reivindicaciones 5-9, en el que el dispositivo de procesamiento (40) comprende convertidores de analógico a digital (300) para convertir una componente en fase, I (In phase, en inglés) y en cuadratura, Q (Quadrature, en inglés) de la señal compleja compuesta en representaciones digitales.
  11. 11.
    El dispositivo de procesamiento (40) de acuerdo con cualquier reivindicación precedente, en el que la unidad de control (60) está adaptada para controlar las bandas de paso (110a-d, 310a-d) de los filtros de selección de canal (CSF1-CSFN) en respuesta a los datos de control recibidos.
  12. 12.
    El dispositivo de procesamiento (40) de acuerdo con cualquier reivindicación precedente, en el que el receptor de radio (10) está adaptado para su uso en un sistema de comunicación de Evolución a Largo Plazo de 3G, 3G LTE (3G Long Term Evolution, en inglés) y los uno o más bloques de recurso son bloques de recurso de LTE de 3G.
  13. 13.
    El dispositivo de procesamiento (40) de acuerdo con la reivindicación 12, en el que los datos de control están comprendidos en los primeros uno, dos o tres símbolos de OFDM de las subtramas de LTE de 3G.
  14. 14.
    Un circuito receptor de radio que comprende el dispositivo de procesamiento (40) de acuerdo con cualquier reivindicación precedente.
  15. 15.
    Un aparato electrónico (1) que comprende el dispositivo de procesamiento (40) de acuerdo con cualquiera de las reivindicaciones 1-13.
  16. 16.
    El aparato electrónico (1) de acuerdo con la reivindicación 15, en el que el aparato electrónico (1) es un equipo de comunicación por radio portátil, un terminal de radio de telefonía móvil, un teléfono móvil, un comunicador, un organizador electrónico, un teléfono inteligente o un ordenador.
  17. 17.
    Un método para procesar o tratar una señal de entrada compleja analógica que representa una secuencia de símbolos de multiplexación por división de frecuencia ortogonal, OFDM (Orthogonal Frequency Division Multiplexing, en inglés) en un receptor de radio (10), que comprende:
    recibir datos de control; determinar, basándose en los datos de control, ubicaciones de subportadora, dentro de al menos un símbolo de OFDM individual de la secuencia de símbolos de OFDM, de uno o más bloques de recurso asignados al receptor de radio (10), en el que un bloque de recurso define un conjunto no vacío de subportadoras adyacentes para cada uno de un conjunto no vacío de símbolos de OFDM consecutivos; para cada uno de una pluralidad de rutas de procesamiento (P1-PN):
    -
    trasladar en frecuencia la señal de entrada compleja en un mezclador complejo (CM1-CMN) de la ruta de procesamiento (P1-PN) basándose en una señal de oscilador local asociada con el mezclador complejo (CM1-CMN); y
    -
    filtrar una señal de salida del mezclador complejo (CM1-CMN) en un filtro de selección de canal analógico (CM1-CMN) en un filtro de selección de canal analógico (CSF1-CSFN) de la ruta de procesamiento (P1-PN);
    proporcionar la señal de oscilador local asociada con el mezclador complejo (CM1-CMN) de cada ruta de procesamiento (P1-PN); y para cada uno de los citados al menos un símbolo de OFDM individual:
    16
    -
    controlar las señales de oscilador local asociadas con los mezcladores complejos (CM1-CMN) basándose en las ubicaciones de subportadora determinadas y en las bandas de paso (110a-d, 310a-d) de los filtros de selección de canal (CSF1-CSFN) de manera que cada conjunto de subportadoras adyacentes, definido por bloques de recurso asignados al receptor de radio (10), dentro del símbolo de OFDM sea trasladado en
    5 frecuencia por un mezclador complejo (CM1-CMN) de las rutas de procesamiento (P1-PN) para que aparezca dentro de la banda de paso (110a-d, 310a-d) del siguiente filtro de selección de canal (CSF1-CSFN).
  18. 18. El método de acuerdo con la reivindicación 17, en el que el receptor de radio (10) está adaptado para su uso en
    un sistema de comunicación de Evolución a Largo Plazo de 3G, 3G LTE (3G Long Term Evolution, en inglés), y el 10 uno o más bloques de recurso son bloques de recurso de LTE de 3G.
  19. 19. El método de acuerdo con la reivindicación 18, en el que los datos de control están comprendidos en los primeros uno, dos o tres símbolos de OFDM de subtramas de LTE de 3G.
    15 20. El método de acuerdo con la reivindicación 18 ó 19, en el que el método se repite una vez para cada subtrama de LTE de 3G.
    17
ES08159677T 2008-07-04 2008-07-04 Dispositivo y método de procesamiento de una señal Active ES2380138T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP08159677A EP2141818B1 (en) 2008-07-04 2008-07-04 Signal processing device and method

Publications (1)

Publication Number Publication Date
ES2380138T3 true ES2380138T3 (es) 2012-05-08

Family

ID=40090700

Family Applications (1)

Application Number Title Priority Date Filing Date
ES08159677T Active ES2380138T3 (es) 2008-07-04 2008-07-04 Dispositivo y método de procesamiento de una señal

Country Status (5)

Country Link
US (1) US8594213B2 (es)
EP (1) EP2141818B1 (es)
AT (1) ATE539493T1 (es)
ES (1) ES2380138T3 (es)
WO (1) WO2010000777A1 (es)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026070B2 (en) 2003-12-18 2015-05-05 Qualcomm Incorporated Low-power wireless diversity receiver with multiple receive paths
US9450665B2 (en) 2005-10-19 2016-09-20 Qualcomm Incorporated Diversity receiver for wireless communication
US8204537B2 (en) * 2009-04-09 2012-06-19 Broadcom Corporation Multiple frequency band information signal frequency band conversion
US8665697B1 (en) * 2009-12-23 2014-03-04 Kbc Research Foundation Pvt. Ltd. Subchannel formation in OFDMA systems
US8693967B2 (en) * 2011-03-28 2014-04-08 Mediatek Inc. Receiver capable of concurrently collecting dual band signals, and method thereof
US9178669B2 (en) 2011-05-17 2015-11-03 Qualcomm Incorporated Non-adjacent carrier aggregation architecture
US9252827B2 (en) 2011-06-27 2016-02-02 Qualcomm Incorporated Signal splitting carrier aggregation receiver architecture
US9154179B2 (en) 2011-06-29 2015-10-06 Qualcomm Incorporated Receiver with bypass mode for improved sensitivity
US9504034B2 (en) 2011-07-05 2016-11-22 Tait Limited Overlay of bearers in a radio communication system
US8582693B2 (en) 2011-08-04 2013-11-12 Mediatek Singapore Pte. Ltd. Wireless receiver applicable to multiple coexisting positioning systems
US8934504B2 (en) * 2011-08-12 2015-01-13 Intel IP Corporation System and method for frequency-agile transmission in a wireless communication device
US8606194B2 (en) * 2011-08-15 2013-12-10 Renesas Mobile Corporation Receiver
US12081243B2 (en) 2011-08-16 2024-09-03 Qualcomm Incorporated Low noise amplifiers with combined outputs
US8787862B2 (en) 2011-10-17 2014-07-22 Broadcom Corporation Method of receiving and receivers
GB201119887D0 (en) 2011-10-17 2011-12-28 Renesas Mobile Corp Methods of receiving and receivers
GB201119888D0 (en) 2011-11-17 2011-12-28 Renesas Mobile Corp Methods of receiving and receivers
GB2492495B (en) * 2011-11-17 2014-06-04 Broadcom Corp Methods of receiving and receivers
US9172402B2 (en) 2012-03-02 2015-10-27 Qualcomm Incorporated Multiple-input and multiple-output carrier aggregation receiver reuse architecture
US9362958B2 (en) 2012-03-02 2016-06-07 Qualcomm Incorporated Single chip signal splitting carrier aggregation receiver architecture
US9118439B2 (en) 2012-04-06 2015-08-25 Qualcomm Incorporated Receiver for imbalanced carriers
US9154356B2 (en) 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US9867194B2 (en) 2012-06-12 2018-01-09 Qualcomm Incorporated Dynamic UE scheduling with shared antenna and carrier aggregation
US9300420B2 (en) 2012-09-11 2016-03-29 Qualcomm Incorporated Carrier aggregation receiver architecture
US9543903B2 (en) 2012-10-22 2017-01-10 Qualcomm Incorporated Amplifiers with noise splitting
US8995591B2 (en) 2013-03-14 2015-03-31 Qualcomm, Incorporated Reusing a single-chip carrier aggregation receiver to support non-cellular diversity
CN104254997B (zh) * 2013-08-27 2017-06-06 华为终端有限公司 一种机器类型通信下行数据的传输方法及基站、用户设备
US20150326419A1 (en) * 2014-05-07 2015-11-12 Texas Instruments Deutschland Gmbh Radio system for simultaneous multi-channel reception
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
US10630516B2 (en) 2017-11-08 2020-04-21 Samsung Electronics Co., Ltd System and method for providing filter/mixer structure for OFDM signal separation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7653164B2 (en) * 2001-12-31 2010-01-26 Intel Corporation Adaptive IQ imbalance correction for multicarrier wireless communication systems
US7356075B2 (en) * 2004-05-24 2008-04-08 General Dynamics C4 Systems, Inc. Method and apparatus for signal separation
US7253761B1 (en) * 2004-11-08 2007-08-07 United States Of America As Represented By The Secretary Of The Army Analog to digital conversion with signal expansion
US7675999B2 (en) * 2006-03-16 2010-03-09 Intel Corporation Multicarrier receiver and method with phase noise reduced signal
US20080239936A1 (en) * 2007-03-28 2008-10-02 Motorola, Inc. Method and apparatus for mitigating interference in multicarrier modulation systems
US8068563B2 (en) * 2008-10-20 2011-11-29 Ibiquity Digital Corporation Systems and methods for frequency offset correction in a digital radio broadcast receiver

Also Published As

Publication number Publication date
EP2141818B1 (en) 2011-12-28
EP2141818A1 (en) 2010-01-06
US20110122974A1 (en) 2011-05-26
WO2010000777A1 (en) 2010-01-07
US8594213B2 (en) 2013-11-26
ATE539493T1 (de) 2012-01-15

Similar Documents

Publication Publication Date Title
ES2380138T3 (es) Dispositivo y método de procesamiento de una señal
US8509725B2 (en) Signal processing device and method
US6081697A (en) Multi-carrier radio system and radio transceiver implementation
EP2528293B1 (en) Transmitter feedback device, transmitter and signal processing method
EP2396890B1 (en) Multi-band aggregated spectrum receiver employing frequency source reuse
US8437290B2 (en) Mobile wireless communication device with multiple transceivers
JPWO2006088081A1 (ja) 通信装置
KR20110112848A (ko) 결합된 멀티-캐리어 수신 및 수신 안테나 다이버시티를 위한 방법 및 장치
US10516424B2 (en) Signal processing arrangement for a transmitter
JP2011238994A (ja) 無線通信システムにおけるユーザ装置及び方法
WO2014027943A2 (en) Multi-user multiple input multiple output radio communications
WO2017146987A1 (en) Interlaces allocation and indication
WO2014190750A1 (zh) 射频拉远单元及iq数据处理方法、系统、计算机存储介质
CN111971913B (zh) 用于接收rf模拟信号的装置和接收器
CN102223223B (zh) 多载波信号的接收方法及装置
WO2018027165A1 (en) Ofdm-based implementation of block-wise single carrier waveform (bwsc)
CN115769499A (zh) 用于提高的接收器灵敏度的具有分流的t型开关
KR100790858B1 (ko) 시공유 i 채널 및 q 채널을 가진 직접변환 수신기 및수신방법
US20140286458A1 (en) Receiving apparatus and receiving method
US20240022351A1 (en) Rate matcher for channel encoding chain for wireless communications
US8903022B2 (en) Dual channel reception
EP3422650B1 (en) Device and method
Palomo Navarro Channelization for multi-standard software-defined radio base stations
Ra Implementation of a digital IF transceiver for SDR-based WiMAX Base Station
JP2009194481A (ja) 受信装置及び受信方法