ES2329744B1 - Circuito de carga shunt-peaking modificado para mantener constante la magnitud de la ganancia de lnas integrados sobre anchos de banda grandes. - Google Patents
Circuito de carga shunt-peaking modificado para mantener constante la magnitud de la ganancia de lnas integrados sobre anchos de banda grandes. Download PDFInfo
- Publication number
- ES2329744B1 ES2329744B1 ES200700171A ES200700171A ES2329744B1 ES 2329744 B1 ES2329744 B1 ES 2329744B1 ES 200700171 A ES200700171 A ES 200700171A ES 200700171 A ES200700171 A ES 200700171A ES 2329744 B1 ES2329744 B1 ES 2329744B1
- Authority
- ES
- Spain
- Prior art keywords
- gain
- shunt
- peaking
- load circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
Circuito de carga
shunt-peaking modificado para mantener
constante la magnitud de la ganancia de LNAs integrados sobre anchos
de banda grandes.
La presente invención hace referencia a una
modificación en el circuito de carga de un amplificador de bajo
ruido LNA con entrada adaptada en banda ancha.
El objeto de la invención es un circuito
derivado a partir de un circuito de carga
"shunt-peaking", al cuál se le introduce
un capacitor adicional CC que desacopla este circuito de carga de
la etapa de cascodo. Esta configuración permite utilizar valores de
RL mayores que con la topología convencional
"shunt-peaking", consiguiendo que la
ganancia sea constante en la banda de operación del sistema. De
esta forma se resuelve el problema de ganancia variable en buena
parte de la banda de interés, característico de los circuitos de
carga "shunt-peaking".
Esta invención es aplicable en sistemas de
radiofrecuencia que operen en banda ancha, como los basados en el
sistema UWB.
Description
Circuito de carga
shunt-peaking modificado para mantener
constante la magnitud de la ganancia de LNAs integrados sobre anchos
de banda grandes.
La invención se encuadra en el sector técnico de
la ingeniería electrónica y las comunicaciones, más concretamente
en el transporte de flujos multimedia sobre enlaces
inalámbricos.
La comunicación en banda
ultra-ancha (UWB por Ultra Wide Band) se está
configurando como un estándar de comunicaciones con un enorme
potencial de aplicaciones que permite un uso más eficiente del
espectro.
Esta tecnología permite fabricar sistemas de
comunicaciones de menor complejidad y a menor coste. Además aporta
una gran flexibilidad, puesto que permite posicionar los sistemas de
comunicación en prácticamente cualquier parte del espectro de
radiofrecuencia RF.
El amplificador de bajo ruido LNA es uno de los
bloques fundamentales de los sistemas de comunicación de banda
ultra-ancha (UWB), debido a que es el primer
elemento que se encuentra la señal en el receptor después de la
antena, por ello debe tener una alta ganancia y un bajo nivel de
ruido para toda la banda de frecuencias de operación.
Este tipo de circuitos expande el uso del típico
amplificador de banda estrecha ensamblando la red de entrada del
dispositivo que actúa como amplificador en una red reactiva de tal
manera que la reactancia de entrada resuene en un ancho de banda
mayor. De este modo se consigue una adaptación de entrada de banda
ancha y, al mismo tiempo, una disminución del ruido en dicha
banda.
En cuanto a la carga, para aumentar el ancho de
banda de amplificadores integrados de bajo ruido existen
actualmente en el mercado varias topologías como son: carga RC
simple, carga "series-peaking", carga
"shunt-peaking" y carga
"shunt-series-peaking".
Estos tipos de cargas marcan los límites máximos
de ganancia e independencia de la respuesta con la frecuencia. Para
resolver este problema se propone una modificación en la topología
del circuito de carga "shunt peaking".
El amplificador de bajo ruido LNA con entrada
adaptada en banda ancha, que se muestra en la figura 1, corresponde
a la topología más usada. Esta configuración presenta el
inconveniente de que la ganancia es variable en buena parte de la
banda de interés debido a las propiedades de los circuitos de carga
basados en la topología "shunt-peaking",
según se muestra en la figura 2.
El circuito mostrado en la figura 1, está
compuesto por una conexión de entrada en banda ancha, una etapa de
ganancia tipo cascodo y una carga genérica de salida de banda ancha.
Generalmente a la salida se suele insertar un seguidor de emisor
para adaptar la salida a una resistencia de 50 \Omega. Este
seguidor de emisor no se inserta cuando el LNA forma parte de un
receptor integrado de UWB. La entrada del circuito está formada por
un filtro ensamblado con la impedancia de entrada del transistor.
La etapa de ganancia está compuesta por dos transistores en
configuración cascodo los cuales aumentan el aislamiento y
disminuyen la capacidad equivalente de Miller. Tanto el
dimensionado de los transistores como la polarización de los mismos
se optimizan para minimizar el ruido y el consumo de potencia.
Finalmente, con el fin de conseguir una respuesta de banda ancha, la
carga resonante típica de los circuitos de banda estrecha es
sustituida por una resistencia "shunt peaking".
Con esta configuración la ganancia resultante
del amplificador debería ser plana en toda la banda de paso. La
ganancia del amplificador se obtiene a través de la
transconductancia del transistor y la magnitud de la impedancia de
la carga "shunt-peaking", dada por:
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
En esta expresión C_{out} es la capacidad en
el nodo de salida, incluyendo la capacidad de salida del
transistor, carga debida a las interconexiones con las siguientes
etapas y las capacidades parásitas del inductor. Esta expresión
contiene un cero y dos polos complejos. El aumento del ancho de
banda viene dado por el incremento de | Z(j\omega) |
debido a los polos que aparecen debajo de la frecuencia de
resonancia (\omega_{0}=1/L_{L}C_{out}) y al cero
(\omega_{Z}=R_{L}/L_{L}).
Desafortunadamente esto conduce a la aparición
de un máximo en la respuesta en frecuencia de la ganancia de
tensión, degradándose la constancia de la misma en la banda de
frecuencias intermedias. Una posible solución sería mantener ambas
frecuencias (de polo y cero) fuera de la banda utilizando un valor
bajo de L_{L}, que consecuentemente supondría una ganancia baja.
Para obtener una ganancia alta se debería escoger una R_{L} lo
suficientemente grande para mejorar la ganancia a frecuencias
bajas. Sin embargo, la caída de tensión de la resistencia impone un
límite superior a R_{L} y, como consecuencia, a la ganancia máxima
y a la constancia de la magnitud de la ganancia. Para superar esta
cuestión se propone la modificación en el circuito de carga
"shunt-peaking" convencional, tal y como
se muestra en la figura 3.
El circuito de carga de la figura 3, sobre el
que se reivindica la patente, ofrece una solución al problema
consiguiendo que la ganancia sea constante en la banda de operación
del sistema. Se trata de un circuito derivado a partir del circuito
de carga "shunt-peaking" de la figura 2,
al cual se le introduce un capacitor adicional C_{c}, que
desacopla este circuito de carga de la etapa cascodo. Esta
configuración permite utilizar valores de R_{L} mayores que con la
topología convencional de la figura 2, superando así la limitación
impuesta por la tensión de alimentación. Como consecuencia se
consigue una ganancia prácticamente constante.
Este circuito de carga resuelve el problema
asociado al pequeño valor de la excursión de la tensión de salida y
hace más plana la respuesta en frecuencia de la magnitud de la
ganancia de tensión.
Para demostrar la viabilidad práctica de la
topología propuesta en tecnología CMOS, la topología propuesta y la
convencional mostrada en la figura 1, han sido aplicadas a un
amplificador de banda ancha a 3,1 a 5,0 GHz basado en un proceso
estándar CMOS de 0,35 \mum.
Para obtener unos resultados lo más reales
posibles se han incluido en la simulación los componentes parásitos
como por ejemplo: (i) la resistencia de entrada distribuida de los
dispositivos MOS de múltiples puertas, (ii) la capacidad distribuida
en las resistencias de polisilicio, y (iii) las pérdidas resistivas
en los conductores metálicos y el sustrato, así como la capacidad
parásita en los inductores espirales integrados (analizado por medio
del programa MOMENTUM). Todas las simulaciones han sido realizadas
usando SpectreRF©.
La ganancia y las pérdidas de retorno a la
entrada de los amplificadores se representa en la figura 4, donde
se muestran los parámetros S_{21} y S_{11} simulados
respectivamente a frecuencias que van de 2,0 a 6,0 GHz. Para la
topología propuesta (línea continua) la ganancia es bastante
estable alrededor de 10 dB para frecuencias que van de 3,1 a 5,0
GHz. Sin embargo no se puede decir lo mismo para la topología
convencional (línea discontinua) donde se aprecia un máximo. Para
estabilizar la ganancia de inserción la frecuencia del cero debería
colocarse lo más cerca posible del extremo superior de la banda
disminuyendo L_{L}. Sin embargo esto supone una reducción de la
ganancia tal y como se muestra en la figura 5 donde S_{21} se ha
simulado para distintos valores de L_{L}. Como la inductancia
disminuye la ganancia se hace más independiente de la frecuencia y
el ancho de banda aumenta, pero la ganancia disminuye.
En ambas configuraciones del amplificador, las
pérdidas de retorno a la entrada permanecen igual porque ambas
tienen la misma red de adaptación de entrada. Debido a esto la
gráfica que representa el ruido, según muestra la figura 6, es la
misma en ambos casos.
Para concluir hemos de decir que se ha
demostrado que la modificación propuesta en el circuito de carga
"shunt-peaking" (ver figura 3) ofrece
ventajas en las aplicaciones de banda ultra-ancha
así como mayor estabilidad en la ganancia que el circuito de carga
"shunt-peaking" convencional. Su
implementación práctica en un proceso estándar de bajo coste de
0,35 \mum se ha verificado mediante las simulaciones descritas.
Por lo tanto, se demuestra que el LNA diseñado es apropiado para
todo el rango de frecuencias entre 3,1 y 5,0 GHz.
\vskip1.000000\baselineskip
La figura 1 se muestra la configuración de un
LNA CMOS para UWB con una entrada en banda ancha.
La figura 2 muestra la topología convencional de
un circuito de carga
"shunt-peaking".
La figura 3 muestra la modificación propuesta en
el circuito de carga
"shunt-peaking".
La figura 4 compara la ganancia S_{21} y las
pérdidas de inserción S_{11} simuladas con SpectreRF© en la banda
de interés de 3,1 a 5 GHz.
La figura 5 representa la ganancia de inserción
S_{21} para distintos valores de la inductancia L_{L}
utilizando un circuito de carga
"shunt-peaking" convencional.
La figura 6 representa la comparación de las
figuras de ruido de ambas configuraciones del circuito de carga
simuladas.
Al tratarse de un circuito integrado, esta
invención se realiza utilizando las técnicas clásicas de diseño de
estos circuitos. Dichas técnicas se basan en herramientas software,
siendo las principales las de ayuda al diseño (CAD) para el trazado
del circuito, las herramientas de extracción y las de simulación a
nivel eléctrico para evaluar la respuesta del diseño.
Esta invención es aplicable en sistemas de
radio-frecuencia que operen en bandas anchas, como
los basados en el sistema UWB, entre 3,1 y 10,6 GHz y velocidades de
transmisión de hasta 400-500 Mbps.
Se pueden indicar y concebir aplicaciones en
redes inalámbricas tanto fijas como móviles, en particular
aplicaciones en redes inalámbricas de área personal (WPAN,
Wireless Personal Area Network), con tasas de transferencia
de datos altas.
Claims (1)
1. Circuito de carga
"shunt-peaking" modificado caracterizado
porque se introduce un capacitor adicional C_{c} que desacopla
este circuito de carga de la etapa de cascodo, permitiendo utilizar
valores de R_{L} mayores que con la topología convencional.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES200700171A ES2329744B1 (es) | 2006-12-29 | 2006-12-29 | Circuito de carga shunt-peaking modificado para mantener constante la magnitud de la ganancia de lnas integrados sobre anchos de banda grandes. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES200700171A ES2329744B1 (es) | 2006-12-29 | 2006-12-29 | Circuito de carga shunt-peaking modificado para mantener constante la magnitud de la ganancia de lnas integrados sobre anchos de banda grandes. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2329744A1 ES2329744A1 (es) | 2009-11-30 |
| ES2329744B1 true ES2329744B1 (es) | 2010-07-14 |
Family
ID=41297159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES200700171A Active ES2329744B1 (es) | 2006-12-29 | 2006-12-29 | Circuito de carga shunt-peaking modificado para mantener constante la magnitud de la ganancia de lnas integrados sobre anchos de banda grandes. |
Country Status (1)
| Country | Link |
|---|---|
| ES (1) | ES2329744B1 (es) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963247B2 (en) * | 2003-11-21 | 2005-11-08 | Nokia Corporation | Gain stabilization technique for narrow band integrated low noise amplifiers |
-
2006
- 2006-12-29 ES ES200700171A patent/ES2329744B1/es active Active
Non-Patent Citations (1)
| Title |
|---|
| PARSSINEN A.; SIVONEN P.; VILANDER A.: "{}A Gain Stabilization Technique for Tuned RF Low-Noise Amplifiers"{} IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS PART I: REGULAR PAPERS, 01-09-2004 IEEE SERVICE CENTER, NEW YORK, NY, US, 01 septiembre 2004 (01.09.2004), vol. 51 nr. 9 páginas 1702-1707, XP011118674 ISSN:1057-7122. * |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2329744A1 (es) | 2009-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2551883T3 (es) | Amplificador de bajo ruido | |
| KR20080031375A (ko) | 다중대역 무선 주파수 동작을 위한 인덕터 장치 | |
| Byeon et al. | A 60 GHz current-reuse LO-boosting mixer in 90 nm CMOS | |
| Meaamar et al. | A 3–8 GHz low-noise CMOS amplifier | |
| CN107634729A (zh) | 一种多倍频程超宽带放大器电路 | |
| Sananes et al. | 52–75 GHz wideband low-noise amplifier in 90 nm CMOS technology | |
| ES2329744B1 (es) | Circuito de carga shunt-peaking modificado para mantener constante la magnitud de la ganancia de lnas integrados sobre anchos de banda grandes. | |
| Wang et al. | 2–6GHz current-reused LNA with transformer-type inductors | |
| CN114172477A (zh) | 一种宽带低噪声放大器、芯片及射频接收机 | |
| Sun et al. | A 0.7–6GHz broadband CMOS power amplifier for multi-band applications | |
| Kundu et al. | A Transformer-neutralized 0.6 VV DD 17–29 GHz LNA and its application to an RF front-end | |
| Garuda et al. | A 3-5 GHz fully differential CMOS LNA with dual-gain mode for wireless UWB applications | |
| Kumar et al. | A miniaturization approach towards 40 GHz integrated single chip receiver system for MMW communication networks | |
| Ito et al. | Characterization of on-chip multiport inductors for small-area RF circuits | |
| Djugova et al. | Inverter-based low-noise amplifier topologies for ultra-wideband applications | |
| Pramod et al. | The design and simulation of radio frequency narrow band low noise amplifier with input, output, intermediate matching | |
| Wu et al. | A 40nm CMOS Ultra-Wideband Low Noise Amplifier Design | |
| Qian et al. | A 3.5–9.5 GHz compact digital power amplifier with 39.3% peak PAE in 40nm CMOS technology | |
| Kumar et al. | Co-design approach for wide-band asymmetric cross shaped slotted patch antenna with LNA | |
| Huang et al. | An high gain low noise amplifier with current-reused technique for UWB applications | |
| Nakamura et al. | High efficient impedance matching circuit of power amplifier combined with antenna | |
| Reja et al. | A New CMOS 3.1-11.7 GHz low power LNA for Ultra-wideband wireless Applications | |
| Wang et al. | A broadband 47–67 GHz LNA with 17.3 dB gain in 65-nm CMOS | |
| Salleh et al. | Design of wideband low noise amplifier using negative feedback topology for Motorola application | |
| Chen et al. | The design of full-band (3.1–10.6 GHZ) CMOS UWB low noise amplifier with thermal noise canceling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EC2A | Search report published |
Date of ref document: 20091130 Kind code of ref document: A1 |
|
| FG2A | Definitive protection |
Ref document number: 2329744B1 Country of ref document: ES |