ES2296112T3 - Teclado de entrada de datos con numero de teclas aumentado, para un equipo electronico con numero limitado de patillas de conexion. - Google Patents
Teclado de entrada de datos con numero de teclas aumentado, para un equipo electronico con numero limitado de patillas de conexion. Download PDFInfo
- Publication number
- ES2296112T3 ES2296112T3 ES05300566T ES05300566T ES2296112T3 ES 2296112 T3 ES2296112 T3 ES 2296112T3 ES 05300566 T ES05300566 T ES 05300566T ES 05300566 T ES05300566 T ES 05300566T ES 2296112 T3 ES2296112 T3 ES 2296112T3
- Authority
- ES
- Spain
- Prior art keywords
- line
- primary
- input
- lines
- supplementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
- Telephone Function (AREA)
- Cash Registers Or Receiving Machines (AREA)
Abstract
Un teclado de entrada (CS) para un equipo electrónico (UE) que dispone de un microprocesador (µP) que comprende un número limitado P de patillas de conexión (PC) destinadas a ser acopladas con el teclado, siendo el teclado del tipo que comprende: un primer conjunto de N líneas conductoras primarias (L1-i) y un segundo conjunto de M líneas conductoras secundarias (L2-1 a L2-5), siendo los números enteros N y M elegidos de manera que su suma sea igual al número limitado P de patillas de conexión (PC), estando conectada cada línea conductora primaria y cada línea conductora secundaria a contactos de conexión respectivamente primarios (PL1) y secundarios (PL2) y a un borne de conexión (BC) destinado ser acoplado a una patilla de conexión (PC) del microprocesador (µP); un número máximo K de teclas de entrada correspondientes al producto de los números enteros N y M, pudiendo cada una de dichas teclas de entrada establecer, en caso de accionamiento, un contacto con los contactos primarios de unalínea conductora primaria de dicho primer conjunto y uno de los contactos secundarios de una de las líneas conductoras secundarias de dicho segundo conjunto, de manera que sitúe las dos líneas conductoras correspondientes en un estado lógico llamado "alto" que permite al microprocesador identificar la tecla de entrada efectivamente accionada; caracterizado porque comprende además al menos: una línea conductora secundaria (L2-0) suplementaria conectada a contactos de conexión secundarios asociados a teclas de entrada suplementarias cuyo accionamiento sitúa dicha línea conductora suplementaria en un estado lógico llamado "alto"; primeros (M1) y segundos (M2) medios de tratamiento que comprenden cada uno al menos: una primera entrada (E1) conectada al borne de conexión (BC) de una primera (L2-1), respectivamente de una segunda (L2-2), línea conductora secundaria de dicho segundo conjunto, una segunda entrada (E2) conectada a un borne de conexión de la línea conductora secundaria suplementaria(L2-0), y una salida (S) apropiada para ser colocada bien en el estado de la primera entrada (E1) cuando la línea secundaria suplementaria (L2-0) no está en su estado alto, o bien en un estado lógico "alto" cuando la línea secundaria suplementaria (L2-0) está en su estado alto, estando destinada cada salida (S) a ser acoplada a una de las patillas de conexión del microprocesador (µP) de manera que pueda determinar cada tecla accionada de entre el número máximo K de teclas de entrada, y las teclas de entrada suplementarias (T), en función de los estados respectivos en los que están situadas por una parte las líneas primarias (L1-i) y por otra parte, las salidas (S) de los primeros (M1) y segundos (M2) medios de tratamiento.
Description
Teclado de entrada de datos con número de teclas
aumentado, para un equipo electrónico con número limitado de
patillas de conexión.
El invento se refiere al dominio de los teclados
de entrada de datos.
Numerosos equipos electrónicos comprenden un
microprocesador acoplado a un teclado provisto de teclas de entrada
que permiten a sus usuarios dirigirles instrucciones u órdenes o
comandos. Por ejemplo, ciertas teclas pueden estar dedicadas a la
entrada de una letra de un alfabeto y/o de una cifra y/o de un signo
de puntuación, mientras que otras teclas pueden estar dedicadas a
operaciones de desplazamiento en direcciones elegidas (se habla
entonces de teclas de "navegación").
Se entiende aquí por "equipo electrónico"
cualquier equipo provisto de una interfaz hombre/máquina que
permita introducir informaciones u órdenes, como por ejemplo un
ordenador fijo o portátil (eventualmente de tipo integrado en un
vehículo), un teléfono fijo o móvil, un asistente personal digital
(o PDA), un dispositivo de guiado o de navegación, o una consola de
videojuegos.
A fin de que el microprocesador pueda determinar
(o reconocer) una tecla de entrada que acaba de ser accionada,
dispone de un cierto número de patillas de conexión (o pines) a las
cuales están acoplados, por ejemplo a través de un bus o línea de
transmisión, bornes de conexión, a su vez conectados a líneas
conductoras acopladas a las diferentes teclas.
Siendo limitado el número de patillas de
conexión del microprocesador, se ha propuesto un teclado de
arquitectura de conexión "en rejilla". Este tipo de teclado
comprende más precisamente (i) líneas conductoras primarias y
secundarias conectadas cada una respectivamente a contactos o
terminales de conexión llamados primarios y secundarios y a un
borne de conexión destinado a ser acoplado a un microprocesador de
equipo, y ii) teclas de entrada que pueden cada una establecer, en
caso de accionamiento, un contacto entre uno de los contactos
primarios de una de las líneas primarias y uno de los contactos
secundarios de una de las líneas secundarias de manera que pongan
estas dos líneas primaria y secundaria en un estado lógico llamado
"alto" (por ejemplo igual a 1). Cuando el microprocesador
detecta estados altos sobre dos de sus patillas de conexión, no
tiene más que acceder a una tabla, que establece una correspondencia
entre identificadores de tecla, identificadores de líneas primarias
e identificadores de líneas secundarias, para determinar el
identificador de la tecla accionada que ha provocado la colocación
en el estado alto de los bornes de conexión acoplados a las dos
patillas de conexión.
Por ejemplo, el microprocesador detecta un
cortocircuito, entre una línea secundaria (que sirve por ejemplo de
entrada) y una línea primaria (que sirve por ejemplo de salida),
provocado por el establecimiento de un contacto entre un contacto
primario de esta línea primaria y un contacto secundario de esta
línea secundaria, por medio de una tecla. Bien entendido, pueden
ser considerados otros tipos de detección, siempre que se basen
sobre la ausencia o la presencia de una "señal" analógica (como
por ejemplo un potencial eléctrico) o numérico.
Gracias a la arquitectura en rejilla (o
matricial) presentada antes, el número máximo K de teclas que pueden
ser gestionadas por un microprocesador de P patillas de conexión es
igual al producto del número N de líneas de conexión primarias por
el número M de líneas de conexión secundarias (K = N x M), con la
imposición P = N + M. Por ejemplo, un microprocesador de P = 10
patillas de conexión puede gestionar como máximo K = 25 teclas
(cuando N = M = 5).
Al no poder ser aumentado el número de teclas de
entrada del teclado de ciertos equipos por el hecho de que el
número de patillas de conexión de su microprocesador no puede ser
aumentado, la adición de funciones u órdenes o comandos adicionales
necesita por ejemplo la configuración del microprocesador de manera
que pueda asociar cada función u orden o comando adicional al
accionamiento de al menos dos teclas.
Por ejemplo, cuando el teclado comprende cuatro
teclas de navegación, asociadas a cuatro direcciones de
desplazamiento llamadas "principales" (norte, sur, este y
oeste), y se desean definir direcciones de desplazamiento llamadas
"intermedias" (norte/este, norte/oeste, sur/este y sur/oeste),
se debe configurar el microprocesador para que asocie cada
dirección intermedia al accionamiento sucesivo de las dos teclas de
navegación que están asociadas a la combinación de direcciones
principales que la definen. Por ejemplo, si el equipo dispone de
una función de navegación acoplada a una palanca de mando o
"joystick" y el usuario orienta su palanca de mando en la
dirección norte/este, la palanca de mando debe accionar las teclas
norte y subyacentes en un retardo definido previamente para que el
microprocesador lo interprete como un doble apriete y comprenda que
es solicitada la dirección norte/este.
Ahora bien, la dirección en la que es apuntada
la palanca de mando no siempre corresponde con la dirección teórica
en la que dicha palanca de mando es capaz de apretar sobre las dos
teclas efectivamente en cuestión (en el retardo impartido). Por
consiguiente, cuando la palanca de mando no aprieta más que sobre
una de las dos teclas, el microprocesador comprende que la
dirección solicitada es la que corresponde a la tecla activada, lo
que constituye un error.
Además, este doble accionamiento puede revelarse
incompatible con ciertas utilizaciones que requieren una entrada
rápida de órdenes, como por ejemplo en ciertos videojuegos.
El invento tiene por propósito mejorar la
situación.
Propone a este efecto un teclado de entrada tal
como se ha definido en la reivindicación 1ª.
El documento US 4.395.704 A describe un teclado
de entrada para una calculadora de bolsillo (véanse figs. 3 y 4)
que comprende una matriz estándar consistente en un conjunto de
cinco líneas primarias por una parte, y seis líneas secundarias por
otra parte, lo que permite un máximo de 30 teclas. Para añadir
teclas a esta matriz, ciertas intersecciones entre líneas primarias
y secundarias comprenden dos teclas, lo que induce una ambigüedad e
impone la utilización de una tecla de modo.
El documento EP 0.427.364 A describe un teclado
de entrada (véase fig. 3) que comprende un descodificador entre el
microprocesador y las líneas primarias, que permite conectar tres
patillas del microprocesador a ocho líneas primarias. Esta capa
suplementaria, prevista para añadir un gran número de teclas, es
relativamente compleja e impone cambios sustanciales en la
secuencia de detección.
El invento se aplica a cualquier tipo de
detección, una vez que se basa sobre la ausencia (por ejemplo estado
bajo) o la presencia (por ejemplo estado alto) de una señal
analógica (como por ejemplo un potencial eléctrico) o numérico.
El teclado según el invento puede comprender
características complementarias que pueden ser tomadas separadamente
o en combinación, y en particular:
- -
- sus primeros y segundos medios de tratamiento pueden estar cada uno dispuestos en forma de un multiplexor, cuya segunda entrada es una entrada de órdenes o comandos y que comprende una tercera entrada situada permanentemente en un estado alto y que puede ser acoplada a la salida cuando la tercera línea secundaria suplementaria está en su estado alto, siendo acoplada la primera línea a la salida cuando la línea secundaria suplementaria no está en su estado alto,
- -
- al menos cuatro líneas conductoras primarias conectadas cada una a un número elegido de contactos primarios de conexión y a un borne de conexión destinado a ser acoplado al microprocesador, y al menos cinco líneas conductoras secundarias en el segundo conjunto conectadas cada una a un número elegido de contactos secundarios de conexión y a un borne de conexión destinado a ser acoplado al microprocesador. En este caso, cada línea primaria está por ejemplo conectada al menos a seis contactos primarios asociados a seis teclas de entrada, y cada una de las líneas secundarias puede estar conectada al menos a cuatro contactos secundarios. Por otra parte, la primera línea secundaria y dos de las líneas primarias pueden estar asociadas a dos teclas de navegación, a su vez asociadas a dos direcciones principales, y la segunda línea secundaria y otras dos líneas primarias pueden estar asociadas a otras dos teclas de navegación, a su vez asociadas a otras dos direcciones principales. La línea secundaria suplementaria y cuatro de las líneas primarias pueden además estar asociadas a otras cuatro teclas de navegación, a su vez asociadas a cuatro direcciones intermedias, respectivamente construidas a partir de pares de direcciones principales diferentes,
- -
- una al menos de las líneas primarias puede estar conectada al menos a un contacto primario adicional asociado a una tecla de entrada adicional. En este caso, el teclado comprende:
- -
- al menos una segunda línea secundaria suplementaria conectada al menos a un contacto secundario adicional, asociado a la tecla adicional y a un borne de conexión, y
- -
- terceros y cuartos medios de tratamiento que comprenden cada uno i) al menos una primera entrada conectada al borne de conexión de la tercera o cuarta línea secundaria, ii) una segunda entrada conectada al borne de conexión de la segunda línea secundaria suplementaria, y iii) una salida apropiada para ser situada bien en el estado de la tercera o cuarta línea secundaria a la que está conectada cuando la segunda línea secundaria suplementaria no está en su estado alto, o bien en el estado alto cuando la segunda línea secundaria suplementaria está en su estado alto, y destinada a ser acoplada al microprocesador de manera que pueda determinar cada tecla accionada, asociada a la segunda línea secundaria suplementaria en función de los estados respectivos en los que están situadas las líneas primarias y las salidas de los terceros y cuartos medios de tratamiento. Estos terceros y cuartos medios de tratamiento pueden estar cada uno dispuestos en forma de un multiplexor, cuya segunda entrada es una entrada de órdenes o comandos y que comprende una tercera entrada situada permanentemente en un estado alto y que puede ser acoplada a la salida cuando la segunda línea secundaria suplementaria está en su estado alto, siendo entonces la primera entrada acoplada a la salida cuando la segunda línea secundaria suplementaria no está en su estado alto,
- -
- al menos una primera línea adicional conectada al menos a tres contactos primarios asociados a otras tres teclas de entrada y a tres contactos secundarios conectados a las tercera, cuarta y a una sexta líneas conductoras secundarias de dicho segundo conjunto.
El invento propone igualmente un equipo
electrónico que comprende al menos un microprocesador acoplado a un
teclado de entrada del tipo del presentado anteriormente.
Tal equipo comprende preferentemente medios de
análisis encargados de analizar los estados de las líneas primarias
y de las salidas de los primeros y segundos medios de tratamiento
del teclado, y de deducir que una tecla accionada está asociada
bien a la primera, respectivamente a la segunda, línea secundaria
cuando una línea primaria está situada en su estado alto y la
salida de los primeros, respectivamente segundos, medios de
tratamiento están situados en su estado alto, o bien a dicha línea
secundaria suplementaria cuando una línea primaria está situada en
su estado alto y las salidas de los primeros y segundos medios de
tratamiento están situados en su estado alto.
El equipo puede igualmente comprender medios de
memorización que almacenan una tabla que establece una
correspondencia entre identificadores de tecla, identificadores de
líneas primarias e identificadores de líneas secundarias. En este
caso, sus medios de análisis están dispuestos para acceder a los
medios de memorización a fin de determinar en la tabla el
identificador de tecla que corresponde a estados de línea
analizados.
Tal equipo puede ser, por ejemplo, un ordenador
fijo o portátil (eventualmente del tipo integrado en un vehículo)
un teléfono fijo o móvil, una PDA, un dispositivo de guiado o de
navegación, o una consola de videojuegos. De una manera general, el
invento se refiere a cualquier equipo que comprenda un teclado de
entrada.
Otras características y ventajas del invento
aparecerán con el examen de la descripción detallada a continuación,
y de los dibujos adjuntos, en los que:
La fig. 1 ilustra de manera esquemática un
primer ejemplo de realización de un teclado de entrada según el
invento, acoplado a un microprocesador de equipo electrónico, y
La fig. 2 ilustra de manera esquemática un
segundo ejemplo de realización de un teclado de entrada según el
invento, acoplado a un microprocesador de equipo electrónico.
Los dibujos adjuntos podrán no solamente servir
para completar el invento, sino también para contribuir a su
definición, si fuera necesario.
El invento tiene por objeto permitir la adición
de una o varias teclas de entrada a un teclado acoplado a un
microprocesador, de equipo electrónico, cuyo número de patillas de
conexión no puede ser aumentado.
Se hace referencia en primer lugar a la fig. 1
para describir un primer ejemplo de realización, no limitativo, de
un teclado de entrada CS según el invento.
Se considera en lo que sigue que el teclado de
entrada CS está acoplado a un microprocesador \muP de un teléfono
móvil UE. Pero, el invento se aplica a cualquier tipo de equipo
electrónico provisto de una interfaz hombre/maquina que permita la
entrada de informaciones o de órdenes, como por ejemplo un ordenador
fijo o portátil (eventualmente del tipo integrado en un vehículo),
un teléfono fijo, una PDA, un dispositivo de guiado o de
navegación, o una consola de videojuegos.
El teclado CS ilustrado en la fig. 1 comprende
en primer lugar cinco líneas conductoras primarias
L1-i (i = 0 a 4), seis líneas conductoras
secundarias L2-j (j = 0 a 5). Se entiende aquí por
"línea conductora de conexión", tanto un circuito impreso
(flexible o rígido) como un hilo conductor.
Cada línea primaria L1-i está
conectada a un borne de conexión BC y al menos a tres contactos
primarios de conexión PL1, asociados cada uno a una tecla de
entrada T. Más precisamente, en el ejemplo ilustrado, las cuatro
primeras líneas primarias L1-0 a
L1-3 están cada una conectada a seis contactos
primarios de conexión PL1 (y por tanto asociadas a seis teclas T),
mientras que la quinta línea primaria L1-4 no está
conectada más que a tres contactos primarios de conexión PL1 (y por
tanto asociada a tres teclas T).
El borne de conexión BC de cada línea primaria
está acoplado a una de las patillas (o "pines") de conexión
del microprocesador \muP. En el ejemplo ilustrado este
acoplamiento se efectúa por medio de un primer bus paralelo B1.
Pero, pueden ser considerados otros tipos de acoplamiento, por
ejemplo por medio de circuitos impresos o de hilos conductores.
Cada línea secundaria L2-j está
igualmente conectada a un borne de conexión BC y al menos a cuatro
contactos secundarios de conexión PL2, asociados cada uno a una de
las teclas de entrada T. Más precisamente, en el ejemplo ilustrado,
las tres primeras líneas secundarias L2-0 a
L2-2 están cada una conectadas a cuatro contactos
secundarios de conexión PL2 (y por tanto asociadas a cuatro teclas
T), mientras que la cuarta L2-3, quinta
L2-4 y sexta L2-5 líneas secundarias
están conectadas a cinco contactos secundarios de conexión PL2 (y
por tanto asociadas a cinco
teclas T).
teclas T).
Cada tecla de entrada T es por ejemplo un
accionador encargado de establecer, cuando un usuario ejerce sobre
él una breve presión, un contacto eléctrico entre el contacto
primario PL1 y el contacto secundario PL2 a los cuales está
asociado. Este breve contacto provoca, por ejemplo, un cortocircuito
momentáneo entre la línea primaria L1-i (que sirve
por ejemplo de salida) y la línea secundaria L2-j
(que sirve por ejemplo de entrada), a las que están respectivamente
conectados el contacto primario PL1 y el contacto secundario PL2
contactados.
Cuando una línea primaria o secundaria es así
cortocircuitada, se dice que está situada en un estado lógico
llamado "alto" (por ejemplo correspondiente a un valor binario
igual a 1). Así, cuando el microprocesador \muP detecta un
cortocircuito sobre dos de sus patillas de conexión PC, asociadas
respectivamente a una línea primaria y a una línea secundaria, sabe
instantáneamente que la tecla situada en la intersección de estas
líneas primaria y secundaria ha sido accionada.
En ausencia de detección de cortocircuito sobre
patillas de conexión PC, asociadas respectivamente a una línea
primaria y a una línea secundaria, se dice que estas líneas primaria
y secundaria están cada una situada en un estado lógico llamado
"bajo" por ejemplo correspondiente a un valor binario igual a
0. En otros términos, ninguna tecla asociada a estas dos líneas ha
sido accionada.
Bien entendido, pueden ser considerados otros
tipos de detección, siempre que se basen sobre la ausencia (estado
bajo) y o la presencia (estado alto) de una señal analógica o
numérica.
Según el invento, entre las líneas secundarias
L2-j, por una parte, al menos dos de entre ellas
(aquí L2-1 y L2-2), están
conectadas por su borne de conexión BC a una primera entrada E1 de
medios de tratamiento Mj (j = 1 o 2), y por otra parte, al menos
una de entre ellas (aquí L2-0) está conectada por su
borne de conexión BC a una segunda entrada E2 de los medios de
tratamiento Mj.
Preferentemente, los medios de tratamiento Mj
son multiplexores que comprenden, por una parte, tres entradas (la
primera entrada E1 ya citada (conectada al borne de conexión BC de
una de las dos líneas secundarias L2-1 y
L2-2), sirviendo la segunda entrada E2 ya citada de
entrada de órdenes o comandos (conectada al borne de conexión BC de
la línea secundaria L2-0), y una tercera entrada E3
que define un estado alto (materializado aquí por el valor 1), y
por otra parte, una salida S.
La segunda entrada E2 sirve para mandar u
ordenar la entrada (entre E1 y E3) que debe ser conectada a la
salida S, en función del estado de la línea secundaria
L2-0 a la que está conectada.
Según el invento, si la línea secundaria
L2-0 está en su estado alto (aquí igual a 1),
entonces la salida S de cada multiplexor M1, M2 es conectada a la
tercera entrada E3 correspondiente, mientras que si la línea
secundaria L2-0 está en su estado bajo (aquí igual a
0), entonces la salida S de cada multiplexor M1, M2 está conectada
a la primera entrada correspondiente.
En otros términos, si no es activada ninguna
tecla T asociada a la línea secundaria L2-0, esta
última está en su estado bajo aunque la segunda entrada E2 imponga
a cada multiplexor M1, M2 a conectar su primera entrada E1 a la
salida S. Por consiguiente si una tecla T asociada a la línea
secundaria L2-1 o L2-2 es activada,
ésta está situada en su estado alto y la salida S de su multiplexor
"entrega", por ejemplo en un segundo bus B2 (conectado a
patillas de conexión PC del microprocesador \muP), una señal
representativa del estado alto que, cuando llega al nivel de la
patilla de conexión PC del microprocesador \muP, advierte a éste
último del accionamiento de una tecla T de la línea secundaria
L2-1 o L2-2. Al mismo tiempo, el
accionamiento de la tecla T provoca la colocación en el estado alto
de la línea primaria L1-i, a la que está igualmente
asociada (a través del contacto primario PL1 contactado). Una señal
representativa del estado alto de la línea primaria en cuestión
"penetra" entonces en el primer bus B1, y cuando esta señal
llega al nivel de la patilla de conexión PC del microprocesador
\muP, éste último es advertido del accionamiento de una de las
teclas T de la línea primaria L1-i.
En el caso de una detección de cortocircuito,
las señales representativas de un estado alto son potenciales
eléctricos idénticos. En otros términos, el cortocircuito sitúa las
dos patillas de conexión en cuestión a un mismo potencial
eléctrico.
Para identificar precisamente qué tecla T ha
sido accionada, el microprocesador \muP dispone preferentemente
de un módulo de análisis MA y de una tabla que establece una
correspondencia entre identificadores de tecla T, identificadores
de líneas primarias L1-i e identificadores de líneas
secundarias L2-j. Cuando el microprocesador \muP
recibe sobre dos de sus patillas de conexión PC una señal alta (por
ejemplo potenciales eléctricos idénticos), informa de ello a su
módulo de análisis MA, que deduce de ello los identificadores de las
líneas primaria y secundaria que han generado estas señales altas,
luego accede a la memoria MM para determinar en la tabla el
identificador de tecla que está almacenado en correspondencia con
los identificadores de las líneas primaria y secundaria. La tecla
accionada es entonces identificada y la orden o función asociada
puede ser efectuada.
Ahora, si una de las teclas T asociadas a la
línea secundaria L2-0 es activada, esta última está
en su estado alto aunque la segunda entrada E2 imponga a cada
multiplexor M1, M2 a conectar su tercera entrada E3 a la salida S.
La salida S de cada multiplexor M1, M2 "entrega" entonces en el
segundo bus B2 una señal representativa de un estado alto. Las dos
señales altas llegan entonces sensiblemente al mismo tiempo al nivel
de las dos patillas de conexión PC (correspondientes a las líneas
secundarias L1-1 y L1-2) del
microprocesador \muP. Al mismo tiempo, el accionamiento de la
tecla T provoca la colocación en el estado alto de la línea
primaria L1-i, a la que está igualmente asociada (a
través del contacto primario PL1 contactado). Una señal
representativa del estado alto de la línea primaria en cuestión
"penetra" entonces en el primer bus B1, y llega al nivel de la
patilla de conexión PC del microprocesador \muP que corresponde a
esta línea primaria.
En este caso, el microprocesador \muP recibe
sobre tres de sus patillas de conexión PC tres señales altas.
Informa de ello a su módulo de análisis MA, que está configurado en
primer lugar para deducir de las dos señales altas, que provienen
de las dos líneas secundarias L2-1 y
L2-2, que una de las teclas T de la línea secundaria
L2-0 ha sido accionada, y por tanto el
identificador de esta última. Lugo, conociendo los identificadores
de la línea primaria L1-i y de la línea secundaria
L2-0, accede a la memoria MM para determinar en la
tabla el identificador de tecla que esta almacenado en
correspondencia con los identificadores de las líneas primaria
L1-i y secundaria L2-0. La tecla
accionada es entonces identificada y la orden o función asociada
puede ser efectuada.
El módulo de análisis MA del teclado de entrada
CS según el invento puede estar realizado en forma de circuitos
electrónicos, de módulos de programas (o informáticos) o de una
combinación de circuitos y de programas.
En el ejemplo de teclado ilustrado en la fig. 1,
las teclas de entrada referenciadas TE (asociada a la línea
primaria L1-3 y a la línea secundaria
L2-2), TO (asociada a la línea primaria
L1-1 y a la línea secundaria L2-2),
TN (asociada a la línea primaria L1-2 y a la línea
secundaria L2-1), y TS (asociada a la línea primaria
L1-0 y a la línea secundaria L2-1),
son teclas llamadas "de navegación" dedicadas a órdenes de
desplazamiento en las direcciones, llamadas "principales",
este, oeste, norte y sur respectivamente. Por otra parte las teclas
de entrada referenciadas TNE (asociada a la línea primaria
L1-3 y a la línea secundaria L2-0),
TSE (asociada a la línea primaria L1-1 y a la línea
secundaria L2-0),TNO (asociada a la línea primaria
L1-2 y a la línea secundaria L2-0),
y TSO (asociada a la línea primaria L1-0 y a la
línea secundaria L2-0) son teclas de navegación
dedicadas a órdenes de desplazamiento en las direcciones, llamadas
"intermedias", norte/este, sur/este, norte/oeste y sur/oeste,
respectivamente.
Estas teclas están por ejemplo acopladas a un
órgano de navegación, tal como una palanca de mando o
"joystick".
Por ejemplo si se acciona la tecla TE
correspondiente a la dirección principal este:
- -
- la línea primaria L1-3 está situada en su estado alto aunque una señal alta "penetra" en el primer bus B1 y llega sobre la patilla de conexión correspondiente PC del microprocesador \muP, permitiendo así identificarla,
- -
- la línea secundaria L2-2 está situada en su estado alto mientras que la línea secundaria L2-0 está situada en su estado bajo. Las salidas S de los multiplexores M1 y M2 están por tanto conectadas a sus primeras entradas E1. Al estar sólo la línea secundaria L2-2 situada en su estado alto, no hay por tanto más que la salida S del multiplexor M2 que "entregue" en el segundo bus B2 una señal alta que llega sobre la patilla de conexión correspondiente PC del microprocesador \muP permitiendo así identificarla.
Conociendo los identificadores de
L1-3 y de L2-2, el módulo de
análisis MA deduce de ello que es la tecla TE la que ha sido
accionada.
Ahora, si se acciona la tecla TSE
correspondiente a la dirección intermedia sur/este:
- -
- la línea primaria L1-1 está situada en su estado alto aunque una señal alta "penetra" en el primer bus B1 y llega sobre la patilla de conexión correspondiente PC del microprocesador \muP permitiendo así identificarla,
- -
- la línea secundaria L2-0 está situada en su estado alto, aunque las salidas S de los multiplexores M1 y M2 están conectadas a sus terceras entradas E3. Las salidas S de los multiplexores M1 y M2 "entregan" entonces cada una en el segundo bus B2 una señal alta que llega sobre la patilla de conexión correspondiente PC del microprocesador \muP permitiendo así identificar las líneas secundarias L2-1 y L2-2.
En presencia de los identificadores de los dos
líneas secundarias L2-1 y L2-2, el
módulo de análisis MA deduce de ello que una tecla de la línea
secundaria L2-0 ha sido accionada, y por tanto el
identificador de L2-0. Luego, conociendo los
identificadores de L1-3 y de L2-0,
el módulo de análisis MA deduce de ello que es la tecla TSE la que
ha sido accionada.
Cuando una de las teclas T asociadas a una de
las líneas secundarias L2-3 a L2-5,
cuyos bornes de conexión BC están "directamente" conectados al
segundo bus B2, es accionada, el procedimiento de determinación de
esta tecla es clásico. Más precisamente, el accionamiento de una
tecla T entraña la colocación en el estado alto de la línea
primaria y de la línea secundaria asociadas. Sus bornes de conexión
BC "entregan" entonces en el primer bus B1 y en el segundo bus
B2 señales altas que llegan sobre las patillas de conexión
correspondientes PC del microprocesador \muP permitiendo así
identificar las líneas primaria y secundaria. Conociendo los
identificadores de las dos líneas primaria y secundaria, el módulo
de análisis MA puede entonces deducir de ello el identificador de
la tecla TE accionada.
Es importante observar que los bornes de
conexión BC de las líneas secundarias L2-j que están
acopladas al bus B2 por medio de un multiplexor Mj no son
forzosamente idénticos a los bornes de conexión de las líneas
secundarias L2-j que están "directamente"
acopladas al bus B2.
Es igualmente importante observar que el primer
B1 y el segundo bus B2 pueden no constituir más que un solo y mismo
bus.
\newpage
Gracias al invento, es por tanto posible añadir
una o varias teclas de entrada en un teclado, sin que ello necesite
la adición de patillas de conexión al nivel del microprocesador.
Así, en el ejemplo ilustrado cuatro teclas de navegación intermedia
TNE, TNO, TSE y TSO han sido añadidas a las cuatro teclas de
navegación principales TE, TO, TN y TS del teclado CS a fin de
ofrecer cuatro órdenes de desplazamiento suplementarias, para un
mismo número de patillas de conexión (aquí 10) que en un teclado
tradicional.
Se hace referencia ahora a la fig. 2 para
describir un segundo ejemplo realización de un teclado de entrada
CS según el invento. Se trata más precisamente de una variante del
primer ejemplo, descrito precedentemente en referencia a la fig.
1.
Este segundo ejemplo retoma a la integridad el
primer ejemplo y comprende como complemento otra línea de conexión
secundaria adicional L2-6 acoplada a dos
multiplexores adicionales M3 y M4 respectivamente conectados a los
bornes de conexión BC de la cuarta L2-3 y quinta
L2-4 líneas secundarias.
Esta línea de conexión secundaria adicional
L2-6 y los dos multiplexores adicionales M3 y M4
permiten añadir al teclado CS de la fig. 1 cuatro nuevas teclas
adicionales TA1 a TA4, sin aumento del número de patillas de
conexión PC del microprocesador \muP. La línea de conexión
secundaria adicional L2-6 y los dos multiplexores
adicionales M3 y M4 funcionan de la misma manera que la línea de
conexión secundaria L2-0 y los dos multiplexores
adicionales M1 y M2.
Por ejemplo, si se acciona la tecla T5 asociada
a la línea primaria L1-2 y a la línea secundaria
L2-4:
- -
- la línea primaria L1-2 está situada en su estado alto aunque una señal alta "penetra" en el primer bus B1 y llega sobre la patilla de conexión correspondiente PC del microprocesador \muP, permitiendo así identificarla,
- -
- la línea secundaria L2-2 está situada en su estado alto mientras que la línea secundaria L2-6 está situada en su estado bajo. Las salidas S de los multiplexores M1 y M2 están por tanto conectadas a sus primeras entradas E1. Al estar sólo la línea secundaria L2-4 situada en su estado alto, no hay por tanto más que la salida S del multiplexor M4 que "entregue" en el segundo bus B2 una señal alta que llega sobre la patilla de conexión correspondiente PC del microprocesador \muP permitiendo así identificarla.
Conociendo los identificadores de
L1-2 y de L2-4, el módulo de
análisis MA deduce de ello que es la tecla T5 la que ha sido
accionada.
Ahora, si se acciona la tecla TA1 asociada a la
línea primaria L1-3 y a la línea secundaria
L2-6:
- -
- la línea primaria L1-3 está situada en su estado alto aunque una señal alta "penetra" en el primer bus B1 y llega sobre la patilla de conexión correspondiente PC del microprocesador \muP, permitiendo así identificarla,
- -
- la línea secundaria L2-6 está situada en su estado alto, aunque las salidas S de los multiplexores M3 y M4 están conectadas a sus terceras entradas E3. Las salidas S de los multiplexores M3 y M4 "entregan" entonces cada una en el segundo bus B2 una señal alta que llega sobre la patilla de conexión correspondiente PC del microprocesador \muP permitiendo así identificar las líneas secundarias L2-3 y L2-4.
En presencia de los identificadores de los dos
líneas secundarias L2-3 y L2-4, el
módulo de análisis MA deduce de ello que una tecla de la línea
secundaria L2-6 ha sido accionada, y por tanto el
identificador de L2-6. Luego, conociendo los
identificadores de L1-3 y de L2-6,
el módulo de análisis MA deduce de ello que es la tecla TA1 la que
ha sido accionada.
El invento no se limita a los modos de
realización de teclado de entrada y de equipo electrónico descritos
antes, solamente a título de ejemplo, sino que engloba todas las
variantes que podrá considerar el experto en la técnica en el marco
de las reivindicaciones siguientes.
Pueden en efecto ser consideradas
configuraciones muy numerosas, diferentes de las descritas
anteriormente, que comprenden más o menos líneas primarias y/o
líneas secundarias y un número más importante de medios de
tratamiento acoplados a las líneas secundarias que no están
"directamente" unidas al bus (o a cualquier otro medio de
conexión a las patillas de conexión del microprocesador).
De una manera general, el invento se aplica a
cualquier teclado de entrada que comprende:
- -
- al menos dos líneas conductoras primarias conectadas cada una al menos a un contacto primario de conexión y a un borne de conexión,
- -
- al menos primera, segunda y terceras líneas conductoras secundarias conectadas cada una al menos a un contacto secundario de conexión y a un borne de conexión,
- -
- al menos tres teclas de entrada que pueden cada una establecer, en caso de funcionamiento, un contacto entre un contacto primario de una de las líneas primarias y un contacto secundario de una de las líneas secundarias, a fin de situar a cada una de estas dos líneas primaria y secundaria en un estado alto al nivel de su borne de conexión, y
- -
- primeros y segundos medios de tratamiento que comprenden cada uno:
- -
- al menos una primera entrada conectada al borne de conexión de la primera o segunda línea secundaria,
- -
- una segunda entrada conectada al borne de conexión de la tercera línea secundaria, y
- -
- una salida que puede estar situada bien en el estado de la primera o segunda línea secundaria a la que está conectada cuando la tercera línea secundaria no está en su estado alto, o bien en el estado alto cuando la tercera línea secundaria está en su estado alto, y destinada a ser acoplada, como cada borne de conexión de las líneas primarias a un microprocesador del equipo de manera que pueda determinar cada tecla accionada en función de los estados respectivos en los que están situadas las líneas primarias y las salidas de las primeros y segundos medios de tratamiento.
Por otra parte, el invento no está limitado a
los medios de tratamiento presentados anteriormente.
Claims (13)
1. Un teclado de entrada (CS) para un equipo
electrónico (UE) que dispone de un microprocesador (\muP) que
comprende un número limitado P de patillas de conexión (PC)
destinadas a ser acopladas con el teclado, siendo el teclado del
tipo que comprende: un primer conjunto de N líneas conductoras
primarias (L1-i) y un segundo conjunto de M líneas
conductoras secundarias (L2-1 a
L2-5), siendo los números enteros N y M elegidos de
manera que su suma sea igual al número limitado P de patillas de
conexión (PC), estando conectada cada línea conductora primaria y
cada línea conductora secundaria a contactos de conexión
respectivamente primarios (PL1) y secundarios (PL2) y a un borne de
conexión (BC) destinado ser acoplado a una patilla de conexión (PC)
del microprocesador (\muP); un número máximo K de teclas de
entrada correspondientes al producto de los números enteros N y M,
pudiendo cada una de dichas teclas de entrada establecer, en caso de
accionamiento, un contacto con los contactos primarios de una línea
conductora primaria de dicho primer conjunto y uno de los contactos
secundarios de una de las líneas conductoras secundarias de dicho
segundo conjunto, de manera que sitúe las dos líneas conductoras
correspondientes en un estado lógico llamado "alto" que permite
al microprocesador identificar la tecla de entrada efectivamente
accionada; caracterizado porque comprende además al menos:
una línea conductora secundaria (L2-0) suplementaria
conectada a contactos de conexión secundarios asociados a teclas de
entrada suplementarias cuyo accionamiento sitúa dicha línea
conductora suplementaria en un estado lógico llamado "alto";
primeros (M1) y segundos (M2) medios de tratamiento que comprenden
cada uno al menos: una primera entrada (E1) conectada al borne de
conexión (BC) de una primera (L2-1), respectivamente
de una segunda (L2-2), línea conductora secundaria
de dicho segundo conjunto, una segunda entrada (E2) conectada a un
borne de conexión de la línea conductora secundaria suplementaria
(L2-0), y una salida (S) apropiada para ser
colocada bien en el estado de la primera entrada (E1) cuando la
línea secundaria suplementaria (L2-0) no está en su
estado alto, o bien en un estado lógico "alto" cuando la línea
secundaria suplementaria (L2-0) está en su estado
alto, estando destinada cada salida (S) a ser acoplada a una de las
patillas de conexión del microprocesador (\muP) de manera que
pueda determinar cada tecla accionada de entre el número máximo K
de teclas de entrada, y las teclas de entrada suplementarias (T), en
función de los estados respectivos en los que están situadas por
una parte las líneas primarias (L1-i) y por otra
parte, las salidas (S) de los primeros (M1) y segundos (M2) medios
de tratamiento.
2. Un teclado según la reivindicación 1ª,
caracterizado porque dichos primeros (M1) y segundos (M2)
medios de tratamiento están cada uno dispuestos en forma de un
multiplexor cuya segunda entrada (E2) es una entrada de órdenes y
que comprende una tercera entrada (E3) situada permanentemente en un
estado alto y apropiada para ser acoplada a la salida (S) cuando
dicha línea secundaria suplementaria (L2-0) ésta en
su estado alto, estando acoplada dicha primera entrada (E1) a dicha
salida (S) cuando dicha línea secundaria suplementaria
(L2-0) no está en su estado alto.
3. Un teclado según una de las reivindicaciones
1ª y 2ª, caracterizado porque el primer conjunto comprende
al menos cuatro líneas conductoras primarias (L2-i)
conectadas cada una a un número elegido de contactos primarios de
conexión (PL1) y a un borne de conexión (BC) destinado a ser
acoplado a dicho microprocesador (\muP), y porque el segundo
conjunto comprende al menos cinco líneas conductoras secundarias
conectadas cada una a un número elegido de contactos secundarios de
conexión (PL2) y a un borne de conexión (BC) destinado a ser
acoplado a dicho microprocesador (\muP).
4. Un teclado según la reivindicación 3ª,
caracterizado porque cada línea primaria
(L1-i) está conectada al menos a seis contactos
primarios (PL1) asociados a seis teclas de entrada (T), y cada una
de dichas líneas secundarias (L2-1 a
L2-5) y de la línea secundaria suplementaria
(L2-0) está conectada al menos a cuatro contactos
secundarios (PL2).
5. Un teclado según una de las reivindicaciones
3ª y 4ª, caracterizado porque dicha primera línea secundaria
(L2-1) y dichas dos líneas primarias
(L1-3, L1-1) están asociadas a dos
teclas llamadas "de navegación" (TE, TO), asociadas a su vez a
dos direcciones llamadas "principales", y dicha segunda línea
secundaria (L2-2) y otras dos de dichas líneas
primarias (L1-2, L2-0) están
asociadas a otras dos teclas de navegación (TN, TS), asociadas a su
vez a otras dos direcciones principales.
6. Un teclado según la reivindicación 5ª,
caracterizado porque dicha línea secundaria suplementaria
(L2-0) y cuatro de dichas líneas primarias
(L1-0 a L1-3) están asociadas a
otras cuatro teclas de navegación, (TNE, TNO, TSE, TSO) asociadas a
su vez a cuatro direcciones llamadas "intermedias",
respectivamente construidas a partir de pares direcciones
principales diferentes.
7. Un teclado según una de las reivindicaciones
3ª a 6ª, caracterizado porque una al menos de dichas líneas
primarias (L1-i) está conectada al menos a un
contacto primario (PL1) adicional asociado a una tecla de entrada
adicional (TA1 - TA4), y porque comprende i) al menos una segunda
línea secundaria suplementaria (L2-6) conectada al
menos a un contacto secundario (PL2) adicional, asociado a dicha
tecla adicional y a un borne de conexión (BC), y ii) terceros (M3)
y cuartos (M4) medios de tratamiento de comprenden cada uno al menos
una primera entrada (E1) conectada al borne de conexión (BC) de la
tercera (L2-3) o cuarta (L2-4) línea
secundaria del segundo conjunto, una segunda entrada (E2) conectada
al borne de conexión (BC) de la segunda línea secundaria
suplementaria (L2-6), y una salida (S) apropiada
para ser situada bien en el estado de la tercera
(L2-3) o cuarta (L2-4) línea
secundaria a la que está conectada cuando la segunda línea
secundaria suplementaria (L2-6) no está en su
estado alto, o bien en el estado alto cuando la segunda línea
secundaria suplementaria (L2-6) está en su estado
alto, y destinada a ser acoplada, a dicho microprocesador (\muP)
de manera que pueda determinar cada tecla (TA1 - TA4) accionada,
asociada a dicha segunda línea secundaria suplementaria
(L2-6) en función de los estados respectivos en los
que están situadas las líneas primarias (l1-i) y las
salidas (S) del tercer (M3) y cuarto (M4) medios de
tratamiento.
8. Un teclado según la reivindicación 7ª,
caracterizado porque dichos tercer (M3) y cuarto (M4) medios
de tratamiento están cada uno dispuestos en forma de un multiplexor
cuya segunda entrada (E2) es una entrada de órdenes y que comprende
una tercera entrada (E3) situada de modo permanente en un estado
alto y apropiada para ser acoplada a la salida (S) cuando dicha
segunda línea secundaria suplementaria (L2-6) está
en su estado alto, estando acoplada dicha primera entrada (E1) a
dicha salida (S) cuando dicha segunda línea secundaria
suplementaria (L2-6) no está en su estado alto.
9. Un teclado según una de las reivindicaciones
3ª a 8ª, caracterizado porque comprende al menos una línea
primaria adicional (L2-4) conectada al menos a tres
contactos primarios (PL1) asociados a otras tres teclas de entrada
(T) y a tres contactos secundarios (PL2) conectados a dichas tercera
(L2-3), cuarta (L2-4) y a una
quinta (L2-5) líneas conductoras secundarias de
dicho segundo conjunto.
10. Un equipo electrónico (UE) que comprende al
menos un microprocesador (\muP), caracterizado porque
comprende un teclado de entrada (CS) según una de las
reivindicaciones 1ª a 9ª, acoplado a dicho microprocesador
(\muP).
11. Un equipo según la reivindicación 10ª,
caracterizado porque comprende medios de análisis (MA)
previstos para analizar los estados de las líneas primarias
(L1-i) y de las salidas (S) de al menos dichos
primeros (M1) y segundos (M2) medios de tratamiento de dicho
teclado (CS), y para deducir que una tecla (T) accionada está
asociada bien a la primera (L2-1), respectivamente
segunda (L2-2), línea secundaria cuando una línea
primaria (L1-i) está situada en su estado alto y la
salida de dichos primeros (M1), respectivamente segundos (M2),
medios de tratamiento está situada en su estado alto, o bien a la
primera línea secundaria suplementaria (L2-0)
cuando una línea primaria (L1-i) está situada en su
estado alto y las salidas (S) de dichos primeros (M1) y segundos
(M2) medios de tratamiento están situadas en su estado alto.
12. Un equipo según la reivindicación 11ª,
caracterizado porque comprende medios de memorización (MM)
apropiados para almacenar una tabla que establece una
correspondencia entre identificadores de tecla (T), identificadores
de líneas primarias (L1-i) e identificadores de
líneas secundarias (L2-j), y porque dichos medios de
análisis (MA) están previstos para acceder a dichos medios de
memorización (MM) para determinar en dicha tabla un identificador
de tecla (T) correspondiente a estados de línea analizados.
13. Un equipo según una de las reivindicaciones
11ª y 12ª caracterizado porque es elegido en un grupo que
comprende al menos los teléfonos fijos o móviles, los asistentes
personales numéricos, los ordenadores fijos o portátiles y las
consolas de videojuegos.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0451483 | 2004-07-09 | ||
| FR0451483A FR2872932B1 (fr) | 2004-07-09 | 2004-07-09 | Clavier de saisie a nombre de touches accru, pour un equipement electronique a nombre de pattes de connexion limite |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2296112T3 true ES2296112T3 (es) | 2008-04-16 |
Family
ID=34947798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05300566T Active ES2296112T3 (es) | 2004-07-09 | 2005-07-07 | Teclado de entrada de datos con numero de teclas aumentado, para un equipo electronico con numero limitado de patillas de conexion. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7439955B2 (es) |
| EP (1) | EP1615344B1 (es) |
| CN (1) | CN1737734B (es) |
| AT (1) | ATE375629T1 (es) |
| DE (1) | DE602005002789T2 (es) |
| ES (1) | ES2296112T3 (es) |
| FR (1) | FR2872932B1 (es) |
| PT (1) | PT1615344E (es) |
| TW (1) | TWI369624B (es) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7849240B2 (en) * | 2007-09-29 | 2010-12-07 | Zoran Corporation | Methods and systems of scanning an input device having multiple key switches |
| CN102075195B (zh) * | 2009-11-19 | 2014-09-17 | 深圳富泰宏精密工业有限公司 | 按键编码电路 |
| TWI644234B (zh) * | 2017-12-26 | 2018-12-11 | 群光電子股份有限公司 | 鍵盤控制系統及其電腦輸入系統 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553762A (en) * | 1978-10-14 | 1980-04-19 | Canon Inc | Computer with function for function |
| JPS607808B2 (ja) * | 1979-08-24 | 1985-02-27 | 株式会社東芝 | キ−入力回路 |
| JPS59105131A (ja) * | 1982-12-08 | 1984-06-18 | Toshiba Corp | 入出力回路装置 |
| EP0427364A3 (en) * | 1989-11-06 | 1992-04-22 | Acer Incorporated | An encoding circuit for a keyboard |
| CN1055358C (zh) * | 1994-01-15 | 2000-08-09 | 联华电子股份有限公司 | 键盘扫描及附加输入检测的装置及方法 |
| CN1087450C (zh) * | 1997-01-23 | 2002-07-10 | 盛群半导体股份有限公司 | 键盘扫描电路及扫描方法 |
| US6630927B2 (en) * | 2001-02-15 | 2003-10-07 | Microsoft Corporation | Keyboard key discrimination employing drive line/sense line combinations and accomodating simultaneous key press conditions |
| US7123241B2 (en) * | 2003-09-16 | 2006-10-17 | Microsoft Corporation | Quantitatively force-sensing computer keyboard |
-
2004
- 2004-07-09 FR FR0451483A patent/FR2872932B1/fr active Active
-
2005
- 2005-07-05 US US11/175,011 patent/US7439955B2/en not_active Expired - Fee Related
- 2005-07-06 TW TW094122882A patent/TWI369624B/zh not_active IP Right Cessation
- 2005-07-07 EP EP05300566A patent/EP1615344B1/fr active Active
- 2005-07-07 ES ES05300566T patent/ES2296112T3/es active Active
- 2005-07-07 DE DE602005002789T patent/DE602005002789T2/de active Active
- 2005-07-07 AT AT05300566T patent/ATE375629T1/de not_active IP Right Cessation
- 2005-07-07 PT PT05300566T patent/PT1615344E/pt unknown
- 2005-07-11 CN CN2005100922823A patent/CN1737734B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE602005002789T2 (de) | 2008-08-28 |
| PT1615344E (pt) | 2008-01-15 |
| ATE375629T1 (de) | 2007-10-15 |
| CN1737734B (zh) | 2010-06-16 |
| DE602005002789D1 (de) | 2007-11-22 |
| FR2872932B1 (fr) | 2008-05-09 |
| US7439955B2 (en) | 2008-10-21 |
| EP1615344B1 (fr) | 2007-10-10 |
| CN1737734A (zh) | 2006-02-22 |
| TWI369624B (en) | 2012-08-01 |
| FR2872932A1 (fr) | 2006-01-13 |
| US20060066577A1 (en) | 2006-03-30 |
| TW200617752A (en) | 2006-06-01 |
| EP1615344A1 (fr) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650254B1 (en) | Computer input device with individually positionable and programmable switches | |
| CN102023768B (zh) | 触摸点定位方法、系统及显示终端 | |
| ES2296112T3 (es) | Teclado de entrada de datos con numero de teclas aumentado, para un equipo electronico con numero limitado de patillas de conexion. | |
| JP3885119B2 (ja) | フィールドプログラマブルプロセッサデバイス | |
| SE463348B (sv) | Anordning foer signalering av intag av medikamenttabletter | |
| US20040222963A1 (en) | Input device and method of configuring the input device | |
| JPH06318865A (ja) | プログラマブル論理機能を実行する集積回路 | |
| CN1331176C (zh) | 输入键及输入装置 | |
| US6557070B1 (en) | Scalable crossbar switch | |
| EP0086634B1 (en) | Memory circuitry for use in a digital time division switching system | |
| US6822474B2 (en) | On chip logic analyzer debug bus | |
| US20130249840A1 (en) | Input device | |
| US20130060976A1 (en) | Keyboard supporting n-key rollover | |
| US20100122897A1 (en) | Keypad, Keypad Matrix and Electronic Device | |
| US20080024328A1 (en) | Key expansion apparatus of electronic device | |
| US7145378B2 (en) | Configurable switch with selectable level shifting | |
| US6762697B2 (en) | Keyboard with function keys | |
| US20120274546A1 (en) | Data input glove with instantaneous chord detection | |
| KR20190005344A (ko) | 지문 검출을 위한 터치 스크린 | |
| Kothari et al. | The kappa network with fault-tolerant destination tag algorithm | |
| JP2004078688A (ja) | キースキャン装置及び電子機器 | |
| EP0324374A2 (en) | Transistor matrix shifter | |
| US20130234944A1 (en) | Circuit and associated method identifying keys and implementing keypad | |
| US20110102062A1 (en) | Multi-supply voltage compatible i/o ring | |
| JP2001142620A (ja) | キーボード |