ES2231541T3 - Tarjeta multipuerto. - Google Patents

Abstract

Tarjeta chip que incluye una roseta de ocho contactos de tipo ISO 7816 y que comprende una unidad central (CPU) unida a un primer bus (STB), al menos una via bidireccional estandar (A), un canal en serie de alta velocidad (DP, FF) unido a unos contactos (4, 8) no utilizados por la via bidireccional estandar, dicho canal en serie de alta velocidad estando conectado a un segundo bus (HSB), una pluralidad de módulos de encriptación/desencriptación (IDEA, FPLA) unidos por el segundo bus (HSB), dichos módulos de encriptación/desencriptación estando igualmente unidos al primer bus (STB) a la unidad central (CPU), caracterizada por el hecho de que comprende un módulo de mutiplexado (MUX) que une dichos módulos de encriptación/desencriptación al canal en serie de alta velocidad, dicho módulo de multiplexado (MUX) estando igualmente unido al primer bus (STB).

Description

Tarjeta multipuerto.

Esta invención se refiere al dominio de las tarjetas chip, en particular las tarjetas chip de tipo ISO 7816.

Estas tarjetas se presentan bajo la forma de un módulo compacto que comprende un gran número de elementos electrónicos tales como memorias, microprocesadores, módem. Con el avance rápido de la tecnología, las técnicas reservadas anteriormente a sistemas voluminosos se encuentran ahora disponibles en las tarjetas chip.

La norma ISO 7816 define la interfaz de una tarjeta de este tipo que se efectúa por medio de una roseta de 8 contactos cuyas funciones están definidas por dicha norma.

La concepción de una tarjeta de este tipo ha sido dictada por la necesidad de disponer de soportes de datos transportables y que ofrezcan una gran seguridad en cuanto a la protección de estos datos. Sin embargo debido a sus estructuras, éstos están destinados a aplicaciones de almacenamiento y de tratamiento que necesiten pocas entradas-salidas. En efecto, según la norma ISO 7816, solo se utiliza una conexión para esta función en un modo bidireccional en modo semi-duplex.

De este modo, la evolución de estas tarjetas está contenida por esta estructura reservando su empleo a aplicaciones de control mientras que el tratamiento rápido de datos es efectuado en otras unidades.

Este es el caso particular de la televisión de pago para la cual las señales son encriptadas por una clave que varía en el transcurso del tiempo. En el flujo de datos audio/vídeo que llega al descodificador se agregan mensajes de administración (EMM) que contienen las claves bajo formas encriptadas. Cuando un mensaje de este tipo es reconocido, es dirigido hacia la tarjeta chip que sirve de módulo de seguridad.

En esta aplicación, la tarjeta chip contiene las diferentes claves que permiten desencriptar estos mensajes y verificar si el abonado dispone de los derechos suficientes para la visualización de los datos. En caso afirmativo, la tarjeta reenvía las informaciones que permiten al descodificador desencriptar los datos encriptados.

Este método sufre varios inconvenientes. El primero es que tiene que proporcionar las claves descodificadas a un descodificador que no está considerado como un elemento de seguridad. Esta es además la razón por la cual las claves son cambiadas a intervalos regulares, generalmente cada segundo. Esta estructura, aunque satisfactoria tiene numerosos aspectos que plantean un problema real en otras aplicaciones, por ejemplo para el caso del almacenamiento de datos. En este tipo de aplicación, la noción de duración de validez de una clave desaparece y se asocia a los datos encriptados, una clave que sólo la tarjeta chip puede desencriptar.

Se comprende bien que el hecho de proporcionar la clave al descodificador, un ordenador en este ejemplo, constituye un riesgo de que esta última sea interceptada por un tercero y divulgada sin control.

Con el objeto de paliar este problema, una solución posible es desencriptar los datos directamente en la tarjeta chip. De este modo la clave de desencriptado no sale de la tarjeta, siendo utilizada esta clave directamente en la tarjeta para tratar los datos encriptados.

Este tipo de utilización se encuentra rápidamente con los impedimentos físicos de la tarjeta ISO 7816 cuyo puerto I/O tiene un índice de transferencia del orden de 10 a 100 Kbits/s.

Este mismo tipo de problema se plantea en la utilización de una tarjeta sin contacto de tipo ISO 14443. Los índices de transferencia son del orden de 106 a 425 kBits/s.

Toda modificación estructural de la tarjeta se ve confrontada con un problema de compatibilidad con los lectores ISO 7816 e ISO 14443 que no entenderían esta nueva especificación.

El documento US6035037 describe una tarjeta chip que incluye una roseta de ocho contactos de tipo ISO 7816 y que comprende un módulo de desencriptación, un procesador o unidad central unida a un primer bus, al menos una vía bidireccional estándar y un canal en serie de alta velocidad unido a unos contactos no utilizados por la vía bidireccional estándar. El canal en serie de alta velocidad está conectado a un segundo bus. El módulo de desencriptación incluye una pluralidad de módulos de encriptación/desencriptación unidos por el segundo bus. Estos módulos de encriptación/desencriptación se unen igualmente al procesador por el segundo bus.

El objetivo de la invención es disponer de una tarjeta chip que respete la compatibilidad con los lectores existentes y que proponga otros servicios, en particular la posibilidad de desencriptar los datos en el interior de la tarjeta, a la velocidad impuesta por el suministro de datos.

Este objetivo se consigue mediante una tarjeta chip que incluye una roseta de ocho contactos según la norma ISO 7816 y que comprende una unidad central unida a un primer bus, al menos una vía bidireccional estándar, un canal en serie de alta velocidad unido a unos contactos no utilizados por la vía bidireccional estándar, dicho canal en serie de alta velocidad está conectado a un segundo bus, dichos módulos de encriptación/desencriptación están también unidos al primer bus en la unidad central, caracterizada por el hecho de que comprende un módulo de multiplexado que une dichos módulos de encriptación/desencriptación al canal en serie de alta velocidad, dicho módulo de multiplexado estando unido al segundo bus y al primer bus.

Por contactos no utilizados se entiende aquellas conexiones que no tienen funciones particulares en la norma o conexiones que ya no se utilizan en las generaciones de tarjetas actuales.

En esta categoría encontramos por supuesto las dos conexiones RFU ("Reserved for future use") así como la conexión "Vpp" que permitía alimentar memorias no volátiles con una tensión superior a 5V (generalmente de 12V a 21V). Con la llegada de las nuevas tecnologías de memorias no volátiles tales como NVRAM, EEPROM o FLASH, esta tensión es generada por el propio chip y esta conexión ya no se utiliza actualmente.

Gracias a la utilización de estas líneas suplementarias, es posible definir un protocolo diferente a los utilizados en la norma ISO 7816 y abre de este modo el campo a otras aplicaciones.

Las tres conexiones disponibles permiten una conexión de alta velocidad gracias a una línea de reloj (CLK), una línea entrada (IN) y una línea salida (OUT). Es posible utilizar conjuntamente las diferentes vías de acceso a la tarjeta, por ejemplo por el canal estándar que funciona de forma bidireccional por una línea I/O. Este canal de alta velocidad añade funcionalidades a las ya existentes, por ejemplo un módulo de encriptación/desencriptacion de alta velocidad.

La utilización de este canal de alta velocidad tiene consecuencias sobre la arquitectura de la tarjeta. De ahora en adelante es posible proponer un módulo de desencriptación (o encriptación) que es completamente efectuado en la tarjeta. Por eso, los datos que llegan por el canal rápido son conducidos hacia un módulo especializado de desencriptación. En efecto, estos datos no tienen que transitar necesariamente por el microprocesador sino que pueden ser conducidos directamente al módulo especializado de desencriptación por un bus rápido interno.

Con este fin, la tarjeta chip según la invención comprende unos medios de multiplexado que permiten un acceso directo entre el canal rápido y uno o varios módulos especializados. Estos medios permiten igualmente dirigir el flujo del canal rápido hacia el microprocesador si fuera necesario. Si ciertos microprocesadores no pueden tratar datos con una capacidad de tráfico de varios megabits/segundos, otras versiones mas evolucionadas hacen este tratamiento posible y pueden reemplazar ciertos módulos especializados. De ahora en adelante, el microprocesador, mediante un soporte lógico informático (programable), podrá sustituir los módulos especializados efectuando operaciones matemáticas gracias a unos circuitos electrónicos (no programables).

Según la invención, los medios de multiplexado permiten poner en serie varios módulos especializados. La tarjeta según la invención puede comprender un primer módulo de compresión de datos cuya salida está dirigida hacia un módulo de encriptación.

Durante el tratamiento de datos por medio del canal rápido, los otros medios de comunicación quedan disponibles, en particular la conexión I/O descrita en la norma ISO 7816 o la conexión sin contacto del tipo ISO 14443. De este modo es posible transferir las informaciones de control por estos medios, dichas informaciones sirviendo para la transmisión de las informaciones de gestión de la tarjeta tales como por ejemplo los parámetros de los módulos de desencriptación o los derechos ligados a dichos parámetros.

Según la invención, los medios de multiplexado comprenden medios de extracción y de inyección con el objeto de separar ciertos tipos de datos del flujo de datos. Un flujo de datos numéricos destinado a la televisión de pago comprende datos útiles tales como de audio o de video y datos de control. Cuando este flujo se dirige al canal rápido, hay que extraer los datos de control que contienen las informaciones sobre las claves de desencriptación así como diversas informaciones de gestión.

Este módulo de extracción y de inyección es configurado por el microprocesador y cuando un mensaje corresponde a los criterios de reconocimiento, este mensaje es encauzado hacia el microprocesador.

Los datos tratados por una tarjeta de este tipo son generalmente organizados en bloques. Cada bloque es presentado por un identificador de bloque y describe el tipo de información contenida en dicho bloque.

En la función inversa, es decir de encriptación de datos, este módulo puede insertar datos de control en el flujo que llega del bus rápido. Estos datos de control son generados por la unidad central para, por ejemplo, calificar el flujo de datos, transmitir las palabras de control de forma encriptadas o transmitir informaciones de enrutamiento. Con este fin, este módulo comprende una memoria tampón que recibe los bloques de datos provenientes del bus rápido y los bloques de datos provenientes de la unidad central. Si la memoria tampón contiene un bloque de datos de control, este es introducido en el flujo al final de un bloque de datos proveniente del bus rápido. Este flujo es después transmitido hacia el módulo de formateado para ser encauzado hacia el puerto de salida rápida.

Gracias a esta estructura, es posible de este modo tratar todo el flujo en la tarjeta chip, aumentando con ello de forma importante la seguridad de los datos. De este modo es posible crear un flujo completo de datos encriptados o desencriptados en la tarjeta que incluye las informaciones de gestión tales como las palabras de control.

Según una forma de la invención, el canal rápido responde a las normas USB (Universal Serial Bus). La particularidad de esta interfaz es que las señales utilizan dos conexiones, una para los datos entrantes (IN) y otra para los datos salientes (OUT).

La tarjeta chip según la invención comprende un módulo de detección de protocolo que le permite adaptarse al protocolo USB y lo convierte en el protocolo interno de la tarjeta chip, por ejemplo regenerando el reloj.

La presente invención será mejor comprendida gracias al dibujo anexo, tomado a título no limitativo, cuya figura única representa la arquitectura de una tarjeta chip y su lector según la invención.

En esta figura se representa los dos tipos de conexión del estado de la técnica, es decir la conexión galvánica (A) y la conexión sin contacto (B). Aunque generalmente las tarjetas conocidas no comprenden más que una sola de estas conexiones, es posible que por razones de compatibilidad se produzca una tarjeta de este tipo.

La conexión I/O (A) está dirigida hacia un UART (Universal Asynchronous Receiver Transmitter) qué está acoplado a una memoria tampón (BUF). Las señales que llegan al UART son formateadas y filtradas con el fin de eliminar los ruidos y otras interferencias. La memoria tampón (BUF) sirve para memorizar los datos entrantes antes de que éstos sean tratados por el microprocesador.

Un tratamiento similar es efectuado por la vía sin contacto (B). Las señales emitidas por el lector sirven al mismo tiempo de alimentación para la tarjeta. Por esta razón la antena de la tarjeta (20) tiene una función cuádruple, transmitir y recibir los datos entre la tarjeta y el lector, proporcionar la señal de reloj, y alimentar la tarjeta. El módulo de alimentación (SPL) transforma la portadora de alta frecuencia en una tensión utilizable por la tarjeta. Más arriba de este módulo se halla un módulo de formateado de la señal modulada, como un módem.

La tensión obtenida de este modo es transmitida a un módulo de gestión de alimentación PWRM encargado de la selección de la fuente de alimentación, en particular cuando se encuentran disponibles varias fuentes. En la forma de realización en la que la tarjeta es alimentada galvánicamente por el lector, el módulo de gestión de alimentación (PWRM) selecciona prioritariamente la alimentación galvánica proveniente del lector. Esta alimentación regulada VP es después distribuida a los elementos de la tarjeta.

Las informaciones decodificadas por el UART se encuentran después accesibles en el bus estándar (STB) representado con un trazo más grueso en la figura. Este bus permite conectar todos los módulos entre sí, como si fuera el director de orquesta, con la unidad central (CPU). Para sus necesidades en memorias, la tarjeta dispone de un conjunto de memoria compuesto de una memoria de programa (ROM o NVRAM), de una memoria de trabajo (RAM) y de una memoria de salvaguardia (NVRAM). Estas diferentes memorias pueden ser gestionadas por un gestor de memoria (MM). Este módulo comprende igualmente la gestión de los derechos de acceso a las diferentes memorias.

La tarjeta según la invención comprende un segundo bus rápido (HSB) representado por la línea de puntos en la figura. Este bus HSB puede ser de tipo paralelo o en serie y permite una capacidad de tráfico de varios megabits/seg. Los módulos conectados a este bus lo están igualmente al bus estándar para la transmisión de las inicializaciones, claves y otros parámetros. Conectados al bus rápido HSB se hallan los módulos de encriptación/desencriptacion especializados según los diferentes protocolos soportados. De este modo están previstos unos módulos del tipo IDEA, DES, triple-DES, Hash o AES. Además, otros módulos especializados tales como los módulos de compresión o descompresión pueden ser agregados según se requiera.

Un módulo que utiliza la tecnología FPLA ("Field Programmable Logic Array") permite programar las operaciones de los futuros algoritmos de encriptación. La unidad central CPU puede configurar este módulo para que efectúe las operaciones necesarias para la desencriptación de informaciones o cualquier otra función. Lo propio de este tipo de módulo es disponer de bloques de función unitaria (registro de la desviación, XOR por ejemplo) conectados según las necesidades para realizar la función compleja de su elección.

Un aspecto importante de la invención está representado por los elementos que componen el canal rápido. Un primer módulo de detección de protocolo DP está encargado del formateado de las señales y de reconocer el protocolo utilizado. Las señales son convertidas según el protocolo interno, por ejemplo sobre un bus en serie sincrónico de tres hilos. Este módulo está encargado de la adaptación a la norma definida por la interfaz externa. La detección del protocolo se hace automáticamente, por ejemplo en función de la presencia en ausencia de una señal de reloj o la frecuencia de transmisión utilizada.

Una vez que las señales han sido formateadas según un protocolo conocido, las señales son encauzadas hacia el multiplexor MUX. Este módulo permite enviar las señales al módulo objetivo según las necesidades. La unidad central CPU puede por ejemplo, configurar el multiplexor para enviar las señales del canal rápido hacia el módulo de encriptación IDEA. Durante la transferencia, el módulo de extracción y de inyección FF escruta los datos y extrae aquellos que responden a los criterios programados. Una vez satisfechos los criterios de reconocimiento, se genera una interrupción por el módulo de extracción y de inyección FF que informa a la unidad central CPU de la disposición de estos datos.

El módulo de multiplexado MUX puede evidentemente enviar los datos hacia la unidad central CPU si las capacidades de tratamiento del flujo de datos son suficientes. Es igualmente posible integrar en el módulo MUX una memoria tampón con el objeto de almacenar temporalmente los datos antes de que el módulo objetivo pueda tratarlos.

Como se ha descrito más arriba, el módulo de extracción y de inyección FF funciona en ambas direcciones y permite introducir los bloques de control hacia el canal rápido.

Se sabe que este tipo de tarjeta no dispone de generador de reloj interno sino que depende de las señales de reloj que vienen del lector. En nuestro caso, disponemos de tres fuentes de reloj posibles, es decir la entrada clásica CLK según la norma ISO 7816, el reloj C1 extraído de la transmisión sin contactos y el reloj que acompaña al bus rápido C2. El módulo gestor de reloj CLKM gestiona estas diferentes fuentes y se asegura de que la tarjeta reciba los impulsos de reloj. Este módulo comprende igualmente unos medios para multiplicar o dividir la frecuencia según las necesidades. Este módulo puede producir varias señales de impulsos de reloj según las necesidades, por ejemplo una primera frecuencia para la unidad central CPU y una segunda frecuencia para los módulos rápidos (DVD, PKC, IDEA...).

La gestión de las diferentes fuentes de reloj responde a criterios definidos en término de jerarquía. El orden de prioridad es generalmente la fuente ISO 7816 (CLK), luego la fuente ISO 14443 sin contacto (C1) y finalmente la fuente del canal rápido (C2).

Esta invención se refiere igualmente a un lector de tarjeta que comprende unos medios para comunicarse por un canal rápido con una tarjeta chip.

Este lector debe poderse adaptar a un gran número de tipos de tarjetas, en particular de generaciones diferentes. La interfaz del lector hacia el ordenador es ventajosamente el puerto USB que permite transferencias rápidas de datos. Puede que la tarjeta chip no soporte este protocolo y exija conexiones de tres hilos (IN, OUT, CLOCK). En tal caso, el lector dispone de una interfaz que permite convertir las señales que responden a la norma USB en un protocolo aceptable por la tarjeta. Debe observarse que la identificación del tipo de tarjeta, y así mismo de sus capacidades de comunicación se hace por las vías tradicionales cuya norma está bien definida. Estas vías pueden ser tanto del tipo ISO 7816 (galvánica), como del tipo ISO 14443 (vía electromagnética).

Según una forma particular de lector, el módulo de extracción y de inyección FF está colocado en el lector. De este modo, todo el flujo puede llegar por la vía rápida por ejemplo, por la interfaz USB y es en el lector donde se hará el reconocimiento de los mensajes de administración. Estos últimos serán enviados por el canal tradicional a la tarjeta chip.

Claims (6)

1. Tarjeta chip que incluye una roseta de ocho contactos de tipo ISO 7816 y que comprende una unidad central (CPU) unida a un primer bus (STB), al menos una vía bidireccional estándar (A), un canal en serie de alta velocidad (DP, FF) unido a unos contactos (4, 8) no utilizados por la vía bidireccional estándar, dicho canal en serie de alta velocidad estando conectado a un segundo bus (HSB), una pluralidad de módulos de encriptación/desencriptación (IDEA, FPLA) unidos por el segundo bus (HSB), dichos módulos de encriptación/desencriptación estando igualmente unidos al primer bus (STB) a la unidad central (CPU), caracterizada por el hecho de que comprende un módulo de mutiplexado (MUX) que une dichos módulos de encriptación/desencriptación al canal en serie de alta velocidad, dicho módulo de multiplexado (MUX) estando igualmente unido al primer bus (STB).

2. Tarjeta chip según la reivindicación 1, caracterizada por el hecho de que estos módulos son módulos de encriptación/desencriptación tales como IDEA, AES, Hash, DES o triple DES.

3. Tarjeta chip según la reivindicación 1, caracterizada por el hecho de que el módulo de multiplexado está conectado en estrella y permite poner en serie varios módulos de encriptación/desencriptación.

4. Tarjeta chip según las reivindicaciones 1 a 3,caracterizada por el hecho de que comprende un módulo de extracción y de inyección (FF) encargado de recibir y de comparar los datos del canal de alta velocidad con valores predefinidos y transmitir los datos reconocidos a la unidad central (CPU).

5. Tarjeta chip según la reivindicación 4, caracterizada por el hecho de que el módulo de extracción y de inyección (FF) comprende una entrada de datos de control y una memoria tampón que permite introducir estos datos en el flujo de datos proveniente del bus de alta velocidad (HSB).

6. Tarjeta chip según una de las reivindicaciones precedentes, caracterizada por el hecho de que la vía bidireccional estándar es de tipo sin contacto según ISO 14443.