ES2220209B1

ES2220209B1 - METHOD FOR SWITCHING SWITCHES UNDER LOW VOLTAGE POWER SUPPLY AND SWITCH CONDITIONS FOR THE PRACTICE OF THE SAME.

Info

Publication number: ES2220209B1
Application number: ES200301030A
Authority: ES
Inventors: Fernando Muñoz Chavero; Ramon Gonzalez Carvajal; Antonio Torralba Silgado; Bernardo Palomo Vazquez
Original assignee: Universidad de Sevilla
Current assignee: Universidad de Sevilla
Priority date: 2003-04-25
Filing date: 2003-04-25
Publication date: 2006-01-16
Anticipated expiration: 2023-04-25
Also published as: ES2220209A1

Abstract

Método para conmutar interruptores bajo condiciones de baja tensión de alimentación e interruptor para la puesta en práctica del mismo. El método consiste en conectar una señal de reloj a la puerta de un transistor MOS que hace de interruptor a través de un condensador. Utilizando una resistencia grande dependiente de la señal, implementada mediante un transistor en estado de corte, se provoca el desplazamiento a nivel de tensión necesario para la correcta conmutación del interruptor. El interruptor está compuesto por un transistor de canal n [MpassN], a cuya puerta están conectados un transistor de canal p [MRlarge1] y una capacidad [C1]. Se utiliza el desplazamiento de nivel de tensión existente entre la entrada de reloj [Vclk] y la puerta del transistor [Vclksh] para permitir una correcta conmutación del interruptor, pudiendo ser la tensión de alimentación ligeramente superior a la tensión umbral de un transistor, o incluso menor que ésta. Para conseguir un interruptor de rango completoes posible conectar en serie un transistor de puerta casi-flotante de canal p [MpassP] en una arquitectura similar.Method to switch switches under conditions of low supply voltage and switch to implement it. The method is to connect a clock signal to the door of a MOS transistor that acts as a switch through a capacitor. Using a large signal-dependent resistor, implemented by a transistor in the cut-off state, the voltage level displacement required for the correct switch switching is caused. The switch is composed of a channel transistor n [MpassN], to whose door a channel transistor p [MRlarge1] and a capacity [C1] are connected. The voltage level offset between the clock input [Vclk] and the transistor door [Vclksh] is used to allow a correct switch switching, the supply voltage may be slightly higher than the threshold voltage of a transistor, or Even smaller than this. To achieve a full range switch, it is possible to connect a p-channel almost-floating gate transistor in series [MpassP] in a similar architecture.

Description

Método para conmutar interruptores bajos condiciones de baja tensión de alimentación e interruptor para la puesta en práctica del mismo.Method for switching low switches Low voltage supply conditions and switch for the implementation of it.

Object of the invention

La presente invención se refiere a un método para poder conmutar interruptores bajo condiciones de baja tensión de alimentación, así como también al interruptor analógico para muy baja tensión de alimentación que permite la aplicación práctica de dicho método.The present invention relates to a method for be able to switch switches under low voltage conditions of power, as well as the analog switch for very low supply voltage that allows the practical application of Said method

La invención está relacionada con los interruptores analógicos en tecnología CMOS, y más particularmente con los interruptores analógicos empleados en circuitos de baja y muy baja tensión de alimentación. Estos interruptores encuentran aplicación en circuitos de capacidades conmutadas que implementan filtros de tiempo discreto y convertidores analógico digitales, entre otras aplicaciones.The invention is related to analog switches in CMOS technology, and more particularly with the analog switches used in low circuits and Very low supply voltage. These switches find application in circuits of switched capacities that implement discrete time filters and digital analog converters, Among other applications.

Background of the invention

Son varias las razones que ha llevado a la reducción progresiva de la tensión de alimentación en los sistemas mixtos en tecnología CMOS, entre ellas el espectacular crecimiento de las comunicaciones inalámbricas y los avances experimentados por la propia tecnología. Generalmente, la parte analógica de estos sistemas mixtos se diseña utilizando técnicas de capacidades conmutadas. En este tipo de circuitos existen interruptores críticos que deben funcionar con un rango de señal elevado (por ejemplo los interruptores de entrada del circuito y los localizados a la salida de los amplificadores operacionales). Cuando la tensión de alimentación baja, no es posible conseguir tensiones de puerta suficientemente altas como para permitir una conducción correcta de los transistores MOS utilizados como interruptores. Por tanto, existe la necesidad de interruptores para muy baja tensión de alimentación con un rango de señal elevado. En este sentido cabe citar las patentes estadounidenses US 6492860 y US 2002145462.There are several reasons that led to the progressive reduction of the supply voltage in the systems mixed in CMOS technology, including spectacular growth of wireless communications and the advances experienced by The technology itself. Generally, the analog part of these mixed systems is designed using skills techniques commutated In this type of circuit there are critical switches which must work with a high signal range (for example circuit input switches and those located at the exit of operational amplifiers). When the tension of Low power, it is not possible to get door voltages high enough to allow proper driving of the MOS transistors used as switches. So, there is a need for switches for very low voltage of Power with a high signal range. In this sense it fits cite US patents US 6492860 and US 2002145462.

En los últimos años han aparecido numerosas técnicas para solucionar este problema. en tecnologías CMOS convencionales. En primer lugar cabe citar la técnica de amplificadores conmutados, en la cual se eliminan los interruptores críticos apagando los amplificadores en la fase de reloj correspondiente (CROLS, J., STEYAERT, M.: "Switch-Opamp: An. approach to realize full CMOS switched-capacitor circuits at very low voltage supply voltages," IEEE J. Solid-State Circuits, vol. 29, no. 8, August 1994, pp. 936-942.). Esta técnica tiene varios inconvenientes: no se resuelve problema en los interruptores colocados a la entrada del circuito (que deben funcionar con rangos completos de señal) y el comportamiento alta frecuencia se ve degradado. Por otro lado, una técnica muy común para realizar interruptores de baja tensión es la utilización de dobladores de tensión para generar la señal de reloj (ABO, M. A., GRAY, P. R.: "A 1.5 V, 10-bit, 14.3 MS/s CMOS pipeline analog-to-digital converter," IEEE J. Solid-State Circuits, vol. 34, no. 5, May 1999, pp. 599-606).In recent years numerous have appeared techniques to solve this problem. in CMOS technologies conventional. First of all, the technique of switched amplifiers, in which the switches are removed critics turning off the amplifiers in the clock phase corresponding (CROLS, J., STEYAERT, M .: "Switch-Opamp: An. Approach to realize full CMOS switched-capacitor circuits at very low voltage supply voltages, "IEEE J. Solid-State Circuits, vol. 29, no. 8, August 1994, pp. 936-942.). This Technique has several drawbacks: no problem is solved in the switches placed at the circuit input (which must work with full signal ranges) and high behavior Frequency looks degraded. On the other hand, a very common technique to perform low voltage switches is the use of voltage benders to generate the clock signal (ABO, M. A., GRAY, P. R .: "A 1.5 V, 10-bit, 14.3 MS / s CMOS analog-to-digital pipeline converter, "IEEE J. Solid-State Circuits, vol. 34, no. 5, May 1999, pp. 599-606).

Description of the invention

El método que la invención propone consiste en conectar la señal de reloj a la puerta de un transistor MOS que hace de interruptor a través de un condensador, de manera que utilizando una resistencia grande dependiente de la señal, implementada mediante un transistor en estado de corte, se provoca el desplazamiento de nivel de tensión necesario para la correcta conmutación del interruptor.The method proposed by the invention consists in connect the clock signal to the door of a MOS transistor that acts as a switch through a capacitor, so that using a large signal dependent resistor, implemented by a transistor in a cut state, it is caused the voltage level shift necessary for the correct switch switching.

En cuanto al interruptor para la puesta en práctica de dicho método, consiste en un transistor de canal n, cuya puerta está conectada a la señal de reloj mediante un acoplamiento capacitivo, a la vez que dicha puerta está conectada a la alimentación positiva a través de un transistor en configuración diodo y región de corte, de forma que funcione como una resistencia grande dependiendo de la señal, de manera que el desplazamiento de tensión producido en el condensador permite el correcto funcionamiento a baja tensión.As for the switch for setting in practice of said method, consists of a n-channel transistor, whose door is connected to the clock signal by means of a capacitive coupling, while said door is connected to positive feeding through a transistor in configuration diode and region of cut, so that it works like a resistance large depending on the signal, so that the displacement of voltage produced in the capacitor allows the correct low voltage operation.

Opcionalmente en lugar de un transistor de canal n se puede utilizar un transistor de canal p, cuya puerta está conectada al reloj mediante un acoplamiento capacitivo y conectada a la alimentación negativa a través de un transistor en configuración diodo y región de corte, de forma que funcione como una resistencia grande dependiente de la señal, consiguiéndose los mismos efectos que en el caso anterior.Optionally instead of a channel transistor n a p-channel transistor can be used, whose door is connected to the clock through a capacitive coupling and connected to the negative power through a transistor in diode configuration and cutting region, so that it works as a large resistance dependent on the signal, achieving the same effects as in the previous case.

De acuerdo con otra de las características de la invención puede conseguirse un interruptor de baja tensión y rango completo mediante la conexión en serie de los dos interruptores citados, el de canal n y el de canal p.According to another of the characteristics of the invention a low voltage and range switch can be achieved complete by serial connection of the two switches cited, channel n and channel p.

Description of the drawings

Para complementar la descripción que se está realizando y con objeto de ayudar a una mejor comprensión de las características del invento, de acuerdo con un ejemplo preferente de realización práctica del mismo, se acompaña como parte integrante de dicha descripción, un juego de dibujos en donde con carácter ilustrativo y no limitativo, se ha representado lo siguiente:To complement the description that is being performing and in order to help a better understanding of the characteristics of the invention, according to a preferred example of practical realization of it, is accompanied as an integral part of said description, a set of drawings where with character Illustrative and not limiting, the following has been represented:

La figura 1.- Muestra el esquema correspondiente a un interruptor analógico para muy baja tensión de alimentación, realizada de acuerdo con el objeto de la presente invención, concretamente utilizando un transistor MOS de canal n.Figure 1.- Shows the corresponding scheme to an analog switch for very low supply voltage, performed in accordance with the object of the present invention, specifically using a MOS transistor of channel n.

La figura 2.- Muestra un esquema similar al de la figura anterior,, pero correspondiente a una variante de realización del interruptor en la que se utiliza un transistor MOS de canal p.Figure 2.- Shows a scheme similar to that of the previous figure ,, but corresponding to a variant of embodiment of the switch in which an MOS transistor is used of channel p.

La figura 3.- Muestra nuevamente un esquema similar a las figuras anteriores, pero correspondiente a un interruptor de rango completo combinando un transistor MOS de canal n y otro de canal p.Figure 3.- Shows again a scheme similar to the previous figures, but corresponding to a full range switch combining a channel MOS transistor n and another channel p.

La figura 4.- Muestra, finalmente, un esquema correspondiente a un interruptor de imperancia constante, como uno de los posibles ejemplos de aplicación práctica de la invención.Figure 4.- Shows, finally, a scheme corresponding to a constant impedance switch, as one of the possible examples of practical application of the invention.

Preferred Embodiment of the Invention

Tal como acaba de decirse, un interruptor realizado utilizando un transistor MOS de canal n se puede ver en la figura 1. El transistor [M_{passN}] se corresponde con un transistor de puerta casi-flotante, es decir, su puerta está conectada a uno de los railes de alimentación mediante una resistencia de un valor muy elevado. Dicha resistencia está implementada por un transistor de canal p [M_{Rlargel}] en estado de corte. El transistor [M_{Rlargel}] está conectado en configuración diodo con su fuente conectada a la alimentación positiva y su drenador y puerta conectados a la puerta casi-flotante de [M_{passN}], de esta forma dicho diodo siempre se encuentra cortado. El pozo n de [M_{passN}] está conectado a la puerta (se asume tecnología CMOS de pozo n), para permitir tensiones positivas en la puerta casi-flotante mayores que la suma de [V_{DD}] y la tensión umbral de una unión PN.As just said, a switch performed using a channel N MOS transistor can be seen in Figure 1. Transistor [M_ {passN}] corresponds to a almost-floating gate transistor, that is, its door is connected to one of the power rails by a resistance of a very high value. This resistance is implemented by a channel transistor p [M_ {Rlargel}] in state cutting The transistor [M_ {Rlargel}] is connected to diode configuration with its source connected to the power positive and its drain and door connected to the door almost-floating of [M_ {passN}], thus said Diode is always cut. Well n of [M_ {passN}] is connected to the door (CMOS technology of well n is assumed), to allow positive tensions at the door almost-floating greater than the sum of [V_ {DD}] and the threshold voltage of a PN junction.

La puerta de [M_{passN}] se encuentra conectada a la señal de reloj [V_{CLK}] mediante un acoplamiento capacitivo, de forma que la señal de reloj se transfiere a la puerta casi-flotante [V_{clksh}]. La capacidad realiza un desplazamiento de nivel de tensión de valor [V_{DD}] aproximadamente, de esta manera se consigue que la conmutación sea correcta incluso con tensiones de alimentación muy bajas.The [M_ {passN}] gate is connected to the clock signal [V_ {CLK}] via a coupling capacitive, so that the clock signal is transferred to the almost-floating door [V_ {clksh}]. The capacity performs a value voltage level shift [V_ {DD}] approximately, in this way the switching is achieved correct even with very low supply voltages.

Si la resistencia implementada por [M_{Rlargel}] fuera constante e independiente de la seña], la capacidad [C_{l}] de la figura 1 se podría entender como un desacoplo de continua convencional. Por tanto, el nivel DC en la puerta de [M_{passN}] sería igual a [V_{DD}]. Sin embargo, la resistencia implementada por [M_{Rlargel}] depende fuertemente de la tensión puerta-fuente del transistor. De esta forma, la resistencia implementada será mayor cuando [V_{clk}] esté a nivel alto. Esto produce un efecto muy significativo sobre el valor de tensión continua en la puerta de [M_{passN}], que pasa a ser de casi [1.5V_{DD}], en lugar de [V_{DD}]. De esta forma, la tensión [V_{clksh}] oscila aproximadamente entre [V_{DD}] y [2V_{DD}]. Por tanto, la tensión en la puerta de [M_{passN}] es suficientemente grande como para conseguir una correcta conducción del interruptor bajo condiciones de muy baja tensión. Este interruptor tiene el problema de no ser de rango completo, ya que para señales de entrada muy cercanas a [GND] no es posible cortar el interruptor.If the resistance implemented by [M_ {Rlargel}] was constant and independent of the signal], the capacity [C_ {l}] of Figure 1 could be understood as a conventional continuous decoupling. Therefore, the DC level in the [M_ {passN}] gate would be equal to [V_ {DD}]. However, the resistance implemented by [M_ {Rlargel}] strongly depends on the gate-source voltage of the transistor. This form, the resistance implemented will be greater when [V_ {clk}] Be high. This produces a very significant effect on the continuous voltage value at the gate of [M_ {passN}], which passes to be almost [1.5V_ {DD}], instead of [V_ {DD}]. Thus, the voltage [V_ {clksh}] ranges approximately between [V_ {DD}] and [2V_ {DD}]. Therefore, the voltage at the gate of [M_ {passN}] is large enough to get a correct Driving the switch under very low voltage conditions. This switch has the problem of not being full range, since that for input signals very close to [GND] it is not possible Cut the switch.

Otra alternativa es realizar el interruptor utilizando un transistor de canal p [M_{passP}], como el mostrado en la figura 2. El funcionamiento es muy similar al interruptor de la figura 1, sólo que en este caso la puerta casi-flotante se conecta a [GND] mediante una resistencia muy grande. Para implementar dicha resistencia se usa un transistor de canal p [M_{Rlarge2}] (se asume tecnología de pozo N). Nótese que utilizando una tecnología de pozo N no es posible realizar dicha resistencia mediante un transistor de canal n, ya que el rango de tensión en la puerta casi-flotante estaría limitado por la unión PN formada entre el sustrato y la fuente. La resistencia implementada por [M_{Rlarge2}] es diferente si la señal de reloj está a nivel alto o bajo, de forma que la señal en la puerta flotante [V_{clknsh}] oscilará aproximadamente entre [GND] y [-V_{DD}], permitiéndose un correcto funcionamiento del interruptor con tensiones de alimentación muy bajas. Este interruptor presenta el mismo problema que el realizado con un transistor de canal n, sólo que en este caso, no es posible cortar el interruptor para tensiones de entrada cercanas a [V_{DD}].Another alternative is to perform the switch using a channel transistor p [M_ {passP}], as shown in figure 2. The operation is very similar to the Figure 1, only in this case the door almost-floating connects to [GND] through a very large resistance. To implement such resistance is used a channel transistor p [M_ {Rlarge2}] (technology is assumed well N). Note that using a well technology N is not it is possible to perform said resistance by means of a channel transistor n, since the voltage range at the door almost-floating would be limited by the PN union formed between the substrate and the source. The resistance implemented by [M_ {Rlarge2}] it is different if the clock signal is level high or low, so that the signal on the floating door [V_ {clknsh}] will range approximately between [GND] and [-V_ {DD}], allowing proper operation of the switch with very low supply voltages. This switch features the same problem as that performed with a n-channel transistor, only that in this case, it is not possible to cut the switch to input voltages close to [V_ {DD}].

A continuación se verá que combinando los dos interruptores presentados anteriormente se puede obtener un interruptor de baja tensión y rango completo. La figura 3 muestra un interruptor formado por la conexión en serie dos transistores de puerta casi-flotante complementarios. Es decir, uno de ellos será de canal p [M_{passN}] y otro de canal n [M_{passP}]. Necesitaremos dos señales de reloj distintas, siendo [V_{clkn}] (aplicada en [C_{2}]) una versión invertida de [V_{clk}] (aplicada en [C_{1}]). En este caso, para señales de entrada cercanas a [GND] el transistor [M_{passP}] se corta perfectamente, mientras que para señales cercanas a [V_{DD}] se corta [M_{passN}], de forma que se obtiene un funcionamiento correcto en el rango completo de señal.Next you will see that combining the two switches presented above you can get a Low voltage switch and full range. Figure 3 shows a switch formed by the serial connection two transistors of Almost floating floating door. That is, one of them will be from channel p [M_ {passN}] and another from channel n [M_ {passP}]. We will need two different clock signals, being [V_ {clkn}] (applied in [C_ {2}]) an inverted version of [V_ {clk}] (applied in [C_ {1}]). In this case, for signals from input near [GND] the transistor [M_ {passP}] is cut perfectly, while for signals close to [V_ {DD}] you cut [M_ {passN}], so that an operation is obtained correct in the full signal range.

En la figura 4, como posible aplicación de la invención, se muestra un interruptor de impedancia constante basado en un esquema clásico, con la diferencia de que en este caso, se han utilizado transistores de puerta casi-flotante [M_{passN}] y [M_{passP}] para obtener un correcto funcionamiento en condiciones de baja tensión de alimentación. En el ciclo alto de reloj se almacena una tensión en el condensador [C_{3}] igual a [V_{in}] y se conecta la puerta [V_{G}] de [M_{switch}] a tierra. Por otro lado, cuando la señal de reloj está a nivel alto, la tensión en [V_{G}] vale [V_{DD}+V_{in} ]. De esta forma, la tensión puerta-fuente de [M_{switch}] siempre es constante, y consecuentemente también lo es la resistencia presentada por el interruptor.In Figure 4, as a possible application of the invention, a constant impedance switch based on in a classic scheme, with the difference that in this case, it have used almost-floating gate transistors [M_ {passN}] and [M_ {passP}] to get a correct operation in low power supply conditions. In the high clock cycle stores a voltage in the capacitor [C_ {3}] equal to [V_ {in}] and the door [V_ {G}] of [M_ {switch}] to ground. On the other hand, when the clock signal is high, the voltage in [V_ {G}] is worth [V_ {DD} + V_ {in} ]. In this way, the door-source voltage of [M_ {switch}] is always constant, and consequently also It is the resistance presented by the switch.

Claims

l. Method for switching switches under conditions of low supply voltage, characterized in that it consists of connecting a clock signal to the door of a MOS transmitter that acts as a switch through a capacitor, so that using a large signal-dependent resistor, implemented by a transistor in the cut-off state, the voltage level displacement necessary for the correct switch switching is caused.

2. Switch for the implementation of the method of claim 1, characterized in that it consists of a transistor of channel n, whose door is connected to the clock signal by means of a capacitive coupling, while said door is connected to the power supply positive through a transistor in diode configuration and cutting region, so that it works with a large resistance dependent on the signal, so that the displacement of voltage produced in the capacitor allows the correct operation at low voltage.

3. Switch for the implementation of the method of claim 1, characterized in that it consists of a p-channel transistor, whose door is connected to the clock by means of a capacitive coupling, while said door is connected to the negative supply through of a transistor in diode configuration and cutting region, so that it functions as a large resistance dependent on the signal and so that the displacement of voltage produced in the capacitor allows the correct operation at low voltage.

4. Switch, according to claims 2 and 3, characterized in that a low voltage switch consisting of a channel transistor n, whose door is connected to the clock signal by means of a capacitive coupling and to the positive supply, participates in order to achieve full range. through a transistor in diode configuration and cut-off region, a switch connected in series with another consisting of a p-channel transistor, whose door is connected to the clock through a coupling and at the same time connected to the negative supply through a transistor of diode configuration and cutting region.

5. Switch according to claim 4, characterized in that by using almost-floating door transistors and storing a voltage in the capacitor in the high clock cycle, while the transistor door is grounded, an impedance switch is achieved constant.