ES2212735B1 - Circuito electronico de entradas digitales universales. - Google Patents

Circuito electronico de entradas digitales universales.

Info

Publication number
ES2212735B1
ES2212735B1 ES200203013A ES200203013A ES2212735B1 ES 2212735 B1 ES2212735 B1 ES 2212735B1 ES 200203013 A ES200203013 A ES 200203013A ES 200203013 A ES200203013 A ES 200203013A ES 2212735 B1 ES2212735 B1 ES 2212735B1
Authority
ES
Spain
Prior art keywords
threshold
value
inputs
electronic circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
ES200203013A
Other languages
English (en)
Other versions
ES2212735A1 (es
Inventor
Moises Diez Marcos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE Power Management SA
Original Assignee
GE Power Management SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GE Power Management SA filed Critical GE Power Management SA
Priority to ES200203013A priority Critical patent/ES2212735B1/es
Publication of ES2212735A1 publication Critical patent/ES2212735A1/es
Application granted granted Critical
Publication of ES2212735B1 publication Critical patent/ES2212735B1/es
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

Circuito electrónico de entradas digitales universales caracterizado porque las entradas son de rango universal, de 0 a 255 voltios, ajustándose el umbral de decisión entre esos mismos valores de tensión de manera que si la tensión de entrada supera el umbral de decisión se producirá activación mientras que en caso contrario no habrá activación. Las entradas están agrupadas pudiéndose ajustar el umbral de decisión independientemente para cada grupo de forma que todas las entradas de un mismo grupo tendrán el mismo valor de umbral. En cada entrada un divisor resistivo lleva una fracción de entrada a un comparador, siendo ésta comparada con una tensión de referencia fijada por un microprocesador que genera la señal de referencia mediante modulación de anchura de pulso (PWM). Esta tensión es el ajuste del umbral, si el valor de tensión de la entrada es menor que el valor ajustado, la salida quedará en alta impedancia pero si el valor supera el umbral, la salida del comparador se activará dando0.

Description

Circuito electrónico de entradas digitales universales.
Objeto de la invención
El objeto de la presente invención es un circuito electrónico de entradas digitales universales en el que las entradas de tensión son de rango universal, de 0 a 255 voltios, y el umbral de decisión puede ajustarse entre esos valores de tensión. Las entradas están agrupadas pudiéndose ajustar el umbral de decisión independientemente para cada grupo de manera que cada grupo de entradas tendrá el mismo valor de umbral. El valor de umbral es una tensión de referencia fijada por un microprocesador que genera las señales de referencia mediante modulación de anchura de pulso (PWM) de tal forma que una fracción de la tensión de entrada de cada grupo es llevada por un divisor resistivo hasta un comparador en donde es comparada con dicho valor, si el valor de la tensión de entrada es menor que el valor ajustado la salida del comparador quedará en alta impedancia, pero si el valor supera el umbral la salida del comparador se activará dando un cero.
Antecedentes de la invención
Los equipos de control y protección en las subestaciones eléctricas reciben las señales de mando e información de otros equipos mediante señales digitales de tensión continua habiendo de compararse el valor de tensión de estas señales con un umbral de decisión que, generalmente y dependiendo de las instalaciones, puede variar entre 24 y 250 voltios. Esta amplitud de rango exige la utilización de equipos diferentes para cada valor de tensión, de tal manera que para tensiones de 24 voltios ha de utilizarse un equipo distinto al de 110 voltios o al de 250 voltios. Además y por motivos de seguridad, los equipos han de contar con la circuitería necesaria para filtrar y proporcionar un aislamiento tanto galvánico como de alta frecuencia a la señales.
En los circuitos actuales se emplea una conversión simple realizándose una comparación entre la tensión de entrada y una referencia fija, cada uno de los resultados de esta comparación se pasa de la zona externa a la interna a través de los circuitos de aislamiento galvánico lo que hace necesario incorporar circuitos especiales u optoacopladores, para cada una de las entradas digitales ya que éstas cambian de valor de modo aleatorio en cuestión de milisegundos, no siendo admisibles retardos del orden de segundos.
Descripción
En el circuito electrónico de entradas digitales universales objeto de la invención las entradas de tensión son de rango universal, programable entre 0 y 250 voltios, pudiéndose ajustar el umbral de decisión entre estos valores de tensión. Las entradas están agrupadas y puede ajustarse el umbral de decisión independientemente para cada grupo teniendo en cuenta que todas las entradas de un mismo grupo tendrán el mismo valor de umbral. El umbral de decisión es una tensión de referencia fijada por un microprocesador que genera estas señales de referencia mediante modulación de anchura de pulso (PWM), que es un todo o nada. Este valor se lleva desde la zona interior del circuito a la exterior a través de circuitos de aislamiento galvánico para compararse con las tensiones de entrada de cada grupo. El filtrado y el aislamiento tanto galvánico como de alta frecuencia de las señales de entrada de tensión exigen incorporar circuitos especiales u optoacopladores que, en el caso del circuito objeto de la invención, son compartidos entre varias entradas.
Una vez llevado al exterior el umbral de decisión, se realiza la comparación entre una fracción de la tensión de entrada y el umbral ajustado, estas fracciones de tensión de entrada son enviadas por un divisor resistivo instalado en cada una de las entradas hasta un comparador en donde son comparadas con el umbral, de manera que si el valor de tensión de cada entrada es menor que el valor ajustado, la salida del comparador quedará en alta impedancia y si el valor de entrada supera al valor del umbral, la salida del comparador se activará dando un cero.
Una vez realizada la comparación, ésta es llevada al interior del circuito de forma convencional. Es decir, se ha realizado una conversión doble en vez de la simple empleada en los circuitos actuales en los que se realiza la comparación entre la tensión de entrada y una referencia fija, pasándose el resultado obtenido de la zona interna a la externa por circuitos de aislamiento galvánico, en cambio en el circuito objeto de la invención el umbral es llevado desde la zona interior a la exterior a través de circuitos de aislamiento galvánico, en el exterior se realiza la comparación y ésta se pasa de nuevo al interior de forma convencional.
En todos los casos, pasar una señal del tipo todo o nada, como es la señal de comparación a través de los circuitos galvánicos, es mucho más sencillo que pasar una señal con un valor de rango tan amplio como es la señal de referencia fijada por el umbral, pues éste puede tener valores que oscilan entre 0 y 250 voltios. En el caso del circuito objeto de la invención, la señal de referencia que fija el umbral se lleva por un circuito convencional debido a que a que se pasa mediante la técnica de modulación de impulsos, que es un todo o nada, esta técnica tiene el inconveniente del retraso que sufre este paso de la señal que puede llegar a alcanzar valores de varios segundos, aunque en el caso de pasar la señal de umbral, este retraso no tiene importancia dado que el valor de la señal es fijado al inicio por el cliente y no se varía.
De todo lo descrito anteriormente se desprenden las siguientes ventajas aportadas por el circuito electrónico de entradas digitales universales objeto de la invención, una de ellas es la universalidad de las tarjetas ya que, el rango tan amplio de tensiones exige la utilización de diferentes modelos de los equipos, uno para cada rango de tensión de forma que para tensiones de 24 voltios hay un modelo distinto del de 110 voltios y, a su vez, diferente del de 250 voltios, con el presente equipo, un único modelo basta para disponer de ese amplio margen lo que supone ventajas tanto para el cliente que cuenta con el mismo modelo en diferentes instalaciones como para el fabricante. Otra de las ventajas es la versatilidad de las tarjetas debida a que el umbral de decisión puede programarse entre 0 y 250 voltios lo que permite al cliente no tener que constreñirse a un único, o como mucho unos pocos umbrales de decisión tal y como sucede con los equipos actuales. Por último, el circuito objeto de la invención necesita un número menor de circuitos especiales, optoacopladores, ya que estos circuitos son compartidos entre varias entradas, en vez de incorporar un optoacoplador para cada una de las entradas digitales, lo que conlleva un coste menor, un menor tamaño y mayor fiabilidad al reducir la cantidad de circuitos propensos al fallo.
Breve descripción de las figuras
En la figura 1 se muestra el circuito electrónico con cada grupo de entradas, el divisor resistivo correspondiente a cada entrada, los comparadores en los que se compara la señal de referencia o ajuste de umbral generada por el microprocesador mediante modulación de anchura de pulso con los valores de tensión de las entradas, así como los optocopladores que consiguen el aislamiento galvánico.
En la figura 2 se muestra el multivibrador que genera la tensión necesaria y los transformadores que dan el aislamiento.
Descripción de una realización preferencial
Tal y como muestra la figura 1, los equipos de control y protección de las subestaciones eléctricas reciben las señales de mando e información de otros equipos mediante señales digitales de tensión continua, el valor de tensión de estas señales ha de compararse con un valor de referencia o umbral de decisión, que dependiendo de las instalaciones puede variar entre 24 y 250 voltios.
En el circuito electrónico objeto de la invención las tensiones de entrada están agrupadas, en el caso descrito en esta realización preferencial, en dos grupos (A) y (B), contando cada grupo con ocho entradas y un común, pudiéndose ajustar el umbral de decisión independientemente para cada grupo teniendo en cuenta que todas las entradas de un mismo grupo tendrán el mismo valor de umbral. En cada entrada, un divisor resistivo llevará una fracción de la tensión de entrada a un comparador donde será comparada con la tensión de referencia fijada por un microprocesador (PWM), esta señal de referencia es el ajuste del umbral.
El microprocesador, que no aparece representado en las figuras, genera las señales de referencia, que son del tipo de un todo o nada, en las líneas REF- A y REF- B para pasarlas posteriormente por circuitos de aislamiento galvánico a la zonza exterior donde tiene lugar la comparación, si el valor de tensión de la entrada es menor que el valor ajustado, la salida del comparador quedará en alta impedancia pero si el valor supera el umbral, la salida del comparador se activará dando un cero. El resultado de la comparación se pasa de nuevo al interior de forma convencional, es decir, se realiza una conversión doble en lugar de la simple empleada en los circuitos actuales, según el ciclo de trabajo de las señales de referencia se tendrá más o menos tensión en las referencias. El aislamiento galvánico exige la incorporación de circuitos especiales u optoacopladores ( U5 al U19) y de los transformadores (T1 y T2).
Existe una doble multiplexación de las entradas, la primera es elegida por el microprocesador seleccionando el grupo A o el grupo B, activando las señales /GA, /GB respectivamente, la segunda selección es realizada por el microprocesador escogiendo las entradas pares o las impares, para ello maneja las señales PAR e IMPAR. Al final de la doble multiplexación, las 16 entradas se llevan por cuatro entradas (/IN01), (/IN23), (/IN45) y (/IN67) al microprocesador teniendo en cuenta que la entrada RAO del PIC es la que lee las señales de más peso o tensión, /IN67. El aislamiento galvánico se consigue al llevarlas a través de los optoacopladores U5 al U12. Supongamos por ejemplo, que sólo la señal 0 del grupo A es superior al ajuste del umbral, en este caso la entrada al microprocesador /IN01 sólo se activará cuando éste seleccione /GA y PAR de tal forma que el resto de entradas al microprocesador estarán siempre desactivadas, es decir, valdrán 5 voltios.
Tal y como muestra la figura 2, las dos tensiones aisladas necesarias para alimentar la circuitería de cada grupo de entradas son generadas por el multivibrador U17-M1, siendo los transformadores T1 y T2 los que proporcionan el aislamiento.
Una vez descrita suficientemente la naturaleza de la presente invención, así como una forma de llevarlo a la práctica, sólo nos queda por añadir las características de la invención que se reivindican a continuación.

Claims (4)

1. Circuito electrónico de señales digitales universales de los que pasan una señal de tipo todo o nada caracterizado por realizar una conversión doble en la cual la señal de referencia de el valor de ajuste del umbral de decisión se pasa de la zona interior a la exterior por circuitos de aislamiento galvánico, en el exterior se realiza la comparación entre el valor de la tensión de entrada y el valor del umbral y el resultado de la comparación se pasa al interior por un circuito convencional.
2. Circuito electrónico de señales digitales universales acorde con la primera reivindicación caracterizado porque las entradas son de rango universal pudiéndose ajustar el umbral de decisión entre esos mismos valores de tensión.
3. Circuito electrónico de señales digitales universales acorde con la primera reivindicación caracterizado porque las entradas están agrupadas pudiéndose ajustar el valor del umbral de decisión de manera independiente para cada grupo teniendo en cuenta que todas las entradas del mismo grupo tendrán el mismo valor de umbral.
4. Circuito electrónico de señales digitales universales acorde con la primera reivindicación caracterizado porque los circuitos especiales u optoacopladores que exigen incorporar tanto el filtrado como el aislamiento galvánico, son compartidos entre varias entradas.
ES200203013A 2002-12-26 2002-12-26 Circuito electronico de entradas digitales universales. Expired - Fee Related ES2212735B1 (es)

Priority Applications (1)

Application Number Priority Date Filing Date Title
ES200203013A ES2212735B1 (es) 2002-12-26 2002-12-26 Circuito electronico de entradas digitales universales.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ES200203013A ES2212735B1 (es) 2002-12-26 2002-12-26 Circuito electronico de entradas digitales universales.

Publications (2)

Publication Number Publication Date
ES2212735A1 ES2212735A1 (es) 2004-07-16
ES2212735B1 true ES2212735B1 (es) 2005-10-01

Family

ID=32695821

Family Applications (1)

Application Number Title Priority Date Filing Date
ES200203013A Expired - Fee Related ES2212735B1 (es) 2002-12-26 2002-12-26 Circuito electronico de entradas digitales universales.

Country Status (1)

Country Link
ES (1) ES2212735B1 (es)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084696A (en) * 1991-01-24 1992-01-28 Aritech Corporation Signal detection system with dynamically adjustable detection threshold
US5471194A (en) * 1993-03-23 1995-11-28 Aritech Corporation Event detection system with centralized signal processing and dynamically adjustable detection threshold
US5572438A (en) * 1995-01-05 1996-11-05 Teco Energy Management Services Engery management and building automation system

Also Published As

Publication number Publication date
ES2212735A1 (es) 2004-07-16

Similar Documents

Publication Publication Date Title
US20160261258A1 (en) Three Input Comparator
ES2212735B1 (es) Circuito electronico de entradas digitales universales.
GB2377095A (en) Method of generating offset drive control signals for half bridge converters
HU219258B (en) Device for feeding an electric load of pregiven nominal voltage
RU181868U1 (ru) Ограничитель напряжения с возможностью изменения настроек режимов работы
US3662237A (en) Commutated motor including commutation means responsive to reactive voltage induced in armature windings
ES2361918T3 (es) Disposición de circuito y procedimiento para hacer funcionar un motor eléctrico con número de revoluciones variable en una fuente de tensión continua.
US3564297A (en) Circuit arrangement for producing current impulses with very steep flanks
US20100283321A1 (en) Circuit for Controlling Power Supply to a Consumer and Method for Operating a Circuit
KR102024202B1 (ko) 구성 가능한 출력 전압을 갖는, 탑승자 보호 수단용 통합 조정기 및 컨트롤러
ES2458357T3 (es) Convertidor de múltiples salidas con un único inductor
Suetsugu et al. A method for dividing voltage stress of high voltage class E inverter
RU1810885C (ru) Стабилизатор посто нного напр жени
SU1250970A1 (ru) Устройство дл регистрации перенапр жений
RU2784622C1 (ru) Генератор последовательностей импульсов
CN110235330B (zh) 高压电气系统的放电电路
SU754559A1 (ru) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ состояния ВЕНТИЛЕЙ МОСТОВОГО ПРЕОБРАЗОВАТЕЛЯ 1
RU2701231C1 (ru) Генератор кодов кодовой электронной блокировки
SU1173545A1 (ru) Транзисторный ключ
RU1800610C (ru) Транзисторный ключ
SU1129736A2 (ru) Высоковольтный транзисторный переключатель
SU1758639A1 (ru) Ключевой элемент переменного тока
SU734828A1 (ru) Устройство дл контрол состо ни предохранителей трехфазной нагрузки
SU279781A1 (es)
SU1029166A1 (ru) Стабилизированный источник питани посто нного напр жени с защитой

Legal Events

Date Code Title Description
EC2A Search report published

Date of ref document: 20040716

Kind code of ref document: A1

FD2A Announcement of lapse in spain

Effective date: 20180808