ES2168860T3 - Procedimiento de sincronizacion y/o de intercambio de datos para ordenadores seguros, de alta disponibilidad, y dispositivo adecuado para ello. - Google Patents

Procedimiento de sincronizacion y/o de intercambio de datos para ordenadores seguros, de alta disponibilidad, y dispositivo adecuado para ello.

Info

Publication number
ES2168860T3
ES2168860T3 ES99915491T ES99915491T ES2168860T3 ES 2168860 T3 ES2168860 T3 ES 2168860T3 ES 99915491 T ES99915491 T ES 99915491T ES 99915491 T ES99915491 T ES 99915491T ES 2168860 T3 ES2168860 T3 ES 2168860T3
Authority
ES
Spain
Prior art keywords
synchronization
data exchange
suitable device
high availability
exchange procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES99915491T
Other languages
English (en)
Inventor
Schmerbeck Friedrich Dr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Application granted granted Critical
Publication of ES2168860T3 publication Critical patent/ES2168860T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/182—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

Procedimiento de sincronización y/o de intercambio de datos para ordenadores seguros, de alta disponibilidad en un sistema de varios ordenadores, con al menos dos canales de ordenador que funcionan en paralelo, que verifican al menos la coincidencia de sus resultados por medio de comparación mutua y que emiten señales de interrupción dentro de su ejecución del programa para la comparación del acontecimiento, caracterizado por las siguientes etapas del procedimiento: asociación de áreas de la memoria (Z1, Zn) de al menos un cuadro de acoplamiento (K) externo al ordenador a los canales de ordenador (R1, Rn), identificación de al menos un punto de sincronización y de intercambio de datos en el desarrollo del programa de cada canal de ordenador (R1, Rn) y asignación de una dirección de célula correspondiente, emisión de una señal de interrupción a través de cada canal de ordenador (R1, Rn) cuando se alcanza un punto de sincronización y/o de intercambio de datos, escritura de un número consecutivo de acontecimiento y del contenido de datos de los acontecimientos en una célula de la memoria (Zp1, Zpn) del cuadro de acoplamiento (K), asociada al canal de ordenador (R1, Rn) respectivo, designada por la dirección de la célula, verificación de las células correspondientes de la memoria (Zp) de los canales de ordenador (R) para determinar la existencia de números de acontecimientos coincidentes, lectura de las células de la memoria (Zp) de todos los canales de ordenador (R1, Rn), comparación entre sí y votación, continuación del desarrollo del programa de los canales de ordenador (R1, Rn) y/o disparo de una alarma en función del resultado de la votación.
ES99915491T 1998-02-25 1999-02-17 Procedimiento de sincronizacion y/o de intercambio de datos para ordenadores seguros, de alta disponibilidad, y dispositivo adecuado para ello. Expired - Lifetime ES2168860T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19809089A DE19809089A1 (de) 1998-02-25 1998-02-25 Synchronisations- und/oder Datenaustauschverfahren für sichere, hochverfügbare Rechner und hierzu geeignete Einrichtung

Publications (1)

Publication Number Publication Date
ES2168860T3 true ES2168860T3 (es) 2002-06-16

Family

ID=7859591

Family Applications (1)

Application Number Title Priority Date Filing Date
ES99915491T Expired - Lifetime ES2168860T3 (es) 1998-02-25 1999-02-17 Procedimiento de sincronizacion y/o de intercambio de datos para ordenadores seguros, de alta disponibilidad, y dispositivo adecuado para ello.

Country Status (9)

Country Link
EP (1) EP1057109B1 (es)
CN (1) CN1294708A (es)
AT (1) ATE208922T1 (es)
AU (1) AU750613B2 (es)
DE (2) DE19809089A1 (es)
DK (1) DK1057109T3 (es)
ES (1) ES2168860T3 (es)
PL (1) PL342601A1 (es)
WO (1) WO1999044135A1 (es)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10133652A1 (de) * 2001-07-11 2003-01-30 Siemens Ag Zentraleinheit für ein redundantes Automatisierungssystem
CN1328672C (zh) * 2002-10-30 2007-07-25 松下电器产业株式会社 设备间数据交换系统及所用设备、交换结束数据管理装置及方法
US20080320287A1 (en) * 2004-10-25 2008-12-25 Roberts Bosch Gmbh Method and Device for Performing Switchover Operations in a Computer System Having at Least Two Processing Units
US7350026B2 (en) 2004-12-03 2008-03-25 Thales Memory based cross compare for cross checked systems
EP2372554B1 (en) * 2007-03-29 2013-03-20 Fujitsu Limited Information processing device and error processing method
FR2925191B1 (fr) * 2007-12-14 2010-03-05 Thales Sa Architecture de traitement numerique a haute integrite a multiples ressources supervisees

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2513409A1 (fr) * 1981-09-22 1983-03-25 Alsthom Cgee Procede de synchronisation de deux microprocesseurs
CH675781A5 (es) * 1987-04-16 1990-10-31 Bbc Brown Boveri & Cie
US5226152A (en) * 1990-12-07 1993-07-06 Motorola, Inc. Functional lockstep arrangement for redundant processors
DE4219005A1 (de) * 1992-06-10 1993-12-16 Siemens Ag Rechnersystem

Also Published As

Publication number Publication date
AU3407099A (en) 1999-09-15
EP1057109B1 (de) 2001-11-14
ATE208922T1 (de) 2001-11-15
AU750613B2 (en) 2002-07-25
WO1999044135A1 (de) 1999-09-02
DK1057109T3 (da) 2002-03-11
DE19809089A1 (de) 1999-08-26
PL342601A1 (en) 2001-06-18
DE59900434D1 (de) 2001-12-20
CN1294708A (zh) 2001-05-09
EP1057109A1 (de) 2000-12-06

Similar Documents

Publication Publication Date Title
AU7340700A (en) Fast write instruction for micro engine used in multithreaded parallel processorarchitecture
DE69730957D1 (de) Chipkarteadapter für computer
SE9503339L (sv) Synkroniseringsförfarande som tillåter tillståndsöverföring
EP0352490A3 (en) A technique for parallel synchronization
DE69419524D1 (de) Sperrsynchronisierung für verteilte speicher-massivparallelrechner
IL122047A (en) Method system and article of manufacture for producing a network navigation device
EP0790562A3 (en) Computer system data I/O by reference among CPUs and I/O devices
WO2003012635A3 (en) A device configuration and management development system
DE69934226D1 (de) TCP/IP/PPP Modem
AU2002337779A1 (en) Computing system and method to implicity commit unsaved data for a world wide web application
PT934915E (pt) Betao de muito alto desempenho, autonivelante, processo para a preparacao do mesmo e sua utilizacao
AU2003209290A1 (en) Pipelines of multithreaded processor cores for packet processing
ATE430403T1 (de) Synchronisierter gesteuerter oszillationsmodulator
ES2140241T3 (es) Procedimiento para la sincronizacion de programas en diferentes ordenadores de un sistema integrado.
ES2168860T3 (es) Procedimiento de sincronizacion y/o de intercambio de datos para ordenadores seguros, de alta disponibilidad, y dispositivo adecuado para ello.
WO2001040931A3 (de) Verfahren zum synchronisieren von programmabschnitten eines computerprogramms
AU2001266571A1 (en) Cryptographic data processing systems, computer program products, and methods of operating same, using parallel execution units
GB2365600B (en) Method, system and computer program for enabling high-speed recovery and relocation of computer workloads
SE9701894D0 (sv) Method and devics for computer systems
ATE390668T1 (de) Multimodus-synchronisation
EP0789306A3 (en) Computer system data I/O by reference among multiple CPUs
TW200513658A (en) Memory bus checking procedure
Agrawala Revolutionary Advances in Ubiquitous, Real-Time Multicomputers and Runtime Environments
DE69729664D1 (de) System zur Versorgung von Rechnerperipheriegeräten
DE59607935D1 (de) Schaltung zum betreiben von rechenbausteinen, insbesondere mikroprozessoren

Legal Events

Date Code Title Description
FG2A Definitive protection

Ref document number: 1057109

Country of ref document: ES