EP4692977A1

EP4692977A1 - Circuit de demarrage d'un circuit de generation d'une tension de reference a bande interdite

Info

Publication number: EP4692977A1
Application number: EP25194434.4A
Authority: EP
Inventors: Marc Sabut; Philippe Pignolo
Original assignee: STMicroelectronics International NV Switzerland; STMicroelectronics International NV
Current assignee: STMicroelectronics International NV Switzerland; STMicroelectronics International NV
Priority date: 2024-08-09
Filing date: 2025-08-06
Publication date: 2026-02-11
Also published as: US20260044169A1; FR3165537A1

Abstract

La présente description concerne un circuit de démarrage (420) d'un circuit de génération (110) d'une tension de référence à bande interdite dont un miroir de courant comporte un premier transistor MOS (MP2), comportant :un deuxième transistor (MNR) et un troisième transistor (MNP) en miroir de courant dont les bornes de commande sont reliées par une première résistance (ROFF) ; etun quatrième transistor MOS (MP1) entre une borne d'application d'une tension d'alimentation (Vcc) et une borne de commande (NB) du deuxième transistor (MNR), le quatrième transistor MOS (MP1) étant monté en miroir de courant sur le premier transistor MOS (MP2).

Description

Domaine technique

La présente description concerne de façon générale les circuits de démarrage de circuits de génération de tension de référence à bande interdite ("bandgap circuits" en anglais) ainsi que leurs procédés de fonctionnement associés.

Technique antérieure

De nombreux dispositifs électroniques connus comprennent un circuit de génération d'une tension de référence à bande interdite configuré pour générer une tension de référence ne variant globalement pas avec la température.
Ces dispositifs nécessitent un circuit de démarrage qui leur permettra de fonctionner selon un point de fonctionnement privilégié.
Les circuits de démarrage actuels présentent divers inconvénients.

Résumé de l'invention

Il existe un besoin d'améliorer les circuits de démarrage des circuits de génération de tension de référence à bande interdite.
Un mode de réalisation pallie tout ou partie des inconvénients des circuits de démarrage connus.
Un mode de réalisation prévoit un circuit de démarrage d'un circuit de génération d'une tension de référence à bande interdite dont un miroir de courant comporte un premier transistor MOS, comportant :

un deuxième transistor et un troisième transistor en miroir de courant dont les bornes de commande sont reliées par une première résistance ; et
un quatrième transistor MOS entre une borne d'application d'une tension d'alimentation et une borne de commande du deuxième transistor, le quatrième transistor MOS étant monté en miroir de courant sur le premier transistor MOS.

Un mode de réalisation prévoit un procédé de démarrage d'un circuit de génération d'une tension de référence à bande interdite dont un miroir de courant comporte un premier transistor MOS, le procédé comportant la déconnexion d'un circuit de démarrage du circuit de génération, ayant :

un deuxième transistor et un troisième transistor en miroir de courant dont les bornes de commande sont reliées par une première résistance, et
un quatrième transistor MOS entre une borne d'application d'une tension d'alimentation et une borne de commande du deuxième transistor, le quatrième transistor MOS étant monté en miroir de courant sur le premier transistor MOS ;

Dans un mode de réalisation, une source de courant relie :

la borne d'application d'une tension d'alimentation à la borne de commande du troisième transistor et,
la borne d'application d'une tension d'alimentation à un nœud de conduction du deuxième transistor.

Dans un mode de réalisation, le deuxième transistor relie la borne de commande du troisième transistor à la masse par l'intermédiaire d'une deuxième résistance.
Dans un mode de réalisation, la taille du troisième transistor est au moins N fois supérieure à celle du deuxième transistor, N étant compris entre 2 inclus et 10 inclus.
Dans un mode de réalisation, le deuxième et le troisième transistors sont de type NMOS, et le quatrième transistor est de type PMOS.
Dans un mode de réalisation, le deuxième et le troisième transistors sont de type bipolaire et le quatrième transistor est de type PMOS.
Dans un mode de réalisation, une borne de conduction du quatrième transistor est connectée directement à la borne de commande du deuxième transistor.
Un mode de réalisation prévoit un dispositif de génération d'une tension de référence à bande interdite, comprenant un circuit de démarrage tel que décrit ci-dessus, et un circuit de génération d'une tension de référence à bande interdite comprenant une première branche ayant le premier transistor en série avec un cinquième transistor bipolaire.
Dans un mode de réalisation, le circuit de génération d'une tension de référence à bande interdite comprend une troisième résistance, reliée à la masse, en série avec une quatrième résistance reliée à l'émetteur du cinquième transistor ;
la troisième résistance étant configurée pour recevoir une tension proportionnelle à la température absolue entre ses bornes, et la quatrième résistance configurée pour recevoir une tension complémentaire à la température absolue entre ses bornes.
Un mode de réalisation prévoit un dispositif de génération d'une tension de référence à bande interdite, comprenant le circuit de démarrage décrit ci-dessus, et un circuit de génération d'une tension de référence à bande interdite comprenant :

une première branche ayant le premier transistor en série avec un cinquième transistor bipolaire ; et
une troisième résistance, reliée à la masse, en série avec une quatrième résistance reliée à l'émetteur du cinquième transistor ;

Dans un mode de réalisation :

le quatrième transistor MOS a une borne de commande reliée à une borne de commande du premier transistor ; et
le troisième transistor relie, un point milieu des premier et cinquième transistors, à un point milieu des troisième et quatrième résistances du circuit de génération.

Dans un mode de réalisation, le circuit de génération comprend une deuxième branche ayant un sixième transistor en série avec un septième transistor bipolaire, les bornes de commande des cinquième et septième transistors étant reliées ensemble à un premier nœud, et les bornes de commande des premier, quatrième et sixième transistors étant reliées ensemble.
Dans un mode de réalisation, le point milieu des sixième et septième transistors est relié aux bornes de commande des premier, quatrième et sixième transistors.
Dans un mode de réalisation, le circuit de génération comprend une troisième branche ayant :

un huitième transistor reliant la borne d'application d'une tension d'alimentation à un nœud de sortie du circuit de génération, la borne de commande du huitième transistor étant reliée au point milieu des premier et cinquième transistors ;
une cinquième résistance reliant le premier nœud à la masse ; et
une sixième résistance reliant le nœud de sortie au premier nœud.

Dans un mode de réalisation, une capacité relie le point milieu des premier et cinquième transistors et le nœud de sortie.
Dans un mode de réalisation, le premier, le sixième et le huitième transistor sont de type PMOS.
Dans un mode de réalisation, la deuxième résistance a une valeur égale à la valeur de la troisième résistance multipliée par N.
Dans un mode de réalisation, la taille du cinquième transistor est au moins M fois supérieure à celle du septième transistor, M étant compris entre 2 inclus et 10 inclus.
Un mode de réalisation prévoit un procédé d'utilisation du dispositif décrit ci-dessus, comprenant le démarrage du circuit de génération en utilisant le circuit de démarrage puis l'arrêt du circuit de démarrage.

Brève description des dessins

Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

la figure 1 représente un dispositif de génération d'une tension de référence à bande interdite ;
la figure 2 représente un bloc du dispositif de la figure 1 ;
la figure 3 représente un bloc du dispositif de la figure 1 ; et
la figure 4 représente un bloc du dispositif de la figure 1.

Description des modes de réalisation

De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % ou à 10° près, de préférence à 5 % ou à 5° près.
La figure 1 représente un dispositif 100 de génération d'une tension de référence à bande interdite.
Le dispositif 100 comprend un circuit de démarrage 120 relié à un circuit de génération 110 d'une tension de référence à bande interdite.
Dans l'exemple représenté, le circuit de démarrage 120 est relié, préférentiellement connecté, à une borne d'application d'une tension Vcc ainsi qu'à la masse.
Dans l'exemple représenté, le circuit de génération 110 comprend une première branche 102 ayant un transistor MP2 en série avec un transistor Q1 qui est bipolaire, par exemple de type NPN. Le transistor MP2 relie la borne d'application de la tension d'alimentation Vcc au récepteur du transistor Q1. La première branche 102 comprend également une résistance R2 qui relie la masse à un nœud NT. La résistance R2 est en série avec une résistance R1 reliant le nœud NT à l'émetteur du transistor Q1. Dans un exemple, la résistance R1 est comprise entre 1 kOhms et 10 kOhms par exemple 3 kOhms, et la résistance R2 est comprise entre 1 kOhms et 20 kOhms.
Dans l'exemple représenté, le circuit de génération 110 comprend une deuxième branche 103 ayant un transistor MP3, par exemple PMOS, en série avec un transistor Q2 qui est bipolaire. Les bornes de commande des transistors Q1 et Q2 sont reliées, préférentiellement connectées, ensemble et à un nœud N3. L'émetteur du transistor Q2 est relié, préférentiellement connecté, au nœud NT. Les bornes de commande des transistors MP2 et MP3 sont reliées, préférentiellement connectées, ensemble et à un nœud N4. Dans un exemple, le nœud N4 est également relié, préférentiellement connecté, au point milieu des transistors MP3 et Q2.
Les transistors MP2 et MP3 sont ainsi montés en miroir de courant.
Dans un exemple, la taille du transistor Q1 est au moins M fois supérieure à celle du transistor Q2, M étant compris entre 2 inclus et 10 inclus. Dans le texte, la taille d'un transistor bipolaire est par exemple l'aire de sa base. Il est possible d'obtenir une taille de transistor M fois plus élevée en mettant M transistors en parallèle.
Dans l'exemple représenté, le circuit de génération 110 comprend en outre une troisième branche 104. La troisième branche 104 comprend un transistor MP4 reliant la borne d'application de la tension d'alimentation Vcc à un nœud de sortie NOUT du circuit de génération 110. La borne de commande du transistor MP4 est reliée au point milieu N2 des transistors MP2 et Q1. La troisième branche 104 comprend en outre une résistance R4 reliant le nœud N3 à la masse et une résistance R3 qui relie le nœud de sortie NOUT au nœud N3.
Dans un exemple, une capacité Cc relie le point milieu N2 des transistors MP2 et Q1 et le nœud de sortie NOUT. Cette capacité a pour but de stabiliser la boucle.
Dans l'exemple représenté, le circuit de génération 110 comprend en outre, de façon facultative, un transistor MP5 dont la borne de commande est reliée, préférentiellement connectée, aux bornes de commande des transistors MP2 et MP3 de sorte à former un miroir de courant. Le transistor MP5 relie la borne d'application de la tension Vcc à un nœud N5 sur lequel peut être mesuré le courant de sortie du dispositif 100.
Dans la figure 1 , les transistors MP2, MP3, MP4 et MP5 sont de type PMOS.
En choisissant de façon idoine le ratio des résistances R2 et R1, la résistance R2 peut être configurée pour recevoir une tension Vptat proportionnelle à la température absolue entre ses bornes et la résistance R1 est, elle, configurée pour recevoir une tension Vctat qui est complémentaire de la température absolue entre ses bornes. Il en résulte, en première approximation, une tension indépendante de la température sur le nœud N3 qui est d'environ la valeur de la bande interdite du silicium soit 1,26 V. Les résistances R3 et R4 agissent ensuite comme un pont diviseur de tension pour obtenir une tension de référence sur le nœud de sortie NOUT.
Le circuit de génération 110 comprend deux points de fonctionnements stables. L'un de ces points de fonctionnements donne un courant nul sur le nœud de sortie NOUT. Le circuit de démarrage 120 permet d'éviter ce point de fonctionnement en mettant temporairement la borne de commande du transistor MP4 à la masse pour permettre un fonctionnement du circuit de génération 110 avec un courant nominal.
La figure 2 représente un bloc du dispositif de la figure 1. Plus particulièrement, la figure 2 représente un exemple de circuit de démarrage 220.
Le circuit de démarrage 220 représenté comprend une source de courant 222 reliant la borne d'application de la tension d'alimentation Vcc à un nœud N20. Un transistor MN1, par exemple de type NMOS, relie le nœud N20 à la masse.
Le circuit de démarrage 220 comprend en outre un transistor MP21, par exemple de type PMOS, reliant la borne d'application de la tension d'alimentation Vcc à un nœud N21. La borne de commande du transistor MP21 est reliée, préférentiellement connectée, à la borne de commande du transistor MP2 du circuit de génération 110 de sorte à former un miroir de courant.
Le circuit de démarrage 220 comprend également un transistor MN2, par exemple de type NMOS, reliant le nœud N21 à la masse. Les bornes de commande des transistors MN2 et MN1 sont reliées, préférentiellement connectées, entre elles et au nœud N20.
Un autre transistor MPST, par exemple de type PMOS, relie le nœud N2, du circuit de génération 110, à la masse. Le transistor MPST a un nœud de commande relié, préférentiellement connecté, au nœud N21.
Pour démarrer, un transistor MNP1 est ouvert, c'est-à-dire non passant. La tension grille-source du transistor MN2 est définie par le courant I0 de la source de courant 222 à travers le transistor MN1. Le nœud N21 est ensuite mis à la masse. La tension drain-source du transistor MPST est réduite de quelques mV et le nœud N2 est mis à la masse. La tension grille source du transistor MP4 est ainsi considérablement augmentée ce qui abaisse la résistance entre son drain et sa source. Un important courant parcourt ainsi les résistances R3 et R4 ce qui augmente en retour la tension au nœud N3. Puisque la tension au nœud N3 a augmenté, un courant peut passer à travers les transistors Q1 et Q2 ce qui abaisse la tension au nœud N4. Le circuit de génération 110 a ainsi démarré. Le transistor MP21 copie le courant qui circule à travers les transistors Q1 et Q2 et qui est supérieur au courant à travers le transistor MN2. Le nœud N21 a une tension qui augmente jusqu'à Vcc ce qui ouvre le transistor MPST. Cela a pour effet d'éteindre le circuit de démarrage 220.
L'exemple de la figure 2 permet certes le démarrage du circuit de génération 110 mais il entraîne un important pic de courant, par exemple supérieur à dix fois le courant nominal, ainsi qu'une tension de transition importante, sur les nœuds N5 et NOUT au démarrage avant que la tension ne se stabilise.
De plus, des oscillations peuvent apparaître au démarrage.
La figure 3 représente un bloc du dispositif de la figure 1. Plus particulièrement, la figure 3 représente un exemple du circuit de démarrage.
Le circuit de démarrage 320 représenté comprend une source de courant 322 reliant la borne d'application de la tension d'alimentation Vcc à un nœud N30. Un transistor QB1, par exemple de type bipolaire NPN ou NMOS, relie le nœud N30 à la masse. Le nœud N30 est relié, préférentiellement connecté, à la borne de commande du transistor QB1.
Le circuit de démarrage 320 comprend en outre un transistor QB2, par exemple de type bipolaire NPN ou NMOS, reliant le nœud N2 au nœud NT du circuit de génération 110. Les bornes de commande des transistors QB1 et QB2 sont reliées, préférentiellement connectées, entre elles et au nœud N30.
Au démarrage, un courant est fourni par la source de courant 322 afin de décharger la capacité Cc du circuit de génération 110. Le nœud N2 est ainsi connecté au nœud NT (qui est proche de la masse). Le courant à travers les résistances R1 et R2 augmente, ce qui induit une baisse progressive de la tension base émetteur qui résulte en une réduction du courant de démarrage. Lorsque le circuit de génération est démarré, la tension base-émetteur du transistor QB2 est suffisamment basse pour rendre le transistor QB2 non-passant et aucun courant ne le parcourt.
Le circuit de démarrage 320 permet de limiter le pic de courant au démarrage en comparaison avec le circuit 220.
Néanmoins la durée d'établissement d'un signal stable sur le nœud de sortie NOUT peut atteindre 20 µs alors qu'il serait souhaitable d'obtenir une stabilité en moins de 5 µs. En effet, lorsque la tension au nœud NT atteint quelques dizaines de mV alors le transistor QB2 est pincé ce qui limite sa capacité à décharger la grille du transistor MP4.
Afin de pallier aux inconvénients des exemples des circuits de démarrage des figures 2 et 3, les modes de réalisation prévoient un circuit de démarrage du circuit de génération dont un miroir de courant comporte un premier transistor MOS, le circuit de démarrage comportant :

un deuxième transistor et un troisième transistor en miroir de courant dont les bornes de commande sont reliées par une première résistance; et
un quatrième transistor MOS entre une borne d'application d'une tension d'alimentation et une borne de commande du deuxième transistor, le quatrième transistor MOS étant monté en miroir de courant sur le premier transistor MOS.

Cela permet de limiter les surcharges de courant au démarrage mais permet également de limiter la durée d'établissement d'un signal stable sur le nœud de sortie NOUT dans un temps de l'ordre de 5 µs.
La figure 4 représente un bloc du dispositif de la figure 1. Plus particulièrement, la figure 4 représente un mode de réalisation de circuit de démarrage.
Le circuit de démarrage 420 représenté comprend une source de courant 422 reliant la borne d'application de la tension d'alimentation Vcc à un nœud N1. Dans un exemple non-illustré, la source de courant est en dehors du circuit de démarrage. Un transistor MNR, par exemple de type bipolaire NPN ou NMOS, relie le nœud N1 à la masse.
Dans l'exemple représenté, le circuit de démarrage comprend un transistor MNP, par exemple de type bipolaire NPN ou NMOS, reliant le nœud N2 au nœud NT du circuit de génération 110. Une résistance ROFF relie, préférentiellement connecte, les bornes de commande des transistors MNR et MNP. Dans un exemple, la résistance ROFF est comprise entre 100 kOhms et 900 kOhms. Le nœud N1 est relié, préférentiellement connecté, à la borne de commande du transistor MNP.
Dans l'exemple représenté, le circuit de démarrage 420 comprend un transistor MP1, par exemple de type PMOS, reliant la borne d'application de la tension Vcc à la borne de commande NB du transistor MNR. La borne de commande du transistor MP1 est reliée, préférentiellement connectée, au nœud N4 du circuit de génération 110, c'est-à-dire reliée, préférentiellement connectée, aux bornes de commande des transistors MP2 et MP3 de sorte à former un miroir de courant avec ces derniers.
Dans l'exemple représenté, le drain, autrement dit une des bornes de conduction, du transistor MP1 est connecté directement à la borne de commande NB du transistor MNR.
Dans un exemple facultatif, la taille du transistor MNP est au moins N fois supérieure à celle du transistor MNR, N étant compris entre 2 inclus et 10 inclus. Dans le texte, la taille d'un transistor MOS est par exemple l'aire de sa grille ou le rapport largeur sur longueur. Il est possible par exemple d'obtenir une taille de transistor N fois plus élevée en mettant N transistors en parallèle. Cela permet d'abaisser le temps de stabilisation de la tension de sortie.
Dans un exemple facultatif, le transistor MNR relie le nœud N1 à la masse par l'intermédiaire d'une résistance RB. Dans un exemple, la résistance RB a une valeur telle que la chute de tension soit la même que sur le nœud NT. Dans un exemple, la résistance RB a une valeur égale à la valeur de la résistance R2 multipliée par N. Cela permet d'éviter que la tension entre les nœuds N1 et NT ne baissent trop rapidement pendant le démarrage. Le courant est alors N fois supérieur par rapport à l'exemple de la figure 3. Cela permet d'abaisser le temps de stabilisation de la tension de sortie. Dans un exemple, la résistance RB est comprise entre 0 Ohms et 900 kOhms.
La mise en route du circuit de démarrage 420 est par exemple globalement similaire à celle de la figure 3 sauf, que pour la déconnexion du circuit de démarrage, le transistor MP1 recopie le courant et injecte le courant dans la résistance ROFF ce qui réduit en conséquence la tension présente sur la borne de commande du transistor MNP de plusieurs centaines de mV, par exemple entre 100 mV et 1 V, c'est-à-dire sous son seuil, ce qui rend le transistor MNP non-passant rapidement. Le circuit de démarrage est ainsi déconnecté sans surcharge et plus rapidement en comparaison des exemples des figures 2 et 3.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à la personne du métier. En particulier, les transistors MNR et MNP de l'exemple de la figure 4 pourraient être des transistors bipolaires, par exemple de type NPN. La personne du métier pourra également inverser les types de transistors NMOS en PMOS, ou NPN en PNP, et inversement, en changeant les tensions associées et en arrangeant les circuits selon ses connaissances.
Enfin, la mise en œuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, le circuit de démarrage 420 pourrait être mis en œuvre par une personne du métier, avec un circuit de génération 110 différent de celui décrit à la figure 1 . Par exemple le circuit de génération pourrait être un circuit de type Brokaw, du moment qu'il contient un miroir de courant qui puisse être recopié avec le transistor MP1 et que le courant recopié entraîne une baisse de tension rendant le transistor MNP rapidement non-passant pour entraîner la déconnexion du circuit de démarrage.

Claims

Circuit de démarrage (420) d'un circuit de génération (110) d'une tension de référence à bande interdite dont un miroir de courant comporte un premier transistor MOS (MP2), comportant :
un deuxième transistor (MNR) et un troisième transistor (MNP) en miroir de courant dont les bornes de commande sont reliées par une première résistance (ROFF) ; et

un quatrième transistor MOS (MP1) entre une borne d'application d'une tension d'alimentation (Vcc) et une borne de commande (NB) du deuxième transistor (MNR), le quatrième transistor MOS (MP1) étant monté en miroir de courant sur le premier transistor MOS (MP2).
Procédé de démarrage d'un circuit de génération d'une tension de référence à bande interdite (110) dont un miroir de courant comporte un premier transistor MOS (MP2, MP3), le procédé comportant la déconnexion d'un circuit de démarrage (420) du circuit de génération (110), ayant :
un deuxième transistor (MNR) et un troisième transistor (MNP) en miroir de courant dont les bornes de commande sont reliées par une première résistance (ROFF), et

un quatrième transistor MOS (MP1) entre une borne d'application d'une tension d'alimentation (Vcc) et une borne de commande (NB) du deuxième transistor (MNR), le quatrième transistor MOS (MP1) étant monté en miroir de courant sur le premier transistor MOS (MP2) ;
par la mise en conduction du quatrième transistor (MP1).
Circuit de démarrage selon la revendication 1, ou procédé selon la revendication 2, dans lequel une source de courant (10) relie :
la borne d'application d'une tension d'alimentation (Vcc) à la borne de commande du troisième transistor (MNP) et,

la borne d'application d'une tension d'alimentation (Vcc) à un nœud de conduction du deuxième transistor (MNR).
Circuit selon la revendication 1 ou 3, ou procédé selon la revendication 2 ou 3, dans lequel le deuxième transistor (MNR) relie la borne de commande du troisième transistor (MNP) à la masse par l'intermédiaire d'une deuxième résistance (RB).
Circuit selon l'une quelconque des revendications 1 ou 3 ou 4, ou procédé selon l'une quelconque des revendications 2 à 4, dans lequel la taille du troisième transistor (MNP) est au moins N fois supérieure à celle du deuxième transistor (MNR), N étant compris entre 2 inclus et 10 inclus.
Circuit selon l'une quelconque des revendications 1 ou 3 à 5, ou procédé selon l'une quelconque des revendications 2 à 5, dans lequel le deuxième et le troisième transistors (MNR, MNP) sont de type NMOS, et le quatrième transistor (MP1) est de type PMOS.
Circuit selon l'une quelconque des revendications 1 ou 3 à 6, ou procédé selon l'une quelconque des revendications 2 à 6, dans lequel le deuxième et le troisième transistors (MNR, MNP) sont de type bipolaire et le quatrième transistor (MP1) est de type PMOS.
Circuit selon l'une quelconque des revendications 1 ou 3 à 7, ou procédé selon l'une quelconque des revendications 2 à 7, dans lequel une borne de conduction du quatrième transistor (MP1) est connectée directement à la borne de commande (NB) du deuxième transistor (MNR).
Dispositif (100) de génération d'une tension de référence à bande interdite, comprenant le circuit de démarrage (420) selon l'une quelconque des revendications 1 ou 3 à 8, et un circuit de génération (110) d'une tension de référence à bande interdite comprenant une première branche (102) ayant le premier transistor (MP2) en série avec un cinquième transistor (Q1) bipolaire.
Dispositif (100) selon la revendication 9, dans lequel le circuit de génération (110) d'une tension de référence à bande interdite comprend :
une troisième résistance (R2), reliée à la masse, en série avec une quatrième résistance (R1) reliée à l'émetteur du cinquième transistor (Q1) ;

la troisième résistance (R2) étant configurée pour recevoir une tension (Vptat) proportionnelle à la température absolue entre ses bornes, et la quatrième résistance (R1) configurée pour recevoir une tension (Vctat) complémentaire à la température absolue entre ses bornes.
Dispositif (100) selon la revendication 10, dans lequel :
le quatrième transistor MOS (MP1) a une borne de commande reliée à une borne de commande du premier transistor (MP2) ; et

le troisième transistor (MNP) relie, un point milieu (N2) des premier et cinquième transistors (MP2, Q1), à un point milieu (NT) des troisième et quatrième résistances (R2, R1) du circuit de génération (110).
Dispositif selon l'une quelconque des revendications 9 à 11, dans lequel le circuit de génération (110) comprend une deuxième branche (103) ayant un sixième transistor (MP3) en série avec un septième transistor (Q2) bipolaire, les bornes de commande des cinquième et septième transistors (Q1, Q2) étant reliées ensemble à un premier nœud (N3), et les bornes de commande des premier, quatrième et sixième transistors (MP2, MP1, MP3) étant reliées ensemble.
Dispositif selon la revendication 12, dans lequel le point milieu (N4) des sixième et septième transistors (MP3, Q2) est relié aux bornes de commande des premier, quatrième et sixième transistors (MP2, MP1, MP3).
Dispositif selon la revendication 12 ou 13, dans lequel le circuit de génération (110) comprend une troisième branche (104) ayant :
un huitième transistor (MP4) reliant la borne d'application d'une tension d'alimentation (Vcc) à un nœud de sortie (NOUT) du circuit de génération (110), la borne de commande du huitième transistor (MP4) étant reliée au point milieu (N2) des premier et cinquième transistors (MP2, Q1) ;

une cinquième résistance (R4) reliant le premier nœud (N3) à la masse ; et

une sixième résistance (R3) reliant le nœud de sortie (NOUT) au premier nœud (N3).
Dispositif selon la revendication 14 dans sa dépendance à la revendication 9, dans lequel une capacité (Cc) relie le point milieu (N2) des premier et cinquième transistors (MP2, Q1) et le nœud de sortie (NOUT).
Dispositif selon la revendication 14 ou 15, dans lequel le premier, le sixième et le huitième transistor (MP2, MP3, MP4) sont de type PMOS.
Dispositif selon l'une quelconque des revendications 10 dans sa dépendance à la revendication 4, ou 11 à 16 dans leur dépendance à la revendication 4 et à la revendication 10, dans lequel la deuxième résistance (RB) a une valeur égale à la valeur de la troisième résistance (R2) multipliée par N.
Dispositif selon l'une quelconque des revendications 12, ou 13 à 17 dans leur dépendance à la revendication 12, dans lequel la taille du cinquième transistor (Q1) est au moins M fois supérieure à celle du septième transistor (Q2), M étant compris entre 2 inclus et 10 inclus.
Procédé d'utilisation du dispositif (100) selon l'une quelconque des revendications 9 à 18, comprenant le démarrage du circuit de génération (110) en utilisant le circuit de démarrage (420) puis l'arrêt du circuit de démarrage (420).