EP4639628A1 - Procédé de fabrication d'une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée - Google Patents

Procédé de fabrication d'une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée

Info

Publication number
EP4639628A1
EP4639628A1 EP23828209.9A EP23828209A EP4639628A1 EP 4639628 A1 EP4639628 A1 EP 4639628A1 EP 23828209 A EP23828209 A EP 23828209A EP 4639628 A1 EP4639628 A1 EP 4639628A1
Authority
EP
European Patent Office
Prior art keywords
zone
plate
level
structured
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23828209.9A
Other languages
German (de)
English (en)
Inventor
Carine Ladner
Emilie Bourjot
Alice Bond
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP4639628A1 publication Critical patent/EP4639628A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers

Definitions

  • the present invention mainly concerns the field of 3D interconnection technologies for microelectronics, but can be concerned with any type of applications requiring a strong wettability contrast at the micrometric scale.
  • the present invention relates more particularly to the technique of self-assembly of chips by hybrid bonding into wafer chips (or Die-To-Wafer (DTW) according to Anglo-Saxon terminology).
  • the present invention finds a particularly advantageous application in the self-assembly of microelectronics components for their 3D integration.
  • the invention may relate to the self-assembly of other types of chips than microelectronic chips, and in particular the self-assembly of microsystems, biological chips, fluidic devices, optical devices, etc.
  • Chip-to-wafer (or Die-To-Wafer (DTW)) type transfer techniques are particularly interesting for heterogeneous 3D integration which offers the advantage of assembling different technologies on the same reception circuit or equivalently on a same functionalized reception plate.
  • Transfer processes by Pick&Place English expression corresponding to a seizure then a placement of the chip
  • the chips are taken by a robot and aligned one by one on a plate (or “wafer” according to the Anglo-Saxon terminology) of home (hereinafter also called 'target plate').
  • the alignment precision is inversely proportional to the transfer rate
  • self-assembly consists of depositing a drop of water on a transfer zone of a chip which is hydrophilic and then approaching the chip so as to obtain its self-alignment thanks to the capillary forces between the two surfaces present on either side of the drop.
  • This technique can make it possible to gain both alignment precision and transfer rate.
  • the transfer of chips can also be carried out individually or collectively.
  • Self-assembly therefore requires adaptations of the usual integration of chip-to-wafer bonding (DTW), including the definition of hydrophilic and hydrophobic zones on the target wafer, preferably with a strong surface energy contrast between the two.
  • DTW chip-to-wafer bonding
  • hydrophilic, hydrophobic and super-hydrophobic characteristics of the surfaces are characterized by their drop angle value which are respectively less than 90°, between 90 and 120°, and greater than 120°.
  • one of the ways of creating this wettability contrast is to generate: a. a step (or “mesa” according to Anglo-Saxon terminology) 15, generally several micrometers thick, on the surface 10 of the reception plate 1, of so that the upper surface of the step 15 constitutes a reception zone 101 of a chip, and/or b. a step, generally several micrometers thick, on the surface of each chip to be transferred, and/or c.
  • a chemical contrast between each reception zone 101 on the surface of the reception plate 1 and the inter-chip zone 102 which surrounds each reception zone 101, or even between the reception zone 101 on the surface of the plate reception 1 and the rest of the surface of the reception plate 1, by means of a hydrophilic layer 1000 on the upper surface of each step, and/or d.
  • a chemical contrast between the reception zones 101 on the surface of the reception plate 1 and the inter-chip zones 102, by means of a hydrophobic layer 1001 which covers at least the inter-chip zones 102 and the case where applicable, the perimeter of each step 15.
  • a wettability contrast between the reception zones of the chips to be transferred and the zones which surround these reception zones it is still possible to generate, at least at the level of the zones which surround the reception zones, a micro- or nano-structured surface, that is to say a surface presenting a micro- or nano-roughness, in particular creating the conditions for observing a lotus effect.
  • a micro- or nano-structured surface that is to say a surface presenting a micro- or nano-roughness
  • the process described in the aforementioned article requires access to substrate silicon in inter-chip areas, which may involve having to remove all materials deposited on the target wafer during circuit fabrication. .
  • This can be complicated and expensive depending on the complexity of the material stacks, particularly in the upper levels of the host plate which are usually functionalized to be used as interconnection levels between the target plate and the chips.
  • An object of the present invention is therefore to propose a method of manufacturing a plate, comprising a main surface having at least one solid zone and a micro- or nano-structured zone having, between them, a wettability contrast greater than 90 °, and preferably greater than 120°, each micro- or nano-structured zone extending around a solid zone, which makes it possible to overcome at least one of the disadvantages of the prior art.
  • An object of the present invention is more particularly to propose such a process leading to the manufacture of a plate suitable for the self-assembly of chips by hybrid bonding of the chip-to-plate type.
  • a method of manufacturing a plate comprising a main surface having at least one solid zone and a micro- or nano-structured zone having, between them, a wettability contrast greater than 90°, and preferably greater than 120°, each micro- or nano-structured zone extending around a solid zone, the method comprising the following steps: a. Providing a substrate comprising a first level based on a semiconductor material and a second level based on a dielectric material, the second level extending over the first level, b.
  • a layer based on a sacrificial material such as a resin, having at least a first zone over which extends a solid layer based on said sacrificial material and a second zone presenting a surface structured by a plurality of micrometric or nanometric pads based on said material sacrificial, each first zone being surrounded by a second zone and each first zone extending over a surface, of at least one order of magnitude, greater than a micrometric or nanometric surface on which each pad based on said material extends sacrificial, then c.
  • a sacrificial material such as a resin
  • Etch a part of the layer based on said sacrificial material previously formed and a part of the second level of the substrate, so as to form, in the second level of the substrate, said at least one solid zone at the level of each first zone and each micro zone - or nano-structured at the level of each second zone, each micro- or nano-structured zone presenting a plurality of pads based on said dielectric material which corresponds to the plurality of pads based on said sacrificial material.
  • the shape, size and density of the pads made of a dielectric material are perfectly controlled and adjustable since they are determined by the pattern drawn by the layer based on said sacrificial material.
  • the distance between the solid zone and the micro- or nano-structured zone is also perfectly controlled and adjustable since it is defined by the pattern drawn by the layer based on said sacrificial material; and/or b.
  • This avoids generating a solid zone, or step, having a very large thickness on the surface of the plate, this step still being obtained so as to contribute to achieving a strong contrast in wettability between the zone full (or step) and the micro- or nano-structured zone.
  • the first aspect of the invention may also have at least one of the following characteristics which may be taken separately or in combination:
  • the engraving can be continued, by over-etching, until complete removal of the pads based on said sacrificial material.
  • the difference in size (of an order of magnitude) between each solid layer based on said sacrificial material and each pad based on said sacrificial material explains why the sacrificial material constituting the pads based on said sacrificial material is consumed more quickly by the etching than the sacrificial material constituting each first zone by a “faceting” phenomenon which consists of lateral consumption of the sacrificial material which is added to its consumption from above.
  • faceting which consists of lateral consumption of the sacrificial material which is added to its consumption from above.
  • the faceted head of the studs obtained following over-etching advantageously makes it possible to achieve a drop angle substantially equal to 160°. A better hydrophobic effect is therefore obtained.
  • the formation of the layer based on said sacrificial material may include a photolithography step. It then appears that it is sufficient to apply, on the substrate provided, a single level of photolithography to obtain a plate presenting at least two zones having, between them, a wettability contrast greater than 90°, and preferably greater than 120°.
  • the etching step to generate microroughness is then a standard and perfectly mastered microelectronics technique, which generates neither defects nor particles. It is very easy to integrate into a manufacturing process for a host plate intended for the transfer of chips by hybrid bonding of the chips and uses the same types of equipment as the manufacturing techniques for the supplied substrate.
  • the etching can be stopped before obtaining complete removal of the layer based on said sacrificial material to the right of each first zone, the layer based on said sacrificial material remaining to the right of each first zone preferably having a thickness between 100 nm and 5 pm.
  • the etching includes exposure to plasma etching or ion etching.
  • the manufacturing process according to the first aspect of the invention may further comprise, following etching, the deposition of a layer, preferably compliant, based on a hydrophobic material, below "layer hydrophobic”.
  • the hydrophobic material from which the hydrophobic layer is made is preferably based on at least one polymer. It comprises for example a fluorosilane polymer at 0.1% by weight in a hydrofluoroether carrier solvent.
  • the deposition of the hydrophobic layer includes a centrifugal coating step (or “spin coating” according to Anglo-Saxon terminology) or a plasma deposition step.
  • the manufacturing method according to the first aspect of the invention may further comprise a step of removing part of the layer based on said sacrificial material which remains in line with the first zone after etching, of so as to expose a surface of the second level of the substrate which is located to the right of each first zone.
  • the deposition of the hydrophobic layer can be implemented before the complete removal of the part of the base layer. of said sacrificial material which remains to the right of the first zone after engraving.
  • the complete removal (or “lift-off” according to Anglo-Saxon terminology) of the part of the layer based on said sacrificial material which remains in line with the first zone results in the removal of the layer based on a material hydrophobic to the right of the solid zone. Therefore, as long as the material on which the second level of the substrate is made is hydrophilic, the wettability contrast between the solid zone (or step) and the micro- or nano-structured zone is advantageously significantly increased.
  • the plate can constitute a reception plate intended for the transfer of microelectronics components, such as microelectronic chips, by hybrid bonding, each solid zone being intended to accommodate a microelectronics component and each micro-zone or nano-structured being intended to constitute at least part of a zone between microelectronics components.
  • microelectronics components such as microelectronic chips
  • the second level of the substrate comprising at least one level of electrical interconnections extending at least to the right of each solid zone and extending where appropriate from a solid zone to a micro- or nano zone -structured adjacent
  • the engraving can be stopped before reaching said at least one level of electrical interconnections.
  • a second aspect of the invention relates to a plate comprising a main surface having at least one solid zone and a micro- or nano-structured zone having, between them, a wettability contrast greater than 90°, and preferably greater than 120° , each micro- or nano-structured zone extending around a solid zone, the plate comprising a substrate which comprises a first level based on a semiconductor material and a second level based on a dielectric material, the second level extending over the first level, said at least one solid zone and each micro- or nano-structured zone being formed in the second level of the substrate and each micro- or nano-structured zone having a plurality of base pads of said dielectric material, the plate being essentially such that the pads based on said dielectric material have faceted ends.
  • the plate according to the second aspect of the invention makes it possible to obtain an even greater wettability contrast relative to that offered by a plate supporting studs each taking the form of a pillar whose section remains substantially constant from the base to at the top.
  • a third aspect of the invention relates to a method of self-assembly of microelectronics components using a plate according to the second aspect of the invention.
  • a plurality of microelectronics components such as microelectronic chips, are self-assembled on the plate by hybrid chip-to-plate bonding.
  • a fourth aspect of the invention relates to an assembly comprising a plate according to the second aspect of the invention and a plurality of microelectronics components, such as microelectronic chips, assembled on the plate by hybrid bonding.
  • Figure 1 schematically represents a sectional view of part of an embodiment of a reception plate according to the prior art.
  • Figure 2 schematically represents a sectional view of a part of an embodiment of a docking plate according to the invention and a microelectronic chip located opposite the surface of the docking plate via which the microelectronic chip is intended to be assembled by hybrid bonding to the docking plate.
  • FIGS 3A to 3E schematically illustrate the different stages of an embodiment of the process for manufacturing the reception plate illustrated in Figure 2.
  • Figure 4A schematically illustrates a top view of one embodiment of a reception plate according to the invention.
  • Figure 4B illustrates an enlargement on four pads made of a dielectric material of the embodiment of the docking plate according to the invention which is illustrated in Figure 4A.
  • Figures 5A and 5B represent perspective photos of pads made of a dielectric material obtained by implementing an embodiment of the manufacturing process according to the first aspect of the invention, respectively without over-etching and with over-etching.
  • Figure 6A represents a perspective photo of a portion of a docking plate according to the invention comprising pads made of a dielectric material and covered with a layer of a hydrophobic material which were obtained by implementing an embodiment of the manufacturing process according to the first aspect of the invention.
  • Figure 6B represents a perspective photo of a portion of a reception plate according to the invention comprising a reception step obtained by implementing an embodiment of the manufacturing method according to the first aspect of the invention, the layer hydrophobic covering the sides of the step and the bottom of the main surface of the substrate, but not the upper surface of the step.
  • Figure 7 schematically represents a sectional view of part of an embodiment of a docking plate according to the invention and of a microelectronic chip located opposite the surface of the plate. reception via which the microelectronic chip is intended to be assembled by hybrid bonding to the reception plate.
  • Figure 7 corresponds substantially to Figure 2, except that it also represents the levels of electrical interconnections of the docking plate and the microelectronic chip.
  • the dielectric material based on which the second level of the supplied substrate is made is an oxide of the material based on which the first level of the substrate is made up.
  • the material from which the first level of the substrate and/or the second level of the substrate is made is chosen from: silicon, germanium, sapphire, etc.
  • the photolithography step comprises the following substeps: a. Deposit a layer based on said sacrificial material, for example based on a photosensitive resin, full on the exposed surface of the second level of the substrate provided, b. Exposing the layer based on said sacrificial material to light radiation through a photolithography mask structured so as to define a negative or a positive of a micro-structuring of said layer based on said sacrificial material, then c. Chemically etch the layer based on said sacrificial material so as to obtain the micro-structuring of said layer based on said sacrificial material.
  • the formation of the layer based on said material sacrificial comprises a screen printing step or an electron beam photolithography step.
  • the deposition of the hydrophobic layer can be configured so that the hydrophobic layer covers each pad based on said dielectric material and each space between the pads based on said dielectric material with the same plurality, or if necessary, of the lateral edges of each solid zone.
  • the layer based on said sacrificial material can be formed so as to have a substantially constant thickness of between 200 nm and 5 pm, preferably between 500 nm and 1.5 pm, and even more preferably substantially equal to 800 nm.
  • the layer based on said sacrificial material can be formed so that each solid zone has at least one transverse dimension of between 100 pm and 20000 pm, preferably between 500 pm and 5000 pm , and even more preferably substantially equal to 2000 pm.
  • the layer based on said sacrificial material can be formed so that two pads adjacent to each other of the same plurality are spaced apart by a distance of between 100 nm and 1 pm , preferably between 200 nm and 800 nm, and even more preferably substantially equal to 500 nm.
  • the etching is configured so that each pad based on said dielectric material has a height of between 100 nm and 5 pm, preferably between 400 nm and 2.5 pm, and again more preferably substantially equal to 1 pm.
  • the pads based on said dielectric material of each plurality can be distributed in a matrix manner over the micro- or nano-structured zone concerned and/or can have octagonal-shaped sections of characteristic size substantially equal to 500 nm and/or or are spaced apart by a minimum distance substantially between 300 nm and 1 pm.
  • the plate can further comprise a hydrophobic layer covering each pad based on said dielectric material and each space between the pads based on said dielectric material of the same plurality, or even where appropriate lateral edges of each solid zone, and not covering said at least one solid zone.
  • each pad based on said dielectric material may have a height of between 100 nm and 5 pm, preferably between 400 nm and 2.5 pm, and even more preferably substantially equal to 1 pm, and/or b.
  • each pad based on said dielectric material may have at least one transverse dimension of between 100 nm and 2 pm, preferably between 200 nm and 1 pm, and even more preferably substantially equal to 500 nm, and/or c.
  • two pads based on said dielectric material adjacent to each other of the same plurality can be spaced between them by a distance of between 100 nm and 1 pm, preferably between 200 nm and 800 nm, and even more preferably substantially equal to 500 nm .
  • the plate can constitute a reception plate intended for the transfer of microelectronics components, such as microelectronic chips, by hybrid bonding, each solid zone being intended to accommodate a component of the microelectronics and each micro- or nano-structured zone being intended to constitute at least part of a zone between components of the microelectronics.
  • the second level of the substrate can comprise at least one level of electrical interconnections extending at least to the right of each solid zone and extending where appropriate from a solid zone to an adjacent micro- or nano-structured area, the electrical interconnections flush with the second level of the substrate from an exposed surface of each solid area and extending from each solid area at least to the adjacent micro- or nano-structured area , and extending more particularly below the plurality of pads based on said dielectric material of said adjacent micro- or nano-structured zone, being encapsulated in the dielectric material based on which the second level of the substrate is constituted.
  • hybrid bonding we mean a bond obtained between hybrid surfaces, that is to say between surfaces composed of several materials. In the case of 3D interconnects, these materials can be Cu (for electrical contacts) and SiO2 (to insulate the contacts from each other). Hybrid bonding can be carried out in wafer-to-wafer mode or in die-to-wafer mode.
  • a stud having a faceted end is meant a stud whose cross section evolves by decreasing from its base or from a non-zero distance at its base, and up to its end opposite its base.
  • the stud may have an end in the shape of an ogive or a pinhead.
  • a “micro- or nano-structured zone” we mean a zone presenting a micro-structuring, that is to say elements which are distinguished by their characteristic micro- or nano-metric size. It is essentially a question here of an area presenting a micro- or nano-structured surface.
  • a “full zone” is meant a zone defined as opposed to a micro- or nano-structured zone, such as a zone presenting a smooth (or flat) surface in the sense that its roughness is much lower, for example at least one order of magnitude, to the roughness linked to the micro-structuring of the surface of the micro- or nano-structured zone.
  • the solid area has a surface roughness less than 0.3 nm.
  • a film based on a material A we mean a film comprising this material A and possibly other materials.
  • a parameter “substantially equal/greater/less than” a given value we mean that this parameter is equal/greater/less than the given value, to plus or minus 20%, or even 10%, close to this value.
  • this parameter is at least equal to the smallest given value, plus or minus 20%, or even 10%, close to this value, and at most equal to the largest large given value, plus or minus 20%, or even 10%, close to this value.
  • the first aspect of the invention relates to a method of manufacturing a plate 1 comprising a main surface 10 having at least one solid zone 101 and a micro- or nano-structured 102, below “structured zone 102”. These zones present a wettability contrast between them, which is defined as the difference between the drop angle a associated with the solid zone 101 and the drop angle p associated with the structured zone 102, greater than 90°, and preferably above 120°. Furthermore, each structured zone 102 extends around a solid zone 101.
  • the invention is described in the context of its main application, that is to say in the context of an application to the self-assembly of microelectronic components 2 on the plate 1 by hybrid bonding of the chip-to-plate type, the invention is not however limited to this application.
  • the first step of this method consists of providing a substrate 11 comprising a first level 111 based on a semiconductor material and a second level 112 based on a dielectric material, the second level 112 extending over the first level 111, so as to present an exposed surface 1121.
  • the semiconductor material based on which the first level 111 is made is silicon and the dielectric material based on which the second level 112 is made is silicon. silicon oxide.
  • the dielectric material from which the second level of the supplied substrate is made is not necessarily an oxide of the material from which the first level of the substrate is made.
  • the second level 112 of the substrate 11 has a thickness e less than 10 pm; this thickness e will also be greater than the height of the pads 131 based on the dielectric material that the process makes it possible to manufacture on the surface of substrate 11; it will even, if necessary, be greater than the height of the pads 131 and the height of a level of electrical interconnections 110 buried in the dielectric material of the second level 112 (Cf. figure 7).
  • the dielectric pads 131 can in fact be intended to be formed in an upper layer of the second level 112 of the substrate 11 which is free from any electrical interconnection, so that their formation makes it possible to preserve the integrity of said electrical interconnections when they exist. .
  • the method according to the first aspect of the invention further comprises the formation, on the exposed surface 1121 of the second level 112 of the substrate 11, of a layer based on a sacrificial material 12, here below “sacrificial layer 12”.
  • the sacrificial material may be a resin, and more particularly a photosensitive or thermosetting or electrosensitive resin (in the case of electronic photolithography).
  • the sacrificial layer 12 is formed so as to present a first zone 1201 over which extends a solid layer 121 based on said sacrificial material and a second zone 1202 over which extends a plurality of micrometric or nanometric pads 122 based on said material sacrificial, below “sacrificial plots 122”.
  • FIG 3B a second zone 1202 has been shown on either side of the first zone 1201, but Figure 3B illustrates a sectional view, and each first zone 1201 is in fact surrounded by a second zone 1202.
  • Figure 4A offers a top view of an embodiment of a plate 1 according to the second aspect of the invention in which it appears that each solid zone 101 is effectively surrounded by a structured zone 102, which supposes a corresponding distribution of each first zone 1201 and the second zone 1202 which surrounds it.
  • Figure 4A also makes it possible to illustrate that a reception surface of a micro-electronic component 2 is not necessarily circular or square, but can accommodate variations in shape, it being understood that it is predictable that the more significant the aspect ratio of this reception surface, the greater the risk of obtaining imprecise alignment of the micro-electronic component 2 on the reception surface.
  • each first zone 1201 extends over a surface greater than a micrometric or nanometric surface over which each sacrificial pad 122 extends.
  • the surface of each first zone 1201 is greater by at least one order of magnitude. to the surface on which each sacrificial pad 122 extends. Note here that, if, in the illustration provided in Figure 3B, all the sacrificial pads 122 have the same dimensions and are regularly spaced, any variation of this matrix arrangement is possible, provided that it allows the manufacture of a plate 1 according to the second aspect of the invention. It is particularly conceivable that the sacrificial layer 12 obeys a design allowing ultimately to have density gradients of dielectric pads 131 on the surface of a structured zone 102, which would make it possible to have wettability gradients between surfaces. spouses.
  • each first zone 1201 extends is intended to form a reception surface for a microelectronic component 2; its dimensions are therefore essentially constrained by the dimensions of said microelectronic component 2, or by those of a step formed on the surface of the microelectronic component 2 defining a transfer surface of said component on the plate 1.
  • the sacrificial layer 12 can be formed so that each solid zone 1201 has at least one transverse dimension of between 100 pm and 20000 pm, preferably between 500 pm and 5000 pm, and even more preferably substantially equal to 2000 pm .
  • the dimensions of the sacrificial pads 122 are for their part constrained by the desired objective achieved in terms of wettability contrast between solid zone 101 and structured zone 102 of the main surface of the plate 1.
  • the sacrificial pads 122 in fact have dimensions which predetermine those of the pads made of a dielectric material 131, below “dielectric pads 131”, which we describe below, and the dimensions of the spaces which separate, between them, these dielectric pads 131; these dimensions, defining the drop angle p on the surface of the micro-structuring produced by the dielectric pads 131, therefore influence the wettability contrast that the manufactured plate 1 will present.
  • each sacrificial pad 122 has at least one transverse dimension of between 100 nm and 2 pm, preferably between 200 nm and 1 pm, and even more preferably substantially equal to 500 nm, and/or b.
  • two sacrificial pads 122 adjacent to each other of the same plurality are spaced from each other by a distance of between 100 nm and 1 pm, preferably between 200 nm and 800 nm, and even more preferably substantially equal to 500 nm.
  • the sacrificial layer 12 is preferably formed so as to have a substantially constant thickness of between 200 nm and 5 pm, preferably between 500 nm and 1.5 pm, and even more preferably substantially equal to 800 nm.
  • the thickness of the sacrificial layer 12 determines, together with its nature and the etching method implemented, the height of the dielectric pads 131, and therefore influences the wettability contrast that will be obtained.
  • the manufacturing process according to the first aspect of the invention is however not limited thereto.
  • the sacrificial layer 12 could be formed so that the thickness of the sacrificial layer 12 on each solid zone 101 is greater than the height of the sacrificial pads 122, so for example that the over-etching described below can be pushed further. , without consuming all the sacrificial material present, before over-etching, on each solid zone 101.
  • the formation of the sacrificial layer 12 comprises a photolithography step, that is to say a standard, controlled and largely adjustable step, of the microelectronics.
  • a photolithography step can include the following substeps: a. Deposit a full layer based on said sacrificial material on the exposed surface 1121 of the second level 112 of the substrate 11 provided, b. Exposing the layer based on said sacrificial material to light radiation through a photolithography mask structured so as to define a negative or a positive of the desired micro-structuring of the layer based on said sacrificial material, then c. Chemically etch the layer based on said sacrificial material so as to obtain the desired micro-structuring.
  • the formation of the layer based on said sacrificial material comprises at least one screen printing step.
  • the method according to the first aspect of the invention further comprises the etching of a part of the sacrificial layer 12 previously formed and a part of the second level 112 of the substrate 11.
  • the etching is more particularly such that are formed, in the second level 112 of the substrate 12, a solid zone 100 at the level of each first zone 1201 and a structured zone 102 at the level of each second zone 1202, each structured zone 102 having a plurality of dielectric pads 131 which correspond , as announced above, to the plurality of sacrificial pads 122, and each dielectric pad 131 having a section whose dimensions and shape correspond to those of the sacrificial pad 122.
  • the sacrificial pads 122 have an octagonal section of characteristic size A equal to 500 nm between two opposite edges and are spaced by a minimum distance B of between 300 nm and 1 pm, the corresponding dielectric pads 131 will have the same octagonal section and will be spaced apart the same minimum distance.
  • Other shapes are obviously possible (rounds, squares, etc.).
  • the plurality of dielectric pads 131 extending from each structured zone 102 gives the exposed surface of the structured zone 102 its superhydrophobic character, creating the conditions for observing a lotus effect.
  • the superhydrophobic character conferred by the plurality of dielectric pads on the exposed surface of each structured zone 102 will be more or less pronounced depending on the way in which the etching is carried out.
  • pillars such as illustrated on the Figure 5A.
  • These pillars which each have a substantially constant section from their base to their top, can be identified with the dielectric pads 131.
  • each dielectric pad 131 has a shaped end ogive or pinhead, as illustrated in Figure 5B.
  • the etching can simply be continued, beyond what is done in a standard manner, until complete removal of the sacrificial pads 122 is obtained; we can then speak of over-engraving, as already mentioned above.
  • an etching step pushed sufficiently far, and more particularly pushed beyond the standard (which only provides for partial consumption of the sacrificial material), so that the sacrificial material constituting the sacrificial pads 122 is completely consumed by the sole etching, makes it possible to obtain dielectric pads 131 with pointed heads such as illustrated in FIG. 5B giving, to the structured zone 102, a superhydrophobic character, with a drop angle substantially equal to 160°, advantageously increased relative to that which would give, to the structured zone 102, dielectric pads with flat heads as illustrated in Figure 5A.
  • the extension of the engraving, beyond the standard, is preferably limited higher, at least for the two reasons given below.
  • the first of these two reasons is that it is in fact advantageous for the engraving to be stopped before obtaining complete removal of the sacrificial material to the right of each first zone 1201. In this way, at the end of the engraving, and more particularly in At the end of over-etching, a thickness of the sacrificial material remains in line with each first zone 1201, this thickness preferably being between 100 nm and 5 pm.
  • each dielectric pad 131 would be reduced in dimensions, and in particular in height; or it is preferable that the etching is configured so that each dielectric pad 131 has a height of between 100 nm and 5 pm, preferably between 400 nm and 2.5 pm, and even more preferably substantially equal to 1 pm.
  • the method according to the first aspect of the invention can further comprise, following etching, the deposition of a layer, preferably compliant, based on a hydrophobic material 14, below " hydrophobic layer 14".
  • the hydrophobic material on the basis of which the hydrophobic layer 14 is constituted, is preferably based on at least one polymer. It comprises for example a fluorosilane polymer at 0.1% by weight in a hydrofluoroether carrier solvent.
  • it may be the coating known under the trade name: Ultra Fine Grade Electronique NovecTM 1720 from 3MTM. Any material known for its hydrophobic properties in the context of the present invention can be considered, and the examples previously given are not limiting to the invention.
  • the deposition of the hydrophobic layer includes a centrifugal coating step (or “spin coating” according to Anglo-Saxon terminology) or a plasma deposition step.
  • the hydrophobic layer 14 advantageously makes it possible to contribute to increasing the wettability contrast between solid zone 101 and structured zone 102.
  • the deposition of the hydrophobic layer 14 is configured so that the hydrophobic layer 14 covers each dielectric pad 131 and each space 132 between the dielectric pads 131 or between the dielectric pads and the step 15 which constitutes the solid zone, or if necessary the lateral edges 1011 of said step 15.
  • the deposition of the hydrophobic layer 14 also results, in this case, in the covering of the sacrificial material remaining to the right of the first zone 1201, at least on its upper face and potentially on its sides; this situation is that illustrated in Figure 3D.
  • the method according to the first aspect of the invention can further comprise, preferably following the deposition of the hydrophobic layer 14, a step of removing what possibly remains of the sacrificial layer 12, and more particularly of the part of the sacrificial layer 12 which has been preserved to the right of the first zone 1201 following engraving.
  • This removal makes it possible to expose a surface 1000 of the second level 112 of the substrate 11 which is located to the right of each first zone 1201. Note here that this surface 1000 is also illustrated in Figures 2 and 7.
  • the plate as illustrated in Figure 3E corresponds to the plate as illustrated in Figure 2.
  • a plate 1 was manufactured which is suitable for the self-assembly of microelectronics components 2 on the plate 1 by hybrid chip-to-plate bonding.
  • Figure 7 makes it possible to illustrate a more specific case, and however not excluded from the above considerations, in which the second level 112 of the substrate 11 comprises at least one level of electrical interconnections 110 extending from a solid zone 101 to a structured zone 102. More particularly, the electrical interconnections are buried, or equivalently encapsulated, in the dielectric material based on which the second level 112 of the substrate 11 is made. The electrical interconnections are flush with the second level 112 of the substrate 11 from the exposed surface 1000 of each solid zone 101, to allow resumption of electrical contact with a micro-electronic component 2 intended to be carried on the solid zone 101.
  • the electrical interconnections are buried, or equivalently encapsulated, in the dielectric material based on which the second level 112 of the substrate 11 is constituted, at the level of each structured zone 102.
  • the depth at which these interconnections are buried determines the thickness of the second level 112 of the substrate 11 which can be dedicated to the formation of the dielectric pads 131, if it is desired that the etching does not alter the integrity of the buried interconnections.
  • the process of manufacturing according to the first aspect of the invention is compatible with a self-assembly process resulting in the transfer of microelectronics components electrically connected to each other in a functional manner via the docking plate 1, the level of electrical interconnections extending from a solid zone 101 to an adjacent structured zone 102, or even beyond. Preserving the integrity of the electrical interconnections in fact requires that the etching is stopped before the electrical interconnections are reached by it.
  • the level of electrical interconnections at the level of what is intended to form a structured zone 102 is covered with a sufficiently thick layer of dielectric material so that the dielectric pads 131 of the desired geometry can be etched in this layer, and does not require etching the electrical interconnections.
  • the height of the dielectric pads 131 obtained by implementing the method according to the first aspect of the invention is substantially equal to the height of the step 15 obtained by this same implementation.
  • the step 15 obtained by implementing the method according to the first aspect of the invention is advantageously reduced, and if this reduction does not increase the wettability contrast between the solid zone 100 and the structured zone 102 which surrounds it: a. it facilitates industrial integration of the process according to the first aspect of the invention, and b. the microroughness which the micro-structuring obtained by implementing the method according to the first aspect of the invention gives to the structured zone 102 makes it possible to largely compensate for the possible reduction in performance in terms of self-alignment which would result therefrom. .
  • the manufacturing method according to the first aspect of the invention therefore allows the manufacture of a plate 1 according to the second aspect of the invention, and more particularly a reception plate 1 intended for the transfer of microelectronic components 2 by bonding hybrid, each solid zone 101 being intended to accommodate a component of the microelectronics 2 and each structured zone 102 being intended to constitute at least part of a zone between components of the microelectronics 2.
  • such a plate 1 essentially comprises a main surface 10 having at least one solid zone 101 and a structured zone 102 having, between them, a wettability contrast greater than 90°, and preferably greater than 120°, each micro zone - or nano-structured 102 extending around a solid zone 101, the plate comprising a substrate 11 which comprises a first level 111 based on a semiconductor material and a second level 112 based on a dielectric material, the second level 112 extending over the first level 111, said at least one solid zone 101 and each structured zone 102 being formed in the second level 112 of the substrate 11 and each micro- or nano-structured zone 102 presenting a plurality of pads based on said dielectric material 131.
  • the dielectric pads 131 of the plate 1 have faceted ends 1311, for example as illustrated in Figure 5B, so as to obtain an even increased wettability contrast, and easily raised to a value greater than 120°, or even greater than 140°.
  • each dielectric pad 131 has a height of between 100 nm and 5 pm, preferably between 400 nm and 2.5 pm, and even more preferably substantially equal to 1 pm, and/or b. each dielectric pad 131 has at least one transverse dimension of between 100 nm and 2 pm, preferably between 200 nm and 1 pm, and even more preferably substantially equal to 500 nm, and/or c.
  • two dielectric pads 131 adjacent to each other of the same plurality are spaced apart from each other by a distance of between 100 nm and 1 pm, preferably between 200 nm and 800 nm, and even more preferably substantially equal to 500 nm, so as to confer on the surface of the structured zone 102 a superhydrophobic character, whether or not the dielectric pads 131, or even the space 132 between these pads, are covered with a hydrophobic coating 14.
  • the invention also relates, according to a third aspect, to the self-assembly process implementing the docking plate 1 according to the second aspect of the invention and the assembly 0 obtained by implementing the self-assembly process according to the third aspect of the invention.
  • the etching step making it possible to generate microroughness is a standard and perfectly mastered step in microelectronics, which does not generate defects or particles. It is very easy to integrate into a chip production process and uses the same types of equipment as the previous stages of said production process; and/or c. the shape, size and density of the dielectric pads 131 generated are perfectly controllable since they correspond to patterns drawn on the added photolithography level.
  • the distance between the receiving zone of chip 2 (hydrophilic zone) and the inter-chip zone (super-hydrophobic zone) is also adjustable since it is defined by the design of the sacrificial layer 12, this which is not the case for black silicon that can be obtained in the scientific article cited in the introduction; and/or d. it is not necessary to remove all the insulating and metallic materials constituting the electrical interconnections 110, which can be very numerous in the inter-chip areas and difficult to remove by etching given their variety; and/or e. we avoid generating a very significant step 15 on the surface of the chips and the receiving plate 1, this step still being obtained so as to contribute to achieving a strong contrast in wettability between the solid zone 101 and the structured zone 102.

Landscapes

  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Drying Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

Procédé de fabrication d'une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée L'invention concerne principalement le domaine des technologies d'interconnexion 3D pour la microélectronique, mais est concernée par toute application nécessitant un fort contraste de mouillabilité à l'échelle micrométrique. Le procédé proposé permet de fabriquer une plaque 1 comprenant une surface principale 10 présentant une zone pleine 101 et une zone micro- ou nano-structurée 102 ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone structurée 102 s'étendant autour d'une zone pleine 101, la plaque comprenant un substrat 11 qui comprend un premier niveau 111 à base d'un matériau semiconducteur et un deuxième niveau 112 à base d'un matériau diélectrique, la zone pleine et chaque zone structurée étant formées dans le deuxième niveau du substrat et chaque zone structurée présentant une pluralité de plots à base dudit matériau diélectrique 131, la plaque étant telle que les plots présentent des extrémités facettées.

Description

« Procédé de fabrication d’une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée »
DOMAINE TECHNIQUE DE L’INVENTION
La présente invention concerne principalement le domaine des technologies d’interconnexion 3D pour la microélectronique, mais peut être concernée par tout type d’applications nécessitant d’avoir un fort contraste de mouillabilité à l’échelle micrométrique.
La présente invention concerne plus particulièrement la technique d’auto-assemblage de puces par collage hybride en puces à plaque (ou Die-To-Wafer (DTW) selon la terminologie anglo-saxonne).
La présente invention trouve pour application particulièrement avantageuse l’auto- assemblage de composants de la microélectronique pour leur intégration 3D. Dans le cas de l’auto-assemblage, l’invention peut concerner l’auto-assemblage d’autres types de puces que des puces microélectroniques, et notamment l’auto-assemblage de microsystèmes, de puces biologiques, de dispositifs fluidiques, de dispositifs optiques, etc.
ETAT DE LA TECHNIQUE
Les technologies d’interconnexion 3D ont été développées pour augmenter le nombre de fonctionnalités par unité de surface. Les techniques de report de type puces à plaque (ou Die-To-Wafer (DTW)) sont particulièrement intéressantes pour l’intégration 3D hétérogène qui offre l’avantage d’assembler différentes technologies sur un même circuit d’accueil ou équivalemment sur une même plaque fonctionnalisée d’accueil.
Les procédés actuels de DTW sont divisés en deux catégories : a. Les procédés par report par Pick&Place (expression anglaise correspondant à une saisie puis un placement de la puce) : les puces sont prises par un robot et alignées une par une sur une plaque (ou « wafer » selon la terminologie anglo- saxonne) d’accueil (ci-dessous appelé aussi ‘plaque cible’). Toutefois, dans ces procédés, la précision d’alignement est inversement proportionnelle à la cadence de report ; et b. Les procédés par report par auto-assemblage : les puces sont reportées et préalignées grossièrement par un équipement de Pick&place vers la plaque d’accueil. L’alignement fin est réalisé par les forces de capillarité d’un liquide à l’interface entre la puce et une zone de report de la puce sur la plaque d’accueil.
Plus particulièrement, l’auto-assemblage consiste à déposer une goutte d’eau sur une zone de report d’une puce qui est hydrophile et à approcher ensuite la puce de sorte d’obtenir son auto-alignement grâce aux forces de capillarité entre les deux surfaces en présence de part et d’autre de la goutte. Cette technique peut permettre de gagner à la fois en précision d’alignement et en cadence de report. Le report de puces peut en outre être réalisé de manière individuelle ou collective.
L’auto-assemblage nécessite donc des adaptations de l’intégration usuelle du collage puces à plaque (DTW), avec notamment la définition de zones hydrophiles et hydrophobes sur la plaque cible, de préférence avec un fort contraste d’énergie de surface entre les deux.
Notons ici que les caractères hydrophile, hydrophobe et super-hydrophobe des surfaces se caractérisent par leur valeur d’angle de goutte qui sont respectivement inférieurs à 90°, compris entre 90 et 120°, et supérieurs à 120°.
En référence à la figure 1 , une des manières de créer ce contraste de mouillabilité (différence entre l’angle de goutte a de la zone de report 101 d’une puce et l’angle de goutte P de la zone 102 entourant la zone de report 101) est de générer : a. une marche (ou « mesa » selon la terminologie anglo-saxonne) 15, de plusieurs micromètres d’épaisseur en général, à la surface 10 de la plaque d’accueil 1 , de sorte que la surface supérieure de la marche 15 constitue une zone d’accueil 101 d’une puce, et/ou b. une marche, de plusieurs micromètres d’épaisseur en général, à la surface de chaque puce à reporter, et/ou c. un contraste chimique, entre chaque zone d’accueil 101 à la surface de la plaque d’accueil 1et la zone inter-puces 102 qui entoure chaque zone d’accueil 101 , voire entre la zone d’accueil 101 à la surface de la plaque d’accueil 1 et le reste de la surface de la plaque d’accueil 1 , au moyen d’une couche hydrophile 1000 sur la surface supérieure de chaque marche, et/ou d. un contraste chimique, entre les zones d’accueil 101 à la surface de la plaque d’accueil 1 et les zones inter-puces 102, au moyen d’une couche hydrophobe 1001 qui recouvre au moins les zones inter-puces 102 et le cas échéant le pourtour de chaque marche 15.
On peut ainsi obtenir des contrastes de mouillabilité de l’ordre de 90°.
Pour générer, à la surface de la plaque d’accueil, un contraste de mouillabilité entre les zones d’accueil des puces à reporter et les zones qui entourent ces zones d’accueil, il est encore possible de générer, au moins au niveau des zones qui entourent les zones d’accueil, une surface micro- ou nano-structurée, c’est-à-dire une surface présentant une micro- ou nano-rugosité, en particulier créant les conditions d’observation d’un effet lotus. Notamment lorsqu’une telle structuration de surface est en outre associée à la présence d’un revêtement chimiquement hydrophobe, il est possible d’atteindre des contrastes de mouillabilité supérieurs à 120°. Une super-hydrophobie est alors atteinte qui permet d’avoir une meilleure précision d’alignement.
Il est ainsi connu de l’article intitulé “Surface-Tension-Driven Self-Alignment of Microchips on Black-Silicon-Based Hybrid Template in Ambient Air” de Ali Shah et al. et paru dans JOURNAL OF MICROELECTROMECHANICAL SYSTEMS, VOL. 22, NO. 3, JUNE 2013, 739, un procédé de fabrication de sites récepteurs hydrophiles entourés de leur surface super-hydrophobe au moyen d’une gravure sèche du Si obtenue par gravure ionique réactive profonde (ou « Deep Reactive Ion Etching » selon la terminologie anglo- saxonne) qui permet d’obtenir du silicium noir (ou « Black Silicon » selon la terminologie anglo-saxonne), c’est-à-dire une surface de silicium très rugueuse faite de petites aiguilles.
Cependant, obtenir, par gravure ionique réactive profonde, une telle surface superhydrophobe de manière reproductible n’est pas facile. De plus, le silicium noir peut générer une quantité importante de débris de silicium qui se détachent, sous forme de particules, de la surface du fait que les micro-aiguilles générées sont très irrégulières et par endroit fragiles. Ceci est donc un inconvénient notable pour la technique de collage hybride qui nécessite une surface la plus propre possible et exempte de particules.
De plus, le procédé décrit dans l’article susmentionné nécessite d’avoir accès au silicium du substrat dans les zones inter-puces, ce qui peut impliquer d’avoir à supprimer tous les matériaux déposés sur la plaque cible lors de la fabrication des circuits. Ceci peut s’avérer compliqué et coûteux selon la complexité des empilements de matériaux, notamment dans les niveaux supérieurs de la plaque d’accueil qui sont usuellement fonctionnalisés pour être utilisés comme niveaux d’interconnexion entre la plaque cible et les puces.
Un objet de la présente invention est donc de proposer un procédé de fabrication d’une plaque, comprenant une surface principale présentant au moins une zone pleine et une zone micro- ou nano-structurée ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone micro- ou nano-structurée s’étendant autour d’une zone pleine, qui permet de pallier au moins un des inconvénients de l’art antérieur.
Un objet de la présente invention est plus particulièrement de proposer un tel procédé aboutissant à la fabrication d’une plaque adaptée à l’auto-assemblage de puces par collage hybride de type puces à plaque.
Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l’examen de la description suivante et des dessins d’accompagnement. Il est entendu que d’autres avantages peuvent être incorporés.
RESUME DE L’INVENTION
Pour atteindre cet objectif, selon un mode de réalisation on prévoit un procédé de fabrication d’une plaque comprenant une surface principale présentant au moins une zone pleine et une zone micro- ou nano-structurée ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone micro- ou nano-structurée s’étendant autour d’une zone pleine, le procédé comprenant les étapes suivantes : a. Fournir un substrat comprenant un premier niveau à base d’un matériau semi- conducteur et un deuxième niveau à base d’un matériau diélectrique, le deuxième niveau s’étendant sur le premier niveau, b. Former, sur une surface exposée du deuxième niveau du substrat fourni, une couche à base d’un matériau sacrificiel, tel qu’une résine, présentant au moins une première zone sur laquelle s’étend une couche pleine à base dudit matériau sacrificiel et une deuxième zone présentant une surface structurée par une pluralité de plots micrométriques ou nanométriques à base dudit matériau sacrificiel, chaque première zone étant entourée d’une deuxième zone et chaque première zone s’étendant sur une surface, d’au moins un ordre de grandeur, supérieure à une surface micrométrique ou nanométrique sur laquelle s’étend chaque plot à base dudit matériau sacrificiel, puis c. Graver une partie de la couche à base dudit matériau sacrificiel précédemment formé et une partie du deuxième niveau du substrat, de sorte à former, dans le deuxième niveau du substrat, ladite au moins une zone pleine au niveau de chaque première zone et chaque zone micro- ou nano- structurée au niveau de chaque deuxième zone, chaque zone micro- ou nano- structurée présentant une pluralité de plots à base dudit matériau diélectrique qui correspond à la pluralité de plots à base dudit matériau sacrificiel.
Parmi les avantages qui découlent du procédé de fabrication tel qu’introduit ci-dessus citons les suivants : a. La forme, la taille et la densité des plots en un matériau diélectrique sont parfaitement contrôlées et modulables puisqu’elles sont déterminées par le motif que dessine la couche à base dudit matériau sacrificiel. De la même manière, la distance entre la zone pleine et la zone micro- ou nano-structurée est également parfaitement contrôlée et modulable puisqu’elle est définie par le motif que dessine la couche à base dudit matériau sacrificiel ; et/ou b. L’on évite ainsi de générer une zone pleine, ou marche, présentant une épaisseur très importante en surface de la plaque, cette marche étant tout de même obtenue de sorte à participer à l’atteinte d’un fort contraste de mouillabilité entre la zone pleine (ou marche) et la zone micro- ou nano-structurée.
De manière facultative, le premier aspect de l’invention peut en outre présenter au moins l’une quelconque des caractéristiques suivantes qui peuvent être prises séparément ou en combinaison:
Selon un exemple, la gravure peut être poursuivie, par une surgravure, jusqu’à obtenir un retrait complet des plots à base dudit matériau sacrificiel. La différence de dimension (d’un ordre de grandeur) entre chaque couche pleine à base dudit matériau sacrificiel et chaque plot à base dudit matériau sacrificiel explique que le matériau sacrificiel constituant les plots à base dudit matériau sacrificiel soit plus rapidement consommé par la gravure que le matériau sacrificiel constituant chaque première zone par un phénomène de « facettage » qui consiste en une consommation latérale du matériau sacrificiel qui se rajoute à sa consommation par le haut. On obtient ainsi des plots à base de matériau diélectrique aux extrémités facettées, et par exemple en forme d’aiguilles. Relativement à un angle de goutte obtenu avec des têtes de plots plates, cet angle étant sensiblement égal à 130°, la tête facettée des plots obtenus à la suite de la surgravure permet d’atteindre avantageusement un angle de goutte sensiblement égale à 160°. Un meilleur effet hydrophobe est donc ainsi obtenu.
Selon un autre exemple, la formation de la couche à base dudit matériau sacrificiel peut comprendre une étape de photolithographie. Il apparaît alors qu’il suffit d’appliquer, sur le substrat fourni, un seul niveau de photolithographie pour permettre l’obtention d’une plaque présentant au moins deux zones ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°. En outre, l’étape de gravure permettant de générer la microrugosité relève alors d’une technique standard et parfaitement maîtrisée de la micro-électronique, qui ne génère ni défauts, ni particules. Elle est très facile à intégrer dans un procédé de fabrication d’une plaque d’accueil destinée au report de puces par collage hybride des puces et met en œuvre les mêmes types d’équipements que les techniques de fabrication du substrat fourni.
Selon un autre exemple, la gravure peut être arrêtée avant d’obtenir un retrait complet de la couche à base dudit matériau sacrificiel au droit de chaque première zone, la couche à base dudit matériau sacrificiel restant au droit de chaque première zone présentant de préférence une épaisseur comprise entre 100 nm et 5 pm. De préférence, la gravure comprend une exposition à un plasma de gravure ou à une gravure ionique.
Selon un autre exemple, le procédé de fabrication selon le premier aspect de l’invention peut comprendre en outre, suite à la gravure, le dépôt d’une couche, préférentiellement conforme, à base d’un matériau hydrophobe, ci-dessous « couche hydrophobe ». Par exemple, le matériau hydrophobe à base duquel la couche hydrophobe est constituée est de préférence à base d’au moins un polymère. Il comprend par exemple un polymère fluorosilane à 0,1 % en masse dans un solvant porteur hydrofluoroéther. Par exemple, le dépôt de la couche hydrophobe comprend une étape d’enduction centrifuge (ou « spin coating » selon la terminologie anglo-saxonne) ou une étape de dépôt par plasma.
Selon un autre exemple, le procédé de fabrication selon le premier aspect de l’invention peut comprendre en outre une étape de retrait d’une partie de la couche à base dudit matériau sacrificiel qui reste au droit de la première zone après la gravure, de sorte à exposer une surface du deuxième niveau du substrat qui se trouve au droit de chaque première zone.
Selon un exemple lié aux deux exemples précédents, le dépôt de la couche hydrophobe peut être implémenté avant le retrait complet de la partie de la couche à base dudit matériau sacrificiel qui reste au droit de la première zone après la gravure. Ainsi, le retrait complet (ou « lift-off » selon la terminologie anglo-saxonne) de la partie de la couche à base dudit matériau sacrificiel qui reste au droit de la première zone aboutit au retrait de la couche à base d’un matériau hydrophobe au droit de la zone pleine. Dès lors, pour peu que le matériau à base duquel est constitué le deuxième niveau du substrat soit hydrophile, le contraste de mouillabilité entre la zone pleine (ou marche) et la zone micro- ou nano- structurée s’en trouve avantageusement significativement accrue.
Selon un autre exemple, la plaque peut constituer une plaque d’accueil destinée au report de composants de la microélectronique, tels que des puces microélectroniques, par collage hybride, chaque zone pleine étant destinée à accueillir un composant de la microélectronique et chaque zone micro- ou nano-structurée étant destinée à constituer au moins une partie d’une zone entre composants de la microélectronique.
Selon l’exemple précédent, le deuxième niveau du substrat comprenant au moins un niveau d’interconnexions électriques s’étendant au moins au droit de chaque zone pleine et s’étendant le cas échéant d’une zone pleine à une zone micro- ou nano-structurée adjacente, la gravure peut être arrêtée avant d’atteindre ledit au moins un niveau d’interconnexions électriques. Le procédé permet ainsi de conserver l’intégrité des matériaux isolants et métalliques qui peuvent être très nombreux dans les zones interpuces et qui seraient difficiles à supprimer par gravure étant donné leur variété.
Un deuxième aspect de l’invention concerne une plaque comprenant une surface principale présentant au moins une zone pleine et une zone micro- ou nano-structurée ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone micro- ou nano-structurée s’étendant autour d’une zone pleine, la plaque comprenant un substrat qui comprend un premier niveau à base d’un matériau semi- conducteur et un deuxième niveau à base d’un matériau diélectrique, le deuxième niveau s’étendant sur le premier niveau, ladite au moins une zone pleine et chaque zone micro- ou nano-structurée étant formées dans le deuxième niveau du substrat et chaque zone micro- ou nano-structurée présentant une pluralité de plots à base dudit matériau diélectrique, la plaque étant essentiellement telle que les plots à base dudit matériau diélectrique présentent des extrémités facettées .
La plaque selon le deuxième aspect de l’invention permet d’obtenir un contraste de mouillabilité encore accru relativement à celui qu’offre une plaque supportant des plots prenant chacun la forme d’un pilier dont la section reste sensiblement constante depuis la base jusqu’au sommet.
Un troisième aspect de l’invention concerne un procédé d’auto-assemblage de composants de la microélectronique mettant en œuvre une plaque selon le deuxième aspect de l’invention. Par exemple, une pluralité de composants de la microélectronique, tels que des puces microélectroniques, sont auto-assemblées sur la plaque par collage hybride de type puces à plaque.
Un quatrième aspect de l’invention concerne un assemblage comprenant une plaque selon le deuxième aspect de l’invention et une pluralité de composants de la microélectronique, tels que des puces microélectroniques, assemblées sur la plaque par collage hybride.
BREVE DESCRIPTION DES FIGURES
Les buts, objets, ainsi que les caractéristiques et avantages de l’invention ressortiront mieux de la description détaillée d’un mode de réalisation de cette dernière qui est illustré par les dessins d’accompagnement suivants dans lesquels :
La figure 1 représente schématiquement une vue en coupe d’une partie d’un mode de réalisation d’une plaque d’accueil selon l’art antérieur.
La figure 2 représente schématiquement une vue en coupe d’une partie d’un mode de réalisation d’une plaque d’accueil selon l’invention et une puce microélectronique située en vis-à-vis de la surface de la plaque d’accueil via laquelle la puce microélectronique est destinée à être assemblée par collage hybride à la plaque d’accueil.
Les figure 3A à 3E illustrent schématiquement les différentes étapes d’un mode de réalisation du procédé de fabrication de la plaque d’accueil illustrée sur la figure 2.
La figure 4A illustre schématiquement une vue de dessus d’un mode de réalisation d’une plaque d’accueil selon l’invention.
La figure 4B illustre un agrandissement sur quatre plots en un matériau diélectrique du mode de réalisation de la plaque d’accueil selon l’invention qui est illustrée sur la figure 4A.
Les figures 5A et 5B représentent des photos en perspective de plots en un matériau diélectrique obtenus par mise en œuvre d’un mode de réalisation du procédé de fabrication selon le premier aspect de l’invention, respectivement sans surgravure et avec surgravure.
La figure 6A représente une photo en perspective d’une portion d’une plaque d’accueil selon l’invention comprenant des plots en un matériau diélectrique et recouverts d’une couche en un matériau hydrophobe qui ont été obtenus par mise en œuvre d’un mode de réalisation du procédé de fabrication selon le premier aspect de l’invention.
La figure 6B représente une photo en perspective d’une portion d’une plaque d’accueil selon l’invention comprenant une marche d’accueil obtenue par mise en œuvre d’un mode de réalisation du procédé de fabrication selon le premier aspect de l’invention, la couche hydrophobe recouvrant les flancs de la marche et le fond de la surface principale du substrat, mais pas la surface supérieure de la marche.
La figure 7 représente schématiquement une vue en coupe d’une partie d’un mode de réalisation d’une plaque d’accueil selon l’invention et d’une puce microélectronique située en vis-à-vis de la surface de la plaque d’accueil via laquelle la puce microélectronique est destinée à être assemblée par collage hybride à la plaque d’accueil. La figure 7 correspond sensiblement à la figure 2, à ceci près qu’elle représente, en outre, les niveaux d’interconnexions électriques de la plaque d’accueil et de la puce microélectronique.
Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier, les épaisseurs des différentes couches illustrées sur les figures ne sont pas représentatives de la réalité.
DESCRIPTION DÉTAILLÉE DE L’INVENTION
Avant d’entamer une revue détaillée de modes de réalisation de l’invention, sont énoncées ci-après des caractéristiques optionnelles qui peuvent éventuellement être utilisées en association ou alternativement :
Selon un exemple, le matériau diélectrique à base duquel est constitué le deuxième niveau du substrat fourni est un oxyde du matériau à base duquel est constitué le premier niveau du substrat.
En alternative ou en complément à l’exemple précédent, le matériau à base duquel est constitué le premier niveau du substrat et/ou le deuxième niveau du substrat est choisi parmi : le silicium, le germanium, le saphir, etc.
Selon un exemple du premier aspect de l’invention, l’étape de photolithographie comprend les sous-étapes suivantes : a. Déposer une couche à base dudit matériau sacrificiel, par exemple à base d’une résine photosensible, pleine sur la surface exposée du deuxième niveau du substrat fourni, b. Exposer la couche à base dudit matériau sacrificiel à un rayonnement lumineux à travers un masque de photolithographie structuré de sorte à définir un négatif ou un positif d’une micro-structuration de ladite couche à base dudit matériau sacrificiel, puis c. Graver chimiquement la couche à base dudit matériau sacrificiel de sorte à obtenir la micro-structuration de ladite couche à base dudit matériau sacrificiel.
En alternative à l’exemple précédent, la formation de la couche à base dudit matériau sacrificiel comprend une étape de sérigraphie ou une étape de photolithographie par faisceau d’électrons.
Selon un autre exemple du premier aspect de l’invention, le dépôt de la couche hydrophobe peut être paramétré de sorte que la couche hydrophobe recouvre chaque plot à base dudit matériau diélectrique et chaque espace entre les plots à base dudit matériau diélectrique d’une même pluralité, voire le cas échéant des bords latéraux de chaque zone pleine.
Selon un autre exemple du premier aspect de l’invention, la couche à base dudit matériau sacrificiel peut être formée de sorte à présenter une épaisseur sensiblement constante comprise entre 200 nm et 5 pm, de préférence entre 500 nm et 1 ,5 pm, et encore plus préférentiellement sensiblement égale à 800 nm.
Selon un autre exemple du premier aspect de l’invention, la couche à base dudit matériau sacrificiel peut être formée de sorte que chaque zone pleine présente au moins une dimension transversale comprise entre 100 pm et 20000 pm, de préférence entre 500 pm et 5000 pm, et encore plus préférentiellement sensiblement égale à 2000 pm.
Selon un autre exemple du premier aspect de l’invention, la couche à base dudit matériau sacrificiel peut être formée de sorte que deux plots adjacents entre eux d’une même pluralité soient espacés entre eux d’une distance comprise entre 100 nm et 1 pm, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm.
Selon un autre exemple du premier aspect de l’invention, la gravure est paramétrée de sorte que chaque plot à base dudit matériau diélectrique présente une hauteur comprise entre 100 nm et 5 pm, de préférence entre 400 nm et 2,5 pm, et encore plus préférentiellement sensiblement égale à 1 pm.
Selon un exemple, les plots à base dudit matériau diélectrique de chaque pluralité peuvent être répartis de façon matricielle sur la zone micro- ou nano-structurée concernée et/ou peuvent présenter des sections de forme octogonale de taille caractéristique sensiblement égale à 500 nm et/ou sont espacés entre eux par une distance minimale sensiblement comprise entre 300 nm et 1 pm.
Selon un exemple du deuxième aspect de l’invention, la plaque peut comprendre en outre une couche hydrophobe recouvrant chaque plot à base dudit matériau diélectrique et chaque espace entre les plots à base dudit matériau diélectrique d’une même pluralité, voire le cas échéant des bords latéraux de chaque zone pleine, et ne recouvrant pas ladite au moins une zone pleine.
Selon un autre exemple du deuxième aspect de l’invention : a. chaque plot à base dudit matériau diélectrique peut présenter une hauteur comprise entre 100 nm et 5 pm, de préférence entre 400 nm et 2,5 pm, et encore plus préférentiellement sensiblement égale à 1 pm, et/ou b. chaque plot à base dudit matériau diélectrique peut présenter au moins une dimension transversale comprise entre 100 nm et 2 pm, de préférence entre 200 nm et 1 pm, et encore plus préférentiellement sensiblement égale à 500 nm, et/ou c. deux plots à base dudit matériau diélectrique adjacents entre eux d’une même pluralité peuvent être espacés entre eux d’une distance comprise entre 100 nm et 1 pm, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm.
Selon un autre exemple du deuxième aspect de l’invention, la plaque peut constituer une plaque d’accueil destinée au report de composants de la microélectronique, tels que des puces microélectroniques, par collage hybride, chaque zone pleine étant destinée à accueillir un composant de la microélectronique et chaque zone micro- ou nano-structurée étant destinée à constituer au moins une partie d’une zone entre composants de la microélectronique.
Selon un autre exemple du deuxième aspect de l’invention, le deuxième niveau du substrat peut comprendre au moins un niveau d’interconnexions électriques s’étendant au moins au droit de chaque zone pleine et s’étendant le cas échéant d’une zone pleine à une zone micro- ou nano-structurée adjacente, les interconnexions électriques affleurant du deuxième niveau du substrat depuis une surface exposée de chaque zone pleine et s’étendant depuis chaque zone pleine au moins jusqu’à la zone micro- ou nano-structurée adjacente, et s’étendant plus particulièrement au-dessous de la pluralité de plots à base dudit matériau diélectrique de ladite zone micro- ou nano-structurée adjacente, en étant encapsulées dans le matériau diélectrique à base duquel le deuxième niveau du substrat est constitué.
On entend par « collage hybride », un collage obtenu entre surfaces hybrides, c’est- à-dire entre surfaces composées de plusieurs matériaux. Dans le cas d’interconnexions 3D, ces matériaux peuvent être du Cu (pour les contacts électriques) et du SiO2 (pour isoler les contacts les uns des autres). Le collage hybride peut se pratiquer en mode plaque-à plaque (ou « wafer-to-wafer ») ou en mode puce-à-plaque (ou « die-to-wafer »).
On entend, par « un plot présentant une extrémité facettée », un plot dont la section transversale évolue en diminuant depuis sa base ou depuis une distance non nulle à sa base, et jusqu’à son extrémité opposée à sa base. Par exemple, le plot peut avoir une extrémité en forme d’ogive ou de tête d’épingle. On entend, par une « zone micro- ou nano-structurée », une zone présentant une micro-structuration, c’est-à-dire des éléments qui se distinguent de par leur taille caractéristique micro- ou nano-métrique. Il est essentiellement question ici d’une zone présentant une surface micro- ou nano-structurée.
On entend, par une « zone pleine », une zone définie par opposition à une zone micro- ou nano-structurée, comme une zone présentant une surface lisse (ou plane) en ce sens que sa rugosité est bien inférieure, par exemple d’au moins un ordre de grandeur, à la rugosité liée à la micro-structuration de la surface de la zone micro- ou nano-structurée. Par exemple, la zone pleine présente une rugosité de surface inférieure à 0,3 nm.
On entend par un film à base d’un matériau A, un film comprenant ce matériau A et éventuellement d’autres matériaux.
On entend par un paramètre « sensiblement égal/supérieur/inférieur à » une valeur donnée que ce paramètre est égal/supérieur/inférieur à la valeur donnée, à plus ou moins 20 %, voire 10 %, près de cette valeur. On entend par un paramètre « sensiblement compris entre » deux valeurs données que ce paramètre est au minimum égal à la plus petite valeur donnée, à plus ou moins 20 %, voire 10 %, près de cette valeur, et au maximum égal à la plus grande valeur donnée, à plus ou moins 20 %, voire 10 %, près de cette valeur.
Dans son acceptation la plus large, et en référence à la figure 2, le premier aspect de l’invention concerne un procédé de fabrication d’une plaque 1 comprenant une surface principale 10 présentant au moins une zone pleine 101 et une zone micro- ou nano- structurée 102, ci-dessous « zone structurée 102 ». Ces zones présentent entre elles un contraste de mouillabilité, qui est défini comme la différence entre l’angle de goutte a associé à la zone pleine 101 et l’angle de goutte p associé à la zone structurée 102, supérieure à 90°, et de préférence supérieure à 120°. Par ailleurs, chaque zone structurée 102 s’étend autour d’une zone pleine 101.
Cette acceptation permet de définir une plaque et son procédé de fabrication destinés non seulement à accueillir par report des composants de la micro-électronique 2, tels que des puces micro-électroniques, pour leur collage hybride sur la plaque, mais également tout autre type d’applications, et notamment tout type d’applications nécessitant d’avoir un fort contraste de mouillabilité à l’échelle micrométrique.
Ainsi, si par la suite, l’invention est décrite dans le cadre de sa principale application, c’est-à-dire dans le cadre d’une application à l’auto-assemblage de composants de la micro-électronique 2 sur la plaque 1 par collage hybride de type puces à plaque, l’invention n’est pas pour autant limitée à cette application.
Un mode de réalisation du procédé de fabrication selon le premier aspect de l’invention est décrit ci-dessous en référence aux figures 3A à 3E.
La première étape de ce procédé consiste à fournir un substrat 11 comprenant un premier niveau 111 à base d’un matériau semi-conducteur et un deuxième niveau 112 à base d’un matériau diélectrique, le deuxième niveau 112 s’étendant sur le premier niveau 111 , de sorte à présenter une surface exposée 1121. Dans l’exemple illustré, le matériau semi-conducteur à base duquel est constitué le premier niveau 111 est du silicium et le matériau diélectrique à base duquel est constitué le deuxième niveau 112 est de l’oxyde de silicium. Toutefois, le matériau diélectrique à base duquel est constitué le deuxième niveau du substrat fourni n’est pas nécessairement un oxyde du matériau à base duquel est constitué le premier niveau du substrat. Par ailleurs, d’autres matériaux semi-conducteurs que le silicium sont envisagés, pour peu par exemple qu’ils soient structurables par des techniques de photolithographie et de gravure sèche potentiellement impliquées dans la mise en œuvre du procédé selon le premier aspect de l’invention ; ce sera typiquement le cas pour le germanium, le saphir, etc. Notons ici que le deuxième niveau 112 du substrat 11 présente une épaisseur e inférieure à 10 pm ; cette épaisseur e sera en outre supérieure à la hauteur des plots 131 à base du matériau diélectrique que le procédé permet de fabriquer à la surface de substrat 11 ; elle sera même, le cas échéant, supérieure à la hauteur des plots 131 et à la hauteur d’un niveau d’interconnexions électriques 110 enterré dans le matériau diélectrique du deuxième niveau 112 (Cf. figure 7). Les plots diélectriques 131 peuvent en effet être destinés à être formés dans une couche supérieure du deuxième niveau 112 du substrat 11 qui est exempte de toute interconnexion électrique, de sorte que leur formation permette de préserver l’intégrité des desdites interconnexions électriques lorsqu’elles existent.
En référence à la figure 3B, le procédé selon le premier aspect de l’invention comprend en outre la formation, sur la surface exposée 1121 du deuxième niveau 112 du substrat 11 , d’une couche à base d’un matériau sacrificiel 12, ci-dessous « couche sacrificielle 12 ». Le matériau sacrificiel peut être une résine, et plus particulièrement une résine photosensible ou thermodurcissable ou électrosensible (dans le cas de la photolithographie électronique). La couche sacrificielle 12 est formée de sorte à présenter une première zone 1201 sur laquelle s’étend une couche pleine 121 à base dudit matériau sacrificiel et une deuxième zone 1202 sur laquelle s’étend une pluralité de plots micrométriques ou nanométriques 122 à base dudit matériau sacrificiel, ci-dessous « plots sacrificiels 122 ». Sur la figure 3B, une deuxième zone 1202 a été représentée de part et d’autre de la première zone 1201 , mais la figure 3B illustre une vue en coupe, et chaque première zone 1201 est en fait entourée d’une deuxième zone 1202. La figure 4A offre une vue de dessus d’un mode de réalisation d’une plaque 1 selon le deuxième aspect de l’invention sur laquelle il apparaît que chaque zone pleine 101 est effectivement entourée d’une zone structurée 102, ce qui suppose une répartition correspondante de chaque première zone 1201 et de la deuxième zone 1202 qui l’entoure. Notons ici que la figure 4A permet également d’illustrer qu’une surface d’accueil d’un composant micro-électronique 2 n’est pas nécessairement circulaire ou carrée, mais peut accommoder des variations de forme, étant entendu qu’il est prévisible que plus le rapport de forme de cette surface d’accueil sera significatif, plus grand sera le risque d’obtenir un alignement imprécis du composant micro-électronique 2 sur la surface d’accueil.
En outre, chaque première zone 1201 s’étend sur une surface supérieure à une surface micrométrique ou nanométrique sur laquelle s’étend chaque plot sacrificiel 122. De préférence, la surface de chaque première zone 1201 est supérieure d’au moins un ordre de grandeur à la surface sur laquelle s’étend chaque plot sacrificiel 122. Notons ici que, si, sur l’illustration qu’offre la figure 3B, tous les plots sacrificiels 122 ont les mêmes dimensions et sont régulièrement espacés, toute variation de cette disposition matricielle est envisageable, pour peu qu’elle permette la fabrication d’une plaque 1 selon le deuxième aspect de l’invention. Il est notamment envisageable que la couche sacrificielle 12 obéisse à un design permettant d’avoir in fine des gradients de densité de plots diélectriques 131 à la surface d’une zone structurée 102, ce qui permettrait d’avoir des gradients de mouillabilité entre des surfaces conjointes.
Comme nous le verrons plus bas, la surface sur laquelle s’étend chaque première zone 1201 est destinée à former une surface d’accueil d’un composant microélectronique 2 ; ses dimensions sont donc essentiellement contraintes par les dimensions dudit composant micro-électronique 2, ou par celles d’une marche formée à la surface du composant microélectronique 2 définissant une surface de report dudit composant sur la plaque 1 . En ce sens, la couche sacrificielle 12 peut être formée de sorte que chaque zone pleine 1201 présente au moins une dimension transversale comprise entre 100 pm et 20000 pm, de préférence entre 500 pm et 5000 pm, et encore plus préférentiellement sensiblement égale à 2000 pm.
Les dimensions des plots sacrificiels 122 sont quant à elles contraintes par l’objectif désiré atteint en termes de contraste de mouillabilité entre zone pleine 101 et zone structurée 102 de la surface principalelO de la plaque 1. Les plots sacrificiels 122 présentent en effet des dimensions qui prédéterminent celles des plots en un matériau diélectrique 131 , ci-dessous « plots diélectriques 131 », que nous décrivons plus bas, et les dimensions des espaces qui séparent, entre eux, ces plots diélectriques 131 ; ces dimensions, définissant l’angle de goutte p à la surface de la micro-structuration que réalisent les plots diélectriques 131 , influent donc sur le contraste de mouillabilité que la plaque 1 fabriquée présentera.
Les dimensions des plots diélectriques 131 et des espaces qui séparent entre eux ces plots sont de préférence telles que : a. chaque plot sacrificiel 122 présente au moins une dimension transversale comprise entre 100 nm et 2 pm, de préférence entre 200 nm et 1 pm, et encore plus préférentiellement sensiblement égale à 500 nm, et/ou b. deux plots sacrificiels 122 adjacents entre eux d’une même pluralité soient espacés entre eux d’une distance comprise entre 100 nm et 1 pm, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm.
En outre, la couche sacrificielle 12 est de préférence formée de sorte à présenter une épaisseur sensiblement constante comprise entre 200 nm et 5 pm, de préférence entre 500 nm et 1 ,5 pm, et encore plus préférentiellement sensiblement égale à 800 nm. Comme nous le verrons plus bas, l’épaisseur de la couche sacrificielle 12 détermine, conjointement avec sa nature et la méthode de gravure mise en œuvre, la hauteur des plots diélectriques 131 , et influe donc sur le contraste de mouillabilité qui sera obtenu.
S’il est préférable que la couche sacrificielle 12 présente une épaisseur sensiblement constante entre les différentes zones pleine(s) 101 ou structurée(s) 102, le procédé de fabrication selon le premier aspect de l’invention n’y est cependant pas limité. Par exemple, la couche sacrificielle 12 pourrait être formée de sorte que l’épaisseur de la couche sacrificielle 12 sur chaque zone pleine 101 soit supérieure à la hauteur des plots sacrificiels 122, de sorte par exemple à pouvoir pousser plus loin la surgravure décrite plus bas, sans consommer tout le matériau sacrificiel présent, avant la surgravure, sur chaque zone pleine 101.
Selon un mode de réalisation préféré du procédé de fabrication selon le premier aspect de l’invention, la formation de la couche sacrificielle 12 comprend une étape de photolithographie, c’est-à-dire une étape standard, contrôlée et largement modulable, de la micro-électronique. Spécifions tout de même qu’une telle étape de photolithographie peut comprendre les sous-étapes suivantes : a. Déposer une couche pleine à base dudit matériau sacrificiel sur la surface exposée 1121 du deuxième niveau 112 du substrat 11 fourni, b. Exposer la couche à base dudit matériau sacrificiel à un rayonnement lumineux à travers un masque de photolithographie structuré de sorte à définir un négatif ou un positif de la micro-structuration souhaitée de la couche à base dudit matériau sacrificiel, puis c. Graver chimiquement la couche à base dudit matériau sacrificiel de sorte à obtenir la micro-structuration souhaitée.
En alternative, la formation de la couche à base dudit matériau sacrificiel comprend au moins une étape de sérigraphie.
En référence à la figure 30, le procédé selon le premier aspect de l’invention comprend en outre la gravure d’une partie de la couche sacrificielle 12 précédemment formée et une partie du deuxième niveau 112 du substrat 11. La gravure est plus particulièrement telle que soient formées, dans le deuxième niveau 112 du substrat 12, une zone pleine 100 au niveau de chaque première zone 1201 et une zone structurée 102 au niveau de chaque deuxième zone 1202, chaque zone structurée 102 présentant une pluralité de plots diélectriques 131 qui correspond, comme annoncé ci-dessus, à la pluralité de plots sacrificiels 122, et chaque plot diélectrique 131 présentant une section dont les dimensions et la forme correspondent à celles du plot sacrificiel 122. Par exemple, en référence aux figures 4A et 4B, si les plots sacrificiels 122 ont une section octogonale de taille caractéristique A égale à 500 nm entre deux arêtes opposées et sont espacés d’une distance minimale B comprise entre 300 nm et 1 pm, les plots diélectriques 131 correspondants présenteront la même section octogonale et seront espacés d’une même distance minimale. D’autres formes sont évidemment possibles (ronds, carrés, etc...).
La pluralité de plots diélectriques 131 s’étendant depuis chaque zone structurée 102 confère à la surface exposée de la zone structurée 102 son caractère superhydrophobe, en créant les conditions d’observation d’un effet lotus. Toutefois, le caractère superhydrophobe que confère la pluralité de plots diélectriques à la surface exposée de chaque zone structurée 102 sera plus ou moins prononcé en fonction de la façon dont est réalisée la gravure.
Dans le domaine de la micro-électronique, la mise en œuvre standard d’une telle gravure, qu’elle soit liée à une exposition à un plasma de gravure ou à une gravure ionique, viserait la formation de piliers tels qu’illustrés sur la figure 5A. Ces piliers, qui présentent chacun une section sensiblement constante depuis leur base jusqu’à leur sommet, peuvent être identifiés aux plots diélectriques 131. Cependant, il est préférable, afin d’augmenter le contraste de mouillabilité entre une zone pleine 101 et la zone structurée 102 qui l’entoure que les plots diélectriques 131 présentent une section transversale évoluant en diminuant depuis sa base ou depuis une distance non nulle à sa base, et jusqu’à son sommet. Par exemple, il est préférable que chaque plot diélectrique 131 ait une extrémité en forme d’ogive ou de tête d’épingle, comme illustré sur la figure 5B. Pour obtenir cette forme avantageuse des plots diélectriques 131 , la gravure peut simplement être poursuivie, au- delà de ce qui est fait de façon standard, jusqu’à obtenir un retrait complet des plots sacrificiels 122 ; on peut parler alors de surgravure, comme déjà mentionné ci-dessus. Ainsi, une étape de gravure poussée suffisamment loin, et plus particulièrement poussée au-delà du standard (qui ne prévoit qu’une consommation partielle du matériau sacrificiel), de sorte que le matériau sacrificiel constituant les plots sacrificiels 122 soit complètement consommé par la seule gravure, permet d’obtenir des plots diélectriques 131 à tête pointue tels qu’illustrés sur la figure 5B conférant, à la zone structurée 102, un caractère superhydrophobe, avec un angle de goutte sensiblement égal à 160°, avantageusement augmenté relativement à celui que conférerait, à la zone structurée 102, des plots diélectriques à tête plate tels qu’illustrés sur la figure 5A.
La différence, d’au moins un ordre de grandeur, entre les dimensions transversales de la couche pleine 121 et celles de chaque plot sacrificiel 122 permet d’aboutir à ce résultat. En effet, on observe qu’alors le matériau sacrificiel est plus rapidement consommé, lors de la gravure, sur les motifs étroits que constituent les plots sacrificiels 122, que ne l’est le matériau sacrificiel du plus gros motif que constitue la couche pleine 121 . Ainsi, à l’issue de la surgravure, il reste, tel qu’illustré sur la figure 3C, une couche pleine 121’ d’épaisseur inférieure à la couche pleine 121 au droit de la zone pleine 101. Cette observation peut s’expliquer comme étant due à un phénomène de facettage. Ce phénomène traduit le fait que, pendant la gravure, s’ajoutent à la consommation par le haut du matériau sacrificiel et du matériau diélectrique à base duquel est constitué le deuxième niveau 112 du substrat 11 , une consommation latérale de ces matériaux ; or la consommation latérale est accrue sur de petits motifs relativement à de plus gros motifs, lorsqu’une même gravure leur est appliquée. Notons que sur la figure 3C, les conséquences du phénomène de facettage sur la forme des plots diélectriques 131 formés sont schématisées grossièrement en illustrant chaque plot sous la forme d’une section de cône.
Toutefois, le prolongement de la gravure, au-delà du standard, est de préférence borné supérieurement, et ce, au moins pour les deux raisons données ci-dessous.
La première de ces deux raisons est qu’il est en effet avantageux que la gravure soit arrêtée avant d’obtenir un retrait complet du matériau sacrificiel au droit de chaque première zone 1201. De la sorte, en fin de gravure, et plus particulièrement en fin de surgravure, une épaisseur du matériau sacrificiel reste au droit de chaque première zone 1201 , cette épaisseur étant de préférence comprise entre 100 nm et 5 pm.
La seconde des deux raisons de ne pas prolonger la gravure, au-delà de l’obtention d’un retrait complet du matériau sacrificiel 12 au droit de chaque deuxième zone 1202, est que les plots diélectriques 131 s’en trouveraient réduits en dimensions, et notamment en hauteur ; or il est préférable que la gravure soit paramétrée de sorte que chaque plot diélectrique 131 présente une hauteur comprise entre 100 nm et 5 pm, de préférence entre 400 nm et 2,5 pm, et encore plus préférentiellement sensiblement égale à 1 pm.
En référence à la figure 3D, le procédé selon le premier aspect de l’invention peut comprendre en outre, suite à la gravure, le dépôt d’une couche, préférentiellement conforme, à base d’un matériau hydrophobe 14, ci-dessous « couche hydrophobe 14 ». Par exemple, le matériau hydrophobe, à base duquel la couche hydrophobe 14 est constituée, est de préférence à base d’au moins un polymère. Il comprend par exemple un polymère fluorosilane à 0,1 % en masse dans un solvant porteur hydrofluoroéther. Par exemple, il peut s’agir du revêtement connu sous l’appellation commercial : Ultra Fin Grade Electronique Novec™ 1720 de chez 3M™. Tout matériau connu pour ses propriétés hydrophobes dans le contexte de la présente invention sont envisageables, et les exemples précédemment donnés ne sont pas limitatifs de l’invention. Par exemple, le dépôt de la couche hydrophobe comprend une étape d’enduction centrifuge (ou « spin coating » selon la terminologie anglo-saxonne) ou une étape de dépôt par plasma. Bien sûr, la couche hydrophobe 14 permet avantageusement de contribuer à augmenter le contraste de mouillabilité entre zone pleine 101 et zone structurée 102.
De préférence, et comme l’illustre les figures 6A et 6B, le dépôt de la couche hydrophobe 14 est paramétré de sorte que la couche hydrophobe 14 recouvre chaque plot diélectrique 131 et chaque espace 132 entre les plots diélectriques 131 ou entre les plots diélectriques et la marche 15 que constitue la zone pleine, voire le cas échéant les bords latéraux 1011 de ladite marche 15. Notons qu’il apparaît ici, que s’il est intéressant de pousser la gravure jusqu’à consommer tout le matériel sacrificiel au droit des deuxièmes zones 1202 pour obtenir des plots diélectriques 131 facettés, une telle surgravure est également intéressante en ce qu’elle permet le dépôt de la couche hydrophobe 14 sur et entre les plots diélectriques 131 , sans nécessiter une étape de retrait du matériau sacrificiel qu’il resterait sinon au droit des deuxièmes zones 1202. Par ailleurs, étant préféré que la gravure ne concerne pas tout le matériau sacrificiel formé au droit de la première zone 1201 , le dépôt de la couche hydrophobe 14 aboutit également, dans ce cas, au recouvrement du matériau sacrificiel restant au droit de la première zone 1201 , au moins sur sa face supérieure et potentiellement sur ses flancs ; cette situation est celle illustrée sur la figure 3D.
En référence à la figure 3E, le procédé selon le premier aspect de l’invention peut comprendre en outre, de préférence suite au dépôt de la couche hydrophobe 14, une étape de retrait de ce qui reste éventuellement de la couche sacrificielle 12, et plus particulièrement de la partie de la couche sacrificielle 12 qui a été conservée au droit de la première zone 1201 suite à la gravure. Ce retrait permet d’exposer une surface 1000 du deuxième niveau 112 du substrat 11 qui se trouve au droit de chaque première zone 1201. Notons ici que cette surface 1000 est également illustrée sur les figures 2 et 7. L’on comprend donc au vu des figures 3D et 3E, que procéder au dépôt de la couche hydrophobe 14 avant le retrait de ce qui reste de la couche sacrificielle 12 suite à la gravure permet, d’un même coup, le retrait de la couche hydrophobe 14 qui recouvre ce qui reste de la couche sacrificielle 12, notamment au niveau de la zone pleine 101 , suite à la gravure. Dès lors, pour peu que le matériau à base duquel est constitué le deuxième niveau 112 du substrat 11 soit hydrophile, ce qui est notamment le cas de l’oxyde de silicium, le contraste de mouillabilité entre la zone pleine 101 et la zone structurée 102 s’en trouve avantageusement significativement accrue. Notons que l’angle de goutte a de l’eau sur une telle surface hydrophile, à base d’oxyde de silicium, est typiquement inférieure à 10°.
L’on remarquera que la plaque telle qu’illustrée sur la figure 3E correspond à la plaque telle qu’illustrée sur la figure 2. Autrement dit, à l’issue de l’étape du procédé représentée sur la figure 3E, une plaque 1 a été fabriquée qui est adaptée à l’auto-assemblage de composants de la micro-électronique 2 sur la plaque 1 par collage hybride de type puces à plaque.
La figure 7 permet d’illustrer un cas plus spécifique, et pour autant non exclu des considérations qui précèdent, dans lequel le deuxième niveau 112 du substrat 11 comprend au moins un niveau d’interconnexions électriques 110 s’étendant d’une zone pleine 101 à une zone structurée 102. Plus particulièrement, les interconnexions électriques sont enterrées, ou équivalemment encapsulées, dans le matériau diélectrique à base duquel le deuxième niveau 112 du substrat 11 est constitué. Les interconnexions électriques affleurent du deuxième niveau 112 du substrat 11 depuis la surface exposée 1000 de chaque zone pleine 101 , pour permettre une reprise de contact électrique avec un composant micro-électronique 2 destiné à être emporté sur la zone pleine 101 . Au contraire, les interconnexions électriques sont enterrées, ou équivalemment encapsulées, dans le matériau diélectrique à base duquel le deuxième niveau 112 du substrat 11 est constitué, au niveau de chaque zone structurée 102. La profondeur à laquelle ces interconnexions sont enterrées détermine l’épaisseur du deuxième niveau 112 du substrat 11 qui peut être dédiée à la formation des plots diélectriques 131 , si l’on souhaite que la gravure n’altère pas l’intégrité des interconnexions enterrées. Il est ainsi montré que le procédé de fabrication selon le premier aspect de l’invention est compatible avec un procédé d’autoassemblage aboutissant au report de composants de la microélectronique connectés électriquement entre eux de façon fonctionnelle via la plaque d’accueil 1 , le niveau d’interconnexions électriques s’étendant d’une zone pleine 101 à une zone structurée 102 adjacente, voire au-delà. La préservation de l’intégrité des interconnexions électriques suppose en effet que la gravure soit arrêtée avant que les interconnexions électriques ne soient atteintes par celle-ci. Il est donc possible, de prévoir, lors de la fabrication du substrat 11 tel que fourni, que le niveau d’interconnexions électriques au niveau de ce qui est destiné à former une zone structurée 102 soit recouvert d’une couche suffisamment épaisse de matériau diélectrique pour que les plots diélectriques 131 de la géométrie souhaitée puissent être gravés dans cette couche, et ne nécessite pas de graver les interconnexions électriques. Par ailleurs, on notera que la hauteur des plots diélectriques 131 obtenus par mise en œuvre du procédé selon le premier aspect de l’invention est sensiblement égale à la hauteur de la marche 15 obtenue par cette même mise en œuvre. Relativement aux plaques d’accueil connues de l’art antérieur, et par exemple relativement à une plaque conforme à l’exemple donné à la figure 1 , la marche 15 obtenue par mise en œuvre du procédé selon le premier aspect de l’invention est avantageusement réduite, et si cette réduction n’augmente pas le contraste de mouillabilité entre la zone pleine 100 et la zone structurée 102 qui l’entoure : a. elle facilite intégration industrielle du procédé selon le premier aspect de l’invention, et b. la microrugosité que confère, à la zone structurée 102, la micro-structuration obtenue par mise en œuvre du procédé selon le premier aspect de l’invention permet de compenser largement l’éventuelle diminution de performance en termes d’auto-alignement qui en résulterait.
Le procédé de fabrication selon le premier aspect de l’invention permet donc la fabrication d’une plaque 1 selon le deuxième aspect de l’invention, et plus particulièrement une plaque d’accueil 1 destinée au report de composants de la microélectronique 2 par collage hybride, chaque zone pleine 101 étant destinée à accueillir un composant de la microélectronique 2 et chaque zone structurée 102 étant destinée à constituer au moins une partie d’une zone entre composants de la microélectronique 2.
Plus particulièrement, une telle plaque 1 comprend essentiellement une surface principale 10 présentant au moins une zone pleine 101 et une zone structurée 102 ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone micro- ou nano-structurée 102 s’étendant autour d’une zone pleine 101 , la plaque comprenant un substrat 11 qui comprend un premier niveau 111 à base d’un matériau semi-conducteur et un deuxième niveau 112 à base d’un matériau diélectrique, le deuxième niveau 112 s’étendant sur le premier niveau 111 , ladite au moins une zone pleine 101 et chaque zone structurée 102 étant formées dans le deuxième niveau 112 du substrat 11 et chaque zone micro- ou nano-structurée 102 présentant une pluralité de plots à base dudit matériau diélectrique 131.
Et, lorsque la gravure est une surgravure consommant tout le matériau sacrificiel formé au droit de chaque deuxième zone 1202, les plots diélectriques 131 de la plaque 1 présentent des extrémités facettées 1311 , par exemple telles qu’illustrées sur la figure 5B, de sorte à obtenir un contraste de mouillabilité encore accru, et aisément porté à une valeur supérieure à 120°, voire supérieure à 140°.
Plus particulièrement, la plaque 1 selon le deuxième aspect de l’invention peut être telle que : a. chaque plot diélectrique 131 présente une hauteur comprise entre 100 nm et 5 pm, de préférence entre 400 nm et 2,5 pm, et encore plus préférentiellement sensiblement égale à 1 pm, et/ou b. chaque plot diélectrique 131 présente au moins une dimension transversale comprise entre 100 nm et 2 pm, de préférence entre 200 nm et 1 pm, et encore plus préférentiellement sensiblement égale à 500 nm, et/ou c. deux plots diélectriques 131 adjacents entre eux d’une même pluralité sont espacés entre eux d’une distance comprise entre 100 nm et 1 pm, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm, de sorte à conférer à la surface de la zone structurée 102 un caractère superhydrophobe, que les plots diélectriques 131 , voire l’espace 132 entre ces plots, soient ou non recouverts d’un revêtement hydrophobe 14.
L’invention concerne également, selon un troisième aspect, le procédé d’autoassemblage mettant en œuvre la plaque d’accueil 1 selon le deuxième aspect de l’invention et l’assemblage 0 obtenu par mise en œuvre du procédé d’auto-assemblage selon le troisième aspect de l’invention.
L’on appréciera que, grâce à la présente invention : a. il peut suffire d’ajouter un seul niveau de photolithographie appliqué au substrat 11 tel que fourni pour le rendre mieux adapté à l’auto-assemblage ; et/ou b. l’étape de gravure permettant de générer une microrugosité est une étape standard et parfaitement maîtrisée de la microélectronique, qui ne génère pas de défauts ni de particules. Elle est très facile à intégrer dans un procédé de réalisation de puces et utilise les mêmes types d’équipements que les étapes précédentes dudit procédé de réalisation ; et/ou c. la forme, la taille et la densité des plots diélectriques 131 générés sont parfaitement contrôlables puisqu’ils correspondent à des motifs dessinés sur le niveau de photolithographie rajouté. De la même manière, la distance entre la zone réceptrice de la puce 2 (zone hydrophile) et de la zone inter-puces (zone super-hydrophobe) est modulable aussi puisqu’elle est définie par le design de la couche sacrificielle 12, ce qui n’est pas le cas du silicium noir que permet d’obtenir l’article scientifique cité en introduction ; et/ou d. il n’est pas nécessaire de supprimer tous les matériaux isolants et métalliques, constituant les interconnexions électriques 110, qui peuvent être très nombreux dans les zones inter-puces et difficiles à supprimer par gravure étant donné leur variété ; et/ou e. l’on évite de générer une marche 15 très importante en surface des puces et de la plaque réceptrice 1, cette marche étant tout de même obtenue de sorte à participer à l’atteinte d’un fort contraste de mouillabilité entre la zone pleine 101 et la zone structurée 102.
L’invention n’est pas limitée aux modes de réalisations précédemment décrits et s’étend à tous les modes de réalisation couverts par les revendications.

Claims

REVENDICATIONS
1. Procédé de fabrication d’une plaque (1) comprenant une surface principale (10) présentant au moins une zone pleine (101) et une zone micro- ou nano-structurée (102) ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone micro- ou nano-structurée (102) s’étendant autour d’une zone pleine (101), le procédé comprenant les étapes suivantes :
• Fournir un substrat (11) comprenant un premier niveau (111) à base d’un matériau semi-conducteur et un deuxième niveau (112) à base d’un matériau diélectrique, le deuxième niveau (112) s’étendant sur le premier niveau (111),
• Former, sur une surface exposée (1121) du deuxième niveau (112) du substrat (11) fourni, une couche à base d’un matériau sacrificiel (12), tel qu’une résine, présentant au moins une première zone (1201) sur laquelle s’étend une couche pleine (121) à base dudit matériau sacrificiel et une deuxième zone (1202) sur laquelle s’étend une pluralité de plots micrométriques ou nanométriques à base dudit matériau sacrificiel (122), chaque première zone (1201) étant entourée d’une deuxième zone (1202) et chaque première zone (1201) s’étendant sur une surface, d’au moins un ordre de grandeur, supérieure à une surface micrométrique ou nanométrique sur laquelle s’étend chaque plot à base dudit matériau sacrificiel (122), puis
• Graver une partie de la couche à base dudit matériau sacrificiel (12) précédemment formée et une partie du deuxième niveau (112) du substrat (11), de sorte à former, dans le deuxième niveau (112) du substrat (12), ladite au moins une zone pleine (101) au niveau de chaque première zone (1201) et chaque zone micro- ou nano-structurée (102) au niveau de chaque deuxième zone (1202), chaque zone micro- ou nano-structurée (102) présentant une pluralité de plots à base dudit matériau diélectrique (131) qui correspond à la pluralité de plots à base dudit matériau sacrificiel (122).
2. Procédé selon la revendication précédente, dans lequel la gravure comprend une surgravure des plots (122) aboutissant à un retrait complet des plots à base dudit matériau sacrificiel (122).
3. Procédé selon l’une quelconque des revendications précédentes, dans lequel la formation de la couche à base dudit matériau sacrificiel (12) comprend une étape de photolithographie.
4. Procédé selon l’une quelconque des revendications précédentes, dans lequel la gravure est arrêtée avant d’obtenir un retrait complet de la couche à base dudit matériau sacrificiel (12) au droit de chaque première zone (1201), la couche à base dudit matériau sacrificiel (12) restant au droit de chaque première zone (1201) présentant de préférence une épaisseur comprise entre 100 nm et 5 pm.
5. Procédé selon l’une quelconque des revendications précédentes, comprenant en outre, suite à la gravure, le dépôt d’une couche, préférentiellement conforme, à base d’un matériau hydrophobe (14).
6. Procédé selon la revendication précédente, dans lequel le dépôt de la couche hydrophobe (14) est paramétré de sorte que la couche hydrophobe (14) recouvre chaque plot à base dudit matériau diélectrique (131) et chaque espace (132) entre les plots à base dudit matériau diélectrique (131) d’une même pluralité, voire le cas échéant des bords latéraux (1011) de chaque zone pleine (101).
7. Procédé selon l’une quelconque des revendications précédentes, comprenant en outre une étape de retrait d’une partie de la couche à base dudit matériau sacrificiel (12) qui reste au droit de la première zone (1201) après la gravure, de sorte à exposer une surface (1000) du deuxième niveau (112) du substrat (11) qui se trouve au droit de chaque première zone (1201).
8. Procédé selon l’une quelconque des revendications 5 et 6 et selon la revendication 7, dans lequel le dépôt de la couche hydrophobe (14) est implémenté avant le retrait complet de la partie de la couche à base dudit matériau sacrificiel (12) qui reste au droit de la première zone (1201) après la gravure.
9. Procédé selon l’une quelconque des revendications précédentes, dans lequel la plaque (1) constitue une plaque d’accueil destinée au report de composants de la microélectronique (2), tels que des puces microélectroniques, par collage hybride, chaque zone pleine (101) étant destinée à accueillir un composant de la microélectronique (2) et chaque zone micro- ou nano-structurée (102) étant destinée à constituer au moins une partie d’une zone entre composants de la microélectronique (2).
10. Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche à base dudit matériau sacrificiel (12) est formée de sorte que chaque plot (122, 131) présente au moins une dimension transversale comprise entre 100 nm et 2 pm, de préférence entre 200 nm et 1 pm, et encore plus préférentiellement sensiblement égale à 500 nm.
11 . Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche à base dudit matériau sacrificiel (12) est formée de sorte que deux plots (122, 131) adjacents entre eux d’une même pluralité soient espacés entre eux d’une distance comprise entre 100 nm et 1 pm, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm.
12. Procédé selon l’une quelconque des revendications précédentes, dans lequel la gravure est paramétrée de sorte que chaque plot à base dudit matériau diélectrique (131) présente une hauteur comprise entre 100 nm et 5 pm, de préférence entre 400 nm et 2,5 pm, et encore plus préférentiellement sensiblement égale à 1 pm.
13. Plaque (1) comprenant une surface principale (10) présentant au moins une zone pleine (101) et une zone micro- ou nano-structurée (102) ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone micro- ou nano-structurée (102) s’étendant autour d’une zone pleine (101), la plaque comprenant un substrat (11) qui comprend un premier niveau (111) à base d’un matériau semi-conducteur et un deuxième niveau (112) à base d’un matériau diélectrique, le deuxième niveau (112) s’étendant sur le premier niveau (111), ladite au moins une zone pleine (101) et chaque zone micro- ou nano-structurée (102) étant formées dans le deuxième niveau (112) du substrat (11) et chaque zone micro- ou nano-structurée (102) présentant une pluralité de plots à base dudit matériau diélectrique (131), la plaque étant caractérisée en ce que les plots à base dudit matériau diélectrique (131) présentent des extrémités facettées (1311).
14. Plaque (1) selon la revendication précédente, comprenant en outre une couche hydrophobe (14) recouvrant chaque plot à base dudit matériau diélectrique (131) et chaque espace (132) entre les plots à base dudit matériau diélectrique (131) d’une même pluralité, voire le cas échéant des bords latéraux (1011) de chaque zone pleine (1201), et ne recouvrant pas ladite au moins une zone pleine (1201).
15. Plaque (1) selon l’une quelconque des revendications 13 à 14, dans laquelle :
• chaque plot à base dudit matériau diélectrique (131) présente une hauteur comprise entre 100 nm et 5 pm, de préférence entre 400 nm et 2,5 pm, et encore plus préférentiellement sensiblement égale à 1 pm, et/ou
• chaque plot à base dudit matériau diélectrique (131) présente au moins une dimension transversale comprise entre 100 nm et 2 pm, de préférence entre 200 nm et 1 pm, et encore plus préférentiellement sensiblement égale à 500 nm, et/ou
• deux plots à base dudit matériau diélectrique (131) adjacents entre eux d’une même pluralité sont espacés entre eux d’une distance comprise entre 100 nm et 1 m, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm.
16. Plaque (1) selon l’une quelconque des revendications 13 à 15, constituant une plaque d’accueil destinée au report de composants de la microélectronique (2), tels que des puces microélectroniques, par collage hybride, chaque zone pleine (101) étant destinée à accueillir un composant de la microélectronique (2) et chaque zone micro- ou nano- structurée (102) étant destinée à constituer au moins une partie d’une zone entre composants de la microélectronique (2).
17. Plaque (1) selon la revendication précédente, dans laquelle le deuxième niveau (112) du substrat (11) comprend au moins un niveau d’interconnexions électriques (110) s’étendant au moins au droit de chaque zone pleine (101) et s’étendant le cas échéant d’une zone pleine (101) à une zone micro- ou nano-structurée (102) adjacente, les interconnexions électriques (110) affleurant du deuxième niveau (112) du substrat (11) depuis une surface exposée (1000) de chaque zone pleine (101) et s’étendant depuis chaque zone pleine (101) au moins jusque la zone micro- ou nano-structurée (102) adjacente, et s’étendant plus particulièrement au-dessous de la pluralité de plots à base dudit matériau diélectrique (131) de ladite zone micro- ou nano-structurée (102) adjacente, en étant encapsulées dans le matériau diélectrique à base duquel le deuxième niveau (112) du substrat (11) est constitué.
18. Procédé d’auto-assemblage de composants de la microélectronique mettant en œuvre une plaque (1) selon l’une quelconque des revendications 13 à 17.
19. Procédé d’auto-assemblage selon la revendication précédente, dans lequel une pluralité de composants de la microélectronique (2), tels que des puces microélectroniques, sont auto-assemblées sur la plaque (1) par collage hybride de type puces à plaque.
20. Assemblage (0) comprenant une plaque (1) selon l’une quelconque des revendications 13 à 17 et une pluralité de composants de la microélectronique (2), tels que des puces microélectroniques, assemblées sur la plaque (1) par collage hybride.
EP23828209.9A 2022-12-21 2023-12-18 Procédé de fabrication d'une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée Pending EP4639628A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2214148A FR3144391A1 (fr) 2022-12-21 2022-12-21 Procédé de fabrication d’une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée
PCT/EP2023/086346 WO2024133079A1 (fr) 2022-12-21 2023-12-18 Procédé de fabrication d'une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée

Publications (1)

Publication Number Publication Date
EP4639628A1 true EP4639628A1 (fr) 2025-10-29

Family

ID=85569698

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23828209.9A Pending EP4639628A1 (fr) 2022-12-21 2023-12-18 Procédé de fabrication d'une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée

Country Status (5)

Country Link
EP (1) EP4639628A1 (fr)
JP (1) JP2026504338A (fr)
CN (1) CN120457544A (fr)
FR (1) FR3144391A1 (fr)
WO (1) WO2024133079A1 (fr)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120276334A1 (en) * 2011-02-23 2012-11-01 Massachusetts Institute Of Technology Surfaces with Controllable Wetting and Adhesion
FR3058258B1 (fr) * 2016-11-03 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication de plots d'assemblage sur un support pour l'auto-assemblage d'un circuit electronique sur le support

Also Published As

Publication number Publication date
CN120457544A (zh) 2025-08-08
FR3144391A1 (fr) 2024-06-28
WO2024133079A1 (fr) 2024-06-27
JP2026504338A (ja) 2026-02-05

Similar Documents

Publication Publication Date Title
EP3593376B1 (fr) Procédé d'auto-assemblage de composants microélectroniques
EP1210733A1 (fr) Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions
WO2021099713A1 (fr) Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
FR2926671A1 (fr) Procede de traitement de defauts lors de collage de plaques
EP4002441A2 (fr) Circuit electronique pour un collage moleculaire hybride
WO2013102637A1 (fr) Procede de gravure d'un motif complexe
EP3742478B1 (fr) Procédé d'auto-assemblage avec collage moléculaire hybride
FR3110769A1 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
EP4639628A1 (fr) Procédé de fabrication d'une plaque comprenant deux zones ayant un contraste de mouillabilité supérieur à 90° et plaque ainsi fabriquée
EP3035378B1 (fr) Procédé de transformation d'un dispositif électronique utilisable dans un procédé de collage temporaire d'une plaque sur une poignée et dispositif électronique fabriqué par le procédé
EP3836235B1 (fr) Procede de realisation d'une couche de materiau structuree
WO2006075081A1 (fr) Composant micromecanique avec des elements actifs et procede de realisation d'un tel composant
EP1692716B1 (fr) Collage moleculaire de composants microelectroniques sur un film polymere
WO2005086232A1 (fr) Dispositif microelectronique d'interconnexion a tiges conductrices localisees
EP3171395B1 (fr) Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce
EP4513268B1 (fr) Procede de realisation de motifs sur un substrat
EP3772746B1 (fr) Procédé de fabrication de vias traversant un substrat
EP4300553A1 (fr) Collage auto-aligné par contraste d'hydrophilie
EP4579728A1 (fr) Procede de formation de zones hydrophobes sur un substrat
EP4513269A1 (fr) Procede de structuration d'un substrat
FR3076658A1 (fr) Procede de gravure d'une cavite dans un empilement de couches
WO2017009564A1 (fr) Pochoir et procédé de fabrication du pochoir
FR3135728A1 (fr) Procede de collage temporaire
FR3091410A1 (fr) Procédé de gravure
CH704884B1 (fr) Substrat destiné à recevoir des contacts électriques.

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250613

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)