EP4374000A1 - Pseudo-substrat epitaxie piezoelectrique, utilisation et procede de preparation d'un tel pseudo-substrat - Google Patents

Pseudo-substrat epitaxie piezoelectrique, utilisation et procede de preparation d'un tel pseudo-substrat

Info

Publication number
EP4374000A1
EP4374000A1 EP22754133.1A EP22754133A EP4374000A1 EP 4374000 A1 EP4374000 A1 EP 4374000A1 EP 22754133 A EP22754133 A EP 22754133A EP 4374000 A1 EP4374000 A1 EP 4374000A1
Authority
EP
European Patent Office
Prior art keywords
quartz
wafer
piezoelectric
substrate
thin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22754133.1A
Other languages
German (de)
English (en)
Inventor
Adrien CARRETERO
David Sanchez Fuentes
Lorenzo GARCIA
Ricardo Garcia
Samir BOUISRI
Javier MORAL VICO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitat Autonoma de Barcelona UAB
Centre National de la Recherche Scientifique CNRS
Universite de Montpellier
Original Assignee
Universitat Autonoma de Barcelona UAB
Centre National de la Recherche Scientifique CNRS
Universite de Montpellier
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universitat Autonoma de Barcelona UAB, Centre National de la Recherche Scientifique CNRS, Universite de Montpellier filed Critical Universitat Autonoma de Barcelona UAB
Publication of EP4374000A1 publication Critical patent/EP4374000A1/fr
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/18—Quartz
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/02—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by evaporation of the solvent
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/62—Whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B5/00—Single-crystal growth from gels
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/005—Epitaxial layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/14—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions the crystallising materials being formed by chemical reactions in the solution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz

Definitions

  • the present invention generally relates to the production of a piezoelectric epitaxial pseudo-substrate comprising an epitaxial a-quartz layer on a silicon wafer, its use for the production of piezoelectric microelectromechanical systems (MEMS), as well as the method of manufacturing such a pseudo-substrate.
  • MEMS microelectromechanical systems
  • Piezoelectric materials are central to many everyday applications thanks to their intrinsic ability to generate electrical charges under applied mechanical stress or to induce mechanical deformation from electrical input. Such properties make them key elements of motion detectors and resonators present in many wireless network sensors, which are devices capable of autonomously collecting and transmitting environmental data. Thus, in this context, piezoelectric materials can find multiple military, medical and environmental applications. Today, the monolithic integration of these materials into silicon technology and its micromachining to develop cost-effective alternative processes with superior performance are among the focal points of current technology.
  • the piezoelectric materials PZT lead zirconate titanate PbZrTiOs
  • ZnO zinc oxide
  • AIN aluminum nitride
  • quartz-based devices have so far been micromachined from bulk crystals 111 .
  • This has the disadvantages of not being able to reduce their size below a thickness of 10 ⁇ m, and of requiring, for most of their applications, to bond the quartz crystals to silicon 121 substrates.
  • These disadvantages represent significant constraints for the microelectronics industry, since thinner single-crystal quartz wafers are currently in high demand to enable the use of devices. with higher working frequencies, as well as for their ability to achieve lower detection levels with better sensitivity 131 .
  • Quartz a is a strategic material in Europe, widely used as a piezoelectric material due to its exceptional properties. Indeed, quartz-a exhibits excellent thermal and chemical stability and high mechanical properties, making it one of the best candidates for frequency control devices and acoustic and mass sensor technologies.
  • a wafer of monocrystalline semiconductor material having two faces and - a thin layer of quartz-a (100) epitaxied on at least one of the faces of the said wafer, characterized in that the said monocrystalline semiconductor material wafer is a silicon wafer (100), and in that the said thin layer of quartz-a (100) presents a homogeneous crystallization with a mosaicity around the peak (100) of the quartz comprised between 6° and 1° and a thickness comprised between 100 nm and 1 m ⁇ ti.
  • epitaxied pseudo-substrate is meant, within the meaning of the present invention, a slice of material produced by epitaxial growth (epitaxied) and intended to be used in photonics, microelectronics, spintronics or photovoltaics.
  • the wafer of material is a thin layer of ⁇ -quartz epitaxied on a wafer of silicon (100).
  • mosaicity we mean, within the meaning of the present invention, a measurement of the dispersion of the orientations of the crystalline planes: a mosaic crystal is an idealized model of an imperfect crystal, which we imagine made up of many small perfect crystals (crystallites) which are, to a certain extent, misoriented, randomly.
  • the mosaic crystal model dates back to a theoretical analysis of X-ray diffraction by CG Darwin [61 .
  • CG Darwin CG Darwin
  • the mosaicity being a spreading of the orientations of the plane, by degree of mosaicity of a crystal, one understands, within the meaning of the present invention, the measure of the misalignment of the domains of matter which compose it.
  • the curves in Figure 2 below show us that the width at mid-height of the quartz tilting curves (100) decreases with the increase in the catalyst:S1O2 molar ratio (hereinafter referred to by the terms "SrMolar ratio"). in FIG. 2a) and therefore that the mosaicity of the thin layer of quartz a decreases with the increase in the molar concentration (CS r ) of the precursor solution which serves to catalyze the quartz nucleation reaction.
  • FIG. 1 is a web diagram which illustrates the main advantages of the epitaxial piezoelectric pseudo-substrate according to the invention compared to a material comprising a thin layer of epitaxial quartz-a on silicon substrates (100) such as taught in international application W02014/016506.
  • This figure shows in particular that for equivalent properties of roughness and slightly superior continuity of the epitaxial quartz-a layer in the case of the pseudo-substrate according to the invention, the scalability (that is to say the ability to change scale of the pseudo-substrate), the mosaicity and the homogeneity of the layer of quartz-ci are considerably improved.
  • the epitaxied pseudo-substrates according to the invention comprise a thin layer of a-quartz which can be completely homogeneous when it is epitaxied on disc-shaped silicon substrates of 2, 3 or 4 inches in diameter, or even plus (corresponding to diameters of 5.04 cm, 7.62 cm and 10.16 cm respectively, which are the classic dimensions of silicon "wafers" for electronics commercially available), which makes them suitable for their use for the production of piezoelectric electromechanical microsystems.
  • the face on which the thin layer of a-quartz is deposited may have a surface area of at least 20 cm 2 (surface area corresponding approximately to a disc-shaped wafer with a diameter of 2 inches, i.e. 5.08 cm ), and preferably between 20 cm 2 and 82 cm 2 (area corresponding approximately to a disc-shaped wafer with a diameter of 4 inches, or 10.16 cm).
  • the thickness of said thin layer (12) of quartz-a (100) can be a thickness between 200 nm and 1 pm.
  • the thin layer of a-quartz can have a mosaicity between 2.5° and 1.4°.
  • a silicon wafer (100) it is possible advantageously to use, as a silicon wafer (100), an N-doped silicon wafer (in particular doped with phosphorus), having a resistivity of the order of 0.025 Ohm/cm 2 .
  • the wafer may have a thickness of the order of 100 ⁇ m, with polished faces.
  • the present invention also relates to a microelectromechanical system in the form of a piezoelectric resonant membrane comprising a piezoelectric epitaxial pseudo-substrate according to the invention.
  • the present invention also relates to a method for manufacturing a piezoelectric epitaxial pseudo-substrate according to the invention, comprising the following steps: A) a step of preparing a composition comprising a solvent and at least one silica precursor and/or colloidal silica;
  • step C) a step of depositing at least one layer of the composition obtained at the end of step A), the deposit being carried out on at least part of one of the faces of said wafer;
  • step D) a step of heat treatment of said wafer thus coated; said process being characterized in that the composition prepared in step A comprises a catalyst chosen from the following elements of degree of oxidation +2 constituting the group comprising strontium, barium, calcium, magnesium and beryllium or from the following elements of degree of oxidation +1 constituting the group comprising cesium, rubidium, lithium, sodium or potassium, said catalyst being present at a catalyst:S1O2 molar ratio of at least 0.0375 and 0.125;°and in that said wafer of semiconductor material provided in step B) is a silicon wafer;and in that step C) of depositing said composition is carried out by spin coating, and in that said process further comprises, between steps C) and D), an intermediate step C′) of pre-heat treatment at a temperature between 400° C. and 600° C., to form at the end of the step C′), a thin layer of consolidated amorphous silica;
  • step C of spin coating (more generally known by the English terms “spin coating”), to be perfectly adapted to the format of the silicon wafers in form of disks (or "wafers") used in microelectronics because they allow to easily obtain completely homogeneous layers of a-quartz on 2, 3 and 4 inch silicon wafers (even larger wafers).
  • step A consists in preparing a composition comprising a solvent, at least one silica precursor and/or colloidal silica, as well as a catalyst chosen from strontium, barium , calcium, magnesium and beryllium (of oxidation state +2 ) or from cesium, rubidium, lithium, sodium or potassium (of degree of oxidation +1 ), the catalyst being present at the rate of a catalyst:S1O2 molar ratio of between 0.0375 and 0.125.
  • Strontium in its Sr 2+ form will preferably be used as catalyst.
  • Catalyst:S1O2 molar ratio means, within the meaning of the present invention, the number of moles of catalyst present in the composition prepared in step A over the number of moles of silica precursor or colloidal silica.
  • a catalyst:S1O2 molar ratio guarantees that the thin layer of a-quartz (100) formed at the end of step D of the process according to the invention exhibits homogeneous crystallization with mosaicity around the peak (100) quartz-a between 6° and 1°.
  • a quantity of catalyst may be used in the composition prepared in step A such that the catalyst:S1O2 molar ratio is between 0.075 and 0.125, and is preferably equal to 0.1.
  • a catalyst:S1O2 molar ratio of between 0.075 and 0.125 guarantees the thin layer of a-quartz (100) formed at the end of step D of the process according to the invention exhibits homogeneous crystallization with mosaicity around the peak (100) of quartz-a between 2.5° and 1.4°,
  • silica precursor it is possible to advantageously use in the process according to the invention a precursor chosen from methyltrimethoxysilane (MTMS), tetraethoxysilane (TEOS), methyltriethoxysilane (MTES), dimethyldimethoxysilane, and their mixtures.
  • MTMS methyltrimethoxysilane
  • TEOS tetraethoxysilane
  • MTES methyltriethoxysilane
  • dimethyldimethoxysilane and their mixtures.
  • TEOS tetraethoxysilane
  • TEOS tetraethoxysilane
  • the composition prepared in step A may additionally comprise a nonionic surfactant, which is preferably polyoxyethylene cetyl ether (for example that marketed by the company SIGMA ALDRICH under the trademark Brij ® 58) .
  • a nonionic surfactant in the composition of step A of the process according to the invention makes it possible to obtain a stability of the composition of several weeks, even of several months and to reach a molar ratio catalyst: SiC >2 higher by increasing the solubility of the Strontium salt.
  • the composition prepared in step A may also comprise one or more additives such as pH control agents (HCl for example), structuring or modifying agents or even agents porosity promoters such as polymers, quaternary ammoniums and urea.
  • additives such as pH control agents (HCl for example), structuring or modifying agents or even agents porosity promoters such as polymers, quaternary ammoniums and urea.
  • solvent used in the composition prepared in step A of the process according to the invention it is possible to typically use water, alcohol (in particular ethanol) or a hydro -alcoholic.
  • step B of supplying a substrate a slice (or "wafer") of single-crystal semiconductor material having two parallel faces is used, as defined above.
  • a silicon wafer (100) is used.
  • a wafer whose faces (and in particular the one on which the quartz film deposition is carried out a) have a surface of at least 20 cm 2 (surface corresponding approximately to the surface of a disc-shaped wafer with a diameter of 2 inches, i.e. 5.08 cm) and preferably between 20 cm 2 and 82 cm 2 (area corresponding approximately to the surface of a disc-shaped wafer with a diameter of 4 inches , i.e. 10.16 cm)
  • an N-doped silicon wafer may be used, having a resistivity of the order of 0.025 Ohm/cm 2 .
  • step C of depositing at least one layer of the composition prepared in step A of the process according to the invention the composition is deposited by spin coating (generally designated by the English terms
  • spin coating by a person skilled in the art) on at least part of one of the faces of the wafer.
  • This step is necessarily followed by an intermediate step C′) of heat pre-treatment at a temperature between 400° C. and 600° C., to form at the end of this step at least one thin layer of consolidated amorphous silica, which constitutes a thin layer precursor of the thin layer of quartz a (100).
  • the catalyst is present within the amorphous silica matrix: it acts as a crystal lattice modifier (devitrifying agent) and lowers the melting point of the silica and allows the crystallization of the silica at low temperature.
  • steps C and C' may be repeated successively one or more times.
  • step C may be carried out as follows, in two phases: - a first phase of dynamic distribution of the composition of step A by centrifugation at a speed of 100-500 rpm, and preferably at 300 rpm, for 5 to 10 seconds; followed by
  • the first phase of distribution serves to facilitate the distribution of the composition over the entire wafer, while the second phase of distribution makes it possible to form and control the thickness of the layer(s) deposited, such as illustrated by figure 3
  • step C may include a waiting time between the two distribution phases which is between 0 and 15 s.
  • step C' can preferably be carried out at a temperature between 450°C and 600°C for 4 minutes.
  • steps C and C' may be repeated 4 times successively.
  • Steps C and C' are followed by a step D of heat treatment of the wafer thus coated with at least one thin layer precursor of the thin layer of quartz a (100).
  • step D) of heat treatment can be carried out at a temperature between 800°C and 1200°C, and preferably at 980°C for a period of 5 hours, in a tube furnace with an airflow of 12 L/min.
  • Such a process benefits from the advantages of soft and sol-gel chemistry, and from a method of deposition by centrifugal coating (or "spin coating").
  • the deposition technology is the technique best suited to the formats of supports generally used in microelectronics: in other words, such a technology makes it possible to easily obtain completely homogeneous layers of quartz-a on substrates or wafers of silicon of 5.08 cm, 7.62 cm and 10.16 cm (corresponding respectively to 2, 3 and 4 inches in diameter), or even being able to be larger (as shown in Figure 6).
  • the quantity of solution per substrate necessary to obtain a layer of quartz is minimal: the preparation of only 10 mL of solution allows the deposition of at least 10 slices of 10.16 cm in diameter (i.e. 1 mL per substrate) , which significantly saves the costs of chemical components used in the manufacturing process.
  • FIG 1 is a web diagram that shows a detailed analysis of several important features of the integration of a-quartz thin films by dip-coating and dip-coating techniques. centrifugal coating ("spin coating”), as well as their point-by-point comparison according to the importance given to each characteristic.
  • spin coating centrifugal coating
  • FIG. 2 illustrates how the concentration of catalyst in the composition formed in step A of the process according to the invention makes it possible to control the mosaicity of the quartz-a layers produced on 2-inch silicon substrates with a strontium catalyst (cf. example 1): o FIG. 2a shows the reduction in mosaicity when the catalyst:S1O2 molar ratio in the composition of step A increases; o FIG. 2b shows the increase in the crystallinity of the quartz-a- layers when the catalyst:S1O2 molar ratio in the composition of step A increases; o FIG. 2c comprises maps of the mosaic grade showing the homogeneity of the a-quartz layers produced with different catalyst:Si02 molar ratios (denoted by Rs r ).
  • FIG. 3 shows the characterization of a-quartz layers produced at different spin coating speeds during step C of the process according to the invention (cf. example 2): o Figure 3a shows the control of the thickness of the quartz-a layer by the rotational speed of the centrifugal coating (second phase); o figure 3b shows the variation of the mosaicity of the peak (100) of quartz-a according to the speed of rotation. o FIG. 3c comprises different SEMFEG images showing the thicknesses of the sections of the layers produced at different speeds; o Figure 3d includes different mosaic grade maps showing the homogeneity of the a-quartz layers produced at different speeds.
  • FIG. 4 shows the influence of the waiting time between the solution distribution phase on the substrate and the final phase of spin coating (step C of the process according to the invention) on the thin layer of quartz-a (cf. example 3): o FIG. 4a shows the variation of the mosaicity of the peak (100) of quartz-a as a function of the waiting time; o figure 4b shows the variation in the intensity of the peak (100) of quartz-a as a function of the waiting time; o figure 4c includes different SEMFEG images showing the evolution of the thickness of the thin a-quartz layers produced at different waiting times; o Figure 4d includes different maps of the mosaicity grade of the (100) quartz-a peak, showing the evolution of the mosaicity as well as the homogeneity of the quartz-a layers as a function of the waiting time.
  • figure 5 shows the influence of the number of layers of deposits on the characterization of the pseudo-substrate obtained by the method according to the invention (cf. example 4): o figure 5a shows the diffraction results Q -2Q for different numbers of layers deposited with an inset (“Rocking curve” of the same samples); o figure 5b is a representation of the intensity of the (100) peak of quartz-a and the estimated thickness of the final thin layer of quartz- a as a function of the number of layers deposited, with an inset (the representation of the grade of mosaicity around the peak (100) of quartz-a shows its invariance as a function of the number of layers); o FIG.
  • Figure 5d is a comparison by SEMFEG imaging of the thickness of the final thin layer of a-quartz of two samples obtained by 4 coatings (710 nm thick) and 1 deposition (180 nm thick); od)
  • Figure 5d includes different maps of the intensity and grade of mosaicity of the (100) quartz-a peak, showing the homogeneity of the quartz-a layers with different numbers of coatings.
  • Figure 6 illustrates the scalability of the fabrication of epitaxial quartz-a piezoelectric layers on silicon: o Figure 6a shows images of different sizes of crystallized silicon wafers, which are used in the microelectronics industry ; o Figure 6b includes different maps of the mosaic grade of the samples showing the constancy of the homogeneity of the a-quartz layer for the different sizes of silicon wafers used.
  • Figure 7 illustrates the characterization of an a-quartz layer produced under "optimal" conditions on a 2-inch-diameter Si wafer: o Figure 7a includes an optical image showing the continuity of the thin layer of quartz-a (right) and an SEM image showing the thickness of the crystallized quartz-a layer (left.) o Figure 7b is an AFM image showing the texture and roughness of the thin layer of quartz-a; o Figure 7c shows the Q-2Q diffraction results, with an inset:
  • Figure 7d is a pole figure showing the epitaxy between the Si wafer and the quartz-a layer.
  • N-doped silicon standard disc-shaped slices of 2, 3 and 4 inches (i.e. 5.08 cm, 7.62 cm and 10.16 cm in diameter respectively), tetraethoxyorthosilane at 98% (TEOS), marketed by the company Sigma-Aldrich,
  • EXAMPLE 1 Process for manufacturing a piezoelectric epitaxial pseudo-substrate according to the invention: optimization, during step A of the process according to the invention, of the catalyst:SiO2 molar ratio.
  • a composition of precursors prepared during step A is deposited on one of the faces 20 of this wafer 2.
  • the deposition is carried out by spin coating at a temperature of 20°C and 40% relative humidity, under the following conditions: i. a dynamic distribution of 1 mL of solution at 300 rpm, for 5 s; ii. then, a final rotation of 2000 rpm for 30 seconds.
  • the layer of composition thus deposited is consolidated by a heat treatment at 450° C., to obtain a thin layer of consolidated amorphous silica, which constitutes a thin layer precursor of the thin layer of quartz a (100).
  • step D we proceed to the final heat treatment of step D, of the silicon wafer thus coated with amorphous silica, at a temperature of 980°C for 5 hours in a tube furnace with an air flow of 12 L/min. Then the oven is turned off and left to cool naturally to 25°C.
  • Figure 2 shows different maps on the mosaicity of quartz-a layers with 150 uniformly distributed points, these layers having been obtained from the centrifugal deposition of the different compositions of step A, i.e. with different SrCI 2 :TEOS molar ratios.
  • Figure 2 shows that an SrCl2:TEOS molar ratio between 0.075 and 0.125 guarantees homogeneous crystallization of the a-quartz layer with a mosaicity between 2.5° and 1.4°, making it possible to exploit the properties layer piezoelectric
  • EXAMPLE 2 process for manufacturing a piezoelectric epitaxial pseudo-substrate according to the invention: optimization, during step C of the process according to the invention, of the spin coating speed.
  • TEOS Brij-58: HCl: EtOH: SrCl2: 1: 0.43: 0.7: 25: 0.1.
  • step C of the process according to the invention the composition of precursors prepared during step A is deposited on one of the faces 20 of this wafer 2.
  • the deposit is carried out by spin coating at a temperature of 20°C and 40% relative humidity, under the following conditions: i. a dynamic distribution of 1 mL of solution at 300 rpm, for 5 s; ii. then, a final rotation for 30 seconds, which is changed from 1000 rpm to 3500 rpm (6 coating speeds being tested: 1000 rpm; 1500 rpm; 2000 rpm; 2500 rpm; 3000 rpm; 2500 rpm).
  • step C′ of the process according to the invention the layer of composition thus deposited is consolidated by a heat treatment at 450° C., to obtain a thin layer of consolidated amorphous silica, which constitutes a thin layer precursor of the thin layer of quartz a (100).
  • steps C and C' There is only one iteration of steps C and C'.
  • step D we proceed to the final heat treatment of step D, of the silicon wafer thus coated with amorphous silica, at a temperature of 980°C for 5 hours in a tube furnace with an airflow of 12 L/min. Then the oven is turned off and allowed to cool naturally to 25°C.
  • a slice (or “wafer”) of silicon (100) covered with a layer of quartz-a is obtained, the thickness of which is characterized by microscopy is between 300 nm and 170 nm. The characterization of this layer is illustrated in Figures 3c and 3d.
  • Figure 3 shows that the speed of rotation during the second phase of coating by centrifugation of step C makes it possible to control the thickness of the layer of quartz-a deposited: a slight increase in the grade of mosaicity is observed final ⁇ -quartz layers as the second phase coating rate increases ( Figure 3d).
  • a deposition at 300 rpm during the first phase of step C, followed by a centrifugal coating between 1000 rpm and 3500 rpm for 30 seconds during the second step guarantee homogeneous layers of quartz-a, whose thicknesses can be between 170 nm and 300 nm.
  • EXAMPLE 3 method for manufacturing a piezoelectric epitaxial pseudo-substrate according to the invention: optimization of the waiting time between the phase of distributing the solution on the substrate and the final phase of spin coating (step C of the method according to the invention) on the thin layer of quartz-a.
  • TEOS Brij-58: HCl: EtOH: SrCl2: 1: 0.43: 0.7: 25: 0.1.
  • step C of the process according to the invention the composition of precursors prepared during step A is deposited on one of the faces 20 of this wafer 2.
  • the deposit is carried out by spin coating at a temperature of 20°C and 40% relative humidity, under the following conditions: i. a dynamic distribution of 1 mL of solution at 300 rpm, for 5 s; ii. wait for a duration varying from 0 to 15 s; iii. then, a final rotation of 2000 rpm for 30 seconds.
  • step C′ of the process according to the invention the layer of composition thus deposited is consolidated by a heat treatment at 450° C., for obtaining a thin layer of consolidated amorphous silica, which constitutes a thin layer precursor of the thin layer of a(100) quartz.
  • steps C and C' There is only one iteration of steps C and C'.
  • step D we proceed to the final heat treatment of step D, of the silicon wafer thus coated with amorphous silica, at a temperature of 980°C for 5 hours in a tube furnace with an air flow of 12 L/min. Then the oven is turned off and left to cool naturally to 25°C.
  • step D of the process according to the invention a wafer (or “wafer”) of silicon (100) covered with a layer of a-quartz is obtained, which has been characterized as illustrated in Figures 4c and 4d.
  • Figure 4 shows that, for a coating speed (second phase of step C) of 2000 rpm, increasing the waiting time makes it possible to increase the thickness of the thin layer of quartz- a, while maintaining its homogeneity: we go from 170 nm when there is no waiting time to 300 nm for a waiting time of 15 s (figure 4c), with mosaicity around the peak ( 100) quartz which is homogeneous throughout the substrate (figure 4d).
  • EXAMPLE 4 process for manufacturing a piezoelectric epitaxial pseudo-substrate according to the invention: optimization of the number of iterations of steps C and C′ (number of layers deposited).
  • TEOS Brij-58: HCl: EtOH: SrCl2: 1: 0.3: 0.7: 25: 0.1.
  • step C of the process according to the invention the composition of precursors prepared during step A is deposited on one of the faces 20 of this wafer 2.
  • the deposit is carried out by spin coating at a temperature of 20°C and 40% relative humidity, under the following conditions: i. a dynamic distribution of 1 mL of solution at 300 rpm, for 5 s; ii. then, a final rotation of 2000 rpm for 30 seconds.
  • step D we proceed to the final heat treatment of step D, of the silicon wafer thus coated with amorphous silica, at a temperature of 980°C for 5 hours in a tube furnace with an air flow of 12 L/min. Then the oven is turned off and left to cool naturally to 25°C.
  • a slice (or "wafer") of silicon (100) is obtained covered with a layer of quartz-a, the thickness of which varies from 180 nm (a single iteration of steps C and C') to 710 nm (4 iterations of steps C and C'), as illustrated in FIG. 5c.
  • EXAMPLE 5 process for manufacturing a piezoelectric epitaxial pseudo-substrate according to the invention: optimization of the size of the silicon wafers used (scalability tests).
  • TEOS Brij-58: HCl: EtOH: SrCl2: 1:0.3:0.7:25:0.1.
  • Silicon wafers of 2, 3 and 4 inches in diameter (corresponding respectively to diameters of 5.08 cm, 7.62 cm and 10.16 cm) and having a thickness of 100 mm, with a conductivity of 0.025 W/cm.
  • step C of the process according to the invention the composition of precursors prepared during step A is deposited on one of the faces 20 of this wafer 2.
  • the deposit is carried out by spin coating at a temperature of 20°C and 40% relative humidity, under the following conditions: i. a dynamic distribution of 1 mL of solution at 300 rpm, for 5 s; ii. then, a final rotation of 2000 rpm for 30 seconds.
  • step D we proceed to the final heat treatment of step D, of the silicon wafer thus coated with amorphous silica, at a temperature of 980°C for 5 hours in a tube furnace with an air flow of 12 L/min. Then the oven is turned off and left to cool naturally to 25°C.
  • step D of the process according to the invention a slice (or “wafer”) of silicon (100) covered with a layer of quartz-a is obtained.
  • Figure 6 shows that the process according to the invention, and in particular the spin coating of step C, are perfectly suited to the formats of the substrates usually used in microelectronics, that is to say wafers of If of diameters 2 inches, 3 inches and 4 inches (cf. figure 6a).
  • the process according to the invention makes it possible to easily obtain completely homogeneous a-quartz layers of a-quartz on silicon substrates of 2, 3 and 4.
  • FIG. 6b shows the conservation of the mosaicity and crystallinity with the size of the silicon wafer.
  • the quantity of solution per substrate necessary to obtain a layer of quartz-a is minimal: 10 mL of composition (prepared in step A of the process according to the invention) allows the deposition of at least 10 4-inch substrates (i.e. 1 mL of composition per 4 inch wafer), which saves the costs of chemical components enormously.
  • EXAMPLE 6 production of an example of epitaxial piezoelectric pseudo-substrate according to the invention.
  • TEOS Brij-58: HCl: EtOH: SrCl2: 1: 0.3: 0.7: 25: 0.1.
  • step C of the process according to the invention the composition of precursors prepared during step A is deposited on one of the faces 20 of this wafer 2.
  • the deposit is carried out by spin coating at a temperature of 20°C and 40% relative humidity, under the following conditions: i. a dynamic distribution of 1 mL of solution at 300 rpm, for 5 s; ii. then, a final rotation of 2000 rpm for 30 seconds.
  • the layer of composition thus deposited is consolidated by a heat treatment at 450° C., to obtain a thin layer of consolidated amorphous silica, which constitutes a thin layer precursor of the thin layer of quartz a (100).
  • step D we proceed to the final heat treatment of step D, of the silicon wafer thus coated with amorphous silica, at a temperature of 980°C for 5 hours in a tube furnace with an air flow of 12 L/min. Then the oven is turned off and left to cool naturally to 25°C.
  • a slice (or “wafer”) of silicon (100) covered with a layer of a-quartz is obtained, which has been characterized as follows ( see Figure 7):
  • Figure 7a located on the right
  • FIG. 7a shows the section of the quartz-a layer, which has a thickness of 710 nm;
  • FIG. 7b shows the texture and roughness of the surface of the layer with an average roughness of 10 nm, measured on a surface of 50 ⁇ 50 ⁇ m;
  • FIG. 7a located on the right shows that the thin a-quartz layer thus obtained consists of percolated a-quartz crystalline domains forming a homogeneous and continuous carpet
  • FIG. 7a located on the left
  • FIG. 7b shows the texture and roughness of the surface of the layer with an average roughness of 10 nm, measured on a surface of 50 ⁇ 50 ⁇ m
  • FIG. 7c shows that the crystallized layer is indeed a monocrystalline layer of a-quartz.
  • Figure 7d also shows the presence of two quartz domains perpendicular to each other. These two domains which have an identical epitaxial relationship with the substrate of silicon ([210]a-quartz(100)//[100]Si(100) are allowed by the cubic symmetry of the silicon substrate.
  • Figure 7d finally shows a 3D representation model of the orientation and relationship of the two crystalline domains of the dense layer of epitaxial quartz on silicon.
  • Figure 7d also shows the existence of two perpendicular crystalline domains of quartz with the same epitaxial relationship with silicon. The existence of these two crystalline domains of the quartz layer is possible thanks to the cubic symmetry of the silicon substrate.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Acoustics & Sound (AREA)
  • Dispersion Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

La présente invention concerne un pseudo-substrat épitaxié piézoélectrique comprenant une tranche de silicium (100) présentant deux faces parallèles, et une couche mince de quartz-a (100) épitaxié sur l'une des faces de ladite tranche, ladite couche mince de quartz-a (100) présentant une cristallisation homogène avec une mosaïcité autour du pic (100) du quartz comprise entre 6° et 1° et une épaisseur comprise entre 100 nm et 1μm La présente invention concerne également un procédé de fabrication d'un tel pseudo-substrat, ainsi que son utilisation pour la réalisation de membranes piézoélectriques.

Description

Description
Titre : PSEUDO-SUBSTRAT EPITAXIE PIEZOELECTRIQUE, UTILISATION ET PROCEDE DE PREPARATION D'UN TEL PSEUDO-SUBSTRAT
Domaine technique
[1] La présente invention concerne de manière générale la réalisation d’un pseudo-substrat épitaxié piézoélectrique comprenant une couche de quartz-a épitaxiée sur une tranche de silicium, son utilisation pour la réalisation de microsystèmes électromécaniques piézoélectriques (MEMS), ainsi que le procédé de fabrication d’un tel pseudo-substrat.
État de la technique
[2] Les matériaux piézoélectriques sont au cœur de nombreuses applications quotidiennes grâce à leur capacité intrinsèque à générer des charges électriques sous une contrainte mécanique appliquée ou à induire une déformation mécanique à partir d'une entrée électrique. De telles propriétés en font des éléments clés des détecteurs de mouvement et des résonateurs présents dans de nombreux capteurs de réseaux sans fil, qui sont des dispositifs capables de récolter et de transmettre des données environnementales de manière autonome. Ainsi, dans ce contexte, les matériaux piézoélectriques peuvent trouver de multiples applications militaires, médicales et environnementales. Aujourd'hui, l'intégration monolithique de ces matériaux dans la technologie du silicium et son micro-usinage pour développer des procédés alternatifs rentables avec des performances supérieures sont parmi les points centraux de la technologie actuelle.
[3] Généralement, les matériaux piézoélectriques PZT (titanate de zirconate de plomb PbZrTiOs), ZnO (oxyde de zinc) et AIN (nitrure d’aluminium) sont intégrés sous forme de couches minces sur des substrats de Si pour la commercialisation de puces. En revanche, les dispositifs à base de quartz ont jusqu'à présent été micro- usinés à partir de cristaux massifs111. Ceci a pour inconvénients de ne pas pouvoir diminuer leur taille en-deçà d’une épaisseur de 10 pm, et de nécessiter, pour la plupart de leurs applications, de coller les cristaux de quartz sur des substrats en silicium121. Ces inconvénients représentent des contraintes importantes pour l'industrie de la microélectronique, car les plaquettes de quartz monocristallin plus minces sont actuellement très demandées pour permettre l'utilisation de dispositifs avec des fréquences de travail plus élevés, ainsi que pour leur faculté à atteindre des niveaux de détection plus bas avec une meilleure sensibilité131.
[4] Le quartz a est un matériau stratégique en Europe, largement utilisé comme matériau piézoélectrique en raison de ses propriétés exceptionnelles. En effet, le quartz-a présente une excellente stabilité thermique et chimique et des propriétés mécaniques élevées, ce qui en fait l'un des meilleurs candidats pour les dispositifs de contrôle de fréquence et les technologies de capteurs acoustiques et de masse. La publication scientifique de Carretero-Genevrier, A. étal. (“ Soft-Chemistry-Based Routes to Epitaxial alpha-Quartz Thin Films with Tunable Textures ») dans Science 340, 827-831 (2013)[41 décrit l’intégration directe par voie chimique du quartz-a épitaxié sur des substrats de silicium (100), sur laquelle est basée la demande internationale WO 2014/016506[sl. Cette demande enseigne notamment comment l'adaptation de la structure des films de quartz-a sur des substrats de silicium a été réalisée par dépôt chimique en solution (technique de trempage - retrait, généralement désignée par l’homme du métier par les termes en anglais «c//p- coating»), ce qui a permis de contrôler la texture, la densité et l'épaisseur des films.
[5] Cependant, les couches minces de quartz-a obtenues par cette technologie ne peuvent pas être utilisées pour la réalisation de microsystèmes électromécaniques piézoélectriques (MEMS). Or, il n’existe donc à ce jour pas de procédé par voie chimique permettant d’industrialiser l’intégration des couches minces à base de quartz-a épitaxiés sur silicium dont l’orientation cristalline est unique et l’homogénéité est parfaitement contrôlée.
[6] Par conséquent, il existe un intérêt considérable à mettre au point une technologie de fabrication d’une telle couche mince quartz-a sur un substrat de silicium permettant un changement d'échelle, c'est-à-dire d’intégrer le quartz-a en forme de couche mince épitaxiée sur des surfaces plus importantes que celles permises par le procédé de préparation d'une couche de quartz-alpha épitaxiée sur support solide tel qu’enseigné par la demande internationale W02014/016506151.
Description de l’invention
[7] Afin de résoudre les problèmes ci-dessus mentionnés, le demandeur a mis au point un pseudo-substrat épitaxié piézoélectrique comprenant :
- une tranche de matériau semi-conducteur monocristallin présentant deux faces, et - une couche mince de quartz-a (100) épitaxié sur au moins l’une des faces de ladite tranche, caractérisé en ce que ladite tranche de matériau semi-conducteur monocristallin est une tranche de silicium (100), et en ce que ladite couche mince de quartz-a (100) présente une cristallisation homogène avec une mosaïcité autour du pic (100) du quartz comprise entre 6° et 1° et une épaisseur comprise entre 100 nm et 1 mΐti.
[8] Par pseudo-substrat épitaxié, on entend, au sens de la présente invention une tranche de matériau fabriquée par croissance épitaxiale (épitaxié) et destinée à être utilisée en photonique, microélectronique, spintronique ou photovoltaïque. Dans le cadre de la présente invention, la tranche de matériau est une couche mince de quartz-a épitaxiée sur une tranche de silicium (100).
[9] Par mosaïcité, on entend, au sens de la présente invention une mesure de la dispersion des orientations des plans cristallins : un cristal mosaïque est un modèle idéalisé d'un cristal imparfait, que l'on imagine constitué de nombreux petits cristaux parfaits (cristallites) qui sont, dans une certaine mesure, mal orientés, de façon aléatoire. Le modèle cristallin en mosaïque remonte à une analyse théorique de la diffraction des rayons X par C. G. Darwin [61. Actuellement, la plupart des études sont basées sur cette théorie, en partant de l’hypothèse d’une distribution gaussienne des orientations des cristallites centrée sur une orientation de référence. La mosaïcité est généralement assimilée à l'écart-type de cette distribution.
[10] La mosaïcité étant un étalement des orientations du plan, par degré de mosaïcité d’un cristal, on entend, au sens de la présente invention, la mesure du désalignement des domaines de matière qui le composent. Les courbes de la figure 2 ci-après nous montrent que la largeur à mi-hauteur des courbes de basculement du quartz (100) diminue avec l’augmentation du ratio molaire catalyseur : S1O2 (ci- après désigné par les termes « SrMolar ratio » sur la figure 2a) et donc que la mosaïcité de la couche mince de quartz a diminue avec l’augmentation de la concentration molaire (CSr) de la solution de précurseur qui sert à catalyser la réaction de nucléation du quartz.
[11] La figure 1 est un diagramme en toile qui illustre les principaux avantages du pseudo-substrat épitaxié piézoélectrique selon l’invention par rapport à un matériau comprenant une couche mince de quartz-a épitaxié sur des substrats de silicium (100) tel qu’enseigné dans la demande internationale W02014/016506. Cette figure montre en particulier que pour des propriétés équivalentes de rugosité et légèrement supérieures de continuité de la couche de quartz-a épitaxié dans le cas du pseudo substrat selon l’invention, la scalabilité (c’est-à-dire la capacité de changement d’échelle du pseudo-substrat), la mosaïcité et l’homogénéité de la couche de quartz- ci sont considérablement améliorées. Ainsi, les pseudo-substrats épitaxiés selon l’invention comprennent une couche mince de quartz-a qui peut être complètement homogène lorsqu’elle est épitaxiée sur des substrats en silicium en forme de disque de 2, 3 ou 4 pouces de diamètre, voire même plus (correspondant respectivement à des diamètres de 5,04 cm, 7,62 cm et 10,16 cm, qui sont les dimensions classiques de « wafers » de silicium pour l’électronique disponibles dans le commerce), ce qui les rend aptes à leur utilisation en vue de la réalisation de microsystèmes électromécaniques piézoélectriques.
[12] De manière avantageuse la face sur laquelle est déposée la couche mince de quartz-a peut présenter une surface d’au moins 20 cm2 (surface correspondant approximativement à un waferen forme de disque de diamètre 2 pouces, soit 5,08 cm), et de préférence entre 20 cm2 et 82 cm2 (surface correspondant approximativement à un waferen forme de disque de diamètre 4 pouces, soit 10,16 cm).
[13] De manière avantageuse, l’épaisseur de ladite couche mince (12) de quartz-a (100) peut être une épaisseur comprise entre 200 nm et 1 pm.
[14] Selon un mode de réalisation avantageux, la couche mince de quartz-a peut présenter une mosaïcité comprise être 2,5° et 1 ,4°.
[15] Pour ce mode de réalisation avantageux, à titre de tranche de silicium (100), on pourra avantageusement utiliser, à titre de tranche de silicium (100), une tranche de silicium dopé N (notamment dopé au phosphore), présentant une résistivité de l’ordre de 0,025 Ohm/cm2. Dans ce cas, la tranche pourra présenter une épaisseur de l’ordre de 100 pm, avec des faces polies.
[16] La présente invention a également pour objet un microsystème électromécanique sous forme de membrane résonnante piézoélectrique comprenant un pseudo-substrat épitaxié piézoélectrique selon l’invention.
[17] Enfin la présente invention a encore pour objet un procédé de fabrication d’un pseudo-substrat épitaxié piézoélectrique selon l’invention, comprenant les étapes suivantes : A) une étape de préparation d'une composition comprenant un solvant et au moins un précurseur de silice et/ou de la silice colloïdale;
B) une étape de fourniture d’une tranche de matériau semi-conducteur monocristallin présentant deux faces ;
C) une étape de dépôt d’au moins une couche de la composition obtenue à l’issue de l'étape A), le dépôt étant réalisé sur au moins une partie de l’une des faces de ladite tranche ;
D) une étape de traitement thermique de ladite tranche ainsi revêtue ; ledit procédé étant caractérisé en ce que la composition préparée à l’étape A comprend un catalyseur choisi parmi les éléments suivants de degré d’oxydation +2 constituant le groupe comprenant le strontium, le baryum, le calcium, le magnésium et le béryllium ou parmi les éléments suivants de degré d’oxydation +1 constituant le groupe comprenant le césium, le rubidium, le lithium, le sodium ou le potassium, ledit catalyseur étant présent à raison d’un rapport molaire catalyseur : S1O2 d’au moins 0,0375 et 0,125 ;°et en ce que ladite tranche de matériau semi-conducteur fournie à l’étape B) est une tranche de silicium ;et en ce que l'étape C) de dépôt de ladite composition est réalisée par enduction centrifuge, et en ce que ledit procédé comprend en outre, entre les étapes C) et D), une étape intermédiaire C’) de pré-traitement thermique à une température comprise entre 400°C et 600°C, pour former à l’issue de l’étape C’), une couche mince de silice amorphe consolidée ;
[18] Le procédé selon l’invention permet, grâce à la réalisation de l’étape C d’enduction centrifuge (plus généralement connu par les termes en anglais «spin coating ») d’être parfaitement adapté au format des tranches de silicium en forme de disques (ou «wafers») utilisées en microélectronique car permettant d’obtenir facilement des couches totalement homogènes de quartz-a sur des tranches de silicium de 2, 3 et 4 pouces (voir mêmes des tranches plus grandes).
[19] En ce qui concerne l’étape A, celle-ci consiste à préparer une composition comprenant un solvant, au moins un précurseur de silice et/ou de la silice colloïdale, ainsi qu’un catalyseur choisi parmi le strontium, le baryum, le calcium, le magnésium et le béryllium (de degré d’oxydation +2) ou parmi le césium, le rubidium, le lithium, le sodium ou le potassium (de degré d’oxydation +1), le catalyseur étant présent à raison d’un rapport molaire catalyseur : S1O2 compris entre 0,0375 et 0,125.
[20] On utilisera de préférence le strontium (sous sa forme Sr2+) à titre de catalyseur.
[21] Par rapport molaire catalyseur : S1O2, on désigne, au sens de la présente invention, le nombre de moles de catalyseur présent dans la composition préparée à l’étape A sur le nombre de moles de précurseur de silice ou de silice colloïdale.
[22] Un rapport molaire catalyseur : S1O2 garantit que la couche mince de quartz-a (100) formée à l’issue de l'étape D du procédé selon l’invention présente une cristallisation homogène avec une mosaïcité autour du pic (100) du quartz-a comprise entre 6° et 1 °.
[23] De préférence, on pourra utiliser dans la composition préparée à l’étape A une quantité de catalyseur telle que le rapport molaire catalyseur : S1O2 soit compris entre 0,075 et 0,125, et est de préférence égal à 0,1.
[24] Un rapport molaire catalyseur : S1O2 compris entre 0,075 et 0,125 garantit la couche mince de quartz-a (100) formée à l’issue de l’étape D du procédé selon l’invention présente une cristallisation homogène avec une mosaïcité autour du pic (100) du quartz-a comprise entre 2,5° et 1 ,4°,
[25] A titre de précurseur de silice, on peut avantageusement utiliser dans le procédé selon l’invention un précuseur choisi parmi le méthyltriméthoxysilane (MTMS), le tétraéthoxysilane (TEOS), le méthyltriéthoxysilane (MTES), le diméthyl- diméthoxysilane, et leurs mélanges.
[26] De préférence, on utilisera à titre de précurseur et de préférence le tétraéthoxysilane (TEOS) (généralement désigné par l’acronyme TEOS).
[27] De préférence, la composition préparée à l’étape A peut comprendre en outre un surfactant non ionique, qui est de préférence l’éther cétylique de polyoxyéthylène (par exemple celui commercialisé par la société SIGMA ALDRICH sous la marque Brij ® 58). L’ajout d’un surfactant non ionique dans la composition de l’étape A du procédé selon l’invention permet d’obtenir une stabilité de la composition de plusieurs semaines, voire de plusieurs mois et d’atteindre un rapport molaire catalyseur : SiC>2plus élevé en augmentant la solubilité du sel de Strontium.
[28] De manière avantageuse, la composition préparée à l’étape A peut en outre comprendre un ou plusieurs additifs tels que des agents de contrôle du pH (HCl par exemple), des agents structurants ou modificateurs ou bien encore des agents promoteurs de porosité tels que des polymères, les ammoniums quaternaires et l'urée.
[29] Enfin, à titre de solvant utilisé dans la composition préparée à l’étape A du procédé selon l’invention, on pourra utiliser typiquement de l’eau, de l’alcool (notamment de l’éthanol) ou un mélange hydro-alcoolique.
[30] En ce qui concerne l’étape B de fourniture d'un substrat, on utilise une tranche (ou « wafer») de matériau semi-conducteur monocristallin présentant deux faces parallèles, tel que défini précédemment. Dans le cadre de la présente invention, on utilise une tranche de silicium (100).
[31] Ainsi, de manière avantageuse, on pourra utiliser une tranche dont les faces (et notamment celle sur laquelle on réalise le dépôt de film de quartz a) présentent une surface d’au moins 20 cm2 (surface correspondant approximativement à la surface d’un wafer en forme de disque de diamètre 2 pouces, soit 5,08 cm) et de préférence comprise entre 20 cm2 et 82 cm2 (surface correspondant approximativement à la surface d’un wafer en forme de disque de diamètre 4 pouces, soit 10,16 cm)
[32] De préférence, on pourra utiliser une tranche en silicium dopé N, présentant une résistivité de l’ordre de 0,025 Ohm/cm2.
[33] En ce qui concerne l’étape C de dépôt d’au moins une couche de la composition préparée à l’étape A du procédé selon l’invention, la composition est déposée par enduction centrifuge (généralement désigné par les termes anglais
« spin coating » par l’homme du métier) sur au moins une partie de l’une des faces de la tranche. Cette étape est nécessairement suivie d’une étape intermédiaire C’) de pré-traitement thermique à une température comprise entre 400°C et 600°C, pour former à l’issue de cette étape au moins une couche mince de silice amorphe consolidée, qui constitue une couche mince précurseur de la couche mince de quartz a (100). Le catalyseur est présent au sein de la matrice de silice amorphe : il agit en tant que modificateur de réseaux cristallins (agent dévitrifiant) et baisse le point de fusion de la silice et permet la cristallisation de la silice a bas température.
[34] De manière avantageuse, les étapes C et C’ pourront être réitérées successivement une ou plusieurs fois.
[35] Selon un mode de réalisation avantageux de la présente invention, l’étape C pourra être réalisée comme suit, en deux phases : - une première phase de distribution dynamique de la composition de l’étape A par centrifugation à une vitesse de 100-500 rpm, et de préférence à 300 rpm, pendant 5 à 10 secondes ; suivie par
- une deuxième phase de formation de la couche mince mince de quartz-a (100) par centrifugation à une vitesse de 500-6000 rpm, pendant 10 à 40 secondes.
[36] La première phase de distribution sert à faciliter la distribution de la composition sur toute la tranche, tandis que la deuxième phase de distribution permet de former et contrôler l’épaisseur de la ou des couche(s) déposée(s), comme illustré par la figure 3
[37] Dans le cadre de ce mode de réalisation avantageux, l’étape C pourra comprendre un temps d’attente entre les deux phases de distribution qui est compris entre 0 et 15 s.
[38] Dans le cadre de ce mode de réalisation avantageux, l’étape C’ pourra de préférence être réalisée à une température comprise entre 450°C et 600°C pendant 4 minutes.
[39] Dans le cadre de ce mode de réalisation avantageux, les étapes C et C’ pourront être réitérées 4 fois successivement.
[40] Les étapes C et C’ sont suivies d’une étape D de traitement thermique de la tranche ainsi revêtue d’au moins une couche mince précurseur de la couche mince de quartz a (100).
[41] De manière avantageuse, l’étape D) de traitement thermique peut être réalisée à une température comprise entre 800°C et 1200°C, et de préférence à 980°C pendant une durée de 5 heures, dans un four tubulaire avec un flux d’air de 12 L/min.
[42] A l’issue de cette étape, le four est éteint et on le laisse refroidir naturellement jusque 25°C.
[43] Un tel procédé bénéficie des avantages de la chimie douce et sol-gel, et d’un mode de dépôt par enduction centrifuge (ou « spin coating »). En particulier, la technologie de dépôt est la technique la plus adaptée aux formats de supports généralement utilisés en microélectronique : en d’autres termes, une telle technologie permet d’obtenir facilement des couches totalement homogènes de quartz-a sur des substrats ou tranches de silicium de 5,08 cm, 7,62 cm et 10,16 cm (correspondant respectivement à 2, 3 et 4 pouces de diamètre), voire même pouvant être plus grands (comme illustré sur la figure 6). En outre, la quantité de solution par substrat nécessaire pour obtenir une couche de quartz est minime : la préparation de seulement 10 mL de solution permet le dépôt d’au moins 10 tranches de 10,16 cm de diamètre (soit 1 mL par substrat), ce qui permet d’économiser considérablement les coûts des composants chimiques utilisés dans le procédé de fabrication.
[44] Ces propriétés de scalabilité, homogénéité et de faible coût liés à la simplicité du procédé, le rendent parfaitement adapté à une industrialisation à grande échelle.
[45] D’autres avantages et particularités de la présente invention résulteront de la description qui va suivre, donnée à titre d’exemple non limitatif et faite en référence aux figures annexées et aux exemples.
Brève description des figures
[46] Les exemples suivants illustrent l’invention, en liaison avec les figures commentées ci-dessus, sans toutefois en limiter la portée :
[Fig 1] la figure 1 est un diagramme en toile qui montre une analyse détaillée de plusieurs caractéristiques importantes de l’intégration des couches minces de quartz a par les techniques de dépôt par trempage-retrait (« dip-coating» ) et d’enduction centrifuge {«spin coating»), ainsi que leur comparaison point par point selon l'importance donnée à chaque caractéristique.
[Fig 2] : la figure 2 illustre comment la concentration de catalyseur dans la composition formée à l’étape A du procédé selon l’invention permet de contrôler la mosaïcité des couches de quartz-a réalisées sur des substrats de silicium de 2 pouces avec un catalyseur de strontium (cf. exemple 1) : o la figure 2a montre la diminution de la mosaïcité lorsque le rapport molaire catalyseur : S1O2 dans la composition de l’étape A augmente ; o la figure 2b montre l’augmentation de la cristallinité des couches de quartz-a- lorsque le rapport molaire catalyseur : S1O2 dans la composition de l’étape A augmente ; o la figure 2c comprend des cartographies du grade de mosaicité montrant l’homogénéité des couches de quartz-a réalisées avec différents rapports molaire catalyseur : Si02 (désignés par Rsr). [Fig 3] : la figure 3 montre la caractérisation de couches de quartz-a réalisées à différentes vitesses d’enduction centrifuge lors de l’étape C du procédé selon l’invention (cf. exemple 2): o la figure 3a montre le contrôle de l’épaisseur de la couche de quartz-a par la vitesse de rotation de l’enduction centrifuge (deuxième phase); o la figure 3b montre la variation de la mosaïcité du pic (100) du quartz-a en fonction de la vitesse de rotation. o la figure 3c comprend différentes images SEMFEG montrant les épaisseurs des sections des couches réalisées à différents vitesses ; o la figure 3d comprend différentes cartographies du grade de mosaïcité montrant l’homogénéité des couches de quartz-a réalisées à différentes vitesses.
[Fig 4] : la figure 4 montre l’influence du temps d’attente entre la phase de distribution de la solution sur le substrat et la phase finale d’enduction centrifuge (étape C du procédé selon l’invention) sur la couche mince de quartz-a (cf. exemple 3) : o la figure 4a montre la variation de la mosaïcité du pic (100) du quartz-a en fonction du temps d’attente ; o la figure 4b montre la variation de l’intensité du pic (100) du quartz-a en fonction du temps d’attente ; o la figure 4c comprend différentes Images SEMFEG montrant l’évolution de l’épaisseur des couches minces de quartz-a réalisées à différents temps d’attente ; o la figure 4d comprend différentes cartographies du grade de mosaïcité du pic (100) du quartz-a , montrant l’évolution de la mosaïcité ainsi que l’homogénéité des couches quartz-a en fonction du temps d’attente.
[Fig 5] : la figure 5 montre l’influence du nombre de couches de dépôts sur la caractérisation du pseudo-substrat obtenu par le procédé selon l’invention (cf. exemple 4) : o la figure 5a montre les résultats de diffraction Q-2Q pour différents nombres de couches déposées avec un inset( « Rocking curve» des mêmes échantillons) ; o la figure 5b est une représentation de l’intensité du pic (100) du quartz-a et de l'épaisseur estimée de la couche mince finale de quartz- a en fonction du nombre de couches déposées, avec un inset (la représentation du grade de mosaïcité autour du pic (100) du quartz-a montre son invariance en fonction du nombre de couches) ; o la figure 5c est une comparaison par imagerie SEMFEG de l’épaisseur de la couche mince finale de quartz-a de deux échantillons obtenues par 4 enductions (710 nm d’épaisseur) et 1 dépôt (180 nm d’épaisseur) ; o d) la figure 5d comprend différentes cartographies de l’intensité et du grade de mosaïcité du pic (100) du quartz-a, montrant l’homogénéité des couches de quartz-a avec différents nombres d’enductions.
[Fig 6] : la figure 6 illustre la scalabilité de la fabrication de couches piézoélectriques de quartz-a épitaxiées sur du silicium : o la figure 6a montre des images de différentes tailles de tranches de silicium cristallisées, qui sont utilisées dans l’industrie microélectronique ; o la figure 6b comprend différentes cartographies du grade de mosaicité des échantillons montrant la constance de l’homogénéité de la couche de quartz-a pour les différentes tailles de tranches de silicium utilisées. [Fig 7] : la figure 7 illustre la caractérisation d’une couche de quartz-a réalisée dans des conditions « optimales » sur un wafer de Si de 2 pouces de diamètre : o La figure 7a comprend une image optique montrant la continuité de la couche mince de quartz-a (à droite) et une Image MEB montrant l’épaisseur de la couche de quartz-a cristallisée (à gauche.) o La figure 7b est une image AFM montrant la texture et la rugosité de la couche mince de quartz-a ; o La figure 7c montre les résultats de diffraction Q-2Q, avec un inset:
Cartographie du grade de mosaïcité du wafer au tour du pic (100). o La figure 7d est une figure de pôles montrant l’épitaxie entre le wafer de Si et la couche de quartz-a.
[47] La figure 1 est décrite dans la partie descriptive de l’invention qui précède, tandis que les figures 2 à 7 sont décrites plus en détail au niveau des exemples qui suivent, qui illustrent l’invention sans en limiter la portée. EXEMPLES
[48] La nature des produits utilisés pour la fabrication de pseudo-substrats épitaxiés piézoélectrique selon l’invention, le procédé mis en œuvre pour cette fabrication et l’optimisation de ses conditions opératoires, ainsi que les procédés de caractérisation de la couche mince de quartz-a sont détaillés ci-après.
[49] Produits, matières premières :
Tranches (ou « wafer ») de silicium dopé N : on utilise des tranches en forme de disque standard de 2, 3 et 4 pouces (soit respectivement 5,08 cm, 7,62 cm et 10,16 cm de diamètre), tétraéthoxyorthosilane à 98 % (TEOS), commercialisé par la société Sigma- Aldrich,
- éthanol (EtOH),
H2O ultra-pure. acide chlorhydrique (HCl) 37%, commercialisé par la société Sigma-Aldrich, chlorure de strontium (SrCl2-6H20), commercialisé par la société Sigma-Aldrich, Polyéthylène glycol hexadécyl ether commercialisé sous la dénomination commerciale Brij-58® par la société société Sigma-Aldrich,
Dispositifs et tests de caractérisation structurale et microstructurale
[50] Une caractérisation physico-chimique complète a été réalisée en utilisant :
- la microscopie optique et la microscopie à force atomique (AFM : acronyme en anglais pour désigner « atomic force microscope » commercialisé sous la dénomination commerciale MULTIMODE par la société Veeco, pour déterminer la rugosité et l’aspect de la couche de quartz-a (100) ;
- la microscopie électronique à balayage à émission de champ (MEB ou SEM-FEG pour Scanning Electron Microscopy-Field Emission en anglais) commercialisé sous la dénomination commerciale SU90 par la société Hitachi, pour déterminer l’épaisseur de la couche de quartz-a (100) ;
- diffractomètre commercialisé sous la dénomination commerciale GADDS D8 en montage Bruker, irradiation Cuivre 1,54056 A, pour déterminer l’épitaxie, la mosaïcité et l'homogénéité cristalline. EXEMPLE 1 : procédé de fabrication d’un pseudo-substrat épitaxié piézoélectrique selon l’invention : optimisation, lors de l’étape A du procédé selon l’invention, du rapport molaire catalyseur : Si02.
[51] On prépare, conformément à l’étape A du procédé selon l’invention, plusieurs solutions de précurseurs comprenant les composés suivants :
TEOS, Brij-58, HCl, EtOH,SrCI2, : 1 : 0.43 : 0.7 : 25 : 0.1 en faisant évoluer le rapport molaire SrCI2 : TEOS de 0,035 à 0,125, en augmentant la quantité de strontium (les autres teneurs restant inchangées). Au-delà d’un rapport molaire de 0,125, on observe un problème de solubilité, et donc de stabilité des solutions de précurseurs.
[52] On utilise une tranche ou wafer de silicium standard de 2 pouces de diamètre (7,62 cm) et présentant une épaisseur de 100 miti, avec une conductivité de 0.025 W/cm.
[53] Puis, conformément à l’étape C du procédé selon l’invention, on dépose, sur l’une des faces 20 de cette tranche 2, une composition de précurseurs préparée lors de l’étape A. Le dépôt est réalisé par enduction centrifuge à une température de 20°C et 40% d’humidité relative, sous les conditions suivantes : i. une distribution dynamique de 1 mL de solution à 300 rpm, pendant 5 s ; ii. puis, une rotation finale de 2000 rpm pendant 30 secondes.
[54] On consolide, conformément à l’étape C’ du procédé selon l’invention, la couche de composition ainsi déposée par un traitement thermique à 450°C, pour obtenir une couche mince de silice amorphe consolidée, qui constitue une couche mince précurseur de la couche mince de quartz a (100).
[55] Il n’y a qu’une seule itération des étapes C et C’.
[56] Puis, on procède au traitement thermique final de l’étape D, de la tranche de silicium ainsi revêtue de silice amorphe, à une température de 980°C pendant 5 heures dans un four tubulaire avec un flux d’air de 12 L/min. Ensuite, le four est éteint et on le laisse refroidir naturellement jusqu’à 25°C.
[57] La figure 2 montre différentes cartographies sur la mosaïcité de couches de quartz-a avec 150 points distribués uniformément, ces couches ayant été obtenues à partir du dépôt centrifuge des différentes compositions de l’étape A, c’est-à-dire avec différents rapports molaires SrCI2 : TEOS.
[58] Ces cartographies (figure 2c) montrent de façon statistique la cristallinité et homogénéité des couches : • à partir d’un rapport molaire SrCh : TEOS de 0.035, la couche de silice amorphe commence à cristalliser en quartz-a, et
• c’est à partir d’un rapport molaire SrC : TEOS de 0.075, que la couche quartz- ci devient parfaitement homogène tout au long du substrat, allant de pair avec une diminution de la mosaïcité.
[59] Concrètement, La figure 2 montre qu’un rapport molaire SrCl2 : TEOS compris entre 0,075 et 0,125 garanti une cristallisation homogène de la couche de quartz-a avec une mosaïcité située entre 2.5° et 1.4°, permettant d’exploiter les propriétés piézoélectriques de la couche
EXEMPLE 2 : procédé de fabrication d’un pseudo-substrat épitaxié piézoélectrique selon l’invention : optimisation, lors de l’étape C du procédé selon l’invention, de la vitesse d’enduction centrifuge.
[60] On prépare, conformément à l’étape A du procédé selon l’invention, une solution de précurseurs ayant la composition initiale suivante (en moles) :
TEOS : Brij-58 : HCl : EtOH : SrCI2 : 1 : 0.43 : 0.7 : 25 : 0.1.
[61] On utilise une tranche de silicium de 2 pouces et présentant une épaisseur de 100 pm, avec une conductivité de 0.025 W/cm.
[62] Puis, conformément à l’étape C du procédé selon l’invention, on dépose, sur l’une des faces 20 de cette tranche 2, la composition de précurseurs préparée lors de l’étape A. Le dépôt est réalisé par enduction centrifuge à une température de 20°C et 40% d’humidité relative, sous les conditions suivantes : i. une distribution dynamique de 1 mL de solution à 300 rpm, pendant 5 s ; ii. puis, une rotation finale pendant 30 secondes, que l’on fait évoluer de 1000 rpm à 3500 rpm (6 vitesses d’enduction étant testées : 1000 rpm ; 1500 rpm ; 2000 rpm ; 2500 rpm ; 3000 rpm ; 2500 rpm).
[63] On consolide, conformément à l’étape C’ du procédé selon l’invention, la couche de composition ainsi déposée par un traitement thermique à 450°C, pour obtenir une couche mince de silice amorphe consolidée, qui constitue une couche mince précurseur de la couche mince de quartz a (100). Il n’y a qu’une seule itération des étapes C et C’.
[64] Puis, on procède au traitement thermique final de l’étape D, de la tranche de silicium ainsi revêtue de silice amorphe, à une température de 980°C pendant 5 heures dans un four tubulaire avec un flux d’air de 12 L/min. Ensuite, le four est éteint et on le laisse refroidir naturellement jusqu’à 25°C.
[65] A l’issue de l’étape D du procédé selon l’invention, on obtient une tranche (ou «wafer») de silicium (100) recouvert d’une couche de quartz-a, dont l’épaisseur caractérisée par microscopie est comprise entre 300 nm et 170 nm. La caractérisation de cette couche est illustrée sur les figures 3c et 3d.
[66] La figure 3 montre que la vitesse de rotation pendant la deuxième phase d’enduction par centrifugation de l’étape C permet de contrôler l’épaisseur de la couche de quartz-a déposée : on observe une légère augmentation du grade de mosaïcité des couches finales de quartz-a lorsque la vitesse d’enduction de la deuxième phase augmente (figure 3d). Concrètement, un dépôt à 300 rpm lors de la première phase de l’étape C, suivi d’une enduction centrifuge entre 1000 rpm et 3500 rpm pendant 30 secondes lors de la deuxième étape garantissent des couches homogènes de quartz-a, dont les épaisseurs peuvent être comprises entre 170 nm et 300 nm.
EXEMPLE 3 : procédé de fabrication d’un pseudo-substrat épitaxié piézoélectrique selon l’invention : optimisation du temps d’attente entre la phase de distribution de la solution sur le substrat et la phase finale d’enduction centrifuge (étape C du procédé selon l’invention) sur la couche mince de quartz-a.
[67] On prépare, conformément à l’étape A du procédé selon l’invention, une solution de précurseurs ayant la composition initiale suivante (en moles) :
TEOS : Brij-58 : HCl : EtOH : SrCI2 : 1 : 0.43 : 0.7 : 25 : 0.1.
[68] On utilise une tranche de silicium de 2 pouces et présentant une épaisseur de 100 pm, avec une conductivité de 0.025 W/cm.
[69] Puis, conformément à l’étape C du procédé selon l’invention, on dépose, sur l’une des faces 20 de cette tranche 2, la composition de précurseurs préparée lors de l’étape A. Le dépôt est réalisé par enduction centrifuge à une température de 20°C et 40% d’humidité relative, sous les conditions suivantes : i. une distribution dynamique de 1 mL de solution à 300 rpm, pendant 5 s ; ii. attente pendant une durée variant de 0 à 15 s ; iii. puis, une rotation finale de 2000 rpm pendant 30 secondes.
[70] On consolide, conformément à l’étape C’ du procédé selon l’invention, la couche de composition ainsi déposée par un traitement thermique à 450°C, pour obtenir une couche mince de silice amorphe consolidée, qui constitue une couche mince précurseur de la couche mince de quartz a (100). Il n’y a qu’une seule itération des étapes C et C’.
[71] Puis, on procède au traitement thermique final de l’étape D, de la tranche de silicium ainsi revêtue de silice amorphe, à une température de 980°C pendant 5 heures dans un four tubulaire avec un flux d’air de 12 L/min. Ensuite, le four est éteint et on le laisse refroidir naturellement jusqu’à 25°C.
[72] A l’issue de l’étape D du procédé selon l’invention, on obtient une tranche (ou «wafer») de silicium (100) recouvert d’une couche de quartz-a qui a été caractérisée comme illustré sur les figures 4c et 4d.
[73] La figure 4 montre que, pour une vitesse d’enduction (deuxième phase de l’étape C) de 2000 rpm, l’augmentation du temps d’attente permet d’augmenter l’épaisseur de la couche mince de quartz-a, tout en conservant son homogénéité : on passe de 170 nm lorsqu’il n’y a pas de temps d’attente à 300 nm pour un temps d’attente de 15 s (figure 4c), avec une mosaïcité autour du pic (100) du quartz qui est homogène tout au long du substrat (figure 4d).
EXEMPLE 4 : procédé de fabrication d’un pseudo-substrat épitaxié piézoélectrique selon l’invention : optimisation du nombre d’itérations des étapes C et C’ (nombre des couches déposées).
[74] On prépare, conformément à l’étape A du procédé selon l’invention, une solution de précurseurs ayant la composition initiale suivante (en moles) :
TEOS : Brij-58 : HCl : EtOH : SrCI2 : 1 : 0.3 : 0.7 : 25 : 0.1.
[75] On utilise une tranche de silicium de 2 pouces et présentant une épaisseur de 100 pm, avec une conductivité de 0.025 W/cm.
[76] Puis, conformément à l’étape C du procédé selon l’invention, on dépose, sur l’une des faces 20 de cette tranche 2, la composition de précurseurs préparée lors de l’étape A. Le dépôt est réalisé par enduction centrifuge à une température de 20°C et 40% d’humidité relative, sous les conditions suivantes : i. une distribution dynamique de 1 mL de solution à 300 rpm, pendant 5 s ; ii. puis, une rotation finale de 2000 rpm pendant 30 secondes.
[77] On consolide, conformément à l’étape C’ du procédé selon l’invention, la couche de composition ainsi déposée par un traitement thermique à 450°C, pour obtenir une couche mince de silice amorphe consolidée, qui constitue une couche mince précurseur de la couche mince de quartz a (100).
[78] La succession de ces étapes C et C’ peut être répétée jusque 4 fois.
[79] Puis, on procède au traitement thermique final de l’étape D, de la tranche de silicium ainsi revêtue de silice amorphe, à une température de 980°C pendant 5 heures dans un four tubulaire avec un flux d’air de 12 L/min. Ensuite, le four est éteint et on le laisse refroidir naturellement jusqu’à 25°C.
[80] A l’issue de l’étape D du procédé selon l’invention, on obtient une tranche (ou «wafer») de silicium (100) recouvert d’une couche de quartz-a, dont l’épaisseur varie de 180 nm (une seule itération des étapes C et C’) à 710 nm (4 itérations des étapes C et C’), comme illustré sur la figure 5c.
[81] L’intensité du pic (100) de la couche finale de quartz et son épaisseur augmentent linéairement pour chaque itération réalisée (cf. figure 5a), en conservant constante la mosaïcité de la couche (cf. figure 5b). On constate également une mosaïcité autour du pic (100) de la couche de quartz qui est homogène tout au long du substrat (cf. figure 5d).
EXEMPLE 5 : procédé de fabrication d’un pseudo-substrat épitaxié piézoélectrique selon l’invention : optimisation de la dimension des tranches de silicium utilisées (essais de scalabilité).
[82] On prépare, conformément à l’étape A du procédé selon l’invention, une solution de précurseurs ayant la composition initiale suivante (en moles) :
TEOS : Brij-58 : HCl : EtOH : SrCI2 : 1:0.3:0.7:25:0.1.
[83] On utilise des wafers de silicium de 2, 3 et 4 pouces de diamètres (correspondant respectivement à des diamètres de 5,08 cm, 7,62 cm et 10,16 cm) et présentant une épaisseur de 100 miti, avec une conductivité de 0.025 W/cm.
[84] Puis, conformément à l’étape C du procédé selon l’invention, on dépose, sur l’une des faces 20 de cette tranche 2, la composition de précurseurs préparée lors de l’étape A. Le dépôt est réalisé par enduction centrifuge à une température de 20°C et 40% d’humidité relative, sous les conditions suivantes : i. une distribution dynamique de 1 mL de solution à 300 rpm, pendant 5 s ; ii. puis, une rotation finale de 2000 rpm pendant 30 secondes.
[85] On consolide, conformément à l’étape C’ du procédé selon l’invention, la couche de composition ainsi déposée par un traitement thermique à 450°C, pour obtenir une couche mince de silice amorphe consolidée, qui constitue une couche mince précurseur de la couche mince de quartz a (100).
[86] La succession de ces étapes C et C’ est réalisée 1 fois pour chaque « wafer » .
[87] Puis, on procède au traitement thermique final de l’étape D, de la tranche de silicium ainsi revêtue de silice amorphe, à une température de 980°C pendant 5 heures dans un four tubulaire avec un flux d’air de 12 L/min. Ensuite, le four est éteint et on le laisse refroidir naturellement jusqu’à 25°C.
[88] A l’issue de l’étape D du procédé selon l’invention, on obtient une tranche (ou «wafer») de silicium (100) recouvert d’une couche de quartz-a.
[89] La figure 6 montre que le procédé selon l’invention, et en particulier l’enduction centrifuge de l’étape C, sont parfaitement adaptés aux formats des substrats usuellement utilisés en microélectronique, c’est-à-dire des wafers de Si de diamètres 2 pouces, 3 pouces et 4 pouces (cf. figure 6a). En d’autres termes, le procédé selon l’invention permet d’obtenir facilement des couches de quartz-a totalement homogènes de quartz-a sur substrats de silicium de 2, 3 et 4. La figure 6b montre la conservation de la mosaicité et cristallinité avec la dimension du wafer de silicium. En outre, la quantité de solution par substrat nécessaire pour obtenir une couche de quartz-a est minime : 10 mL de composition (préparée à l’étape A du procédé selon l’invention) permet le dépôt de au moins 10 substrats de 4 pouces (soit 1 mL de composition par wafer de 4 pouces), ce qui permet d’économiser énormément les coûts des composants chimiques.
[90] Ces propriétés de scalabilité, homogénéité et bas coût liées à la simplicité du procédé, le rendent parfaitement orienté vers commercialisation de substrats quartz- silicium et/ou des dispositifs réalisés à partir de ces substrats.
[91] EXEMPLE 6 : réalisation d’un exemple de pseudo-substrat épitaxié piézoélectrique selon l’invention.
[92] On prépare, conformément à l’étape A du procédé selon l’invention, une solution de précurseurs ayant la composition initiale suivante (en moles) :
TEOS : Brij-58 : HCl : EtOH : SrCI2 : 1 : 0.3 : 0.7 : 25 : 0.1.
[93] On utilise une tranche de silicium de 3 pouces et présentant une épaisseur de 100 pm, avec une conductivité de 0.025 W/cm. [94] Puis, conformément à l’étape C du procédé selon l’invention, on dépose, sur l’une des faces 20 de cette tranche 2, la composition de précurseurs préparée lors de l’étape A. Le dépôt est réalisé par enduction centrifuge à une température de 20°C et 40% d’humidité relative, sous les conditions suivantes : i. une distribution dynamique de 1 mL de solution à 300 rpm, pendant 5 s ; ii. puis, une rotation finale de 2000 rpm pendant 30 secondes.
[95] On consolide, conformément à l’étape C’ du procédé selon l’invention, la couche de composition ainsi déposée par un traitement thermique à 450°C, pour obtenir une couche mince de silice amorphe consolidée, qui constitue une couche mince précurseur de la couche mince de quartz a (100).
[96] La succession de ces étapes C et C’ est répétée 4 fois.
[97] Puis, on procède au traitement thermique final de l’étape D, de la tranche de silicium ainsi revêtue de silice amorphe, à une température de 980°C pendant 5 heures dans un four tubulaire avec un flux d’air de 12 L/min. Ensuite, le four est éteint et on le laisse refroidir naturellement jusqu’à 25°C.
[98] A l’issue de l’étape D du procédé selon l’invention, on obtient une tranche (ou « wafer ») de silicium (100) recouvert d’une couche de quartz-a qui a été caractérisée comme suit (cf. Figure 7) : la figure 7a (située à droite) montre que la couche mince de quartz-a ainsi obtenue est constituée de domaines cristallins de quartz-a percolés en formant un tapis homogène et continu ; la figure 7a (située à gauche) montre la section de la couche de quartz-a, qui présente une épaisseur de 710 nm ; la figure 7b (image AFM) montre la texture et rugosité de la surface de la couche avec une rugosité moyenne de 10 nm, mesurée sur une surface de 50x50 pm ; la figure 7c montre que la couche cristallisée est bien une couche monocristalline de quartz-a. La cartographie réalisée montre une mosaïcité de 1 ,7° qui est homogène tout au long du wafer de Si, pour le pic (100) du quartz-a la figure 7d montre les résultats de l’étude de l’épitaxie par XRD, et en particulier une relation d’épitaxie de la couche de quartz (100) sur le substrat de silicium (100) tout au long de la figure polaire autour de la réflexion (100) = 20.9°. La figure 7d montre également la présence de deux domaines de quartz perpendiculaires l'un à l'autre. Ces deux domaines qui ont une relation d’épitaxie identique avec le substrat de silicium ([210] a-quartz (100)// [100]Si (100) sont permis par la symétrie cubique du substrat de silicium. La figure 7d montre finalement un modèle de représentation en 3D de l'orientation et de la relation des deux domaines cristallins de la couche dense de quartz épitaxié sur silicium. la figure 7d montre également l’existence de deux domaines cristallins perpendiculaires de quartz avec la même relation d’épitaxie avec le silicium. L’existence de ces deux domaines cristallins de la couche de quartz est possible grâce à la symétrie cubique du substrat de silicium.
LISTE DES REFERENCES
1. J. S. Danel & G. Delapierre. Quartz: a matenal for microdevices. Journal of Micromechanics and Microengineering 1, 187 (1991).
2. B. Imbert étal. Thin film quartz layer reported on Silicon in 1-4 (2011). doi:10.1109/FCS.2011.5977829.
3. Brinker, C. J. & Clem, P. G. Quartz on Silicon. Science 340, 818-819 (2013).
4. Carretero-Genevrier, A. étal. Soft-Chemistry-Based Routes to Epitaxial alpha- Quartz Thin Films with Tunable Textures. Science 340, 827-831 (2013).
5. C Boissiere, A Carretero-Genevrier, M Gich, D Grosso, C Sanchez : « Préparation d'une couche de quartz-alpha épitaxiée sur support solide, matériau obtenu et applications », WO20140165 ou EP2875172.
6. C. G. Darwin : The reflection ofX-rays from imperfect crystals. Philos. Mag. 43, 809-829,. 1922.

Claims

REVENDICATIONS
1. Pseudo-substrat épitaxié piézoélectrique (1) comprenant :
- une tranche (2) de matériau semi-conducteur monocristallin présentant deux faces (20), et
- une couche mince (3) de quartz-a (100) épitaxié sur au moins l’une des faces (20) de ladite tranche (2), caractérisé en ce que ladite tranche (2) de matériau semi-conducteur monocristallin est une tranche de silicium (100), et en ce que ladite couche mince (3) de quartz-a (100) présente une cristallisation homogène avec une mosaïcité autour du pic (100) du quartz comprise entre 6° et 1° et une épaisseur comprise entre 100 nm et 1 mhh.
2. Pseudo-substrat épitaxié piézoélectrique (1) selon la revendication 1, selon lequel lesdites faces (20) présentent une surface d’au moins 20 cm2, et de préférence entre 20 cm2 et 82 cm2.
3. Pseudo-substrat épitaxié piézoélectrique (1 ) selon l’une quelconque des revendications 1 et 2, selon lequel ladite couche mince (3) de quartz-a (100) présente une épaisseur comprise entre 200 nm et 1 pm.
4. Pseudo-substrat épitaxié piézoélectrique (1 ) selon l’une quelconque des revendications 1 et 2, selon lequel ladite couche mince (3) de quartz-a présente une cristallisation homogène avec une mosaïcité comprise entre 2,5° et 1,4°.
5. Pseudo-substrat épitaxié piézoélectrique (1 ) selon l’une quelconque des revendications 3 et 4, selon lequel ladite tranche (2) est de silicium dopé N, présentant une résistivité de l’ordre de 0,025 Ohm/cm2.
6. Pseudo-substrat épitaxié piézoélectrique (1) selon la revendication 5, selon lequel ladite tranche (2) présente une épaisseur de l’ordre de 100 pm et ses faces (20, 21) sont polies.
7. Microsystème électromécanique sous forme de membrane résonnante piézoélectrique comprenant un pseudo-substrat épitaxié piézoélectrique (1) tel que défini selon l’une quelconque des revendications 1 à 6.
8. Procédé de fabrication d’un pseudo-substrat épitaxié piézoélectrique (1) tel que défini selon l'une quelconque des revendications 1 à 7, comprenant les étapes suivantes :
A) une étape de préparation d'une composition comprenant un solvant et au moins un précurseur de silice et/ou de la silice colloïdale;
B) une étape de fourniture d’une tranche (2) de matériau semi-conducteur monocristallin présentant deux faces (20) ;
C) une étape de dépôt d’au moins une couche de la composition obtenue à l’issue de l'étape A), le dépôt étant réalisé sur au moins une partie de l’une des faces (20) de ladite tranche (2) ;
D) une étape de traitement thermique de ladite tranche (2) ainsi revêtue ; ledit procédé étant caractérisé en ce que la composition préparée à l’étape A comprend un catalyseur choisi parmi les éléments suivants de degré d’oxydation +2 constituant le groupe comprenant le strontium, le baryum, le calcium, le magnésium et le béryllium ou parmi les éléments suivants de degré d’oxydation +1 constituant le groupe comprenant le césium, le rubidium, le lithium, le sodium ou le potassium, ledit catalyseur étant présent à raison d’un rapport molaire catalyseur : S1O2 compris entre 0,0375 et 0,125 ; et en ce que ladite tranche (2) de matériau semi-conducteur fournie à l’étape B) est une tranche de silicium (100) ;et en ce que l’étape C) de dépôt de ladite composition est réalisée par enduction centrifuge, et en ce que ledit procédé comprend en outre, entre les étapes C) et D), une étape intermédiaire C’) de pré-traitement thermique à une température comprise entre 400°C et 600°C, pour former à l’issue de l’étape C’) une couche mince de silice amorphe (3) consolidée ;
9. Procédé selon la revendication 8, selon lequel la composition préparée à l’étape A comprend un précurseur choisi parmi le méthyltriméthoxysilane (MTMS), le tétraéthoxysilane (TEOS), le méthyltriéthoxysilane (MTES), le diméthyl- diméthoxysilane, et leurs mélanges, et de préférence le tétraéthoxysilane (TEOS).
10. Procédé selon l’une quelconque des revendications 8 et 9, selon lequel la composition préparée à l’étape A comprend en outre un surfactant non ionique, qui est de préférence l’éther cétylique de polyoxyéthylène (10).
11. Procédé selon l’une quelconque des revendications 8 à 10, selon lequel le catalyseur de la composition préparée à l’étape A est présent à raison d’un rapport molaire catalyseur : S1O2 compris entre 0,075 et 0,125, et est de préférence de 0,1.
12. Procédé selon l’une quelconque des revendications 8 à 11 , selon lequel ladite face (20) de la tranche (2) présente une surface d’au moins 20 cm2, et de préférence comprise entre 20 cm2 et 82 cm2.
13. Procédé selon l’une quelconque des revendications 8 à 12, selon lequel ladite tranche (2) est en silicium dopé N, et présente une résistivité de l’ordre de 0,025 Ohm/cm2
14. Procédé selon l’une quelconque des revendications 8 à 13, selon lequel lesdites étapes C et C’ sont réitérées successivement une ou plusieurs fois.
15. Procédé selon l’une quelconque des revendications 8 à 14, dans lequel l’étape C comprend :
- une première phase de distribution dynamique de la composition de l’étape A par centrifugation à une vitesse de 100-500 rpm, pendant 5 à 10 secondes ; suivie par
- une deuxième phase de formation de la couche mince de quartz-a (100) par centrifugation à une vitesse de 500-6000 rpm, pendant 10 à 40 secondes.
16. Procédé selon la revendication 15, dans lequel l’étape C comprend un temps d’attente entre les deux phases de distribution qui est compris entre 0 et 15 s.
17. Procédé selon l’une quelconque des revendications 15 et 16, dans lequel l’étape C’ est réalisée à une température comprise entre 450°C et 600°C pendant 4 minutes.
18. Procédé selon l’une quelconque des revendications 15 à 17, selon lequel les étapes C et C’ sont réitérées 4 fois successivement.
19. Procédé selon l’une quelconque des revendications 8 à 18, dans lequel l’étape D) de traitement thermique est réalisée à une température comprise entre 800°C et 1200°C.
20. Procédé selon la revendication 19, dans lequel l’étape D) de traitement thermique est réalisée à 980°C pendant une durée de 5 heures, dans un four tubulaire avec un flux d'air de 12 L/min.
EP22754133.1A 2021-07-22 2022-07-21 Pseudo-substrat epitaxie piezoelectrique, utilisation et procede de preparation d'un tel pseudo-substrat Pending EP4374000A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2107939A FR3125459B1 (fr) 2021-07-22 2021-07-22 Materiau comprenant une couche de micro-cristaux unidimensionnels auto-assembles de zno.
PCT/FR2022/051466 WO2023002139A1 (fr) 2021-07-22 2022-07-21 Pseudo-substrat epitaxie piezoelectrique, utilisation et procede de preparation d'un tel pseudo-substrat

Publications (1)

Publication Number Publication Date
EP4374000A1 true EP4374000A1 (fr) 2024-05-29

Family

ID=79270012

Family Applications (2)

Application Number Title Priority Date Filing Date
EP22754133.1A Pending EP4374000A1 (fr) 2021-07-22 2022-07-21 Pseudo-substrat epitaxie piezoelectrique, utilisation et procede de preparation d'un tel pseudo-substrat
EP22754134.9A Pending EP4374001A1 (fr) 2021-07-22 2022-07-21 Materiau comprenant une couche de micro-cristaux unidimensionnels auto-assembles de zno

Family Applications After (1)

Application Number Title Priority Date Filing Date
EP22754134.9A Pending EP4374001A1 (fr) 2021-07-22 2022-07-21 Materiau comprenant une couche de micro-cristaux unidimensionnels auto-assembles de zno

Country Status (6)

Country Link
US (2) US20250101631A1 (fr)
EP (2) EP4374000A1 (fr)
JP (1) JP2024527870A (fr)
CN (1) CN117677736A (fr)
FR (1) FR3125459B1 (fr)
WO (2) WO2023002139A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD1109004S1 (en) * 2023-03-24 2026-01-13 Sirus Tanya Co., Ltd. Bracelet

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198691B2 (ja) 1993-01-14 2001-08-13 株式会社村田製作所 酸化亜鉛圧電結晶膜
FI125154B (en) 2012-06-29 2015-06-15 Mia Kuusela Arrangements that can be converted into baby care items
FR2993580B1 (fr) 2012-07-23 2016-12-23 Univ Pierre Et Marie Curie Paris 6 Procede de preparation d'une couche de quartz-alpha epitaxiee sur support solide, materiau obtenu et applications
WO2020140165A1 (fr) 2018-12-30 2020-07-09 瑞声声学科技(深圳)有限公司 Corps unique de haut-parleur

Also Published As

Publication number Publication date
JP2024527870A (ja) 2024-07-26
US20240426022A1 (en) 2024-12-26
US20250101631A1 (en) 2025-03-27
WO2023002140A1 (fr) 2023-01-26
EP4374001A1 (fr) 2024-05-29
CN117677736A (zh) 2024-03-08
WO2023002139A1 (fr) 2023-01-26
FR3125459B1 (fr) 2023-11-17
FR3125459A1 (fr) 2023-01-27

Similar Documents

Publication Publication Date Title
EP2138454B1 (fr) Procédé de réalisation d'un composant à partir d'un substrat comportant une couche sacrificielle en silicium monocristallin
US20080277746A1 (en) Nanowire sensor with self-aligned electrode support
EP3472674B1 (fr) Pièce pour mouvement horloger, mouvement horloger, pièce d'horlogerie et procédé de fabrication d'une telle pièce pour mouvement horloger
EP4374000A1 (fr) Pseudo-substrat epitaxie piezoelectrique, utilisation et procede de preparation d'un tel pseudo-substrat
FR2932790A1 (fr) Procede de fabrication d'un dispositif electromecanique comprenant au moins un element actif.
EP3335239B1 (fr) Procédé de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
EP1580805B1 (fr) Procédé de préparation d'une couche de dioxide de silicium par oxidation à haute temperature sur un substrat présentant au moins en surface d'un alliage silicium-germanium
EP3568868B1 (fr) Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat
FR2960562A1 (fr) Monocristal texture
EP1337683B1 (fr) Procede d'auto-organisation de microstructures ou de nanostructures et dispositif associe obtenu
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication.
EP3587343A1 (fr) Procede de realisation d'un dispositif au moins partiellement transparent integrant une structure de type condensateur
EP1427672A1 (fr) Procede de preparation d'un sol stable de zircono-titanate de plomb et procede de preparation de films a partir dudit sol
WO2024018032A1 (fr) Microsysteme electromecanique sous forme de membrane resonante piezoelectrique a base d'une couche de quartz-alpha et procede de fabrication
EP2875172B1 (fr) Procédé de préparation d'une couche de quartz-alpha epitaxiée sur support solide, matériau obtenu et applications
FR3064398B1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
EP3817037B1 (fr) Procédé de transfert d'une couche mince à l'aide d'un polymère précéramique chargé
FR2797093A1 (fr) Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques sur un substrat de silicium ou germanium monocristallin
EP2643270B1 (fr) Preparation de sols d'oxydes metalliques stables, utiles notamment pour la fabrication de films minces a proprietes optiques et resistants a l'abrasion
EP3423614B1 (fr) Procede de fabrication d'un substrat semi-conducteur de nitrure d'élément de groupe 13 et substrat semi-conducteur de nitrure d'élément de groupe 13
JP3800635B2 (ja) 配向性酸化物薄膜および振動子とその製造法
EP2855743B1 (fr) Procede de formation d'une couche de silicium epitaxiee
EP4035773A1 (fr) Procédé de formation d'un réseau métallo-organique
EP4413613A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin
EP3840017A1 (fr) Procédé de formation d'une couche par épitaxie cyclée

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20240122

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)