EP4162608A1 - Überwachung einer idealen diode - Google Patents

Überwachung einer idealen diode

Info

Publication number
EP4162608A1
EP4162608A1 EP21734759.0A EP21734759A EP4162608A1 EP 4162608 A1 EP4162608 A1 EP 4162608A1 EP 21734759 A EP21734759 A EP 21734759A EP 4162608 A1 EP4162608 A1 EP 4162608A1
Authority
EP
European Patent Office
Prior art keywords
source
voltage
drain
ideal diode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21734759.0A
Other languages
English (en)
French (fr)
Inventor
Sebastien Bernard
Timo Dietz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aumovio Germany GmbH
Original Assignee
Continental Automotive Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Technologies GmbH filed Critical Continental Automotive Technologies GmbH
Publication of EP4162608A1 publication Critical patent/EP4162608A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
    • B60T17/00—Component parts, details, or accessories of power brake systems not covered by groups B60T8/00, B60T13/00 or B60T15/00, or presenting other characteristic features
    • B60T17/18—Safety devices; Monitoring
    • B60T17/22—Devices for monitoring or checking brake systems; Signal devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the invention relates to a method for monitoring an ideal diode having a MOSFET with a drain electrode, a source electrode and a gate electrode, wherein a source-gate voltage of the MOSFETs of the ideal diode is regulated in such a way that the ideal diode between a blocking state and a switched-through state, with a first setpoint value for a source-drain voltage, is switched.
  • the invention also relates to a corresponding circuit arrangement.
  • Active ORing is a better alternative.
  • the diodes are replaced by a low-resistance power transistor, for example a MOSFET (PowerFET), the gate voltage of which is regulated in order to simulate the function of a diode.
  • the regulation ensures that the voltage difference between the source electrode and drain electrode corresponds to almost 0 V, for example a nominal value of 50m V, when the transistor current flows in the direction of the load (forward current), and that the transistor is switched off when the transistor current in the direction of Supply source flows (reverse current).
  • the object is therefore to specify a method with which fault monitoring of an ideal diode circuit is made possible.
  • the object is achieved by a method according to claim 1, in which the source-drain voltage, ie the voltage between the source electrode and the drain electrode of the MOSFET, and the source-gate voltage, ie the voltage between the source Electrode and the gate electrode of the MOSFET.
  • the measurement range of the source-drain voltage should be at least 0mV to 100mV. It is checked whether, in the switched-through state of the ideal diode, the source-drain voltage reaches the first target value within specified error limits. For example, plus minus 50% around the target value can be specified as error limits.
  • the fluctuation range of the value can also be determined in the error-free case and the error limits can be set in such a way that the error-free fluctuation range is just included.
  • a test mode is also carried out in which the source-drain voltage is regulated to a second setpoint value that is less than the first setpoint.
  • a check is made as to whether the source-gate voltage has reached an upper threshold value when the test mode is carried out. If the first setpoint and / or the upper threshold value is not reached, a corresponding error signal is output.
  • the anode of the ideal diode This node is typically the output of a supply source of the system and at the same time the source connection of the MOSFET.
  • the cathode of the ideal diode This node is typically the input of the system load and at the same time the drain connection of the MOSFET.
  • the control input of the ideal diode This node is typically the gate connection of the MOSFET, the voltage of which is regulated by the integrated circuit in order to implement the functionality of an ideal diode.
  • the potentials of these nodes are made available to an integrated logic or a computing unit after AD conversion.
  • the first setpoint value is 30mV to 200mV, preferably 50mV. To avoid losses, the first setpoint is therefore selected to be as low as possible, but only so low that a reverse current is reliably avoided.
  • the second setpoint value is less than 30mV, preferably less than 15mV, in particular 0mV.
  • the second setpoint is therefore selected to be so small that it cannot normally be reached at all.
  • the regulation of the ideal diode therefore increases the gate voltage further and further until a maximum value is reached. This results from the upper supply voltage of the regulation, for example an operational amplifier used for regulation. In error-free operation, the gate voltage will thus exceed the upper threshold value.
  • the measurements of the source-drain voltage and / or the source-gate voltage are carried out when the source-drain current is greater than 1 mA, the Measurements are carried out in particular during operation.
  • the resistance of a MOSFET is much lower than that of a diode, it is not infinitely small. The current thus causes a voltage drop that has to be compensated for in the test mode by adapting the gate voltage by increasing the gate voltage. In this way, if there are no errors, the upper threshold value is reliably reached.
  • the measurements, in particular the measurements during the test mode are preferably carried out when the current is less than 40A. Then the source-drain voltage is not in saturation due to the internal resistance of the MOSFET and can vary when switching between test mode and switched-through state.
  • the measurements of the source-drain voltage and / or the source-gate voltage are carried out by means of an analog-digital converter and the test mode is carried out for a test time that is greater than a conversion time of the analog -Digital converter, in particular greater than five conversion times. This ensures that reliable data acquisition can take place. The robustness of the measurement is further increased by a test time with a corresponding measurement, which is extended to up to five conversion times.
  • an analog-digital converter with a sigma-delta architecture is used for the measurements of the source-drain voltage and / or the source-gate voltage.
  • the analog-to-digital converters to be used only require an accuracy of approx. 5% based on their conversion range.
  • a sigma-delta architecture is a very good and suitable candidate, because this architecture has the additional advantage that the required area of the electronic components is less than that of other analog-to-digital converter architectures, and thus more cost-effective in an electronic circuit can be integrated.
  • the upper threshold value is greater than a threshold voltage of the MOSFET. For example, a value of 8V can be used as the upper threshold value.
  • a fault with interchanged connection pins of the ideal diode is recognized by the fact that the source-gate voltage does not reach the upper threshold value when the test mode is carried out.
  • measuring points for measuring the source-drain voltage and the source-gate voltage are connected to a current sink in order to keep its voltage clearly defined in all states. This can be done passively, by means of a high-ohmic (for example 1kOhm to 50kOhm) resistance to ground, or it can be designed as an active current sink.
  • a high-ohmic for example 1kOhm to 50kOhm
  • a fault with an open source connection of the ideal diode is recognized by the fact that, in the switched-on state of the ideal diode, the source-drain voltage is less than the first target value, preferably less than half the first target value, in particular is preferably zero.
  • a fault with an open drain connection of the ideal diode is recognized by the fact that in the switched-on state of the ideal diode the source-drain voltage is greater than the first target value, preferably greater than twice the first target value, particularly preferably a maximum value is reached.
  • the maximum value can correspond, for example, to the source potential, depending on the circuit arrangement.
  • a fault with an open gate connection of the ideal diode is recognized by the fact that no change in the source-drain voltage is detected when between the Test mode and the switched-through state of the ideal diodes is switched.
  • the object is also achieved by a circuit arrangement for monitoring an ideal diode having a MOSFET with a drain electrode, a source electrode and a gate electrode, and a control unit which is set up to supply a source-gate voltage of the MOSFET in this way regulate that the ideal diode can be switched between a blocking state and a switched state with a first setpoint value for the source-drain voltage.
  • a monitoring unit is also provided which is set up to measure the source-drain voltage and the source-gate voltage and, when the ideal diode is switched on, to check whether the source-drain voltage exceeds the first setpoint value within specified error limits achieved and that the monitoring unit is further set up to carry out a test mode by setting a second target value for the source-drain voltage, which is smaller than the first target value, and checking whether the source-gate voltage is carried out of the test mode reaches an upper threshold value, and outputs an error signal if at least one of the values is not reached.
  • the invention also relates to a circuit arrangement with a load and two voltage supplies, each of which is connected to the load via an ideal diode and wherein at least one of the ideal diodes is designed as the circuit arrangement described above.
  • Fig. 1 shows schematically a circuit arrangement with ideal diodes
  • Fig. 2 shows schematically a circuit arrangement according to the invention in a first embodiment
  • Fig. 3 shows schematically a circuit arrangement according to the invention in a second embodiment
  • Fig. 4a shows schematically an ideal diode with a first wrong PIN circuit
  • Fig. 4b shows schematically an ideal diode with a second wrong PIN circuit
  • Fig. 4c shows schematically an ideal diode with a third wrong PIN connection
  • Fig. 4d shows schematically an ideal diode with a fourth wrong PIN connection
  • Fig. 4e shows schematically an ideal diode with a fifth wrong PIN connection
  • Fig. 5a shows schematically an ideal diode with an open PIN
  • Fig. 5b shows schematically an ideal diode with a different open PIN
  • Fig. 5c shows schematically an ideal diode with a further open PIN
  • Fig. 6a shows schematically an ideal diode with a short circuit
  • Fig. 6b shows schematically an ideal diode with a different short circuit
  • Fig. 6c shows schematically an ideal diode with a further short circuit
  • Fig. 7 shows schematically an ideal diode with a short-circuited MOSFET
  • Fig. 8 shows schematically an ideal diode with an open MOSFET
  • Fig. 9 schematically shows an ideal pinned gate diode
  • Fig. 10 shows schematically an ideal diode with pinned gate to ground
  • circuit 1 shows a circuit arrangement 1 as it is used for redundant energy supply from a load 2.
  • a circuit arrangement 1 is used in brake systems of motor vehicles in which, for example, a hydraulic pump with appropriate electronics as load 2 has to be redundantly supplied with electrical energy.
  • the load 2 In addition to a first (ground) connection 3, the load 2 therefore has a connection to a first voltage supply 4 and a second voltage supply 5, each of which is formed via an ideal diode 6.
  • the ideal diodes 6 prevent cross currents from flowing between the first voltage supply 4 and the second voltage supply 5 in order to ensure that a fault in one of the voltage supplies 4, 5 cannot spread to the other voltage supply 5, 4.
  • FIG 2 the circuit of an ideal diode 6 is shown in detail.
  • the central element of the ideal diode 6 is a MOSFET 7, which is designed as a power MOSFET. Internally, this has a bulk diode 8, the anode of which is connected to the source connection 9 of the MOSFET 7 and the cathode of which is connected to the drain connection 11 of the MOSFET 7.
  • Source 9, gate 10 and drain 11 of the MOSFET 7 are connected to corresponding terminals D, G, S of an integrated circuit.
  • Source 9 is connected to source connection S
  • gate 10 is connected to gate connection G and drain 11 is connected to drain connection D.
  • the drain connection D is connected internally in the control electronics to an inverting input (-) of an operational amplifier 12 and the source connection S is internally connected to the non-inverting input (+) of the operational amplifier 12 via a voltage specification 15.
  • the voltage specification 15 corresponds to the first setpoint value that is set by the regulation.
  • the output of the operational amplifier 12 is connected to the gate 10 of the MOSFET 7 via the gate connection G and thus emits the output signal for controlling the MOSFET 7.
  • the voltage at gate 10 is regulated in such a way that the voltage between drain 11 and source 9, and thus between the inverting (-) and the non-inverting (+) input of the operational amplifier 12, corresponds exactly to the voltage specification 15.
  • the voltage at source 9 is higher than at drain 11.
  • the electrical current then essentially flows through the MOSFET 7, since the operational amplifier 12 regulates the gate 10 voltage in such a way that the source-drain voltage corresponds to the voltage specification 15, which is lower than the voltage drop across a diode. Since the source-drain voltage and therefore the bulk diode voltage is thus less than 100mV, the bulk diode current is negligibly small, on the order of one microampere.
  • the source-drain voltage does not quite reach the first setpoint value, but is somewhat higher because the MOSFET has a finite internal resistance.
  • the voltage drop With a maximum current of, for example, 120A and an internal resistance of 1 mOhm, the voltage drop becomes 120mV.
  • the corresponding predetermined upper limit of error can accordingly be determined in such a way that no error is output for such an error-free case with a maximum current.
  • the upper error limit could be set at 140mV.
  • the output signal is am Gate 10 minimal.
  • this can be, for example, 0V or even a negative value. If the minimum value is applied to the gate 10 of the MOSFET 7, this blocks completely.
  • the circuit has an analog-digital converter 13, which measures and digitizes the voltage difference between the drain connection D and the source connection S and therefore between the drain 11 and source 9 of the MOSFET 7.
  • the digitized measurement result is fed to a computing unit that serves as a monitoring unit.
  • the voltage between gate 10 and source 9 is measured by a further analog-digital converter 14 and made available to the monitoring unit in digital form.
  • a bridging switch 16 is provided, which can short-circuit the voltage specification 15 on command of the monitoring unit and thus reduce the setpoint specification of the circuit to 0V.
  • the voltage at gate 10 is regulated by operational amplifier 12 in such a way that the voltage between source 9 and drain 11 corresponds to 0V.
  • an active current sink 17 is provided, which lowers the electrical potential to 0V if the corresponding connection is open. If the port is not open, the current sink will only result in very little current through the port.
  • the operational amplifier 12 tries to output a voltage at the gate 10 so that the source-drain voltage becomes 0V. Since a current not equal to 0A flows through the MOSFET 7 during operation and this has a small but finite resistance, a source-drain voltage of 0V cannot be achieved. The regulation will therefore increase the voltage at the gate 10 up to a maximum value which, in the case shown, corresponds to the supply voltage of the operational amplifier 12.
  • the monitoring unit checks the correct functionality, on the one hand, on the basis of whether the source-drain voltage reaches the desired value within specified error limits in normal operation in the switched-through state.
  • the monitoring unit checks whether the gate voltage actually increases and thus exceeds an upper threshold value. If the nominal value is not reached in normal operation, in the switched-through state, and / or the voltage at gate 10 does not rise above the upper threshold value in test mode, an error signal is output. The various errors are considered individually in FIGS. 4 to 10.
  • FIG. 3 shows an alternative embodiment of the invention which, apart from a few details, corresponds to the embodiment of FIG.
  • the embodiment of FIG. 3 has two further analog-digital converters 19 and 20 in addition to the analog-digital converter 13.
  • the analog-digital converter 19 measures and digitizes the voltage between gate G and ground and the analog-digital converter 20 the voltage between source S and ground.
  • the voltage between source S and gate G can be calculated accordingly by subtracting the potentials from one another.
  • the source connection S and drain connection D are connected to passive current sinks, which are designed as high-value resistors, for example with 50 kOhm.
  • FIG. 4a shows a section from the circuit arrangement of FIG. 2 or 3, which shows the connection of the MOSFET 7 with source 9, gate 10 and drainl 1 to the control electronics via the source connection S, the gate connection G and the drain Port D represents.
  • FIG. 4a shows an incorrect PIN connection in which the gate G and drain D are interchanged. If the test mode is activated, in which the target value of the source-drain voltage is regulated to 0V, this does not lead to the gate voltage rising above the upper threshold value. Correspondingly, the wrong PIN shading can be detected.
  • FIG. 4b shows a section corresponding to FIG. 4a, in which the source connection S and the gate connection G are interchanged. In this case, too, when the test mode is carried out, no high gate voltage is measured that would exceed the upper threshold value. Correspondingly, the error is also detected in this case.
  • FIG. 4d shows the case in which the source connection S is connected to the drain electrode 11 of the MOSFET 7, the gate connection G to the source 9 of the MOSFET 7 and the drain connection D to the gate 10 of the MOSFET 7 In this state, too, when the test mode is carried out, no gate voltage exceeding the upper threshold value is detected and the defect can be identified.
  • FIG. 4e Another interchanged PIN circuit is shown in FIG. 4e, in which the source connection S is connected to the gate 10 of the MOSFET 7, the gate connection G to the drain 11 of the MOSFET 7 and the drain connection D to the source 9 of the MOSFET 7.
  • the negative source voltage is measured as drain-source voltage and the target value is therefore not achieved.
  • FIG. 5a the section corresponding to FIGS. 4a to 4e is shown for the case of an open source connection.
  • Source 9 of MOSFET 7 is not connected to source terminal S.
  • FIG. 5b shows the case of an open drain connection in which the drain 11 is not connected to the drain connection D.
  • the voltage measurement between source and drain gives a maximum value and thus a large deviation from the expected target value.
  • the error is also detected in this case.
  • the case in which the gate 10 is not connected to the gate connection G is shown in FIG. 5c.
  • the regulation of the gate voltage at the gate connection G therefore has no influence on the gate 10 and thus on the MOSFET 7.
  • the source-drain voltage can therefore only accidentally correspond to the setpoint value from the voltage specification 15. If it does not do this, the error is detected directly. In the event that the source-drain voltage happens to correspond to the target value, it does not change when switching to the test mode. This can be detected and the error can thus be established.
  • the test mode can be carried out at a low current, for example less than 40A.
  • FIG. 6a shows a short circuit which shorts the source connection S to the drain connection D or source 9 and drain 11.
  • the source-drain voltage can never reach the desired value specified by the voltage specification 15, but is 0V. The error can thus be detected.
  • a short circuit between gate G and source S is shown in FIG. 6b. In this case, the test mode cannot lead to a higher gate voltage above the upper threshold value, as a result of which the fault can be detected.
  • a short circuit between gate connection G and drain connection D is shown in FIG. 6c. In this case, too, no gate voltage above the upper threshold value can be measured in the test mode.
  • the MOSFET is internally short-circuited. This case is particularly difficult because a short circuit internally theoretically arbitrary resistance values may have. In all cases, however, the transistor channel resistance is independent of the set gate voltage and the regulation is thus interrupted. The non-closed control loop means that the control goes directly into saturation. The gate-source voltage will therefore reach either the maximum or the minimum value.
  • the voltage between drain 11 and source 9 is independent of the gate voltage and therefore does not change when switching to the test mode. This can be detected and the error can thus be established.
  • the test mode can again be carried out at a low current, for example less than 40A.
  • FIG. 8 shows the case of an open MOSFET 7 and thus a permanently separated connection to the voltage supply 4. If the overall system only has a single supply source (voltage supply), the open MOSFET means that the entire system has no power supply and is therefore not in operation is.
  • FIG. 9 shows the case in which the output of the regulation, the gate connection G, is fixed at the operating voltage (VCD).
  • VCD operating voltage
  • the MOSFET 7 is permanently and completely switched on and the source-drain channel thus has its minimum resistance. This means that the voltage difference between source and drain becomes smaller than the setpoint value specified by voltage specification 15 when the current is low enough. Since the current load very often assumes a small value in typical brake systems, the fault is therefore detected as soon as a small current value occurs.
  • FIG. 10 shows a further case in which the output of the regulation, the gate connection G, is permanently attached to ground or to the source voltage. In this case, when the test mode is activated, no increased output voltage is measured and the error can thus be detected.
  • the method according to the invention therefore makes it possible to detect all errors that can occur in a system.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Überwachung einer idealen Diode (6) aufweisend einen MOSFET (7) mit je einer Drain-Elektrode (11), Source-Elektrode (9) und Gate-Elektrode (10), wobei eine Source-Gate-Spannung des MOSFETs (7) der idealen Diode (6) derart geregelt ist, dass die ideale Diode (6) zwischen einem sperrendem Zustand und einem durchgeschalteten Zustand mit einem ersten Sollwert (15) für eine Source-Drain-Spannung umschaltbar ist. Um alle möglichen Fehlerzustände detektieren zu können wird die Source-Drain-Spannung und die Source-Gate-Spannung gemessen und überprüft, ob in dem durchgeschalteten Zustand der idealen Diode (6) die Source-Drain-Spannung den ersten Sollwert (15) innerhalb vorgegebener Fehlergrenzen erreicht, und ein Testmodus durchgeführt, in dem ein zweiter Sollwert für die Source-Drain-Spannung eingestellt wird, der kleiner ist als der erste Sollwert (15), und überprüft, ob die Source-Gate-Spannung bei der Durchführung des Testmodus einen oberen Schwellwert erreicht, und ein Fehlersignal ausgegeben wird, wenn der erste Sollwert (15) und/oder der obere Schwellwert nicht erreicht wird.

Description

Beschreibung
Überwachung einer idealen Diode
Die Erfindung betrifft ein Verfahren zur Überwachung einer idealen Diode aufweisend einen MOSFET mit einer Drain-Elektrode, einer Source-Elektrode und einer Gate-Elektrode, wobei eine Source-Gate-Spannung des MOSFETs der idealen Diode derart geregelt wird, dass die ideale Diode zwischen einem sperrendem Zustand und einem durchgeschalteten Zustand, mit einem ersten Sollwert für eine Source-Drain-Spannung, umgeschaltet wird. Die Erfindung betrifft außerdem eine entsprechende Schaltungsanordnung.
Insbesondere in Kraftfahrzeugen ist eine ununterbrochene Verfügbarkeit von kritischen Systemen wie zum Beispiel der Fahrzeugbremse zwingend sicherzustellen. Derartige Systeme sind daher häufig mit zwei unabhängigen Spannungsversorgungen als Energiequelle verbunden, die gegenseitig voneinander geschützt werden müssen, damit ein Fehler in einer Spannungsversorgung nicht zu einem Schaden in der anderen Spannungsversorgung führen kann. Eine einfache Lösung dafür ist, je eine Halbleiterdiode zwischen die Spannungsversorgung und die Last zu schalten. Dies hat allerdings den Nachteil, dass die Dioden einen relativ hohen Spannungsabfall aufweisen und somit zu einer großen Verlustleistung führen. Ferner reduziert der hohe Spannungsabfall im Versorgungspfad die Verfügbarkeit des Systems.
Eine bessere Alternative stellt das aktive OR-ing dar. Dabei werden die Dioden durch einen niederohmigen Leistungstransistor, beispielsweise einen MOSFET (PowerFET), ersetzt, dessen Gatespannung geregelt wird, um die Funktion einer Diode zu simulieren. Die Regelung sorgt dafür dass die Spannungsdifferenz zwischen Source-Elektrode und Drain-Elektrode nahezu 0 V, beispielsweise einem Sollwert von 50m V, entspricht wenn der Transistorstrom in Richtung Last fließt (Vorwärtsstrom), und dass der Transistor ausgeschaltet wird, wenn der Transistorstrom in Richtung Versorgungsquelle fließt (Rückwärtsstrom). Der PowerFET verhält sich damit wie eine ideale Diode: Das Element ist quasi kurzgeschlossen (=sehr kleiner Spannungsabfall) für den Vorwärtsstrom und völlig blockierend für den Rückwärtsstrom. In der auf autonome Fahrzeuge orientierten Zukunft, wird ein solches Konzept mit zwei Versorgungsquellen und einer idealen Diode als zentrales Element, immer mehr an Bedeutung gewinnen.
Dazu existieren bereits integrierte Regler für ideale Dioden oder vollständige OR-ing-Schaltungen. Diese sind dazu ausgelegt, während Vorwärtsstroms den geregelten Source-Drain Spannungsabfall genau and konstant auf einem Sollwert zu halten und dazu ausgelegt, den PowerFET im Falle von Rückwärtsstrom sehr schnell auszuschalten beziehungsweise zu öffnen.
Diese Schaltungen haben jedoch keine Mechanismen, die eine vollständige Fehlerüberwachung gewährleisten, wie sie für Anwendungen in System kritischen Applikationen in Fahrzeugen erforderlich sind.
Es stellt sich somit die Aufgabe, ein Verfahren anzugeben, mit dem eine Fehlerüberwachung einer ideale Diode Schaltung ermöglicht wird.
Die Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst, in dem die Source-Drain-Spannung, also die Spannung zwischen der Source-Elektrode und der Drain-Elektrode des MOSFETs, und die Source-Gate-Spannung, also die Spannung zwischen der Source-Elektrode und der Gate-Elektrode des MOSFETs, gemessen wird. Der Messbereich der Source-Drain-Spannung sollte zumindest 0mV bis 100mV betragen. Dabei wird überprüft, ob in dem durchgeschalteten Zustand der idealen Diode die Source- Drain-Spannung den ersten Sollwert innerhalb vorgegebener Fehlergrenzen erreicht. Als Fehlergrenzen kann beispielsweise plus minus 50% um den Sollwert festgelegt werden. Es kann auch im fehlerfreien Fall die Schwankungsbreite des Werts ermittelt und die Fehlergrenzen derart gelegt werden, dass die fehlerfreie Schwankungsbreite gerade enthalten ist.
Erfindungsgemäß wird außerdem ein Testmodus durchgeführt, in welchem die Source- Drain-Spannung auf einen zweiten Sollwert geregelt wird, der kleiner ist als der erste Sollwert. Dabei wird überprüft, ob die Source-Gate-Spannung bei der Durchführung des Testmodus einen oberen Schwellwert erreicht. Wird der erste Sollwert und/oder der obere Schwellwert nicht erreicht, wird ein entsprechendes Fehlersignal ausgegeben.
Bei integrierten Schaltungen, welche eine ideale Diode bilden, sollten daher die drei folgenden Pins von außen zugänglich sein. Die Anode der idealen Diode. Dieser Knoten ist typischerweise Ausgang einer Versorgungsquelle des Systems und gleichzeitig Source-Anbindung des MOSFETs. Die Kathode der idealen Diode. Dieser Knoten ist typischerweise Eingang der System last und gleichzeitig Drain-Anbindung des MOSFETs. Der Regelungseingang der idealen Diode. Dieser Knoten ist typischerweise die Gate-Anbindung des MOSFETs, dessen Spannung von der integrierten Schaltung geregelt wird, um die Funktionalität einer idealen Diode zu realisieren. Die Potentiale dieser Knoten werden nach AD-Wandlung einer integrierten Logik oder einer Recheneinheit zur Verfügung gestellt.
In einer bevorzugten Ausführungsform der Erfindung beträgt der erste Sollwert 30mV bis 200mv, bevorzugt 50mV. Zur Vermeidung von Verlusten wird der erste Sollwert daher möglichst niedrig gewählt, jedoch nur so niedrig, dass ein Rückwärtsstrom sicher vermieden wird.
In einer bevorzugten Ausführungsform der Erfindung ist der zweite Sollwert kleiner als 30m V, bevorzugt kleiner als 15mV, insbesondere 0mV. Der zweite Sollwert ist daher so klein gewählt, dass er im Normalfall gar nicht erreicht werden kann. Die Regelung der idealen Diode steigert daher die Gate-Spannung immer weiter bis ein Maximalwert erreicht ist. Dieser ergibt sich aus der oberen Versorgungsspannung der Regelung, beispielsweise eines zur Regelung verwendeten Operationsverstärkers. Im fehlerfreien Betrieb wird die Gate-Spannung somit den oberen Schwellwert übersteigen.
In einer weiteren bevorzugten Ausführungsform der Erfindung werden die Messungen der Source-Drain-Spannung und/oder der Source-Gate-Spannung durchgeführt, wenn der Source-Drain-Strom größer am 1 mA ist, wobei die Messungen insbesondere im laufenden Betrieb durchgeführt werden. Zwar ist der Widerstand eines MOSFETs wesentlich geringer, als der einer Diode, jedoch ist dieser nicht unendlich klein. Durch den Strom wird somit ein Spannungsabfall verursacht, der im Testmodus durch eine Anpassung der Gate-Spannung ausgeglichen werden muss, indem die Gatespannung erhöht wird. Somit wird im fehlerfreien Fall der obere Schwellwert sicher erreicht. Bevorzugt werden die Messungen, insbesondere die Messungen während des Testmodus, durchgeführt, wenn der Strom kleiner als 40A ist. Dann ist die Source-Drain-Spannung nicht durch den Innenwiderstand des MOSFETs in Sättigung und kann beim Umschalten zwischen Testmodus und durchgeschaltetem Zustand variieren.
In einer weiteren bevorzugten Ausführungsform der Erfindung werden die Messungen der Source-Drain-Spannung und/oder der Source-Gate-Spannung mittels eines Analog-Digital-Wandlers durchgeführt und der Testmodus für eine Testzeit durchgeführt wird, die größer ist als eine Konversionszeit des Analog-Digital-Wandlers, insbesondere größer als fünf Konversionszeiten. Somit wird sichergestellt, dass eine zuverlässige Datenaufnahme erfolgen kann. Durch eine bis auf fünf Konversionszeiten verlängerte Testzeit mit entsprechender Messung wird die Robustheit der Messung weiter erhöht.
In einer weiteren bevorzugten Ausführungsform der Erfindung werden für die Messungen der Source- Drain-Spannung und/oder der Source- Gate-Spannung ein Analog-Digital-Wandler mit Sigma-Delta Architektur verwendet. Die einzusetzenden Analog-Digital-Wandler benötigen lediglich eine Genauigkeit von ca. 5% bezogen auf deren Wandlungsbereich. Mit diesen Anforderungen ist eine Sigma-Delta Architektur ein sehr guter und geeigneter Kandidat, denn diese Architektur hat den zusätzlichen Vorteil, dass die benötigte Fläche der elektronischen Bauteile geringer ist als die anderer Analog-Digital-Wandler Architekturen, und somit kostengünstiger in eine elektronische Schaltung integriert werden kann. In einer weiteren bevorzugten Ausführungsform der Erfindung ist der obere Schwellwert größer als eine Schwellspannung des MOSFETs. Beispielsweise kann ein Wert von 8V als oberer Schwellwert verwendet werden.
In einerweiteren bevorzugten Ausführungsform der Erfindung wird ein Fehler mit vertauschten Anschlusspins der idealen Diode daran erkannt, dass bei Durchführung des Testmodus die Source-Gate Spannung den oberen Schwellwert nicht erreicht.
In einer weiteren bevorzugten Ausführungsform der Erfindung werden Messpunkte für die Messung der Source-Drain-Spannung und der Source-Gate-Spannung mit einer Stromsenke verbunden, um deren Spannung in allen Zuständen klar definiert zu halten. Dies kann passiv, mittels eines hochohmigen (beispielsweise 1kOhm bis 50kOhm) Widerstands gegen Ground erfolgen oder als aktive Stromsenke ausgebildet sein.
In einerweiteren bevorzugten Ausführungsform der Erfindung wird ein Fehler mit einer offenen Source Verbindung der idealen Diode daran erkannt, dass in dem durchgeschalteten Zustand der idealen Diode die Source-Drain-Spannung kleiner als der erste Sollwert, bevorzugt kleiner als die Hälfte des ersten Sollwerts, besonders bevorzugt null wird.
In einerweiteren bevorzugten Ausführungsform der Erfindung wird ein Fehler mit einer offenen Drain Verbindung der idealen Diode daran erkannt, dass in dem durchgeschalteten Zustand der idealen Diode die Source-Drain-Spannung größer wird als der erste Sollwert, bevorzugt größer als das doppelte des ersten Sollwerts, besonders bevorzugt einen maximalen Wert erreicht. Der maximale Wert kann je nach Schaltungsanordnung beispielsweise dem Source Potential entsprechen.
In einerweiteren bevorzugten Ausführungsform der Erfindung wird ein Fehler mit einer offenen Gate Verbindung der idealen Diode daran erkannt, dass keine Veränderung der Source-Drain-Spannung detektiert wird, wenn zwischen dem Testmodus und dem durchgeschalteten Zustand der idealen Dioden umgeschaltet wird .
Die Aufgabe wird außerdem gelöst durch eine Schaltungsanordnung zur Überwachung einer idealen Diode aufweisend einen MOSFET mit einer Drain-Elektrode, einer Source-Elektrode und einer Gate-Elektrode, und eine Regelungseinheit die dazu eingerichtet ist, eine Source- Gate-Spannung des MOSFETs derart zu regeln, dass die ideale Diode zwischen einem sperrendem Zustand und einem durchgeschalteten Zustand mit einem ersten Sollwert für die Source- Drain-Spannung umschaltbar ist. Weiter ist eine Überwachungseinheit vorgesehen, die dazu eingerichtet ist, die Source- Drain-Spannung und die Source- Gate-Spannung zu messen und in dem durchgeschalteten Zustand der idealen Diode zu überprüfen, ob die Source- Drain-Spannung den ersten Sollwert innerhalb vorgegebener Fehlergrenzen erreicht und dass die Überwachungseinheit weiter dazu eingerichtet ist, einen Testmodus durchzuführen, indem ein zweiter Sollwert für die Source- Drain-Spannung eingestellt wird, der kleiner ist als der erste Sollwert, und überprüft wird, ob die Source- Gate-Spannung bei der Durchführung des Testmodus einen oberen Schwellwert erreicht, und ein Fehlersignal ausgibt, wenn zumindest einer der Werte nicht erreicht wird.
Die Erfindung betrifft auch eine Schaltungsanordnung mit einer Last und zwei Spannungsversorgungen, die jeweils über eine ideale Diode mit der Last verbunden sind und wobei zumindest eine der idealen Dioden als oben beschriebene Schaltungsanordnung ausgebildet ist.
Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten der Erfindung ergeben sich auch durch die nachfolgende Beschreibung von Ausführungsbeispielen und der Zeichnungen. Dabei gehören alle beschriebenen und/oder bildlich dargestellten Merkmale sowohl einzeln als auch in beliebiger Kombination zum Gegenstand der Erfindung, auch unabhängig von ihrer Zusammenfassung in den Ansprüchen oder deren Rückbezügen.
Fig. 1 zeigt schematisch eine Schaltungsanordnung mit idealen Dioden, Fig. 2 zeigt schematisch eine erfindungsgemäße Schaltungsanordnung in einer ersten Ausführungsform,
Fig. 3 zeigt schematisch eine erfindungsgemäße Schaltungsanordnung in einer zweiten Ausführungsform,
Fig. 4a zeigt schematisch eine ideale Diode mit einer ersten falschen PIN-Beschaltung,
Fig. 4b zeigt schematisch eine ideale Diode mit einer zweiten falschen PIN-Beschaltung,
Fig. 4c zeigt schematisch eine ideale Diode mit einer dritten falschen PIN-Beschaltung,
Fig. 4d zeigt schematisch eine ideale Diode mit einer vierten falschen PIN-Beschaltung,
Fig. 4e zeigt schematisch eine ideale Diode mit einer fünften falschen PIN-Beschaltung,
Fig. 5a zeigt schematisch eine ideale Diode mit einem offenen PIN,
Fig. 5b zeigt schematisch eine ideale Diode mit einem anderen offenen PIN,
Fig. 5c zeigt schematisch eine ideale Diode mit einem weiteren offenen PIN,
Fig. 6a zeigt schematisch eine ideale Diode mit einem Kurzschluss,
Fig. 6b zeigt schematisch eine ideale Diode mit einem anderen Kurzschluss,
Fig. 6c zeigt schematisch eine ideale Diode mit einem weiteren Kurzschluss, Fig. 7 zeigt schematisch eine ideale Diode mit einem kurzgeschlossenen MOSFET, Fig. 8 zeigt schematisch eine ideale Diode mit einem offenen MOSFET,
Fig. 9 zeigt schematisch eine ideale Diode mit festgehängtem Gate;
Fig. 10 zeigt schematisch eine ideale Diode mit festgehängtem Gate an Ground,
Fig. 1 zeigt eine Schaltungsanordnung 1 wie sie zur redundanten Energieversorgung von einer Last 2 verwendet wird. Eine derartige Schaltungsanordnung 1 findet Anwendung in Bremssystemen von Kraftfahrzeugen in denen beispielsweise eine hydraulische Pumpe mit entsprechender Elektronik als Last 2 redundant mit elektrischer Energie versorgt werden muss. Die Last 2 weist daher neben einer ersten (Ground) Verbindung 3 eine Verbindung an eine erste Spannungsversorgung 4 und eine zweite Spannungsversorgung 5 auf, die jeweils über eine ideale Diode 6 gebildet wird. Die idealen Dioden 6 verhindern, dass Querströme zwischen der ersten Spannungsversorgung 4 und der zweiten Spannungsversorgung 5 fließen können, um somit sicherzustellen, dass ein Fehler in einer der Spannungsversorgungen 4, 5 nicht auf die jeweils andere Spannungsversorgung 5, 4 übergreifen kann.
In Figur 2 ist die Schaltung einer idealen Diode 6 im Detail dargestellt. Die ideale Diode 6 weist als zentrales Element einen MOSFET 7 auf, der als Power MOSFET ausgebildet ist. Dieser weist intern eine Bulkdiode 8 auf, dessen Anode mit der Source-Anbindung 9 des MOSFETs 7 verbunden ist und dessen Kathode mit der Drain-Anbindung 11 des MOSFETs 7 verbunden ist. Source 9, Gate 10 und Drain 11 des MOSFETs 7 sind mit entsprechenden Anschlüssen D, G, S einer integrierten Schaltung verbunden. Source 9 ist mit dem Source-Anschluss S verbunden, Gate 10 ist mit dem Gate-Anschluss G verbunden und Drain 11 ist mit dem Drain-Anschluss D verbunden. Der Drain-Anschluss D ist intern in der Ansteuerungselektronik mit einem invertierenden Eingang (-) eines Operationsverstärkers 12 verbunden und der Source-Anschluss S ist intern mit dem nicht invertierenden Eingang (+) des Operationsverstärkers 12 über eine Spannungsvorgabe 15 verbunden. Die Spannungsvorgabe 15 entspricht dem ersten Sollwert, der durch die Regelung eingestellt wird. Der Ausgang des Operationsverstärkers 12 ist über den Gate-Anschluss G an das Gate 10 des MOSFETs 7 gelegt und gibt somit das Ausgangssignal zur Ansteuerung des MOSFETs 7 aus. Die Spannung am Gate 10 wird entsprechend derart geregelt, dass die Spannung zwischen Drain 11 und Source 9, und somit zwischen dem invertierenden (-) und dem nicht invertierenden (+) Eingang des Operationsverstärkers 12, genau der Spannungsvorgabe 15 entspricht.
Im normalen Betrieb in Durchlassrichtung der idealen Diode ist die Spannung an Source 9 höher als an Drain 11 . Der elektrische Strom fließt dann im Wesentlichen durch den MOSFET 7, da der Operationsverstärker 12 die Gate 10 Spannung derart regelt, dass die Source-Drain-Spannung der Spannungsvorgabe 15 entspricht, die geringer ist als der Spannungsabfall an einer Diode. Da die Source-Drain Spannung und demnach die Bulkdioden Spannung somit kleiner als 100mV ist, ist der Bulkdioden Strom vernachlässigbar gering in der Größenordnung von einem Mikroampere.
Bei sehr großen Strömen erreicht auch im fehlerfreien Fall die Source-Drain-Spannung nicht ganz den ersten Sollwert, sondern ist etwas größer, da der MOSFET einen endlichen Innenwiderstand aufweist. Bei einem maximalen Strom von beispielsweise 120A und einem Innenwiderstand von 1 mOhm wird der Spannungsabfall 120mV. Die entsprechende vorgegebene Fehlergrenze nach oben kann entsprechend derart festgelegt werden, dass für einen solchen fehlerfreien Fall bei einem maximalen Strom auch kein Fehler ausgegeben wird. Die obere Fehlergrenze könnte in diesem Beispiel also bei 140mV gesetzt werden.
Sobald das elektrische Potential an Source 9 kleiner wird als das Potential an Drain 11 , also die Source-Drain-Spannung negativ wird, wird das Ausgangssignal am Gate 10 minimal. Dies kann je nach Beschaltung des Operationsverstärkers beispielsweise 0V oder sogar ein negativer Wert sein. Liegt der Minimalwert am Gate 10 des MOSFET 7 an, sperrt dieser vollständig.
Zur Überwachung der Funktionalität der idealen Diode 6 weist die Schaltung einen Analog-Digital-Converter 13 auf, welcher die Spannungsdifferenz zwischen dem Drain-Anschluss D und dem Source-Anschluss S und daher zwischen Drain 11 und Source 9 des MOSFETs 7 misst und digitalisiert. Das digitalisierte Messergebnis wird einer Recheneinheit zugeführt, die als Überwachungseinheit dient. Darüber hinaus wird durch einen weiteren Analog-Digital-Converter 14 die Spannung zwischen Gate 10 und Source 9 gemessen und in digitaler Form der Überwachungseinheit zur Verfügung gestellt. Außerdem ist ein Überbrückungsschalter 16 vorgesehen, der auf Befehl der Überwachungseinheit die Spannungsvorgabe 15 kurschließen kann und somit die Sollwertvorgabe der Schaltung auf 0V reduziert. Durch den Operationsverstärker 12 wird in diesem Fall die Spannung am Gate 10 derart geregelt, dass die Spannung zwischen Source 9 und Drain 11 0V entspricht.
Am Drain-Anschluss D und dem Source-Anschluss S ist jeweils eine aktive Stromsenke 17 vorgesehen, die das elektrische Potential auf 0V absenkt, falls der entsprechende Anschluss offen ist. Wenn der Anschluss nicht offen ist, führt die Stromsenke lediglich zu einem sehr geringen Strom durch den Anschluss.
Wird im normalen Betrieb in Durchlassrichtung der Überbrückungsschalter 16 ausgelöst und der Sollwert der Regelung somit auf 0V gesetzt, so versucht der Operationsverstärker 12 eine Spannung am Gate 10 auszugeben, sodass die Source-Drain-Spannung 0V wird. Da im Betrieb ein Strom ungleich 0A durch den MOSFET 7 fließt und dieser zwar einen kleinen, aber dennoch endlichen Widerstand aufweist, kann eine Source-Drain-Spannung von 0V nicht erreicht werden. Die Regelung wird daher die Spannung am Gate 10 bis auf einen Maximalwert erhöhen, der für den gezeigten Fall der Versorgungsspannung des Operationsverstärkers 12 entspricht. Die Überwachungseinheit überprüft die korrekte Funktionalität erfindungsgemäß einerseits daran, ob im normalen Betrieb im durchgeschalteten Zustand die Source-Drain-Spannung den Sollwert innerhalb vorgegebener Fehlergrenzen erreicht. Außerdem gibt Sie ein Signal an den Überbrückungsschalter 16 aus, um die Spannungsvorgabe 15 zu überbrücken und den Sollwert für die Source-Drain-Spannung somit auf 0V zu setzen. In diesem Testmodus überprüft die Überwachungseinheit ob die Gatespannung tatsächlich ansteigt und somit einen oberen Schwellwert überschreitet. Falls im normalen Betrieb, in durchgeschaltetem Zustand, der Sollwert nicht erreicht und/oder im Testmodus die Spannung am Gate 10 nicht über den oberen Schwellwert steigt, wird ein Fehlersignal ausgegeben. Die verschiedenen Fehler werden die in den Fig. 4 bis Fig. 10 einzeln betrachtet.
Fig. 3 zeigt eine alternative Ausführungsform der Erfindung, die bis auf wenige Details der Ausführungsform der Fig. 2 entspricht. Anstelle des Analog-Digital-Converters 14 der Ausführungsform der Fig. 2 weist die Ausführungsform der Fig. 3 neben dem Analog-Digital-Converter 13 zwei weitere Analog-Digital-Converter 19 und 20 auf. Der Analog-Digital-Converter 19 misst und digitalisiert die Spannung zwischen Gate G und Ground und der Analog-Digital-Converter 20 die Spannung zwischen Source S und Ground. Die Spannung zwischen Source S und Gate G kann entsprechend durch Subtraktion der Potentiale voneinander errechnet werden. Anstelle der aktiven Stromsenken 17 sind Source-Anschluss S und Drain-Anschluss D mit passiven Stromsenken verbunden, welche als hochohmige Widerstände, beispielsweise mit 50kOhm, ausgebildet sind.
Fig. 4a zeigt einen Ausschnitt aus der Schaltungsanordnung der Fig. 2 oder 3, der den Anschluss des MOSFETs 7 mit Source 9, Gate 10 und Drainl 1 an die Steuerelektronik über den Source-Anschluss S, den Gate-Anschluss G und den Drain-Anschluss D darstellt. Figur 4a zeigt eine falsche PIN-Beschaltung bei der Gate G und Drain D vertauscht sind. Wird der Testmodus aktiviert, bei dem der Sollwert der Source-Drain-Spannung auf 0V geregelt wird, führt dies nicht dazu, dass die Gate-Spannung über den oberen Schwellwert ansteigt. Entsprechend kann die falsche PIN-Beschattung detektiert werden. Figur 4b zeigt einen der Figur 4a entsprechenden Ausschnitt, bei der der Source-Anschluss S und der Gate-Anschluss G vertauscht sind. Auch in diesem Fall wird bei Durchführung des Testmodus keine hohe Gate-Spannung gemessen, die den oberen Schwellwert überschreiten würde. Entsprechend wird auch in diesem Fall der Fehler detektiert.
In der Figur 4c ist entsprechend der Fall dargestellt, dass Source S und Drain D vertauscht angeschlossen sind und die Regelung daher immer einen negativen Eingangswert, also einen Wert kleiner als der eingestellte Sollwert von 0V im Testmodus sieht. Entsprechend wird auch in diesem Fall keine Gate-Spannung eingeregelt, welche über den oberen Schwellwert geht.
In Figur 4d ist der Fall dargestellt, dass der Source-Anschluss S mit der Drain-Elektrode 11 des MOSFETs 7 verbunden ist, der Gate-Anschluss G mit Source 9 des MOSFETs 7 und der Drain-Anschluss D mit dem Gate 10 des MOSFETs 7. Auch in diesem Zustand wird bei der Durchführung des Testmodus keine über den oberen Schwellwert reichende Gate-Spannung detektiert und der Defekt kann festgestellt werden.
Eine weitere vertauschte PIN-Beschaltung ist der Figur 4e dargestellt, bei der der Source-Anschluss S mit dem Gate 10 des MOSFETs 7 verbunden ist, der Gate-Anschluss G mit dem Drain 11 des MOSFET 7 und der Drain-Anschluss D mit der Source 9 des MOSFETs 7. Entsprechend wir im normalen Betrieb, im durchgeschalteten Zustand die negative Sourcespannung als Drain-Source-Spannung gemessen und somit der Sollwert nicht erreicht.
In Figur 5a ist nun der den Figuren 4a bis 4e entsprechende Ausschnitt dargestellt für den Fall einer offenen Source Verbindung. Source 9 des MOSFETs 7 ist nicht mit der Source-Anschluss S verbunden. Im normalen Betrieb, wenn durch den Operationsverstärker 12 die Source-Drain-Spannung auf den Sollwert der Spannungsvorgabe 15 geregelt werden soll, ergibt eine Messung der Spannung zwischen Source S und Drain D 0V. Entsprechend kann der Fehler detektiert werden. Figur 5b zeigt den Fall einer offenen Drain Verbindung, bei dem der Drain 11 nicht mit dem Drain-Anschluss D verbunden ist. Die Spannungsmessung zwischen Source und Drain ergibt einen maximalen Wert und somit eine große Abweichung vom erwarteten Sollwert. Entsprechend wird auch in diesem Fall der Fehler detektiert.
In Figur 5c ist der Fall dargestellt, dass das Gate 10 nicht mit dem Gate-Anschluss G verbunden ist. Die Regelung der Gate-Spannung am Gate-Anschluss G hat daher keinen Einfluss auf das Gate 10 und somit auf den MOSFET 7. Die Source-Drain-Spannung kann daher nur zufälligerweise dem Sollwert durch die Spannungsvorgabe 15 entsprechen. Tut sie dies nicht, so wird der Fehler direkt detektiert. Für den Fall, dass die Source-Drain-Spannung zufälligerweise dem Sollwert entspricht, ändert sich diese allerdings nicht bei einem Umschalten in den Testmodus. Dies kann detektiert und der Fehler somit festgestellt werden. Der Testmodus kann dabei bei einem niedrigen Strom, beispielsweise kleiner als 40A durchgeführt werden.
In Figur 6a ist ein Kurzschluss gezeigt der den Source-Anschluss S mit dem Drain-Anschluss D bzw. Source 9 und Drain 11 kurzschließt. In diesem Fall kann die Source-Drain-Spannung niemals den durch die Spannungsvorgabe 15 vorgegebenen Sollwert erreichen, sondern beträgt 0V. Der Fehler kann somit detektiert werden. in Figur 6b ist ein Kurzschluss zwischen Gate G und Source S dargestellt. In diesem Fall kann der Testmodus nicht zu einer höheren Gate-Spannung oberhalb des oberen Schwellwerts führen, wodurch der Fehler detektiert werden kann.
In Figur 6c ist ein Kurzschluss zwischen Gate-Anschluss G und Drain-Anschluss D dargestellt. Auch in diesem Fall kann im Testmodus keine Gate-Spannung oberhalb des oberen Schwellwert gemessen werden.
In Fig. 7 ist der MOSFET intern kurzgeschlossen. Dieser Fall ist besonders schwierig, da ein Kurzschluss intern theoretisch beliebige Widerstandswerte aufweisen kann. In allen Fällen ist jedoch der Transistorkanalwiderstand unabhängig von der eingestellten Gate-Spannung und die Regelung ist somit unterbrochen. Die nicht geschlossene Regelungschleife hat zur Folge, dass die Regelung direkt in Sättigung geht. Die Gate-Source-Spannung wird daher entweder den maximalen oder minimalen Wert erreichen.
Auch in diesem Fall ist die Spannung zwischen Drain 11 und Source 9 unabhängig von der Gate-Spannung und ändert sich daher nicht bei einem Umschalten in den Testmodus. Dies kann detektiert und der Fehler somit festgestellt werden. Der Testmodus kann wieder bei einem niedrigen Strom, beispielsweise kleiner als 40A durchgeführt werden.
Figur 8 zeigt den Fall eines offenen MOSFET 7 und somit einer dauerhaft getrennten Verbindung zu der Spannungsversorgung 4. Falls das Gesamtsystem nur eine einzige Versorgungsquelle (Spannungsversorgung) aufweist, führt der offene MOSFET dazu, dass das gesamte System keinerlei Stromversorgung aufweist und somit nicht in Betrieb ist.
Besteht eine zweite Spannungsversorgung 5, so ist eine Stromversorgung gegeben und am Drain-Anschluss D liegt die Spannung der zweiten Versorgungsquelle 5 an. Falls diese zufälligerweise dazu führt, dass die Source-Drain Spannung dem Sollwert entspricht, kann der Fehler wieder dadurch detektiert werden, dass die Drain-Source-Spannung unabhängig von der Regelung ist und somit bei Umschalten in den Testmodus keine Veränderung auftritt.
Figur 9 zeigt den Fall, dass der Ausgang der Regelung, der Gate-Anschluss G, an der Betriebsspannung (VCD) festgelegt ist. In diesem Fall ist der MOSFET 7 dauerhaft vollständig eingeschaltet und der Source-Drain-Kanal weist somit seinen minimalen Widerstand auf. Dies bedeutet, dass die Spannungsdifferenz zwischen Source und Drain kleiner als der durch die Spannungsvorgabe 15 vorgegebenen Sollwert wird, wenn der Strom niedrig genug ist. Da bei typischen Bremssystemen die Stromlast sehr häufig einen kleinen Wert annimmt, wird der Fehler daher detektiert, sobald ein kleiner Stromwert auftritt. In Figur 10 ist ein weiterer Fall dargestellt in dem der Ausgang der Regelung, der Gate Anschluss G, an Ground oder an der Source-Spannung fest gehängt ist. In diesem Fall wird bei der Aktivierung des Testmodus keine erhöhte Ausgangsspannung gemessen und der Fehler kann somit detektiert werden.
Das erfindungsgemäße Verfahren ermöglicht es daher alle Fehler, die in einem System auftreten können, detektieren zu können.
Bezugszeichenliste
1 Schaltungsanordnung
2 Last
3 Ground (Masse)
4 Erste Spannungsversorgung
5 Zweite Spannungsversorgung
6 ideale Diode
7 MOSFET
8 Bulk-Diode
9 Source
10 Gate
11 Drain
12 Operationsverstärker
13 Source-Drain ADC
14 Source-Gate ADC
15 Spannungsvorgabe
16 Überbrückungsschalter
17 Aktive Stromsenke
18 Passive Stromsenke
19 Gate ADC
20 Source ADC
S Source Anschluss
G Gate Anschluss
D Drain Anschluss

Claims

Patentansprüche
1 . Verfahren zur Überwachung einer idealen Diode (6) aufweisend einen MOSFET (7) mit je einer Drain-Elektrode (11 ), Source-Elektrode (9) und Gate-Elektrode (10), wobei eine Source-Gate-Spannung des MOSFETs (7) der idealen Diode (6) derart geregelt ist, dass die ideale Diode (6) zwischen einem sperrendem Zustand und einem durchgeschalteten Zustand mit einem ersten Sollwert (15) für eine Source-Drain-Spannung umschaltbar ist, dadurch gekennzeichnet, dass die Source-Drain-Spannung und die Source-Gate-Spannung gemessen wird und überprüft wird, ob in dem durchgeschalteten Zustand der idealen Diode (6) die Source- Drain-Spannung den ersten Sollwert (15) innerhalb vorgegebener Fehlergrenzen erreicht, und wobei ein Testmodus durchgeführt wird, in dem ein zweiter Sollwert für die Source- Drain-Spannung eingestellt wird, der kleiner ist als der erste Sollwert (15), und überprüft wird, ob die Source-Gate-Spannung bei der Durchführung des Testmodus einen oberen Schwellwert erreicht, und ein Fehlersignal ausgegeben wird, wenn der erste Sollwert (15) und/oder der obere Schwellwert nicht erreicht wird.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass der erste Sollwert (15) 30mV bis 200mv, bevorzugt 40mV bis 100mV, besonders bevorzugt 50mV beträgt.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Sollwert kleiner als 30mV, bevorzugt kleiner als 15mV, insbesondere 0mV ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Messungen der Source-Drain-Spannung und/oder der Source-Gate-Spannung durchgeführt werden, wenn der Source-Drain-Strom größer als 1 mA und insbesondere kleiner als 40A ist, wobei die Messungen insbesondere im laufenden Betrieb durchgeführt werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Messungen der Source-Drain-Spannung und/oder der Source-Gate-Spannung mittels eines Analog-Digital-Wandlers (13, 14, 19, 20) durchgeführt werden und der Testmodus für eine Testzeit durchgeführt wird, die größer ist als eine Konversionszeit des Analog-Digital-Wandlers (13, 14, 19, 20), insbesondere größer als fünf Konversionszeiten.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass für die Messung der Source- Drain-Spannung und/oder der Source- Gate-Spannung ein Analog-Digital-Wandler (13, 14, 19, 20) mit Sigma-Delta Architektur verwendet wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der obere Schwellwert größer als eine Schwellspannung des MOSFETs (7) ist.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Fehler mit vertauschten Anschlusspins der idealen Diode (6) daran erkannt wird, dass bei Durchführung des Testmodus die Source-Gate Spannung den oberen Schwellwert nicht erreicht.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Messpunkte für die Messung der Source- Drain-Spannung und der Source- Gate-Spannung mit einer Stromsenke (17, 18) verbunden werden.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Fehler mit einer offenen Source-Verbindung der idealen Diode (6) daran erkannt wird, dass in dem durchgeschalteten Zustand der idealen Diode (6) die Source-Drain-Spannung kleiner als der erste Sollwert (15), bevorzugt kleiner als die Hälfte des ersten Sollwerts (15), besonders bevorzugt null wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Fehler durch eine offene Drain-Verbindung der idealen Diode (6) daran erkannt wird, dass in dem durchgeschalteten Zustand der idealen Diode (6) die Source-Drain-Spannung größer als der erste Sollwert (15), bevorzugt größer als das doppelte des ersten Sollwerts (15), besonders bevorzugt ein Maximalwert wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Fehler, insbesondere mit einer offenen Gate-Verbindung der idealen Diode (6), daran erkannt wird, dass keine Veränderung der Source-Drain-Spannung detektiert wird, wenn zwischen dem Testmodus und dem durchgeschalteten Zustand der idealen Diode (6) umgeschaltet wird .
13. Schaltungsanordnung zur Überwachung einer idealen Diode aufweisend einen MOSFET (7) mit einer Drain-Elektrode (11), einer Source-Elektrode (9) und einer Gate-Elektrode (10), und eine Regelungseinheit (12) die dazu eingerichtet ist, eine Source- Gate-Spannung des MOSFETs (7) derart zu regeln, dass die ideale Diode (6) zwischen einem sperrendem Zustand und einem durchgeschalteten Zustand mit einem ersten Sollwert (15) für die Source- Drain-Spannung umschaltbar ist, dadurch gekennzeichnet, dass eine Überwachungseinheit dazu eingerichtet ist, die Source- Drain-Spannung und die Source- Gate-Spannung zu messen und in dem durchgeschalteten Zustand der idealen Diode (6) zu überprüfen, ob die Source- Drain-Spannung den ersten Sollwert (15) innerhalb vorgegebener Fehlergrenzen erreicht und dass die Überwachungseinheit weiter dazu eingerichtet ist, einen Testmodus durchzuführen, indem ein zweiter Sollwert für die Source- Drain-Spannung eingestellt wird, der kleiner ist als der erste Sollwert, und überprüft wird, ob die Source- Gate-Spannung bei der Durchführung des Testmodus einen oberen Schwellwert erreicht, und ein Fehlersignal ausgibt, wenn zumindest einer der Werte nicht erreicht wird.
EP21734759.0A 2020-06-05 2021-06-02 Überwachung einer idealen diode Pending EP4162608A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020207055.5A DE102020207055A1 (de) 2020-06-05 2020-06-05 Überwachung einer idealen Diode
PCT/DE2021/200075 WO2021244713A1 (de) 2020-06-05 2021-06-02 Überwachung einer idealen diode

Publications (1)

Publication Number Publication Date
EP4162608A1 true EP4162608A1 (de) 2023-04-12

Family

ID=76623821

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21734759.0A Pending EP4162608A1 (de) 2020-06-05 2021-06-02 Überwachung einer idealen diode

Country Status (6)

Country Link
US (1) US12228604B2 (de)
EP (1) EP4162608A1 (de)
KR (1) KR102800564B1 (de)
CN (1) CN115885475A (de)
DE (1) DE102020207055A1 (de)
WO (1) WO2021244713A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12352801B2 (en) 2023-07-10 2025-07-08 Infineon Technologies Canada Inc. Wafer testing for current property of a power transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949211A (en) * 1989-05-05 1990-08-14 Motorola Inc. Protective, bi-level drive for FET's
US6060943A (en) 1998-04-14 2000-05-09 Nmb (Usa) Inc. Circuit simulating a diode
US6469564B1 (en) * 1998-04-14 2002-10-22 Minebea Co., Ltd. Circuit simulating a diode
JP4899624B2 (ja) * 2006-05-11 2012-03-21 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
JP4836694B2 (ja) * 2006-07-11 2011-12-14 株式会社オートネットワーク技術研究所 電力供給制御装置
JP4846744B2 (ja) 2008-02-18 2011-12-28 三菱電機株式会社 一方向導通装置
US9857409B2 (en) * 2013-08-27 2018-01-02 Synopsys, Inc. Negative bias thermal instability stress testing of transistors
JP5926220B2 (ja) 2013-09-11 2016-05-25 リーチ インターナショナル コーポレイション 電力制御装置の理想ダイオードを模倣するシステム及びその方法
US9621047B2 (en) 2014-10-10 2017-04-11 Dell Products L.P. Systems and methods for measuring power system current using OR-ing MOSFETs
CN106199369B (zh) 2016-08-31 2018-10-09 烽火通信科技股份有限公司 一种OR-ing MOSFET故障在线检测的方法及系统
JP6743687B2 (ja) * 2016-12-26 2020-08-19 日本電産株式会社 電力変換装置、モータ駆動ユニット、および電動パワーステアリング装置
CN110391472B (zh) 2018-04-19 2021-04-06 中兴通讯股份有限公司 一种电池管理装置和移动终端
US10333425B1 (en) 2018-05-03 2019-06-25 Linear Technology Holding Llc Self-biasing ideal diode circuit
US10845428B2 (en) 2018-06-01 2020-11-24 Infineon Technologies Ag Method and circuit for detecting a loss of a bondwire in a power switch
US11171559B2 (en) * 2019-12-16 2021-11-09 Analog Devices International Unlimited Company Overcurrent protection detector with dynamic threshold for power conversion switch

Also Published As

Publication number Publication date
US20230228804A1 (en) 2023-07-20
DE102020207055A1 (de) 2021-12-09
WO2021244713A1 (de) 2021-12-09
KR102800564B1 (ko) 2025-04-24
KR20230002823A (ko) 2023-01-05
US12228604B2 (en) 2025-02-18
CN115885475A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
DE102015121568B4 (de) System und verfahren für eine kontaktmessschaltung
DE102010002707B4 (de) Fehlererkennung für eine Serienschaltung von Leuchtdioden
DE3685733T2 (de) Stromdetektorschaltung fuer eine leistungshalbleitervorrichtung, insbesondere einen integrierten leistungshalbleiterschalter, speziell zur verwendung in motorfahrzeugen.
DE102020105094A1 (de) Intelligenter halbleiterschalter
DE102017111410B4 (de) Messungen in Schaltvorrichtungen
WO2014009207A1 (de) Vorrichtung zur diagnose einer schaltungsanordnung
DE202017106294U1 (de) Stromerfassungselement für stromgeregelte Schaltung und dergleichen
DE10347979A1 (de) Diagnostizierbare Schalteranordnung
EP3887835B1 (de) Verfahren und vorrichtung zur automatischen prüfung eines schaltorgans
EP0689058B1 (de) Schaltungsanordnung zum Überwachen eines Schaltungspunktes auf einen Leckwiderstand
WO2021244713A1 (de) Überwachung einer idealen diode
EP1594021B1 (de) Schaltungsanordnung sowie Verfahren zum Testen von Relaisschaltkontakten einer digitalen Ausgangsschaltung
DE102011107734A1 (de) Bistabiles Sicherheitsrelais
WO2023151850A1 (de) Verfahren zum Überwachen einer Energieversorgung eines Kraftfahrzeugs
DE60031069T2 (de) Schaltung zur Zustandserkennung eines elektrischen Schalters
DE102018221201B4 (de) Kraftfahrzeug-Steuergerät mit mehreren Versorgungsanschlüssen für eine redundante Spannungsversorgung sowie Kraftfahrzeug mit dem Steuergerät und Verfahren zum Betreiben des Steuergeräts
WO2020064574A1 (de) Kraftfahrzeug-steuergerät mit redundanter spannungsversorgung und entsprechendes kraftfahrzeug
EP4453586A1 (de) Verfahren zur detektion eines masseanbindungsverlust, steuergerät und bremssystem
DE102017109684B4 (de) Spannungsmessvorrichtung, verfahren und herstellverfahren
DE10057486A1 (de) Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaftelementen und dessen/deren Verwendung in Kraftfahrzeugen, insbesondere Bremskraft- und Fahrdynamikreglern
EP0417392A1 (de) Ausgangsschaltung für ein Potentiometer
EP0590326A1 (de) CMOS-Eingangsstufe
EP4111216B1 (de) Schaltgerät für ein gleichspannungsnetz und betriebsverfahren für das schaltgerät
DE102023116488A1 (de) Vorrichtung und Verfahren zum Überwachen einer Abschaltfähigkeit
DE102022132636B3 (de) Diagnose eines Anschlusses eines Ohm´schen Verbrauchers eines Kraftfahrzeugs

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20230105

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: CONTINENTAL AUTOMOTIVE TECHNOLOGIES GMBH

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: AUMOVIO GERMANY GMBH