EP3972113A1 - Converter device with a converter comprising anpc topology and a control device - Google Patents
Converter device with a converter comprising anpc topology and a control device Download PDFInfo
- Publication number
- EP3972113A1 EP3972113A1 EP20196822.9A EP20196822A EP3972113A1 EP 3972113 A1 EP3972113 A1 EP 3972113A1 EP 20196822 A EP20196822 A EP 20196822A EP 3972113 A1 EP3972113 A1 EP 3972113A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- power semiconductor
- switched
- switch
- semiconductor switches
- load current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4837—Flying capacitor converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Definitions
- the invention relates to a converter device with a converter that has a first, second, third, fourth, fifth and sixth power semiconductor switch, each of which has a first and a second load current connection, and with a control device that is designed to control these power semiconductor switches.
- the second load current connection of the first power semiconductor switch is electrically conductively connected to the first load current connection of the second power semiconductor switch and to the first load current connection of the fifth power semiconductor switch.
- the second load current connection of the second power semiconductor switch is electrically conductively connected to the first load current connection of the third power semiconductor switch.
- the second load current connection of the third power semiconductor switch is electrically conductively connected to the first load current connection of the fourth power semiconductor switch and to the first load current connection of the sixth power semiconductor switch.
- the second load current connection of the fifth power semiconductor switch is electrically conductively connected to the second load current connection of the sixth power semiconductor switch.
- the power converter has an ANPC topology (Active Neutral Point Clamped topology).
- Such a power converter device is from JP H05-211776 A and the US 2019/0013743 A1 famous.
- the disadvantage here is that in the switching time, also the second and fourth power semiconductor switch to the first and third Power semiconductor switches are switched in opposite directions, and the fifth and sixth power semiconductor switches are also switched in opposite directions almost simultaneously (see FIG 2 and 3 the JP H05-211776 A and FIG 1 and FIG 2 the US 2019/0013743 A1 ).
- these switch uncontrolled, for example due to different switching times and different lengths of the control lines to the power semiconductor switches, either shortly before the switching time at which the second and fourth power semiconductor switches switch to the first and third power semiconductor switches in the opposite direction become or shortly after this, which is technically undesirable.
- the control device is designed to switch the first, second, third and fourth power semiconductor switches on and off using a sinusoidal setpoint signal having a second frequency, and to switch the fifth and sixth using the sinusoidal setpoint signal and a modulation signal having a third frequency
- the control device being designed such that the first and third power semiconductor switches are switched on when the target signal has a positive value value, and are switched off when the target signal has a negative value, wherein when the modulation signal has a higher value than the target signal, the fifth power semiconductor switch is switched off and when the modulation signal has a lower value than the target signal, the fifth power semiconductor switch is switched on is.
- the control signals for switching the power semiconductor switches on and off are generated in a simple manner on the basis of the setpoint signal and the modulation signal.
- the third frequency is an integer multiple of the second frequency, with the modulation signal being phase-shifted with respect to the reference signal.
- the third frequency is higher than the second frequency, with the third frequency not being an integer multiple of the second frequency.
- the semiconductor material from which the first, second, third and fourth power semiconductor switches are formed is formed from silicon and the semiconductor material from which the fifth and sixth power semiconductor switches are formed is formed from silicon carbide or gallium nitride. This reduces the switching losses, since power semiconductor switches based on silicon carbide or gallium nitride have lower switching losses than power semiconductor switches based on silicon.
- the fifth and sixth power semiconductor switches are in the form of MOSFETS. This reduces the switching losses of the power converter.
- the power converter has a capacitor, with a first connection of the capacitor being electrically conductively connected to the first load current connection of the fifth power semiconductor switch and a second connection of the capacitor being electrically conductively connected to the first load current connection of the sixth power semiconductor switch.
- the term “simultaneously” does not mean an exact mathematical simultaneously, but the term “simultaneously” is to be understood in a technical sense, so that, for example, due to TOT times to be observed in order to avoid bridge short circuits , different switching delay times of the power semiconductor switches and different control signal delays, any deviations from the mathematical simultaneity that occur are neglected.
- FIG 1 a converter device 1 according to the invention with a converter 2 and with a control device 3 is shown.
- the converter 2 has a first, second, third, fourth, fifth and sixth power semiconductor switch T1, T2, T3, T4, T5 and T6, which each have a first and a second load current connection L1 and L2.
- the second load current connection L2 of the first Power semiconductor switch T1 is electrically conductively connected to the first load current connection L1 of the second power semiconductor switch T2 and to the first load current connection L1 of the fifth power semiconductor switch T5.
- the second load current connection L2 of the second power semiconductor switch T2 is electrically conductively connected to the first load current connection L1 of the third power semiconductor switch T3.
- the second load current connection L2 of the third power semiconductor switch T3 is electrically conductively connected to the first load current connection L1 of the fourth power semiconductor switch T4 and to the first load current connection L1 of the sixth power semiconductor switch T6.
- the second load current connection L2 of the fifth power semiconductor switch T5 is electrically conductively connected to the second load current connection L2 of the sixth power semiconductor switch T6.
- the power converter 2 has a positive potential connection DC+, which is electrically conductively connected to the first load current connection L1 of the first power semiconductor switch T1, a negative potential connection DC-, which is electrically conductively connected to the second load current connection L2 of the fourth power semiconductor switch T4, a neutral potential connection N, which is connected to the second load current connection L2 of the second power semiconductor switch T2 is electrically conductively connected and an alternating potential connection AC, which is electrically conductively connected to the second load current connection L2 of the fifth power semiconductor switch T5.
- the power converter 2 thus has an ANPC topology.
- the respective power semiconductor switch T1, T2, T3, T4, T5 or T6 is preferably a diode D1, D2, D3, D4, D5 or D6 electrically connected in antiparallel, the diode D1, D2, D3, D4, D5 or D6, in particular if the power semiconductor switch in question is designed as a MOSFET, can also be an integral part of the respective power semiconductor switch T1, T2, T3, T4, T5 or T6 .
- the electrical functioning of the power converter 2 is generally known prior art.
- the alternating potential connection AC can be electrically connected to the first or second direct voltage connection DC+ or DC- or to the neutral potential connection N.
- the semiconductor material from which the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 are formed is preferably silicon and the semiconductor material from which the fifth and sixth power semiconductor switches T5 and T6 are formed is preferably silicon carbide or gallium nitride formed.
- the fifth and sixth power semiconductor switches T5 and T6 are preferably in the form of MOSFETS.
- the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 can, for example, be in the form of IGBTs.
- the first load current connections L1 of the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 are collector connections and the second load current connections L2 of the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 are emitter connections educated.
- the first load current connections L1 of the fifth and sixth power semiconductor switches T5 and T6 are designed as drain connections and the second load current connections L2 of the fifth and sixth power semiconductor switches T5 and T6 are designed as source connections.
- the power converter 2 preferably has a capacitor C1.
- a first terminal of the capacitor C1 is electrically conductively connected to the first load current terminal L1 of the fifth power semiconductor switch T5 and a second terminal of the capacitor C1 is electrically conductively connected to the first load current terminal L1 of the sixth power semiconductor switch T6.
- Capacitor C1 serves as a snubber capacitor.
- the control device 3 is designed to control the power semiconductor switches T1, T2, T3, T4, T5 and T6.
- the control device 3 has outputs which are electrically conductively connected to control connections G1, G2, G3, G4, G5 and G6 of the power semiconductor switches T1, T2, T3, T4, T5 and T6, which are embodied here as gate connections.
- the control device 3 generates control signals for controlling the Power semiconductor switches T1, T2, T3, T4, T5 and T6, more precisely for switching the power semiconductor switches T1, T2, T3, T4, T5 and T6 on and off.
- the switching signals from the conventional control device are generated using a sinusoidal setpoint signal S having a second frequency and a modulation signal M having a third frequency (see Fig FIG 2 upper signals).
- the setpoint signal S and the modulation signal M are generated internally by the conventional technical control device, with the AC potential connection if is connected to an AC network, the target signal S is preferably generated on the basis of the time profile of the network voltage of the AC network.
- the first frequency matches the second frequency.
- the conventional control device is designed to switch the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 on and off based on the setpoint signal S and to switch on the fifth and sixth power semiconductor switches T5 and T6 with pulse width modulation based on the setpoint signal S and the modulation signal M - and turn off.
- the conventional control device is also designed so that the first and third power semiconductor switches T1 and T3 are switched on when the target signal S has a positive value and are switched off when the target signal S has a negative value, with when the modulation signal M has a higher value than the setpoint signal S, the fifth power semiconductor switch T5 is switched off and, if the modulation signal M has a lower value than the setpoint signal S, the fifth power semiconductor switch T5 is switched on.
- the third frequency is, as is customary in technology, an integer multiple of the second frequency
- the modulation signal M is not phase-shifted in relation to the setpoint signal S, as is customary in technology.
- the disadvantage here is that at the main switch-off time t0, at which the first and third power semiconductor switches T1 and T3 are switched off and the second and fourth power semiconductor switches T2 and T4 are therefore switched on, the fifth and sixth power semiconductor switches T5 and T6 are also switched in the opposite direction at the same time.
- the fifth and sixth power semiconductor switches T5 and T6 are also switched in the opposite direction at the same time.
- these switch uncontrolled either short, e.g before the respective main switch-off time t0 or shortly after this, which is technically undesirable. Since, for example, the switching speeds of the power semiconductor switches are temperature-dependent, there is no defined switching behavior of the power converter in the immediate vicinity of the main switch-off time t0.
- the control device 3 is, as exemplified in 3 to 6 shown, designed to, the power semiconductor switches T1, T2, T3, T4, T5, and T6 controlled in such a way that the fifth power semiconductor switch T5 is switched off before the respective main switch-off time t0 and is only switched on again after the respective main switch-off time t0 or the fifth power semiconductor switch T5 is switched on before the respective main switch-off time t0 and is only switched off again after the respective main switch-off time t0.
- control device 3 according to the invention corresponds to the conventional control device described above, including advantageous configurations, with the exception of the configuration of the modulation signal M.
- the third frequency is an integer multiple of the second frequency, the modulation signal M being phase-shifted with respect to the desired signal S, in contrast to the conventional control device.
- the second frequency matches the first frequency.
- the modulation signal M is phase-shifted in the negative direction with respect to the setpoint signal S, which causes the fifth power semiconductor switch T5 to be switched off before the respective main switch-off time t0 and only switched on again after the respective main switch-off time t0.
- the modulation signal M is phase-shifted in the positive direction relative to the setpoint signal S, which causes the fifth power semiconductor switch T5 to be switched on before the respective main switch-off time t0 and only switched off again after the respective main switch-off time t0.
- the third frequency is higher than the second frequency, the third frequency not being an integral multiple of the second frequency.
- the second frequency matches the first frequency.
- the third frequency is not an integer multiple of the second frequency, which means that the fifth power semiconductor switch T5 is switched off before the respective main switch-off time t0 and is only switched on again after the respective main switch-off time t0 ( 5 ) or that the fifth power semiconductor switch T5 is switched on before the respective main switch-off time t0 and is only switched off again after the respective main switch-off time t0 ( 6 ).
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Die Erfindung betrifft eine Stromrichtereinrichtung mit einem Stromrichter und mit einer Steuereinrichtung, wobei die Steuereinrichtung dazu ausgebildet ist Leistungshalbleiterschalter derart anzusteuern, dass- der erste und dritte Leistungshalbleiterschalter gleichzeitig eingeschaltet und gleichzeitig ausgeschaltet werden, und- der zweite und vierte Leistungshalbleiterschalter gleichzeitig eingeschaltet und gleichzeitig ausgeschaltet werden, wobei der zweite und vierte Leistungshalbleiterschalter zu dem ersten und dritten Leistungshalbleiterschalter konträr eingeschaltet und ausgeschaltet werden, wobei der erste und dritte Leistungshalbleiterschalter zu Ausschalthauptzeitpunkten ausgeschaltet werden, wobei der fünfte Leistungshalbleiterschalter vor dem jeweiligen Ausschalthauptzeitpunkt ausgeschaltet wird und erst nach dem jeweiligen Ausschalthauptzeitpunkt wieder eingeschaltet wird oder der fünfte Leistungshalbleiterschalter vor dem jeweiligen Ausschalthauptzeitpunkt eingeschaltet wird und erst nach dem jeweiligen Ausschalthauptzeitpunkt wieder ausgeschaltet wird.The invention relates to a power converter device with a power converter and with a control device, the control device being designed to control power semiconductor switches in such a way that - the first and third power semiconductor switches are switched on and switched off simultaneously, and - the second and fourth power semiconductor switches are switched on and switched off simultaneously , wherein the second and fourth power semiconductor switches are switched on and off contrary to the first and third power semiconductor switches, the first and third power semiconductor switches being switched off at main switch-off times, the fifth power semiconductor switch being switched off before the respective main switch-off time and being switched on again only after the respective main switch-off time or the fifth power semiconductor switch is switched on before the respective switch-off main time wi rd and only switched off again after the respective main switch-off time.
Description
Die Erfindung betrifft eine Stromrichtereinrichtung mit einem Stromrichter, der einen ersten, zweiten, dritten, vierten, fünften und sechsten Leistungshalbleiterschalter, die jeweilig einen ersten und einen zweiten Laststromanschluss aufweisen, aufweist und mit einer Steuereinrichtung, die zur Ansteuerung dieser Leistungshalbleiterschalter ausgebildet ist. Der zweite Laststromanschluss des ersten Leistungshalbleiterschalters ist mit dem ersten Laststromanschluss des zweiten Leistungshalbleiterschalters und mit dem ersten Laststromanschluss des fünften Leistungshalbleiterschalters elektrisch leitend verbunden. Der zweite Laststromanschluss des zweiten Leistungshalbleiterschalters ist mit dem ersten Laststromanschluss des dritten Leistungshalbleiterschalters elektrisch leitend verbunden. Der zweite Laststromanschluss des dritten Leistungshalbleiterschalters ist mit dem ersten Laststromanschluss des vierten Leistungshalbleiterschalters und mit dem ersten Laststromanschluss des sechsten Leistungshalbleiterschalters elektrisch leitend verbunden. Der zweite Laststromanschluss des fünften Leistungshalbleiterschalters ist mit dem zweiten Laststromanschluss des sechsten Leistungshalbleiterschalters elektrisch leitend verbunden. Der Stromrichter weist eine ANPC-Topologie (Active Neutral Point Clamped Topologie) auf.The invention relates to a converter device with a converter that has a first, second, third, fourth, fifth and sixth power semiconductor switch, each of which has a first and a second load current connection, and with a control device that is designed to control these power semiconductor switches. The second load current connection of the first power semiconductor switch is electrically conductively connected to the first load current connection of the second power semiconductor switch and to the first load current connection of the fifth power semiconductor switch. The second load current connection of the second power semiconductor switch is electrically conductively connected to the first load current connection of the third power semiconductor switch. The second load current connection of the third power semiconductor switch is electrically conductively connected to the first load current connection of the fourth power semiconductor switch and to the first load current connection of the sixth power semiconductor switch. The second load current connection of the fifth power semiconductor switch is electrically conductively connected to the second load current connection of the sixth power semiconductor switch. The power converter has an ANPC topology (Active Neutral Point Clamped topology).
Eine solche Stromrichtereinrichtung ist aus der
Es ist Aufgabe der Erfindung eine Stromrichtereinrichtung zu schaffen, die eine flexiblere Ansteuerung der Leistungshalbleiterschalter ermöglicht.It is the object of the invention to create a power converter device that enables more flexible control of the power semiconductor switches.
Diese Aufgabe wird gelöst durch eine Stromrichtereinrichtung mit einem Stromrichter, der einen ersten, zweiten, dritten, vierten, fünften und sechsten Leistungshalbleiterschalter, die jeweilig einen ersten und einen zweiten Laststromanschluss aufweisen, aufweist und mit einer Steuereinrichtung, die zur Ansteuerung dieser Leistungshalbleiterschalter ausgebildet ist, wobei der zweite Laststromanschluss des ersten Leistungshalbleiterschalters mit dem ersten Laststromanschluss des zweiten Leistungshalbleiterschalters und mit dem ersten Laststromanschluss des fünften Leistungshalbleiterschalters elektrisch leitend verbunden ist, wobei der zweite Laststromanschluss des zweiten Leistungshalbleiterschalters mit dem ersten Laststromanschluss des dritten Leistungshalbleiterschalters elektrisch leitend verbunden ist, wobei der zweite Laststromanschluss des dritten Leistungshalbleiterschalters mit dem ersten Laststromanschluss des vierten Leistungshalbleiterschalters und mit dem ersten Laststromanschluss des sechsten Leistungshalbleiterschalters elektrisch leitend verbunden ist, wobei der zweite Laststromanschluss des fünften Leistungshalbleiterschalters mit dem zweiten Laststromanschluss des sechsten Leistungshalbleiterschalters elektrisch leitend verbunden ist, wobei die Steuereinrichtung dazu ausgebildet ist, die Leistungshalbleiterschalter derart anzusteuern, dass
- der erste und dritte Leistungshalbleiterschalter gleichzeitig eingeschaltet und gleichzeitig ausgeschaltet werden, und
- der zweite und vierte Leistungshalbleiterschalter gleichzeitig eingeschaltet und gleichzeitig ausgeschaltet werden, wobei der zweite und vierte Leistungshalbleiterschalter zu dem ersten und dritten Leistungshalbleiterschalter konträr eingeschaltet und ausgeschaltet werden, wobei der erste und dritte Leistungshalbleiterschalter zu Ausschalthauptzeitpunkten ausgeschaltet werden, und
- der erste und dritte Leistungshalbleiterschalter mit einer ersten Frequenz ein- und ausgeschalten werden, und
der fünfte und sechste Leistungshalbleiterschalter zueinander konträr eingeschaltet und ausgeschaltet werden, und - in einem jeweiligen Zeitraum, in dem der erste und dritte Leistungshalbleiterschalter oder der zweite und vierte Leistungshalbleiterschalter gleichzeitig eingeschaltet sind, der fünfte und sechste Leistungshalbleiterschalter mehrfach eingeschaltet und ausgeschaltet werden, und
- der fünfte Leistungshalbleiterschalter vor dem jeweiligen Ausschalthauptzeitpunkt ausgeschaltet wird und erst nach dem jeweiligen Ausschalthauptzeitpunkt wieder eingeschaltet wird oder der fünfte Leistungshalbleiterschalter vor dem jeweiligen Ausschalthauptzeitpunkt eingeschaltet wird und erst nach dem jeweiligen Ausschalthauptzeitpunkt wieder ausgeschaltet wird.
- the first and third power semiconductor switches are switched on simultaneously and switched off simultaneously, and
- the second and fourth power semiconductor switches are turned on and turned off simultaneously, the second and fourth power semiconductor switches being turned on and off contrary to the first and third power semiconductor switches, the first and third power semiconductor switches being turned off at main turn-off times, and
- the first and third power semiconductor switches are switched on and off at a first frequency, and
the fifth and sixth power semiconductor switches are switched on and off contrary to one another, and - in a respective period of time in which the first and third power semiconductor switches or the second and fourth power semiconductor switches are switched on simultaneously, the fifth and sixth power semiconductor switches are switched on and off multiple times, and
- the fifth power semiconductor switch is switched off before the respective main switch-off time and is only switched on again after the respective main switch-off time or the fifth power semiconductor switch is switched on before the respective main switch-off time and is only switched off again after the respective main switch-off time.
Es erweist sich als vorteilhaft, wenn die Steuereinrichtung dazu ausgebildet ist, anhand eines eine zweite Frequenz aufweisenden sinusförmigen Sollsignals den ersten, zweiten, dritten und vierten Leistungshalbleiterschalter ein- und auszuschalten und anhand des sinusförmigen Sollsignals und eines eine dritte Frequenz aufweisenden Modulationssignals den fünften und sechsten Leistungshalbleiterschalter pulsweitenmoduliert ein- und auszuschalten, wobei die Steuereinrichtung dazu ausgebildet ist, dass der erste und dritte Leistungshalbleiterschalter eingeschaltet sind, wenn das Sollsignal einen positiven Wert aufweist, und ausgeschaltet sind, wenn das Sollsignal einen negativen Wert aufweist, wobei, wenn das Modulationssignal einen höheren Wert aufweist als das Sollsignal, der fünfte Leistungshalbleiterschalter ausgeschaltet ist und, wenn das Modulationssignal einen niedrigeren Wert aufweist als das Sollsignal, der fünfte Leistungshalbleiterschalter eingeschaltet ist. Anhand des Sollsignals und des Modulationssignals werden auf einfache Art und Weise die Ansteuersignale zum Ein- und Ausschalten der Leistungshalbleiterschalter erzeugt.It has proven to be advantageous if the control device is designed to switch the first, second, third and fourth power semiconductor switches on and off using a sinusoidal setpoint signal having a second frequency, and to switch the fifth and sixth using the sinusoidal setpoint signal and a modulation signal having a third frequency To switch power semiconductor switches on and off with pulse width modulation, the control device being designed such that the first and third power semiconductor switches are switched on when the target signal has a positive value value, and are switched off when the target signal has a negative value, wherein when the modulation signal has a higher value than the target signal, the fifth power semiconductor switch is switched off and when the modulation signal has a lower value than the target signal, the fifth power semiconductor switch is switched on is. The control signals for switching the power semiconductor switches on and off are generated in a simple manner on the basis of the setpoint signal and the modulation signal.
In diesem Zusammenhang erweist es sich als vorteilhaft, wenn die dritte Frequenz ein ganzzahliges Vielfaches der zweiten Frequenz ist, wobei das Modulationssignal gegenüber dem Sollsignal phasenverschoben ist. Hierdurch wird sehr zuverlässig bewirkt, dass der fünfte Leistungshalbleiterschalter vor dem jeweiligen Ausschalthauptzeitpunkt ausgeschaltet wird und erst nach dem jeweiligen Ausschalthauptzeitpunkt wieder eingeschaltet wird oder der fünfte Leistungshalbleiterschalter vor dem jeweiligen Ausschalthauptzeitpunkt eingeschaltet wird und erst nach dem jeweiligen Ausschalthauptzeitpunkt wieder ausgeschaltet wird.In this context, it proves to be advantageous if the third frequency is an integer multiple of the second frequency, with the modulation signal being phase-shifted with respect to the reference signal. This has the very reliable effect that the fifth power semiconductor switch is switched off before the respective main switch-off time and is only switched on again after the respective main switch-off time, or the fifth power semiconductor switch is switched on before the respective main switch-off time and is only switched off again after the respective main switch-off time.
Weiterhin erweist es sich in diesem Zusammenhang als vorteilhaft, wenn die dritte Frequenz höher ist als die zweite Frequenz, wobei die dritte Frequenz kein ganzzahliges Vielfaches der zweiten Frequenz ist. Hierdurch wird sehr zuverlässig bewirkt, dass der fünfte Leistungshalbleiterschalter vor dem jeweiligen Ausschalthauptzeitpunkt ausgeschaltet wird und erst nach dem jeweiligen Ausschalthauptzeitpunkt wieder eingeschaltet wird oder der fünfte Leistungshalbleiterschalter vor dem jeweiligen Ausschalthauptzeitpunkt eingeschaltet wird und erst nach dem jeweiligen Ausschalthauptzeitpunkt wieder ausgeschaltet wird.Furthermore, it proves to be advantageous in this connection if the third frequency is higher than the second frequency, with the third frequency not being an integer multiple of the second frequency. This has the very reliable effect that the fifth power semiconductor switch is switched off before the respective main switch-off time and is only switched on again after the respective main switch-off time, or the fifth power semiconductor switch is switched on before the respective main switch-off time and is only switched off again after the respective main switch-off time.
Ferner erweist es sich als vorteilhaft, wenn das Halbleitermaterial, aus denen der erste, zweite, dritte und vierte Leistungshalbleiterschalter ausgebildet sind, aus Silizium ausgebildet ist und das Halbleitermaterial, aus denen der fünfte und sechste Leistungshalbleiterschalter ausgebildet sind, aus Siliziumkarbid oder Galliumnitrid ausgebildet ist. Hierdurch werden die Schaltverluste reduziert, da auf Basis von Siliziumkarbid oder Galliumnitrid ausgebildete Leistungshalbleiterschalter geringere Schaltverluste aufweisen als auf Basis von Silizium ausgebildete Leistungshalbleiterschalter.It also proves to be advantageous if the semiconductor material from which the first, second, third and fourth power semiconductor switches are formed is formed from silicon and the semiconductor material from which the fifth and sixth power semiconductor switches are formed is formed from silicon carbide or gallium nitride. This reduces the switching losses, since power semiconductor switches based on silicon carbide or gallium nitride have lower switching losses than power semiconductor switches based on silicon.
Ferner erweist es sich als vorteilhaft, wenn der fünfte und sechste Leistungshalbleiterschalter als MOSFETS ausgebildet sind. Hierdurch werden die Schaltverluste des Stromrichters reduziert.It also proves to be advantageous if the fifth and sixth power semiconductor switches are in the form of MOSFETS. This reduces the switching losses of the power converter.
Weiterhin erweist es sich als vorteilhaft, wenn der Stromrichter einen Kondensator aufweist, wobei ein erster Anschluss des Kondensators mit dem ersten Laststromanschluss des fünften Leistungshalbleiterschalters und ein zweiter Anschluss des Kondensators mit dem ersten Laststromanschluss des sechsten Leistungshalbleiterschalters elektrisch leitend verbunden ist. Hierdurch werden im Betrieb des Stromrichters auftretende elektrische Spannungsschwingungen reduziert.It also proves to be advantageous if the power converter has a capacitor, with a first connection of the capacitor being electrically conductively connected to the first load current connection of the fifth power semiconductor switch and a second connection of the capacitor being electrically conductively connected to the first load current connection of the sixth power semiconductor switch. As a result, electrical voltage fluctuations that occur during operation of the power converter are reduced.
Es sei angemerkt, dass im Sinne der Erfindung unter dem Begriff "gleichzeitig" keine exakte mathematische Gleichzeitig gemeint ist, sondern der Begriff "gleichzeitig" in einem technischen Sinne zu verstehen ist, so dass z.B. aufgrund von einzuhaltenden TOT-Zeiten, um Brückenkurzschlüsse zu vermeiden, unterschiedliche Schaltverszögerungszeiten der Leistungshalbleiterschalter und unterschiedliche Ansteuersignalverzögerungen, auftretende Abweichungen von der mathematischen Gleichzeitigkeit vernachlässigt werden.It should be noted that, within the meaning of the invention, the term "simultaneously" does not mean an exact mathematical simultaneously, but the term "simultaneously" is to be understood in a technical sense, so that, for example, due to TOT times to be observed in order to avoid bridge short circuits , different switching delay times of the power semiconductor switches and different control signal delays, any deviations from the mathematical simultaneity that occur are neglected.
Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die unten stehenden Figuren erläutert. Dabei zeigen:
- FIG 1
- eine erfindungsgemäße Stromrichtereinrichtung,
- FIG 2
- bei einer techniküblichen Stromrichtereinrichtung auftretende Signale,
- FIG 3 und FIG 4
- bei einer Ausbildung einer erfindungsgemäßen Stromrichtereinrichtung auftretende Signale und
- FIG 5 und FIG 6
- bei einer weiteren Ausbildung einer erfindungsgemäßen Stromrichtereinrichtung auftretende Signale.
- FIG 1
- a converter device according to the invention,
- FIG 2
- Signals occurring in a conventional converter device,
- 3 and 4
- signals occurring in an embodiment of a power converter device according to the invention and
- 5 and 6
- Signals occurring in a further embodiment of a power converter device according to the invention.
In
Der Stromrichter 2 weist einen Positivpotentialanschluss DC+, der mit dem ersten Laststromanschluss L1 des ersten Leistungshalbleiterschalters T1 elektrisch leitend verbunden ist, einen Negativpotentialanschluss DC-, der mit den zweiten Laststromanschluss L2 des vierten Leistungshalbleiterschalters T4 elektrisch leitend verbunden ist, einen Neutralpotentialanschluss N, der mit dem zweiten Laststromanschluss L2 des zweiten Leistungshalbleiterschalters T2 elektrisch leitend verbunden ist und einen Wechselpotentialanschluss AC, der mit dem zweiten Laststromanschluss L2 des fünften Leistungshalbleiterschalters T5 elektrisch leitend verbunden ist, auf. Der Stromrichter 2 weist solchermaßen eine ANPC-Topologie auf. Es ist vorgesehen, dass zwischen dem Positivpotentialanschluss DC+ bzw. dem ersten Laststromanschluss L1 des ersten Leistungshalbleiterschalters T1 und dem Neutralpotentialanschluss N bzw. dem zweiten Laststromanschluss L2 des zweiten Leistungshalbleiterschalters T2 eine erste Gleichspannung Udc1 anliegt und das zwischen dem Neutralpotentialanschluss N bzw. dem zweiten Laststromanschluss L2 des zweiten Leistungshalbleiterschalters T2 und dem zweiten Laststromanschluss L2 des vierten Leistungshalbleiterschalters T4 eine zweite Gleichspannung Udc2 anliegt Dem jeweiligen Leistungshalbleiterschalter T1, T2, T3, T4, T5 bzw. T6 ist vorzugsweise jeweilig eine Diode D1, D2, D3, D4, D5 bzw. D6 elektrisch antiparallel geschaltet, wobei die Diode D1, D2, D3, D4, D5 bzw. D6, insbesondere wenn der betreffende Leistungshalbleiterschalter als MOSFET ausgebildet ist, auch integraler Bestandteil des jeweiligen Leistungshalbleiterschalters T1, T2, T3, T4, T5 bzw. T6 sein kann.The
Die elektrische Funktionsweise des Stromrichter 2 ist allgemein bekannter Stand der Technik. Durch entsprechendes Ein- und Ausschalten der Leistungshalbleiterschalter T1, T2, T3, T4, T5 und T6 kann der Wechselpotentialanschluss AC mit dem ersten oder zweiten Gleichspannungsanschluss DC+ oder DC- oder mit dem Neutralpotentialanschluss N elektrisch leitend verbunden werden.The electrical functioning of the
Das Halbleitermaterial aus denen der erste, zweite, dritte und vierte Leistungshalbleiterschalter T1, T2, T3, bzw. T4 ausgebildet sind, ist vorzugsweise aus Silizium ausgebildet und das Halbleitermaterial aus denen der fünfte und sechste Leistungshalbleiterschalter T5 und T6 ausgebildet sind, ist vorzugsweise aus Siliziumkarbid oder Galliumnitrid ausgebildet.The semiconductor material from which the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 are formed is preferably silicon and the semiconductor material from which the fifth and sixth power semiconductor switches T5 and T6 are formed is preferably silicon carbide or gallium nitride formed.
Der fünfte und sechste Leistungshalbleiterschalter T5 und T6 sind vorzugsweise als MOSFETS ausgebildet. Der erste, zweite, dritte und vierte Leistungshalbleiterschalter T1, T2, T3 und T4 können z.B. als IGBTs ausgebildet sein. Im Rahmen des Ausführungsbeispiels sind die ersten Laststromanschlüsse L1 des ersten, zweiten, dritten und vierten Leistungshalbleiterschalters T1, T2, T3 und T4 als Kollektoranschlüsse und die zweiten Laststromanschlüsse L2 des ersten, zweiten, dritten und vierten Leistungshalbleiterschalters T1, T2, T3 und T4 als Emitteranschlüsse ausgebildet. Weiterhin sind im Rahmen des Ausführungsbeispiels die ersten Laststromanschlüsse L1 des fünften und sechsten Leistungshalbleiterschalters T5 und T6 als Drainanschlüsse und die zweiten Laststromanschlüsse L2 des fünften und sechsten Leistungshalbleiterschalters T5 und T6 als Sourceanschlüsse ausgebildet.The fifth and sixth power semiconductor switches T5 and T6 are preferably in the form of MOSFETS. The first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 can, for example, be in the form of IGBTs. In the context of the exemplary embodiment, the first load current connections L1 of the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 are collector connections and the second load current connections L2 of the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 are emitter connections educated. Furthermore, within the scope of the exemplary embodiment, the first load current connections L1 of the fifth and sixth power semiconductor switches T5 and T6 are designed as drain connections and the second load current connections L2 of the fifth and sixth power semiconductor switches T5 and T6 are designed as source connections.
Der Stromrichter 2 weist vorzugsweise einen Kondensator C1 auf. Ein erster Anschluss des Kondensators C1 ist mit dem ersten Laststromanschluss L1 des fünften Leistungshalbleiterschalters T5 und ein zweiter Anschluss des Kondensators C1 ist mit dem ersten Laststromanschluss L1 des sechsten Leistungshalbleiterschalters T6 elektrisch leitend verbunden. Der Kondensator C1 dient als Snubberkondensator.The
Die Steuereinrichtung 3 ist zur Ansteuerung der Leistungshalbleiterschalter T1, T2, T3, T4, T5 und T6 ausgebildet. Die Steuereinrichtung 3 weist hierzu Ausgänge auf, die mit Steueranschlüssen G1, G2, G3, G4, G5 und G6 der Leistungshalbleiterschalter T1, T2, T3, T4, T5 und T6, die hier als Gateanschlüsse ausgebildet sind, elektrisch leitend verbunden sind. Die Steuereinrichtung 3 erzeugt Ansteuersignale zur Ansteuerung der Leistungshalbleiterschalter T1, T2, T3, T4, T5 und T6, genauer ausgedrückt zum Ein- und Ausschalten der Leistungshalbleiterschalter T1, T2, T3, T4, T5 und T6.The
In
- der erste und dritte Leistungshalbleiterschalter T1 und T3 gleichzeitig eingeschaltet und gleichzeitig ausgeschaltet werden, und
- der zweite und vierte Leistungshalbleiterschalter T2 und T4 gleichzeitig eingeschaltet und gleichzeitig ausgeschaltet werden, wobei der zweite und vierte Leistungshalbleiterschalter T2 und T4 zu dem ersten und dritten Leistungshalbleiterschalter T1 und T3 konträr eingeschaltet und ausgeschaltet werden, wobei der erste und dritte Leistungshalbleiterschalter T1 und T3 zu Ausschalthauptzeitpunkten t0 ausgeschaltet werden, und
- der erste und dritte Leistungshalbleiterschalter T1 und T3 mit einer ersten Frequenz ein- und ausgeschalten werden, und
der fünfte und sechste Leistungshalbleiterschalter T5 und T6 zueinander konträr eingeschaltet und ausgeschaltet werden, und - in einem jeweiligen Zeitraum, in dem der erste und dritte Leistungshalbleiterschalter T1 und T3 oder der zweite und vierte Leistungshalbleiterschalter T2 und T4 gleichzeitig eingeschaltet sind, der fünfte und sechste Leistungshalbleiterschalter T5 und T6 mehrfach eingeschaltet und ausgeschaltet werden.
- the first and third power semiconductor switches T1 and T3 are turned on simultaneously and turned off simultaneously, and
- the second and fourth power semiconductor switches T2 and T4 are turned on and turned off simultaneously, the second and fourth power semiconductor switches T2 and T4 being turned on and off contrary to the first and third power semiconductor switches T1 and T3, the first and third power semiconductor switches T1 and T3 being switched off at main times t0 to be turned off, and
- the first and third power semiconductor switches T1 and T3 are switched on and off at a first frequency, and
the fifth and sixth power semiconductor switches T5 and T6 are switched on and off in opposition to one another, and - in a respective period in which the first and third power semiconductor switches T1 and T3 or the second and fourth power semiconductor switches T2 and T4 are switched on simultaneously, the fifth and sixth power semiconductor switches T5 and T6 are switched on and off multiple times.
Die Schaltsignale von der techniküblichen Steuereinrichtung werden anhand eines eine zweite Frequenz aufweisenden sinusförmigen Sollsignals S und eines eine dritte Frequenz aufweisenden Modulationssignals M erzeugt (siehe
Die technikübliche Steuereinrichtung ist dazu ausgebildet, anhand des Sollsignals S den ersten, zweiten, dritten und vierten Leistungshalbleiterschalter T1, T2, T3 und T4 ein- und auszuschalten und anhand des Sollsignals S und des Modulationssignals M den fünften und sechsten Leistungshalbleiterschalter T5 und T6 pulsweitenmoduliert ein- und auszuschalten. Die technikübliche Steuereinrichtung ist weiterhin dazu ausgebildet, dass der erste und dritte Leistungshalbleiterschalter T1 und T3 eingeschaltet sind, wenn das Sollsignal S einen positiven Wert aufweist und ausgeschaltet sind, wenn das Sollsignal S einen negativen Wert aufweist, wobei, wenn das Modulationssignal M einen höheren Wert aufweist als das Sollsignal S, der fünfte Leistungshalbleiterschalter T5 ausgeschaltet ist und, wenn das Modulationssignal M einen niedrigeren Wert aufweist als das Sollsignal S, der fünfte Leistungshalbleiterschalter T5 eingeschaltet ist.The conventional control device is designed to switch the first, second, third and fourth power semiconductor switches T1, T2, T3 and T4 on and off based on the setpoint signal S and to switch on the fifth and sixth power semiconductor switches T5 and T6 with pulse width modulation based on the setpoint signal S and the modulation signal M - and turn off. The conventional control device is also designed so that the first and third power semiconductor switches T1 and T3 are switched on when the target signal S has a positive value and are switched off when the target signal S has a negative value, with when the modulation signal M has a higher value than the setpoint signal S, the fifth power semiconductor switch T5 is switched off and, if the modulation signal M has a lower value than the setpoint signal S, the fifth power semiconductor switch T5 is switched on.
Die dritte Frequenz ist dabei techniküblich ein ganzzahliges Vielfaches der zweiten Frequenz und das Modulationssignal M ist gegenüber dem Sollsignal S techniküblich nicht phasenverschoben. Nachteilig dabei ist, dass in dem Ausschalthauptzeitpunkt t0, zu dem der erste und dritte Leistungshalbleiterschalter T1 und T3 ausgeschaltet werden und somit der zweite und vierte Leistungshalbleiterschalter T2 und T4 eingeschaltet werden, auch gleichzeitig der fünfte und sechste Leistungshalbleiterschalter T5 und T6 konträr umgeschaltet werden. Bei einer realen technischen Realisierung der Ansteuerung des fünften und sechsten Leistungshalbleiterschalters T5 und T6 schalten diese, z.B. infolge unterschiedlicher Schaltzeiten und unterschiedlicher Längen der von der techniküblichen Steuereinrichtung zu den Leistungshalbleiterschaltern T1,T2,T3,T4,T5 und T6 verlaufenden Ansteuerleitungen, unkontrolliert entweder kurz vor dem jeweiligen Ausschalthauptzeitpunkt t0 oder kurz nach diesem, was technisch unerwünscht ist. Da z.B. die Schaltgeschwindigkeiten der Leistungshalbleiterschalter temperaturabhängig sind, ergibt sich im zeitlichen Nahbereich um den Ausschalthauptzeitpunkt t0 herum kein definiertes Schaltverhalten des Stromrichters.In this case, the third frequency is, as is customary in technology, an integer multiple of the second frequency, and the modulation signal M is not phase-shifted in relation to the setpoint signal S, as is customary in technology. The disadvantage here is that at the main switch-off time t0, at which the first and third power semiconductor switches T1 and T3 are switched off and the second and fourth power semiconductor switches T2 and T4 are therefore switched on, the fifth and sixth power semiconductor switches T5 and T6 are also switched in the opposite direction at the same time. In a real technical realization of the control of the fifth and sixth power semiconductor switches T5 and T6, these switch uncontrolled either short, e.g before the respective main switch-off time t0 or shortly after this, which is technically undesirable. Since, for example, the switching speeds of the power semiconductor switches are temperature-dependent, there is no defined switching behavior of the power converter in the immediate vicinity of the main switch-off time t0.
Die erfindungsgemäße Steuereinrichtung 3 ist, wie beispielhaft in
Die erfindungsgemäße Steuereinrichtung 3 stimmt mit der oben beschriebenen techniküblichen Steuereinrichtung, einschließlich vorteilhafter Ausbildungen, mit Ausnahme der Ausbildung des Modulationssignals M, überein.The
Im Rahmen einer Ausbildung der erfindungsgemäßen Steuereinrichtung 3 ist, wie beispielhaft in
Im Rahmen einer weiteren Ausbildung der erfindungsgemäßen Steuereinrichtung 3 ist, wie beispielhaft in
Es sei weiterhin angemerkt, dass selbstverständlich Merkmale von verschiedenen Ausführungsbeispielen der Erfindung, sofern sich die Merkmale nicht gegenseitig ausschließen, beliebig miteinander kombiniert werden können ohne den Rahmen der Erfindung zu verlassen.It should also be noted that, of course, features of different exemplary embodiments of the invention can be combined with one another as desired, provided the features are not mutually exclusive, without departing from the scope of the invention.
Claims (7)
der fünfte und sechste Leistungshalbleiterschalter (T5,T6) zueinander konträr eingeschaltet und ausgeschaltet werden, und
the fifth and sixth power semiconductor switches (T5,T6) are switched on and off in opposition to one another, and
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20196822.9A EP3972113A1 (en) | 2020-09-18 | 2020-09-18 | Converter device with a converter comprising anpc topology and a control device |
DE202020105472.4U DE202020105472U1 (en) | 2020-09-18 | 2020-09-24 | Converter device with a converter having an ANPC topology and with a control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20196822.9A EP3972113A1 (en) | 2020-09-18 | 2020-09-18 | Converter device with a converter comprising anpc topology and a control device |
Publications (1)
Publication Number | Publication Date |
---|---|
EP3972113A1 true EP3972113A1 (en) | 2022-03-23 |
Family
ID=72561603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP20196822.9A Pending EP3972113A1 (en) | 2020-09-18 | 2020-09-18 | Converter device with a converter comprising anpc topology and a control device |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP3972113A1 (en) |
DE (1) | DE202020105472U1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115296557A (en) * | 2022-08-30 | 2022-11-04 | 北京索英电气技术有限公司 | Active neutral point clamped three-level converter and control method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05211776A (en) | 1992-01-31 | 1993-08-20 | Fuji Electric Co Ltd | Inverter |
US20190013743A1 (en) | 2017-07-10 | 2019-01-10 | General Electric Company | Three-level two-stage decoupled active npc converter |
DE102018219270A1 (en) * | 2018-11-12 | 2020-05-14 | Kaco New Energy Gmbh | Inverter |
-
2020
- 2020-09-18 EP EP20196822.9A patent/EP3972113A1/en active Pending
- 2020-09-24 DE DE202020105472.4U patent/DE202020105472U1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05211776A (en) | 1992-01-31 | 1993-08-20 | Fuji Electric Co Ltd | Inverter |
US20190013743A1 (en) | 2017-07-10 | 2019-01-10 | General Electric Company | Three-level two-stage decoupled active npc converter |
DE102018219270A1 (en) * | 2018-11-12 | 2020-05-14 | Kaco New Energy Gmbh | Inverter |
Non-Patent Citations (2)
Title |
---|
SRIDHAR R PULIKANTI ET AL: "Voltage Balancing Control of Three-Level Active NPC Converter Using SHE-PWM", IEEE TRANSACTIONS ON POWER DELIVERY, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 26, no. 1, 1 January 2011 (2011-01-01), pages 258 - 267, XP011340585, ISSN: 0885-8977, DOI: 10.1109/TPWRD.2010.2063718 * |
ZHANG DI ET AL: "Three-Level Two-Stage Decoupled Active NPC Converter With Si IGBT and SiC MOSFET", IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 54, no. 6, 1 November 2018 (2018-11-01), pages 6169 - 6178, XP011691322, ISSN: 0093-9994, [retrieved on 20181010], DOI: 10.1109/TIA.2018.2851561 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115296557A (en) * | 2022-08-30 | 2022-11-04 | 北京索英电气技术有限公司 | Active neutral point clamped three-level converter and control method |
Also Published As
Publication number | Publication date |
---|---|
DE202020105472U1 (en) | 2020-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3280052B1 (en) | Method and device for driving a voltage-controlled turn-off power semiconductor switch | |
EP2826139B1 (en) | Current control for dc-dc converters | |
EP3028377B1 (en) | Direct current converter | |
EP3347978B1 (en) | Device for controlling a switching dc-dc converter, switching dc-dc converter, and method for controlling a switching dc-dc converter | |
EP2412096A2 (en) | Switching device having a cascode circuit | |
EP3507895B1 (en) | Change in the switching state of a switching half bridge | |
EP0664613A2 (en) | Method and device for balancing the load on power semiconductor modules connected in parallel | |
EP2756589A1 (en) | Converter for high-voltage dc transmission | |
EP3161921B1 (en) | Method for interrupting an electric current in a dc line and application of said method | |
EP3972113A1 (en) | Converter device with a converter comprising anpc topology and a control device | |
EP3928421B1 (en) | Method for turning off power semiconductor switches of a bridge circuit, bridge circuit and inverter comprising a bridge circuit | |
DE102008010467A1 (en) | Electrical load i.e. inductive load such as motor, switching arrangement for use in half-bridge arrangement, has junction FET provided with load line and semiconductor body that includes semiconductor material e.g. silicon carbide | |
EP3895312B1 (en) | Electronic switch with power regulation | |
EP3095178B1 (en) | Modular power converter circuit with submodules which are operated in linear mode | |
EP3652848B1 (en) | Resonant direct current adjuster | |
DE102020131349B3 (en) | Circuit arrangement and method for controlling and activating the connection of electrical equipment and / or power line sections | |
DE102013109714A1 (en) | Method for operating an electrical circuit and electrical circuit | |
EP3360241B1 (en) | Dc-to-dc converter and method for operating a dc-to-dc converter | |
EP3931953A1 (en) | Method for current limitation in the event of transient voltage variations at an ac output of a multi-level inverter and multi-level inverter | |
EP2928055B1 (en) | Modular power converter and method for generating a sinusoidal output voltage with reduced harmonics | |
WO2019063308A1 (en) | Optimized cascode half-bridge | |
DE102013211010A1 (en) | Circuit arrangement for controlling a T-type three-phase inverter and method for operating such a circuit arrangement | |
WO2022112273A2 (en) | Circuit arrangement and method for controlling electrical operating equipment and/or mains cable portions | |
DE10131016B4 (en) | Circuit arrangements with my polyphase converter bridge circuit and an active overvoltage device | |
WO2004049566A2 (en) | Device for electronically actuating a load element, assembly of said device and use of the device or assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE |
|
17P | Request for examination filed |
Effective date: 20210727 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |
|
RBV | Designated contracting states (corrected) |
Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |