EP3427267A1 - Cellule memoire cam - Google Patents

Cellule memoire cam

Info

Publication number
EP3427267A1
EP3427267A1 EP17709995.9A EP17709995A EP3427267A1 EP 3427267 A1 EP3427267 A1 EP 3427267A1 EP 17709995 A EP17709995 A EP 17709995A EP 3427267 A1 EP3427267 A1 EP 3427267A1
Authority
EP
European Patent Office
Prior art keywords
data
source
tfets
storage nodes
tfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP17709995.9A
Other languages
German (de)
English (en)
Inventor
Adam MAKOSIEJ
Amara Amara
Costin Anghel
Navneet Gupta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3427267A1 publication Critical patent/EP3427267A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes

Definitions

  • the invention relates to the field of CAM memory cells (memory addressable by the content), and advantageously a TFET 7T-TCAM (ternary CAM).
  • TCAM 16T cells are expensive in terms of area and energy consumption.
  • IoT market is accelerating the development of more compact and energy-efficient memory solutions.
  • Content-addressable memory is a special type of memory that data accesses in place of a physical location. This is an attractive feature that makes CAMs popular in high-speed hardware search implementations, such as look-up tables, search tables, data compression, image processing, network routers, and more. u, etc.
  • the search speed in the CAM is at the expense of high energy consumption. Efforts have been made to optimize energy consumption at both the system and circuit levels using various circuit techniques, such as dynamic voltage frequency scale, power gating, etc. and / or sacrificing a bit cell area to provide less leakage while maintaining sufficient performance.
  • the binary CAM is the simplest type of CAM that uses data search words consisting solely of ls and Os.
  • the ternary CAM allows a third "X" or “indifferent” match state for one or more bits in the stored data word, thus adding flexibility to the search.
  • Tunneling field effect transistors are better in leakage because of a different operating principle than CMOS.
  • the TFET operate through a band-to-band tunnel effect and, therefore, the slope below the theoretical threshold (S) is not limited to 60 mV / dec as in the case of CMOS. It should be noted that TFETs manufactured with an S reaching only 30 mV / dec have already been measured. Although a wide variety of TFETs are present in the literature, a world performance record has been established when integrated with FDSOI technology. Progress on TFET devices has encouraged research on TFET circuits and the few reports published on TFET circuits focus mainly on SRAM TFET cell design.
  • an SRAM 4T-TFET bit cell is provided using a negative differential resistance (NDR) property of reverse biased TFETs.
  • NDR negative differential resistance
  • the architecture proposed in this document suffers from stability and performance issues.
  • the read current In order to maintain the data during a read operation, the read current should be less than the hump current (within a range pA) provided by the NDR. This constraint results in an extremely slow read with the risk of data corruption during execution of the operation.
  • the TFET transmission gate for data access limits the maximum operating voltage.
  • the object of the invention is to propose a compact CAM cell with ultra-low resting power absorbed for low-voltage applications, and which requires a smaller number, for example a reduction of more than 50%, of transistors in comparison with conventional CAM bit cells.
  • the invention proposes a CAM memory cell comprising at least:
  • a latch comprising N first TFETs connected in series with each other between two electrical supply potentials so that each of a source and a drain of each of the first N TFETs is connected to one of the two electrical potentials either at the source or at the drain of another of the first N TFETs, and wherein at least one of the two electrical supply potentials is applied to the grid of each of the first N TFETs so that the first N TFETs have VDS reverse bias voltage (ie VDS ⁇ 0 for n-type TFET and VDS ⁇ 0 for p-type TFET) and VGS direct bias voltage (ie VGS ⁇ 0 for n-type TFET) and VGS ⁇ 0 for a p-type TFET, with N> 2;
  • VDS reverse bias voltage ie VDS ⁇ 0 for n-type TFET and VDS ⁇ 0 for p-type TFET
  • VGS direct bias voltage ie VGS ⁇ 0 for n-type TFET
  • an output block connected to (N1) storage nodes formed at connection points between the first N TFETs, and able to read data stored in the (N1) storage nodes and / or to output a value representative of a concordance or discrepancy between a search datum and the data stored in the (N1) storage nodes;
  • a write block able to apply data intended to be stored in the N-1 storage nodes.
  • This cell takes advantage of the TFET's negative differential resistance (NDR) property to form the latch.
  • NDR negative differential resistance
  • This lock comprises N first TFETs and is able to store data whose value corresponds to one of N possible stable values that can be stored in the (Nl) storage nodes.
  • the cell corresponds to a TCAM cell, the cell stores data in the ternary lock and avoids using a second lock to store a mask bit.
  • An advantageous embodiment of the invention corresponds to a TCAM hybrid TFET / CMOS cell.
  • the memory can be designed from TFET and silicon-based MOSFETs that can be fabricated together in a CMOS FDSOI process.
  • the CAM memory cell can be such that:
  • the write block comprises (N-1) MOSFET and at least a first data line in which the data item intended to be stored in at least one of the (N-1)
  • each of the (N-1) MOSFETs has one of its source or drain connected to said at least one of the (N-1) storage nodes and the other of its source or drain connected to the first data line.
  • the write block may comprise (N-1) first lines of data for each of the (N-1) first data lines to be connected to one of the (N-1) MOSFETs.
  • the grid of each of the (N-1) MOSFETs can be connected to a line of write words in which a write control signal is able to be applied.
  • This write control signal can control the triggering of a write of data in the lock.
  • the memory cell CAM may be such that:
  • the write block comprises at least two first lines of data
  • a first of the (N-1) MOSFETs is an n-type MOSFET having one of its source or drain connected to a first of the first two data lines and the other of its source or drain connected to a first of the (N-1) storage nodes;
  • a second of the (Nl) MOSFETs is an n-type MOSFET having one of its source or drain connected to a second of the first two data lines and the other of its source or drain connected to a second (Nl) storage nodes.
  • the output block may comprise one or more second TFETs each having its gate connected to one of the (N1) storage nodes, one of its source or drain connected to a line of concordance and the other of its source or its drain connected to a second data line in which the search data can be applied, and an electric potential of the concordance line may be able to discharge when the search data does not correspond to the data stored in the (Nl) storage nodes.
  • the output block can perform a search function / lookup table, which is able to compare a search data with the data stored in the lock and output a value corresponding to the match or the discrepancy between the data sought and the stored data.
  • the memory cell CAM may be such that:
  • the output block comprises at least two second lines of data
  • a first of the second TFETs is an n-type TFET having its drain connected to the concordance line and its source connected to a first of the two second data lines;
  • a second of the second TFETs is a p-type TFET having its source connected to the concordance line and its drain connected to a second of the two second data lines;
  • the grids of said first and second of the second TFETs are connected to the same storage node or to two different storage nodes.
  • This particular embodiment may correspond to that of a TCAM.
  • the first and second data lines may be the same data lines. However, in an alternative embodiment, it is possible that the first rows of data do not match the second rows of data.
  • the output block may comprise one or more second TFETs each having its gate connected to one of the (N-1) storage nodes, one of its source or drain connected to a line of read bits and the other of its source or drain connected to a line of read words in which a read trigger signal is to be applied, and an electric potential of the read bit line may be suitable whether or not to discharge according to the value stored in said one of the (N-1) storage nodes. In this configuration, the output block is able to read the value of the data stored in the lock and to output this stored value.
  • N 3 and the CAM memory cell forms a TCAM.
  • the invention also relates to a memory array CAM (or TCAM) comprising a plurality of CAM memory cells as disclosed above, the CAM memory cells being arranged in a matrix of several rows and several columns.
  • a memory array CAM or TCAM
  • FIG. 1 shows the characteristic I D (VDS) of an inverse-polarized n-type TFET for different values of VGS;
  • FIGS. 2a to 2c symbolically show the different behaviors of an inverse polarized TFET
  • FIG. 3 shows a memory cell CAM, object of the invention, according to a first embodiment
  • FIG. 4 shows search data signals in the CAM memory cell shown in FIG. 3
  • Figure 5 shows write signals in the CAM memory cell shown in Figure 3;
  • FIG. 7 shows a second variant of an embodiment of an output block of a CAM memory cell, object of the invention.
  • FIG. 9 shows an example of a TCAM memory matrix of TCAM memory cells, object of the invention.
  • TFETs are reverse-biased p-i-n gate junctions that operate by tunneling, in which the electrostatic potential of the intrinsic region is controlled by a gate contact.
  • the TFETs used in the CAM memory bit cells described below can be calibrated and designed on data similar to that disclosed in C. ANGHEL et al., "30-nm Tunnel FET with improved performance and reduce ambipolar current ", I EEE Transactions on Electron Devices, 2011.
  • the TFETs are constructed with spacers having a low dielectric permittivity k (Si0 2 ) and a dielectric gate dielectric having a high dielectric permittivity k (Hf0 2 ); the gate lengths and spacers are 30 nm each;
  • the physical thickness of the gate dielectric is 3 nm
  • the thickness of the silicon film (tSi) used to form the source, drain and channel regions is 4 nm.
  • VDS the absolute values of I DS are shown in FIG. 1
  • VGS 1 V for curve 10
  • VGS 0.75 V for curve 12
  • VGS 0.5 V for curve 14
  • VGS 0.25 V for curve 16.
  • the p-type TFET curves are similar except that VDS is positive and VGS is negative.
  • three regions corresponding to three different TFET behaviors can be distinguished as follows:
  • the region I which is called the "hump" in which an L-mnnei conduction current is obtained in the TFET by a band-band tunneling effect (the charge injection mechanism corresponding to the tunneling effect of band band is shown symbolically in Figure 2a);
  • region II which is called the "flat current region", in which the conduction current obtained in region I is no longer obtained because of the non-overlapping bands (as shown symbolically in FIG. 2b);
  • the reverse bias output characteristic is referred to as "unidirectional" because the gate loses control over the TFET for high negative drain voltages.
  • the tunnel tunnel current dominates the hump.
  • the current drops sharply and reaches its minimum in the flat current region, while the tunneling current is suppressed due to the non-overlapping bands.
  • the activation of the p-i-n diode is dominated by the thermionic emission on the barrier.
  • Figure 3 shows a cell 100 according to a first embodiment.
  • the memory cell CAM 100 corresponds to a 7T-TCAM cell.
  • the cell 100 comprises three first TFETs 102.1, 102.2 and 102.3 connected in series with each other and forming a lock 103.
  • the TFETs 102.1 and 102.2 are of the p type and the TFET 102.3 is of the n type.
  • the p 102.1 TFET source is connected to the p 102.2 type TFET drain, forming a first storage node 104.1.
  • the electrical potential in the first storage node 104.1 is called Q.0.
  • the p 102.2 TFET source is connected to the n 102.3 TFET source, forming a second storage node 104.2.
  • the electrical potential in the second storage node 104.2 is referred to as Q.I.
  • the first TFETs 102.1 to 102.3 are biased by a first electrical supply voltage VDD applied to the drain of the p-type TFET 102.1 and a second electric supply potential forming a GND reference potential (mass) applied to the drain of the TFET type n 102.3.
  • VDD first electrical supply voltage
  • second electric supply potential forming a GND reference potential (mass) applied to the drain of the TFET type n 102.3.
  • the first TFETs 102.1 to 102.3 are biased to always be in the VDS reverse bias range, ie VDS 0 0 for the n type TFETS and VDS 0 0 for the p type TFETs.
  • GND is applied to the p 102.1 and 102.2 type TFET gates
  • VDD is applied to the n 102.3 type TFET gate, such that the first TFETs 102.1 to 102.3 are in a direct polishing VGS range. That is, VGS ⁇ 0 for p-type TFETs and VGS ⁇ 0 for n-type TFETs.
  • ⁇ Q0Q1 ⁇ can be ⁇ 00 ⁇ , ⁇ 10 ⁇ or ⁇ 11 ⁇ .
  • VDD supply voltage
  • the value of ⁇ 01 ⁇ for ⁇ Q0Q1 ⁇ is an unstable condition, that is to say a forbidden state, with the TFET 102.2 in the on state in the VDS condition of direct polarization.
  • the lock 103 formed by the TFETs 102.1 to 102.3 can store ternary data using the three data combinations mentioned above. For example, "0” is represented with ⁇ 00 ⁇ on ⁇ Q.0Q.1 ⁇ , "1” is represented by ⁇ 11 ⁇ , and "X” or “indifferent” by ⁇ 10 ⁇ . However, it is possible to envisage that the three valid storage combinations are associated in different ways with the values "0", "1” and "X”.
  • the cell 100 also comprises an output block 106.
  • the output block 106 is able to fulfill a search data function, that is to say to output a signal that is representative. the concordance or discrepancy between a search data and the data ⁇ Q.0Q.1 ⁇ stored in the lock 103.
  • the output block 106 comprises a TFET of type n 108.1 and a TFET of type p 108.2, called second TFETs 108.1 to 108.2.
  • the n-type TFET gate 108.1 is connected to the second storage node 104.2, and the n-type TFET gate 108.2 is connected to the first storage node 104.1.
  • the TFET drain of type n 108.1 and the source of TFET of type n 108.2 are connected to a line of concordance ML.
  • the source of the n-type TFET 108.1 is connected to a DL data line providing the search data to the output block 106.
  • the TFET drain of the p 108.2 type is connected to a complementary data line DLB providing the complemented value of the search data at the output block 106.
  • a given data invalid search ⁇ 01 ⁇
  • "indifferent" combinations ⁇ 10 ⁇ on ⁇ Q.0Q.1 ⁇ the ML will remain preloaded.
  • a read signal is shown in FIG. 4.
  • the curve referenced 20 corresponds to the value on DL and the curve referenced 22 (dashed lines) corresponds to the value on DLB.
  • the cell 100 also comprises a write block 110 which is capable of supplying data to be stored in the lock 103.
  • the write operation for a different combination of values is shown in FIG. 5.
  • the curve 30 corresponds to the signal WWL, each pulse of this signal triggering a write in the storage nodes 104.1 and 104.2.
  • Curve 32 corresponds to DL and curve 34 (dashed lines) corresponds to DLB.
  • Curve 36 (lines dotted line) corresponds to the value stored in the first storage node 104.1, and the curve 38 corresponds to the value stored in the second storage node 104.2.
  • the DL and DLB data lines connected to the write block 110 are the same as those connected to the output block 106. However, it is possible that the data lines connected to the write block 110 are different from those connected to the output block 106.
  • FIG. 6 schematically shows a latch 103 comprising N first TFETs 102.1 to 102. N forming N-1 storage nodes 104.1 to 104. (N-1) capable of storing N possible data combinations. These first N TFETs 102.1 to 102. N are connected in series between two VDD and GND power supplies.
  • the latch 103 includes m n-type TFETs 102.1 to 102. m arranged on the GDD side and (Nm) TFET p-type 102. m + 1 to 102. N arranged on the VDD side .
  • all combinations of p-type TFET and n-type TFET are possible for the first TFET 102 of the lock 103: all TFET 102 corresponding to n-type TFETs, all
  • TFET 102 corresponding to p-type TFETs, or any combination of n-type TFETs and p-type TFETs.
  • All the first TFETs 102.1 to 102. N of the latch 103 have a reverse bias VDS voltage and a forward bias VGS voltage.
  • VGS ⁇ 0 and VDS> 0 for a p-type TFET 102 and thus VGS> 0 and VDS ⁇ 0 for an n-type TFET 102.
  • Stable values valid on each storage node correspond to either VDD or GND.
  • a stable combination of data is a combination fulfilling the following condition: V (104.1) ⁇ V (104.2) ⁇ ... ⁇ V (104.N-1).
  • the lock 103 may comprise eight TFETs 102.1 to 102.8 so that eight stable data combinations can be stored in the seven storage nodes 104.1 to 104.7 formed by these TFETs 102.1 to 102.8. These eight stable combinations can correspond to the eight possible values of a 3-bit word.
  • the table below represents these eight stable data combinations:
  • the output block 106 comprises elements able to fulfill a search data function, which can be considered as corresponding to a lookup table function.
  • the output block 106 may comprise elements that form a read port, which is capable of outputting the value or values stored in the lock 103, regardless of this value.
  • the output block 106 may comprise one or more TFETs 114, each having its gate connected to the one or one of the storage nodes 104, its drain connected to a read bit line 116 (RBL) and its source. connected to a line of read words 118 (RWL).
  • FIG. 6 represents this output block 106 for the reading of the N1 storage nodes 104.1 to 104. N1.
  • the read word lines 118.1 to 118. N1 can be used to select the row of a matrix of bit cells to read. Signals on read word lines 118 may be considered read trigger signals.
  • the read bit lines 116.1 to 116. N1 can fully discharge or an asymmetric detection amplifier (for example an inverter with a biased threshold voltage) can be used .
  • the value of the voltage applied on the read word line 118 is changed from a value corresponding to that of a stored bit "1", equal to VDD, to a value corresponding to that of a stored bit "0", for example 0 V. If a value "0" is stored in the storage node 104, the value of the voltage on the read bit line 116 remains at a value corresponding to " 1 ". If a value "1" is stored in the storage node 104, the value of the voltage on the read bit line 116 changes to "0".
  • the data search function of the output block 106 can be filled by TFETs so that, for a storage node 104, a n 120.1 type TFET and a 120.2 p 120 type TFET have their grids. connected to this storage node 104.
  • FIG. 7 shows an example of an output block 106 for reading a storage node 104, according to this second variant embodiment.
  • the source of the n.120.1 TFET is connected to the DL data line, and the n.120.1 TFET drain is connected to the ML match line.
  • the p 120.2 TFET drain is connected to the DLB data line, and the p 120.2 TFET source is connected to the ML match line.
  • this output block 106 is close to that of the output block 106 previously disclosed in FIG. 3. According to the value of the data sought, which corresponds to the value applied to DL, the value on the line of concordance ML is discharged or not according to a concordance or not with the value stored in the storage node 104.
  • the write block 110 may comprise elements which are different from those previously disclosed with respect to the first embodiment of FIG. 3.
  • FIG. 8 represents the different functional blocks of the CAM cell 100.
  • the input data and the command entries in the write block 110 correspond to the value of the data item intended to be stored in the lock 103 (for example the values on DL and DLB in the first embodiment previously disclosed) and the control signal intended to trigger the write operation in the lock 103 (for example the value on WWL in the first previously disclosed embodiment).
  • the output signal obtained at the output of the output block 106 corresponds to a value indicating a concordance or discrepancy between a search value and the value stored in the lock 103 (for example the value on ML in the first embodiment disclosed). , and / or the value stored in the lock 103 (for example the value on the read bit line 116 previously described).
  • the command and / or the search data entered in the output block 106 correspond to the value of the searched data (for example values on DL and DLB in the first embodiment previously disclosed) and / or the value intended to trigger the operation of reading the stored data (for example the value on the read word line 118 previously described).
  • FIG. 9 An example of CAM memory array 1000 is shown in FIG. 9.
  • NxM memory cells CAM 100 are arranged in a matrix of several rows and several columns.
  • VDD, GND, DL and DLB are routed vertically so that the CAM cells 100 arranged in the same column are connected to the same column lines in which these signals are applied.
  • WWL and ML are routed horizontally so that the memory devices 100 arranged in the same row are connected to the same row lines in which these signals are applied.
  • four CAM memory devices 100.11, 100.1M, 100. NI and 100. NM arranged in two different rows and in two different columns are shown.
  • the area of a bit cell is optimized by reducing the number of transistors and metal lines needed per bit compared to a conventional 16T-TCAM bit cell.
  • the proposed cell 100 can be made according to a different TFET technology and fabrications.
  • the values of TFET characteristics may also be different.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Cellule mémoire CAM (100) comprenant: un verrou (103) comprenant N premiers TFET (102) connectés en série entre deux potentiels d'alimentation pour que chaque source et drain des premiers TFET soit connecté soit à l'un des potentiels soit à la source ou au drain d'un autre premier TFET, l'un des potentiels étant appliqué sur la grille de chaque premier TFET ayant une VDS de polarisation inverse et une VGS de polarisation directe; un bloc de sortie (106) connecté à N-1 nœuds de stockage (104) formés au niveau de points de connexion entre les premiers TFET, et apte à lire une donnée stockée dans les nœuds de stockage et/ou de fournir en sortie une valeur représentative d'une concordance ou d'une discordance entre une donnée de recherche et la donnée stockée; un bloc d'écriture (110) apte à appliquer une donnée à stocker dans les nœuds de stockage.

Description

CELLULE MEMOIRE CAM
DESCRIPTION
DOMAINE TECHNIQUE ET ART ANTERIEUR L'invention concerne le domaine des cellules mémoire CAM (mémoire adressable par le contenu), et avantageusement une TFET 7T-TCAM (CAM ternaire).
Les cellules 16T TCAM classiques sont coûteuses en termes de superficie et de consommation d'énergie. L'émergence du marché IdO accélère le développement de solutions mémoire plus compactes et à bon rendement énergétique.
La demande croissante pour une durée de vie de batterie plus longue, et implicitement, pour des dispositifs à bon rendement énergétique, dirige la recherche dans le domaine de la conception basse consommation en particulier pour l'ère de l'I nternet des objets (IdO). La mémoire adressable par le contenu est un type spécial de mémoire à laquelle des données accèdent à la place d'un emplacement physique. I l s'agit d'une particularité attrayante qui rend les CAM populaires dans des implémentations de recherche par matériel grande vitesse, telles que des tables de consultation ou de recherche, la compression de données, le traitement d'image, les routeurs de résea u, etc. La vitesse de recherche dans la CAM est au détriment d'une consommation d'énergie élevée. Des efforts ont été réalisés pour optimiser la consommation d'énergie à la fois au niveau du système et du circuit en utilisation diverses techniques de circuit, telles qu'une échelle de fréquence à tension dynamique, un portillonnage d'énergie, etc. et/ou en sacrifiant une superficie de cellule de bits pour fournir moins de fuite tout en conservant une performance suffisante.
La CAM binaire est le type le plus simple de CAM qui utilise des mots de recherche de données constitués uniquement de ls et Os. La CAM ternaire (TCAM) permet un troisième état de concordance de « X » ou « indifférent » pour un ou plusieurs bits dans le mot de données stocké, ajoutant ainsi de la flexibilité à la recherche.
Les transistors à effet de champ tunnel (TFET) sont meilleurs en termes de fuite en raison d'un principe de fonctionnement différent des CMOS. Les TFET fonctionnent par un effet tunnel de bande à bande et, par conséquent, la pente sous le seuil théorique (S) n'est pas limitée à 60 mV/dec comme dans le cas des CMOS. Il convient de noter que les TFET fabriqués avec une S n'atteignant que 30 mV/dec ont déjà été mesurés. Bien qu'une grande variété de TFET soit présente dans la littérature, un record du monde de performance a été établi lorsqu'on les a intégrés à une technologie FDSOI. Le progrès sur les dispositifs TFET a encouragé la recherche sur les circuits TFET et les quelques rapports publiés sur les circuits TFET se concentrent principalement sur la conception de cellules SRAM TFET. La plupart des rapports sur les SRAM TFET ont révélé des difficultés à obtenir une stabilité suffisante dans les opérations de lecture et d'écriture. Puisque la stabilité dans les deux modes d'opération est par nature faible en raison de la performance électrique des TFET et de la faible tension d'alimentation, il est difficile pour les concepteurs de circuit de trouver le meilleur équilibre entre la lecture et l'écriture. En raison d'un courant à l'état passant des TFET inférieur à celui du MOSFET et des tensions d'alimentation plus basses, la performance des SRAM TFET est limitée et ne peut pas égaler la performance de la SRAM CMOS. Dans le document N. Gupta et al., « Ultra-Low Leakage Sub-32nm TFET/CMOS Hybrid 32kb Pseudo Dual-Port Scratchpad with GHz Speed for Embedded Applications », dans ISCAS, IEEE, 2015, une SRAM double port 8T TFET est présentée, laquelle remédie aux problèmes de demi-sélection et de perturbation d'écriture et assure une consommation d'énergie statique inférieure au CMOS (< 5f A/bit) même à une alimentation de I V au détriment d'une superficie de cellule de bits accrue ; la performance est améliorée en utilisant des tensions d'alimentation élevées et des ports doubles.
Dans le document US 2011/0 299 326 Al, une cellule de bits SRAM 4T- TFET est proposée utilisant une propriété de résistance différentielle négative (NDR) des TFET polarisés en inverse. Cependant, l'architecture proposée dans ce document souffre de problèmes de stabilité et de performance. Afin de maintenir les données pendant une opération de lecture, le courant de lecture devrait être inférieur au courant de bosse (dans une plage pA) fourni par la NDR. Cette contrainte se traduit par une lecture extrêmement lente avec le risque d'une corruption des données pendant l'exécution de l'opération. De plus, la grille de transmission TFET pour un accès aux données limite la tension de fonctionnement maximale.
DESCRIPTION DE L'INVENTION
L'invention a pour but de proposer une cellule CAM compacte et à puissance absorbée au repos ultra basse pour des applications basse tension, et qui nécessite un nombre moins élevé, par exemple une réduction de plus de 50 %, de transistors en comparaison à des cellules de bits CAM classiques.
L'invention propose une cellule mémoire CAM comprenant au moins :
- un verrou comprenant N premiers TFET connectés en série les uns aux autres entre deux potentiels électriques d'alimentation pour que chacun d'une source et d'un drain de chacun des N premiers TFET soit connecté soit à l'un des deux potentiels électriques d'alimentation soit à la source ou au drain d'un autre des N premiers TFET, et dans lequel au moins l'un des deux potentiels électriques d'alimentation est appliqué sur la grille de chacun des N premiers TFET pour que les N premiers TFET aient une tension VDS de polarisation inverse (à savoir VDS≤ 0 pour un TFET de type n et VDS≥ 0 pour un TFET de type p) et une tension VGS de polarisation directe (à savoir VGS≥ 0 pour un TFET de type n et VGS≤ 0 pour un TFET de type p), avec N > 2 ;
- un bloc de sortie connecté à (N-l) nœuds de stockage formés au niveau de points de connexion entre les N premiers TFET, et apte à lire une donnée stockée dans les (N-l) nœuds de stockage et/ou de fournir en sortie une valeur représentative d'une concordance ou d'une discordance entre une donnée de recherche et la donnée stockée dans les (N-l) nœuds de stockage ;
- un bloc d'écriture apte à appliquer une donnée destinée à être stockée dans les N-l nœuds de stockage.
Cette cellule tire profit de la propriété de résistance différentielle négative (NDR) des TFET pour former le verrou. Ce verrou comprend N premiers TFET et est apte à stocker une donnée dont la valeur correspond à l'une des N valeurs stables possibles qui peuvent être stockées dans les (N-l) nœuds de stockage. Lorsque la cellule correspond à une cellule TCAM, la cellule stocke des données dans le verrou ternaire et évite de recourir à un second verrou pour stocker un bit de masque.
Un mode de réalisation avantageux de l'invention correspond à une cellule TCAM hybride TFET/CMOS.
La mémoire peut être conçue à partir de TFET et de MOSFET à base de silicium qui peuvent être fabriqués ensemble dans un procédé CMOS FDSOI.
La cellule mémoire CAM peut être telle que :
- le bloc d'écriture comprend (N-1) MOSFET et au moins une première ligne de données dans laquelle la donnée destinée à être stockée dans au moins l'un des (N-
1) nœuds de stockage peut être appliquée ;
- chacun des (N-1) MOSFET a l'un de sa source ou de son drain connecté au dit au moins un des (N-1) nœuds de stockage et l'autre de sa source ou de son drain connecté à la première ligne de données.
Dans un mode de réalisation avantageux, le bloc d'écriture peut comprendre (N-1) premières lignes de données pour que chacune des (N-1) premières lignes de données soit connectée à l'un des (N-1) MOSFET.
Dans ce cas, la grille de chacun des (N-1) MOSFET peut être connectée à une ligne de mots d'écriture dans laquelle un signal de commande d'écriture est apte à être appliqué. Ce signal de commande d'écriture peut commander le déclenchement d'une écriture de données dans le verrou.
Dans un mode de réalisation particulier, la cellule mémoire CAM peut être telle que :
- le bloc d'écriture comprend au moins deux premières lignes de données ;
- un premier des (N-1) MOSFET est un MOSFET de type n ayant l'un de sa source ou de son drain connecté à une première des deux premières lignes de données et l'autre de sa source ou de son drain connecté à un premier des (N-1) nœuds de stockage ; - un second des (N-l) MOSFET est un MOSFET de type n ayant l'un de sa source ou de son drain connecté à une seconde des deux premières lignes de données et l'autre de sa source ou de son drain connecté à un second des (N-l) nœuds de stockage.
Ce mode de réalisation particulier peut correspondre à celui d'une TCAM. Le bloc de sortie peut comprendre un ou plusieurs seconds TFET ayant chacun sa grille connectée à l'un des (N-l) nœuds de stockage, l'un de sa source ou de son drain connecté à une ligne de concordance et l'autre de sa source ou de son drain connecté à une seconde ligne de données dans laquelle la donnée de recherche peut être appliquée, et un potentiel électrique de la ligne de concordance peut être apte à se décharger lorsque la donnée de recherche ne correspond pas à la donnée stockée dans les (N-l) nœuds de stockage. Dans ce cas, le bloc de sortie peut remplir une fonction de recherche/table de recherche, qui est apte à comparer une donnée de recherche avec la donnée stockée dans le verrou et de fournir en sortie une valeur correspondant à la concordance ou à la discordance entre la donnée recherchée et la donnée stockée.
Selon un mode de réalisation particulier, la cellule mémoire CAM peut être telle que :
- le bloc de sortie comprend au moins deux secondes lignes de données ;
- un premier des seconds TFET est un TFET de type n ayant son drain connecté à la ligne de concordance et sa source connectée à une première des deux secondes lignes de données ;
- un second des seconds TFET est un TFET de type p ayant sa source connectée à la ligne de concordance et son drain connecté à une seconde des deux secondes lignes de données ;
- les grilles desdits premier et second des seconds TFET sont connectées au même nœud de stockage ou à deux nœuds de stockage différents.
Ce mode de réalisation particulier peut correspondre à celui d'une TCAM.
Dans un mode de réalisation avantageux, les première et seconde lignes de données peuvent être les mêmes lignes de données. Cependant, dans une variante de mode de réalisation, il est possible que les premières lignes de données ne correspondent pas aux secondes lignes de données. Dans une autre configuration, le bloc de sortie peut comprendre un ou plusieurs seconds TFET ayant chacun sa grille connectée à l'un des (N-1) nœuds de stockage, l'un de sa source ou de son drain connecté à une ligne de bits de lecture et l'autre de sa source ou de son drain connecté à une ligne de mots de lecture dans laquelle un signal de déclenchement de lecture est destiné à être appliqué, et un potentiel électrique de la ligne de bits de lecture peut être apte à se décharger ou non selon la valeur stockée dans ledit un des (N-1) nœuds de stockage. Dans cette configuration, le bloc de sortie est apte à lire la valeur de la donnée stockée dans le verrou et de produire en sortie cette valeur stockée.
Dans un mode de réalisation particulier, N = 3 et la cellule mémoire CAM forme une TCAM.
L'invention concerne également une matrice mémoire CAM (ou TCAM) comprenant plusieurs cellules mémoire CAM telles que divulguées ci-dessus, les cellules mémoire CAM étant agencées selon une matrice de plusieurs rangées et de plusieurs colonnes.
BREVE DESCRIPTION DES DESSINS
Cette invention sera comprise plus facilement au vu des exemples de modes de réalisation fournis purement à des fins indicatives et non limitatives. D'autres caractéristiques et avantages de l'invention ressortiront plus clairement à la lecture de la description ci-après, faite en référence aux dessins annexés, sur lesquels :
- la figure 1 montre la caractéristique I D(VDS) d'un TFET de type n polarisé en inverse, pour différentes valeurs de VGS ;
- les figures 2a à 2c montrent symboliquement les différents comportements d'un TFET polarisé en inverse ;
- la figure 3 montre une cellule mémoire CAM, objet de l'invention, selon un premier mode de réalisation ;
- la figure 4 montre des signaux de donnée de recherche dans la cellule mémoire CAM montrée sur la figure 3 ; - la figure 5 montre des signaux d'écriture dans la cellule mémoire CAM montrée sur la figure 3 ;
- la figure 6 montre de façon schématique certaines parties d'une cellule mémoire CAM, objet de l'invention, selon un second mode de réalisation ;
- la figure 7 montre une seconde va riante de mode de réalisation d'un bloc de sortie d'une cellule mémoire CAM, objet de l'invention ;
- la figure 8 montre de façon schématique les différents blocs formant la cellule mémoire CAM, objet de l'invention ;
- la figure 9 montre un exemple d'une matrice mémoire TCAM de cellules mémoire TCAM, objet de l'invention.
Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-dessous ont les mêmes références numériques par souci de clarté entre les figures.
Les différentes parties montrées sur les figures ne sont pas nécessairement dessinées à l'échelle de façon à rendre les figures plus compréhensibles.
Les différentes possibilités (variantes et modes de réalisation) ne doivent pas être comprises comme s'excluant mutuellement les unes des autres et peuvent ainsi être combinées les unes avec les autres.
DESCRIPTION DETAILLEE DE MODES DE REALISATION PARTICULIERS
Les TFET sont des jonctions à grille p-i-n polarisées en inverse qui fonctionnent par effet tunnel, da ns lesquels le potentiel électrostatique de la région intrinsèque est commandé par un contact de grille. Les TFET utilisés dans les cellules de bits de mémoire CAM décrites ci-dessous peuvent être étalonnés et conçus sur des données similaires à celles divulguées dans le document C. ANGHEL et al., « 30-nm Tunnel FET with improved performance and reduce ambipolar current », I EEE Transactions on Electron Devices, 2011.
Par exemple :
- les TFET sont construits avec des espaceurs à faible permittivité diélectrique k (Si02) et d'un diélectrique de grille à forte permittivité diélectrique k (Hf02) ; - les longueurs de grille et des espaceurs sont de 30 nm chacune ;
- l'épaisseur physique du diélectrique de grille est de 3 nm ;
- l'épaisseur du film de silicium (tSi) utilisée pour former les régions de source, de drain et de canal est de 4 nm.
La figure 1 montre la caractéristique I D(VDS) (les valeurs absolues de I DS sont montrées sur la figure 1) d'un TFET de type n polarisé en inverse, pour différentes valeurs de VGS : VGS = 1 V pour la courbe 10, VGS = 0,75 V pour la courbe 12, VGS = 0,5 V pour la courbe 14 et VGS = 0,25 V pour la courbe 16. Les courbes du TFET de type p sont similaires à l'exception que VDS est positive et VGS est négative. Pour cette caractéristique, trois régions correspondant à trois comportements différents du TFET peuvent se distinguer comme suit :
- la région I, qui est dénommée la « bosse », dans laquelle un courant de conduction l-mnnei est obtenu dans le TFET par un effet tunnel de bande à bande (le mécanisme d'injection de charge correspondant à l'effet tunnel de bande à bande est montré de façon symbolique sur la figure 2a) ;
- la région I I, qui est dénommée la « région à courant plat », da ns laquelle le courant de conduction obtenu da ns la région I n'est plus obtenu en raison des bandes non-chevauchantes (comme le montre de façon symbolique la figure 2b) ;
- la région I I I, qui est dénommée « activation p-i-n », dans laquelle le mécanisme d'injection de charge est dominé par l'émission thermoionique sur la barrière, créant un courant dénommé l-mermoionique comme le montre de façon symbolique la figure 2c. Dans cette région I I I, le TFET a un comportement similaire à un court-circuit.
Pour la région I I I, la caractéristique de sortie de polarisation inverse est dénommée « unidirectionnelle » en raison du fait que la grille perd le contrôle sur le TFET pour des tensions de drain négatives élevées.
Le courant à effet tunnel de ba nde à bande domine la bosse. Le courant diminue sérieusement et atteint son minimum dans la région à courant plat, tandis que le courant à effet tunnel est supprimé en raison des bandes non chevauchantes. L'activation de la diode p-i-n est dominée par l'émission thermoionique sur la barrière.
La figure 3 montre une cellule 100 selon un premier mode de réalisation. Dans ce premier mode de réalisation, la cellule mémoire CAM 100 correspond à une cellule 7T-TCAM .
La cellule 100 comprend trois premiers TFET 102.1, 102.2 et 102.3 connectés en série les uns aux autres et formant un verrou 103. Les TFET 102.1 et 102.2 sont du type p et le TFET 102.3 est du type n. La source du TFET de type p 102.1 est connectée au drain du TFET de type p 102.2, formant un premier nœud de stockage 104.1. Le potentiel électrique dans le premier nœud de stockage 104.1 est dénommé Q.0. La source du TFET de type p 102.2 est connectée à la source du TFET de type n 102.3, formant un second nœud de stockage 104.2. Le potentiel électrique dans le second nœud de stockage 104.2 est dénommé Q.I.
Les premiers TFET 102.1 à 102.3 sont polarisés par un premier potentiel électrique d'alimentation VDD appliqué sur le drain du TFET de type p 102.1 et un second potentiel électrique d'alimentation formant un potentiel de référence (masse) GN D appliqué sur le drain du TFET de type n 102.3. Ainsi, les premiers TFET 102.1 à 102.3 sont polarisés pour être toujours dans la plage VDS de polarisation inverse, c'est-à-dire VDS≤ 0 pour les TFET de type n et VDS≥ 0 pour les TFET de type p. De plus, GND est appliqué sur les grilles des TFET de type p 102.1 et 102.2, et VDD est appliqué sur la grille du TFET de type n 102.3, tel que les premiers TFET 102.1 à 102.3 soient dans une plage VGS de pola risation directe, c'est-à-dire VGS≤ 0 pour les TFET de type p et VGS≥ 0 pour les TFET de type n.
En raison de la propriété NDR (voir figure 1 région I), les premiers
TFET 102.1 à 102.3 conservent la condition VDS = 0 du fait du courant de bosse proche de VDS = 0. Cela se traduit par trois combinaisons de stockage valables dans les nœuds de stockage 104.1 et 104.2, où {Q0Q1} peut être {00}, {10} ou {11}. Pour une tension d'alimentation VDD de 0,6 V, {00} est maintenu par les TFET 102.2 et 102.3 les deux ayant VDS = 0 et le TFET 102.1 ayant VDS = 0,6 V, c'est-à-dire une circulation de courant minimale (voir la figure 1). De même, {11} est maintenu par les TFET 102.1 et 102.2 avec Vos = 0 et le TFET 102.3 avec Vos = -0,6 V. {10} est maintenu par les TFET 102.1 et 102.3 avec Vos = 0 et le TFET 102.2 avec VDs = 0,6 V. La valeur de {01} pour {Q0Q1} est une condition instable, c'est-à-dire un état interdit, avec le TFET 102.2 à l'état passant dans la condition VDS de polarisation directe. Le verrou 103 formé par les TFET 102.1 à 102.3 peut stocker des données ternaires à l'aide des trois combinaisons de données mentionnées ci-dessus. Par exemple, « 0 » est représenté avec {00} sur {Q.0Q.1}, « 1 » est représenté par {11}, et « X » ou « indifférent » par {10}. Cependant, il est possible d'envisager que les trois combinaisons de stockage valables sont associées de façon différente aux valeurs « 0 », « 1 » et « X ».
Comme le montre la figure 3, le TFET 102.2 a un courant de bosse avec VGS = 0 afin de rendre 0 et 1 stables au niveau des nœuds 104.1 et 104.2, respectivement. Une autre option, pour les TFET où le courant de bosse est totalement supprimé avec VGS = 0, consiste soit à utiliser une tension de grille négative sur le TFET 102.2 soit à ajouter un dispositif TFET de type n supplémentaire entre les nœuds 104.1 et 104.2 avec la grille à VDD et VDS négative.
La cellule 100 comprend également un bloc de sortie 106. Dans ce premier mode de réalisation, le bloc de sortie 106 est apte à remplir une fonction de donnée de recherche, c'est-à-dire de fournir en sortie un signal qui est représentatif de la concordance ou de la discordance entre une donnée de recherche et la donnée {Q.0Q.1} stockée dans le verrou 103.
Dans ce premier mode de réalisation, le bloc de sortie 106 comprend un TFET de type n 108.1 et un TFET de type p 108.2, dénommés seconds TFET 108.1 à 108.2. La grille du TFET de type n 108.1 est connectée au second nœud de stockage 104.2, et la grille du TFET de type n 108.2 est connectée au premier nœud de stockage 104.1. Le drain du TFET de type n 108.1 et la source du TFET de type n 108.2 sont connectés à une ligne de concordance ML. La source du TFET de type n 108.1 est connectée à une ligne de données DL fournissant la donnée de recherche au bloc de sortie 106. Le drain du TFET de type p 108.2 est connecté à une ligne de données complémentaire DLB fournissant la valeur complémentée de la donnée de recherche au bloc de sortie 106.
Avec ce bloc de sortie 106, la ligne de concordance ML se décharge uniquement si {Q.0Q.1} est {11} et la donnée de recherche est « 0 » (c'est-à-dire DL = 0 et DLB = VDD) ou {Q0Q1} = {00} et la donnée de recherche est « 1 » (c'est-à-dire DL = VDD, DLB = 0), c'est-à-dire une condition de discordance. Dans un cas de concordance de données (concordance entre la donnée recherchée et la donnée stockée), d'une donnée de recherche invalide ({01}) ou de combinaisons « indifférent » {10} sur {Q.0Q.1}, la ML va rester préchargée.
Un signal de lecture est montré sur la figure 4. La courbe référencée 20 correspond à la valeur sur DL et la courbe référencée 22 (lignes en pointillé) correspond à la valeur sur DLB. L'instant to représente le début de la recherche. Dans cet exemple, la valeur de recherche est « 0 », ce qui correspond ici à {00} stockée dans le verrou 103. Si {Q.0Q.1} = {11}, la valeur sur ML passe de « 1 » (0,6 V) à « 0 » (0 V) comme le montre la courbe 24. Si une valeur autre que {11} est recherchée, la valeur ML est « 1 » avant et après tO (aucune décharge, comme le montre la courbe 26).
La cellule 100 comprend également un bloc d'écriture 110 qui est apte à fournir une donnée à stocker dans le verrou 103.
Dans ce premier mode de réalisation, le bloc d'écriture 110 comprend un premier MOSFET de type n 112.1 et un second MOSFET de type n 112.2. L'un de la source ou du drain du premier MOSFET de type n 112.1 (le drain sur la figure 3) est connecté au premier nœud de stockage 104.1, et l'un de la source ou du drain du second MOSFET de type n 112.2 (la source sur la figure 3) est connecté au second nœud de stockage 104.2. Une opération d'écriture se fait à l'aide de la ligne de mots d'écriture (WWL) connectée aux grilles des MOSFET de type n 112.1 et 112.2 et des lignes de données (DL connectée à la source du premier MOSFET de type n 112.1, et DLB connecté au drain du second MOSFET de type n 112.2). Pendant une écriture de données dans le verrou 103, la valeur {DL, DLB} peut être {00}, {10} ou {11}.
Puisque le courant de drain I D des premier et second MOSFET de type n 112.1 et 112.2 est bien plus élevé que le courant à travers le drain des TFET 102.1 à 102.3 (c'est-à-dire courant de bosse), il s'ensuit une écriture rapide de données dans les nœuds de stockage 104.1 et 104.2.
L'opération d'écriture pour une combinaison différente de valeurs est montrée sur la figure 5. La courbe 30 correspond au signal WWL, chaque impulsion de ce signal déclenchant une écriture dans les nœuds de stockage 104.1 et 104.2. La courbe 32 correspond à DL et la courbe 34 (lignes en pointillé) correspond à DLB. La courbe 36 (lignes en pointillé) correspond à la valeur stockée dans le premier nœud de stockage 104.1, et la courbe 38 correspond à la valeur stockée dans le second nœud de stockage 104.2.
Une intensification de ligne de mots est utilisée pour remédier à la limitation de l'utilisation d'un MOS de type n pour écrire « 1 » sur les nœuds de stockage 104.1 et 104.2 ({Q0Q1} = {11}).
Dans le premier mode de réalisation montré sur la figure 3, les lignes de données DL et DLB connectées au bloc d'écriture 110 sont les mêmes que celles connectées au bloc de sortie 106. Cependant, il est possible que les lignes de données connectées au bloc d'écriture 110 soient différentes de celles connectées au bloc de sortie 106.
Dans le premier mode de réalisation précédemment divulgué, le verrou 103 de la cellule 100 comprend trois TFET 102.1 à 102.3 formant deux nœuds de stockage 104.1, 104.2 aptes à stocker trois combinaisons de valeurs possibles ({00}, {10} et {11}). De façon plus générale, le verrou 103 de la cellule comprend N TFET 102.1 à 102. N formant N-1 nœuds de stockage 104.1 à 104. (N-1) aptes à stocker N combinaisons de données possibles, avec N > 2. Lorsque N = 2, la cellule 100 correspond à une CAM binaire. Lorsque N = 3, la cellule 100 correspond à une CAM ternaire.
La figure 6 montre de façon schématique un verrou 103 comprenant N premiers TFET 102.1 à 102. N formant N-1 nœuds de stockage 104.1 à 104. (N-1) aptes à stocker N combinaisons de données possibles. Ces N premiers TFET 102.1 à 102. N sont connectés en série entre deux alimentations VDD et GND. Comme le montre la figure 6, le verrou 103 comprend m TFET de type n 102.1 à 102. m agencés sur le côté de GDD et (N-m) TFET de type p 102. m+1 à 102. N agencés sur le côté de VDD. Cependant, toutes les combinaisons de TFET de type p et de TFET de type n sont possibles pour les premiers TFET 102 du verrou 103 : tous les TFET 102 correspondant à des TFET de type n, tous les
TFET 102 correspondant à des TFET de type p, ou toute combinaison de TFET de type n et de TFET de type p.
Tous les premiers TFET 102.1 à 102. N du verrou 103 ont une tension VDS de polarisation inverse et une tension VGS de polarisation directe. Ainsi VGS < 0 et VDS > 0 pour un TFET de type p 102, et ainsi VGS > 0 et VDS < 0 pour un TFET de type n 102. Des valeurs stables valables sur chaque nœud de stockage correspondent soit à VDD soit à GND.
Concernant les combinaisons possibles de données, une combinaison stable de données est une combinaison remplissant la condition suivante : V(104.1)≤ V(104.2)≤ ...≤ V(104.N-1).
Avantageusement, le verrou 103 peut comprendre huit TFET 102.1 à 102.8 pour que huit combinaisons stables de données puissent être stockées dans les sept nœuds de stockage 104.1 à 104.7 formés par ces TFET 102.1 à 102.8. Ces huit combinaisons stables peuvent correspondre aux huit valeurs possibles d'un mot à 3 bits. Le tableau ci- dessous représente ces huit combinaisons de données stables :
Dans le premier mode de réalisation précédemment décrit, le bloc de sortie 106 comprend des éléments aptes à remplir une fonction de donnée de recherche, qui peut être envisagée comme correspondant à une fonction de table de recherche (lookup table). A titre de première variante de réalisation, il est possible que le bloc de sortie 106 com prenne des éléments forma nt un port de lecture, qui est apte à fournir en sortie la ou les valeurs stockées dans le verrou 103, quelle que soit cette valeur. Par exemple, le bloc de sortie 106 peut comprendre un ou plusieurs TFET 114, chacun ayant sa grille connectée à le ou l'un des nœuds de stockage 104, son drain connecté à une ligne de bits de lecture 116 (RBL) et sa source connectée à une ligne de mots de lecture 118 (RWL).
La figure 6 représente ce bloc de sortie 106 pour la lecture des N-l nœuds de stockage 104.1 à 104. N-l. Les lignes de mot de lecture 118.1 à 118. N-l peuvent être utilisées pour sélectionner la rangée d'une matrice de cellules de bits à lire. Les signaux sur les lignes de mots de lecture 118 peuvent être considérés comme des signaux de déclenchement de lecture. Selon la valeur stockée dans les nœuds de stockage 104.1 à 104. N-l, les lignes de bits de lecture 116.1 à 116. N-l peuvent totalement se décharger ou un amplificateur de détection asymétrique (par exemple un inverseur avec une tension seuil biaisée) peut être utilisé. Par exemple, pendant une opération de lecture, la valeur de la tension appliquée sur la ligne de mots de lecture 118 est changée d'une valeur correspondant à celle d'un bit stocké « 1 », égale à VDD, à une valeur correspondant à celle d'un bit stocké « 0 », par exemple 0 V. Si une valeur « 0 » est stockée dans le nœud de stockage 104, la valeur de la tension sur la ligne de bits de lecture 116 reste à une valeur correspondant à « 1 ». Si une valeur « 1 » est stockée dans le nœud de stockage 104, la valeur de la tension sur la ligne de bits de lecture 116 passe à « 0 ».
Selon une seconde variante de réalisation, la fonction de recherche de donnée du bloc de sortie 106 peut être remplie par des TFET pour que, pour un nœud de stockage 104, un TFET de type n 120.1 et un TFET de type p 120.2 aient leurs grilles connectées à ce nœud de stockage 104. La figure 7 montre un exemple de bloc de sortie 106 pour la lecture d'un nœud de stockage 104, selon cette seconde variante de réalisation. La source du TFET de type n 120.1 est connectée à la ligne de données DL, et le drain du TFET de type n 120.1 est connecté à la ligne de concordance ML. Le drain du TFET de type p 120.2 est connecté à la ligne de données DLB, et la source du TFET de type p 120.2 est connectée à la ligne de concordance ML.
Le comportement de ce bloc de sortie 106 est proche de celui du bloc de sortie 106 précédemment divulgué sur la figure 3. Selon la valeur de la donnée recherchée, qui correspond à la valeur appliquée sur DL, la valeur sur la ligne de concordance ML est déchargée ou non selon une concordance ou non avec la valeur stockée dans le nœud de stockage 104.
Concernant le nœud de sortie 106, le bloc d'écriture 110 peut comprendre des éléments qui sont différents de ceux précédemment divulgués par rapport au premier mode de réalisation de la figure 3.
La figure 8 représente les différents blocs fonctionnels de la cellule CAM 100. Les données d'entrée et la commande entrées dans le bloc d'écriture 110 correspondent à la valeur de la donnée destinée à être stockée dans le verrou 103 (par exemple les valeurs sur DL et DLB dans le premier mode de réalisation précédemment divulgué) et le signal de commande destiné à déclencher l'opération d'écriture dans le verrou 103 (par exemple la valeur sur WWL dans le premier mode de réalisation précédemment divulgué). Le signal de sortie obtenu en sortie du bloc de sortie 106 correspond à une valeur indiquant une concordance ou une discordance entre une valeur de recherche et la valeur stockée dans le verrou 103 (par exemple la valeur sur ML dans le premier mode de réalisation divulgué), et/ou la valeur stockée dans le verrou 103 (par exemple la valeur sur la ligne de bits de lecture 116 précédemment décrite). La commande et/ou les données de recherche entrées dans le bloc de sortie 106 correspondent à la valeur de la donnée recherchée (par exemple des valeurs sur DL et DLB dans le premier mode de réalisation précédemment divulgué) et/ou la valeur destinée à déclencher l'opération de lecture de la donnée stockée (par exemple la valeur sur la ligne de mots de lecture 118 précédemment décrite).
Un exemple de matrice mémoire CAM 1000 est montré sur la figure 9.
Dans cette matrice, NxM cellules mémoire CAM 100 sont agencées selon une matrice de plusieurs rangées et de plusieurs colonnes. VDD, GND, DL et DLB sont acheminés verticalement pour que les cellules CAM 100 agencées dans une même colonne soient connectées aux mêmes lignes de colonne dans lesquelles ces signaux sont appliqués. WWL et ML sont acheminés horizontalement pour que les dispositifs mémoire 100 agencés dans la même rangée soient connectés aux mêmes lignes de rangée dans lesquelles ces signaux sont appliqués. Sur la figure 9, quatre dispositifs mémoire CAM 100.11, 100.1M, 100. NI et 100. NM agencés dans deux rangées différentes et dans deux colonnes différentes sont montrés. Dans cette matrice mémoire CAM 1000, la superficie d'une cellule de bits est optimisée en réduisant le nombre de transistors et de lignes de métal nécessaires par bit en comparaison à une cellule de bits 16T-TCAM classique.
En général, la cellule proposée 100 a une puissance absorbée au repos ultrabasse et fonctionne pour une large plage de tension de 0,4 V à 1 V. La puissance absorbée au repos évaluée est < 2fW/bit, ce qui montre une amélioration de 3 décades en comparaison à des TCAM à puissance absorbée au repos basse. Un temps de lecture et d'écriture inférieur à 1 ns est obtenu à une alimentation de 0,6 V avec une charge de ligne de concordance pour des mots de 256 bits.
De façon plus générale, la cellule proposée 100 peut être réalisée selon une technologie et des fabrications de TFET différentes. Les valeurs des caractéristiques des TFET peuvent également être différentes.

Claims

REVENDICATIONS
1. Cellule mémoire CAM (100) comprenant au moins :
- un verrou (103) comprenant N premiers TFET (102) connectés en série les uns aux autres entre deux potentiels électriques d'alimentation pour que chacun d'une source et d'un drain de chacun des N premiers TFET (102) soit connecté soit à l'un des deux potentiels électriques d'alimentation soit à la source ou au drain d'un autre des N premiers TFET (102), et dans lequel au moins l'un des deux potentiels électriques d'alimentation est appliqué sur la grille de chacun des N premiers TFET (102) pour que les N premiers TFET (102) aient une tension VDS de polarisation inverse et une tension VGS de polarisation directe, avec N > 2 ;
- un bloc de sortie (106) connecté à N-1 nœuds de stockage (104) formés au niveau de points de connexion entre les N premiers TFET (102), et apte à lire une donnée stockée dans les N-1 nœuds de stockage (104) et/ou de fournir en sortie une valeur représentative d'une concordance ou d'une discordance entre une donnée de recherche et la donnée stockée dans les N-1 nœuds de stockage (104) ;
- un bloc d'écriture (110) apte à appliquer une donnée destinée à être stockée dans les N-1 nœuds de stockage (104).
2. Cellule mémoire CAM (100) selon la revendication 1, dans laquelle :
- le bloc d'écriture (110) comprend N-1 MOSFET (112) et au moins une première ligne de données dans laquelle la donnée destinée à être stockée dans au moins l'un des N-1 nœuds de stockage (104) peut être appliquée ;
- chacun des N-1 MOSFET (112) a l'un de sa source ou de son drain connecté au dit au moins un des N-1 nœuds de stockage (104) et l'autre de sa source ou de son drain connecté à la première ligne de données.
3. Cellule mémoire CAM (100) selon la revendication 2, dans laquelle le bloc d'écriture (110) comprend N-1 premières lignes de données pour que chacune des N-1 premières lignes de données soit connectée à l'un des N-1 MOSFET (112).
4. Cellule mémoire CAM (100) selon l'une des revendications 2 et 3, dans laquelle la grille de chacun des N-1 MOSFET (112) est connectée à une ligne de mots d'écriture dans laquelle un signal de commande d'écriture est apte à être appliqué.
5. Cellule mémoire CAM (100) selon la revendication 4, dans laquelle :
- le bloc d'écriture (110) comprend au moins deux premières lignes de données ;
- un premier (112.1) des N-1 MOSFET est un MOSFET de type n'ayant l'un de sa source ou de son drain connecté à une première des deux premières lignes de données et l'autre de sa source ou de son drain connecté à un premier (114.1) des N-1 nœuds de stockage ;
- un second (112.2) des N-1 MOSFET est un MOSFET de type n'ayant l'un de sa source ou de son drain connecté à une seconde des deux premières lignes de données et l'autre de sa source ou de son drain connecté à un second (114.2) des N-1 nœuds de stockage.
6. Cellule mémoire CAM (100) selon l'une des revendications précédentes, dans laquelle le bloc de sortie (106) comprend un ou plusieurs seconds TFET (108) ayant chacun sa grille connectée à l'un des N-1 nœuds de stockage (104), l'un de sa source ou de son drain connecté à une ligne de concordance et l'autre de sa source ou de son drain connecté à une seconde ligne de données dans laquelle la donnée de recherche est apte à être appliquée, et dans laquelle un potentiel électrique de la ligne de concordance est apte à se décharger lorsque la donnée de recherche ne correspond pas à la donnée stockée dans les N-1 nœuds de stockage (104).
7. Cellule mémoire CAM (100) selon la revendication 6, dans laquelle : - le bloc de sortie (106) comprend au moins deux secondes lignes de données ; - un premier (108.1, 120.1) des seconds TFET est un TFET de type n ayant son drain connecté à la ligne de concordance et sa source connectée à une première des deux secondes lignes de données ;
- un second (108.2, 120.2) des seconds TFET est un TFET de type p ayant sa source connectée à la ligne de concordance et son drain connecté à une seconde des deux secondes lignes de données ;
- les grilles desdits premier et second des second TFET sont connectées au même nœud de stockage (104) ou à deux nœuds de stockage différents (104.1, 104.2).
8. Cellule mémoire CAM (100) selon les revendications 5 et 7, dans laquelle les première et seconde lignes de données sont les mêmes lignes de données.
9. Cellule mémoire CAM (100) selon l'une des revendications 1 à 5, dans laquelle le bloc de sortie (106) comprend un ou plusieurs seconds TFET (114) ayant chacun sa grille connectée à l'un des N-1 nœuds de stockage (104), l'un de sa source ou de son drain connecté à une ligne de bits de lecture et l'autre de sa source ou de son drain connecté à une ligne de mots de lecture da ns laquelle un signal de déclenchement de lecture est destiné à être appliqué, et dans laquelle un potentiel électrique de la ligne de bits de lecture est apte à se décharger ou non selon la valeur stockée dans ledit un des N- 1 nœuds de stockage (104).
10. Cellule mémoire CAM (100) selon les revendications 5 et 7, ou selon la revendication 8, da ns laquelle N = 3 et la cellule mémoire CAM (100) forme une TCAM .
11. Matrice mémoire CAM (1000) comprenant plusieurs cellules mémoire CAM (100) selon l'une des revendications précédentes, dans laquelle les cellules mémoire CAM (100) sont agencées selon une matrice de plusieurs rangées et de plusieurs colonnes.
EP17709995.9A 2016-03-11 2017-03-13 Cellule memoire cam Withdrawn EP3427267A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1652054A FR3048809B1 (fr) 2016-03-11 2016-03-11 Cellule memoire sram comprenant un n-tfet et un p-tfet
FR1659649A FR3048810B1 (fr) 2016-03-11 2016-10-06 Cellule memoire cam
PCT/EP2017/055812 WO2017153604A1 (fr) 2016-03-11 2017-03-13 Cellule memoire cam

Publications (1)

Publication Number Publication Date
EP3427267A1 true EP3427267A1 (fr) 2019-01-16

Family

ID=56611314

Family Applications (2)

Application Number Title Priority Date Filing Date
EP17159614.1A Not-in-force EP3217407B1 (fr) 2016-03-11 2017-03-07 Cellule memoire sram comprenant un n-tfet et un p-tfet
EP17709995.9A Withdrawn EP3427267A1 (fr) 2016-03-11 2017-03-13 Cellule memoire cam

Family Applications Before (1)

Application Number Title Priority Date Filing Date
EP17159614.1A Not-in-force EP3217407B1 (fr) 2016-03-11 2017-03-07 Cellule memoire sram comprenant un n-tfet et un p-tfet

Country Status (4)

Country Link
US (2) US10079056B2 (fr)
EP (2) EP3217407B1 (fr)
FR (2) FR3048809B1 (fr)
WO (1) WO2017153604A1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276581B1 (en) 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit chip and manufacturing method thereof
FR3083911B1 (fr) 2018-07-13 2021-01-22 Commissariat Energie Atomique Memoire sram / rom reconfigurable par connexions aux alimentations
US10614877B1 (en) 2019-01-10 2020-04-07 International Business Machines Corporation 4T static random access memory bitcell retention
US10878891B1 (en) 2019-06-18 2020-12-29 Samsung Electronics Co., Ltd. SRAM bitcell supply block with multiple operating modes
US11289162B2 (en) * 2020-04-30 2022-03-29 Hewlett Packard Enterprise Development Lp Analog content addressable memory utilizing three terminal memory devices
CN113255904B (zh) * 2021-06-22 2021-09-24 中科院微电子研究所南京智能技术研究院 电压裕度增强型电容耦合存算一体单元、子阵列及装置
US20240321353A1 (en) * 2023-03-21 2024-09-26 Board Of Regents, The University Of Texas System Non-Volatile Memory Circuit with Self-Terminating Read Current
KR20250005809A (ko) * 2023-07-03 2025-01-10 삼성전자주식회사 게이트 드라이버 회로 및 그것을 포함하는 메모리 장치
US20250239300A1 (en) * 2024-01-24 2025-07-24 Macronix International Co., Ltd. Method for operating memory device
US20250322899A1 (en) * 2024-04-10 2025-10-16 Sandisk Technologies Llc Nonvolatile memory cell tracking using bloom filters
CN118280408B (zh) * 2024-06-03 2024-08-23 安徽大学 具有施密特结构的混合型14t-sram单元、sram电路、芯片
CN118351913B (zh) * 2024-06-17 2024-09-24 安徽大学 一种14t-tfet-sram单元电路、模块及阵列

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724655B2 (en) * 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6421265B1 (en) * 2001-03-22 2002-07-16 Integrated Devices Technology, Inc. DRAM-based CAM cell using 3T or 4T DRAM cells
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
US8384122B1 (en) * 2008-04-17 2013-02-26 The Regents Of The University Of California Tunneling transistor suitable for low voltage operation
WO2011153451A2 (fr) * 2010-06-04 2011-12-08 The Penn State Research Foundation Dispositifs de mémoire 4t basés sur un transistor à effet de champ tfet
US8369134B2 (en) * 2010-10-27 2013-02-05 The Penn State Research Foundation TFET based 6T SRAM cell
US8969949B2 (en) * 2013-03-10 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for static random access memory device of vertical tunneling field effect transistor
GB2518679A (en) * 2013-09-30 2015-04-01 Ibm Reconfigurable tunnel field-effect transistors
JP2016040803A (ja) * 2014-08-12 2016-03-24 株式会社東芝 半導体装置
JP2016126811A (ja) * 2015-01-07 2016-07-11 株式会社東芝 半導体記憶装置とその駆動方法

Also Published As

Publication number Publication date
WO2017153604A1 (fr) 2017-09-14
US20190080761A1 (en) 2019-03-14
EP3217407A1 (fr) 2017-09-13
FR3048810B1 (fr) 2018-04-13
FR3048810A1 (fr) 2017-09-15
FR3048809A1 (fr) 2017-09-15
US10079056B2 (en) 2018-09-18
EP3217407B1 (fr) 2018-08-22
US20170263308A1 (en) 2017-09-14
FR3048809B1 (fr) 2018-03-16

Similar Documents

Publication Publication Date Title
EP3427267A1 (fr) Cellule memoire cam
EP2245632B1 (fr) Cellule mémoire sram à transistors double grille dotee de moyens pour ameliorer la marge en ecriture
EP3010022B1 (fr) Cellule memoire a transistors de lecture de type tfet et mosfet
EP3002788B1 (fr) Dispositif a cellules memoires sram comportant des moyens de polarisation des caissons des transistors des cellules memoires
FR2898432A1 (fr) Cellules memoire en technologie cmos double-grille dotee de transistors a deux grilles independantes
FR2974666A1 (fr) Amplificateur de detection differentiel sans transistor de precharge dedie
FR2974656A1 (fr) Amplificateur de detection differentiel sans transistor a grille de passage dedie
EP3667667A1 (fr) Memoire ram realisee sous la forme d&#39;un circuit integre 3d
EP3373303A1 (fr) Verrou memoire tfet sans rafraichissement
EP3832719A1 (fr) Dispositif memoire 3d comprenant des cellules memoires de type sram a polarisation arriere ajustable
Matsunaga et al. Design of a nine-transistor/two-magnetic-tunnel-junction-cell-based low-energy nonvolatile ternary content-addressable memory
EP3616131B1 (fr) Procédé et dispositif associé automatisés aptes à mémoriser, rappeler et gérer de manière non volatile des associations de messages versus label et vice versa, avec un maximum de vraisemblance
EP3382709B1 (fr) Cellule mémoire sram
FR3006095A1 (fr) Cellule de memoire tcam et composant integrant une matrice de telles cellules
FR2878068A1 (fr) Memoire a cellule de memorisation polarisee par groupe
FR2853445A1 (fr) Cellule memoire statique a acces aleatoire(sram), et unite memoire a ultra basse consommation realisee a partir de telles cellules
EP3680904A1 (fr) Circuit de detection de donnee predominante dans une cellule memoire
EP3598450B1 (fr) Memoire sram a courants de fuite reduits
EP4345821B1 (fr) Circuit de traitement logique de donnees integre dans un circuit de stockage de donnees
FR3027442A1 (fr) Cellule memoire a transistors tfet de memorisation polarises en inverse
EP1624460B1 (fr) Mémoire comprenant un point mémoire de type SRAM, procédé de lecture et procédé d&#39;écriture associés.
Yu et al. Backgrounds
Yu et al. general, it is well-known that flash memory has rewrite endurance of 106 times
FR3167241A1 (fr) Circuit mémoire à cellules FeRAM double port
FR2998408A1 (fr) Matrice de cellules memoire statique a acces aleatoire

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180914

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

INTG Intention to grant announced

Effective date: 20190718

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20191129