EP3398408B1 - Circuit optoélectronique à diodes électroluminescentes - Google Patents

Circuit optoélectronique à diodes électroluminescentes Download PDF

Info

Publication number
EP3398408B1
EP3398408B1 EP16829294.4A EP16829294A EP3398408B1 EP 3398408 B1 EP3398408 B1 EP 3398408B1 EP 16829294 A EP16829294 A EP 16829294A EP 3398408 B1 EP3398408 B1 EP 3398408B1
Authority
EP
European Patent Office
Prior art keywords
circuit
light
module
emitting diodes
elementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Not-in-force
Application number
EP16829294.4A
Other languages
German (de)
English (en)
Other versions
EP3398408A1 (fr
Inventor
Frédéric MERCIER
Yves Salmon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of EP3398408A1 publication Critical patent/EP3398408A1/fr
Application granted granted Critical
Publication of EP3398408B1 publication Critical patent/EP3398408B1/fr
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices

Definitions

  • the present description relates to an optoelectronic circuit, in particular an optoelectronic circuit comprising light-emitting diodes.
  • an optoelectronic circuit For certain applications, it is known to successively activate sets of light-emitting diodes of an optoelectronic circuit.
  • One example relates to the power supply of an optoelectronic circuit comprising light-emitting diodes with an alternating voltage, in particular a sinusoidal voltage, for example the mains voltage.
  • the figure 1 represents an example of an optoelectronic circuit 10 comprising input terminals IN 1 and IN 2 between which an AC voltage V IN is applied.
  • the optoelectronic circuit 10 further comprises a rectifying circuit 12 comprising a diode bridge 14, receiving the voltage V IN and providing a rectified voltage V ALIM which supplies N sets of elementary light-emitting diodes, called global light-emitting diodes D i , where i is a whole number ranging from 1 to N.
  • the elementary light emitting diodes of each global light emitting diode D i are preferably in series.
  • the optoelectronic circuit 10 comprises a current source 22, one terminal of which is connected to the node A 2 and the other terminal of which is connected to a node A 3 .
  • the circuit 10 comprises a device 24 for switching the global light-emitting diodes D i , i ranging from 1 to N.
  • the switching device 24 makes it possible to progressively increase the number of global light-emitting diodes receiving the supply voltage V ALIM during an increasing phase of the supply voltage V ALIM and gradually reduce the number of global light emitting diodes receiving the supply voltage V ALIM during a decreasing phase of the supply voltage V ALIM . This makes it possible to reduce the duration during which no light is emitted by the optoelectronic circuit 10.
  • the device 24 comprises N controllable switches SW 1 to SWN.
  • Each switch SW i , i ranging from 1 to N, is mounted between the node A 3 and the cathode of the global light emitting diode D i and is controlled by a control module 26 as a function of signals provided by a sensor 28.
  • the order of closing and opening of the switches SW i is fixed by the structure of the optoelectronic circuit 10 and is repeated for each cycle of the supply voltage V ALIM .
  • the figure 2 is a timing diagram of the supply voltage V ALIM in the case where the alternating voltage V IN corresponds to a sinusoidal voltage and for an example in which the optoelectronic circuit 10 comprises four global light-emitting diodes D 1 , D 2 , D 3 and D 4 .
  • the respective emission phases P 1 , P 2 , P 3 and P 4 of the global light emitting diodes D 1 , D 2 , D 3 and D 4 are represented schematically.
  • the conduction time of the global light-emitting diode D 4 is much shorter than that of the global light-emitting diode D 1 .
  • a disadvantage of the optoelectronic circuit 10 is that, according to the configuration of the optoelectronic circuit 10, an observer can perceive an inhomogeneity of the light power emitted by the optoelectronic circuit 10, especially when the global light emitting diodes are distant from each other.
  • the figure 3 represents, partially and schematically, a top view of the optoelectronic circuit 10 comprising a zone 30 in which are formed the global light emitting diodes D 1 to D 4 and a zone 32 in which are formed the other elements of the optoelectronic circuit 10.
  • the global light emitting diodes D 1 to D 4 are substantially aligned and arranged next to each other.
  • an observer can perceive, in particular when the global light-emitting diodes are large or spaced apart, a light power emitted by the area 30 of the optoelectronic circuit 10 which is larger on the side of the global light-emitting diode D 1 , whose light emission duration is the largest, that the side of the global light emitting diode D 4 , whose light emission time is the lowest.
  • An object of an embodiment is to overcome all or part of the disadvantages of the optoelectronic circuits described above comprising global light emitting diodes and a switching device of light emitting diodes.
  • Another object of an embodiment is to improve the homogeneity of light emission by the optoelectronic circuit.
  • Another object of an embodiment is that the number of elementary light-emitting diodes of each global light-emitting diode of the optoelectronic circuit can be modified simply.
  • an embodiment provides an optoelectronic circuit comprising series-connected assemblies of electroluminescent diodes and a control module of said sets, the light-emitting diode assemblies being arranged on a support and being distributed on a succession of elementary circuits aligned and located on the support, each elementary circuit comprising at least one light-emitting diode of each set.
  • each set comprises groups, connected in parallel, of light-emitting diodes.
  • each elementary circuit comprises the light-emitting diodes of at least one of the groups of said set.
  • each elementary circuit is divided into circuit segments, and, for each group, the light emitting diodes of said group are distributed over all the circuit segments.
  • the circuit segments are aligned.
  • each elementary circuit further comprises a current limiting circuit.
  • the current limiting circuits are connected in parallel.
  • each current limiting circuit comprises a resistor.
  • the same elements have been designated by the same references in the various figures and, in addition, the various figures are not drawn to scale.
  • the terms “substantially”, “about” and “of the order of” mean “to within 10%”.
  • the term “connected” is used to designate a direct electrical connection, without intermediate electronic component, for example by means of a conductive track, and the term “coupled” or the term “connected”, to designate either a direct electrical connection (meaning “connected") or a connection via one or more intermediate components (resistor, capacitor, etc.).
  • the global light-emitting diodes are made in a modular manner and are distributed according to several light-emitting diode modules, called optical modules or optical circuits thereafter, connected to each other.
  • the elementary light-emitting diodes of each global light-emitting diode are distributed on each optical module.
  • the optical modules all have the same structure. This advantageously makes it possible to easily add an optical module to the optoelectronic circuit or to easily remove an optical module from the optoelectronic circuit.
  • the elementary light-emitting diodes are, for example, planar light-emitting diodes, each comprising a stack of layers resting on a plane face, of which at least one active layer adapted to emit light.
  • the elementary light-emitting diodes are, for example, electroluminescent diodes formed from three-dimensional semiconductor elements, in particular microwires, nanowires or pyramids, comprising, for example, a semiconductor material based on a compound comprising predominantly at least one group III element and a group V element (For example gallium nitride GaN), hereinafter called compound III-V, or comprising predominantly at least one group II element and a group VI element (for example zinc oxide ZnO), called by the compound sequence II-VI.
  • Each three-dimensional semiconductor element is covered with at least one active layer adapted to emit light.
  • the figure 4 represents an embodiment of an optoelectronic circuit 40.
  • the elements common with the optoelectronic circuit 10 are designated by the same references.
  • the optoelectronic circuit 40 comprises the rectifier circuit 12, the current source 22, the control module 26, the sensor 28 and the switches SW 1 to SW N which are distributed in a module 0 , called the control module by the after.
  • the elementary light-emitting diodes which form each global light-emitting diode D i , i ranging from 1 to N, are distributed over K optical modules, K being an integer greater than or equal to 2, for example between 2 and 100.
  • figure 4 four optical modules Module 1 , Module 2 , Module 3 and Module 4 are shown.
  • the elementary light-emitting diodes of each global light-emitting diode D i are distributed in K groups D i, j of elementary light-emitting diodes, j being an integer ranging from 1 to K, each group D i, j belonging to the optical module Module j .
  • the groups D i, j , j varying from 1 to K are connected in parallel for each global light emitting diode D i .
  • the elementary light-emitting diodes of each group D i, j are connected in series.
  • Each optical module Module j comprises input nodes IN i, j and output nodes OUT i, j where i is an integer varying from 1 to N + 3 in the present embodiment, for example from 4 to 103.
  • the optical modules Module j all have the same number of input nodes IN i, j and, for each optical module Module j , the number of input nodes IN i, j is equal to the number of output nodes OUT i, j .
  • the nodes IN i, j and OUT i, j are connected to the anode of the group D i, j , for i varying from 1 to N.
  • Module 0 control module further includes output nodes OUT i, 0 , i ranging from 1 to N + 3 in the present embodiment.
  • the output node OUT 1.0 is connected to the node A 1 and the output node OUT N + 3.0 is connected to the node A 2 .
  • the optical modules Module 1 to Module K are identical.
  • the modules are connected successively to each other.
  • the input nodes IN i, 1 of the first optical module Module 1 of the succession of optical modules are connected to the output nodes OUT i, 0 of the module control module 0 and the output nodes OUT i, j of each optical module Module j , j varying from 1 to K, are connected to the input nodes IN i, j + 1 of the following optical module Module j + 1 .
  • the addition of an additional optical module to the succession of optical modules can, advantageously, be achieved in a simple manner.
  • the addition of an additional optical module to the optoelectronic circuit 40 causes the addition of elementary light-emitting diodes to each global light-emitting diode D i .
  • V ALIM supply voltage
  • the light emission of each global light-emitting diode is thus distributed on each optical module.
  • each Module module j further comprises a current limiting circuit R j .
  • the circuit R j may correspond to a resistor.
  • the nodes IN N + 2, j and OUT N + 2, j are connected to a terminal of the current limiting circuit R j and the nodes IN N + 3, j and OUT N + 3, j are connected to the other terminal of the current limiting circuit R j .
  • the current limiting circuits R 1 to R K are then connected in parallel.
  • the current source 22 may be of resistive nature. In this case, the resistors R 1 to R K can play the role of the current source and be connected in parallel between the nodes A 2 and A 3 .
  • the current source 22 is an active current source, notably comprising metal oxide gate field effect transistors or MOS transistors.
  • the voltage across the resistors R 1 to R K connected in parallel can be used by the current source 22 to adapt the intensity of the current I CS .
  • the resistance of the additional optical module is connected in parallel across the resistors of the other optical modules. This can cause a change in the intensity of the current I CS so as to take account of the presence of the additional optical module.
  • each module Module 0 to Module 1 corresponds to a separate integrated circuit chip, the integrated circuit chips being mounted on a printed circuit to be connected to each other.
  • several optical modules are formed on the same integrated circuit chip.
  • the modules Module 0 to Module 1 are formed on the same integrated circuit chip. The modules are preferably aligned to form a module strip.
  • the figure 5 illustrates an embodiment of a method of manufacturing an optoelectronic circuit similar to the optoelectronic circuit 40.
  • a first optoelectronic circuit 50 is formed on a support 52 and comprises successive series of optical modules separated by a control module.
  • the optical modules and the control modules may have the structures described above in connection with the figure 4 .
  • the series of optical modules may comprise the same number of optical modules or comprise different numbers of optical modules.
  • the optoelectronic circuit 50 successively comprises, from the left to the right, a Module 0 control module, three successive optical modules Module 1 , Module 2 , Module 3 , a module control module ' 0 and two successive optical modules Module' 1 and Module ' 2 .
  • the groups of elementary light-emitting diodes D i, j are represented by rectangles, the resistance R j by a hatched rectangle and the connections between modules by horizontal lines in dashed lines.
  • the repetition frequency of the Module 0 control modules depends on the maximum permissible power of the switches of the Module 0 control module. According to one embodiment, when a Module 0 control module is located between two optical modules, the input nodes IN 1 and IN 2 of this control module are respectively connected to the output nodes OUT 1, K and OUT N + 3, K of the above optical module.
  • the Module 0 control modules have the same structure which can be that represented in FIG. figure 4 .
  • only one of the Module 0 control modules comprises the rectifier circuit 12, the other Module ' 0 control modules not comprising the rectifier circuit 12 and having their input node IN 1 directly connected to the node A 1 and their input node IN 2 directly connected to the node A 2 .
  • none of the Module 0 control modules includes the rectifier circuit 12, the rectifier circuit being provided on a separate circuit if its use is necessary according to the intended application.
  • Optoelectronic circuits can be produced from the optoelectronic circuit 50 by cutting out the optoelectronic circuit 50.
  • the optoelectronic circuit 55 shown in FIG. figure 5 can be obtained by cutting the optoelectronic circuit 50 at the vertical line 56 and the optoelectronic circuit 57 shown below in figure 5 can be obtained by cutting the optoelectronic circuit at the vertical line 58.
  • the modules are arranged one after the other in the form of a band so that the cutting of the optoelectronic circuit 50 is facilitated.
  • the Figures 6 and 7 represent embodiments of groups D 1, j to D N, j of light-emitting diodes of an optical module Module j .
  • Each group of elementary light-emitting diodes D 1, j comprises a number M of LED elementary light-emitting diodes.
  • the M * N elementary light-emitting diodes are divided into an integer number P of segments Seg q, j , where q is an integer ranging from 1 to P, each segment Seg q, j comprising an elementary light-emitting diode of each group of elementary light-emitting diodes D 1, j to D N, j .
  • each elementary light-emitting diode is schematically represented by an LED square containing the electrical symbol of a light-emitting diode.
  • conductive traces of a first metallization level are represented by single-hatched strips 60 and conductive tracks of a metallization level higher than the first level by double-hatched strips 62.
  • Each vertical band 62 is extended by a circle 64 which corresponds to the connection (for example a via) connecting the conductive track 62 to one of the conductive tracks 60.
  • each module Module j comprises four groups D i, j , and each group comprises three diodes LED elemental electroluminescent elements in three segments Seg 1, j , Seg 2, j and Seg 3, j .
  • the elementary LEDs of group D 1 were surrounded by a dashed line and the LED elementary LEDs of group D 2, j , were surrounded by a dashed line.
  • the arrangement of the LED elementary LEDs is identical for each segment Seg q, j .
  • Each group D 1, j to D N, j comprises at least one elementary light emitting diode Seg q, j .
  • the arrangement of the conductive tracks 60, 62 of the intermediate segments Seg q, j , q varying from 2 to P-1 is identical and the arrangement of the conductive tracks 60, 62 of the first segment Seg 1, j and the last segment Seg P, j is different from the arrangement of the conductive tracks 60, 62 of the intermediate segments Seg 2, j to Seg P-1, j .
  • the LED elementary LEDs of each group D 1, j to D N, j are connected in series and the groups D 1, j to D N, j are connected in series.
  • the LED elementary LEDs are aligned.
  • the first elementary light-emitting diode belongs to the first group D 1, j
  • the second elementary light-emitting diode belongs to the second group D 2, j and so on.
  • the LED elementary LEDs are arranged at the corners of a square, the elementary light-emitting diode located at the same corner for each segment belonging to the same group.

Landscapes

  • Led Devices (AREA)

Description

  • La présente demande de brevet revendique la priorité de la demande de brevet français FR15/63433 qui sera considérée comme faisant partie intégrante de la présente description.
    • Domaine
  • La présente description concerne un circuit optoélectronique, notamment un circuit optoélectronique comprenant des diodes électroluminescentes.
    • Exposé de l'art antérieur
  • Pour certaines applications, il est connu d'activer successivement des ensembles de diodes électroluminescentes d'un circuit optoélectronique. Un exemple concerne l'alimentation d'un circuit optoélectronique comprenant des diodes électroluminescentes avec une tension alternative, notamment une tension sinusoïdale, par exemple la tension du secteur.
  • La figure 1 représente un exemple de circuit optoélectronique 10 comprenant des bornes d'entrée IN1 et IN2 entre lesquelles est appliquée une tension alternative VIN. Le circuit optoélectronique 10 comprend, en outre, un circuit redresseur 12 comportant un pont de diodes 14, recevant la tension VIN et fournissant une tension VALIM redressée qui alimente N ensembles de diodes électroluminescentes élémentaires, appelés diodes électroluminescentes globales Di, où i est un nombre entier variant de 1 à N. Les diodes électroluminescentes élémentaires de chaque diode électroluminescente globale Di sont de préférence en série.
  • Le circuit optoélectronique 10 comprend une source de courant 22 dont une borne est reliée au noeud A2 et dont l'autre borne est reliée à un noeud A3. Le circuit 10 comprend un dispositif 24 de commutation des diodes électroluminescentes globales Di, i variant de 1 à N. Le dispositif de commutation 24 permet d'augmenter progressivement le nombre de diodes électroluminescentes globales recevant la tension d'alimentation VALIM lors d'une phase croissante de la tension d'alimentation VALIM et de diminuer progressivement le nombre de diodes électroluminescentes globales recevant la tension d'alimentation VALIM lors d'une phase décroissante de la tension d'alimentation VALIM. Ceci permet de réduire la durée pendant laquelle aucune lumière n'est émise par le circuit optoélectronique 10. A titre d'exemple, le dispositif 24 comprend N interrupteurs commandables SW1 à SWN. Chaque interrupteur SWi, i variant de 1 à N, est monté entre le noeud A3 et la cathode de la diode électroluminescente globale Di et est commandé par un module de commande 26 en fonction de signaux fournis par un capteur 28.
  • L'ordre de fermeture et d'ouverture des interrupteurs SWi est fixé par la structure du circuit optoélectronique 10 et se répète pour chaque cycle de la tension d'alimentation VALIM.
  • La figure 2 est un chronogramme de la tension d'alimentation VALIM dans le cas où la tension alternative VIN correspond à une tension sinusoïdale et pour un exemple dans lequel le circuit optoélectronique 10 comprend quatre diodes électroluminescentes globales D1, D2, D3 et D4. En figure 2, on a représenté, de façon schématique, les phases d'émission P1, P2, P3 et P4 respectives des diodes électroluminescentes globales D1, D2, D3 et D4. Ainsi la durée de conduction de la diode électroluminescente globale D4 est beaucoup plus courte que celle de la diode électroluminescente globale D1.
  • Un inconvénient du circuit optoélectronique 10 est que, selon la configuration du circuit optoélectronique 10, un observateur peut percevoir une inhomogénéité de la puissance lumineuse émise par le circuit optoélectronique 10, notamment lorsque les diodes électroluminescentes globales sont éloignées les unes des autres.
  • La figure 3 représente, de façon partielle et schématique, une vue de dessus du circuit optoélectronique 10 comprenant une zone 30 dans laquelle sont réalisées les diodes électroluminescentes globales D1 à D4 et une zone 32 dans laquelle sont réalisés les autres éléments du circuit optoélectronique 10. A titre d'exemple, les diodes électroluminescentes globales D1 à D4 sont sensiblement alignées et disposées à côté les unes des autres. Dans cet exemple d'agencement, un observateur peut percevoir, en particulier lorsque les diodes électroluminescentes globales sont de grandes dimensions ou espacées, une puissance lumineuse émise par la zone 30 du circuit optoélectronique 10 qui est plus importante du côté de la diode électroluminescente globale D1, dont la durée d'émission de lumière est la plus grande, que du côté de la diode électroluminescente globale D4, dont la durée d'émission de lumière est la plus faible.
  • Le document US2008265795A1 décrit un circuit selon le préambule de la revendication 1.
    • Résumé
  • Un objet d'un mode de réalisation est de pallier tout ou partie des inconvénients des circuits optoélectroniques décrits précédemment comprenant des diodes électroluminescentes globales et un dispositif de commutation des diodes électroluminescentes.
  • Un autre objet d'un mode de réalisation est d'améliorer l'homogénéité d'émission de lumière par le circuit optoélectronique.
  • Un autre objet d'un mode de réalisation est que le nombre de diodes électroluminescentes élémentaires de chaque diode électroluminescente globale du circuit optoélectronique peut être modifié de façon simple.
  • Ainsi, un mode de réalisation prévoit un circuit optoélectronique comprenant des ensembles, montés en série, de diodes électroluminescentes et un module de commande desdits ensembles, les ensembles de diodes électroluminescentes étant disposés sur un support et étant répartis sur une succession de circuits élémentaires alignés et situés sur le support, chaque circuit élémentaire comprenant au moins une diode électroluminescente de chaque ensemble.
  • Selon un mode de réalisation, chaque ensemble comprend des groupes, montés en parallèle, de diodes électroluminescentes.
  • Selon un mode de réalisation, pour chaque ensemble, chaque circuit élémentaire comprend les diodes électroluminescentes d'au moins l'un des groupes dudit ensemble.
  • Selon un mode de réalisation, chaque circuit élémentaire est divisé en segments de circuit, et, pour chaque groupe, les diodes électroluminescentes dudit groupe sont réparties sur tous les segments de circuit.
  • Selon un mode de réalisation, les segments de circuit sont alignés.
  • Selon un mode de réalisation, chaque circuit élémentaire comprend, en outre, un circuit de limitation de courant.
  • Selon un mode de réalisation, les circuits de limitation de courant sont montés en parallèle.
  • Selon un mode de réalisation, chaque circuit de limitation de courant comprend une résistance.
  • Selon un mode de réalisation, le circuit optoélectronique comprend au moins de façon alignée sur le support successivement :
    • le module de commande ; et
    • lesdits ensembles de diodes électroluminescentes répartis sur ladite succession de circuits élémentaires.
  • Selon un mode de réalisation, le circuit optoélectronique comprend, en outre :
    • un module de commande supplémentaire ; et
    • des ensembles supplémentaires de diodes électroluminescentes répartis sur une succession supplémentaire de circuits élémentaires situés sur des parties successives et alignées du support, chaque circuit élémentaire de la succession supplémentaire comprenant au moins une diode électroluminescente de chaque ensemble supplémentaire.
  • Un autre mode de réalisation prévoit un procédé de fabrication du circuit optoélectronique comprenant les étapes suivantes :
    • fabriquer un circuit optoélectronique initial comprenant les ensembles de diodes électroluminescentes montés en série et le module de commande desdits ensembles et comprenant, en outre, des ensembles supplémentaires de diodes électroluminescentes répartis sur une succession supplémentaire de circuits élémentaires alignés, situés sur le support, chaque circuit élémentaire de la succession supplémentaire comprenant au moins une diode électroluminescente de chaque ensemble supplémentaire ; et
    • découper le circuit optoélectronique initial pour retirer les ensembles supplémentaires.
    Brève description des dessins
  • Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
    • la figure 1, décrite précédemment, est un schéma électrique d'un exemple d'un circuit optoélectronique comprenant des diodes électroluminescentes ;
    • la figure 2, décrite précédemment, est un chronogramme représentant les phases d'émission de lumière des diodes électroluminescentes du circuit optoélectronique de la figure 1 ;
    • la figure 3, décrite précédemment, est une vue de dessus, partielle et schématique, d'un exemple d'agencement des éléments du circuit optoélectronique de la figure 1 ;
    • la figure 4 est un schéma électrique d'un mode de réalisation d'un circuit optoélectronique comprenant des diodes électroluminescentes ;
    • la figure 5 illustre une étape d'un mode de réalisation d'un procédé de fabrication du circuit optoélectronique de la figure 4 ; et
    • les figures 6 et 7 sont des schémas électriques de modes de réalisation d'une partie du circuit optoélectronique de la figure 4.
    Description détaillée
  • Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Dans la suite de la description, sauf indication contraire, les termes "sensiblement", "environ" et "de l'ordre de" signifient "à 10 % près". Par ailleurs, dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une piste conductrice, et le terme "couplé" ou le terme "relié", pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants intermédiaires (résistance, condensateur, etc.).
  • Selon un mode de réalisation, les diodes électroluminescentes globales sont réalisées de façon modulaire et sont réparties selon plusieurs modules de diodes électroluminescentes, appelés modules optiques ou circuits optiques par la suite, reliés les uns aux autres. Selon un mode de réalisation, les diodes électroluminescentes élémentaires de chaque diode électroluminescente globale sont réparties sur chaque module optique. Selon un mode de réalisation, les modules optiques ont tous la même structure. Ceci permet de façon avantageuse d'ajouter facilement un module optique au circuit optoélectronique ou de retirer facilement un module optique du circuit optoélectronique.
  • Les diodes électroluminescentes élémentaires sont, par exemple, des diodes électroluminescentes planes, comprenant chacune un empilement de couches reposant sur une face plane, dont au moins une couche active adaptée à émettre de la lumière. Les diodes électroluminescentes élémentaires sont, par exemple, des diodes électroluminescentes formées à partir d'éléments semiconducteurs tridimensionnels, notamment des microfils, des nanofils ou des pyramides, comprenant, par exemple, un matériau semiconducteur à base d'un composé comportant majoritairement au moins un élément du groupe III et un élément du groupe V (par exemple du nitrure de gallium GaN), appelé par la suite composé III-V, ou comportant majoritairement au moins un élément du groupe II et un élément du groupe VI (par exemple de l'oxyde de zinc ZnO), appelé par la suite composé II-VI. Chaque élément semiconducteur tridimensionnel est recouvert d'au moins une couche active adaptée à émettre de la lumière.
  • La figure 4 représente un mode de réalisation d'un circuit optoélectronique 40. Les éléments communs avec le circuit optoélectronique 10 sont désignés par les mêmes références. En particulier, le circuit optoélectronique 40 comprend le circuit redresseur 12, la source de courant 22, le module de commande 26, le capteur 28 et les interrupteurs SW1 à SWN qui sont répartis dans un module0, appelé module de commande par la suite. Les diodes électroluminescentes élémentaires qui forment chaque diode électroluminescente globale Di, i variant de 1 à N, sont réparties sur K modules optiques, K étant un nombre entier supérieur ou égal à 2, par exemple compris entre 2 et 100. En figure 4, quatre modules optiques Module1, Module2, Module3 et Module4 sont représentés. Plus précisément, les diodes électroluminescentes élémentaires de chaque diode électroluminescente globale Di sont réparties en K groupes Di,j de diodes électroluminescentes élémentaires, j étant un nombre entier variant de 1 à K, chaque groupe Di,j appartenant au module optique Modulej. Selon un mode de réalisation, les groupes Di,j, j variant de 1 à K, sont montés en parallèle pour chaque diode électroluminescente globale Di. Selon un mode de réalisation, les diodes électroluminescentes élémentaires de chaque groupe Di,j sont montées en série.
  • Chaque module optique Modulej comprend des noeuds d'entrée INi,j et des noeuds de sortie OUTi,j où i est un nombre entier variant de 1 à N+3 dans le présent mode de réalisation, par exemple de 4 à 103. De préférence, les modules optiques Modulej ont tous le même nombre de noeuds d'entrée INi,j et, pour chaque module optique Modulej, le nombre de noeuds d'entrée INi,j est égal au nombre de noeuds de sortie OUTi,j. Les noeuds INi,j et OUTi,j sont connectés à l'anode du groupe Di,j, pour i variant de 1 à N. Les noeuds INN+1,j et OUTN+1,j sont connectés à la cathode du groupe DN,j. Le module de commande Module0 comprend, en outre, des noeuds de sortie OUTi,0, i variant de 1 à N+3 dans le présent mode de réalisation. Le noeud de sortie OUT1,0 est connecté au noeud A1 et le noeud de sortie OUTN+3,0 est connecté au noeud A2.
  • Selon un mode de réalisation, les modules optiques Module1 à ModuleK sont identiques. Les modules sont connectés successivement les uns aux autres. Les noeuds d'entrée INi,1 du premier module optique Module1 de la succession de modules optiques sont connectés aux noeuds de sortie OUTi,0 du module de commande Module0 et les noeuds de sortie OUTi,j de chaque module optique Modulej, j variant de 1 à K, sont connectés aux noeuds d'entrée INi,j+1 du module optique suivant Modulej+1. L'ajout d'un module optique supplémentaire à la succession de modules optiques peut, de façon avantageuse, être réalisé de façon simple.
  • Comme les diodes électroluminescentes élémentaires de chaque diode électroluminescente globale Di sont distribuées sur chaque module Modulej, l'ajout d'un module optique supplémentaire au circuit optoélectronique 40 entraîne l'ajout de diodes électroluminescentes élémentaires à chaque diode électroluminescente globale Di. Au cours d'un cycle de variation de la tension d'alimentation VALIM, lorsqu'une diode électroluminescente globale devient passante, ceci correspond à l'émission de lumière de toutes les diodes électroluminescentes élémentaires de la diode électroluminescente globale et donc de diodes électroluminescentes élémentaires appartenant au module optique supplémentaire. L'émission de lumière de chaque diode électroluminescente globale est ainsi répartie sur chaque module optique.
  • Selon un mode de réalisation, chaque module Modulej comprend, en outre, un circuit Rj de limitation de courant. A titre d'exemple, le circuit Rj peut correspondre à une résistance. Selon un mode de réalisation, les noeuds INN+2,j et OUTN+2,j sont connectés à une borne du circuit de limitation de courant Rj et les noeuds INN+3,j et OUTN+3,j sont connectés à l'autre borne du circuit de limitation de courant Rj. Les circuits de limitation de courant R1 à RK sont alors montés en parallèle. Selon un mode de réalisation, la source de courant 22 peut être de nature résistive. Dans ce cas, les résistances R1 à RK peuvent jouer le rôle de la source de courant et être connectées en parallèle entre les noeuds A2 et A3. Selon un autre mode de réalisation, la source de courant 22 est une source de courant active, comprenant notamment des transistors à effet de champ à grille métal-oxyde ou transistors MOS. La tension aux bornes des résistances R1 à RK montées en parallèle peut être utilisée par la source de courant 22 pour adapter l'intensité du courant ICS. Lorsqu'un module optique supplémentaire est ajouté, la résistance du module optique supplémentaire est montée en parallèle aux bornes des résistances des autres modules optiques. Ceci peut entraîner une modification de l'intensité du courant ICS de façon à tenir compte de la présence du module optique supplémentaire.
  • Selon un mode de réalisation, chaque module Module0 à Module1 correspond à une puce de circuit intégré distincte, les puces de circuit intégré étant montées sur un circuit imprimé pour être reliées les unes aux autres. Selon un mode de réalisation, plusieurs modules optiques sont formés sur une même puce de circuit intégré. Selon un autre mode de réalisation, les modules Module0 à Module1 sont formés sur une même puce de circuit intégré. Les modules sont de préférence alignés pour former une bande de modules.
  • La figure 5 illustre un mode de réalisation d'un procédé de fabrication d'un circuit optoélectronique analogue au circuit optoélectronique 40.
  • Dans ce mode de réalisation, un premier circuit optoélectronique 50 est réalisé sur un support 52 et comprend des séries de modules optiques successifs séparés par un module de commande. Les modules optiques et les modules de commande peuvent avoir les structures décrites précédemment en relation avec la figure 4. Les séries de modules optiques peuvent comprendre le même nombre de modules optiques ou comprendre des nombres différents de modules optiques.
  • A titre d'exemple, en haut de la figure 5, le circuit optoélectronique 50 comprend successivement, de la gauche vers la droite, un module de commande Module0, trois modules optiques successifs Module1, Module2, Module3, un module de commande Module'0 et deux modules optiques successifs Module'1 et Module'2. Sur la figure 5, on a représenté de façon schématique, pour chaque module, les groupes de diodes électroluminescentes élémentaires Di,j par des rectangles, la résistance Rj par un rectangle hachuré et les connexions entre modules par des lignes horizontales en traits pointillés.
  • La fréquence de répétition des modules de commande Module0 dépend de la puissance maximale admissible par les interrupteurs du module de commande Module0. Selon un mode de réalisation, lorsqu'un module de commande Module0 est situé entre deux modules optiques, les noeuds d'entrée IN1 et IN2 de ce module de commande sont connectés respectivement aux noeuds de sortie OUT1,K et OUTN+3,K du module optique qui précède.
  • Selon un mode de réalisation, les modules de commande Module0 ont la même structure qui peut être celle représentée en figure 4. Selon un autre mode de réalisation, seul l'un des modules de commande Module0 comprend le circuit redresseur 12, les autres modules de commande Module'0 ne comprenant pas le circuit redresseur 12 et ayant leur noeud d'entrée IN1 directement connecté au noeud A1 et leur noeud d'entrée IN2 directement connecté au noeud A2. Selon un autre mode de réalisation, aucun des modules de commande Module0 ne comprend le circuit redresseur 12, le circuit redresseur étant prévu sur un circuit distinct si son utilisation est nécessaire selon l'application envisagée.
  • Des circuits optoélectroniques peuvent être fabriqués à partir du circuit optoélectronique 50 par découpage du circuit optoélectronique 50. A titre d'exemple, le circuit optoélectronique 55 représenté au milieu en figure 5 peut être obtenu en découpant le circuit optoélectronique 50 au niveau du trait vertical 56 et le circuit optoélectronique 57 représenté en bas en figure 5 peut être obtenu en découpant le circuit optoélectronique au niveau du trait vertical 58.
  • De façon avantageuse, les modules sont disposés l'un à la suite de l'autre sous la forme d'une bande de sorte que la découpe du circuit optoélectronique 50 est facilitée.
  • Les figures 6 et 7 représentent des modes de réalisation des groupes D1,j à DN,j de diodes électroluminescentes d'un module optique Modulej. Chaque groupe de diodes électroluminescentes élémentaires D1,j comprend un nombre M de diodes électroluminescentes élémentaires LED. Pour chaque module Modulej, les M∗N diodes électroluminescentes élémentaires se répartissent en un nombre entier P de segments Segq,j, où q est un nombre entier variant de 1 à P, chaque segment Segq,j comprenant une diode électroluminescente élémentaire de chaque groupe de diodes électroluminescentes élémentaires D1,j à DN,j.
  • Sur les figures 6 et 7, on a représenté de façon schématique chaque diode électroluminescente élémentaire par un carré LED contenant le symbole électrique d'une diode électroluminescente. On a, en outre, représenté des pistes conductrices d'un premier niveau de métallisation par des bandes 60 à hachures simples et des pistes conductrices d'un niveau de métallisation supérieur au premier niveau par des bandes 62 à hachures doubles. Chaque bande verticale 62 se prolonge par un cercle 64 qui correspond à la connexion (par exemple un via) reliant la piste conductrice 62 à l'une des pistes conductrices 60. A titre d'exemple, sur les figures 6 et 7, chaque module Modulej comprend quatre groupes Di,j, et chaque groupe comprend trois diodes électroluminescentes élémentaires LED réparties sur trois segments Seg1,j, Seg2,j et Seg3,j. Sur les figures 6 et 7, on a entouré par une ligne tiretée les diodes électroluminescentes élémentaires LED du groupe D1,j et on a entouré par une ligne en pointillés les diodes électroluminescentes élémentaires LED du groupe D2,j.
  • Selon un mode de réalisation, l'agencement des diodes électroluminescentes élémentaires LED est identique pour chaque segment Segq,j. Chaque groupe D1,j à DN,j comprend au moins une diode électroluminescente élémentaire par segment Segq,j. Selon un mode de réalisation, l'agencement des pistes conductrices 60, 62 des segments intermédiaires Segq,j, q variant de 2 à P-1, est identique et l'agencement des pistes conductrices 60, 62 du premier segment Seg1,j et du dernier segment SegP,j est différent de l'agencement des pistes conductrices 60, 62 des segments intermédiaires Seg2,j à SegP-1,j.
  • Sur les figures 6 et 7, les diodes électroluminescentes élémentaires LED de chaque groupe D1,j à DN,j sont montées en série et les groupes D1,j à DN,j sont montés en série. Dans le mode de réalisation représenté en figure 6, les diodes électroluminescentes élémentaires LED sont alignées. Pour chaque segment Seg1,j à Seg3,j, la première diode électroluminescente élémentaire appartient au premier groupe D1,j, la deuxième diode électroluminescente élémentaire appartient au deuxième groupe D2,j et ainsi de suite. Dans le mode de réalisation représenté en figure 7, pour chaque segment Seg1,j à Seg3,j, les diodes électroluminescentes élémentaires LED sont disposées aux coins d'un carré, la diode électroluminescente élémentaire située au même coin pour chaque segment appartenant au même groupe.
  • Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que dans les modes de réalisation décrits précédemment, les diodes électroluminescentes élémentaires de chaque groupe soient en série, la connexion de ces diodes électroluminescentes élémentaires peut être différente, par exemple des paires, montées en série, de diodes électroluminescentes élémentaires montées en parallèle.

Claims (11)

  1. Circuit optoélectronique (40) comprenant des ensembles (Di), connectés en série, de diodes électroluminescentes (LED) et un module de commande (Module0) desdits ensembles, caractérisé en ce que les ensembles de diodes électroluminescentes sont disposés sur un support (52) et sont répartis sur une succession de circuits élémentaires (Modulej) alignés et situés sur le support, chaque circuit élémentaire comprenant au moins une diode électroluminescente de chaque ensemble.
  2. Circuit optoélectronique selon la revendication 1, dans lequel chaque ensemble (Di) comprend des groupes (Di,1, Di,2), connectés en parallèle, de diodes électroluminescentes.
  3. Circuit optoélectronique selon la revendication 2, dans lequel, pour chaque ensemble (Di), chaque circuit élémentaire (Modulej) comprend les diodes électroluminescentes (LED) d'au moins l'un des groupes dudit ensemble.
  4. Circuit optoélectronique selon la revendication 3, dans lequel chaque circuit élémentaire (Modulej) est divisé en segments de circuit (Seg1,j, Seg2,j, Seg3,j), et dans lequel, pour chaque groupe (D1,j, DN,j), les diodes électroluminescentes (LED) dudit groupe sont réparties sur tous les segments de circuit.
  5. Circuit optoélectronique selon la revendication 4, dans lequel les segments de circuit (Seg1,j, Seg2,j, Seg3,j) sont alignés.
  6. Circuit optoélectronique selon l'une quelconque des revendications 1 à 5, dans lequel chaque circuit élémentaire (Modulej) comprend, en outre, un circuit de limitation de courant (Rj).
  7. Circuit optoélectronique selon la revendication 6, dans lequel les circuits de limitation de courant (Rj) sont connectés en parallèle.
  8. Circuit optoélectronique selon la revendication 6 ou 7, dans lequel chaque circuit de limitation de courant (Rj) comprend une résistance.
  9. Circuit optoélectronique selon l'une quelconque des revendications 1 à 8, comprenant au moins de façon alignée sur le support (52) successivement :
    le module de commande (Module0) ; et
    lesdits ensembles de diodes électroluminescentes répartis sur ladite succession de circuits élémentaires (Module1, Module2, Module3).
  10. Circuit optoélectronique selon la revendication 9, comprenant, en outre :
    un module de commande supplémentaire (Module'0) ; et
    des ensembles supplémentaires de diodes électroluminescentes répartis sur une succession supplémentaire de circuits élémentaires (Module'1, Module'2) situés sur des parties successives et alignées du support, chaque circuit élémentaire de la succession supplémentaire comprenant au moins une diode électroluminescente de chaque ensemble supplémentaire.
  11. Procédé de fabrication du circuit optoélectronique selon l'une quelconque des revendications 1 à 10, comprenant les étapes suivantes :
    fabriquer un circuit optoélectronique (50) initial comprenant les ensembles de diodes électroluminescentes connectés en série et le module de commande desdits ensembles et comprenant, en outre, des ensembles supplémentaires de diodes électroluminescentes répartis sur une succession supplémentaire de circuits élémentaires alignés, situés sur le support, chaque circuit élémentaire de la succession supplémentaire comprenant au moins une diode électroluminescente de chaque ensemble supplémentaire ; et
    découper le circuit optoélectronique initial pour retirer les ensembles supplémentaires.
EP16829294.4A 2015-12-29 2016-12-28 Circuit optoélectronique à diodes électroluminescentes Not-in-force EP3398408B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1563433A FR3046294A1 (fr) 2015-12-29 2015-12-29 Circuit optoelectronique a diodes electroluminescentes
PCT/FR2016/053675 WO2017115049A1 (fr) 2015-12-29 2016-12-28 Circuit optoelectronique a diodes electroluminescentes

Publications (2)

Publication Number Publication Date
EP3398408A1 EP3398408A1 (fr) 2018-11-07
EP3398408B1 true EP3398408B1 (fr) 2019-10-09

Family

ID=55759753

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16829294.4A Not-in-force EP3398408B1 (fr) 2015-12-29 2016-12-28 Circuit optoélectronique à diodes électroluminescentes

Country Status (4)

Country Link
US (1) US20190342956A1 (fr)
EP (1) EP3398408B1 (fr)
FR (1) FR3046294A1 (fr)
WO (1) WO2017115049A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040233145A1 (en) * 2003-05-19 2004-11-25 Add Microtech Corp. LED driving device
US20080265795A1 (en) * 2005-12-14 2008-10-30 Koninklijke Philips Electronics, N.V. Circuit-Arrangement for Modulating an Led and Method for Operating Same
US20110080101A1 (en) * 2009-10-02 2011-04-07 Optromax Electronics Co., Ltd Electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899651B2 (ja) * 2006-06-07 2012-03-21 ソニー株式会社 発光ダイオード点灯回路、照明装置及び液晶表示装置
US8159454B2 (en) * 2007-04-24 2012-04-17 Koninklijke Philips Electronics N.V. LED string driver with shift register and level shifter
EP2671016B1 (fr) * 2011-02-04 2016-04-20 Koninklijke Philips N.V. Unité d'éclairage dotée d'une bande de del
US9538590B2 (en) * 2012-03-30 2017-01-03 Cree, Inc. Solid state lighting apparatuses, systems, and related methods
US8704448B2 (en) * 2012-09-06 2014-04-22 Cooledge Lighting Inc. Wiring boards for array-based electronic devices
CN103388805B (zh) * 2013-07-01 2015-03-18 临安市新三联照明电器有限公司 一种基于支架料板的led灯丝支架成型方法
WO2016205271A1 (fr) * 2015-06-15 2016-12-22 Cooledge Lighting, Inc. Système d'éclairage étendu dimensionnable de façon arbitraire

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040233145A1 (en) * 2003-05-19 2004-11-25 Add Microtech Corp. LED driving device
US20080265795A1 (en) * 2005-12-14 2008-10-30 Koninklijke Philips Electronics, N.V. Circuit-Arrangement for Modulating an Led and Method for Operating Same
US20110080101A1 (en) * 2009-10-02 2011-04-07 Optromax Electronics Co., Ltd Electronic device

Also Published As

Publication number Publication date
FR3046294A1 (fr) 2017-06-30
WO2017115049A1 (fr) 2017-07-06
EP3398408A1 (fr) 2018-11-07
US20190342956A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
FR2613135A1 (fr) Element recepteur de lumiere pour circuits de commutation
FR2491253A1 (fr) Support pour relais
EP3484039B1 (fr) Module de commutation pour onduleur ou redresseur de tension
WO2017046048A1 (fr) Source lumineuse led a micro- ou nano-fils comprenant des moyens de mesure de la temperature
EP3344024B1 (fr) Module de commutation triphasé
CN110574246B (zh) 半导体激光器
FR3059439B1 (fr) Generateur de signal d'horloge
WO2017115049A1 (fr) Circuit optoelectronique a diodes electroluminescentes
FR2538168A1 (fr) Dispositif semi-conducteur protege contre le claquage du second genre, en particulier transistor de puissance
WO2013030307A1 (fr) Convertisseur de puissance élevée avec des transistors de faible puissance connectés en parallèle
FR3023119B1 (fr) Circuit optoelectronique a diodes electroluminescentes
WO2017046015A1 (fr) Gestion de puissance d'une source lumineuse led a micro- ou nano-fils
US20190027666A1 (en) Optoelectronic component having side contacts
FR3128351A1 (fr) Source lumineuse matricielle pour un vehicule automobile
EP3332608B1 (fr) Circuit optoélectronique à diodes électroluminescentes
WO2017046107A1 (fr) Source lumineuse led comprenant un circuit electronique
EP3840200B1 (fr) Verrouillage de commande d'un interrupteur
EP4572112A1 (fr) Module de puissance et convertisseur statique de puissance
WO2017046083A1 (fr) Gestion de la tension directe d'une source lumineuse led a micro- ou nano-fils
WO2017162982A1 (fr) Circuit optoelectronique comprenant des diodes electroluminescentes
WO2016108022A1 (fr) Circuit optoelectronique a diodes electroluminescentes
WO2015121502A1 (fr) Circuit optoelectronique a diodes electroluminescentes
WO2018122188A1 (fr) Structure electronique comprenant une matrice de dispositifs electroniques presentant des performances thermiques ameliorees
FR3104862A1 (fr) Dispositif de commande d’interrupteur
FR3111247A1 (fr) Dispositif de commande d'interrupteur

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180613

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20190528

GRAJ Information related to disapproval of communication of intention to grant by the applicant or resumption of examination proceedings by the epo deleted

Free format text: ORIGINAL CODE: EPIDOSDIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

GRAR Information related to intention to grant a patent recorded

Free format text: ORIGINAL CODE: EPIDOSNIGR71

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

INTC Intention to grant announced (deleted)
INTG Intention to grant announced

Effective date: 20190828

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602016022329

Country of ref document: DE

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1190354

Country of ref document: AT

Kind code of ref document: T

Effective date: 20191115

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 602016022329

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: H05B0033080000

Ipc: H05B0045000000

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20191009

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 1190354

Country of ref document: AT

Kind code of ref document: T

Effective date: 20191009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200109

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200110

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200109

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200210

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200224

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602016022329

Country of ref document: DE

PG2D Information on lapse in contracting state deleted

Ref country code: IS

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200209

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20191231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

26N No opposition filed

Effective date: 20200710

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20191228

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20191228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20191231

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20191231

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20191231

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20201229

Year of fee payment: 5

Ref country code: GB

Payment date: 20201217

Year of fee payment: 5

Ref country code: DE

Payment date: 20201209

Year of fee payment: 5

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20161228

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20191009

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 602016022329

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20211228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20211228

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220701

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20211231