EP3284193A1 - Ubertragungsverfahren und vorrichtungen zur übertragung - Google Patents

Ubertragungsverfahren und vorrichtungen zur übertragung

Info

Publication number
EP3284193A1
EP3284193A1 EP16722522.6A EP16722522A EP3284193A1 EP 3284193 A1 EP3284193 A1 EP 3284193A1 EP 16722522 A EP16722522 A EP 16722522A EP 3284193 A1 EP3284193 A1 EP 3284193A1
Authority
EP
European Patent Office
Prior art keywords
data
extracted
memory cell
address
frame delimiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP16722522.6A
Other languages
English (en)
French (fr)
Inventor
Jürgen MEILIGNER
Ulrich Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space GmbH
Original Assignee
Airbus Defence and Space GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Airbus Defence and Space GmbH filed Critical Airbus Defence and Space GmbH
Publication of EP3284193A1 publication Critical patent/EP3284193A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end

Definitions

  • Communication link to a receiving unit and a method for receiving over an ICL from a
  • Transmitter transmitted data and devices for transmitting data via an ICL Transmitter transmitted data and devices for transmitting data via an ICL.
  • the Inter Communication Link (ICL) is a
  • the ICL is on the plane
  • the ICL is then referred to as ILDL (Intra Lane Data Link).
  • ILDL Intra Lane Data Link
  • the ICL uses a reflective memory as a communication principle. Reflective memory networks have been developed to provide highly deterministic, timely-matched performance for distributed systems
  • CONFIRMATION COPY On this basis, it is an object of the invention to provide a method that reliably transmits or catches asynchronous data streams.
  • Embodiments of the method for receiving data, the transmitting unit, the receiving unit, as well as the computing system and the use of the computing system in an aircraft apply and vice versa.
  • the method further has the
  • Step extract the address of the memory cell
  • Extract the data word from the identified data comprises the step of calculating a CRC (cyclic redundancy check) checksum from the extracted
  • the method further includes the step of generating a data packet to be transmitted by appending a start frame delimiter and a stop frame delimiter to the extracted address of the memory cell, the extracted data word, and the calculated CRC checksum. Furthermore, the method comprises the step of sending the data packet.
  • the ICL Inter Computer Link
  • CRC cyclic redundancy check
  • Memory cell and the data word is a CRC checksum calculated and supplemented with a Start Frame Delimiter and a Stop Frame Delimiter and sent as a packet.
  • the invention is based on the idea of a time-deterministic transmission of memory contents
  • the logical value "1" is transmitted continuously as long as no data packet is sent, as long as no accesses are made in the transmitting part to the ICL memory on the serial
  • the start frame delimiter consists of a sequence of three Manchester II half bits with the value "1" and / or the stop frame delimiter consists of a sequence of three Manchester II half bits with the value " 0 ".
  • the Start Frame Delimiter consists of a sequence of three half-bits of Manchester with the value "1”, which allows unambiguous recognition of the Start Frame Delimiter.
  • the End Frame Delimiter consists of a sequence of three
  • the Manchester code is a line code that receives the clock signal during encoding, whereby a bit sequence modulates the phase position of a clock signal in binary form
  • the first half bit is identical to the data bit and the second half bit is the complement of the data bit.
  • the first half-bit is the
  • the deterministic detectable transmission duration is achieved. According to one embodiment of the method, the
  • the signal rate is serial
  • the memory addresses can be transmitted with, for example, 12 bits, the data words are transmitted, for example, with 32 bits and the CRC
  • Example of the method results in continuous data transmission, for example, a user data rate of slightly more than 1.4. Mbyte / s.
  • the method is not limited to the example shown here. The example shown here is merely illustrative of the method described herein.
  • a method of receiving data via an ICL from a transmitting unit comprising the step of receiving a data packet.
  • the method further includes checking the validity of the received packet based on the length between a start frame delimiter and a stop frame delimiter of the data packet.
  • the method comprises extracting a CRC checksum, an address of a memory cell and a data word from the data packet.
  • the method further comprises calculating a CRC checksum from the extracted address of the memory cell and the extracted data word.
  • the method further includes writing the extracted data word to the extracted one Address of the memory cell in a data memory when the calculated CRC checksum matches the extracted CRC checksum.
  • the receiver recognizes the packet at the start frame delimiter and checks the validity of the packet based on the length between the start and stop frame delimiter. The contained address and the data word as well as the CRC are decoded. The CRC from the address and the data word is calculated by the receiving part and compared with the received CRC. If the calculated CRC and the received CRC are equal, then the received
  • Data word is written to the memory of the receiving part to the decoded address and is available there for access via a parallel data bus.
  • the verification of the CRC has the advantage that errors in the transmission of the data can be more easily detected.
  • the address of the memory cell of the receiving unit is identical to the
  • a transmitting unit for transmitting data via an ICL to a receiving unit is specified, wherein the
  • Transmitting unit comprises a processor which is adapted to identify data to be transmitted in one
  • the processor is further configured to extract the address of the memory cell and the data word from the identified data. Next, the processor is set up to extract a CRC from the
  • the processor is further configured to generate a data packet to be transmitted by appending a start frame delimiter and a stop frame delimiter to the extracted address of the memory cell, the extracted data word and the calculated CRC.
  • the transmitting unit further comprises a transmitter configured to send the data packet. Furthermore, a receiving unit for receiving data via an ICL from a transmitting unit is specified, wherein the
  • Receiving unit has a receiver configured to receive a data packet.
  • the receiving unit further comprises a processor arranged to check the validity of the received packet based on the length between a start frame delimiter and a stop frame delimiter of the data packet.
  • the processor is further configured to extract a CRC, an address of a memory cell, and a data word from the data packet. Next, the processor is set up to retrieve a CRC from the extracted address of the
  • the processor is further configured to compare the calculated CRC with the extracted CRC. Further, the processor is set up to extract the extracted data word Address of the memory cell in a data memory too
  • Receiving unit can be, for example, a DAL-A and / or DAL-B security certified processor.
  • DAL Design Assurance Level
  • DAL A to DAL E five levels of security, also known as DAL (Design Assurance Level) levels DAL A to DAL E, are used. The different stages are over one
  • DAL-A refers to "catastrophic" effects on the aircraft in the event of a failure - to DAL-E "no effect".
  • processors are available as DAL-A and / or DAL-B.
  • DAL-A and / or DAL-B the use of multi-core processors for a DAL-A or DAL-B critical use is usually very limited or not possible, since these processors often have little or no required security, predictability and the required determinism. According to one
  • the processor of the transmitting unit and / or the processor of the receiving unit is an FPGA (Field
  • FPGA Processors for DAL-A or DAL-B Critical applications are available, but compared to current multicore processors have a significantly lower computational power.
  • a computing system comprising at least one previously described transmitting unit for connecting the Calculation system specified with at least one other computing system.
  • the computing system has at least one receiving unit described above.
  • communication with the second computing system is via an optical or electrical signal line.
  • an aircraft which has at least one first arithmetic unit and one second arithmetic unit.
  • the first arithmetic unit has at least one previously
  • the second arithmetic unit has at least one previously described receiving unit.
  • the aircraft further has a data network, wherein the transmitting unit of the first processing unit is designed to transmit data via the data network to the receiving unit of the second processing unit.
  • FIG. Figure 1 shows a flow diagram of an embodiment of the method for transferring data
  • FIG. Figure 2 shows a flow diagram of an embodiment of the method for receiving data
  • FIG. Fig. 3 shows the construction of an embodiment of a transmitting unit
  • FIG. Fig. 4 shows the structure of an embodiment of a receiving unit
  • FIG. Fig. 5 shows the structure of an embodiment of a computing system
  • FIG. Figure 6 shows an embodiment of an aircraft with a first and a second arithmetic unit.
  • FIG. 1 shows an example of a flow chart of a
  • step 101 data to be transmitted is identified in a memory cell of a data memory.
  • step 102 data to be transmitted is identified in a memory cell of a data memory.
  • step 103 a CRC checksum is calculated from the extracted address of the memory cell and the extracted data word.
  • step 104 a data packet to be sent is attached by appending a start frame delimiter and a stop frame delimiter to the
  • step 105 the generated data packet is sent.
  • the logic value "1" is continuously transmitted in a further step, as long as no data packet is sent in.
  • the start frame delimiter preferably consists of a sequence of three
  • Manchester II Half bits with the value "1" and / or the stop frame delimiter preferably consists of a sequence of three Manchester II half bits with the value "0".
  • the logical value "1" is transmitted
  • FIG. 2 shows an example of a flowchart of a
  • Embodiment of the method 200 for receiving data via an ICL from a transmitting unit Embodiment of the method 200 for receiving data via an ICL from a transmitting unit.
  • step 201 a data packet is received.
  • step 202 the validity of the received packet is checked based on the length between a start frame delimiter and a stop frame delimiter of the data packet.
  • step 203 a CRC checksum, an address of a memory cell, and a data word are extracted from the data packet.
  • step 204 a CRC checksum is calculated from the extracted address of a memory cell and the extracted data word.
  • step 205 the calculated CRC checksum is compared with the extracted CRC checksum from the received data packet.
  • step 206 the extracted data word is sent to the extracted address of the memory cell in a
  • the address of the memory cell of the receiving unit is in this case preferably identical to the address of the memory cell of the transmitting unit.
  • FIG. 3 shows by way of example the construction of an embodiment of a transmission unit 300 for transmitting data via an ICL 350 to a reception unit 400.
  • the transmission unit 300 has a processor 301.
  • the transmission unit 300 further has an integrated data memory 310.
  • Processor 301 is configured to identify data to be transferred in a memory cell of data memory 310. Processor 301 is further configured to extract the address of the memory cell and the data word from the identified data. Next is the processor 301
  • the processor 301 is further configured to on
  • the transmitting unit 300 further comprises a transmitter 302, which is adapted for
  • the processor 301 is connected to the transmitter 302 and the
  • FIG. 4 shows by way of example the structure of an embodiment of a receiving unit 400 for receiving data via an ICL 350 from a transmitting unit 300.
  • Receiving unit 400 has a receiver 401.
  • Receiver 401 is arranged to receive a
  • the receiving unit 400 has a processor 402 which is set up to check the validity of the received packet on the basis of the length between a start-frame delimiter and a stop-frame delimiter of the
  • the processor 402 is further configured to extract a CRC, an address of a memory cell, and a data word from the received data packet.
  • the processor 402 is further configured to calculate a CRC from the extracted address of a memory cell and the extracted data word.
  • the processor 402 is further
  • the receiving unit 400 has in the
  • the processor 402 is further configured, the
  • the processor 402 is connected to the receiver 401 and the
  • Data storage 410 coupled via a data line.
  • FIG. 5 shows by way of example the construction of an embodiment of a computing system 500.
  • the computing system 500 has, in the illustrated embodiment, a transmission unit 300 as shown and described, for example, in FIG. Via the transmitting unit 300, the computing system 500 in the illustrated embodiment with another
  • Computing system 501 connected.
  • the further computing system 501 in the illustrated embodiment, has a like For example, in Figure 4 illustrated and described receiving unit 400.
  • the first computing system 500 and the second computing system 501 each have a data memory 310 or 410, which are not arranged in the transmission unit 300 or the reception unit 400.
  • the data memories 310 and 410 may also be integrated in the transmitting unit 300 or the receiving unit 400, as shown and described in FIGS. 3 and 4, respectively.
  • the first computing system 500 and / or the second computing system 501 may have further transmission units 300 or reception units 400.
  • the transmitting unit 300 and the receiving unit 400 may each be formed as a combined transmitting and receiving unit (transceiver), so that data between the first
  • Computing system 500 and the second computing system 501 can be transmitted in both directions.
  • the transmitting unit 300 and the receiving unit 400 can be integrated in a common component or can also be realized by two separate components.
  • the first computing system 500 may additionally include a receiving unit 400 for receiving data from the second computing system 501 or one or more other computing systems.
  • the second computing system 501 may, for example, additionally comprise one or more transmission units 300 for transferring data to the first computing system 500 or to one or more additional computing systems. The transmission of the data between the first computing system 500 and the second computing system 501 occurs in the
  • the signal line 550 includes multiple connections across the data in parallel between the
  • Computing system 500 and the second computing system 501 can be transmitted.
  • the transmission of the data between the first computing system 500 and the second computing system 501 in a further embodiment not shown, also alternatively via an optical signal line or via a plurality of parallel optical signal lines.
  • FIG. 6 shows by way of example an embodiment of a
  • Aircraft 600 with a first 601 and a second arithmetic unit 602 shown.
  • the aircraft 600 has a first arithmetic unit 610 which has a transmission unit 611 as described and illustrated, for example, in FIG.
  • the aircraft 600 has a second arithmetic unit 620 which has a receiving unit 621, as shown and described, for example, in FIG.
  • the aircraft 600 further includes a data network 630.
  • the first arithmetic unit 610 and the second arithmetic unit 620 are connected to each other via the data network 630.
  • Arithmetic unit 610 is designed to transmit data over the data network 630 to the receiving unit 621 of the second arithmetic unit 620.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

Es wird ein Verfahren zur Übertragung von Daten über einen Inter Communication Link (ICL) an eine Empfangseinheit angegeben, das den Schritt des Identifizierens von zu übertragenden Daten in einer Speicherzelle eines Datenspeichers aufweist. Das Verfahren weist weiter den Schritt Extrahieren der Adresse der Speicherzelle und Extrahieren des Datenworts aus den identifizierten Daten. Weiter weist das Verfahren den Schritt Berechnen einer CRC (cyclic redundancy check)-Prüfsumme aus der extrahierten Adresse der Speicherzelle und dem extrahierten Datenwort auf. Das Verfahren weist weiter den Schritt Generieren eines zu versendenden Datenpakets durch Anhängen eines Start-Frame-Delimiter und eines Stop-Frame-Delimiter an die extrahierte Adresse der Speicherzelle, das extrahierte Datenwort und der berechneten CRC-Prüfsumme auf. Weiter weist das Verfahren den Schritt Versenden des Datenpakets auf.

Description

Beschreibung
Übertragungsverfahren und Vorrichtungen zur Übertragung Verschiedene Ausführungsformen betreffen allgemein ein
Verfahren zur Übertragung von Daten über einen Inter
Communication Link (ICL) an eine Empfangseinheit und ein Verfahren zum Empfangen von über ein ICL von einer
Sendeeinheit übertragenen Daten sowie Vorrichtungen zur Übertragung von Daten über einen ICL.
Der Inter Communication Link (ICL) ist ein
Kommunikationsinterface für den Datenaustausch zwischen
Prozessknoten. Der ICL ist beispielsweise im Flugzeug
einerseits für die Kommunikation innerhalb eines Flight - Control- Computers (FCC) bzw. Flight-Management- Computers (FMC) zwischen mehreren Prozesseinheiten vorgesehen, welche Daten in sogenannten Lanes berechnen. Der ICL wird dann als ILDL (Intra Lane Data Link) bezeichnet. Der ICL ist
andererseits für die Kommunikation zwischen mehreren Flight- Control-Computern gedacht, die jeweils in Channels eingeteilt werden. Der ICL wird dann auch als CCDL (Cross Channel Data Link) bezeichnet. Der ICL verwendet ein reflektive memory als Kommunikationsprinzip. Reflective Memory Netzwerke sind entwickelt worden, um hochgradig deterministische, zeitlich präzise angepasste Leistung für verteilte System
bereitzustellen. Datenströme zwischen mehreren FCCs oder zwischen einem FCC und einem FMC sind häufig asynchron. Die Flight-Control-Computer bzw. Flight-Management -Computer sind in einem Flugzeug aus Sicherheitsgründen zweifach oder mehrfach redundant ausgelegt. Bei einer Übertragung von Daten über einen ICL, die zivil zertifizierbar ist, sind darüber hinaus die Einhaltung und der Nachweis von Prozessen
wesentliche Faktoren.
BESTÄTIGUNGSKOPIE Davon ausgehend ist es Aufgabe der Erfindung, ein Verfahren anzugeben, das asynchrone Datenströme zuverlässig überträgt bzw. em fängt.
Diese Aufgabe wird mit einem Verfahren mit den Merkmalen des Anspruchs 1 und einem Verfahren mit den Merkmalen des
Anspruchs 6 gelöst. Beispielhafte Ausführungsformen sind in den abhängigen Ansprüchen dargestellt. Es sei darauf
hingewiesen, dass die Merkmale der Ausführungsbeispiele des Verfahrens zur Übertragung von Daten auch für
Ausführungsformen des Verfahrens zum Empfangen von Daten, der Sendeeinheit, der Empfangseinheit, als auch des Rechensystems sowie der Verwendung des Rechensystems in einem Luftfahrzeug gelten und umgekehrt.
Es wird ein Verfahren zur Übertragung von Daten über einen ICL (Inter Communication Link) an eine Empfangseinheit angegeben, das den Schritt des Identifizierens von zu
übertragenden Daten in einer Speicherzelle eines
Datenspeichers aufweist. Das Verfahren weist weiter den
Schritt Extrahieren der Adresse der Speicherzelle und
Extrahieren des Datenworts aus den identifizierten Daten auf. Weiter weist das Verfahren den Schritt Berechnen einer CRC- (cyclic redundancy check) Prüfsumme aus der extrahierten
Adresse der Speicherzelle und dem extrahierten Datenwort auf. Das Verfahren weist weiter den Schritt Generieren eines zu versendenden Datenpakets durch Anhängen eines Start- Frame- Delimiter und eines Stop-Frame-Delimiter an die extrahierte Adresse der Speicherzelle, das extrahierte Datenwort und der berechneten CRC-Prüfsumme auf. Weiter weist das Verfahren den Schritt Versenden des Datenpakets auf. Der ICL (Inter Computer Link) übertragt Daten aus einem
Speicher einer Sendestelle über eine serielle Datenleitung in die Speicher der angeschlossenen Empfangsstellen an dieselbe Speicheradresse wie im Sendeteil. CRC (englisch cyclic redundancy check, zyklische Redundanzprüfung) ist ein
Verfahren zur Bestimmung eines Prüfwerts für Daten, um Fehler bei der Übertragung oder Speicherung erkennen zu können.
Wenn Daten im Sendeteil über einen parallelen Datenbus in den Speicherbereich, der dem ICL Speicher entspricht, geschrieben werden, werden die Adresse der Speicherzelle und das
Datenwort extrahiert. Aus der extrahierten Adresse der
Speicherzelle und dem Datenwort wird eine CRC- Prüfsumme berechnet und mit einem Start Frame Delimiter und einem Stopp Frame Delimiter ergänzt und als Paket versendet.
Der Erfindung liegt der Gedanke zugrunde, eine zeitlich deterministische Übertragung von Speicherinhalten
bereitzustellen, um den Datenaustausch synchron rechnender aber verteilter Prozessoren mit relativ hoher Datenrate zu ermöglichen. Durch den Verzicht auf Komprimierung und die einfache Aneinanderreihung von Informationen ist die
Übertragung mit einfachen Mitteln überprüfbar und
verifizierbar. Die wird ermöglicht durch vollständige
Definition, Implementierung und Nachweis. Insbesondere wird durch die vorliegende Implementierung und Nachvollziehbarkeit der Datenübertragung die Zertifizierbarkeit ermöglicht.
Gemäß einer Ausführungsform des Verfahrens wird
kontinuierlich der logische Wert „1" übertragen, solange kein Datenpaket versandt wird. Solange keine Zugriffe im Sendeteil auf den ICL Speicher erfolgen werden auf der seriellen
Datenleitung kontinuierlich logische „1" übertragen. Dies hat den Vorteil, dass eine deterministische Übertragung mit niedriger Latenz erreicht wird.
Gemäß einer Ausführungsform des Verfahrens besteht der Start- Frame-Delimiter aus einer Folge von drei Manchester II Halb Bits mit dem Wert „1" und/oder der Stop-Frame-Delimiter besteht aus einer Folge von drei Manchester II Halb Bits mit dem Wert „0". Der Start Frame Delimiter besteht aus einer Folge von drei Manchester Halb Bits mit dem Wert „1" was eine eindeutige Erkennung des Start Frame Delimiter ermöglicht. Der End Frame Delimiter besteht aus einer Folge von drei
Manchester II Halb Bits mit dem Wert „0". Der Manchester- Code ist ein Leitungscode, der bei der Kodierung das Taktsignal erhält. Dabei moduliert eine Bitfolge binär die Phasenlage eines Taktsignals. Für ein Halb Bit wird ein Bit in zwei
Hälften geteilt. Gemäß einer Ausführungsform ist hierbei das erste Halb-Bit identisch mit dem Datenbit und das zweite Halb-Bit ist das Komplement des Datenbits. Bei einer
alternativen Ausführungsform ist das erste Halb-Bit das
Komplement des Datenbits und das zweite Halb-Bit ist
identisch mit dem Datenbit.
Gemäß einer Ausführungsform des Verfahrens wird bei einer aufeinanderfolgenden Übertragung von Datenpaketen zwischen dem Stop-Frame-Delimiter des ersten Datenpakets und dem
Start-Frame-Delimiter des nachfolgenden Datenpakets der
logische Wert „1" übertragen. Bei aufeinanderfolgender
Übertragung mehrerer Datenworte wird zwischen dem End Frame Delimiter eines Pakets und dem Start Frame Delimiter des nächsten Pakets eine „1" gesendet. Dies hat den Vorteil, dass durch eine aufeinanderfolgende Übertragung eine
deterministisch nachweisbare Übertragungsdauer erreicht wird. Gemäß einer Ausführungsform des Verfahrens werden die
Datenpakete mittels eines Manchester II Code übertragen. Die
Datenübertragung verwendet den Manchester II Code zur
Übertragung. Dies hat den Vorteil, dass die
Emissionsbandbreite eingeschränkt wird.
Bei einem exemplarischen Ausführungsbeispiel des Verfahrens beträgt beispielsweise die Signalrate auf der seriellen
Datenleitung 40 Mbit/s für Manchester II Halb Bits. Bei dem dargestellten Beispiel können die Speicheradressen mit beispielsweise 12 bit übertragen werde, die Datenworte werden beispielsweise mit 32 bit übertragen und die CRC
beispielsweise mit 8 bit. Bei dem hier dargestellten
Beispiels des Verfahrens ergibt sich bei kontinuierlicher Datenübertragung beispielsweise eine Nutzdatenrate von etwas mehr als 1,4. Mbyte/s. Das Verfahren ist jedoch nicht auf das hier dargestellte Beispiel beschränkt. Das hier dargestellte Beispiel dient lediglich der Veranschaulichung des hierin beschriebenen Verfahrens .
Weiter wird ein Verfahren zum Empfangen von Daten über einen ICL von einer Sendeeinheit angegeben, wobei das Verfahren den Schritt Empfangen eines Datenpakets aufweist. Das Verfahren weist weiter Überprüfen der Gültigkeit des empfangenen Pakets anhand der Länge zwischen einen Start-Frame-Delimiter und einem Stop-Frame-Delimiter des Datenpakets auf. Weiter weist das Verfahren Extrahieren einer CRC- Prüfsumme , einer Adresse einer Speicherzelle und eines Datenworts aus dem Datenpaket auf. Das Verfahren weist weiter Berechnen einer CRC-Prüfsumme aus der extrahierten Adresse der Speicherzelle und dem extrahierten Datenwort auf. Weiter weist das Verfahren
Vergleichen der berechneten CRC-Prüfsumme mit der
extrahierten CRC-Prüfsumme auf. Das Verfahren weist weiter Schreiben des extrahierten Datenworts an die extrahierte Adresse der Speicherzelle in einem Datenspeicher, wenn die berechnete CRC-Prüfsumme mit der extrahierten CRC- Prüfsumme übereinstimmt auf. Der Empfangsteil erkennt das Paket am Start Frame Delimiter und prüft die Gültigkeit des Pakets anhand der Länge zwischen Start- und Stopp Frame Delimiter. Die enthaltene Adresse und das Datenwort sowie die CRC werden dekodiert . Die CRC aus der Adresse und dem Datenwort wird vom Empfangsteil berechnet und mit der Empfangenen CRC verglichen. Sind die berechnete CRC und die empfangene CRC gleich, dann wird das empfangene
Datenwort in den Speicher des Empfangsteils an die dekodierte Adresse geschrieben und steht dort für den Zugriff über einen parallelen Datenbus zur Verfügung.
Gemäß einer Ausführungsform des Verfahrens wird das
extrahierte Datenwort verworfen, wenn die berechnete CRC- Prüfsumme nicht mit der extrahierten CRC- Prüfsumme
übereinstimmt. Die Überprüfung des CRCs weist den Vorteil auf, dass Fehler in der Übertragung der Daten leichter erkannt werden können.
Gemäß einer Ausführungsform des Verfahrens wird ein
Fehlerzähler erhöht, wenn die berechnete CRC-Prüfsumme nicht mit der extrahierten CRC-Prüfsumme übereinstimmt. Sind die berechnete CRC und die empfangene CRC unterschiedlichen dann werden die empfangenen Daten verworfen und ein Fehlerzähler wird erhöht. Dies hat den Vorteil, dass Fehler in der
Übertragung der Daten leichter erkannt werden können.
Gemäß einer Ausführungsform des Verfahrens ist die Adresse der Speicherzelle der Empfangseinheit identisch mit der
Adresse der Speicherzelle der Sendeeinheit. Dies hat den Vorteil, die weiteren vor- bzw. nachgelagerte Verfahren zur Verarbeitung der zu übertragenden Daten vereinfacht werden können .
Weiter wird eine Sendeinheit zur Übertragung von Daten über einen ICL an eine Empfangseinheit angegeben, wobei die
Sendeeinheit einen Prozessor aufweist, der eingerichtet ist zum Identifizieren von zu übertragenden Daten in einer
Speicherzelle eines Datenspeichers. Der Prozessor ist weiter eingerichtet, die Adresse der Speicherzelle und das Datenwort aus den identifizierten Daten zu extrahieren. Weiter ist der Prozessor eingerichtet, einen CRC aus der extrahierten
Adresse der Speicherzelle und dem extrahierten Datenwort zu berechnen. Der Prozessor ist weiter eingerichtet, ein zu versendendendes Datenpaket durch Anhängen eines Start- Frame - Delimiter und eines Stop-Frame-Delimiter an die extrahierte Adresse der Speicherzelle, das extrahierte Datenwort und den berechneten CRC zu generieren. Die Sendeeinheit weist weiter einen Sender, eingerichtet zum Versenden des Datenpakets auf. Weiter wird eine Empfangseinheit zum Empfangen von Daten über einen ICL von einer Sendeeinheit angegeben, wobei die
Empfangseinheit einen Empfänger, eingerichtet zum Empfangen eines Datenpakets aufweist. Die Empfangseinheit weist weiter einen Prozessor auf, der eingerichtet ist zum Überprüfen der Gültigkeit des empfangenen Pakets anhand der Länge zwischen einen Start-Frame-Delimiter und einem Stop-Frame-Delimiter des Datenpakets. Der Prozessor ist weiter eingerichtet, eine CRC, eine Adresse einer Speicherzelle und ein Datenwort aus dem Datenpaket zu extrahieren. Weiter ist der Prozessor eingerichtet, eine CRC aus der extrahierten Adresse der
Speicherzelle und dem extrahierten Datenwort zu berechnen. Der Prozessor ist weiter eingerichtet, die berechnete CRC mit der extrahierten CRC zu vergleichen. Weiter ist der Prozessor eingerichtet, das extrahierte Datenwort an die extrahierte Adresse der Speicherzelle in einem Datenspeicher zu
schreiben, wenn die berechnete CRC mit der extrahierten CRC übereinstimmt . Der Prozessor der Sendeeinheit und/oder der Prozessor der
Empfangseinheit können beispielsweise ein DAL-A und/oder DAL- B sicherheitszertifizierter Prozessor sein. In der Luftfahrt werden beispielsweise fünf Sicherheitsstufen, auch als DAL (Design Assurance Level) Stufen DAL A bis DAL E bezeichnet, verwendet. Die verschiedenen Stufen werden über eine
Richtlinie zur Zertifizierung von Avionik-Software
festgelegt. Hierbei bezeichnet DAL-A „katastrophale" - Auswirkungen - auf das Flugzeug bei einem Ausfall - bis DAL-E „keine Auswirkungen" . Je nach den Funktionen, die eine
Software oder eine Hardware erfüllen soll, kann sie die
Sicherheit des Flugzeugs mehr oder weniger gefährden. Je nach den Gefährdungsauswirkungen werden unterschiedliche
Anforderungen an den Entwicklungsprozess gestellt. Als DAL-A und/oder DAL-B steht jedoch nur eine beschränkte Anzahl von Prozessoren zur Verfügung. Beispielsweise ist die Verwendung von Multikern- Prozessoren für eine DAL-A bzw. DAL-B kritische Verwendung in der Regel nur sehr eingeschränkt oder nicht möglich, da diese Prozessoren häufig nicht oder nur sehr eingeschränkt die erforderliche Sicherheit, Vorhersagbarkeit und den benötigten Determinismus aufweisen. Gemäß einer
Ausführungsform ist der Prozessor der Sendeeinheit und/oder der Prozessor der Empfangseinheit ein FPGA (Field
Programmable Gate Array) -Prozessor. FPGA- Prozessoren für DAL- A oder DAL-B kritische Anwendungen sind verfügbar, weisen jedoch im Vergleich zu aktuellen Multicore-Prozessoren eine im Vergleich wesentlich geringere Rechenleistung auf.
Weiter wird ein Rechensystem, aufweisend mindestens eine zuvor beschrieben Sendeeinheit zum Verbinden des Rechensystems mit mindestens einem weiteren Rechensystem angegeben .
Gemäß einer Ausführungsform weist das Rechensystem mindestens eine zuvor beschriebene Empfangseinheit auf .
Gemäß einer Ausführungsform erfolgt bei dem Rechensystem die Kommunikation mit dem zweiten Rechensystem über eine optische oder elektrische Signalleitung.
Weiter wird ein Luftfahrzeug angegeben, das wenigstens eine erste Recheneinheit und eine zweite Recheneinheit aufweist. Die erste Recheneinheit weist wenigstens eine zuvor
beschrieben Sendeeinheit auf. Die zweite Recheneinheit weist wenigstens eine zuvor beschreiben Empfangseinheit auf. Das Luftfahrzeug weist weiter ein Datennetzwerk auf, wobei die Sendeeinheit der ersten Recheneinheit ausgeführt ist Daten über das Datennetzwerk an die Empfangseinheit der zweiten Recheneinheit zu übertragen.
In den Zeichnungen beziehen sich im Allgemeinen gleiche
Bezugszeichen auf die gleichen Teile über die verschiedenen Ansichten hinweg. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu; Wert wird stattdessen im Allgemeinen auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung beschrieben unter Bezugnahme auf die folgenden Zeichnungen, in denen.- FIG. 1 ein Flussdiagramm einer Ausführungsform des Verfahrens zum Übertragen von Daten zeigt;
FIG. 2 ein Flussdiagramm einer Ausführungsform des Verfahrens zum Empfangen von Daten zeigt; FIG. 3 den Aufbau einer Ausführungsform einer Sendeeinheit zeigt ;
FIG. 4 den Aufbau einer Ausführungsform einer Empfangseinheit zeigt ;
FIG. 5 den Aufbau einer Ausführungsform eines Rechensystems zeigt und
FIG. 6 eine Ausführungsform eines Luftfahrzeugs mit einer ersten und einer zweiten Recheneinheit zeigt .
Die folgende detaillierte Beschreibung nimmt Bezug auf die beigefügten Zeichnungen, welche zur Erläuterung spezifische Details und Ausführungsformen zeigen, in welchem die
Erfindung praktiziert werden kann.
Das Wort „beispielhaft" wird hierin verwendet mit der
Bedeutung „als ein Beispiel, Fall oder Veranschaulichung dienend". Jede Ausführungsform oder Ausgestaltung, die hierin als „beispielhaft" beschrieben ist, ist nicht
notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausgestaltungen auszulegen.
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische
Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird
Richtungsterminologie wie etwa „oben", „unten", „vorne", „hinten", „vorderes", „hinteres", usw. mit Bezug auf die
Orientierung der beschriebenen Figur (en) verwendet. Da
Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der
Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. Im Rahmen dieser Beschreibung werden die Begriffe "verbunden" und "gekoppelt" verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder
indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
In Figur 1 ist beispielhaft ein Flussdiagramm einer
Ausführungsform des Verfahrens 100 zum Übertragen von Daten über einen ICL an eine Empfangseinheit gezeigt. In Schritt
101 werden zu übertragende Daten in einer Speicherzelle eines Datenspeichers identifiziert. In Schritt 102 werden
die Adresse der Speicherzelle und das Datenwort aus den identifizierten Daten extrahiert. In Schritt 103 wird aus der extrahierten Adresse der Speicherzelle und dem extrahierten Datenwort eine CRC-Prüfsumme berechnet. In Schritt 104 wird ein zu versendendes Datenpaket durch Anhängen eines Start- Frame-Delimiter und eines Stop-Frame-Delimiter an die
extrahierte Adresse der Speicherzelle, das extrahierte Datenwort und der berechneten CRC- Prüfsumme generiert. In Schritt 105 wird das generiert Datenpaket versandt.
Bei einer weiteren nicht dargestellten Ausführungsform des Verfahrens zum Übertragen von Daten wird in einem weiteren Schritt kontinuierlich der logische Wert „1" übertragen, solange kein Datenpaket versandt wird. Der Start-Frame- Delimiter besteht vorzugsweise aus einer Folge von drei
Manchester II Halb Bits mit dem Wert „1" und/oder der Stop- Frame-Delimiter besteht vorzugsweise aus einer Folge von drei Manchester II Halb Bits mit dem Wert „0". Vorzugsweise wird bei einer aufeinanderfolgenden Übertragung von Datenpaketen zwischen dem Stop- Frame-Delimiter des ersten Datenpakets und dem Start-Frame-Delimiter des nachfolgenden Datenpakets der logische Wert „1" übertragen. Vorzugsweise werden die
Datenpakete mittels eines Manchester II Code übertragen.
In Figur 2 ist beispielhaft ein Flussdiagramm einer
Ausführungsform des Verfahrens 200 zum Empfangen von Daten über einen ICL von einer Sendeeinheit gezeigt.
In Schritt 201 wird ein Datenpaket empfangen. In Schritt 202 wird die Gültigkeit des empfangenen Pakets anhand der Länge zwischen einen Start-Frame-Delimiter und einem Stop-Frame- Delimiter des Datenpakets überprüft. In Schritt 203 wird eine CRC- Prüfsumme, einer Adresse einer Speicherzelle und eines Datenworts aus dem Datenpaket extrahiert. In Schritt 204 wirf eine CRC- Prüfsumme aus der extrahierten Adresse einer Speicherzelle und dem extrahierten Datenwort berechnet. Im Schritt 205 wird die berechnete CRC- Prüfsumme mit der extrahierten CRC- Prüfsumme aus dem empfangenen Datenpaket verglichen. In Schritt 206 wird das extrahierte Datenwort an die extrahierte Adresse der Speicherzelle in einem
Datenspeicher geschrieben, wenn die berechnete CRC- Prüfsumme mit der extrahierten CRC-Prüfsumme übereinstimmt. Bei einer weiteren nicht dargestellten Ausführungsform des Verfahrens zum Empfangen von Daten wird in einem weiteren Schritt das extrahierte Datenwort verworfen, wenn die
berechnete CRC- Prüfsumme nicht mit der extrahierten CRC-
Prüfsumme übereinstimmt. Stimmt die berechnete CRC-Prüfsumme nicht mit der extrahierten CRC-Prüfsumme überein, wird weiter ein Fehlerzähler erhöht. Die Adresse der Speicherzelle der Empfangseinheit ist hierbei vorzugsweise identisch mit der Adresse der Speicherzelle der Sendeeinheit.
In Figur 3 ist beispielhaft der Aufbau einer Ausführungsform einer Sendeeinheit 300 zur Übertragung von Daten über einen ICL 350 an eine Empfangseinheit 400 gezeigt. Die Sendeeinheit 300 weist einen Prozessor 301 auf. Die Sendeeinheit 300 weist weiter einen integrierten Datenspeicher 310 auf. Der
Prozessor 301 ist eingerichtet zum Identifizieren von zu übertragenden Daten in einer Speicherzelle des Datenspeichers 310. Der Prozessor 301 ist weiter eingerichtet, die Adresse der Speicherzelle und das Datenwort aus den identifizierten Daten zu extrahieren. Weiter ist der Prozessor 301
eingerichtet, einen CRC aus der extrahierten Adresse der Speicherzelle und dem extrahierten Datenwort zu berechnen. Der Prozessor 301 ist weiter eingerichtet, ein zu
versendendendes Datenpaket durch Anhängen eines Start-Frame- Delimiter und eines Stop-Frame-Delimiter an die extrahierte Adresse der Speicherzelle, das extrahierte Datenwort und den berechneten CRC zu generieren. Die Sendeeinheit 300 weist weiter einen Sender 302 auf, der eingerichtet ist zum
Versenden des generierten Datenpakets an die Empfangseinheit. Der Prozessor 301 ist mit dem Sender 302 und dem
Datenspeicher 310 über eine Datenleitung gekoppelt. In Figur 4 ist beispielhaft der Aufbau einer Ausführungsform einer Empfangseinheit 400 zum Empfangen von Daten über einen ICL 350 von einer Sendeeinheit 300 gezeigt. Die
Empfangseinheit 400 weist einen Empfänger 401 auf. Der
Empfänger 401 ist eingerichtet zum Empfangen eines
Datenpakets. Die Empfangseinheit 400 weist einen Prozessor 402 auf, der eingerichtet ist zum Überprüfen der Gültigkeit des empfangenen Pakets anhand der Länge zwischen einen Start- Frame-Delimiter und einem Stop-Frame-Delimiter des
Datenpakets zu überprüfen. Der Prozessor 402 ist weiter eingerichtet, eine CRC, eine Adresse einer Speicherzelle und ein Datenwort aus dem empfangenen Datenpaket zu extrahieren. Der Prozessor 402 ist weiter eingerichtet, eine CRC aus der extrahierten Adresse einer Speicherzelle und dem extrahierten Datenwort zu berechnen. Der Prozessor 402 ist weiter
eingerichtet, die berechnete CRC mit der extrahierten CRC zu vergleichen. Die Empfangseinheit 400 weist in der
dargestellten Ausführungsform weiter einen Datenspeicher 410 auf. Der Prozessor 402 ist weiter eingerichtet, das
extrahierte Datenwort an die extrahierte Adresse der
Speicherzelle in einem Datenspeicher 410 zu schreiben, wenn die berechnete CRC mit der extrahierten CRC übereinstimmt. Der Prozessor 402 ist mit dem Empfänger 401 und dem
Datenspeicher 410 über eine Datenleitung gekoppelt.
In Figur 5 ist beispielhaft der Aufbau einer Ausführungsform eines Rechensystems 500 gezeigt. Das Rechensystem 500 weist in der dargestellten Ausführungsform eine wie beispielsweise in Figur 3 dargestellte und beschriebene Sendeeinheit 300 auf. Über die Sendeeinheit 300 ist das Rechensystem 500 in der dargestellten Ausführungsform mit einem weiteren
Rechensystem 501 verbunden. Das weitere Rechensystem 501 weist in der dargestellten Ausführungsform eine wie beispielsweise in der Figur 4 dargestellte und beschriebene Empfangseinheit 400 auf.
Bei der in Figur 5 dargestellten Ausführungsform weisen das erste Rechensystem 500 und das zweite Rechensystem 501 jeweils einem Datenspeicher 310 bzw. 410 auf, die nicht in der Sendeeinheit 300 bzw. der Empfangseinheit 400 angeordnet sind. Alternativ können die Datenspeicher 310 bzw. 410 auch wie in den Figuren 3 bzw. 4 dargestellt und beschrieben, in der Sendeeinheit 300 bzw. der Empfangseinheit 400 integriert sein.
In einer weiteren nicht dargestellten Ausführungsform können das erste Rechensystem 500 und/oder das zweite Rechensystem 501 weitere Sendeeinheiten 300 bzw. Empfangseinheiten 400 aufweisen .
In einer weiteren nicht dargestellten Ausführungsform können die Sendeeinheit 300 und die Empfangseinheit 400 jeweils als kombinierte Sende- und Empfangseinheit (Transceiver) ausgebildet sein, damit Daten zwischen dem ersten
Rechensystem 500 und dem zweiten Rechensystem 501 in beide Richtungen übertragen werden können. Hierbei können die Sendeeinheit 300 und die Empfangseinheit 400 in einem gemeinsamen Bauteil integriert sein oder auch durch zwei getrennte Bauteile realisiert sein. Beispielsweise kann das erste Rechensystem 500 zusätzlich eine Empfangseinheit 400 zum Empfang von Daten von dem zweiten Rechensystem 501 oder einem oder mehreren weiteren Rechensystemen aufweisen. Das zweite Rechensystem 501 kann beispielsweise zusätzlich auch eine oder mehrere Sendeeinheiten 300 zum Übertagen von Daten an das erste Rechensystem 500 oder an ein oder mehrere weitere Rechensysteme aufweisen. Die Übertragung der Daten zwischen dem ersten Rechensystem 500 und dem zweiten Rechensystem 501 erfolgt in der
dargestellten Ausführungsform über eine elektrische
Signalleitung 550. Die Signalleitung 550 umfasst mehrere Verbindungen über die Daten parallel zwischen dem
Rechensystem 500 und dem zweiten Rechensystem 501 übertragen werden können. Die Übertragung der Daten zwischen dem ersten Rechensystem 500 und dem zweiten Rechensystem 501 kann in einer weiteren nicht dargestellten Ausführungsform auch alternativ über eine optische Signalleitung oder über mehrere parallele optische Signalleitungen erfolgen.
In Figur 6 ist beispielhaft eine Ausführungsform eines
Luftfahrzeugs 600 mit einer ersten 601 und einer zweiten Recheneinheit 602 gezeigt.
Das Luftfahrzeug 600 weist eine erste Recheneinheit 610 auf, die eine, wie beispielsweise in Figur 3 beschriebene und dargestellte Sendeeinheit 611 aufweist. Das Luftfahrzeug 600 weist eine zweite Recheneinheit 620 auf, die eine, wie beispielsweise in der Figur 4 dargestellte und beschriebene Empfangseinheit 621 aufweist. Das Luftfahrzeug 600 weist weiter ein Datennetzwerk 630 auf. Die erste Recheneinheit 610 und die zweite Recheneinheit 620 sind über das Datennetzwerk 630 miteinander verbunden. Die Sendeeinheit 611 der ersten
Recheneinheit 610 ist ausgeführt Daten über das Datennetzwerk 630 an die Empfangseinheit 621 der zweiten Recheneinheit 620 zu übertragen. Obwohl die Erfindung vor allem unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben worden ist, sollte von denjenigen, die mit dem Fachgebiet vertraut sind, verstanden werden, dass zahlreiche Änderungen bezüglich
Ausgestaltung und Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie durch die angefügten Ansprüche definiert, abzuweichen. Der Bereich der Erfindung wird somit durch die angefügten Ansprüche bestimmt, und es ist daher beabsichtigt, dass sämtliche Änderungen, welche unter den Wortsinn oder den Äquivalenzbereich der Ansprüche fallen, umfasst werden.
Bezugszeichenliste
100 Verfahren
101 - - 105 Schritte des Verfahrens 100
200 Verfahren
201 - - 206 Schritte des Verfahrens 200
300 Sendeeinheit
301 Prozessor
302 Sender
310 Datenspeicher
350 Datenverbindung
400 Empfangseinheit
401 Empfänger
402 Prozessor
410 Datenspeicher
500 erste Recheneinheit
501 zweite Recheneinheit
600 Fluggerät
610 erste Recheneinheit
611 Sendeeinheit
620 zweite Recheneinheit
621 Empfängereinheit
630 Datenverbindung

Claims

Patentansprüche
1. Verfahren (100) zur Übertragung von Daten über einen ICL an eine Empfangseinheit, aufweisend die Schritte:
Identifizieren von zu übertragenden Daten in einer
Speicherzelle eines Datenspeichers (101) ;
Extrahieren der Adresse der Speicherzelle und Extrahieren des Datenworts aus den identifizierten Daten (102) ;
Berechnen einer CRC- Prüfsumme aus der extrahierten Adresse der Speicherzelle und dem extrahierten Datenwort (103);
Generieren eines zu versendenden Datenpakets durch Anhängen eines Start-Frame-Delimiter und eines Stop- Frame-Delimiter an die extrahierte Adresse der Speicherzelle, das extrahierte Datenwort und der berechneten CRC-Prüfsumme (104) ; und
Versenden des Datenpakets (105) .
2. Verfahren nach Anspruch 1,
wobei kontinuierlich der logische Wert „1" übertragen wird, solange kein Datenpaket versandt wird.
3. Verfahren nach einem der Ansprüche 1 oder 2,
wobei der Start-Frame-Delimiter aus einer Folge von drei Manchester II Halb Bits mit dem Wert „1" besteht und/oder wobei der Stop-Frame-Delimiter aus einer Folge von drei
Manchester II Halb Bits mit dem Wert „0" besteht.
4. Verfahren nach einem der vorherstehenden Ansprüche, wobei bei einer aufeinanderfolgenden Übertragung von
Datenpaketen zwischen dem Stop-Frame-Delimiter des ersten Datenpakets und dem Start-Frame-Delimiter des nachfolgenden Datenpakets der logische Wert „1" übertragen wird.
5. Verfahren nach einem der vorherstehenden Ansprüche, wobei die Datenpakete mittels eines Manchester II Code übertragen werden.
6. Verfahren (200) zum Empfangen von Daten über einen ICL von einer Sendeeinheit, aufweisend die Schritte:
Empfangen eines Datenpakets (201) ;
Überprüfen der Gültigkeit des empfangenen Pakets anhand der Länge zwischen einen Start-Frame-Delimiter und einem Stop- Frame-Delimiter des Datenpakets (202);
Extrahieren einer CRC- Prüfsumme, einer Adresse einer
Speicherzelle und eines Datenworts aus dem Datenpaket (203) ; Berechnen einer CRC- Prüfsumme aus der extrahierten Adresse der Speicherzelle und dem extrahierten Datenwort (204) ;
Vergleichen des berechneten CRC- rüfsumme mit der
extrahierten CRC- Prüfsumme (205) ; und
Schreiben des extrahierten Datenworts an die extrahierte Adresse der Speicherzelle in einem Datenspeicher, wenn die berechnete CRC-Prüfsumme mit der extrahierten CRC-Prüfsumme übereinstimmt (206) .
7. Verfahren nach Anspruch 6 ,
wobei das extrahierte Datenwort verworfen wird, wenn die berechnete CRC-Prüfsumme nicht mit der extrahierten CRC- Prüfsumme übereinstimmt.
8. Verfahren nach Anspruch 7 ,
wobei ein Fehlerzähler erhöht wird, wenn die berechnete CRC- Prüfsumme nicht mit der extrahierten CRC-Prüfsumme
übereinstimmt.
9. Verfahren nach einem der Ansprüche 6 oder 7,
wobei die Adresse der Speicherzelle der Empfangseinheit identisch ist mit der Adresse der Speicherzelle der
Sendeeinheit .
10. Sendeinheit (300) zur Übertragung von Daten über einen ICL (350) an eine Empfangseinheit (400) , aufweisend:
einen Prozessor (301) , eingerichtet zum Identifizieren von zu übertragenden Daten in einer Speicherzelle eines
Datenspeichers (310) ;
wobei der Prozessor (301) weiter eingerichtet ist, die
Adresse der Speicherzelle und das Datenwort aus den
identifizierten Daten zu extrahieren;
wobei der Prozessor (301) weiter eingerichtet ist, einen CRC aus der extrahierten Adresse der Speicherzelle und dem extrahierten Datenwort zu berechnen;
wobei der Prozessor (301) weiter eingerichtet ist, ein zu versendendendes Datenpaket durch Anhängen eines Start- Frame- Delimiter und eines Stop-Frame-Delimiter an die extrahierte Adresse der Speicherzelle, das extrahierte Datenwort und den berechneten CRC zu generieren; und
einen Sender (302) , eingerichtet zum Versenden des
Datenpakets .
11. Empfangseinheit (400) zum Empfangen von Daten über einen ICL (350) von einer Sendeeinheit (300) , aufweisend:
einen Empfänger (401) , eingerichtet zum Empfangen eines Datenpakets ; und
einen Prozessor (402) , eingerichtet zum Überprüfen der
Gültigkeit des empfangenen Pakets anhand der Länge zwischen einen Start-Frame-Delimiter und einem Stop-Frame-Delimiter des Datenpakets zu überprüfen;
wobei der Prozessor (402) weiter eingerichtet ist, eine CRC, eine Adresse einer Speicherzelle und ein Datenwort aus dem Datenpaket zu extrahieren;
wobei der Prozessor (402) weiter eingerichtet ist, eine CRC aus der extrahierten Adresse der Speicherzelle und dem extrahierten Datenwort zu berechnen; wobei der Prozessor (402) weiter eingerichtet ist, die berechnete CRC mit der extrahierten CRC zu vergleichen; und wobei der Prozessor (402) weiter eingerichtet ist, das extrahierte Datenwort an die extrahierte Adresse der
Speicherzelle in einem Datenspeicher (410) zu schreiben, wenn die berechnete CRC mit der extrahierten CRC übereinstimmt.
12. Rechensystem (500) , aufweisend:
mindestens eine Sendeeinheit (300) nach Anspruch 10 zum
Verbinden des Rechensystems (500) mit mindestens einem weiteren Rechensystem (501) .
13. Rechensystem nach Anspruch 12,
aufweisend mindestens eine Empfangseinheit (400) nach
Anspruch 11.
14. Rechensystem nach Anspruch 12 oder 13,
wobei die Kommunikation mit dem zweiten Rechensystem (501) über eine optische oder elektrische Signalleitung (550) erfolgt.
15. Luftfahrzeug (600) aufweisend:
wenigstens eine erste Recheneinheit (610) , aufweisend
wenigstens eine Sendeeinheit (611) nach Anspruch 10;
wenigstens eine zweite Recheneinheit (620) , aufweisend wenigstens eine Empfangseinheit (621) nach Anspruch 11; und ein Datennetzwerk (630) ;
wobei die Sendeeinheit (611) der ersten Recheneinheit (610) ausgeführt ist Daten über das Datennetzwerk (630) an die Empfangseinheit (621) der zweiten Recheneinheit (620) zu übertragen.
EP16722522.6A 2015-04-14 2016-04-12 Ubertragungsverfahren und vorrichtungen zur übertragung Ceased EP3284193A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015004580.6A DE102015004580A1 (de) 2015-04-14 2015-04-14 Übertragungsverfahren und Vorrichtungen zur Übertragung
PCT/DE2016/000152 WO2016165683A1 (de) 2015-04-14 2016-04-12 Ubertragungsverfahren und vorrichtungen zur übertragung

Publications (1)

Publication Number Publication Date
EP3284193A1 true EP3284193A1 (de) 2018-02-21

Family

ID=55968854

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16722522.6A Ceased EP3284193A1 (de) 2015-04-14 2016-04-12 Ubertragungsverfahren und vorrichtungen zur übertragung

Country Status (4)

Country Link
US (1) US10574392B2 (de)
EP (1) EP3284193A1 (de)
DE (1) DE102015004580A1 (de)
WO (1) WO2016165683A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10432730B1 (en) 2017-01-25 2019-10-01 United States Of America As Represented By The Secretary Of The Air Force Apparatus and method for bus protection
US10296477B2 (en) 2017-03-30 2019-05-21 United States of America as represented by the Secretary of the AirForce Data bus logger
CN114356828B (zh) * 2021-12-23 2024-05-24 中国航空工业集团公司西安航空计算技术研究所 一种双双余度飞控计算机间异步交叉传输的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093910A (en) * 1986-10-29 1992-03-03 United Technologies Corporation Serial data transmission between redundant channels
US6191614B1 (en) * 1999-04-05 2001-02-20 Xilinx, Inc. FPGA configuration circuit including bus-based CRC register
US7342942B1 (en) * 2001-02-07 2008-03-11 Cortina Systems, Inc. Multi-service segmentation and reassembly device that maintains only one reassembly context per active output port
US7082563B2 (en) * 2003-01-31 2006-07-25 Italtel S.P.A. Automated method for generating the cyclic redundancy check for transmission of multi-protocol packets
US6941396B1 (en) * 2003-02-19 2005-09-06 Istor Networks, Inc. Storage controller redundancy using bi-directional reflective memory channel
US7810013B2 (en) * 2006-06-30 2010-10-05 Intel Corporation Memory device that reflects back error detection signals
US8571021B2 (en) * 2009-06-10 2013-10-29 Microchip Technology Incorporated Packet based data transmission with reduced data size
US8335609B2 (en) * 2010-01-25 2012-12-18 United Technologies Corporation Method and system for exposing and recording embedded avionics data
DE102010031282B4 (de) * 2010-07-13 2022-05-12 Robert Bosch Gmbh Verfahren zum Überwachen eines Datenspeichers
US9350385B2 (en) * 2013-03-15 2016-05-24 Xilinx, Inc. Modular and scalable cyclic redundancy check computation circuit

Also Published As

Publication number Publication date
US20180048424A1 (en) 2018-02-15
US10574392B2 (en) 2020-02-25
DE102015004580A1 (de) 2016-10-20
WO2016165683A1 (de) 2016-10-20

Similar Documents

Publication Publication Date Title
DE102009021865B4 (de) Bereitstellung eines Präfixes für einen Datenkopf
DE102017119062B4 (de) Computerimplementiertes Verfahren zur Kommunikation zwischen Controllern und Kommunikationssystem
EP3189629B1 (de) Verfahren zur seriellen übertragung eines rahmens über ein bussystem von einem sender zu mindestens einem empfänger und teilnehmerstation für ein bussystem
DE112010002704T5 (de) Mehrere Komprimierungstechniken für Informationen in Paketform
DE112015005991B4 (de) Paketsendevorrichtung, Paketempfangsvorrichtung, Paketsendeprogramm und Paketempfangsprogramm
DE112013006417T5 (de) Verlustfreie Schalterstruktur mit niedriger Latenzzeit zum Gebrauch in einem Rechenzentrum
WO2016165683A1 (de) Ubertragungsverfahren und vorrichtungen zur übertragung
DE102015112634A1 (de) Unterstützen von RMA-API über aktive Message
DE102014111361A1 (de) Verfahren zum Betreiben einer Sicherheitssteuerung und Automatisierungsnetzwerk mit einer solchen Sicherheitssteuerung
DE69625953T2 (de) Methode und Vorrichtung zum Erreichen hoher Unversehrtheit und Verfügbarkeit in einem mehrkanaligen System
DE102015115295A1 (de) Verfahren und vorrichtung zur verarbeitung von daten
DE102015108005A1 (de) Mechanismen und Geräte für neu konfigurierbare Interprozessorkommunikationen mit eingebettetem Controller
EP1251432A2 (de) Schnittstelle für die Datenübertragung zwischen zwei Bussystemen und Betriebsverfahren dafür
EP1469625B1 (de) Verfahren und Vorrichtung zum Paket-orientierten Übertragen sicherheitsrelevanter Daten
DE102021118436A1 (de) Mipi-übersetzung in gmsl-tunnelmodus
DE69021332T2 (de) Datenformat für Informationspakete.
DE102010028485B4 (de) Verfahren und Vorrichtung zur Absicherung von über eine Schnittstelle zu übertragenden Datenpaketen
DE112019007018B4 (de) Sicherheitskommunikationsvorrichtung, sicherheitskommunikationssystem, sicherheitskommunikationsverfahren und sicherheitskommunikationsprogramm
DE102023106047A1 (de) Autonomer eintritt und austritt in/aus niedriglatenzdatenpfad in pcie-anwendungen
EP0977395B1 (de) Verfahren zur sicheren einkanaligen Übertragung von Daten zwischen den Rechnerknoten eines Rechnerverbundes sowie Rechnerverbund und Rechnerknoten
WO2023036597A1 (de) Verfahren und system zur steuerung einer übertragung von daten in abhängigkeit wenigstens eines attributs einer datei
DE102019106410A1 (de) Vorrichtung und Verfahren zur Datenübertragung
DE102020113451A1 (de) Sendeeinheit und Empfangseinheit zum Senden und Empfangen von Datenpaketen
DE19846914C2 (de) Datenbus und Verfahren zum Kommunizieren zweier Baugruppen mittels eines solchen Datenbusses
DE102021127310B4 (de) System und Verfahren zur Datenübertragung

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20170918

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20190404

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20211108