EP3274835A1 - Verfahren und vorrichtung zur fehlerfeststellung bei einem prozessor, der ein sicherheitsrelevantes programm ausführt - Google Patents

Verfahren und vorrichtung zur fehlerfeststellung bei einem prozessor, der ein sicherheitsrelevantes programm ausführt

Info

Publication number
EP3274835A1
EP3274835A1 EP16723320.4A EP16723320A EP3274835A1 EP 3274835 A1 EP3274835 A1 EP 3274835A1 EP 16723320 A EP16723320 A EP 16723320A EP 3274835 A1 EP3274835 A1 EP 3274835A1
Authority
EP
European Patent Office
Prior art keywords
processor
output values
program
safety
test program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16723320.4A
Other languages
English (en)
French (fr)
Inventor
Uwe Eckelmann-Wendt
Daniel Becker
Stefan Gerken
Markus Seemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Mobility GmbH
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP3274835A1 publication Critical patent/EP3274835A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Definitions

  • the invention relates to a method for error detection in a processor that executes a security-related program and a related device.
  • error detection in the arithmetic unit of the processor in particular a CPU - Central Processing Unit - is in many areas of technology with safety-relevant orientation, such as railway signaling, vehicle construction, traffic control and monitoring, industrial plant and medical technology, required or at least desirable.
  • the correct execution of the security-related program that is, the software that runs on the processor, sets the correct execution of the machine code of the processor vo ⁇ out.
  • An error in a machine code instruction generates data processing errors or program execution errors. This can cause significant distortions of the program result.
  • redundant design is common.
  • processor functions can be simulated. According to a known method, the object code, that is, the binary representation of the processor instructions, is analyzed byte by byte until these bytes can be uniquely mapped to a processor instruction. Then the ser ⁇ processor command is applied to associated, emulated processor components.
  • the method is based on the emulation of the processor main memory, and application of the emulated Prozes ⁇ sorbetatione to associated, also emulated Listeorkom- components.
  • An emulation is the ability of a program to simulate the operation of a processor with software means. These software tools, which are also called emulators, load the object code, that is, the program of the processor in a working ⁇ store, in order to subsequently, starting with a defined position, byte by byte to interpret this object code. The command structures obtained from this interpretation are then applied to the likewise emulated processor components, in particular registers, memory cells, input / output modules and subcomponents. In this way, processor functions can be simulated, whereby faulty processor instructions can be identified.
  • a disadvantage of this known method is, in addition to the considerable expense above all, that results from the byte-by-byte interpretation of the executed object code low performance.
  • the invention has for its object to provide a method and apparatus of the generic type, which allow a highly secure and early detection of a processor-related error.
  • the object is achieved in that the processor carries out a test program in computing pauses of the safety-relevant program whose output values are compared by means of an external device with expected values, wherein mismatch triggers an error response.
  • the object is achieved according to claim 7 also by a device in which it is provided that the processor is connected to an external device having a memory and a comparator, the comparator for comparison of output values of one in computing pauses the .srele- vanten Program in the processor running test program is formed with stored in the memory expectation values and means for triggering an error response in case of disagreement of the output values with the expected values.
  • the test program runs in the pauses or waiting loops of the safety-related program on the processor and generates output values, which are tested by the external Ge ⁇ advised to expectation. If the output values do not match the expected values, the external device triggers a shutdown or blockage of the faulty processor.
  • the external device can be constructed relatively simple, namely essentially with fuse-reliable memory modules and
  • test program can according to the requirements of the
  • the evaluation by the external device, ie, the avoidance of a self-test by means of the processor is dage ⁇ gen indispensable because a faulty processor can also lead to a false negative test result.
  • the test program determines decimal places of an irrational number as output values by means of a trickle algorithm. Through the trickle algorithm can the irrational number, for example ⁇ , decimal places are calculated for decimal places without having stored the already calculated values.
  • the test program calculates Minim ⁇ least one decimal in ei ⁇ ner computing break the security program and continues to calculate the after ⁇ following decimals with each new computation break.
  • test program with the expiration of the safety-related program is so closely interlaced or intertwined that the test program can be scheduled, can also be determined by the external device, whether the safety-related program was virtually displaced in its course.
  • Ausga ⁇ ben deliberately false decimal error response can be initiated directly and from the safety-related program.
  • the number of output values of the test program by means of the external device is compared with the number of output values to be expected in the pause of the safety-relevant program, wherein mismatch triggers an error response.
  • the output values must agree not only with their value, for example the digit of the decimal place, but also with regard to the number of output values calculated in a certain time with expected values, which results in a further increase in safety.
  • test program is determined according to a sequence of output values corresponding to a test reset and generate a next series of output values. After a useful large number of output values within a sequence, in particular digits of an irrational number according to claim 2, the program strigpro- resets and starts the next sequence of output ⁇ values corresponding to the test plan.
  • Each new sequence may, for example, refer to the calculation of a certain number of decimal places of another irrational number. In this way, the repetition of output values in the same sequence and thus the possibility that processor errors remain undetected, quasi excluded.
  • the test program is according to claim 6 so he ⁇ represents that the largest possible number of different machine-code instructions of the processor is activated.
  • the test program is so complicated that a large amount of different machine code commands to calculate the
  • Output values must contribute.
  • the output values are not randomly computable for a long time from stored, repeated or arbitrarily generated values, so that randomly correct output is nearly impossible.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Fehlerfeststellung bei einem Prozessor, der ein sicherheitsrelevantes Programm ausführt, sowie eine diesbezügliche Vorrichtung. Um größtmögliche Sicherheit bei der Fehlerfeststellung zu erreichen, ist vorgesehen, dass der Prozessor in Rechenpausen des sicherheitsrelevanten Programms ein Prüfprogramm ausführt, dessen Ausgabewerte mittels eines externen Gerätes mit Erwartungswerten verglichen werden, wobei Nichtübereinstimmung eine Fehlerreaktion auslöst.

Description

Beschreibung
Verfahren und Vorrichtung zur Fehlerfeststellung bei einem Prozessor, der ein sicherheitsrelevantes Programm ausführt
Die Erfindung betrifft ein Verfahren zur Fehlerfeststellung bei einem Prozessor, der ein sicherheitsrelevantes Programm ausführt sowie eine diesbezügliche Vorrichtung. Eine derartige Fehlerfeststellung im Rechenwerk des Prozessors, insbesondere einer CPU - Central Processing Unit - ist auf vielen Gebieten der Technik mit sicherheitsrelevanter Ausrichtung, beispielsweise Eisenbahnsignaltechnik, Fahrzeugbau, Verkehrssteuerung und -Überwachung, Industrieanlagenbau und Medizintechnik, erforderlich oder zumindest wünschenswert .
Die korrekte Ausführung des sicherheitsrelevanten Programmes, das heißt, der Software, die auf dem Prozessor läuft, setzt die korrekte Ausführung des Maschinencodes des Prozessors vo¬ raus. Ein Fehler bei einem Maschinencodebefehl erzeugt Datenverarbeitungsfehler oder Programmablauffehler . Dies kann erhebliche Verfälschungen des Programmergebnisses bewirken. Um Prozessorfehler aufzudecken, ist redundante Ausführung üblich. Außerdem können Prozessorfunktionen simuliert werden. Nach einem bekannten Verfahren wird der Objektcode, das heißt, die binäre Repräsentation der Prozessorbefehle, Byte für Byte analysiert, bis diese Bytes eindeutig auf einen Pro- zessorbefehl abgebildet werden können. Anschließend wird die¬ ser Prozessorbefehl auf zugeordnete, emulierte Prozessorkomponenten angewendet. Das Verfahren basiert auf Emulation des Prozessorhauptspeichers und Anwendung der emulierten Prozes¬ sorbefehle auf zugeordnete, ebenfalls emulierte Prozessorkom- ponenten. Unter einer Emulation ist die Fähigkeit eines Programms zu verstehen, die Arbeitsweise eines Prozessors mit Softwaremitteln zu simulieren. Diese Softwaremittel, die auch als Emulatoren bezeichnet werden, laden hierzu den Objekt- code, d. h., das Programm, des Prozessors in einen Arbeits¬ speicher, um anschließend, beginnend mit einer definierten Position, byteweise diesen Objektcode zu interpretieren. Die aus dieser Interpretation gewonnenen Befehlsstrukturen werden dann auf die ebenfalls emulierten Prozessorkomponenten, insbesondere Register, Speicherzellen, Ein-/Ausgabe-Baugruppen und Subkomponenten, angewendet. Auf diese Weise lassen sich Prozessorfunktionen simulieren, wodurch fehlerhafte Prozessorbefehle identifiziert werden können. Nachteilig bei diesem bekannten Verfahren ist neben dem erheblichen Aufwand vor allem, dass durch die byteweise Interpretation des auszuführenden Objektcodes eine geringe Performance resultiert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung gattungsgemäßer Art anzugeben, welche eine hochgradig sichere und möglichst frühzeitige Aufdeckung eines prozessorbedingten Fehlers ermöglichen.
Verfahrensgemäß wird die Aufgabe dadurch gelöst, dass der Prozessor in Rechenpausen des sicherheitsrelevanten Programms ein Prüfprogramm ausführt, dessen Ausgabewerte mittels eines externen Gerätes mit Erwartungswerten verglichen werden, wobei Nichtübereinstimmung eine Fehlerreaktion auslöst. Die Aufgabe wird gemäß Anspruch 7 auch durch eine Vorrichtung gelöst, bei der vorgesehen ist, dass der Prozessor mit einem externen Gerät, das einen Speicher und einen Vergleicher aufweist, beschaltet ist, wobei der Vergleicher zum Vergleich von Ausgabewerten eines in Rechenpausen des sicherheitsrele- vanten Programms in dem Prozessor ablaufenden Prüfprogramms mit in dem Speicher gespeicherten Erwartungswerten ausgebildet ist und Mittel zur Auslösung einer Fehlerreaktion bei Nichtübereinstimmung der Ausgabewerte mit den Erwartungswerte aufweist .
Auf diese Weise kann die korrekte Arbeitsweise des Prozessors regelmäßig überprüft werden, so dass eine frühestmögliche Identifizierung eines fehlerhaften Prozessors möglich ist. Das Prüfprogramm läuft dazu in den Rechenpausen oder auch Warteschleifen des sicherheitsrelevanten Programmes auf dem Prozessor und erzeugt Ausgabewerte, die von dem externen Ge¬ rät auf Erwartungswerte geprüft werden. Stimmen die Ausgabe- werte nicht mit den Erwartungswerten überein, veranlasst das externe Gerät eine Abschaltung oder Blockade des fehlerhaften Prozessors .
Vorteilhaft ist vor allem, dass das externe Gerät relativ einfach aufgebaut sein kann, nämlich im Wesentlichen mit sicherungstechnisch verlässlichen Speicherbausteinen und
Vergleicherbausteinen. Bei sicherungstechnischen Systemen mit redundanten, parallel arbeitenden Prozessoren besteht ein erheblicher Vorteil darin, dass die Prozessoren nicht zueinan- der synchronisiert laufen müssen. Dadurch kann Rechenzeit, die als Wartezeit für Synchronisationszyklen erforderlich wäre, für die Ausführung des Prüfprogramms genutzt werden. Das Prüfprogramm kann entsprechend den Anforderungen an das
Sicherheitslevel des sicherheitsrelevanten Programms als An- laufprüfung, aber auch als dauerhaft begleitende Prüfung ab¬ laufen. Die Auswertung durch das externe Gerät, d. h., das Vermeiden einer Eigenprüfung mittels des Prozessors ist dage¬ gen unabdingbar, da ein fehlerhafter Prozessor auch zu einem falsch-negativen Prüfergebnis führen kann. Durch das externe Gerät zum Vergleich der Ausgabewerte des Prüfprogramms mit
Erwartungswerten ergibt sich eine sehr hohe Sicherheit dahingehend, dass die Prozessor-Maschinencodebefehle tatsächlich korrekt ausgeführt worden sind. Falls das sicherheitsrelevante Programm auf Emulationsebene ausgeführt wird kann das ebenfalls emulierte Prüfprogramm auch feststellen, ob der Interpreter zur Erstellung der Emulationssoftware korrekt arbeitet. Bei einer besonders vorteilhaften Ausführungsform gemäß Anspruch 2 ist vorgesehen, dass das Prüfprogramm mittels eines Tröpfelalgorithmus Nachkommastellen einer irrationalen Zahl als Ausgabewerte ermittelt. Durch den Tröpfelalgorithmus kann die irrationale Zahl, beispielsweise Π, Nachkommastelle für Nachkommastelle errechnet werden ohne die bereits berechneten Werte gespeichert zu haben. Das Prüfprogramm errechnet in ei¬ ner Rechenpause des sicherheitsrelevanten Programms mindes¬ tens eine Nachkommastelle und setzt die Berechnung der nach¬ folgenden Nachkommastellen mit jeder neuen Rechenpause fort. Auf diese Weise kann eine extrem lange Folge von Ausgabewer¬ ten in Form von Nachkommastellen einer irrationalen Zahl erzeugt werden, wobei Wiederholungen des gleichen Musters der Ausgabewerte nicht auftreten und die stetige Aussagefähigkeit der Prüfausgaben laufzeitunabhängig bestehen bleibt. Andererseits werden auch bei sehr kurzen Rechenpausen des sicherheitsrelevanten Programms, welche für das Prüfprogramm zur Verfügung stehen, bereits aussagefähige Ausgabewerte errech¬ net .
Wenn das Prüfprogramm mit dem Ablauf des sicherheitsrelevanten Programms derart eng verkämmt bzw. verflochten ist, dass das Prüfprogramm planbar ablaufen kann, kann durch das externe Gerät auch ermittelt werden, ob das sicherheitsrelevante Programm in seinem Ablauf quasi verdrängt wurde. Durch Ausga¬ ben bewusst falscher Nachkommastellen kann eine Fehlerreaktion auch von dem sicherheitsrelevanten Programm direkt eingeleitet werden.
Gemäß Anspruch 3 ist vorgesehen, dass die Anzahl der Ausgabewerte des Prüfprogramms mittels des externen Gerätes mit der Anzahl der in der Rechenpause des sicherheitsrelevanten Pro- grammes zu erwartenden Anzahl von Ausgabewerten verglichen wird, wobei Nichtübereinstimmung eine Fehlerreaktion auslöst. Die Ausgabewerte müssen nicht nur bezüglich ihres Wertes, beispielsweise der Ziffer der Nachkommastelle, sondern auch bezüglich der in einer bestimmten Zeit errechneten Anzahl von Ausgabewerten mit Erwartungswerten übereinstimmen, wodurch sich ein weiterer Sicherheitszuwachs ergibt.
Gemäß Anspruch 4 ist vorgesehen, dass sich das Prüfprogramm nach einer Folge von Ausgabewerten entsprechend eines Prüf- planes zurücksetzt und eine nächste Folge von Ausgabewerten erzeugt. Nach einer sinnvoll großen Anzahl von Ausgabewerten innerhalb einer Folge, insbesondere Nachkommastellen einer irrationalen Zahl gemäß Anspruch 2 setzt sich das Prüfpro- gramm zurück und beginnt mit der nächsten Folge von Ausgabe¬ werten entsprechend dem Prüfplan.
Die Folgen der Ausgabewerte sind gemäß Anspruch 5 nicht iden¬ tisch. Jede neue Folge kann sich beispielsweise auf die Be- rechnung einer bestimmten Anzahl von Nachkommastellen einer anderen irrationalen Zahl beziehen. Auf diese Weise ist die Wiederholung von Ausgabewerten in gleicher Aneinanderreihung und damit die Möglichkeit, dass Prozessorfehler unerkannt bleiben, quasi ausgeschlossen.
Vorzugsweise ist das Prüfprogramm gemäß Anspruch 6 derart er¬ stellt, dass eine größtmögliche Anzahl unterschiedlicher Ma- schinencodebefehle des Prozessors aktiviert wird. Dazu wird das Prüfprogramm derart verkompliziert, dass eine große Menge unterschiedlicher Maschinencodebefehle zur Errechnung der
Ausgabewerte beitragen muss. Der Vorteil, dass nur eine simp¬ le Datenübertragung von Bytes zu dem externen Gerät erforderlich ist, bleibt dabei erhalten. Dennoch sind die Ausgabewerte nicht durch Zufall für längere Zeit aus gespeicherten, wiederholten oder willkürlich erzeugten Werten errechenbar, so dass eine zufällig korrekte Ausgabe nahezu unmöglich ist.

Claims

Verfahren zur Fehlerfeststellung bei einem Prozessor, der ein sicherheitsrelevantes Programm ausführt, d a d u r c h g e k e n n z e i c h n e t, dass der Prozessor in Rechenpausen des sicherheitsrelevanten Programms ein Prüfprogramm ausführt, dessen Ausgabewerte mittels eines externen Gerätes mit Erwartungswerten verglichen werden, wobei Nichtübereinstimmung eine Fehlerreaktion auslöst.
Verfahren nach Anspruch 1,
d a d u r c h g e k e n n z e i c h n e t, dass das Prüfprogramm mittels eines Tröpfelalgorithmus Nach¬ kommastellen einer irrationalen Zahl als Ausgabewerte ermittelt .
Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Anzahl der Ausgabewerte des Prüfprogramms mittels des externen Gerätes mit der Anzahl der in der Rechenpause des sicherheitsrelevanten Programms zu erwartenden Anzahl von Ausgabewerten verglichen wird, wobei Nichtübereinstimmung eine Fehlerreaktion auslöst.
Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass sich das Prüfprogramm nach einer Folge von Ausgabewerten entsprechend eines Prüfplanes zurücksetzt und eine nächste Folge von Ausgabewerten erzeugt.
Verfahren nach Anspruch 4,
d a d u r c h g e k e n n z e i c h n e t, dass die Folgen oder Ausgabewerte nicht identisch sind.
Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass das Prüfprogramm eine größtmögliche Anzahl unterschied¬ licher Maschinencodebefehle des Prozessors aktiviert.
Vorrichtung zur Durchführung des Verfahrens nach einem der vorangehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t, dass der Prozessor mit einem externen Gerät, das einen Speicher und einen Vergleicher aufweist, beschaltet ist, wo¬ bei der Vergleicher zum Vergleich von Ausgabewerten eines in Rechenpausen des sicherheitsrelevanten Programms in dem Prozessor ablaufenden Prüfprogramms mit in dem Speicher gespeicherten Erwartungswerten ausgebildet ist und Mittel zur Auslösung einer Fehlerreaktion bei Nichtübereinstimmung der Ausgabewerte mit den Erwartungswerte aufweist .
EP16723320.4A 2015-05-22 2016-05-10 Verfahren und vorrichtung zur fehlerfeststellung bei einem prozessor, der ein sicherheitsrelevantes programm ausführt Withdrawn EP3274835A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015209530.4A DE102015209530A1 (de) 2015-05-22 2015-05-22 Verfahren und Vorrichtung zur Fehlerfeststellung bei einem Prozessor, der ein sicherheitsrelevantes Programm ausführt
PCT/EP2016/060452 WO2016188736A1 (de) 2015-05-22 2016-05-10 Verfahren und vorrichtung zur fehlerfeststellung bei einem prozessor, der ein sicherheitsrelevantes programm ausführt

Publications (1)

Publication Number Publication Date
EP3274835A1 true EP3274835A1 (de) 2018-01-31

Family

ID=56014976

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16723320.4A Withdrawn EP3274835A1 (de) 2015-05-22 2016-05-10 Verfahren und vorrichtung zur fehlerfeststellung bei einem prozessor, der ein sicherheitsrelevantes programm ausführt

Country Status (3)

Country Link
EP (1) EP3274835A1 (de)
DE (1) DE102015209530A1 (de)
WO (1) WO2016188736A1 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799713B2 (en) * 2011-03-01 2014-08-05 Texas Instruments Incorporated Interruptible non-destructive run-time built-in self-test for field testing

Also Published As

Publication number Publication date
DE102015209530A1 (de) 2016-11-24
WO2016188736A1 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
DE60309928T2 (de) Verfahren zur erhöhung der sicherheitsintegritätsstufe eines kontrollsystems
DE69831732T2 (de) Verfahren und gerät zum korrigieren von fehlern in einem rechnersystem
EP3841438B1 (de) Automatisierungssystem zur überwachung eines sicherheitskritischen prozesses
EP3770766B1 (de) Verfahren zum testen eines systems
EP2852896A2 (de) Anordnung mit einem mikroprozessorsystem
DE102009050161A1 (de) Verfahren und Vorrichtung zum Testen eines Systems mit zumindest einer Mehrzahl von parallel ausführbaren Softwareeinheiten
WO2005045665A1 (de) Verfahren und vorrichtung zur operandenverarbeitung in einer prozessoreinheit
EP3349082B1 (de) System zur abschaltbaren simulation von anlagen oder maschinen innerhalb von speicherprogrammierbaren steuerungen
WO2010049339A1 (de) Vorrichtung und verfahren zur generierung redundanter, aber unterschiedlicher maschinencodes aus einem quellcode zur verifizierung für ein sicherheitskritisches system
DE112013006981T5 (de) Steuersystem Prüfmittel
EP3274835A1 (de) Verfahren und vorrichtung zur fehlerfeststellung bei einem prozessor, der ein sicherheitsrelevantes programm ausführt
WO2017080793A2 (de) Verfahren zum betrieb eines mehrkernprozessors
DE102022208087A1 (de) Verfahren zum Überprüfen einer Verarbeitung von Nutzdaten
DE102009047724A1 (de) Verfahren zur Programmlaufkontrolle
EP3841439B1 (de) Automatisierungssystem zur überwachung eines sicherheitskritischen prozesses
DE102021132235A1 (de) Verfahren zur Simulation eines Steuergeräts auf einem Computer auf der Grundlage des AUTOSAR-Standards und Computer dafür
EP3314412B1 (de) Verfahren zum debugging von softwarekomponenten in einem verteilten zeitgesteuerten echtzeitsystem
WO2016206847A1 (de) Verfahren und vorrichtung zum absichern einer programmzählerstruktur eines prozessorsystems und zum überwachen der behandlung einer unterbrechungsanfrage
EP2653850B1 (de) Verfahren und IT-System zum Durchführen von Gesamtfahrzeugtests
DE102007028721A1 (de) Verfahren und Vorrichtung zur Verifizierung von Funktionsabläufen in einem Steuergerät
DE102022117470A1 (de) Verfahren zum Charakterisieren von Testergebnissen
EP2869143B1 (de) Emulationssystem zur Simulation eines technischen Systems
EP4092535B1 (de) Verfahren zum testen von steuergeräten
DE19805819B4 (de) Verfahren zur Überwachung von integrierten Schaltkreisen
DE102022127868A1 (de) Verfahren zum Durchführen einer Simulation

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20171025

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SIEMENS MOBILITY GMBH

17Q First examination report despatched

Effective date: 20190214

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190725