EP3257328A1 - Schaltungsanordnung zum betreiben von halbleiterlichtquellen - Google Patents

Schaltungsanordnung zum betreiben von halbleiterlichtquellen

Info

Publication number
EP3257328A1
EP3257328A1 EP16701610.4A EP16701610A EP3257328A1 EP 3257328 A1 EP3257328 A1 EP 3257328A1 EP 16701610 A EP16701610 A EP 16701610A EP 3257328 A1 EP3257328 A1 EP 3257328A1
Authority
EP
European Patent Office
Prior art keywords
circuit
switch
voltage
circuit arrangement
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP16701610.4A
Other languages
English (en)
French (fr)
Other versions
EP3257328B1 (de
Inventor
Olaf Busse
Alfons Lechner
Siegfried Mayer
Horst Werni
Christof Schwarzfischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram GmbH
Original Assignee
Osram GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram GmbH filed Critical Osram GmbH
Publication of EP3257328A1 publication Critical patent/EP3257328A1/de
Application granted granted Critical
Publication of EP3257328B1 publication Critical patent/EP3257328B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/39—Circuits containing inverter bridges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/59—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits for reducing or suppressing flicker or glow effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/20—Responsive to malfunctions or to light source life; for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/175—Controlling the light source by remote control
    • H05B47/18—Controlling the light source by remote control via data-bus transmission

Definitions

  • the invention relates to a circuit arrangement for operating a semiconductor light source comprising a power input for inputting an AC input voltage, an output with a first output terminal and a two ⁇ th output port adapted to connect a half ⁇ conductor light source strand, a control ⁇ input for controlling the function of the Circuit arrangement with a control signal, a rectifier circuit for converting the AC input voltage into a rectified voltage, and a converter circuit for converting the rectified voltage into a suitable for the semiconductor light sources current.
  • the invention relates to a circuit arrangement for operating semiconductor light sources according to the preamble of the main claim.
  • Modern circuit arrangements for operating semiconductor light sources are often not switched in a conventional manner, so that they are turned on by switching on the mains voltage and switched off by switching off the mains voltage, but they are permanently connected to the mains voltage and are connected via a data bus such as a DALI bus connected.
  • the fact that they are permanently connected to the mains voltage raises a problem known in the prior art.
  • the capacitive AC voltage in the semiconductor light sources can cause a small current, which causes the semiconductor light sources to at least partially glimmer. This glow can be clearly perceived especially in a dark environment and is undesirable.
  • the current causing the glow of the semiconductor light sources is referred to below as the glow current I G. Measures are known from the prior art which are intended to mitigate the glow of the semiconductor light sources when the circuit arrangement is switched off.
  • FIG. 2 shows a voltage U E WN, which is applied to the LED strand 55 in spite of disconnected circuit arrangement 100 for operating semiconductor light sources, which leads to the glowing of the LEDs 5 in the LED strand 55.
  • This voltage flows through parasitic capacitances in the light-emitting diode strand 55 without the
  • Circuit arrangement 100 for operating semiconductor light sources is actively in operation. This voltage can induce a small current in the LEDs 5 (typical value 500 ⁇ -1000 ⁇ ), which makes them glow. A glow of the light-emitting diodes 5 is visible at least in the dark even at a light-emitting diode current of 1 ⁇ .
  • Fig. 3 shows a known measure to reduce the glow of the semiconductor light sources.
  • Fig. 3 shows a circuit arrangement according to the prior art, which already reduces the glow of the LEDs 5.
  • Fig. 3 shows the output part of the circuit arrangement in the off state when the semiconductor light sources glow.
  • the two output lines LED + and LED- are short-circuited on the input side, since for the driving voltage U E N, the wiring of the circuit arrangement acts at this point as a short circuit.
  • a diode 1 is connected in series between a DC-DC converter and the output terminal of the circuit arrangement. This considerably reduces the glow current, as virtually no current can flow in the reverse direction of the diode.
  • the diode must be suitable for this task and have the lowest possible parasitic capacitance.
  • a protection diode 7 which is intended to protect the light emitting diode 5 against excessive reverse voltages.
  • LEDs are known to be very sensitive to high reverse voltages and can be easily destroyed. Therefore, in virtually every commercial light-emitting diode package, a protective diode 7 is connected in antiparallel to the LED chip 5.
  • Modern light-emitting diodes are high-performance components that produce a lot of waste heat due to their high conversion capacity. Therefore, these devices are usually applied to so-called ⁇ metal core boards. These are printed ⁇ th, which essentially consists of a thermally well managerial sheet metal, usually aluminum or copper.
  • LEDs 5 accumulating heat are very well derived.
  • this thermal advantage also involves an electrical disadvantage: due to the small thickness of the insulating layer, the entire arrangement acts like a capacitor, like a Y-capacitor, since the metal sheet is grounded in most arrangements.
  • These parasitic capacitances are shown in the diagram of FIG Capacitors 9 shown. About these capacitors 9, a glow current can flow to ground even in the off state of the circuit.
  • the glow current is an MOS-FET switch Sl between the DC-DC converter and the output terminal 124 which is turned on for driving the semiconductor light sources during operation of the circuit arrangement, and wherein ask ⁇ switched circuit arrangement for operating a semiconductor light sources is also switched off.
  • This MOS FET Sl also still prevents the glow current in the flow direction of the LEDs 5.
  • the diode 3 shown in Fig. 3 is the body diode of the MOS FETs Sl.
  • a varistor 13 is connected in parallel with the drain-source path of the MOS-FET S1 in order to protect the MOS-FET S1 from overvoltage pulses.
  • a Y-capacitor 11 is connected to ground, which also reduces the glow of the LEDs 5.
  • the object is achieved according to the invention with a circuit arrangement for operating a semiconductor light source comprising a power input for inputting an AC input voltage, an output which is connected to a first output terminal and a second output terminal which is ⁇ directed to connect a semiconductor light source strand, a control input for controlling the operation of Circuit arrangement with a control signal, a
  • a rectifier circuit for converting the input AC voltage to a rectified voltage a converter circuit for converting the rectified voltage into a suitable current for the semiconductor light sources, a first switch arranged between the converter circuit and the output for switching the current through the semiconductor light sources, one between the first switch and the output or between the converter circuit and the first switch disposed first diode.
  • a four-quadrant switch is provided, which can advantageously effectively reduce the glow currents through the semiconductor light source string. Since the diode 15 has small parasitic capacitances, the leakage current of the diode is greatly reduced and the glow current in the direction of the diode is reduced by the first switch.
  • the circuit arrangement has a second switch which is angeord ⁇ net between the converter circuit and the first output terminal, wherein the first switch is connected between the converter circuit and the second output terminal is arranged.
  • the second switch can advantageously further reduce the glow current through the light-emitting diode string.
  • the circuit arrangement has a second diode, which is arranged between the converter circuit and the first output terminal, wherein the first switch is arranged between the converter circuit and the second output terminal.
  • the second diode also serves advantageously to reduce the glow current .
  • the second switch is a MOS-FET
  • the second diode is the body diode of the MOS-FETs.
  • a parallel connection of a first Y-capacitor and a first resistor between Erdpo ⁇ potential and a terminal of the first switch maral ⁇ tet.
  • the parallel connection of the first Y-capacitor and the first resistor raises the potential of the terminal of the first MOS-FET switch to a higher level, so that its parasitic capacitance decreases, which advantageously leads to a reduction of the glow current.
  • a series connection of a varistor and a voltage-dependent switching element is advantageously connected in parallel to the first switch. This results in a further reduction of the glow current compared to the prior art embodiment of a parallel varistor, since the quite low impedance of the varistor does not come to bear due to the voltage-dependent switching element, and the glow current through the varistor drops sharply.
  • a parallel connection of a second Y-capacitor and a second resistor between Erdpo ⁇ potential and a terminal of the second switch is switched tet.
  • the parallel connection of the second Y-capacitor and the second resistor raises the potential of the terminal of the second MOS-FET switch to a higher level, so that its parasitic capacitance decreases, which advantageously leads to a reduction of the glow current.
  • a series connection of a second varistor and a second voltage-dependent switching element is connected in parallel to the second switch. This causes a further reduction of the glow current compared to the known from the prior art embodiment of a parallel
  • the voltage-dependent switching element is a SIDAC.
  • Sidacs are quite inexpensive components that are very well suited to take this opportunity for a ⁇ set.
  • the voltage-dependent switching element is a TVS diode.
  • These components are suitable for the intended USAGE ⁇ dung, where they can higher currents and energies as Sidacs tra ⁇ gen.
  • the voltage-dependent switching element is a spark gap. Spark gaps are particularly fast and robust and therefore very suitable for the intended use, but have cost disadvantages.
  • the converter circuit has a half-bridge of two transistors, wherein the upper Brückentransis ⁇ gate is driven by a driver circuit, and the second switch is thereby driven in accordance with the same Trei ⁇ berscrien.
  • the second switch is driven via the driver circuit, a diode and a sample-and-hold circuit.
  • the sample-and-hold circuit effects the desired switching mimic of the second switch particularly advantageously, with the diode performing the necessary rectification.
  • Fig. 1 is a schematic diagram of an execution ⁇ form the circuit arrangement for operating HalbleiterIichtarion
  • Fig. 2 shows a switched-off, despite the LED module on LED strand applied voltage that leads to the glow of the LEDs 5 in the LED cluster 55,
  • Fig. 3 shows a circuit arrangement according to the prior
  • FIG. 4 shows the representation of a parasitic voltage U G p
  • Fig. 7 shows a first embodiment of the invention
  • Fig. 8 shows a second embodiment of the invention
  • Fig. 1 shows a schematic diagram of an exporting ⁇ approximate shape of the circuit assembly 100 for the operation of semiconductor light sources.
  • the circuit arrangement 100 for operating semiconductor light sources has an input
  • the circuit arrangement 100 for operating semiconductor light sources is permanently connected to this input AC voltage U E and is switched on and off by means of a control input 130. Dimming commands can be transmitted to the circuit arrangement 100 on a bus ST in addition to switching commands via the control input 130, for example.
  • the input 110 is connected to a rectifier circuit 140, which converts the input AC voltage U E into a DC voltage.
  • the DC voltage is input to a DC ⁇ converter 150 which converts the DC voltage into an appropriate DC current I B for a printer connected to the circuit arrangement 100 for the operation of semiconductor light sources LED string 55th
  • This direct current I B is conducted via a first switch S 1 and a first diode 15 to the output 120 of the circuit arrangement 100 for operating semiconductor light sources.
  • the light-emitting diode strand 55 is connected between the first output connection 122 and the second output connection 124 of the output 120 of the circuit arrangement 100 for operating semiconductor light sources.
  • the first diode 15 can in this case be connected in series between the first switch S1 and the output gear 120 or between the DC-DC converter 150 and the first switch Sl be connected. However, the diode 55 may be attached ⁇ orders directly on the module of the LED string. When installed in a luminaire, the diode would then be arranged in the luminaire. The diode 15 is be ⁇ vorzugt series between the first switch Sl and the output 120 switched. Due to the fact that the circuit ⁇ arrangement 100 for operating semiconductor light sources is permanently connected to the input AC voltage U E , it happens that the light-emitting diodes 5 start to glow, although the circuit arrangement 100 and thus also the
  • DC-DC converter 150 is turned off by the control signal ST via the control input 130.
  • FIG. 4 shows the representation of a parasitic voltage U G p over time, which induces a glow current I G in the LEDs 5. Due to the known measures described above, the glow current I G is very small despite the high parasitic voltage U G p, nonetheless perceptible especially in a dark environment. Clearly visible are the two current peaks of the Glimmstromes I G on the flanks of Parasi ⁇ -refractory voltage U GP. These are caused by two effects:
  • a high glow current is caused by a large voltage change of the parasitic voltage U GP , which results in a smaller impedance in the considered circuit, which increases the current through the LEDs.
  • This high parasitic capacitance forms a not to be underestimated impedance, via which a glow current I G can flow, which increases the already flowing through the varistor 13 glow current.
  • a resistor is now parallel to the Y-capacitor 11 is connected 10 to the clamping voltage to ⁇ raised stabili ⁇ hen via the drain-source path of the MOS-FETs Sl.
  • Fig. 5 shows the effect of the resistor 10 in parallel to the Y-capacitor 11, which has a reduction of the glow current I G result.
  • the voltage U L p of FIG. 5 is the voltage of the LED terminal. Over time, this voltage is raised by the resistor 10. In the lower half of Fig. 5, the glow current I G is shown. It can be clearly seen a decrease in the glow current, which drops from about 19 ⁇ to about 13 ⁇ .
  • FIG. 6 shows a diagram of the parasitic capacitance COSS of a MOS-FET over the drain-source voltage VDS of the MOS-FET. It is good to see that the capacitance of the drain-source path decreases as the voltage across this path increases. This has the above drop of Glimmstro ⁇ mes I G result, as the impedance increases with decreasing capacity. In other words, repeated by the resistor in parallel with the Y-capacitor, the voltage increases across the drain-source path of the MOS-FETs Sl, and the parasitic capacitance decreases accordingly. This increases the impedance of this drain-source path and the consequent glow current decreases accordingly.
  • FIG. 7 now shows a first embodiment of the circuit arrangement according to the invention for reducing the glow of an LED string.
  • the first embodiment has a second diode 1 which is already known from the prior art and which is connected between the LED + connection and the first output. input terminal 122 is connected.
  • the first exporting ⁇ approximate shape the two problems described above have been addressed to the glow current in relation to the known
  • a first diode 15 is connected seri ⁇ ell between the second output terminal (124) and the switch Sl.
  • the first diode 15 has a parasitic capacitance on ⁇ , a voltage across the aforementioned components is also not entirely ruled out.
  • the resistor 10 already described above is connected in parallel with the Y capacitor 11.
  • the Y-capacitor 11 is connected between ground potential and the connection point of the cathode of the diode 15 and the source terminal of the MOS-FETs Sl.
  • the Y capacitor can also be connected between earth and the anode of the diode 15.
  • the resistor 10 causes the above-described voltage increase across the drain-source Stre ⁇ bridge of the MOS-FETs Sl and thus a reduction of parasi ⁇ tary capacity, which has an increase in the impedance result.
  • a sidac 12 is connected in series with the varistor 13 in the first embodiment, which should reduce the current flowing through the varistor due to the relatively low resistance of the varistor 13.
  • a Sidac is a voltage-dependent switch that is nonconductive below a certain threshold voltage, and thus no significant current can flow in its circuit.
  • another exciting dependent switch such as a TVS diode or a spark gap can be switched.
  • the protective effect is improved at Surgepulsen, since the voltage-dependent switch can also absorb energy from such a Surgepuls. It is only important that the voltage-dependent switch below its threshold voltage has the largest possible impedance.
  • Fig. 8 shows a second embodiment of the erfindungsge ⁇ MAESSEN circuit arrangement for reducing the glow of a LED strand.
  • the second embodiment is similar to the first embodiment, therefore, only the differences from the first embodiment will be described.
  • a second switch S2 also in the form of a MOS-FET.
  • the second switch S2 is connected in parallel with the second diode 1.
  • this measure leads to a significant increase in the glowing current.
  • Switch S2 in the form of a MOS-FET locks when disconnected ⁇ tem converter and thus reduces the flow of a
  • the MOS-FET S2 is connected between the DC-DC converter 150 and the LED strand 55, in such a way that the drain terminal of the MOS-FETs S2 is coupled to the LED strand 55, and the source terminal of the MOS-FETs S2 with the Gleichspan ⁇ tion converter 150. This then becomes the always present body diode of the MOS-FETs S2 to the second diode 1.
  • the MOS-FET S2 is operated inversely, since the light-emitting diode current I B flows from the DC-DC converter 150 to the LED strand 55.
  • the MOS-FET improves over the known second diode 1 and the efficiency of the circuit because it causes much less loss at high currents than previously turned ⁇ sat at this point bipolar diode.
  • a series circuit of a varistor 17 and a SIDAC 16 is connected in parallel with the drain-source path analogously to the MOS-FET S1, which protects the MOS-FET S2, but at the same time does not allow a high parasitic current.
  • the drain potential as in the MOS-FET Sl here is also raised.
  • a resistor 18 is inserted between ground and the drain potential of the MOS-FETs S2, which increases the voltage across the drain-source path of the MOS-FETs S2.
  • Parallel to the resistor 18, a Y-capacitor 19 is still connected, which reduces the voltage swing of the LED + terminal 122 against Erdpo ⁇ potential and thus also reduces the glow current.
  • FIG 9 shows the entire power unit of the second embodiment of the circuit arrangement according to the invention.
  • the relevant function groups of the power section are briefly described below.
  • the circuit is powered by a mains AC voltage via the input terminals Pl-A and Pl-B. These form the power input 110.
  • the fuse F101 serves to protect the circuit arrangement from impermissible conditions.
  • the components L-100-A and L-100-B and the capacitor C100 form an input filter 115 and serve for the preparation of the AC signal.
  • the prepared Wech ⁇ selschreib is inputted to a bridge rectifier 140 formed by diodes D106 to D109.
  • the rectified AC voltage is applied from the components L101, Q100, D105 and an intermediate circuit storage capacitor C110 at a Leis ⁇ factor correction circuit 160th
  • the resistor R108 forms a shunt for current measurement of the converter current of the power factor correction circuit 160.
  • the transistor Q100 is driven via a control circuit 162, which measures the current through the resistor R108 as a parameter.
  • the control circuit 162 controls the switch Q100 so that the applicable standards for the power factor of the circuit arrangement are met.
  • Power factor correction circuit 160 outputs an intermediate circuit voltage U ZK s.
  • the intermediate circuit voltage U ZK s is input to a step down half-bridge 170, which down-converts the intermediate circuit voltage U ZK s and provides a current I B for the light-emitting diode strand 55.
  • the deep-set half-bridge 170 has two half-bridge switches Q200 and Q201, which are formed as MOS-FETs.
  • the source terminal of the lower MOS FET Q201 is grounded.
  • a current measuring shunt R203 is coupled with one end to ground. The other end of the resistor R203 forms the first output LED of the deepening half-bridge 170.
  • the two MOS-FETs Q200 and Q201 are connected in series and form a half-bridge center M, which is connected to a filter inductor L201.
  • the other end of this filter inductor L201 forms the second output LED + of the deepening half-bridge 170.
  • a capacitor C205 Between the first output LED and the second output LED + is a capacitor C205 connected.
  • the power factor correction circuit 160 and the deep-set half bridge 170 together form the wall ⁇ lerscrien 150.
  • the first switch Sl is connected, which is also designed as a MOS-FET , The first switch is controlled by a control circuit which switches the MOS-FET S1 via a bipolar transistor Q401.
  • an enable signal with the aid of an auxiliary voltage signal VCCO verwen ⁇ det which is generated by an auxiliary voltage supply, not shown here.
  • the resistors R401 and R402 form a voltage divider which supplies the gate of the MOSFET S1 with the necessary switching voltage.
  • the bipolar transistor Q401 is connected in parallel to this voltage divider and can short-circuit the voltage divider, so that the MOS-FET Sl is turned off.
  • the resistor R403 is used for decoupling from the auxiliary power supply VCCO. Since the bipolar transistor Q401 is connected with its emitter to the LED line, it can easily be switched via its base by means of the enable signal with a common drive level.
  • the resistor R404 is used to decouple from this drive level. Between the first switch Sl and the output terminal 124 is a
  • Diode 15 switched.
  • the enable signal is in this case controlled by the control input 130 and, depending on the requirement of the control signal ST (for example light-emitting diodes on / off), switched accordingly.
  • the diode 15 is connected so that its cathode for
  • the resistor 10 beticianstel ⁇ ligt as in the first embodiment of the MOS FET scarf ⁇ ters Sl, so that in this way the remaining glow current of the circuit arrangement is further reduced to raise the potential of the drain-source path.
  • the second switch S2 is connected, which is also designed as a MOS-FET. The second switch is used to bridge the second diode 1.
  • the MOS-FET S2 is connected such that its source terminal is coupled to the LED + terminal, and its drain terminal is coupled to the first output terminal 122. Between drain terminal and earth, a parallel connection of a Y-capacitor 19 and a resistor 18 is connected. The resistor also causes an increase of the potential of the source terminal of the MOS-FETs S2 to its parasitic
  • the MOSFET S2 is operated inversely due to the interconnection. Since the MOS-FET S2 with the Half-bridge center is coupled, it is no longer controllable with the übli ⁇ Chen, mass-related low voltage levels.
  • the second embodiment of the circuit arrangement according to the invention uses the circuit measure described below for driving the MOS FETs S2.
  • the deep-set half-bridge 170 requires a so-called high-side driver for driving the upper transistor Q200, that is to say an auxiliary circuit which can control the overhead transistor with the necessary potential for switching. Since the upper MOSFET Q200 leads the intermediate circuit voltage U ZK s, its drive potential must be above this voltage. This auxiliary circuit is used in a simple and cost-effective manner to be able to control the switch S2.
  • the two half-bridge transistors Q200 and Q201 are driven ⁇ of an integrated circuit U200 via the resistors R200 and R201.
  • the high-side driver is integrated in this integrated circuit U200.
  • the signal for the upper transistor Q200 is output at the output HO of the integrated circuit U200.
  • the signal for the lower transistor is output at the output LO of the integrated circuit U200.
  • the half-bridge center M is connected to the terminal VS of the integrated circuit U200.
  • the integrated circuit U200 is likewise supplied with the voltage VCCO via the auxiliary voltage supply (not shown here).
  • the components D201 and C203 are the external circuitry of the high-side driver to the corre ⁇ spective potential for the upper transistor Q200 penetratetel ⁇ len to.
  • the high side driver therefore consists of the components U200, D201 and C203.
  • the output HO of the integrated circuit U200 is now coupled to a series circuit of a resistor R405 and a diode D402 according to the second embodiment.
  • the anode of diode D402 is coupled to resistor R405.
  • the cathode of the diode D402 is coupled with a sample and hold circuit of the components C401, D401 and R409.
  • the sample and hold circuit is also called
  • Sample-and-hold circuit It causes a hold of the voltage level of the rectified AC voltage of the high-side driver to one for the MOS-FET S2 suffi ⁇ sponding switching voltage.
  • the gate of the MOS-FETs S2 is also connected to the cathode of the diode D402 and the sample and hold circuit.
  • Diode D402 rectifies the AC signal applied to output HO and applies it to the sample and hold circuit.
  • the capacitor C401 charges thereby over a plurality of shafts of the step-down half-bridge to a voltage which be ⁇ is bordered by the Zener diode D401.
  • This voltage is now applied to the gate of the MOS-FETs S2 to turn them on as long as the half-bridge of the MOS-FETs Q200 and Q201 is in operation. If the sinking half-bridge 170 is switched off, the capacitor C401 discharges via the resistor R409 and the MOS-FET S2 switches off. It should be noted that the transistor is switched on after a few working cycles of the half-bridge. However, this is not a disadvantage since in these cycles the body diode 1 is effective and the current through the
  • Light-emitting diode strand 55 carries. Although this is associated with an increased power loss, but only about a few few cycles of the deepening half-bridge, so that in practice this is not a problem. Depending on the dimensioning of the resistor R409 of the MOS-FET S2 remains turned on some time after the switch from ⁇ the step-down half-bridge until the capacitor C401 with the
  • Threshold voltage of the MOS-FETs S2 is discharged. Again, this is a very short period of time in practice, so this is not a problem. This measures ⁇ me sistor S2 can be switched using simple and inexpensive means of transit, without a new and more agile on ⁇ high-side driver would be necessary.

Landscapes

  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Rectifiers (AREA)

Abstract

Schaltungsanordnung (100) zum Betreiben von Halbleiterlichtquellen (55) aufweisend: - einen Leistungseingang (110) zum Eingeben einer Eingangswechselspannung, - einen Ausgang (120), mit einem ersten Ausgangsanschluss (122) und einem zweiten Ausgangsanschluss (124), der zum Anschließen eines Halbleiterlichtquellenstranges (55) eingerichtet ist, - einen Steuereingang (130) zum Steuern der Funktion der Schaltungsanordnung (100) mit einem Steuersignal (ST), - eine Gleichrichterschaltung (140) zum Umwandeln der Eingangswechselspannung (UE) in eine gleichgerichtete Spannung, - eine Wandlerschaltung (150) zum Umformen der gleichgerichteten Spannung in einen für die Halbleiterlichtquellen geeigneten Strom (IB), - einen zwischen der Wandlerschaltung (150) und dem Ausgang (120) angeordneten ersten Schalter (S1) zum Schalten des Stromes durch die Halbleiterlichtquellen, - eine zwischen dem ersten Schalter (S1) und dem Ausgang oder zwischen der Wandlerschaltung und dem ersten Schalter (S1) angeordnete erste Diode (15). Das bekannte Problem des Glimmens der Halbleiterlichtquellen im ausgeschalteten Zustand wird dabei erfindungsgemäß soweit verringert, dass es praktisch nicht mehr wahrnehmbar ist.

Description

Beschreibung
Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen
Technisches Gebiet
Die Erfindung betrifft eine Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen aufweisend einen Leistungseingang zum Eingeben einer Eingangswechselspannung, einen Ausgang, mit einem ersten Ausgangsanschluss und einem zwei¬ ten Ausgangsanschluss , der zum Anschließen eines Halb¬ leiterlichtquellenstranges eingerichtet ist, einen Steuer¬ eingang zum Steuern der Funktion der Schaltungsanordnung mit einem Steuersignal, eine Gleichrichterschaltung zum Umwandeln der Eingangswechselspannung in eine gleichgerichtete Spannung, und eine Wandlerschaltung zum Umformen der gleichgerichteten Spannung in einen für die Halbleiterlichtquellen geeigneten Strom.
Hintergrund
Die Erfindung geht aus von einer Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen nach der Gattung des Hauptanspruchs .
Moderne Schaltungsanordnungen zum Betreiben von Halbleiterlichtquellen werden oftmals nicht in klassischer Weise geschaltet, so dass sie durch Einschalten der Netzspannung eingeschaltet werden und durch Wegschalten der Netzspannung abgeschaltet werden, sondern sie sind permanent mit der Netzspannung verbunden und werden über einen Datenbus wie z.B. einen DALI-Bus geschaltet. Die Tatsache, dass sie damit permanent mit der Netzspannung verbunden sind wirft ein im Stand der Technik bekanntes Problem auf. Durch para- sitäre Kapazitäten kann die Netzwechselspannung in den Halbleiterlichtquellen einen kleinen Strom verursachen, der die Halbleiterlichtquellen zumindest zum Teil aufglimmen lässt. Dieses Glimmen kann vor allem bei dunkler Umgebung deutlich wahrgenommen werden und ist unerwünscht. Der das Glimmen der Halbleiterlichtquellen verursachende Strom wird im Folgenden als Glimmstrom IG bezeichnet. Aus dem Stand der Technik sind Maßnahmen bekannt, die das Glimmen der Halbleiterlichtquellen bei abgeschalteter Schaltungsanord- nung abmildern sollen.
Fig.2 zeigt eine trotz abgeschalteter Schaltungsanordnung 100 zum Betreiben von Halbleiterlichtquellen am LED-Strang 55 anliegende Spannung UEWN, die zum Glimmen der LEDs 5 im LED-Strang 55 führt. Diese Spannung fließt über parasitäre Kapazitäten in den Leuchtdiodenstrang 55 ohne dass die
Schaltungsanordnung 100 zum Betreiben von Halbleiterlichtquellen aktiv in Betrieb ist. Diese Spannung kann einen kleinen Strom in den Leuchtdioden 5 induzieren (typischer Wert 500μΑ -1000μΑ) , der diese zum Glimmen bringt. Ein Glimmen der Leuchtdioden 5 ist zumindest bei Dunkelheit schon bei einem Leuchtdiodenstrom von 1 μΑ sichtbar.
So ist aus Fig. 3 eine bekannte Maßnahme zu entnehmen, das Glimmen der Halbleiterlichtquellen zu reduzieren.
Fig. 3 zeigt eine Schaltungsanordnung gemäß dem Stand der Technik, die das Glimmen der LEDs 5 bereits reduziert. Die Fig. 3 zeigt den Ausgangsteil der Schaltungsanordnung im abgeschalteten Zustand, wenn die Halbleiterlichtquellen glimmen. Die beiden Ausgangsleitungen LED+ und LED- sind dabei eingangsseitig kurzgeschlossen, da für die treibende Spannung UE N die Beschaltung der Schaltungsanordnung an dieser Stelle wie ein Kurzschluss wirkt. Aus dem Stand der Technik ist es bekannt, dass zwischen einem Gleichspannungswandler und dem Ausgangsanschluss der Schaltungsanordnung eine Diode 1 seriell geschaltet ist. Diese reduziert den Glimmstrom schon erheblich, da prak- tisch kein Strom mehr in Sperrrichtung der Diode fließen kann. Die Diode muss für diese Aufgabe geeignet sein, und eine möglichst kleine parasitäre Kapazität aufweisen.
Im Leuchtdiodenstrang 55 ist antiparallel zu jeder Leucht¬ diode 5 eine Schutzdiode 7 geschaltet, die die Leuchtdiode 5 vor zu hohen Sperrspannungen schützen soll. Leuchtdioden sind ja bekanntlich sehr empfindlich gegenüber hohen Sperrspannungen und können dadurch leicht zerstört werden. Daher ist in praktisch jedem kommerziellen Leuchtdiodenpackage eine Schutzdiode 7 zu dem LED-Chip 5 antiparallel geschal- tet. Moderne Leuchtdioden sind Hochleistungsbausteine, die aufgrund der hohen umgesetzten Leistung viel Abwärme produzieren. Daher sind diese Bausteine üblicherweise auf soge¬ nannten Metallkernplatinen appliziert. Das sind Leiterplat¬ ten, welche im Wesentlichen aus einem thermisch gut leiten- den Metallblech, meistens Aluminium oder Kupfer, bestehen. Auf dieses Blech ist eine sehr dünne Isolationsschicht aufgebracht, auf der wiederum die bekannten Leiterbahnen appliziert sind. Aufgrund der geringen Dicke der Isolati¬ onsschicht ist die thermische Wärmeleitung zum Metallkern, also dem Metallblech sehr gut. Damit kann die an den
Leuchtdioden 5 anfallende Wärme sehr gut abgeleitet werden. Dieser thermische Vorteil birgt aber auch einen elektrischen Nachteil mit sich: Aufgrund der geringen Dicke der Isolationsschicht wirkt die gesamte Anordnung wie ein Kon- densator, und zwar wie ein Y-Kondensator, da das Metallblech in den meisten Anordnungen geerdet ist. Diese parasitären Kapazitäten sind in dem Schaltbild der Fig. 3 als Kondensatoren 9 dargestellt. Über diese Kondensatoren 9 kann auch im ausgeschalteten Zustand der Schaltungsanordnung ein Glimmstrom nach Erde fließen.
Um den Glimmstrom durch den Leuchtdiodenstrang 55 weiter zu reduzieren ist zwischen den Gleichspannungswandler und den Ausgangsanschluss 124 ein MOS-FET Sl geschaltet, welcher während des Betriebs der Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen eingeschaltet ist, und bei abge¬ schalteter Schaltungsanordnung zum Betreiben von Halb- leiterlichtquellen ebenfalls abgeschaltet ist. Dieser MOS- FET Sl unterbindet auch noch den Glimmstrom in Flussrichtung der Leuchtdioden 5. Die in Fig. 3 dargestellte Diode 3 ist die Bodydiode des MOS-FETs Sl. Parallel zur Drain- Source-Strecke des MOS-FETs Sl ist ein Varistor 13 geschal- tet, um den MOS-FET Sl vor Überspannungspulsen zu schützen. Zwischen den MOS-FET Sl und den Ausgangsanschluss 124 ist ein Y-Kondensator 11 gegen Erde geschaltet, der das Glimmen der Leuchtdioden 5 ebenfalls reduziert.
Aber auch diese bekannte Schaltungsanordnung zeigt weiter- hin einen wenn auch schwachen Glimmstrom IG durch die
Leuchtdioden 5. Dieser ist hauptsächlich bedingt durch die Drain-Source Kapazität des MOSFET-Schalters Sl und auch durch den trotz sorgfältiger Auswahl recht niedrigen Widerstandswert und hohen Kapazitätswert des Varistors 13, der auch bei einer niedrigen an ihm anliegenden Spannung einen recht niedrigen Widerstandswert und eine recht hohe parasi¬ täre Kapazität aufweist. Technologiebedingt ist die Kennli¬ nie erhältlicher Varistoren nur bedingt für die vorliegende Anwendung geeignet.
Aufgabe Es ist Aufgabe der Erfindung, eine Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen anzugeben, bei denen der Glimmstrom weiter reduziert wird, so dass er auch bei dunklem Umfeld nicht mehr wahrnehmbar ist. Darstellung der Erfindung
Die Lösung der Aufgabe erfolgt erfindungsgemäß mit einer Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen aufweisend einen Leistungseingang zum Eingeben einer Eingangswechselspannung, einen Ausgang, mit einem ersten Ausgangsanschluss und einem zweiten Ausgangsanschluss , der zum Anschließen eines Halbleiterlichtquellenstranges einge¬ richtet ist, einen Steuereingang zum Steuern der Funktion der Schaltungsanordnung mit einem Steuersignal, eine
Gleichrichterschaltung zum Umwandeln der Eingangswechsel- Spannung in eine gleichgerichtete Spannung, eine Wandlerschaltung zum Umformen der gleichgerichteten Spannung in einen für die Halbleiterlichtquellen geeigneten Strom, einen zwischen der Wandlerschaltung und dem Ausgang angeordneten ersten Schalter zum Schalten des Stromes durch die Halbleiterlichtquellen, eine zwischen dem ersten Schalter und dem Ausgang oder zwischen der Wandlerschaltung und dem ersten Schalter angeordnete erste Diode. Durch die serielle Verschaltung des ersten Schalters und der Diode wird ein Vierquadrantenschalter geschaffen, der Glimmströme durch den Halbleiterlichtquellenstrang vorteilhaft wirksam vermindern kann. Da die Diode 15 kleine parasitäre Kapazitäten aufweist, ist der Glimmstrom in Sperrichtung der Diode stark reduziert, und der Glimmstrom in Flussrichtung der Diode wird durch den ersten Schalter reduziert. In einer bevorzugten Ausführungsform weist die Schaltungsanordnung einen zweiten Schalter auf, der zwischen der Wandlerschaltung und dem ersten Ausgangsanschluss angeord¬ net ist, wobei der erste Schalter zwischen der Wandler- Schaltung und dem zweiten Ausgangsanschluss angeordnet ist. Der zweite Schalter kann vorteilhaft den Glimmstrom durch den Leuchtdiodenstrang weiter reduzieren.
In einer anderen Ausführungsform weist die Schaltungsanordnung eine zweite Diode auf, die zwischen der Wandlerschal- tung und dem ersten Ausgangsanschluss angeordnet ist, wobei der erste Schalter zwischen der Wandlerschaltung und dem zweiten Ausgangsanschluss angeordnet ist. Die zweite Diode dient ebenfalls Vorteilhaft der Reduzierung des Glimmstro¬ mes .
In einer besonders bevorzugten Ausführungsform der Schaltungsanordnung ist der zweite Schalter ein MOS-FET, und die zweite Diode ist die Bodydiode des MOS-FETs. Dies hat den Vorteil, dass der Glimmstrom reduziert und gleichzeitig die Effizienz verbessert werden kann, da die Bodydiode die an dieser Stelle dort sonst vorhandene Diode ersetzt und bei eingeschaltetem Transistor die Verlustleistung in der Diode wegfällt .
In einer besonders vorteilhaften Ausführungsform der Schaltungsanordnung ist eine Parallelschaltung eines ersten Y- Kondensators und eines ersten Widerstandes zwischen Erdpo¬ tential und einen Anschluss des ersten Schalters geschal¬ tet. Die Parallelschaltung des ersten Y-Kondensators und des ersten Widerstandes hebt das Potential des Anschlusses des ersten MOS-FET Schalters auf ein höheres Niveau, so dass dessen parasitäre Kapazität sinkt, was vorteilhaft eine Reduzierung des Glimmstromes nach sich zieht. In einer anderen Ausführungsform der Schaltungsanordnung ist vorteilhaft eine Serienschaltung eines Varistors und eines spannungsabhängigen Schaltelementes parallel zum ersten Schalter geschaltet. Dies bewirkt eine weitere Redu- zierung des Glimmstromes gegenüber der aus dem Stand der Technik bekannten Ausführungsform eines parallelen Varistors, da durch das spannungsabhängige Schaltelement die recht niedrige Impedanz des Varistors nicht zum tragen kommt, und der Glimmstrom durch den Varistor stark zurück- geht.
In einer besonders vorteilhaften Ausführungsform der Schaltungsanordnung ist eine Parallelschaltung eines zweiten Y- Kondensators und eines zweiten Widerstandes zwischen Erdpo¬ tential und einen Anschluss des zweiten Schalters geschal- tet. Die Parallelschaltung des zweiten Y-Kondensators und des zweiten Widerstandes hebt das Potential des Anschlusses des zweiten MOS-FET Schalters auf ein höheres Niveau, so dass dessen parasitäre Kapazität sinkt, was vorteilhaft eine Reduzierung des Glimmstromes nach sich zieht.
In einer weiteren Ausführungsform der Schaltungsanordnung ist eine Serienschaltung eines zweiten Varistors und eines zweiten spannungsabhängigen Schaltelementes parallel zum zweiten Schalter geschaltet. Dies bewirkt eine weitere Reduzierung des Glimmstromes gegenüber der aus dem Stand der Technik bekannten Ausführungsform eines parallelen
Varistors, da durch das spannungsabhängige Schaltelement die recht niedrige Impedanz des Varistors nicht zum tragen kommt, und der Glimmstrom durch den Varistor damit stark zurückgeht .
In einer anderen Ausführungsform der Schaltungsanordnung ist das spannungsabhängige Schaltelement ein SIDAC. SIDACS sind recht kostengünstige Bauteile, die sich für den Ein¬ satz an dieser Stelle sehr gut eignen.
In einer anderen Ausführungsform der Schaltungsanordnung ist das spannungsabhängige Schaltelement eine TVS-Diode. Auch diese Bauteile eignen sich für die angestrebte Verwen¬ dung, wobei sie höhere Ströme und Energien als SIDACS tra¬ gen können.
In einer anderen Ausführungsform der Schaltungsanordnung ist das spannungsabhängige Schaltelement eine Funkenstre- cke. Funkenstrecken sind besonders schnell und robust und damit für die angestrebte Verwendung sehr geeignet, haben aber Kostennachteile.
In einer besonders bevorzugten Ausführungsform der Schaltungsanordnung weist die Wandlerschaltung eine Halbbrücke aus zwei Transistoren auf, wobei der obere Brückentransis¬ tor mit einer Treiberschaltung angesteuert wird, und der zweite Schalter dabei ausführungsgemäß über dieselbe Trei¬ berschaltung angesteuert wird. Dies spart vorteilhaft eine weitere Treiberschaltung und damit Kosten. In einer weiteren Ausführungsform der Schaltungsanordnung wird der zweite Schalter über die Treiberschaltung, eine Diode und eine Abtast-Halte-Schaltung angesteuert. Die Abtast-Halte-Schaltung bewirkt besonders vorteilhaft die angestrebte Schaltmimik des zweiten Schalters, wobei die Diode die notwendige Gleichrichtung vornimmt.
Weitere vorteilhafte Weiterbildungen und Ausgestaltungen der erfindungsgemäßen Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen ergeben sich aus weiteren abhängigen Ansprüchen und aus der folgenden Beschreibung.
Kurze Beschreibung der Zeichnungen Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich anhand der nachfolgenden Beschreibung von Ausführungsbeispielen sowie anhand der Zeichnungen, in welchen gleiche oder funktionsgleiche Elemente mit identi sehen Bezugszeichen versehen sind. Dabei zeigen:
Fig. 1 ein schematisches Schaltbild einer Ausführungs¬ form der Schaltungsanordnung zum Betreiben von HalbleiterIichtquellen, Fig. 2 eine trotz abgeschalteten LED-Moduls am LED- Strang anliegende Spannung, die zum Glimmen der LEDs 5 im LED-Strang 55 führt,
Fig. 3 eine Schaltungsanordnung gemäß dem Stand der
Technik, die das Glimmen der LEDs 5 reduziert, Fig. 4 die Darstellung einer parasitären Spannung UGp ,
die einen Glimmstrom IG in den LEDs 5 induziert,
Fig. 5 die Wirkung eines Widerstandes 10 parallel zum Y- Kondensator 11, die eine Reduzierung des Glimmstromes IG zur Folge hat,
Fig. 6 ein Diagramm der parasitären Kapazität Coss eines
MOS-Fets über der Drain-Source-Spannung VDS des MOS-FETs,
Fig. 7 eine erste Ausführungsform der erfindungsgemäßen
Schaltungsanordnung zur Reduzierung des Glimmens eines LED-Stranges,
Fig. 8 eine zweite Ausführungsform der erfindungsgemäßen
Schaltungsanordnung zur Reduzierung des Glimmens eines LED-Stranges,
Fig. 9 eine Ansteuerschaltung für einen MOS-FET der
zweiten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Reduzierung des Glimmens eines LED-Stranges.
Bevorzugte Ausführung der Erfindung
Fig. 1 zeigt ein schematisches Schaltbild einer Ausfüh¬ rungsform der Schaltungsanordnung 100 zum Betreiben von Halbleiterlichtquellen. Die Schaltungsanordnung 100 zum Betreiben von Halbleiterlichtquellen weist einen Eingang
110 zum Eingeben einer Eingangswechselspannung UE auf. Die Schaltungsanordnung 100 zum Betreiben von Halbleiterlichtquellen ist permanent mit dieser Eingangswechselspannung UE verbunden und wird mittels eines Steuereinganges 130 ein- und ausgeschaltet. Über den Steuereingang 130 können auf einem Bus ST neben Schaltbefehlen z.B. auch Dimmbefehle an die Schaltungsanordnung 100 übertragen werden. Der Eingang 110 ist mit einer Gleichrichterschaltung 140 verbunden, die die Eingangswechselspannung UE in eine Gleichspannung um- wandelt. Die Gleichspannung wird in einen Gleichspannungs¬ wandler 150 eingegeben, der die Gleichspannung in einen geeigneten Gleichstrom IB für einen an die Schaltungsanord¬ nung 100 zum Betreiben von Halbleiterlichtquellen angeschlossenen Leuchtdiodenstrang 55 umwandelt. Dieser Gleich- ström IB wird über einen ersten Schalter Sl und eine erste Diode 15 zum Ausgang 120 der Schaltungsanordnung 100 zum Betreiben von Halbleiterlichtquellen geführt. Der Leuchtdiodenstrang 55 ist dabei zwischen den ersten Ausgangsan- schluss 122 und den zweiten Ausgangsanschluss 124 des Aus- gangs 120 der Schaltungsanordnung 100 zum Betreiben von
Halbleiterlichtquellen geschaltet. Die erste Diode 15 kann dabei seriell zwischen den ersten Schalter Sl und den Aus- gang 120 oder zwischen den Gleichspannungswandler 150 und den ersten Schalter Sl geschaltet sein. Die Diode kann aber auch direkt auf dem Modul des Leuchtdiodenstranges 55 ange¬ ordnet sein. Beim Einbau in eine Leuchte würde die Diode dann in der Leuchte angeordnet sein. Die Diode 15 ist be¬ vorzugt seriell zwischen den ersten Schalter Sl und den Ausgang 120 geschaltet. Durch die Tatsache, dass die Schal¬ tungsanordnung 100 zum Betreiben von Halbleiterlichtquellen permanent mit der Eingangswechselspannung UE verbunden ist, kommt es vor, dass die Leuchtdioden 5 zum Glimmen anfangen, obwohl die Schaltungsanordnung 100 und damit auch der
Gleichspannungswandler 150 durch das Steuersignal ST über den Steuereingang 130 abgeschaltet ist.
Fig. 4 zeigt die Darstellung einer parasitären Spannung UGp über der Zeit, die einen Glimmstrom IG in den LEDs 5 induziert. Bedingt durch die eingangs beschriebenen bekannten Maßnahmen ist der Glimmstrom IG trotz der hohen parasitären Spannung UGp sehr klein, nichtdestotrotz insbesondere bei dunklem Umfeld wahrnehmbar. Gut ersichtlich sind die zwei Stromspitzen des Glimmstromes IG an den Flanken der parasi¬ tären Spannung UGP. Diese sind durch zwei Effekte bedingt:
1. Ein hoher Glimmstrom entsteht durch eine große Spannungsänderung der parasitären Spannung UGP, die eine kleinere Impedanz im betrachteten Stromkreis zur Folge hat, welcher den Strom durch die LEDs erhöht.
2. Eine hohe parasitäre Kapazität über der Drain-Source Strecke des MOS-FETs Sl bei niedrigen Spannungen über dieser Strecke wie aus Fig. 6 ersichtlich. Diese hohe parasitäre Kapazität bildet eine nicht zu unterschät- zende Impedanz, über den ein Glimmstrom IG fließen kann, der den schon den durch den Varistor 13 fließenden Glimmstrom erhöht. In einer Ausführungsform wird nun parallel zum Y- Kondensator 11 ein Widerstand 10 geschaltet, um die Span¬ nung über der Drain-Source-Strecke des MOS-FETs Sl zu erhö¬ hen . Fig. 5 zeigt die Wirkung des Widerstandes 10 parallel zum Y-Kondensator 11, die eine Reduzierung des Glimmstromes IG zur Folge hat. Ein Anheben der Spannung der Drain-Source Strecke des MOS-FETs Sl von 0V auf ca. 10V verringert deren parasitäre Kapazität von 5nF auf etwa l,5nF. Die Spannung ULp der Fig. 5 ist die Spannung des LED- -Anschlusses. Im zeitlichen Verlauf wird diese Spannung durch den Widerstand 10 angehoben. In der unteren Hälfte der Fig. 5 ist der Glimmstrom IG aufgezeigt. Es ist deutlich eine Abnahme des Glimmstromes zu erkennen, der von etwa 19μΑ auf ca. 13μΑ abfällt.
Fig. 6 zeigt ein Diagramm der parasitären Kapazität COSS eines MOS-FETs über der Drain-Source-Spannung VDS des MOS- FETs. Es ist gut zu sehen, dass die Kapazität der Drain- Source Strecke kleiner wird, je größer die Spannung über dieser Strecke ist. Dies hat obiges absinken des Glimmstro¬ mes IG zur Folge, da sich mit abnehmender Kapazität auch die Impedanz erhöht. Mit anderen Worten wiederholt, durch den Widerstand parallel zum Y-Kondensator erhöht sich die Spannung über der Drain-Source Strecke des MOS-FETs Sl, und die parasitäre Kapazität sinkt entsprechend. Dadurch erhöht sich die Impedanz dieser Drain-Source Strecke und der dadurch bedingte Glimmstrom sinkt entsprechend.
Fig. 7 zeigt nun eine erste Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Reduzierung des Glimmens eines LED-Stranges. Die erste Ausführungsform weist eine schon aus dem Stand der Technik bekannte zweite Diode 1 auf, die zwischen den LED+ Anschluss und den ersten Aus- gangsanschluss 122 geschaltet ist. In der ersten Ausfüh¬ rungsform wurden die zwei oben beschriebenen Probleme adressiert, um den Glimmstrom gegenüber der bekannten
Schaltungsanordnung aus dem Stand der Technik weiter zu reduzieren. Erfindungsgemäß wird eine erste Diode 15 seri¬ ell zwischen den zweiten Ausgangsanschluss (124) und den Schalter Sl geschaltet. Durch diese Maßnahme wird der
Glimmstrom vom Schalter Sl in Richtung LED- -Anschluss 124 nahezu unterbunden. Dadurch ist ein Glimmen der LEDs 5 nicht mehr sichtbar.
Da auch die erste Diode 15 eine parasitäre Kapazität auf¬ weist, ist eine Spannung über den eben genannten Bauteilen weiterhin nicht ganz auszuschließen.
Daher wird als weitere Maßnahme der oben schon beschriebene Widerstand 10 parallel zum Y-Kondensator 11 geschaltet. Der Y-Kondensator 11 ist zwischen Erdpotential und den Verbindungspunkt der Kathode der Diode 15 und dem Source- Anschluss des MOS-FETs Sl geschaltet. Der Y-Kondensator kann aber auch zwischen Erde und die Anode der Diode 15 geschaltet sein. Der Widerstand 10 bewirkt die oben schon beschriebene Spannungserhöhung über der Drain-Source Stre¬ cke des MOS-FETs Sl und damit eine Reduzierung der parasi¬ tären Kapazität, was eine Erhöhung der Impedanz zur Folge hat .
Als weitere Maßnahme wird in der ersten Ausführungsform in Serie zum Varistor 13 ein Sidac 12 geschaltet, der den durch den Varistor fließenden Strom aufgrund des relativ niedrigen Widerstandes des Varistors 13 reduzieren soll. Ein Sidac ist ein spannungsabhängiger Schalter, der unter einer gewissen Schwellenspannung nicht leitend ist, und somit kein signifikanter Strom in dessen Stromkreis fließen kann. Anstatt einem Sidac kann auch ein anderer spannungs- abhängiger Schalter wie eine TVS-Diode oder eine Funkenstrecke geschaltet werden. Mit dieser Maßnahme wird auch die Schutzwirkung bei Surgepulsen verbessert, da der spannungsabhängige Schalter ebenfalls Energie von solch einem Surgepuls absorbieren kann. Wichtig ist lediglich, dass der spannungsabhängige Schalter unterhalb seiner Schwellenspannung eine möglichst große Impedanz aufweist.
Fig. 8 zeigt eine zweite Ausführungsform der erfindungsge¬ mäßen Schaltungsanordnung zur Reduzierung des Glimmens eines LED-Stranges. Die zweite Ausführungsform ist ähnlich zur ersten Ausführungsform, daher werden nur die Unterschiede zur ersten Ausführungsform beschrieben.
Durch die zusätzlichen Bauteile zur Verringerung des
Glimmstroms durch die LEDs, entstehen in der erfindungsge- mäßen Schaltungsanordnung zur Reduzierung des Glimmens zusätzliche Verluste. Diese können durch einen zweiten Schalter S2, auch in Form eines MOS-FETs, verringert werden. Der zweite Schalter S2 ist dabei parallel zur zweiten Diode 1 geschaltet. Allerdings führt diese Maßnahme zu einem signifikanten Anstieg des Glimmstroms. Der zweite
Schalter S2 in Form eines MOS-FETs sperrt bei abgeschalte¬ tem Wandler und reduziert somit das Fließen eines
Glimmstromes IG. Der MOS-FET S2 ist dabei zwischen den Gleichspannungswandler 150 und den Leuchtdiodenstrang 55 geschaltet, und zwar so, dass der Drain-Anschluss des MOS- FETs S2 mit dem Leuchtdiodenstrang 55 gekoppelt ist, und der Source-Anschluss des MOS-FETs S2 mit dem Gleichspan¬ nungswandler 150. Damit wird dann die immer vorhandene Bodydiode des MOS-FETs S2 zur zweiten Diode 1. Im Betrieb wird der MOS-FET S2 invers betrieben, da der Leuchtdiodenstrom IB ja vom Gleichspannungswandler 150 zum Leuchtdiodenstrang 55 fließt. Der MOS-FET verbessert gegenüber der bekannten zweiten Diode 1 auch die Effizienz der Schaltungsanordnung, da er bei hohen Strömen deutlich weniger Verluste verursacht als die an dieser Stelle bisher einge¬ setzte bipolare Diode.
Auch hier wird analog zum MOS-FET Sl parallel zur Drain- Source Strecke eine Serienschaltung eines Varistors 17 und eines SIDACs 16 geschaltet, die den MOS-FET S2 schützt, aber gleichzeitig keinen hohen parasitären Strom zulässt.
Um den aufgrund der parasitären Kapazität des MOS-FETs S2 vorhandenen Glimmstrom zu reduzieren, wird das Drainpotential wie schon beim MOS-FET Sl hier ebenfalls angehoben. Dazu wird zwischen Erde und dem Drainpotential des MOS-FETs S2 ein Widerstand 18 eingefügt, der die Spannung über der Drain-Source Strecke des MOS-FETs S2 erhöht. Parallel zum Widerstand 18 wird noch ein Y-Kondensator 19 geschaltet, der den Spannungshub des LED+ -Anschlusses 122 gegen Erdpo¬ tential reduziert und damit auch den Glimmstrom reduziert.
Bei dieser Ausführungsform ergibt sich das Problem, dass der MOS-FET S2 nicht einfach angesteuert werden kann, da er „oben liegend" angeordnet ist, und damit mit einfachen
Mitteln nicht das erforderliche Potential erzeugt werden kann. Für diese Ausführungsform wird daher eine Ansteuerschaltung verwendet, die dieses Problem löst.
Fig. 9 zeigt den gesamten Leistungsteil der zweiten Ausfüh- rungsform der erfindungsgemäßen Schaltungsanordnung. Die relevanten Funktionsgruppen des Leistungsteils werden im Folgenden kurz beschrieben.
Die Schaltungsanordnung wird von einer Netzwechselspannung über die Eingangsanschlüsse Pl-A und Pl-B gespeist. Diese bilden den Leistungseingang 110. Die Sicherung F101 dient dem Schutz der Schaltungsanordnung vor unzulässigen Zustän- den. Die Bauteile L-100-A und L-100-B sowie der Kondensator C100 bilden einen Eingangsfilter 115 und dienen der Aufbereitung des Wechselspannungssignals. Die aufbereitete Wech¬ selspannung wird in einen Brückengleichrichter 140 aus den Dioden D106 bis D109 eingegeben.
Die gleichgerichtete Wechselspannung liegt an einer Leis¬ tungsfaktorkorrekturschaltung 160 aus den Bauteilen L101, Q100, D105 und einem Zwischenkreisstützkondensator C110 an. Der Widerstand R108 bildet einen Shunt zur Strommessung des Wandlerstromes der Leistungsfaktorkorrekturschaltung 160. Der Transistor Q100 wird über eine Steuerschaltung 162 angesteuert, die den Strom durch den Widerstand R108 als Parameter misst. Die Steuerschaltung 162 steuert den Schalter Q100 derart, dass die geltenden Normen für den Leis- tungsfaktor der Schaltungsanordnung eingehalten werden. Die Leistungsfaktorkorrekturschaltung 160 gibt eine Zwischen- kreisspannung UZKs aus. Die Zwischenkreisspannung UZKs wird in eine tiefsetzende Halbbrücke 170 eingegeben, die die Zwischenkreisspannung UZKs heruntersetzt und einen Strom IB für den Leuchtdiodenstrang 55 bereitstellt. Die tiefsetzende Halbbrücke 170 weist zwei Halbbrückenschalter Q200 und Q201 auf, die als MOS-FETs ausgebildet sind.
Der Source-Anschluss des unteren MOS-FETs Q201 wird auf Masse geführt. Ein Strommessshunt R203 ist mit einem Ende mit Masse gekoppelt. Das andere Ende des Widerstandes R203 bildet den ersten Ausgang LED- der tiefsetzenden Halbbrücke 170.
Die beiden MOS-FETs Q200 und Q201 sind in Serie geschaltet und bilden einen Halbbrückenmittelpunkt M, der mit einer Filterdrossel L201 verbunden ist. Das andere Ende dieser Filterdrossel L201 bildet den zweiten Ausgang LED+ der tiefsetzenden Halbbrücke 170. Zwischen den ersten Ausgang LED- und den zweiten Ausgang LED+ ist ein Kondensator C205 geschaltet. Die Leistungsfaktorkorrekturschaltung 160 und die tiefsetzende Halbbrücke 170 bilden zusammen die Wand¬ lerschaltung 150. Zwischen dem ersten Ausgang LED- und dem Ausgangsanschluss 124, der mit dem Leuchtdiodenstrang 55 gekoppelt ist, ist der erste Schalter Sl geschaltet, der ebenfalls als MOS-FET ausgebildet ist. Der erste Schalter wird von einer Steuerschaltung angesteuert, die den MOS-FET Sl über einen Bipo- lartransistor Q401 schaltet. Hierzu wird ein Enable-Signal unter Zuhilfenahme eines Hilfsspannungssignals VCCO verwen¬ det, welches von einer hier nicht gezeigten Hilfsspannungs- versorgung generiert wird. Die Widerstände R401 und R402 bilden einen Spannungsteiler, der das Gate des MOS-FETs Sl mit der notwendigen Schaltspannung versorgt. Der Bipolartransistor Q401 ist parallel zu diesem Spannungsteiler geschaltet und kann den Spannungsteiler kurzschließen, so dass der MOS-FET Sl ausgeschaltet wird. Der Widerstand R403 dient der Entkoppelung von der Hilfsspannungsversorgung VCCO. Da der Bipolartransistor Q401 mit seinem Emitter an die LED- Leitung angeschlossen ist, kann er über seine Basis mittels des Enable Signals leicht mit einem üblichen Ansteuerpegel geschaltet werden. Der Widerstand R404 dient der Entkopplung von diesem Ansteuerpegel. Zwischen dem ersten Schalter Sl und dem Ausgangsanschluss 124 ist eine
Diode 15 geschaltet. Das Enable Signal wird hierbei von dem Steuereingang 130 gesteuert und je nach Anforderung des Steuersignals ST (z.B. Leuchtdioden ein/aus) entsprechend geschaltet . Die Diode 15 ist so verschaltet, dass ihre Kathode zur
Kathode der Bodydiode des MOS-FET Schalters Sl zeigt. Die Diode 15 ist also „antiseriell" zur Bodydiode des MOS-FET Schalters Sl geschaltet. Diese Maßnahme garantiert eine starke Verringerung des Glimmstromes, da die vorliegende Verschaltung von Sl und der Diode 15 einen 4- Quadrantenschalter realisiert. Am Kopplungspunkt der Katho- de der Diode 15 mit dem Drain-Anschluss des MOS-FET Schal¬ ters Sl ist eine Parallelschaltung eines Widerstandes 10 mit einem Y-Kondensator 11 geschaltet. Das andere Ende dieser Parallelschaltung ist mit Erde gekoppelt. Die Paral¬ lelschaltung kann aber ebenso zwischen die Anode der Diode 15 und Erde geschaltet sein. Der Widerstand 10 bewerkstel¬ ligt wie schon in der ersten Ausführungsform die Anhebung des Potentiales der Drain-Source Strecke des MOS-FET Schal¬ ters Sl, so dass hierdurch der verbleibende Glimmstrom der Schaltungsanordnung weiter verringert wird. Zwischen dem zweiten Ausgang LED+ und dem Ausgangsanschluss 122, der mit dem Leuchtdiodenstrang 55 gekoppelt ist, ist der zweite Schalter S2 geschaltet, der auch als MOS-FET ausgeführt ist. Der zweite Schalter dient der Überbrückung der zweiten Diode 1. Da vor allem bei höheren Strömen IB durch den Leuchtdiodenstrang 55 an der Diode 1 eine erhöhte Verlustleistung auftritt, wird diese mittels des zweiten Schalters S2 überbrückt, um die Verlustleistung zu reduzie¬ ren. Wie oben schon beschrieben, ist der MOS-FET S2 so verschaltet, dass sein Source Anschluss mit dem LED+ An- schluss gekoppelt ist, und sein Drain Anschluss mit dem ersten Ausgangsanschluss 122 gekoppelt ist. Zwischen Drain Anschluss und Erde ist eine Parallelschaltung eines Y- Kondensators 19 und eines Widerstandes 18 geschaltet. Der Widerstand bewirkt auch hier ein erhöhen des Potentials des Source Anschlusses des MOS-FETs S2 um dessen parasitäre
Kapazität zu reduzieren. Der MOS-FET S2 wird aufgrund der Verschaltung invers betrieben. Da der MOS-FET S2 mit dem Halbbrückenmittelpunkt gekoppelt ist, ist er mit den übli¬ chen, massebezogenen niedrigen Spannungspegeln nicht mehr ansteuerbar. Die zweite Ausführungsform der erfindungsgemäßen Schaltungsanordnung benutzt zur Ansteuerung des MOS- FETs S2 die im Folgenden beschriebene Schaltungsmaßnahme.
Die tiefsetzende Halbbrücke 170 benötigt zur Ansteuerung des oberen Transistors Q200 einen sogenannten High-Side Treiber, also eine Hilfsschaltung, die den oben liegenden Transistor mit dem notwendigen Potential zum Schalten an- steuern kann. Da der obere MOS-FET Q200 die Zwischenkreis- spannung UZKs führt muss dessen Ansteuerpotential oberhalb dieser Spannung liegen. Diese Hilfsschaltung wird in einfacher und kostengünstiger Weise mit benutzt, um auch den Schalter S2 ansteuern zu können. Die beiden Halbbrücken- transistoren Q200 und Q201 werden von einem Integrierten Schaltkreis U200 über die Widerstände R200 und R201 ange¬ steuert. Der High-Side Treiber ist in diesen Integrierten Schaltkreis U200 integriert. Das Signal für den oberen Transistor Q200 wird am Ausgang HO des Integrierten Schalt- kreises U200 ausgegeben. Das Signal für den unteren Transistor wird am Ausgang LO des Integrierten Schaltkreises U200 ausgegeben. Der Halbbrückenmittelpunkt M ist mit dem Anschluss VS des Integrierten Schaltkreises U200 verbunden. Der Integrierte Schaltkreis U200 wird ebenfalls über die hier nicht gezeigte Hilfsspannungsversorgung mit der Spannung VCCO versorgt. Die Bauteile D201 und C203 sind die externe Beschaltung des High-Side Treibers um das entspre¬ chende Potential für den oberen Transistor Q200 bereitstel¬ len zu können. Der High Side Treiber besteht damit aus den Bauelementen U200, D201 und C203. Die Bauteile D201 und
C203 sind seriell geschaltet und liegen zwischen der Span¬ nung VCCO und dem Halbbrückenmittelpunkt M. Der Knotenpunkt zwischen der Kathode der Diode D201 und dem Kondensator C203 ist mit dem Anschluss VB des Integrierten Schaltkrei¬ ses U200 gekoppelt.
Der Ausgang HO des Integrierten Schaltkreises U200 wird nun gemäß der zweiten Ausführungsform mit einer Serienschaltung aus einem Widerstand R405 und einer Diode D402 gekoppelt. Die Anode der Diode D402 ist dabei mit dem Widerstand R405 gekoppelt. Die Kathode der Diode D402 ist mit einer Sample and Hold Schaltung aus den Bauteilen C401, D401 und R409 gekoppelt. Die Sample and Hold Schaltung wird auch als
Abtast-Halte-Schaltung bezeichnet. Sie bewirkt ein Halten des Spannungspegels der gleichgerichteten Wechselspannung des High-Side Treibers auf einer für den MOS-FET S2 ausrei¬ chenden Schaltspannung. Das Gate des MOS-FETs S2 ist dabei ebenfalls mit der Kathode der Diode D402 und der Sample and Hold Schaltung verbunden.
Durch die Diode D402 wird das am Ausgang HO anliegende Wechselspannungssignal gleichgerichtet und an die Sample and Hold Schaltung angelegt. Der Kondensator C401 lädt sich dabei über mehrere Vollwellen der tiefsetzenden Halbbrücke auf eine Spannung auf, die durch die Zenerdiode D401 be¬ grenzt wird. Diese Spannung liegt nun am Gate des MOS-FETs S2 an um diesen Einzuschalten, solange die Halbbrücke aus den MOS-FETs Q200 und Q201 in Betrieb ist. Wird die tief- setzende Halbbrücke 170 abgeschaltet, so entlädt sich der Kondensator C401 über den Widerstand R409 und der MOS-FET S2 schaltet ab. Dabei ist zu beachten, dass der Transistor erst nach einigen Arbeitszyklen der Halbbrücke eingeschaltet wird. Dies ist jedoch kein Nachteil, da in diesen Zyk- len die Bodydiode 1 wirksam ist und den Strom durch den
Leuchtdiodenstrang 55 trägt. Dies ist zwar mit einer erhöhten Verlustleistung verbunden, jedoch eben nur über einige wenige Zyklen der tiefsetzenden Halbbrücke, so dass dies in der Praxis kein Problem darstellt. Je nach Dimensionierung des Widerstandes R409 bleibt der MOS-FET S2 nach dem Ab¬ schalten der tiefsetzenden Halbbrücke noch einige Zeit eingeschaltet, bis der Kondensator C401 unter die
Thresholdspannung des MOS-FETs S2 entladen ist. Auch dies ist in der Praxis aber eine lediglich sehr kurze Zeitspanne, so dass dies kein Problem darstellt. Mit dieser Maßnah¬ me kann mit einfachen und kostengünstigen Mitteln der Tran- sistor S2 geschaltet werden, ohne dass ein neuer und auf¬ wendiger High-Side Treiber notwendig wäre.
Bezugszeichenliste
I zweite Diode
3 Bodydiode
5 Leuchtdioden
7 Schutzdioden
9 parasitäre Kapazitäten
10 Widerstand
II Y-Kondensator
12 SIDAC
13 Varistor zum Schutz des MOS-FETs Sl
15 erste Diode
55 Leuchtdiodenstrang
100 Schaltungsanordnung zum Betreiben von Halbleiterlicht- quellen
110 Leistungseingang zum Eingeben einer Eingangswechselspannung
115 Eingangsfilter
120 Ausgang
122 erster Ausgangsanschluss
124 Zweiter Ausgangsanschluss
130 Steuereingang
140 Gleichrichterschaltung
150 Wandlerschaltung
160 Leistungsfaktorkorrekturschaltung
162 Steuerschaltung der Leistungsfaktorkorrekturschaltung
170 tiefsetzende Halbbrücke
51 erster Schalter, als MOS-FET ausgeführt
52 zweiter Schalter, als MOS-FET ausgeführt
PE Erde
LED+ positive LED-Leitung zum ersten Ausgangsanschluss
LED- negative LED-Leitung zum zweiten Ausgangsanschluss
Cl 10 Zwischenkreisstützkondensator

Claims

Patentansprüche
Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen (100) aufweisend:
- einen Leistungseingang (110) zum Eingeben einer EingangsWechselSpannung,
- einen Ausgang (120), mit einem ersten Ausgangsanschluss (122) und einem zweiten Ausgangsanschluss (124), der zum Anschließen eines Halbleiterlichtquellenstranges (55) eingerichtet ist,
- einen Steuereingang (130) zum Steuern der Funktion der Schaltungsanordnung (100) mit einem Steuersignal (ST),
- eine Gleichrichterschaltung (140) zum Umwandeln der Eingangswechselspannung (UE) in eine gleichge¬ richtete Spannung,
- eine Wandlerschaltung (150) zum Umformen der gleichgerichteten Spannung in einen für die Halbleiterlichtquellen geeigneten Strom (IB) ,
- einen zwischen der Wandlerschaltung (150) und dem Ausgang (120) angeordneten ersten Schalter (Sl) zum Schalten des Stromes durch die Halbleiterlichtquel¬ len,
- eine zwischen dem ersten Schalter (Sl) und dem Ausgang (120) oder zwischen der Wandlerschaltung (150) und dem ersten Schalter (Sl) angeordnete ers¬ te Diode (15) .
Schaltungsanordnung gemäß Anspruch 1, aufweisend einen zweiten Schalter (S2), der zwischen der Wandlerschaltung (150) und dem ersten Ausgangsanschluss (122) angeordnet ist, wobei der erste Schalter (Sl) zwischen der Wandlerschaltung (150) und dem zweiten Ausgangsanschluss (124) angeordnet ist.
3. Schaltungsanordnung gemäß Anspruch 1, aufweisend eine zweite Diode (1), die zwischen der Wandler¬ schaltung (150) und dem ersten Ausgangsanschluss (122) angeordnet ist, wobei der erste Schalter (Sl) zwischen der Wandlerschaltung (150) und dem zweiten
Ausgangsanschluss (124) angeordnet ist.
4. Schaltungsanordnung gemäß Anspruch 2 und 3, wobei der zweite Schalter (S2) ein MOS-FET ist, und die zweite Diode (1) die Bodydiode des MOS-FETs ist.
5. Schaltungsanordnung gemäß einem der vorhergehenden
Ansprüche, aufweisend eine Parallelschaltung eines ersten Y-Kondensators (11) und eines ersten Wider¬ standes (10), die zwischen Erdpotential (PE) und einen Anschluss des ersten Schalters (Sl) oder der ersten Diode (15) geschaltet ist.
6. Schaltungsanordnung gemäß einem der vorhergehenden Ansprüche, aufweisend eine Serienschaltung eines ersten Varistors (13) und eines ersten spannungsab¬ hängigen Schaltelementes (12), die parallel zum ersten Schalter (Sl) geschaltet ist.
7. Schaltungsanordnung gemäß einem der vorhergehenden Ansprüche, aufweisend eine Parallelschaltung eines zweiten Y-Kondensators (19) und eines zweiten Wi¬ derstandes (18), die zwischen Erdpotential (PE) und einen Anschluss des zweiten Schalters (S2) geschal¬ tet ist.
8. Schaltungsanordnung gemäß einem der vorhergehenden Ansprüche, aufweisend eine Serienschaltung eines zweiten Varistors (17) und eines zweiten spannungs- abhängigen Schaltelementes (16), die parallel zum zweiten Schalter (S2) geschaltet ist.
9. Schaltungsanordnung gemäß Anspruch 6 oder 8, dadurch gekennzeichnet, dass das spannungsabhängige Schaltelement (12) ein SIDAC ist.
10. Schaltungsanordnung gemäß Anspruch 6 oder 8,
dadurch ge-kennzeichnet , dass das spannungsabhängi¬ ge Schalt-element (12) eine TVS-Diode ist.
11. Schaltungsanordnung gemäß Anspruch 6 oder 8,
dadurch gekennzeichnet, dass das spannungsabhängige Schaltelement (12) eine Funkenstrecke ist.
12. Schaltungsanordnung gemäß einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, dass die Wandler¬ schaltung (150) eine Halbbrücke aus zwei Transisto¬ ren (Q200, Q201) aufweist, wobei der obere Brücken¬ transistor mit einer Treiberschaltung (U200, D201, C203) angesteuert wird, dadurch gekennzeichnet, dass der zweite Schalter (S2) über dieselbe Trei¬ berschaltung (U200, D201, C203) angesteuert wird.
13. Schaltungsanordnung gemäß Anspruch 12, dadurch gekennzeichnet, dass der zweite Schalter über die Treiberschaltung (U200, D201, C203) , eine Diode
(D402) und eine Abtast-Halte-Schaltung (C401, D401, R409) angesteuert wird.
EP16701610.4A 2015-02-10 2016-01-25 Schaltungsanordnung zum betreiben von halbleiterlichtquellen Active EP3257328B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015202370.2A DE102015202370A1 (de) 2015-02-10 2015-02-10 Schaltungsanordnung zum Betreiben von Halbleiterlichtquellen
PCT/EP2016/051453 WO2016128206A1 (de) 2015-02-10 2016-01-25 Schaltungsanordnung zum betreiben von halbleiterlichtquellen

Publications (2)

Publication Number Publication Date
EP3257328A1 true EP3257328A1 (de) 2017-12-20
EP3257328B1 EP3257328B1 (de) 2021-04-28

Family

ID=55236355

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16701610.4A Active EP3257328B1 (de) 2015-02-10 2016-01-25 Schaltungsanordnung zum betreiben von halbleiterlichtquellen

Country Status (5)

Country Link
US (1) US10219334B2 (de)
EP (1) EP3257328B1 (de)
KR (1) KR20170100616A (de)
DE (1) DE102015202370A1 (de)
WO (1) WO2016128206A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017215241A1 (de) * 2017-08-31 2019-02-28 Tridonic Gmbh & Co Kg Schaltregler und Verfahren zum Betreiben von Leuchtmitteln mit Lichtschwankungs-Unterdrückung
US10531527B1 (en) * 2019-04-26 2020-01-07 Infineon Technologies Ag Circuit for controlling delivery of an electrical signal to one or more light-emitting diode strings
IT202000027053A1 (it) * 2020-11-12 2022-05-12 Cero Claudio Dal Dispositivo di alimentazione di un segnale di controllo
DE102022200431A1 (de) 2022-01-17 2023-07-20 Osram Gmbh Ausgangsschaltstufe mit glimmvermeidung
CN115912862B (zh) * 2022-11-14 2024-10-01 四川虹锐电工有限责任公司 一种调熄或单接火线无余晖的开关电源
DE102022130130A1 (de) * 2022-11-15 2024-05-16 Tridonic Gmbh & Co Kg Treibervorrichtung mit Glimmunterdrückung für LED-Leuchtmittel und verbesserter Effizienz
CN222884817U (zh) * 2024-03-12 2025-05-16 郑靛青 一种无极双色闪炮及发光二极管灯串
WO2025256701A1 (de) * 2024-06-12 2025-12-18 Inventronics Gmbh Schaltungsanordnung zum betreiben mindestens einer led mit glimmvermeidung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005003682A1 (de) * 2005-01-26 2006-08-24 Siemens Ag Schutzschaltung in einem Stromversorgungseingang einer elektrischen Einrichtung und Verwendung einer Schutzschaltung
EP3554195A1 (de) * 2012-03-09 2019-10-16 Signify Holding B.V. Led-lichtquelle
US9232574B2 (en) * 2012-07-06 2016-01-05 Lutron Electronics Co., Inc. Forward converter having a primary-side current sense circuit
AT14727U1 (de) * 2013-01-23 2016-04-15 Tridonic Gmbh & Co Kg LED-Modul, Leuchte und Verfahren zum Betreiben eines LED-Moduls
DE102013201438A1 (de) 2013-01-29 2014-07-31 Osram Gmbh Schaltungsanordnung und Verfahren zum Betreiben und Dimmen mindestens einer LED
US9844107B2 (en) * 2014-08-25 2017-12-12 Cree, Inc. High efficiency driver circuitry for a solid state lighting fixture

Also Published As

Publication number Publication date
EP3257328B1 (de) 2021-04-28
KR20170100616A (ko) 2017-09-04
DE102015202370A1 (de) 2016-08-11
US20180035499A1 (en) 2018-02-01
US10219334B2 (en) 2019-02-26
WO2016128206A1 (de) 2016-08-18

Similar Documents

Publication Publication Date Title
EP3257328B1 (de) Schaltungsanordnung zum betreiben von halbleiterlichtquellen
WO2014005980A1 (de) Anordnung und verfahren zur ansteuerung von leuchtdioden in abhängigkeit vom eingangsspannungs-pegel, mittels kondensator und schalter
DE19841490A1 (de) Schaltungsanordnung zum Schutz einer Serienschaltung aus mindestens zwei Leuchdioden vor dem Ausfall
DE102005012662B4 (de) Anordnung mit Spannungskonverter zur Spannungsversorgung einer elektrischen Last und Verfahren zur Spannungsversorgung einer elektrischen Last
DE202014100858U1 (de) Leuchtdiodenantriebsschaltung mit einer steuerbaren Stromquelle zur Erzeugung eines Haltestroms für den Triac
DE102013217037B3 (de) Vorrichtung zum Laden und Entladen eines kapazitiven Stellgliedes und Anordnung mit einer solchen Vorrichtung
DE102017214056B3 (de) Treiberschaltung für eine Leuchtdiodenanordnung sowie Leuchtvorrichtung und Kraftfahrzeug
DE102016216993A1 (de) Bootstrap-Kompensierungsschaltung und Leistungsmodul
DE202010005520U1 (de) Einphasiger Wechselrichter
WO2010051836A1 (de) Vor kurzschluss geschützte halbbrückenschaltung mit halbleiterschaltern
DE102021207090A1 (de) Oberzweig-Ansteuerschaltung und Steuerverfahren für Oberzweig-Ansteuerschaltung
DE102022112757B4 (de) Intelligenter halbleiterschalter mit integrierter strommessfunktion
EP3370484B1 (de) Leuchtdiodenschaltung und leuchte
EP1985159B1 (de) Schaltungsanordnung zur bereitstellung einer betriebs-gleichspannung
DE102005021152B4 (de) Solarzellenvorrichtung
EP3487055B1 (de) Hilfsspannungsversorgung
DE102005056338A1 (de) Schaltungsanordnung und Verfahren zur Spannungskonversion
AT18516U1 (de) Betriebsgerät für Leuchtmittel mit aktiven Gleichrichter zur Reduzierung von Glimmstrom
DE10048592B4 (de) Verpolschutzschaltung
DE102006034351A1 (de) Treiberstufe für ein Leistungshalbleiterbauelement
EP3125651A1 (de) Dimmen von beleuchtungsvorrichtungen
DE102019112794A1 (de) Abwärtsumwandler
DE202015102462U1 (de) Überspannungs-und Verpolschutz für LED-Module im Fahrzeug
DE102019107039B4 (de) LED-Treiber mit gesteuertem Spannungsvervielfacher
DE102018010126B3 (de) Verpolschutzschaltung

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20170911

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: OSRAM GMBH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 502016012904

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: H05B0033080000

Ipc: H05B0045370000

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

RIC1 Information provided on ipc code assigned before grant

Ipc: H05B 45/00 20200101ALI20201118BHEP

Ipc: H05B 47/10 20200101ALI20201118BHEP

Ipc: H05B 45/37 20200101AFI20201118BHEP

Ipc: H05B 47/18 20200101ALI20201118BHEP

INTG Intention to grant announced

Effective date: 20201214

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502016012904

Country of ref document: DE

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1388617

Country of ref document: AT

Kind code of ref document: T

Effective date: 20210515

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG9D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210728

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210728

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210830

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210729

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210828

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20210428

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502016012904

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20220131

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210828

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20220125

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20220131

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220125

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220125

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220131

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220131

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220131

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220131

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220125

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 1388617

Country of ref document: AT

Kind code of ref document: T

Effective date: 20220125

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20220125

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20160125

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210428

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20251216

Year of fee payment: 11