EP3159302B1 - Procede d'encapsulation d'un composant microelectronique - Google Patents

Procede d'encapsulation d'un composant microelectronique Download PDF

Info

Publication number
EP3159302B1
EP3159302B1 EP16194901.1A EP16194901A EP3159302B1 EP 3159302 B1 EP3159302 B1 EP 3159302B1 EP 16194901 A EP16194901 A EP 16194901A EP 3159302 B1 EP3159302 B1 EP 3159302B1
Authority
EP
European Patent Office
Prior art keywords
substrate
sacrificial material
layer
microelectronic component
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP16194901.1A
Other languages
German (de)
English (en)
Other versions
EP3159302A1 (fr
Inventor
Patrice Rey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3159302A1 publication Critical patent/EP3159302A1/fr
Application granted granted Critical
Publication of EP3159302B1 publication Critical patent/EP3159302B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0108—Sacrificial polymer, ashing of organics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0126—Processes for the planarization of structures not provided for in B81C2201/0119 - B81C2201/0125
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/056—Releasing structures at the end of the manufacturing process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Definitions

  • the invention relates to a method for encapsulating at least one microelectronic component.
  • the invention is advantageously implemented for carrying out collective encapsulation at the scale of a substrate of microelectronic components of the MEMS type (Electromechanical Microsystem, or “MicroElectroMechanical System” in English) and / or NEMS (Nanosystem electromechanical, or “NanoElectroMechanical System "in English).
  • MEMS / NEMS microelectronic components are very widespread and used for a large number of applications (automotive, for example in airbag type systems, medical, for example in pacemakers, military, aeronautics, mobile phone, video games, etc.) due to their very small size, low cost and good reliability.
  • smartphones or smartphones, have a MEMS sensor for measuring acceleration, rotational speed and magnetic field along three axes (nine degrees of freedom sensor).
  • the microelectronic components sensitive to these quantities comprise one or more mobile microstructures.
  • an accelerometer comprises a mobile mass whose displacement, under the effect of an acceleration, acts on detection elements (of the capacitive, piezoresistive type, etc.).
  • Encapsulation consists in enclosing the microelectronic component in a cavity delimited between a cover and the substrate on which the microelectronic component is produced. This cavity is generally closed hermetically under neutral gas or under vacuum in order to avoid any chemical reaction between the external environment and the component. microelectronics.
  • the tightness of the cavity makes it possible to guarantee the stability of the atmosphere trapped in the cavity.
  • the hermeticity also makes it possible to guarantee the stability of the pressure inside the cavity, which can be a determining factor for the proper functioning of the microelectronic component.
  • the thickness of the encapsulation structure obtained is important.
  • the thickness of the cover is generally equal to that of a conventional semiconductor substrate, that is to say approximately 750 ⁇ m for a standard substrate with a diameter equal to 200 mm.
  • This thickness can be reduced after sealing by implementing a thinning of the cover.
  • this thickness can hardly be reduced to less than 200 ⁇ m.
  • such a method is complex to implement since the number of steps necessary for producing the cover can sometimes be high.
  • one solution consists in encapsulating the microelectronic component by a cover formed by a deposit of thin layer.
  • the method consists in covering each microelectronic component with a sacrificial material itself covered with a thin encapsulation layer which forms the cover.
  • the sacrificial material is then etched via an opening made through the encapsulation layer.
  • the result of these operations is the formation, above the microelectronic component, of a cavity delimited by the cover.
  • the hole through which the sacrificial material is etched can then be hermetically sealed with an adequate deposit.
  • the sacrificial material can be structured to cover only part of the microelectronic component, leaving for example its contact pads uncovered. This structuring can be done by photolithography if the sacrificial material is a photosensitive material.
  • the sacrificial material being dispensed directly onto the mobile microstructures of the component, this can lead to deterioration of these microstructures.
  • the sacrificial material which is for example a photosensitive resin, infiltrates the microelectronic component, in particular in the air gaps and under the mobile structures, which can make its elimination very difficult. For this reason, this process is not suitable for the encapsulation of components of significant thickness, for example greater than or equal to approximately 3 ⁇ m.
  • the document WO 2012/093105 A1 also describes a method of encapsulating a microelectronic component by thin layer.
  • a reinforcement of the cover is produced by depositing a thick layer to meet the conditions under which an overmolding operation is carried out subsequently (pressure between approximately 100 and 200 bars, temperature between approximately 150 ° C. and 200 ° C for a few tens of seconds).
  • the sacrificial material is etched from the rear face of the substrate.
  • the dispensing of the layer of sacrificial material can cause irreversible damage to the microelectronic component, in particular to the mobile structures of the component.
  • the sacrificial material is difficult to remove from the rear face of the substrate if the structure of the microelectronic component comprises, for example, deep and narrow trenches.
  • the document US 2008/0290494 A1 describes an encapsulation process in which the release of the mobile structure from a microelectronic component is made from the rear face of the substrate.
  • the method consists in etching the mobile structure of the microelectronic component in the silicon surface layer of an SOI (Silicon On Insulator) substrate and then filling the etched trenches with a dielectric material such as SiO 2 , Si 3 N 4 , PSG glass (phosphorus doped silicate glass, or “PhosphoSilicate Glass” in English), BPSG glass (boron and phosphorus doped silicate glass, or “BoroPhosphoSilicate Glass” in English) , or spin glass ("spin on glass” in English), so that the process can be continued (transfer of the protective cover, making the electrical connections, etc.) on a flat surface.
  • a dielectric material such as SiO 2 , Si 3 N 4 , PSG glass (phosphorus doped silicate glass, or “PhosphoSi
  • the filling of trenches of variable width and depth greater than a few microns with the dielectric material poses major problems of technological implementation because these deposits must be very consistent and best follow the relief of the surfaces on which the deposits are made. , and the material deposited must have a thickness equal to at least half of the widest of the trenches (which is no longer reasonably possible beyond a few microns) and must be able to be selectively etched with respect to the silicon from which the microelectronic component is produced.
  • the encapsulation process described in the document US2010 / 258882 describes an encapsulation process comprising producing a portion of sacrificial material on a front face of a first substrate. If the layer 105 blocks access to the sacrificial material layer, it does not encapsulate it. After various stages, part of the sacrificial material is removed by etching from the rear face of the microelectronic component. Such a component is then intended to be secured to a second substrate.
  • SiO 2 is the most commonly used material as a sacrificial material for the production of thin hoods. Conforming deposits of SiO 2 several microns thick, however, cannot be envisaged.
  • the thermal oxidation of silicon makes it possible to obtain a layer of SiO 2 of excellent conformity. However, thicknesses greater than 2 or 3 microns cannot be obtained by such thermal oxidation.
  • thermal oxidation is accompanied by consumption of silicon modifying the critical dimensions of the mechanical structure formed from this silicon.
  • Si 3 N 4 is a material little used as a sacrificial material. It is a very constrained material when it is in its stoichiometric form and the thicknesses deposited do not generally exceed 2 microns or even 1 micron. It is also resistant to hydrofluoric acid (HF) and the etching rates with phosphoric acid, an etchant generally used to remove Si 3 N 4 , are very low.
  • HF hydrofluoric acid
  • glass-type materials are very inconsistent and leave residues when etched with HF-based solutions.
  • the thin cover is produced after the microelectronic component has been etched in the substrate, sometimes even after the step of releasing the moving parts of the component, which in all cases poses technological problems related to the planarization of the surface to be carried out to continue the production of the cover.
  • Encapsulation by thin layer packaging therefore makes it possible to reduce the size of the encapsulation structure of the microelectronic component.
  • the known techniques for implementing this type of encapsulation are not applicable when the microelectronic component comprises mobile parts and / or when its topology is important.
  • microelectronic component is used here to denote any type of microelectronic device, and in particular MEMS and / or NEMS devices.
  • This encapsulation process allows the production of an encapsulation structure having a small footprint because the cover can be produced by depositing an encapsulation layer.
  • the microelectronic component is produced in the first substrate after the portion of sacrificial material on which the cover is formed has been produced, the risks of deterioration of the microelectronic component linked to the deposition of a sacrificial material on the microelectronic component are eliminated. This also facilitates the deposition and elimination of this sacrificial material since it is not necessary to deposit this sacrificial material in hardly accessible parts of the microelectronic component, such as in air gaps or under certain parts of the microelectronic component. It follows that this encapsulation process is well suited to the encapsulation of microelectronic components of large thickness and / or having structures of large dimensions.
  • This method advantageously makes it possible to encapsulate microelectronic components corresponding to MEMS structures with a high topology typically comprising mobile silicon structures etched by the implementation of an etching of the DRIE type (deep reactive ion etching, or "Deep Reactive Ion Etching” ”In English) at depths of several microns, or even several tens or hundreds of microns.
  • DRIE deep reactive ion etching
  • the fact that the microelectronic component is produced in the first substrate after the portion of sacrificial material on which the cover is formed has facilitated the implementation of the elimination of the sacrificial material from the rear face of the microelectronic component which preserves the integrity of the cover produced (no release hole formed through the cover is necessary).
  • the thickness of the encapsulation structure produced can be very small and is only limited by considerations of rigidity which depend on many factors (surface, type of components, etc.). For example, with a MEMS type microelectronic component with a thickness of approximately 20 ⁇ m secured on a second substrate corresponding to an ASIC (Application-Specific Integrated Circuit) electronic circuit thinned of thickness equal to approximately 100 ⁇ m, the total thickness of the encapsulation structure is equal to approximately 120 ⁇ m.
  • ASIC Application-Specific Integrated Circuit
  • the cover encapsulates at least the portion of sacrificial material, which means that the cover is disposed on the portion of sacrificial material and also covers at least part of the side walls of the portion of sacrificial material.
  • Said part of the microelectronic component can comprise at least one mobile element.
  • the etching implemented to produce the microelectronic component in the first substrate can form at least one trench crossing the entire thickness of the first substrate, can delimit said part of the microelectronic component and can forming an access to the portion of sacrificial material from the rear face of the microelectronic component.
  • the step of producing the microelectronic component also serves to form the accesses for later etching the portion of sacrificial material.
  • the attachment of the rear face of the microelectronic component to the second substrate can form at least one electrical connection between at least one electrical interconnection element of the second substrate and at least one electrically conductive portion of the microelectronic component.
  • the second substrate may include at least one electronic circuit capable of reading at least one electrical signal delivered by the microelectronic component.
  • the securing of the rear face of the microelectronic component with the second substrate can be carried out in a hermetic manner such that at least said part of the microelectronic component is hermetically sealed in a cavity formed between the cover and the second substrate.
  • the method may further comprise, between the attachment of the rear face of the microelectronic component with the second substrate and the separation of the temporary handle, the implementation of a thinning of the second substrate.
  • the material of the protective layer may be able to protect the securing layer during the etching implemented during the elimination of the portion of sacrificial material.
  • the production of the cover may include a step of depositing an encapsulation layer with a thickness of less than approximately 10 ⁇ m, and advantageously less than approximately 5 ⁇ m.
  • the method can be implemented collectively in order to simultaneously encapsulate several microelectronic components produced in the first substrate.
  • Figures 1 to 18 represent the steps of a method for encapsulating a microelectronic component 100 according to a particular embodiment.
  • the process begins by using a first substrate 102, for example in semiconductor such as silicon, from which the microelectronic component 100 will be produced ( figure 1 ).
  • a protective layer 104 comprising a material resistant to at least one etching agent which will be used subsequently to etch a sacrificial material which will serve to form the cavity in which the component 100 will be encapsulated, is deposited on a front face 106 of the first substrate 102.
  • the front face 106 is flat, as is a rear face 107 of the first substrate 102.
  • the protective layer 104 may correspond to a layer of Si 3 N 4 .
  • the thickness of the protective layer 104 is for example between approximately 0.2 ⁇ m and 1 ⁇ m.
  • Parts of the protective layer 104 are then etched ( figure 2 ), forming one or more of the openings 105 in which sacrificial material is intended to be disposed and which are intended to form a part of the cavity in which the component 100 will be encapsulated.
  • a first layer of sacrificial material 108 is then deposited in a conforming manner on the protective layer 104, and on the parts of the front face 106 of the first substrate 102 not covered by the protective layer 104, that is to say in the openings 105 ( figure 3 ).
  • the thickness of this first layer of sacrificial material 108 is greater than or equal to that of the protective layer 104 so that the openings 105 are filled with the sacrificial material of the first layer 108.
  • the sacrificial material of this first layer 108 is chosen depending on the etching agent which will be used subsequently to form the cavity in which the component 100 will be encapsulated.
  • the material of the first layer 108 is for example SiO 2 which will be etched with a hydrofluoric acid solution, or a polymer which will be removed by plasma O 2 etching.
  • the sacrificial material of the first layer 108 can be a dielectric material, a polymer or else a metal.
  • a planarization step is implemented in order to remove the parts of the first layer of sacrificial material 108 which are not deposited in the openings 105 and which cover the protective layer 104.
  • This planarization can be stopped when the upper face of the protective layer 104 is reached. Only remaining portions 110 of sacrificial material filling the openings 105 are therefore retained, these remaining portions 110 forming with the protective layer 104 a flat layer covering the upper face 106 of the first substrate 102. The thickness of the remaining portions 110 is therefore equal to that of the protective layer 104.
  • these portions 110 are obtained via the implementation of a thermal oxidation of the semiconductor of the substrate 102 through the openings 105.
  • a second layer of sacrificial material 112 comprising for example the same sacrificial material as that of the portions 110, is then produced, for example by deposition, on the whole of the front face of the structure previously produced, that is to say say on the remaining portions 110 and on the protective layer 104 ( figure 5 ).
  • the thickness of this second layer 112 is chosen such that the sum of the thicknesses of the second layer 112 and of the portions 110 is substantially equal to the height of the desired empty space above the component 100 when it is encapsulated.
  • the thickness of the second layer of sacrificial material 112 is for example between approximately 0.5 ⁇ m and 3 ⁇ m.
  • the second layer 112 is then etched so that the remaining portions 114 of this second layer 112 define alongside them one or more future zones for anchoring the cover to the first substrate 102 (via the protective layer 104) as well as one or more stops for one or more mobile elements of the component 100.
  • the remaining portions 114 of the second layer of sacrificial material 112 at least partially cover the remaining portions 110 of the first layer of sacrificial material 108 so that the etching agent which will be used subsequently can reach the remaining portions 114 from the rear face of the component 100.
  • the cover 116 is then produced by depositing an encapsulation layer covering in particular the remaining portions 114 and filling the openings formed between the portions 114 ( figure 7 ).
  • the parts of the encapsulation layer deposited in the openings formed between the portions 114 form the anchoring zones and the stop (s).
  • the encapsulation layer can be etched in order to delimit the cover 116 in the main plane of the first substrate 102 (plane parallel to the faces 106, 107 of the first substrate 102).
  • the material of the cover 116 is chosen such that it resists the etching agent which will be used to etch the remaining portions 110 and 114.
  • the cover 116 may include polycrystalline silicon.
  • the cover 116 may comprise SiO 2 .
  • the material chosen for the cover 116 must be such that the etching of the sacrificial material used thereafter is sufficiently selective with respect to the material of the cover 116 on pain of engraving it completely during the etching of the sacrificial material.
  • the encapsulation layer deposited advantageously has a thickness of between approximately 0.5 ⁇ m and 10 ⁇ m.
  • a temporary handle is then produced on the cover 116.
  • a bonding layer 118 to which a temporary substrate is intended to be bonded, is deposited on the structure previously produced, thus covering the cover 116 and the remaining portions 114 not covered by the cover 116.
  • the material of the bonding layer 118 is chosen such that it can be selectively etched with respect to the material of the cover 116.
  • the cover 116 is made of silicon
  • the material of the bonding layer 118 may be SiO 2 , Si 3 N 4 , or even PSG or BPSG glass.
  • this joining layer 118 advantageously comprises a material similar to that of the remaining portions 114, that is to say here of SiO 2 .
  • the thickness of this bonding layer 118 is at least equal to the topology formed by the cover 116.
  • the thickness of the bonding layer 118 is advantageously chosen equal to approximately 1.5. ⁇ h.
  • the thickness of the bonding layer 118 is between approximately 1 ⁇ m and 5 ⁇ m.
  • the joining layer 118 is then planarized by the implementation of a mechanochemical polishing (CMP) such that the upper face 120 of the joining layer 118 (face opposite to that covering the cover 116) is planar and can be joined to the future temporary handle ( figure 9 ).
  • CMP mechanochemical polishing
  • a temporary substrate 122 corresponding here to a semiconductor substrate such as silicon, is secured to the upper face 120 of the bonding layer 118.
  • This bonding of the temporary substrate 122 to the upper face 120 of the bonding layer 118 can be produced by direct bonding (if the materials of the temporary substrate 122 and of the bonding layer 118 are compatible with the implementation of such bonding) or by means of an adhesive layer interposed between the substrate temporary 122 and the bonding layer 118.
  • the temporary handle thus formed by the temporary substrate 122 and the bonding layer 118 is then used to mechanically hold the structure produced during a thinning of the first substrate 102 from its rear face 107, as shown in the figure 11 .
  • This thinning corresponds for example to the implementation of a CMP.
  • the remaining part of the first substrate 102 will be used to make the component 100.
  • the initial thickness of the first substrate 102 is for example equal to approximately 725 ⁇ m (standard thickness of a silicon substrate with a diameter equal to 200 ⁇ m), and l 'final thickness of the first substrate 102 after thinning may advantageously be a few tens of microns, in particular less than about 100 microns.
  • the remaining thickness of the first substrate 102 is chosen so that it corresponds to the desired thickness of the microelectronic component 100. When the first substrate 102 initially has the desired thickness for the component 100, this thinning is not implemented .
  • a layer of electrically conductive material for example metallic, is then deposited on the rear face 107 of the first substrate 102, then etched such that the remaining portions of this layer form portions electrically conductive 124.
  • the electrically conductive material of the portions 124 is for example aluminum, this material being adapted to then allow the implementation of an eutectic seal AIGe between these electrically conductive portions 124 and electrical interconnection elements to which the portions 124 are connected.
  • the first substrate 102 is then etched, for example by deep anisotropic etching of the DRIE type, from its rear face 107 with stopping on the protective layer 104 and on the remaining portions 110, thus forming the different parts of the microelectronic component 100 ( figure 13 ).
  • This etching in particular forms trenches 125 crossing the entire thickness of the first substrate 102 and delimiting the fixed and mobile elements of the component 100.
  • the component 100 is produced such that at least one mobile element of the component 100 is disposed facing the remaining portions 110
  • the trenches 125 also form accesses from a rear face 127 of the component 100 to the remaining portions 110, 114 of sacrificial material which are covered by the cover 116.
  • the remaining portions 110, 114 of sacrificial material are etched by means of the trenches 125 from the rear face 127 of the component 100, forming the cavity 126 and also freeing the moving parts of the component 100 (for example the seismic mass or masses in the case of 'a component 100 corresponding to an accelerometer).
  • Other parts of the component 100 remain integral with the protective layer 104 and / or the cover 116.
  • This etching can be carried out with a hydrofluoric acid solution in liquid or vapor form when the sacrificial material of the remaining portions 110, 114 is SiO 2 .
  • the sacrificial material of the remaining portions 110, 114 is a polymer, an etching of the plasma O 2 type can be implemented.
  • the protective layer 104 protects some of the remaining portions 114 arranged outside the cavity 126 as well as the securing layer 118 with respect to the etching agent used to remove the sacrificial material encapsulated by the cover 116.
  • a second substrate 128 is secured to the rear face 127 of the component 100 via the electrically conductive portions 124 located on the rear face 127 of the component 100.
  • the second substrate 128 is advantageously a substrate of interconnections allowing routing of the various electrical parts of the component 100 towards contact pads 129.
  • This second substrate 128 can also correspond to an electronic circuit able to read the electrical signal (s) delivered by the component 100, for example of the ASIC type .
  • This sealing is here carried out hermetically so that the component 100 is found hermetically encapsulated, for example in a vacuum atmosphere or in a neutral gaseous environment, between the cover 116 and the second substrate 128.
  • electrically conductive portions 124 to which the second substrate 128 is secured form a sealed or hermetic sealing bead allowing the sealed or hermetic closure of the cavity 126.
  • Other electrically conductive portions 124, referenced 124b on the figure 15 are attached to electrical interconnection elements 131 of the second substrate 128 and are used to form electrical connections between the component 100 and the electronic circuit of the second substrate 128.
  • the attachment between the component 100 and the second substrate 128 is for example obtained by the implementation of a eutectic sealing, for example of the AuSi type, or by a sealing by thermocompression. After this joining, the substrate 128 can be thinned from its rear face 130 for example by CMP.
  • the temporary handle is then separated from the rest of the elements by first removing the temporary substrate 122 ( figure 16 ), then by etching the joining layer 118 ( figure 17 ).
  • the remaining portions 114 not covered by the cover 116 are also removed, for example by etching.
  • the separation of the temporary substrate 122 can result directly from the etching of the connection layer 118.
  • the process is completed by etching the portions of the protective layer 104 projecting laterally from the component 100.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Description

    DOMAINE TECHNIQUE ET ART ANTÉRIEUR
  • L'invention porte sur un procédé d'encapsulation d'au moins un composant microélectronique. L'invention est avantageusement mise en œuvre pour réaliser une encapsulation collective à l'échelle d'un substrat de composants microélectroniques de type MEMS (Microsystème électromécanique, ou « MicroElectroMechanical System » en anglais) et/ou NEMS (Nanosystème électromécanique, ou « NanoElectroMechanical System » en anglais).
  • Les composants microélectroniques de type MEMS / NEMS sont très répandus et utilisés pour un grand nombre d'applications (automobile comme par exemple dans les systèmes de type airbag, médicale comme par exemple dans les pacemakers, militaire, aéronautique, téléphone portable, jeux vidéo, etc.) en raison de leur taille très petite, de leur coût faible et de leur bonne fiabilité. Par exemple, la plupart des smartphones, ou téléphones intelligents, comportent un capteur MEMS permettant la mesure de l'accélération, de la vitesse de rotation et du champ magnétique selon trois axes (capteur à neuf degrés de liberté). Les composants microélectroniques sensibles à ces grandeurs comportent une ou plusieurs microstructures mobiles. Par exemple, un accéléromètre comporte une masse mobile dont le déplacement, sous l'effet d'une accélération, agit sur des éléments de détection (de type capacitif, piézorésistif, etc.).
  • Ces microstructures mobiles, très fragiles, doivent être encapsulées afin de subir sans encombre les étapes de fabrication ultérieures à leur libération (notamment l'étape de découpe en puces individuelles du substrat sur lequel sont réalisés les composants microélectroniques) et pour être protégées du milieu extérieur lors de leur utilisation. L'encapsulation consiste à enfermer le composant microélectronique dans une cavité délimitée entre un capot et le substrat sur lequel le composant microélectronique est réalisé. Cette cavité est en général fermée hermétiquement sous gaz neutre ou sous vide afin d'éviter toute réaction chimique entre le milieu extérieur et le composant microélectronique. L'herméticité de la cavité permet de garantir la stabilité de l'atmosphère emprisonnée dans la cavité. L'herméticité permet aussi de garantir la stabilité de la pression à l'intérieur de la cavité, ce qui peut être un facteur déterminant pour le bon fonctionnement du composant microélectronique.
  • Une des solutions les plus répandues pour encapsuler ce type de composant microélectronique consiste à reporter sur le substrat servant de support au composant un capot usiné dans un second substrat. Le report du capot sur le substrat comportant les composants microélectroniques se fait collectivement à l'échelle du wafer, c'est-à-dire simultanément pour tous les composants microélectroniques présents sur le substrat. Il existe différents procédés de scellement étanche ou hermétique pour solidariser de manière étanche ou hermétique le capot au substrat support, comme par exemple le scellement eutectique qui met en jeu une réaction entre deux matériaux (par exemple l'or et le silicium, ou l'aluminium et le germanium) pour former un alliage, le scellement anodique, le scellement à base de polymère, etc. Les documents US 2014/0131820 A1 et DE 10 2011 077 933 A1 décrivent de telles encapsulations.
  • Ce type d'encapsulation par report de capot présente toutefois plusieurs inconvénients. Tout d'abord, l'épaisseur de la structure d'encapsulation obtenue est importante. En effet, l'épaisseur du capot est généralement égale à celle d'un substrat semi-conducteur classique, soit environ 750 µm pour un substrat standard de diamètre égal à 200 mm. Cette épaisseur peut être réduite après le scellement par la mise en œuvre d'un amincissement du capot. Néanmoins, pour des raisons de tenue mécanique, cette épaisseur peut difficilement être réduite à moins de 200 µm. De plus, un tel procédé est complexe à mettre en œuvre car le nombre d'étapes nécessaires à la réalisation du capot peut être parfois élevé.
  • Pour résoudre les problèmes d'encombrement en épaisseur liés au report d'un substrat pour former le capot, une solution consiste à encapsuler le composant microélectronique par un capot formé par un dépôt de couche mince. Le procédé consiste à recouvrir chaque composant microélectronique d'un matériau sacrificiel lui-même recouvert d'une couche mince d'encapsulation qui forme le capot. Le matériau sacrificiel est ensuite gravé via une ouverture pratiquée à travers la couche d'encapsulation. Le résultat de ces opérations est la formation, au-dessus du composant microélectronique, d'une cavité délimitée par le capot. Le trou par lequel est effectuée la gravure du matériau sacrificiel peut être bouché ensuite hermétiquement par un dépôt adéquat.
  • Le document US 6 472 739 B1 décrit un tel procédé d'encapsulation par couche mince. Il est notamment décrit que le matériau sacrificiel peut être structuré pour ne couvrir qu'une partie du composant microélectronique, laissant par exemple à découvert ses plots de contact. Cette structuration peut être faite par photolithographie si le matériau sacrificiel est un matériau photosensible.
  • Un tel procédé a toutefois plusieurs inconvénients. Tout d'abord, le matériau sacrificiel étant dispensé directement sur les microstructures mobiles du composant, cela peut entraîner des détériorations de ces microstructures. Le matériau sacrificiel, qui est par exemple une résine photosensible, s'infiltre dans le composant microélectronique, notamment dans les entrefers et sous les structures mobiles, ce qui peut rendre son élimination très difficile. Pour cette raison, ce procédé n'est pas adapté à l'encapsulation de composants d'épaisseur importante, par exemple supérieure ou égale à environ 3 µm.
  • Le document WO 2012/093105 A1 décrit également un procédé d'encapsulation d'un composant microélectronique par couche mince. Dans ce procédé, un renfort du capot est réalisé par un dépôt d'une couche épaisse pour tenir les conditions dans lesquelles une opération de surmoulage est réalisée ultérieurement (pression comprise entre environ 100 et 200 bars, température comprise entre environ 150°C et 200°C pendant quelques dizaines de secondes). Le matériau sacrificiel est gravé depuis la face arrière du substrat. Là encore, du fait que le composant est réalisé avant le capot mince, la dispense de la couche de matériau sacrificiel peut causer des dégâts irréversibles sur le composant microélectronique, notamment sur les structures mobiles du composant. De plus, le matériau sacrificiel est difficilement éliminé depuis la face arrière du substrat si la structure du composant microélectronique comporte par exemple des tranchées profondes et étroites.
  • Le document US 2008/0290494 A1 décrit un procédé d'encapsulation dans lequel la libération de la structure mobile d'un composant microélectronique est réalisée depuis la face arrière du substrat. Le procédé consiste à graver la structure mobile du composant microélectronique dans la couche superficielle de silicium d'un substrat SOI (silicium sur isolant, ou « Silicon On Insulator » en anglais) puis à remplir les tranchées gravées par un matériau diélectrique tel que du SiO2, du Si3N4, du verre PSG (verre de silicate dopé au phosphore, ou « PhosphoSilicate Glass » en anglais), du verre BPSG (verre de silicate dopé au bore et au phosphore, ou « BoroPhosphoSilicate Glass » en anglais), ou du verre de spin (« spin on glass » en anglais), de manière à pouvoir continuer le procédé (report du capot de protection, réalisation des connexions électriques, etc.) sur une surface plane. Toutefois, le remplissage de tranchées de largeur variable et de profondeur supérieure à quelques microns par le matériau diélectrique pose de gros problèmes de mise en œuvre technologique car ces dépôts doivent être très conformes et suivre au mieux le relief des surfaces sur lesquelles les dépôts sont réalisés, et le matériau déposé doit avoir une épaisseur égale au moins à la moitié de la plus large des tranchées (ce qui n'est plus raisonnablement possible au-delà de quelques microns) et doit pouvoir être gravé sélectivement par rapport au silicium à partir duquel le composant microélectronique est réalisé.
  • Le procédé d'encapsulation décrit dans le document US2010/258882 décrit un procédé d'encapsulation comprenant la réalisation d'une portion de matériau sacrificiel sur une face avant d'un premier substrat. Si la couche 105 bloque l'accès à la couche de matériau sacrificiel, elle ne l'encapsule pas. Après différentes étapes, une partie de matériau sacrificiel est éliminée par gravure depuis la face arrière du composant microélectronique. Un tel composant est ensuite destiné à être solidarisé avec un deuxième substrat.
  • Le SiO2 est le matériau le plus couramment utilisé comme matériau sacrificiel pour la réalisation de capots minces. Des dépôts conformes de SiO2 de plusieurs microns d'épaisseur ne sont toutefois pas envisageables. L'oxydation thermique du silicium permet d'obtenir une couche de SiO2 d'une excellente conformité. Cependant, des épaisseurs supérieures à 2 ou 3 microns ne peuvent pas être obtenues par une telle oxydation thermique. De plus, l'oxydation thermique s'accompagne d'une consommation du silicium modifiant les dimensions critiques de la structure mécanique formée de ce silicium.
  • Le Si3N4 est un matériau peu utilisé comme matériau sacrificiel. C'est un matériau très contraint lorsqu'il est sous sa forme stœchiométrique et les épaisseurs déposées ne dépassent pas en général 2 microns voire 1 micron. Il est de plus résistant à l'acide fluorhydrique (HF) et les vitesses de gravure avec l'acide phosphorique, agent de gravure généralement utilisé pour éliminer le Si3N4, sont très faibles.
  • Enfin, les matériaux de type verre sont très peu conformes et laissent des résidus lorsqu'ils sont gravés avec des solutions à base de HF.
  • Ainsi, aucun des matériaux sacrificiels ci-dessus n'est adapté pour la mise en œuvre d'une encapsulation telle que décrite dans le document US 2008/0290494 A1 .
  • Dans les procédés d'encapsulation décrits dans les documents précédemment cités, le capot mince est réalisé après la gravure du composant microélectronique dans le substrat, parfois même après l'étape de libération des parties mobiles du composant, ce qui pose dans tous les cas des problèmes technologiques liés à la planarisation de la surface devant être réalisée pour continuer la réalisation du capot.
  • L'encapsulation par packaging couche mince permet donc de réduire l'encombrement de la structure d'encapsulation du composant microélectronique. Cependant, les techniques connues de mise en œuvre de ce type d'encapsulation ne sont pas applicables lorsque le composant microélectronique comporte des parties mobiles et/ou lorsque sa topologie est importante.
    • EXPOSÉ DE L'INVENTION
  • Un but de la présente invention est de proposer un procédé d'encapsulation d'un composant microélectronique ne présentant pas les inconvénients précédemment décrits en lien avec les procédés de l'art antérieur, c'est-à-dire :
    • permettant la réalisation d'une structure d'encapsulation ayant un faible encombrement,
    • supprimant les risques de détérioration du composant microélectronique liés au dépôt d'un matériau sacrificiel,
    • facilitant le dépôt et l'élimination du matériau sacrificiel,
    • qui soit adapté à l'encapsulation de composants microélectroniques d'épaisseur importante, par exemple supérieure ou égale à environ 3 µm, et/ou présentant des structurations (par exemple des tranchées) de dimensions importantes, par exemple supérieures ou égales à plusieurs dizaines de microns.
  • Pourcela, la présente invention propose un procédé d'encapsulation d'au moins un composant microélectronique comportant au moins la mise en œuvre des étapes suivantes :
    • réalisation d'au moins une portion de matériau sacrificiel sur une face avant d'un premier substrat dans lequel le composant microélectronique est apte à être réalisé ;
    • réalisation d'au moins un capot encapsulant au moins la portion de matériau sacrificiel ;
    • réalisation du composant microélectronique par gravure du premier substrat depuis une face arrière du premier substrat (face opposée à la face avant du premier substrat), telle qu'au moins une partie du composant microélectronique soit disposée face à la portion de matériau sacrificiel et que la portion de matériau sacrificiel soit accessible depuis une face arrière du composant microélectronique ;
    • élimination de la portion de matériau sacrificiel par gravure depuis la face arrière du composant microélectronique ;
    • solidarisation de la face arrière du composant microélectronique avec un deuxième substrat.
  • L'expression « composant microélectronique » est utilisée ici pour désigner tout type de dispositif microélectronique, et notamment des dispositifs MEMS et/ou NEMS.
  • Ce procédé d'encapsulation permet la réalisation d'une structure d'encapsulation ayant un faible encombrement du fait que le capot peut être réalisé par le dépôt d'une couche d'encapsulation.
  • Du fait que le composant microélectronique est réalisé dans le premier substrat après la réalisation de la portion de matériau sacrificiel sur laquelle le capot est formé, les risques de détérioration du composant microélectronique liés au dépôt d'un matériau sacrificiel sur le composant microélectronique sont supprimés. Cela facilite également le dépôt et l'élimination de ce matériau sacrificiel puisqu'il n'est pas nécessaire de déposer ce matériau sacrificiel dans des parties difficilement accessibles du composant microélectronique, comme par exemple dans des entrefers ou sous certaines parties du composant microélectronique. Il en découle que ce procédé d'encapsulation est bien adapté à l'encapsulation de composants microélectroniques d'épaisseur importante et/ou présentant des structurations de dimensions importantes.
  • Ce procédé permet avantageusement d'encapsuler des composants microélectroniques correspondant à des structures MEMS à forte topologie comportant typiquement des structures mobiles en silicium gravées par la mise en œuvre d'une gravure de type DRIE (gravure ionique réactive profonde, ou « Deep Reactive Ion Etching » en anglais) sur des profondeurs de plusieurs microns, voire plusieurs dizaines ou centaines de microns.
  • En outre, le fait que le composant microélectronique soit réalisé dans le premier substrat après la réalisation de la portion de matériau sacrificiel sur laquelle le capot est formé facilite la mise en œuvre de l'élimination du matériau sacrificiel depuis la face arrière du composant microélectronique qui permet de conserver l'intégrité du capot réalisé (aucun trou de libération formé à travers le capot n'est nécessaire).
  • L'épaisseur de la structure d'encapsulation réalisée peut être très faible et est seulement limitée par des considérations de rigidité qui dépendent de nombreux facteurs (surface, type de composants, ...). Par exemple, avec un composant microélectronique de type MEMS d'épaisseur égale à environ 20 µm solidarisé sur un deuxième substrat correspondant à un circuit électronique de type ASIC (Circuit intégré à application spécifique, ou « Application-Specific Integrated Circuit » en anglais) aminci d'épaisseur égale à environ 100 µm, l'épaisseur totale de la structure d'encapsulation est égale à environ 120 µm.
  • Le capot encapsule au moins la portion de matériau sacrificiel, ce qui signifie que le capot est disposé sur la portion de matériau sacrificiel et recouvre également au moins une partie des parois latérales de la portion de matériau sacrificiel.
  • Ladite partie du composant microélectronique peut comporter au moins un élément mobile.
  • La gravure mise en œuvre pour réaliser le composant microélectronique dans le premier substrat peut former au moins une tranchée traversant toute l'épaisseur du premier substrat, peut délimiter ladite partie du composant microélectronique et peut former un accès à la portion de matériau sacrificiel depuis la face arrière du composant microélectronique. Ainsi, l'étape de réalisation du composant microélectronique sert également à former les accès pour graver ultérieurement la portion de matériau sacrificiel.
  • La solidarisation de la face arrière du composant microélectronique avec le deuxième substrat peut former au moins une liaison électrique entre au moins un élément d'interconnexion électrique du deuxième substrat et au moins une portion électriquement conductrice du composant microélectronique.
  • Dans ce cas, le deuxième substrat peut comporter au moins un circuit électronique apte à lire au moins un signal électrique délivré par le composant microélectronique.
  • La solidarisation de la face arrière du composant microélectronique avec le deuxième substrat peut être réalisée de manière hermétique telle qu'au moins ladite partie du composant microélectronique soit enfermée hermétiquement dans une cavité formée entre le capot et le deuxième substrat.
  • Le procédé peut comporter en outre, entre la réalisation du capot et la réalisation du composant microélectronique, la mise en œuvre des étapes suivantes :
    • réalisation d'une poignée temporaire solidarisée au capot ;
    • amincissement du premier substrat tel qu'une épaisseur restante du premier substrat corresponde à une épaisseur du composant microélectronique ;
    et la poignée temporaire peut être désolidarisée du capot après la solidarisation de la face arrière du composant microélectronique avec le deuxième substrat. Ainsi, il est possible d'utiliser initialement un premier substrat dont l'épaisseur est supérieure à celle souhaitée du composant microélectronique.
  • De plus, le procédé peut comporter en outre, entre la solidarisation de la face arrière du composant microélectronique avec le deuxième substrat et la désolidarisation de la poignée temporaire, la mise en œuvre d'un amincissement du deuxième substrat.
  • La réalisation de la poignée temporaire peut comporter la mise en œuvre des étapes suivantes :
    • dépôt d'une couche de solidarisation sur le capot et sur des parties de la face avant du premier substrat non recouvertes par le capot ;
    • planarisation de la couche de solidarisation ;
    • collage d'un substrat temporaire sur la couche de solidarisation.
  • Le procédé peut comporter en outre, avant la réalisation du capot, la réalisation d'au moins une couche de protection sur la face avant du premier substrat, et dans lequel :
    • au moins une partie de la portion de matériau sacrificiel peut être disposée dans au moins une ouverture formée à travers la couche de protection ;
    • le matériau de la couche de protection peut être apte à résister à la gravure mise en œuvre lors de l'élimination de la portion de matériau sacrificiel.
  • Le matériau de la couche de protection peut être apte à protéger la couche de solidarisation lors de la gravure mise en œuvre lors de l'élimination de la portion de matériau sacrificielle.
  • La couche de protection peut être réalisée sur la face avant du premier substrat avant la réalisation de la portion de matériau sacrificiel, et la réalisation de la portion de matériau sacrificiel peut comporter la mise en œuvre des étapes suivantes :
    • dépôt d'au moins une première couche de matériau sacrificiel sur la couche de protection et dans ladite au moins une ouverture formée à travers la couche de protection ;
    • planarisation de la première couche de matériau sacrificiel avec arrêt sur la couche de protection, formant au moins une portion restante de la première couche de matériau sacrificiel disposée dans ladite au moins une ouverture formée à travers la couche de protection ;
    • dépôt d'au moins une deuxième couche de matériau sacrificiel sur ladite au moins une portion restante de la première couche de matériau sacrificiel et sur la couche de protection;
    • gravure de la deuxième couche de matériau sacrificiel telle que des portions restantes de la deuxième couche de matériau sacrificiel définissent au moins une zone d'ancrage du capot au premier substrat et au moins une butée pour au moins un élément mobile du composant microélectronique, et telle qu'au moins une des portions restantes de la deuxième couche de matériau sacrificiel recouvre au moins en partie ladite au moins une portion restante de la première couche de matériau sacrificiel ;
    et dans lequel la portion de matériau sacrificiel encapsulée par le capot correspond à ladite au moins une portion restante de la première couche de matériau sacrificiel et aux portions restantes de la deuxième couche de matériau sacrificiel.
  • La réalisation du capot peut comporter une étape de dépôt d'une couche d'encapsulation d'épaisseur inférieure à environ 10 µm, et avantageusement inférieure à environ 5 µm.
  • Le procédé peut être mis en œuvre de manière collective afin d'encapsuler simultanément plusieurs composants microélectroniques réalisés dans le premier substrat.
    • BRÈVE DESCRIPTION DES DESSINS
  • La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels :
    • les figures 1 à 18 représentent les étapes d'un procédé d'encapsulation d'un composant microélectronique, objet de la présente invention, selon un mode de réalisation particulier.
  • Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
  • Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
  • Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles.
    • EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
  • On se réfère aux figures 1 à 18 qui représentent les étapes d'un procédé d'encapsulation d'un composant microélectronique 100 selon un mode de réalisation particulier.
  • Le procédé débute en utilisant un premier substrat 102, par exemple en semi-conducteur tel que du silicium, à partir duquel le composant microélectronique 100 va être réalisé (figure 1).
  • Une couche de protection 104 comportant un matériau résistant à au moins un agent de gravure qui sera utilisé par la suite pour graver un matériau sacrificiel qui servira à former la cavité dans laquelle le composant 100 sera encapsulé, est déposée sur une face avant 106 du premier substrat 102. La face avant 106 est plane, de même qu'une face arrière 107 du premier substrat 102. Par exemple, lorsque le matériau sacrificiel qui sera utilisé pour former la cavité correspond à du SiO2 destiné à être gravé chimiquement par une solution d'acide fluorhydrique, la couche de protection 104 peut correspondre à une couche de Si3N4. L'épaisseur de la couche de protection 104 est par exemple comprise entre environ 0,2 µm et 1 µm. Des parties de la couche de protection 104 sont ensuite gravées (figure 2), formant un ou plusieurs des ouvertures 105 dans lesquelles du matériau sacrificiel est destiné à être disposé et qui sont destinées à former une partie de la cavité dans laquelle le composant 100 sera encapsulé.
  • Une première couche de matériau sacrificiel 108 est ensuite déposée de manière conforme sur la couche de protection 104, et sur les parties de la face avant 106 du premier substrat 102 non recouvertes par la couche de protection 104, c'est-à-dire dans les ouvertures 105 (figure 3). L'épaisseur de cette première couche de matériau sacrificiel 108 est supérieure ou égale à celle de la couche de protection 104 afin que les ouvertures 105 soient comblées par le matériau sacrificiel de la première couche 108. Le matériau sacrificiel de cette première couche 108 est choisi en fonction de l'agent de gravure qui sera utilisé par la suite pour former la cavité dans laquelle le composant 100 sera encapsulé. Le matériau de la première couche 108 est par exemple du SiO2 qui sera gravé par une solution d'acide fluorhydrique, ou un polymère qui sera supprimé par gravure plasma O2. De manière générale, le matériau sacrificiel de la première couche 108 peut être un matériau diélectrique, un polymère ou bien un métal.
  • Comme représenté sur la figure 4, une étape de planarisation est mise en œuvre afin de supprimer les parties de la première couche de matériau sacrificiel 108 qui ne sont déposées dans les ouvertures 105 et qui recouvrent la couche de protection 104. Cette planarisation peut être stoppée lorsque la face supérieure de la couche de protection 104 est atteinte. Seules des portions restantes 110 de matériau sacrificiel remplissant les ouvertures 105 sont donc conservées, ces portions restantes 110 formant avec la couche de protection 104 une couche plane recouvrant la face supérieure 106 du premier substrat 102. L'épaisseur des portions restantes 110 est donc égale à celle de la couche de protection 104.
  • En variante, au lieu de réaliser ces portions restantes 110 via un dépôt comme précédemment décrit en liaison avec la figure 3, il est possible que ces portions 110 soient obtenues via la mise en œuvre d'une oxydation thermique du semi-conducteur du substrat 102 à travers les ouvertures 105.
  • Une deuxième couche de matériau sacrificiel 112, comportant par exemple le même matériau sacrificiel que celui des portions 110, est ensuite réalisée, par exemple par dépôt, sur l'ensemble de la face avant de la structure précédemment réalisée, c'est-à-dire sur les portions restantes 110 et sur la couche de protection 104 (figure 5). L'épaisseur de cette deuxième couche 112 est choisie telle que la somme des épaisseurs de la deuxième couche 112 et des portions 110 soit sensiblement égale à la hauteur de l'espace vide souhaité au-dessus du composant 100 lorsqu'il sera encapsulé. L'épaisseur de la deuxième couche de matériau sacrificiel 112 est par exemple comprise entre environ 0,5 µm et 3 µm.
  • Sur la figure 6, la deuxième couche 112 est ensuite gravée afin que des portions restantes 114 de cette deuxième couche 112 définissent à côté d'elles une ou plusieurs futures zones d'ancrage du capot au premier substrat 102 (via la couche de protection 104) ainsi qu'une ou plusieurs butées pour un ou plusieurs éléments mobiles du composant 100. De plus, les portions restantes 114 de la deuxième couche de matériau sacrificiel 112 recouvrent au moins en partie les portions restantes 110 de la première couche de matériau sacrificiel 108 afin que l'agent de gravure qui sera utilisé par la suite puisse atteindre les portions restantes 114 depuis la face arrière du composant 100.
  • Le capot 116 est ensuite réalisé en déposant une couche d'encapsulation recouvrant notamment les portions restantes 114 et remplissant les ouvertures formées entre les portions 114 (figure 7). Les parties de la couche d'encapsulation déposées dans les ouvertures formées entre les portions 114 forment les zones d'ancrage et la ou les butées. La couche d'encapsulation peut être gravée afin de délimiter le capot 116 dans le plan principal du premier substrat 102 (plan parallèle aux faces 106, 107 du premier substrat 102). Le matériau du capot 116 est choisi tel qu'il résiste à l'agent de gravure qui sera utilisé pour graver les portions restantes 110 et 114. Par exemple, si cet agent de gravure correspond à une solution d'acide fluorhydrique et que le matériau sacrificiel est du SiO2, le capot 116 peut comporter du silicium polycristallin. Lorsque le matériau sacrificiel est un polymère destiné à être gravé par un solvant organique ou par un plasma O2, le capot 116 peut comporter du SiO2. Le matériau choisi pour le capot 116 doit être tel que la gravure du matériau sacrificiel mise en œuvre ensuite soit suffisamment sélective par rapport au matériau du capot 116 sous peine de le graver complètement lors de la gravure du matériau sacrificiel. La couche d'encapsulation déposée comporte avantageusement une épaisseur comprise entre environ 0,5 µm et 10 µm.
  • Une poignée temporaire est ensuite réalisée sur le capot 116. Pour cela, comme représenté sur la figure 8, une couche de solidarisation 118, à laquelle un substrat temporaire est destiné à être solidarisé, est déposée sur la structure précédemment réalisée, recouvrant ainsi le capot 116 et les portions restantes 114 non recouvertes par le capot 116. Le matériau de la couche de solidarisation 118 est choisi tel qu'il puisse être gravé sélectivement par rapport au matériau du capot 116. Par exemple, lorsque le capot 116 est en silicium, le matériau de la couche de solidarisation 118 peut être du SiO2, du Si3N4, ou encore du verre PSG ou BPSG. Ainsi, cette couche de solidarisation 118 comporte avantageusement un matériau similaire à celui des portions restantes 114, c'est-à-dire ici du SiO2. L'épaisseur de cette couche de solidarisation 118 est au moins égale à la topologie formée par le capot 116. Par exemple, en considérant que la variation maximale de hauteur à la surface du substrat 102 est Δh, l'épaisseur de la couche de solidarisation 118 est avantageusement choisie égale à environ 1,5.Δh. De manière générale, l'épaisseur de la couche de solidarisation 118 est comprise entre environ 1 µm et 5 µm.
  • La couche de solidarisation 118 est ensuite planarisée par la mise en œuvre d'un polissage mécanochimique (CMP) telle que la face supérieure 120 de la couche de solidarisation 118 (face opposée à celle recouvrant le capot 116) soit plane et puisse être solidarisée à la future poignée temporaire (figure 9).
  • Comme représenté sur la figure 10, un substrat temporaire 122, correspondant ici à un substrat de semi-conducteur tel que du silicium, est solidarisé à la face supérieure 120 de la couche de solidarisation 118. Cette solidarisation du substrat temporaire 122 sur la face supérieure 120 de la couche de solidarisation 118 peut être réalisée par un collage direct (si les matériaux du substrat temporaire 122 et de la couche de solidarisation 118 sont compatibles avec la mise en œuvre d'un tel collage) ou par l'intermédiaire d'une couche adhésive interposée entre le substrat temporaire 122 et la couche de solidarisation 118.
  • La poignée temporaire ainsi formée par le substrat temporaire 122 et la couche de solidarisation 118 est utilisée ensuite pour maintenir mécaniquement la structure réalisée lors d'un amincissement du premier substrat 102 depuis sa face arrière 107, comme représenté sur la figure 11. Cet amincissement correspond par exemple à la mise en œuvre d'une CMP. La partie restante du premier substrat 102 sera utilisée pour réaliser le composant 100. L'épaisseur initiale du premier substrat 102 est par exemple égale à environ 725 µm (épaisseur standard d'un substrat de silicium de diamètre égal à 200 µm), et l'épaisseur finale du premier substrat 102 après l'amincissement peut être avantageusement égale à quelques dizaines de microns, notamment inférieure à environ 100 µm. L'épaisseur restante du premier substrat 102 est choisie afin qu'elle corresponde à l'épaisseur souhaitée du composant microélectronique 100. Lorsque le premier substrat 102 a initialement l'épaisseur souhaitée pour le composant 100, cet amincissement n'est pas mis en œuvre.
  • Sur la figure 12, une couche de matériau électriquement conducteur, par exemple métallique, est ensuite déposée sur la face arrière 107 du premier substrat 102, puis gravée telle que des portions restantes de cette couche forment des portions électriquement conductrices 124. Le matériau électriquement conducteur des portions 124 est par exemple de l'aluminium, ce matériau étant adapté pour permettre ensuite la mise en œuvre d'un scellement eutectique AIGe entre ces portions électriquement conductrices 124 et des éléments d'interconnexion électrique auxquels sont reliées les portions 124.
  • Le premier substrat 102 est ensuite gravé, par exemple par gravure profonde anisotrope de type DRIE, depuis sa face arrière 107 avec arrêt sur la couche de protection 104 et sur les portions restantes 110, formant ainsi les différentes parties du composant microélectroniques 100 (figure 13). Cette gravure forme notamment des tranchées 125 traversant toute l'épaisseur du premier substrat 102 et délimitant les éléments fixes et mobiles du composant 100. Le composant 100 est réalisé tel qu'au moins un élément mobile du composant 100 soit disposé face aux portions restantes 110. Les tranchées 125 forment également des accès depuis une face arrière 127 du composant 100 aux portions restantes 110, 114 de matériau sacrificiel qui sont recouvertes par le capot 116.
  • Sur la figure 14, les portions restantes 110, 114 de matériau sacrificiel sont gravées grâce aux tranchées 125 depuis la face arrière 127 du composant 100, formant la cavité 126 et libérant également les parties mobiles du composant 100 (par exemple la ou les masses sismiques dans le cas d'un composant 100 correspondant à un accéléromètre). D'autres parties du composant 100 restent solidaires de la couche de protection 104 et/ou du capot 116. Cette gravure peut être réalisée avec une solution d'acide fluorhydrique sous forme liquide ou vapeur lorsque le matériau sacrificiel des portions restantes 110, 114 est du SiO2. Lorsque le matériau sacrificiel des portions restantes 110, 114 est un polymère, une gravure de type plasma O2 peut être mise en œuvre. Lors de la gravure du matériau sacrificiel des portions restantes 110, 114, la couche de protection 104 protège certaines des portions restantes 114 disposées en dehors de la cavité 126 ainsi que la couche de solidarisation 118 vis-à-vis de l'agent de gravure utilisé pour supprimer le matériau sacrificiel encapsulé par le capot 116.
  • Un deuxième substrat 128 est solidarisé à la face arrière 127 du composant 100 via les portions électriquement conductrices 124 se trouvant sur la face arrière 127 du composant 100. Le deuxième substrat 128 est avantageusement un substrat d'interconnexions permettant un routage des différentes parties électriques du composant 100 vers des plots de contact 129. Ce deuxième substrat 128 peut également correspondre à un circuit électronique apte à lire le ou les signaux électriques délivrés par le composant 100, par exemple de type ASIC. Ce scellement est ici réalisé de manière hermétique afin que le composant 100 se retrouve encapsulé hermétiquement, par exemple dans une atmosphère sous vide ou dans un environnement gazeux neutre, entre le capot 116 et le deuxième substrat 128. Certaines des portions électriquement conductrices 124 auxquelles le deuxième substrat 128 est solidarisé (référencées 124a sur la figure 15) forment un cordon de scellement étanche ou hermétique permettant la fermeture étanche ou hermétique de la cavité 126. D'autres portions électriquement conductrices 124, référencées 124b sur la figure 15, sont solidarisées à des éléments d'interconnexion électrique 131 du deuxième substrat 128 et servent à former des connexions électriques entre le composant 100 et le circuit électronique du deuxième substrat 128. La solidarisation entre le composant 100 et le deuxième substrat 128 est par exemple obtenue par la mise en œuvre d'un scellement eutectique, par exemple de type AuSi, ou par un scellement par thermocompression. Après cette solidarisation, le substrat 128 peut être aminci depuis sa face arrière 130 par exemple par CMP.
  • La poignée temporaire est ensuite désolidarisée du reste des éléments en retirant tout d'abord le substrat temporaire 122 (figure 16), puis en gravant la couche de solidarisation 118 (figure 17). Les portions restantes 114 non recouvertes par le capot 116 sont également supprimées, par exemple par gravure. En variante, la désolidarisation du substrat temporaire 122 peut découler directement de la gravure de la couche de solidarisation 118.
  • Enfin, comme représenté sur la figure 18, le procédé est achevé en gravant les portions de la couche de protection 104 dépassant latéralement du composant 100.

Claims (13)

  1. Procédé d'encapsulation d'au moins un composant microélectronique (100) de type MEMS et/ou NEMS, comportant au moins la mise en œuvre des étapes suivantes :
    - réalisation d'au moins une portion de matériau sacrificiel (110, 114) sur une face avant (106) d'un premier substrat (102) dans lequel le composant microélectronique (100) est apte à être réalisé, puis
    - réalisation d'au moins un capot (116) encapsulant au moins la portion de matériau sacrificiel (110, 114), puis
    - réalisation du composant microélectronique (100) par gravure du premier substrat (102) depuis une face arrière (107) du premier substrat (102), telle qu'au moins une partie du composant microélectronique (100) soit disposée face à la portion de matériau sacrificiel (110, 114) et que la portion de matériau sacrificiel (110, 114) soit accessible depuis une face arrière (127) du composant microélectronique (100), puis
    - élimination de la portion de matériau sacrificiel (110, 114) par gravure depuis la face arrière (127) du composant microélectronique (100), puis
    - solidarisation de la face arrière (127) du composant microélectronique (100) avec un deuxième substrat (128).
  2. Procédé selon la revendication 1, dans lequel ladite partie du composant microélectronique (100) comporte au moins un élément mobile.
  3. Procédé selon l'une des revendications précédentes, dans lequel la gravure mise en œuvre pour réaliser le composant microélectronique (100) dans le premier substrat (102) forme au moins une tranchée (125) traversant toute l'épaisseur du premier substrat (102), délimitant ladite partie du composant microélectronique (100) et formant un accès à la portion de matériau sacrificiel (110, 114) depuis la face arrière (127) du composant microélectronique (100).
  4. Procédé selon l'une des revendications précédentes, dans lequel la solidarisation de la face arrière (127) du composant microélectronique (100) avec le deuxième substrat (128) forme au moins une liaison électrique entre au moins un élément d'interconnexion électrique (131) du deuxième substrat (128) et au moins une portion électriquement conductrice (124) du composant microélectronique (100).
  5. Procédé selon la revendication 4, dans lequel le deuxième substrat (128) comporte au moins un circuit électronique apte à lire au moins un signal électrique délivré par le composant microélectronique (100).
  6. Procédé selon l'une des revendications précédentes, dans lequel la solidarisation de la face arrière (127) du composant microélectronique (100) avec le deuxième substrat (128) est réalisée de manière hermétique telle qu'au moins ladite partie du composant microélectronique (100) soit enfermée hermétiquement dans une cavité (126) formée entre le capot (116) et le deuxième substrat (128).
  7. Procédé selon l'une des revendications précédentes, comportant en outre, entre la réalisation du capot (116) et la réalisation du composant microélectronique (100), la mise en œuvre des étapes suivantes :
    - réalisation d'une poignée temporaire (118, 122) solidarisée au capot (116) ;
    - amincissement du premier substrat (102) tel qu'une épaisseur restante du premier substrat (102) corresponde à une épaisseur du composant microélectronique (100) ;
    et dans lequel la poignée temporaire (118, 122) est désolidarisée du capot (116) après la solidarisation de la face arrière (127) du composant microélectronique (100) avec le deuxième substrat (128).
  8. Procédé selon la revendication 7, comportant en outre, entre la solidarisation de la face arrière (127) du composant microélectronique (100) avec le deuxième substrat (128) et la désolidarisation de la poignée temporaire (118, 122), la mise en œuvre d'un amincissement du deuxième substrat (128).
  9. Procédé selon l'une des revendications 7 ou 8, dans lequel la réalisation de la poignée temporaire (118, 122) comporte la mise en œuvre des étapes suivantes :
    - dépôt d'une couche de solidarisation (118) sur le capot (116) et des parties de la face avant (106) du premier substrat (102) non recouvertes par le capot (116) ;
    - planarisation de la couche de solidarisation (118) ;
    - collage d'un substrat temporaire (122) sur la couche de solidarisation (118).
  10. Procédé selon l'une des revendications précédentes, comportant en outre, avant la réalisation du capot (116), la réalisation d'au moins une couche de protection (104) sur la face avant (106) du premier substrat (102), et dans lequel :
    - au moins une partie (110) de la portion de matériau sacrificiel (110, 112) est disposée dans au moins une ouverture (105) formée à travers la couche de protection (104) ;
    - le matériau de la couche de protection (104) est apte à résister à la gravure mise en œuvre lors de l'élimination de la portion de matériau sacrificiel (110, 114).
  11. Procédé selon les revendications 9 et 10, dans lequel le matériau de la couche de protection (104) est apte à protéger la couche de solidarisation (118) lors de la gravure mise en œuvre lors de l'élimination de la portion de matériau sacrificiel (110, 114).
  12. Procédé selon l'une des revendications 10 ou 11, dans lequel la couche de protection (104) est réalisée sur la face avant (106) du premier substrat (102) avant la réalisation de la portion de matériau sacrificiel (110, 114), et dans lequel la réalisation de la portion de matériau sacrificiel (110, 114) comporte la mise en œuvre des étapes suivantes :
    - dépôt d'au moins une première couche de matériau sacrificiel (108) sur la couche de protection (104) et dans ladite au moins une ouverture (105) formée à travers la couche de protection (104) ;
    - planarisation de la première couche de matériau sacrificiel (108) avec arrêt sur la couche de protection (104), formant au moins une portion restante (110) de la première couche de matériau sacrificiel (108) disposée dans ladite au moins une ouverture (105) formée à travers la couche de protection (104) ;
    - dépôt d'au moins une deuxième couche de matériau sacrificiel (112) sur ladite au moins une portion restante (110) de la première couche de matériau sacrificiel (108) et sur la couche de protection (104) ;
    - gravure de la deuxième couche de matériau sacrificiel (112) telle que des portions restantes (114) de la deuxième couche de matériau sacrificiel (112) définissent au moins une zone d'ancrage du capot (116) au premier substrat (102) et au moins une butée pour au moins un élément mobile du composant microélectronique (100), et telle qu'au moins une des portions restantes (114) de la deuxième couche de matériau sacrificiel (112) recouvre au moins en partie ladite au moins une portion restante (110) de la première couche de matériau sacrificiel (108) ;
    et dans lequel la portion de matériau sacrificiel (110, 114) encapsulée par le capot (116) correspond à ladite au moins une portion restante (110) de la première couche de matériau sacrificiel (108) et aux portions restantes (114) de la deuxième couche de matériau sacrificiel (112).
  13. Procédé selon l'une des revendications précédentes, dans lequel la réalisation du capot (116) comporte une étape de dépôt d'une couche d'encapsulation d'épaisseur inférieure à environ 10 µm.
EP16194901.1A 2015-10-21 2016-10-20 Procede d'encapsulation d'un composant microelectronique Active EP3159302B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1560031A FR3042909B1 (fr) 2015-10-21 2015-10-21 Procede d'encapsulation d'un composant microelectronique

Publications (2)

Publication Number Publication Date
EP3159302A1 EP3159302A1 (fr) 2017-04-26
EP3159302B1 true EP3159302B1 (fr) 2020-01-08

Family

ID=55411484

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16194901.1A Active EP3159302B1 (fr) 2015-10-21 2016-10-20 Procede d'encapsulation d'un composant microelectronique

Country Status (3)

Country Link
US (1) US10280075B2 (fr)
EP (1) EP3159302B1 (fr)
FR (1) FR3042909B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879449B2 (en) * 2017-05-11 2020-12-29 Nihat Okulan Semiconductor strain gauge and method of manufacturing same
FR3077284B1 (fr) 2018-01-30 2020-03-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'encapsulation d'un dispositif microelectronique, par des substrats fins ou ultrafins, facilement manipulables
US11807520B2 (en) 2021-06-23 2023-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472739B1 (en) 1999-11-15 2002-10-29 Jds Uniphase Corporation Encapsulated microelectromechanical (MEMS) devices
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US20080290494A1 (en) * 2007-05-21 2008-11-27 Markus Lutz Backside release and/or encapsulation of microelectromechanical structures and method of manufacturing same
US8580596B2 (en) * 2009-04-10 2013-11-12 Nxp, B.V. Front end micro cavity
FR2970116B1 (fr) * 2011-01-04 2013-08-16 Commissariat Energie Atomique Procede d'encapsulation d'un microcomposant
EP2661413B1 (fr) 2011-01-04 2015-09-02 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procede d'encapsulation d'un microcomposant
DE102011077933B4 (de) 2011-06-21 2014-07-10 Robert Bosch Gmbh Verfahren zum Bonden zweier Substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
US10280075B2 (en) 2019-05-07
EP3159302A1 (fr) 2017-04-26
US20170113925A1 (en) 2017-04-27
FR3042909B1 (fr) 2017-12-15
FR3042909A1 (fr) 2017-04-28

Similar Documents

Publication Publication Date Title
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US7288464B2 (en) MEMS packaging structure and methods
EP2829511B1 (fr) Dispositif comportant un canal fluidique muni d'au moins un système micro ou nanoélectronique et procédé de réalisation d'un tel dispositif
EP2952471B1 (fr) Structure d'encapsulation a plusieurs cavites munies de canaux d'acces de hauteurs differentes
US20120256308A1 (en) Method for Sealing a Micro-Cavity
US9790084B2 (en) Micromechanical sensor device
EP3702323B1 (fr) Dispositif comportant un canal fluidique muni d'au moins un systeme micro ou nanoelectronique et procede de realisation d'un tel dispositif
US7807550B2 (en) Method of making MEMS wafers
EP2897162B1 (fr) Structure d'encapsulation comprenant des tranchees partiellement remplies de materiau getter
EP3159302B1 (fr) Procede d'encapsulation d'un composant microelectronique
CA2866388C (fr) Procede de fabrication d'un capteur de pression et capteur correspondant
EP2628708B1 (fr) Substrat microélectronique comprenant une couche de matériau organique enterrée
TW201727780A (zh) 微機電系統封裝之製造方法
FR2941561A1 (fr) Procede de fermeture de cavite pour au moins un dispositif microelectronique
EP3399290A1 (fr) Détecteur de rayonnement électromagnétique, encapsulé par report de couche mince
EP2071340B1 (fr) Accéléromètre pendulaire et procédé de fabrication de celui-ci
EP3165502B1 (fr) Dispositif microélectronique
EP2661413B1 (fr) Procede d'encapsulation d'un microcomposant
EP2848586A1 (fr) Structure d'encapsulation sur tranche et son procédé de fabrication
FR3074358A1 (fr) Procede de realisation d'une cavite etanche a couche mince
FR2970116A1 (fr) Procede d'encapsulation d'un microcomposant
EP1572575B1 (fr) Microstructure encapsulee et procede de fabrication d'une telle microstructure
WO2018172661A1 (fr) Micro-dispositif comprenant au moins deux elements mobiles

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17P Request for examination filed

Effective date: 20161020

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20190806

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602016027716

Country of ref document: DE

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1222469

Country of ref document: AT

Kind code of ref document: T

Effective date: 20200215

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20200108

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200408

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200409

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200508

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200408

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602016027716

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 1222469

Country of ref document: AT

Kind code of ref document: T

Effective date: 20200108

26N No opposition filed

Effective date: 20201009

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20201020

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20201031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20201031

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20201031

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20201031

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20201020

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20200108

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20231025

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20231023

Year of fee payment: 8

Ref country code: DE

Payment date: 20231018

Year of fee payment: 8