EP2510540A1 - Circuit device comprising a semiconductor component - Google Patents

Circuit device comprising a semiconductor component

Info

Publication number
EP2510540A1
EP2510540A1 EP10770531A EP10770531A EP2510540A1 EP 2510540 A1 EP2510540 A1 EP 2510540A1 EP 10770531 A EP10770531 A EP 10770531A EP 10770531 A EP10770531 A EP 10770531A EP 2510540 A1 EP2510540 A1 EP 2510540A1
Authority
EP
European Patent Office
Prior art keywords
control terminal
gate
conductive state
contact surface
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP10770531A
Other languages
German (de)
French (fr)
Inventor
Thomas Jacke
Christian Foerster
Holger Heinisch
Joachim Joos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2510540A1 publication Critical patent/EP2510540A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • Voltage controlled power semiconductor switch devices e.g. As MOS-FETs or IBGTs, are generally connected at its serving as a control input gate with a ballast, which may be a drive, driver and / or protection circuit.
  • a ballast which may be a drive, driver and / or protection circuit.
  • active clamp circuits are known, by which a power transistor is actively turned on when a clamp voltage is exceeded, thereby limiting the voltage.
  • the clamping circuit can be monolithically integrated into the component.
  • the gate is generally electrically isolated from the conductive semiconductor regions of the power terminals via a gate oxide layer.
  • the gate must be sufficiently isolated; this property can be checked by measuring the gate leakage current before starting up the circuit.
  • the semiconductor device may be subjected to a gate stress test in which a high voltage is applied between the gate and a power terminal, e.g. B. between the gate and source is applied and pre-aging of the gate oxide layer is made to avoid early failures in the field (burn-in).
  • two non-contacted bond pads are partly provided, one of which is connected to the gate and the other to the ballast, so that first a measurement is carried out by contacting the gate measuring pad with a test needle can be and subsequently the two bond pads can be contacted by a wire bond with each other.
  • control connection i. H. especially one
  • the Vorschalt provided a connecting device which is initially sufficiently insulating or high impedance to allow a measurement of the semiconductor device, and subsequently can be converted into a conductive or low-resistance state in which they thus with the control the ballast connects.
  • the measurement may be a gate leakage current measurement and / or a gate stress measurement.
  • the pros Switching device may be part of the circuit device according to the invention or externally.
  • connection device can be converted into its conductive state.
  • the complete measurement can first take place and subsequently the final contact between the control connection or gate of the power semiconductor component and the ballast can be formed directly by transferring the connection device into its conductive state.
  • both an irreversible and a reversible transfer from the high-impedance state to the low-resistance state can take place.
  • an antifuse structure can be formed, which is converted into its conductive state by a power pulse.
  • the antifuse structure can be integrated into the layer formation of the further circuit; For this purpose, in particular initially an insulating layer below the metal layer of the gate measuring pad and above a conductive layer, for. As a semiconductor layer, are formed, wherein the insulating layer is subsequently destroyed to form a conductive compound, for. B. by entering molten metal in the destroyed area.
  • two initially separate pads (contact surfaces) or pad regions can be formed, one of which with the conductive semiconductor layer, for. B. a highly doped polysilicon layer, which is separated from the other Päd by the insulating layer.
  • the power pulse can be passed through the Anitfuse structure, ie the insulating layer after measurement without affecting further parts of the circuit device, wherein after the transfer of the antifuse structure in its conductive state, the two pad Areas can form a common ped for the subsequent contacting of the gate NEN.
  • a reversible between its high-impedance and low-impedance condition can be transferred connecting device z. B. using semiconductor switch components, z. B.
  • MOSFETs are achieved, which are controlled differently in the initial measurements or tests than in the subsequent, permanent contacting of the gate.
  • the different control can be achieved by a suitable signal pad, the z. B. is applied to the test with a signal and is subsequently set to a defined potential to allow the conductive connection.
  • subsequent changes in the control of the semiconductor switch by z As a laser-cut or antifuse connection in a drive line of the signal pad or a control path of the connection device possible, so that even when using a semiconductor switch device irreversible transfer can be made in the conductive state.
  • the semiconductor switch component can be integrated in particular.
  • a discrete component ie, for example, a semiconductor switch component in which the connection device and possibly a clamp structure are already integrated so that it can be contacted as a conventional semiconductor component and initially in the contacted state the measurement or measurements ermgölicht, and is subsequently contacted by transfer of the connecting device in the conductive state final.
  • a semiconductor switch component in which the connection device and possibly a clamp structure are already integrated so that it can be contacted as a conventional semiconductor component and initially in the contacted state the measurement or measurements ermgölicht, and is subsequently contacted by transfer of the connecting device in the conductive state final.
  • FIG. 1 shows a circuit diagram of a circuit device according to the invention according to an embodiment with clamping of the drain-gate voltage and gate-source voltage;
  • FIG. 2 shows a circuit diagram of a circuit device according to a further embodiment with only one clamp
  • FIG. 3a shows a representation of the layer structure of a semiconductor component according to the invention prior to the irreversible contact
  • FIG. 3b shows the illustration from FIG. 3a after the irreversible contact
  • FIG. 5 shows the construction of a measuring pad and gate bonding pad according to an embodiment
  • 6 shows a circuit diagram of a circuit device according to a further embodiment with reversibly switchable gate drive
  • FIG. 7 shows a circuit diagram of a further embodiment with reversibly switchable gate drive
  • FIG. 8 shows a circuit diagram of a further embodiment with irreversibly switchable gate drive
  • FIG. 9 is a circuit diagram of another embodiment; Fig. 10 shows the waveform of various potentials of the embodiment of Figure 9 as a function of time.
  • FIG. 1 shows a circuit device 1 according to the invention is shown according to a first embodiment, which comprises a power MOSFET 2, a gate bonding pad 3 and an upstream of the gate of the MOSFETs 2 Vorschalt listening 4, here a protective device 4, in particular as shown a staple structure with Zener diodes 4.1, 4.2, 4.3, 4.4.
  • a measuring pad 5 and an antifuse 6 are furthermore provided in such a way that the antifuse 6 is connected between the measuring pad 5 and the gate bonding pad 3.
  • the measuring pad 5, the antifuse 6 and the gate bonding pad 3 are connected in series in front of the gate 2.0 of the MOSFET 2 and clamped by the clip structure 4 between the drain and source of the MOSFET 2.
  • the drain port 2.1 and source port 2.2 are additionally shown, the z. B. can also be designed as bond pads; the gate oxide 2.4 not shown in the circuit symbol below the gate 2.0 is indicated.
  • the circuit device 1 shown in Figure 1 may be formed by discrete components or integrated.
  • the antifuse 6 is not conductive in the initial state shown, d. H. it locks or behaves like a high ohmic resistance. By a power pulse, the antifuse 6 irreversibly in an electrically conductive, d. H. low-impedance state.
  • FIG. 2 shows an embodiment of a circuit device 1 a modified with respect to FIG. 1, in which no drain clamping is provided and thus the protective device 4a has only two Zener diodes 4.3 and 4.4 for source clamping, with otherwise identical functionality as in FIG 1.
  • circuit devices 1 and 1a shown in FIG. 1 and FIG. 2 can be parts of a larger integrated circuit, or can also be designed as a discrete semiconductor component.
  • 2.1, 2.2 are formed, according to the invention additionally the measuring pad is formed.
  • FIGS. 3a, 3b show the integrated design of the antifuse 6 without scale-true representation of the layer thicknesses in the layer structure.
  • a lower insulating layer 1 1 is first formed, in particular as a field oxide layer, d. H. in a conventional manner by oxidation as SiO 2.
  • a conductive polysilicon layer 12 is deposited and laterally structured. The polysilicon may in particular be heavily doped in order to avoid the formation of a Schottky contact.
  • the polysilicon may in particular be heavily doped in order to avoid the formation of a Schottky contact.
  • Layer 12 is an upper insulating layer 13, in particular as an intermediate oxide layer, deposited and structured such that it partially covers the polysilicon layer 12, in particular forming a - here indicated by dashed lines - relatively thin firing range 13 a, which obliquely falling edge 12a of the polysilicon layer 12 covered.
  • an intermediate oxide layer deposited and structured such that it partially covers the polysilicon layer 12, in particular forming a - here indicated by dashed lines - relatively thin firing range 13 a, which obliquely falling edge 12a of the polysilicon layer 12 covered.
  • Polysilicon layer 12 is formed in the upper insulating layer 13, a recess 13 b.
  • a metal layer 14 for.
  • a first contact region 14a is deposited on the upper insulating layer 13 and covers the focal section 13a.
  • a second contact region 14b is separated from the first contact region 14a via a recess 14c and applied to the upper insulating layer 13 in such a way that it fills the recess 13b and thus contacts the polysilicon layer 12.
  • the first contact region 14a can serve directly as a gate bonding pad 3 or as part of the gate bonding pad 3, and the second contact region 5 can accordingly serve as a measuring pad 5 or part of the measuring pad 5, or vice versa.
  • a power pulse e.g. B. 30-40 V with about 20 mA between the contact areas 14a and 14b, that is placed between the gate bonding pad 3 and the measuring pad 5, with sufficient voltage, a breakthrough by the upper insulating layer 13 in her
  • Burning distance in a semiconducting material eg. B. a pn junction possible.
  • FIG. 4a shows the circuit device 1 according to FIG. 1.
  • contacting electrodes 18, 19 are placed on the measuring pad 5 and the gate bonding pad 3 in order to form an electrical contact, and subsequently via a signal source 20 or voltage source Voltage pulse of z. B. 30-40 volts and z. B.
  • the protective device 4 and the MOSFET 2 are not loaded in this case;
  • the upper insulation layer 13 in its thin firing range 13a is advantageously thinner than the gate oxide 2.4 of the MOSFET 2, it also being possible, if necessary, to achieve the dimensioning of the zener diodes 4.1 to 4.4 in such a way that the power voltage pulse is sufficiently weakened between the source and gate and the drain and gate of the MOSFET 2 is applied.
  • the signal source 20 is connected via electrodes 18, 19 between the drain terminal 2.1 and the gate bonding pad 3; Furthermore, contacting electrodes 23, 24 for short-circuiting the source terminal 2.2 with the gate bonding pads 3 are applied in order not to load the source-gate junction and thus the gate oxide of the MOSFET 2.
  • the signal source 20 is laid over the electrodes 18, 19 between gate bonding pad 3 and source terminal 2.2 and the drain and gate are short-circuited. In the embodiment of the circuit device 1 b thus the measuring pad 5 can be omitted.
  • the power voltage pulse output by the signal source 20 flows in FIG.
  • 4c eliminates the measuring pad 5.
  • damage to the gate oxide of the MOSFET 2 may occur.
  • an antifuse 6 with pn junction can be used, since here the firing process for irreversible transfer into the low-resistance state z. B. can be achieved even when applying 5 volts, whereas where the gate oxide of the MOSFET 2 z. B. breakdown voltages of 50V has.
  • the measuring pad 5 may be integrated in the gate bonding pad 3, as shown in FIG.
  • the area required by the integrated circuit is not increased.
  • the contacting electrodes are thus set on the gate bonding pad 3 and the measuring pad 5 in the measurement of the gate oxide leakage current; After the antifuse 6 has been brought into the low-resistance state, the gate bonding pad 3 and the measuring pad 5 are contacted, so that subsequently the entire surface of gate bonding pad 3 and measuring pad 5 can be used for attaching a bond, i. H. Subsequently, a custom-sized bond pad from the surfaces 3 and 5 is formed.
  • the switchable gate drive or the subsequent connection of the gate with the switching device also be implemented circuit technology. In this way, in particular, a reversible switch-on can be made possible.
  • FIG. 6 shows such an embodiment of a circuit device 31, which in turn may be integrated or constructed from individual discrete components.
  • the MOSFET 2 is here as enhancement type n-channel MOSFET, i. self-locking, trained, with other MOSFETs or transistors with gate control, z. B. also an IGBT can be provided.
  • a switching device 32 is connected via a series resistor 33, via which a ballast 34 not described in more detail here can be connected.
  • the ballast 34 may comprise a bracket structure corresponding to the bracket structure 4 of Figure 1, 2 and / or a drive circuit.
  • the switching device 32 is z. B. by two series-connected MOSFETs, z. For example, a p-channel MOSFET 35 and an n-channel MOSFET 36 are formed. Your Gates 35.0, 36.0 are contacted together and have a signal pad
  • the switching device 32 is reversibly switched on and off by appropriate contacting and control of the signal pad 38.
  • the switching device 32 in
  • Gate oxide leakage current measurement is thus a high signal or high voltage level applied to the signal pad 38, so that the switching device 32 blocks, and by applying the gate stress pad 42, a gate stress measurement with a high voltage, for , B. 50 V performed.
  • the switching device 32 thus forms a transfer gate to provide a conductive connection between the gate 2.0 of the power MOSFET 2 and the ballast 34 form.
  • the circuit device 31 of FIG. 6 can also be used for gate leakage current measurement when the ground connection of the gate 2.0 via the resistor 40 is omitted and the pedestal 42 is connected directly to the gate 2.0 - without resistor 33.
  • FIG. 7 shows a somewhat modified embodiment in comparison with FIG. 6, in which the power MOSFET 2 with its gate 2.0 can again be connected to ground via the resistor 40 or via the resistor 33 and the switching device 32 Gate stress pad 42 is connected via the series resistor 33 to the gate 2.0.
  • the gates 35.0 and 36.0 of the MOSFETs 35 and 36 are connected to a supply voltage Vc or another positive potential via a pull-up resistor 52 and to ground 37 via an antifuse 54.
  • the antifuse 54 is thus initially in the initial state of high impedance or blocking, so that the switching device 32 blocks and the gate pad 42, the gate oxide leakage current measurement and possibly further measurements can be performed.
  • the antifuse 54 is fired and transferred to its conductive state, z. B. by a power pulse to the supply voltage terminal Vc, so that the gates 35.0 and 36.0 are subsequently grounded and thus the switching device 32 is permanently conductive and an optionally connected ballast is connected to the gate 2.0 of the power MOSFET 2.
  • the antifuse 54 may in turn be designed in accordance with FIG. 3, or else by a small pn junction.
  • FIG. 8 shows a further embodiment of a switching device 61, in which, in contrast to FIG. 6, a laser fuse 62 or a laser fuse instead of the signal pad 38 is provided, via which the gates 35.0 and 36.0 are connected to the supply voltage Vc or a positive Potential are laid.
  • the switching device 32 initially locks when the laser fuse 62 is intact, so that the measurements can be carried out via the gate stress pad 42, and subsequently the laser fuse 62 is interrupted irreversibly. chen or destroyed, z. B. by a laser beam.
  • the gates 35.0 and 36.0 of the switching device 32 subsequently apply via the pull-down resistor 39 to ground 37, so that the switching device 32 conducts permanently.
  • Figure 9 shows an implementation in a circuit device 71, with a marked voltage source 72 of z. B. 12 V in a vehicle. Furthermore, signal sources 73, 74, 75 are provided, which in a known manner by z. B. integrated circuits or other connected components are designed with different purposes and tasks, the load is shown here as a resistor 76. At the voltage source 75 is in addition a diode, z. B.
  • Zener diode 77 connected.
  • the ballast device is formed here by the signal source 74 with a downstream resistor 78 (or its output resistance 78). Shown are the gate potential U2 and the drive potential U4, which is applied to the input of the switching device 32.
  • Figure 10 shows a waveform of the potentials U2 (solid line) and U4 (dashed line) of the switching device 71 of Figure 9 in an exemplary implementation, wherein the voltage U with zero line 0 V is plotted against the time t.
  • the voltage U with zero line 0 V is plotted against the time t.
  • d. H. at 0 ms
  • a gate stress test is performed, in which by the voltage source 75, a voltage of z. B. 20 V is output; in the realization in FIGS. 6, 7, 8, the corresponding stress of z. B. 20 V applied via an electrode.
  • the gate potential U2 subsequently rises to a correspondingly high value, depending on the dimensioning of the resistors 33 and 40. speaking the voltage divider circuit formed by these.
  • This z. B. the series resistor 33 with 1 kOhm, and the pull-down resistor 40 be designed with 100 kOhm, wherein at the diode 77, a corresponding control voltage drops, so that U2 z. B. assumes the value 19.8 V.
  • the output from the voltage source 75 voltage of 20 V acts here on the blocking switching device 32 slightly back, so that z. B. U4 can rise to about 2 volts.

Abstract

The invention relates to an electric circuit device (1), comprising: a semiconductor component (2), which comprises power connections (2.1, 2.2) and a control connection (2.0), which is electrically insulated from the power connections (2.1, 2.2), for applying a control voltage (U2), and a control connection contact surface (3) for contacting the control connection (2.0) for a measurement of the electric behavior of the semiconductor component (2). To this end, a connection device (6) is provided, in particular an antifuse or a switching device, via which the control connection (2.0) can be electrically connected to a series unit (4), wherein the connection device (6) can be converted from a non-conductive state into a conductive state, in which the control connection (2.0) is connected to the series unit (4). To this end, the antifuse can be integrated into the design of the semiconductor component.

Description

Beschreibung  description
Titel title
Schaltunqseinrichtunq mit einem Halbleiter-Bauelement Stand der Technik  Schaltunqseinrichtunq with a semiconductor device prior art
Spannungsgesteuerte Leistungs- Halbleiterschalter-Bauelemente, z. B. MOS- FETs oder IBGTs, sind im Allgemeinen an ihrem als Steuereingang dienenden Gate mit einer Vorschalteinrichtung verbunden, die eine Ansteuer-, Treiberund/oder Schutzschaltung sein kann. Als Schutzschaltung sind aktive Klammerschaltungen bekannt, durch die ein Leistungstransistor beim Überschreiten einer Klammerspannung aktiv aufgesteuert wird und hierdurch die Spannung begrenzt. Bei Ausbildung der Schaltung als integrierte Schaltung (IC) kann die Klammerschaltung monolithisch in das Bauelement integriert sein. Voltage controlled power semiconductor switch devices, e.g. As MOS-FETs or IBGTs, are generally connected at its serving as a control input gate with a ballast, which may be a drive, driver and / or protection circuit. As a protection circuit, active clamp circuits are known, by which a power transistor is actively turned on when a clamp voltage is exceeded, thereby limiting the voltage. When the circuit is designed as an integrated circuit (IC), the clamping circuit can be monolithically integrated into the component.
Das Gate ist im Allgemeinen über eine Gateoxidschicht elektrisch von den leitenden Halbleiterbereichen der Leistungsanschlüsse getrennt. Zur ordnungsgemäßen Funktion muss das Gate hinreichend isoliert sein; diese Eigenschaft kann durch Messung des Gate-Leckstroms vor der Inbetriebnahme der Schaltung ü- berprüft werden. Weiterhin kann das Halbleiter-Bauelement einem Gate-Stress- Test ausgesetzt werden, bei dem eine hohe Spannung zwischen dem Gate und einem Leistungsanschluss, z. B. zwischen Gate und Source angelegt wird und Voraltern der Gateoxidschicht vorgenommen wird, um Frühausfälle im Feld zu vermeiden (Burn-In). The gate is generally electrically isolated from the conductive semiconductor regions of the power terminals via a gate oxide layer. For proper operation, the gate must be sufficiently isolated; this property can be checked by measuring the gate leakage current before starting up the circuit. Furthermore, the semiconductor device may be subjected to a gate stress test in which a high voltage is applied between the gate and a power terminal, e.g. B. between the gate and source is applied and pre-aging of the gate oxide layer is made to avoid early failures in the field (burn-in).
Durch die feste Verschaltung des Halbleiter-Bauelementes mit der Vorschalteinrichtung ergibt sich jedoch das Problem, dass der Gate-Leckstrom zur Prüfung der Gateoxid-Qualität nicht unabhängig von dem Strom durch die Vorschalteinrichtung gemessen werden kann. Um dennoch eine derartige Messung zu ermöglichen, werden zum Teil zwei nicht miteinander kontaktierte Bondpads vorgesehen, von denen einer mit dem Gate und der andere mit der Vorschalteinrichtung verbunden ist, so dass zunächst eine Messung durch Kontaktierung des Gate-Messpads mit einer Prüfnadel durch- geführt werden kann und nachfolgend die beiden Bondpads durch einen Drahtbond miteinander kontaktiert werden können. Due to the fixed interconnection of the semiconductor device with the ballast, however, the problem arises that the gate leakage current for testing the gate oxide quality can not be measured independently of the current through the ballast. In order nevertheless to allow such a measurement, two non-contacted bond pads are partly provided, one of which is connected to the gate and the other to the ballast, so that first a measurement is carried out by contacting the gate measuring pad with a test needle can be and subsequently the two bond pads can be contacted by a wire bond with each other.
Hierfür ist somit jedoch ein Fertigungsschritt des Bondens erforderlich, welcher zusätzliche Kosten verursacht und wozu ein entsprechender Bauraum erforder- lieh ist, der insbesondere bei einer integrierten Schaltung störend ist. Weiterhin sind Drahtbonds empfindlich gegenüber mechanischen Einflüssen, so dass ihre Automotive-Tauglichkeit gegenüber den üblichen Erschütterungen oftmals begrenzt ist. Weiterhin ist es bekannt, Strukturen irreversibel zu zerstören. Bei Sicherungsstrukturen bzw.„Fuse"-Strukturen wird durch z. B. einen elektrischen Puls oder einen Laser-Cut die Struktur von einem niederohmigen, d. h. im Allgemeinen hinreichend leitfähigen Zustand in einen hochohmigen, d. h. im Wesentlichen isolierenden Zustand überführt. Entsprechend sind auch Strukturen bekannt, die eine Überführung in umgekehrter Richtung, d. h. von einem hochohmigen Ausgangszustand in einen niederohmigen Zustand überführt werden können. Die US 5818749 A1 und die US 6773967 B1 zeigen derartige fusabel link - Strukturen, die auch als„Antifuse" bezeichnet werden und durch einen Leistungspuls irreversibel von einem hochohmigen Zustand in einen niederohmigen Zustand überführt werden können. Bei der US 5818749 A1 wird hierbei ein pn-Übergang, bei derFor this, however, therefore, a manufacturing step of bonding is required, which causes additional costs and what a corresponding space is required borrowed, which is particularly disturbing in an integrated circuit. Furthermore, wire bonds are sensitive to mechanical influences, so that their automotive capability compared to the usual shocks is often limited. Furthermore, it is known to irreversibly destroy structures. In the case of fuse structures or "fuse structures", for example, the structure is converted from a low-resistance, ie generally sufficiently conductive state into a high-resistance, ie substantially insulating state by means of an electrical pulse or a laser cut A transfer in the reverse direction, ie from a high-impedance output state to a low-impedance state, is known, US Pat. No. 5,818,749 A1 and US Pat. No. 6,773,967 B1 show such fusabel link structures, which are also referred to as "antifuses", and a power pulse can be converted irreversibly from a high-impedance state into a low-impedance state. In this case, in US 5818749 A1 a pn junction, in the
US 6773967 B1 eine dielektrische, isolierende Schicht zerstört. US 6773967 B1 destroyed a dielectric insulating layer.
Offenbarung der Erfindung Erfindungsgemäß ist zwischen dem Steueranschluss, d. h. insbesondere einemDISCLOSURE OF THE INVENTION According to the invention, between the control connection, i. H. especially one
Gate, und der Vorschalteinrichtung eine Verbindungseinrichtung vorgesehen, die zunächst hinreichend isolierend bzw. hochohmig ist, um eine Messung des Halbleiter-Bauelementes zu ermöglichen, und nachfolgend in einen leitfähigen bzw. niederohmigen Zustand überführt werden kann, in der sie somit den Steueran- schluss mit der Vorschalteinrichtung verbindet. Die Messung kann insbesondere eine Gate-Leckstrommessung und/oder eine Gate-Stressmessung sein. Die Vor- schalteinrichtung kann Teil der erfindungsgemäßen Schaltungseinrichtung oder extern sein. Gate, and the Vorschalteinrichtung provided a connecting device which is initially sufficiently insulating or high impedance to allow a measurement of the semiconductor device, and subsequently can be converted into a conductive or low-resistance state in which they thus with the control the ballast connects. In particular, the measurement may be a gate leakage current measurement and / or a gate stress measurement. The pros Switching device may be part of the circuit device according to the invention or externally.
Anders als bei herkömmlichen Systemen mit nachträglich erforderlicher Bon- dung ist erfindungsgemäß grundsätzlich keine nachfolgende Anbringung leitfähiger zusätzlicher Mittel erforderlich, sondern die bereits vorhandene Verbindungseinrichtung kann in ihren leitfähigen Zustand überführt werden. Somit kann erfindungsgemäß zunächst die vollständige Messung erfolgen und nachfolgend durch Überführung der Verbindungseinrichtung in deren leitfähigen Zustand direkt die endgültige Kontaktierung zwischen dem Steueranschluss bzw. Gate des Leis- tungs-Halbleiterbauelementes und der Vorschalteinrichtung ausgebildet werden. Unlike conventional systems with subsequently required bonding, according to the invention, in principle no subsequent attachment of conductive additional means is required, but the already existing connection device can be converted into its conductive state. Thus, according to the invention, the complete measurement can first take place and subsequently the final contact between the control connection or gate of the power semiconductor component and the ballast can be formed directly by transferring the connection device into its conductive state.
Erfindungsgemäß kann sowohl eine irreversibel als auch eine reversibel Überführung von dem hochohmigen in den niederohmigen Zustand erfolgen. Zur Ausbil- dung einer irreversiblen Überführung kann insbesondere eine Antifuse-Struktur ausgebildet werden, die durch einen Leistungspuls in ihren leitfähigen Zustand überführt wird. Die Antifuse-Struktur kann erfindungsgemäß in die Schichtausbildung der weiteren Schaltung integriert werden; hierzu kann insbesondere zunächst eine isolierende Schicht unterhalb der Metallschicht des Gate-Messpads und oberhalb einer leitfähigen Schicht, z. B. einer Halbleiterschicht, ausgebildet werden, wobei die isolierende Schicht nachfolgend zerstört wird unter Ausbildung einer leitfähigen Verbindung, z. B. durch Eintreten geschmolzenen Metalls in den zerstörten Bereich. Somit können durch Strukturierung einer gemeinsamen Metallschicht zwei zunächst getrennte Pads (Kontaktflächen) bzw. Pad-Bereiche ausgebildet werden können, von denen einer mit der leitfähigen Halbleiterschicht, z. B. einer hochdotierten Polysilizium-Schicht, elektrisch verbunden ist, die von dem anderen Päd durch die isolierende Schicht getrennt ist. Durch Kontaktierung der beiden Pads kann der Leistungspuls nach der Messung durch die Anitfuse-Struktur, d.h. die isolierende Schicht geleitet werden, ohne dass weitere Teile der Schaltungseinrichtung durch diesen beeinträchtigt werden, wobei nach der Überführung der Antifuse-Struktur in deren leitfähigen Zustand die beiden Pad-Bereiche einen gemeinsamen Päd zur nachfolgenden Kontaktierung des Gates ausbilden kön- nen. Eine reversibel zwischen ihrem hochohmigen und niederohmigen Zustand überführbare Verbindungseinrichtung kann z. B. unter Einsatz von Halbleiterschalter- Bauelementen, z. B. MOSFETs erreicht werden, die bei den anfänglichen Messungen bzw. Tests anders angesteuert werden als in der nachfolgenden, dauer- haften Kontaktierung des Gates. Die unterschiedliche Ansteuerung kann durch ein geeignetes Signal-Pad erreicht werden, das z. B. für den Test mit einem Signal beaufschlagt wird und nachfolgend auf ein definiertes Potential gesetzt ist, um die leitfähige Verbindung zu ermöglichen. Weiterhin sind auch nachfolgende Änderungen der Ansteuerung des Halbleiterschalters durch z. B. einen Laser-Cut oder eine Antifuse-Verbindung in einer Ansteuerleitung des Signal-Pads oder eines Steuergangs der Verbindungseinrichtung möglich, so dass auch bei Einsatz einer Halbleiterschalter-Einrichtung eine irreversibel Überführung in deren leitfähigen Zustand erfolgen kann. Das Halbleiterschalter-Bauelement kann insbesondere integriert sein. Es kann insbesondere auch selbst wiederum ein diskretes Bauelement ausbilden, d. h. z. B. ein Halbleiterschalter-Bauelement, bei dem bereits die Verbindungseinrichtung und ggf. eine Klammerstruktur integriert sind, so dass es als gewöhnliches Halbleiter- Bauelement kontaktiert werden kann und im kontaktierten Zustand zu- nächst die Messung oder Messungen ermgölicht, und nachfolgend durch Überführung der Verbindungseinrichtung in deren leitfähigen Zustand endgültig kontaktiert wird. According to the invention, both an irreversible and a reversible transfer from the high-impedance state to the low-resistance state can take place. To form an irreversible transfer, in particular an antifuse structure can be formed, which is converted into its conductive state by a power pulse. According to the invention, the antifuse structure can be integrated into the layer formation of the further circuit; For this purpose, in particular initially an insulating layer below the metal layer of the gate measuring pad and above a conductive layer, for. As a semiconductor layer, are formed, wherein the insulating layer is subsequently destroyed to form a conductive compound, for. B. by entering molten metal in the destroyed area. Thus, by structuring a common metal layer two initially separate pads (contact surfaces) or pad regions can be formed, one of which with the conductive semiconductor layer, for. B. a highly doped polysilicon layer, which is separated from the other Päd by the insulating layer. By contacting the two pads, the power pulse can be passed through the Anitfuse structure, ie the insulating layer after measurement without affecting further parts of the circuit device, wherein after the transfer of the antifuse structure in its conductive state, the two pad Areas can form a common ped for the subsequent contacting of the gate NEN. A reversible between its high-impedance and low-impedance condition can be transferred connecting device z. B. using semiconductor switch components, z. B. MOSFETs are achieved, which are controlled differently in the initial measurements or tests than in the subsequent, permanent contacting of the gate. The different control can be achieved by a suitable signal pad, the z. B. is applied to the test with a signal and is subsequently set to a defined potential to allow the conductive connection. Furthermore, also subsequent changes in the control of the semiconductor switch by z. As a laser-cut or antifuse connection in a drive line of the signal pad or a control path of the connection device possible, so that even when using a semiconductor switch device irreversible transfer can be made in the conductive state. The semiconductor switch component can be integrated in particular. In particular, it can in turn also form a discrete component, ie, for example, a semiconductor switch component in which the connection device and possibly a clamp structure are already integrated so that it can be contacted as a conventional semiconductor component and initially in the contacted state the measurement or measurements ermgölicht, and is subsequently contacted by transfer of the connecting device in the conductive state final.
Erfindungsgemäß ergeben sich somit einige Vorteile. So sind Messungen an dem Halbleiter-Bauelement möglich, insbesondere Messungen des Gate- Leckstroms und ein Gate-Stresstest, ohne dass hierbei bereits die Vorschalteinrich- tung mitkontaktiert ist und somit die Messung verfälscht oder ggf. durch die Beaufschlagung einer Spannung beeinträchtigt werden kann. Nach der Messung entfällt ein aufwendiges Bonden durch einen Drahtbond, d. h. zusätzlich anzu- bringende leitfähige Mittel; die endgültige Kontaktierung erfolgt durch Überführung der bereits vorhandenen Verbindungseinrichtung in deren leitfähigen Zustand, was mit relativ geringem Aufwand möglich ist. Die erfindungsgemäße Schaltungseinrichtung erfordert hierbei einen geringeren Platzbedarf als herköm- liche, zu bondende Schalteinrichtungen, wobei die Sicherheit gegenüber äußeren Einwirkungen, insbesondere Vibrationen und Beschleunigungen, erhöht ist und somit auch eine hohe Automotiv-Tauglichkeit gewährleistet ist. Kurze Beschreibung der Zeichnungen Thus, according to the invention, there are some advantages. Thus, measurements on the semiconductor component are possible, in particular measurements of the gate leakage current and a gate stress test, without the ballast already being contacted, and thus the measurement can be falsified or possibly impaired by the application of a voltage. After the measurement, a complex bonding by a wire bond, ie additional conductive means to be applied, is eliminated. the final contact is made by transferring the existing connection device in its conductive state, which is possible with relatively little effort. The circuit device according to the invention in this case requires less space than conventional, to be bonded switching devices, the safety against external influences, in particular vibrations and accelerations, is increased and thus a high level of automotive suitability is ensured. Brief description of the drawings
Fig. 1 zeigt ein Schaltbild einer erfindungsgemäßen Schaltungseinrichtung gemäß einer Ausführungsform mit Klammerung der Drain-Gate-Spannung und Gate-Source-Spannung; 1 shows a circuit diagram of a circuit device according to the invention according to an embodiment with clamping of the drain-gate voltage and gate-source voltage;
Fig. 2 ein Schaltbild einer Schaltungseinrichtung gemäß einer weiteren Ausführungsform mit lediglich einer Klammerung; 2 shows a circuit diagram of a circuit device according to a further embodiment with only one clamp;
Fig. 3a eine Darstellung des Schichtaufbaus eines erfindungsgemäßen Halbleiter-Bauelementes vor der irreversiblen Kon- taktierung; Fig. 3b die Darstellung aus Figur 3a nach der irreversiblen Kontak- tierung; 3a shows a representation of the layer structure of a semiconductor component according to the invention prior to the irreversible contact; FIG. 3b shows the illustration from FIG. 3a after the irreversible contact; FIG.
Fig. 4a, b, c den Schritt des Verbindens bzw. Kontaktierens durch Einprägen eines Leistungspulses gemäß verschiedener Aus- führungsformen; 4a, b, c the step of connecting by impressing a power pulse according to various embodiments;
Fig. 5 die Ausbildung eines Mess-Pads und Gate-Bondpads gemäß einer Ausführungsform; Fig. 6 ein Schaltbild einer Schaltungseinrichtung gemäß einer weiteren Ausführungsform mit reversibel einschaltbarer Gate- Ansteuerung; 5 shows the construction of a measuring pad and gate bonding pad according to an embodiment; 6 shows a circuit diagram of a circuit device according to a further embodiment with reversibly switchable gate drive;
Fig. 7 ein Schaltbild einer weiteren Ausführungsform mit reversibel einschaltbarer Gate-Ansteuerung; 7 shows a circuit diagram of a further embodiment with reversibly switchable gate drive;
Fig. 8 ein Schaltbild einer weiteren Ausführungsform mit irreversibel einschaltbarer Gate-Ansteuerung; 8 shows a circuit diagram of a further embodiment with irreversibly switchable gate drive;
Fig. 9 ein Schaltbild einer weiteren Ausführungsform; Fig. 10 den Signalverlauf verschiedener Potentiale der Ausführungsform der Figur 9 in Abhängigkeit der Zeit. 9 is a circuit diagram of another embodiment; Fig. 10 shows the waveform of various potentials of the embodiment of Figure 9 as a function of time.
Beschreibung der Ausführungsformen Description of the embodiments
In Figur 1 ist eine erfindungsgemäße Schaltungseinrichtung 1 gemäß einer ersten Ausführungsform gezeigt, die einen Leistungs-MOSFET 2, ein Gate-Bondpad 3 und eine vor das Gate des MOSFETs 2 geschaltete Vorschalteinrichtung 4, die hier eine Schutzeinrichtung 4, insbesondere wie gezeigt eine Klammerstruktur mit Zener-Dioden 4.1 , 4.2, 4.3, 4.4 ist. Erfindungsgemäß sind weiterhin ein Mess- Pad 5 und eine Antifuse 6 derartig vorgesehen, dass die Antifuse 6 zwischen das Mess-Pad 5 und das Gate-Bondpad 3 geschaltet ist. Somit sind das Mess-Pad 5, die Antifuse 6 und das Gate-Bondpad 3 in Reihe vor das Gate 2.0 des MOSFETs 2 geschaltet und durch die Klammerstruktur 4 zwischen Drain und Source des MOSFETs 2 geklammert. In Figur 1 sind ergänzend der Drain-Anschluss 2.1 und Source-Anschluss 2.2 dargestellt, die z. B. auch als Bondpads ausgebildet sein können; das im Schaltsymbol nicht explitzit dargestellte Gateoxid 2.4 unterhalb des Gates 2.0 ist angedeutet. Die in Figur 1 gezeigte Schaltungseinrichtung 1 kann durch diskrete Bauelemente oder auch integriert ausgebildet sein. 1 shows a circuit device 1 according to the invention is shown according to a first embodiment, which comprises a power MOSFET 2, a gate bonding pad 3 and an upstream of the gate of the MOSFETs 2 Vorschalteinrichtung 4, here a protective device 4, in particular as shown a staple structure with Zener diodes 4.1, 4.2, 4.3, 4.4. According to the invention, a measuring pad 5 and an antifuse 6 are furthermore provided in such a way that the antifuse 6 is connected between the measuring pad 5 and the gate bonding pad 3. Thus, the measuring pad 5, the antifuse 6 and the gate bonding pad 3 are connected in series in front of the gate 2.0 of the MOSFET 2 and clamped by the clip structure 4 between the drain and source of the MOSFET 2. In Figure 1, the drain port 2.1 and source port 2.2 are additionally shown, the z. B. can also be designed as bond pads; the gate oxide 2.4 not shown in the circuit symbol below the gate 2.0 is indicated. The circuit device 1 shown in Figure 1 may be formed by discrete components or integrated.
Die Antifuse 6 ist im gezeigten Anfangszustand nicht leitend, d. h. sie sperrt oder verhält sich wie ein hoher ohmscher Widerstand. Durch einen Leistungspuls kann die Antifuse 6 irreversibel in einen elektrisch leitfähigen, d. h. niederohmi- gen Zustand überführt werden. The antifuse 6 is not conductive in the initial state shown, d. H. it locks or behaves like a high ohmic resistance. By a power pulse, the antifuse 6 irreversibly in an electrically conductive, d. H. low-impedance state.
In dem gezeigten Ausgangszustand mit hochohmiger Antifuse 6 kann eine Messung des Gate-Leckstroms erfolgen, indem zwischen das Gate-Bondpad 3 und eines der Leistungsanschlüsse 2.1 und 2.2 ein Spannung angelegt wird, ohne dass ein relevanter Strom durch die Schutzeinrichtung 4 fließt, da der durch die Antifuse 6 vernachlässigbar ist und das Messergebnis nicht relevant beeinflusst; falls der Gate-Leckstrom hinreichend niedrig und unter dem zulässigen Grenzwert liegt, ist es hierbei grundsätzlich auch nicht relevant, falls von dem gemessenen Strom ein relevanter Anteil über die Schutzeinrichtung 4 und die hochoh- mige Antifuse 6 fließt und somit der Messwert höher als der Gate-Leckstrom ist. Figur 2 zeigt eine gegenüber Figur 1 abgewandelte Ausführungsform einer Schaltungseinrichtung 1 a, bei der keine Drain-Klammerung vorgesehen ist und somit die Schutzeinrichtung 4a lediglich zwei Zener-Dioden 4.3 und 4.4 zur Sour- ce-Klammerung aufweist, bei ansonsten gleicher Funktionalität wie in Figur 1. In the initial state shown with high-impedance antifuse 6, a measurement of the gate leakage current can be done by a voltage between the gate bonding pad 3 and one of the power terminals 2.1 and 2.2 is applied without a relevant current flowing through the protection device 4, as by the antifuse 6 is negligible and does not affect the measurement result relevantly; If the gate leakage current is sufficiently low and below the permissible limit value, it is fundamentally also irrelevant in this case if a relevant proportion of the measured current flows via the protective device 4 and the high-resistance antifuse 6 and thus the measured value is higher than the gate Leakage current is. FIG. 2 shows an embodiment of a circuit device 1 a modified with respect to FIG. 1, in which no drain clamping is provided and thus the protective device 4a has only two Zener diodes 4.3 and 4.4 for source clamping, with otherwise identical functionality as in FIG 1.
Die in Figur 1 und Figur 2 gezeigten Schaltungseinrichtungen 1 und 1 a können Teile einer größeren integrierten Schaltung sein, oder auch als diskretes Halbleiter- Bauelement ausgebildet sein. Somit kann z. B. Figur 1 als diskretes Halbleiter-Bauelement 1 ausgebildet sein, bei dem die die Schutzeinrichtung 4 bilden- den Zener-Dioden 4.1 bis 4.4 und die Antifuse 6 integriert sind und Bondpads 3,The circuit devices 1 and 1a shown in FIG. 1 and FIG. 2 can be parts of a larger integrated circuit, or can also be designed as a discrete semiconductor component. Thus, z. 1 as a discrete semiconductor component 1, in which the protective device 4 forming the Zener diodes 4.1 to 4.4 and the antifuse 6 are integrated and bond pads 3,
2.1 , 2.2 ausgebildet sind, wobei erfindungsgemäß zusätzlich das Mess-Pad ausgebildet ist. 2.1, 2.2 are formed, according to the invention additionally the measuring pad is formed.
Figur 3a, 3b zeigen die integrierte Ausbildung der Antifuse 6, ohne maßstabsge- treue Darstellung der Schichtdicken im Schichtaufbau. Auf einem Silizium- Substrat 10 ist zunächst eine untere Isolationsschicht 1 1 ausgebildet, insbesondere als Feldoxid-Schicht, d. h. in an sich bekannter Weise durch Oxidation als Si02. Auf der Feldoxid-Schicht 1 1 ist eine leitende Polysilizium-Schicht 12 abgeschieden und lateral strukturiert. Das Polysilizium kann insbesondere hochdotiert sein, um die Ausbildung eines Schottky-Kontaktes zu vermeiden. Auf der Polysilizium-FIGS. 3a, 3b show the integrated design of the antifuse 6 without scale-true representation of the layer thicknesses in the layer structure. On a silicon substrate 10, a lower insulating layer 1 1 is first formed, in particular as a field oxide layer, d. H. in a conventional manner by oxidation as SiO 2. On the field oxide layer 1 1, a conductive polysilicon layer 12 is deposited and laterally structured. The polysilicon may in particular be heavily doped in order to avoid the formation of a Schottky contact. On the polysilicon
Schicht 12 ist eine obere Isolationsschicht 13, insbesondere als Zwischenoxid- schicht, abgeschieden und derartig strukturiert, dass sie die Polysilizium-Schicht 12 teilweise bedeckt, wobei sie insbesondere einen - hier durch Strichelung angedeuteten - relativ dünnen Brennstrecken-Bereich 13a ausbildet, der eine schräg abfallende Flanke 12a der Polysilizium-Schicht 12 bedeckt. Oberhalb derLayer 12 is an upper insulating layer 13, in particular as an intermediate oxide layer, deposited and structured such that it partially covers the polysilicon layer 12, in particular forming a - here indicated by dashed lines - relatively thin firing range 13 a, which obliquely falling edge 12a of the polysilicon layer 12 covered. Above the
Polysilizium-Schicht 12 ist in der oberen Isolationsschicht 13 eine Ausnehmung 13b ausgebildet. Auf der oberen Isolationsschicht 13 ist eine Metallschicht 14, z. B. aus Aluminium, abgeschieden und derartig lateral strukturiert, dass ein erster Kontaktbereich 14a auf der oberen Isolationsschicht 13 abgeschieden ist und den Brennstrecken-Bereich 13a bedeckt. Ein zweiter Kontaktbereich 14b ist über eine Ausnehmung 14c vom ersten Kontaktbereich 14a getrennt und derartig auf der oberen Isolationsschicht 13 aufgetragen, dass er die Ausnehmung 13b ausfüllt und somit die Polysilizium-Schicht 12 kontaktiert. Hierbei kann der erste Kontaktbereich 14a direkt als Gate-Bondpad 3 bzw. als Teil des Gate-Bondpads 3 dienen, und entsprechend der zweite Kontaktbereich 5 als Mess-Pad 5 bzw. Teil des Mess-Pads 5 dienen, oder auch umgekehrt. Wenn von dem Ausgangszustand der Figur 3a ausgehend ein Leistungspuls, z. B. 30-40 V mit ca. 20 mA zwischen die Kontaktbereiche 14a und 14b, d. h. zwischen das Gate-Bondpad 3 und das Mess-Pad 5 gelegt wird, kann bei hinrei- chender Spannung ein Durchbruch durch die obere Isolationsschicht 13 in ihremPolysilicon layer 12 is formed in the upper insulating layer 13, a recess 13 b. On the upper insulating layer 13 is a metal layer 14, for. For example, made of aluminum, deposited and structured laterally such that a first contact region 14a is deposited on the upper insulating layer 13 and covers the focal section 13a. A second contact region 14b is separated from the first contact region 14a via a recess 14c and applied to the upper insulating layer 13 in such a way that it fills the recess 13b and thus contacts the polysilicon layer 12. In this case, the first contact region 14a can serve directly as a gate bonding pad 3 or as part of the gate bonding pad 3, and the second contact region 5 can accordingly serve as a measuring pad 5 or part of the measuring pad 5, or vice versa. If, starting from the initial state of FIG. 3a, a power pulse, e.g. B. 30-40 V with about 20 mA between the contact areas 14a and 14b, that is placed between the gate bonding pad 3 and the measuring pad 5, with sufficient voltage, a breakthrough by the upper insulating layer 13 in her
Brennstrecken-Bereich 13a erreicht werden, so dass gemäß Figur 3b die obere Isolationsschicht 13 hier zerstört wird und eine Durchkontaktierung 15 zwischen dem Kontaktbereich 14a und der Polysilizium-Schicht 12 ausgebildet wird; somit fließt das Metall des ersten Kontaktbereichs 14a in den ganz oder teilweise zer- störten Brennstrecken-Bereich 13a der oberen Isolationsschicht 13 und kontaktiert die leitende Polysilizium-Schicht 12, so dass nachfolgend die Kontaktbereiche 14a und 14b miteinander kontaktiert sind. Die Antifuse 6 ist somit gemäß Figur 3b irreversibel in ihrem leitenden, niederohmigen Zustand. Alternativ zu der Ausbildung gemäß Figur 3a, 3b ist auch die Ausbildung einerBrennstelle area 13a be achieved, so that according to Figure 3b, the upper insulating layer 13 is destroyed here and a via 15 between the contact region 14a and the polysilicon layer 12 is formed; Thus, the metal of the first contact region 14a flows into the completely or partially destroyed burning region 13a of the upper insulating layer 13 and contacts the conductive polysilicon layer 12, so that subsequently the contact regions 14a and 14b are contacted with one another. The antifuse 6 is thus irreversible according to FIG. 3b in its conductive, low-resistance state. As an alternative to the embodiment according to FIGS. 3 a, 3 b, the formation of a
Brennstrecke in einem halbleitenden Material, z. B. einem pn-Übergang möglich. Burning distance in a semiconducting material, eg. B. a pn junction possible.
Die Figuren 4a bis 4c zeigen unterschiedliche Ausführungsformen einer erfindungsgemäßen Schaltungseinrichtung bzw. eines erfindungsgemäßen Halblei- ter-Bauelementes und mögliche Vorgänge des Brennens der Antifuse 6, um diese von ihrem hochohmigen bzw. isolierenden Ausgangszustand in ihren elektrisch leitenden bzw. niederohmigen Ausgangszustand zu überführen. Figur 4a zeigt die Schaltungseinrichtung 1 entsprechend Figur 1. Hierbei werden Kontaktier-Elektroden 18, 19 auf das Mess-Pad 5 und das Gate-Bondpad 3 gesetzt, um eine elektrische Kontaktierung auszubilden, und nachfolgend über eine Signalquelle 20 bzw. Spannungsquelle einen hier Leistungs-Spannungspuls von z. B. 30-40 Volt und z. B. 20 mA für 2 Millisekunden angelegt, der somit an der Antifuse 6 anliegt und ausreichend ist, um den in Figur 3a, 3b beschriebenen Spannungsdurchbruch zu erzeugen. Die Schutzeinrichtung 4 und der MOSFET 2 wer- den hierbei nicht belastet; vorteilhafterweise ist in Figur 3 die obere Isolationsschicht 13 in ihrem dünnen Brennstrecken-Bereich 13a dünner als das Gateoxid 2.4 des MOSFET 2, wobei ggf. auch durch die Dimensionierung der Zener- Dioden 4.1 bis 4.4 erreicht werden kann, dass der Leistungs-Spannungspuls hinreichend geschwächt zwischen Source und Gate sowie Drain und Gate des MOSFETs 2 anliegt. In der Schaltungseinrichtung 1 b der Fig. 4b wird die Signalquelle 20 über Elektroden 18, 19 zwischen den Drain-Anschluss 2.1 und das Gate-Bondpad 3 gelegt; weiterhin sind Kontaktier-Elektroden 23, 24 zum Kurzschluss des Source- Anschlusses 2.2 mit dem Gate-Bondpads 3 angelegt, um den Source-Gate- Übergang und somit das Gateoxid des MOSFETs 2 nicht zu belasten. Bei der hierzu alternativen Signalbeaufschlagung gemäß Fig. 4c ist die Signalquelle 20 über die Elektroden 18, 19 zwischen Gate-Bondpad 3 und Source-Anschluss 2.2 gelegt und Drain und Gate sind kurzgeschlossen. Bei der Ausführungsform der Schaltungseinrichtung 1 b kann somit das Messpad 5 entfallen. Der von der Signalquelle 20 ausgegebene Leistungsspannungpuls fließt in Figur 4b durch den oberen Teil der Klammerstruktur 4 mit den Zener-Dioden 4.1 und 4.2 und durch die Antifuse 6, in Figur 4c entsprechend über die Zener-Dioden 4.3 und 4.4 der Klammerstruktur 4 und durch die Antifuse 6. Bei den Ausführungsformen der Figur 4b, 4c entfällt das Mess-Pad 5. Bei der Ausführungsform der Fig. 4c kann jedoch eher eine Schädigung des Gateoxids des MOSFETs 2 auftreten. Hierbei kann statt der Ausbildung der Fig. 3a insbesondere eine Antifuse 6 mit pn-Über- gang verwendet werden, da hier der Brennvorgang zur irreversiblen Überführung in den niederohmigen Zustand z. B. bereits bei Anlegen von 5 Volt erreicht werden kann, wo hingegen das Gate-Oxid des MOSFETs 2 z. B. Durchbruchsspannungen von 50 V aufweist. Figures 4a to 4c show different embodiments of a circuit device according to the invention or a semicon ter-component according to the invention and possible operations of burning the antifuse 6 in order to convert them from their high-resistance or insulating output state in their electrically conductive or low-impedance output state. FIG. 4a shows the circuit device 1 according to FIG. 1. Here, contacting electrodes 18, 19 are placed on the measuring pad 5 and the gate bonding pad 3 in order to form an electrical contact, and subsequently via a signal source 20 or voltage source Voltage pulse of z. B. 30-40 volts and z. B. applied 20 mA for 2 milliseconds, which thus rests against the antifuse 6 and is sufficient to produce the voltage breakdown described in Figure 3a, 3b. The protective device 4 and the MOSFET 2 are not loaded in this case; In FIG. 3, the upper insulation layer 13 in its thin firing range 13a is advantageously thinner than the gate oxide 2.4 of the MOSFET 2, it also being possible, if necessary, to achieve the dimensioning of the zener diodes 4.1 to 4.4 in such a way that the power voltage pulse is sufficiently weakened between the source and gate and the drain and gate of the MOSFET 2 is applied. In the circuit device 1b of FIG. 4b, the signal source 20 is connected via electrodes 18, 19 between the drain terminal 2.1 and the gate bonding pad 3; Furthermore, contacting electrodes 23, 24 for short-circuiting the source terminal 2.2 with the gate bonding pads 3 are applied in order not to load the source-gate junction and thus the gate oxide of the MOSFET 2. In the case of the alternative signal application according to FIG. 4c, the signal source 20 is laid over the electrodes 18, 19 between gate bonding pad 3 and source terminal 2.2 and the drain and gate are short-circuited. In the embodiment of the circuit device 1 b thus the measuring pad 5 can be omitted. The power voltage pulse output by the signal source 20 flows in FIG. 4b through the upper part of the clamp structure 4 with the Zener diodes 4.1 and 4.2 and through the antifuse 6, in FIG. 4c via the Zener diodes 4.3 and 4.4 of the clamp structure 4 and through the Antifuse 6. In the embodiments of Figure 4b, 4c eliminates the measuring pad 5. In the embodiment of Fig. 4c, however, damage to the gate oxide of the MOSFET 2 may occur. In this case, instead of the embodiment of FIG. 3 a, in particular, an antifuse 6 with pn junction can be used, since here the firing process for irreversible transfer into the low-resistance state z. B. can be achieved even when applying 5 volts, whereas where the gate oxide of the MOSFET 2 z. B. breakdown voltages of 50V has.
Bei der Ausführungsform der Figur 1 , 2 sowie 4a kann das Messpad 5 in das Gate-Bondpad 3 integriert sein, wie in Figur 5 gezeigt. Somit wird durch Integration der Antifuse 6 in den Schalteinrichtungen 1 , 1 a und 1 b und gegebenenfalls diese Pad-Ausbildung in den Schalteinrichtungen 1 und 1 a der Flächenbedarf der integrierten Schaltung nicht erhöht. Die Kontaktierelektroden werden somit bei der Messung des Gateoxid-Leckstroms auf das Gate-Bondpad 3 und das Messpad 5 gesetzt; nach dem Überführen der Antifuse 6 in den niederohmigen Zustand sind das Gate-Bondpad 3 und das Messpad 5 kontaktiert, so dass nachfolgend zur Anbringung eines Bonds die gesamte Fläche aus Gate-Bondpad 3 und Messpad 5 verwendet werden kann, d. h. nachfolgend ein üblich dimensionierter Bondpad aus den Flächen 3 und 5 gebildet wird. In the embodiment of FIGS. 1, 2 and 4a, the measuring pad 5 may be integrated in the gate bonding pad 3, as shown in FIG. Thus, by integration of the antifuse 6 in the switching devices 1, 1 a and 1 b and, where appropriate, this pad formation in the switching devices 1 and 1 a, the area required by the integrated circuit is not increased. The contacting electrodes are thus set on the gate bonding pad 3 and the measuring pad 5 in the measurement of the gate oxide leakage current; After the antifuse 6 has been brought into the low-resistance state, the gate bonding pad 3 and the measuring pad 5 are contacted, so that subsequently the entire surface of gate bonding pad 3 and measuring pad 5 can be used for attaching a bond, i. H. Subsequently, a custom-sized bond pad from the surfaces 3 and 5 is formed.
Gemäß einer weiteren erfindungsgemäßen Ausbildung kann die einschaltbare Gate-Ansteuerung bzw. die nachträgliche Verbindung des Gates mit der Vor- schalteinrichtung auch schaltungstechnisch realisiert werden. Hierdurch kann insbesondere auch eine reversible Einschaltbarkeit ermöglicht werden. According to another embodiment of the invention, the switchable gate drive or the subsequent connection of the gate with the switching device also be implemented circuit technology. In this way, in particular, a reversible switch-on can be made possible.
Figur 6 zeigt eine derartige Ausführungsform einer Schaltungseinrichtung 31 , die wiederum integriert oder aus einzelnen diskreten Bauelementen aufgebaut sein kann. Der MOSFET 2 ist hier als n-Kanal-MOSFET vom Enhancement-Typ, d.h. selbstsperrend, ausgebildet, wobei auch andere MOSFETs bzw. Tansistoren mit Gateansteuerung, z. B. auch ein IGBT vorgesehen sein können. An das Gate 2.0 ist über einen Vorwiderstand 33 eine Schalteinrichtung 32 geschaltet, über die eine hier nicht detaillierter beschriebene Vorschalteinrichtung 34 zugeschaltet werden kann. Die Vorschalteinrichtung 34 kann eine Klammerstruktur entsprechend der Klammerstruktur 4 aus Figur 1 , 2 und/oder eine Ansteuerschaltung umfassen. Die Schalteinrichtung 32 wird z. B. durch zwei in Reihe geschaltete MOSFETs, z. B. ein p-Kanal-MOSFET 35 und ein n-Kanal-MOSFET 36 gebildet. Ihre Gates 35.0, 36.0 sind gemeinsam kontaktiert und werden über ein SignalpadFIG. 6 shows such an embodiment of a circuit device 31, which in turn may be integrated or constructed from individual discrete components. The MOSFET 2 is here as enhancement type n-channel MOSFET, i. self-locking, trained, with other MOSFETs or transistors with gate control, z. B. also an IGBT can be provided. To the gate 2.0, a switching device 32 is connected via a series resistor 33, via which a ballast 34 not described in more detail here can be connected. The ballast 34 may comprise a bracket structure corresponding to the bracket structure 4 of Figure 1, 2 and / or a drive circuit. The switching device 32 is z. B. by two series-connected MOSFETs, z. For example, a p-channel MOSFET 35 and an n-channel MOSFET 36 are formed. Your Gates 35.0, 36.0 are contacted together and have a signal pad
38 angesteuert. Weiterhin sind die Gates 35.0 und 36.0 sowie das Signal-Pad 38 über einen Pull-down-Widerstand 39 z. B. auf Masse 37 gelegt, um ein definiertes Potential zu gewährleisten, wenn kein Signal an das Signalpad 38 angelegt ist. Das Gate 2.0 des MOSFETs 2 ist entsprechend über einen Widerstand 40 auf Masse gelegt. Weiterhin ist zwischen der Schalteinrichtung 32 und dem Vorwiderstand 33 ein Gate-Stress-Pad 42 geschaltet. Anders als die Antifuse 6 aus Figur 1 bis 4 ist die Schalteinrichtung 32 durch entsprechende Kontaktierung und Ansteuerung des Signalpads 38 reversibel ein- und ausschaltbar. Je nach Ausbildung der MOSFETs 35, 36 kann somit die Schalteinrichtung 32 im38 activated. Furthermore, the gates 35.0 and 36.0 and the signal pad 38 via a pull-down resistor 39 z. B. to ground 37 to ensure a defined potential when no signal is applied to the signal pad 38. The gate 2.0 of the MOSFET 2 is correspondingly connected via a resistor 40 to ground. Furthermore, a gate stress pad 42 is connected between the switching device 32 and the series resistor 33. Unlike the antifuse 6 of Figure 1 to 4, the switching device 32 is reversibly switched on and off by appropriate contacting and control of the signal pad 38. Depending on the design of the MOSFETs 35, 36, thus, the switching device 32 in
Normalzustand, bei dem kein Signal am Signalpad 38 anliegt, leitend sein, so dass das Gate 2.0 des MOSFETs 2 mit der Vorschalteinrichtung 34 verbunden ist; zur Durchführung eines Gate-Stress-Tests und/oder einer Gateoxid- Leckstrommessung wird (z. B. über eine Elektrode) ein entsprechendes Signal an das Signalpad 38 angelegt, so dass die Schalteinrichtung 32 sperrt. Bei derNormal state, in which no signal is applied to the signal pad 38, be conductive, so that the gate 2.0 of the MOSFET 2 is connected to the ballast 34; In order to carry out a gate stress test and / or a gate oxide leakage current measurement, a corresponding signal is applied to the signal pad 38 (for example via an electrode), so that the switching device 32 blocks. In the
Gate-Oxid-Leckstrommessung wird somit ein High-Signal bzw. hoher Spannungspegel an das Signalpad 38 angelegt, so dass die Schalteinrichtung 32 sperrt, und durch Beaufschlagung des Gate-Stress-Pads 42 eine Gate-Stress- Messung mit einer hohen Spannung, z. B. 50 V, durchgeführt. Die Schalteinrich- tung 32 bildet somit ein Transfer-Gate, um eine leitfähige Verbindung zwischen dem Gate 2.0 des Leistungs-MOSFETs 2 und der Vorschalteinrichtung 34 auszubilden. Gate oxide leakage current measurement is thus a high signal or high voltage level applied to the signal pad 38, so that the switching device 32 blocks, and by applying the gate stress pad 42, a gate stress measurement with a high voltage, for , B. 50 V performed. The switching device 32 thus forms a transfer gate to provide a conductive connection between the gate 2.0 of the power MOSFET 2 and the ballast 34 form.
Die Schaltungseinrichtung 31 der Fig. 6 kann auch zur Gate-Leckstrommessung dienen, wenn die Masseverbindung des Gates 2.0 über den Widerstand 40 entfällt und das Päd 42 direkt - ohne Widerstand 33 - an das Gate 2.0 gelegt ist. The circuit device 31 of FIG. 6 can also be used for gate leakage current measurement when the ground connection of the gate 2.0 via the resistor 40 is omitted and the pedestal 42 is connected directly to the gate 2.0 - without resistor 33.
Figur 7 zeigt eine gegenüber Figur 6 etwas abgewandelte Ausführungsform, bei der der Leistungs-MOSFET 2 mit seinem Gate 2.0 wiederum entsprechend wie in Figur 6 über den Widerstand 40 auf Masse bzw. über den Widerstand 33 und die Schalteinrichtung 32 eine Vorschalteinrichtung zuschaltbar ist und das Gate- Stress-Pad 42 über den Vorwiderstand 33 an das Gate 2.0 angeschlossen ist. In Figur 7 sind die Gates 35.0 und 36.0 der MOSFETs 35 und 36 jedoch über einen Pull-up-Widerstand 52 auf eine Versorgungsspannung Vc oder ein anderes positives Potential und über eine Antifuse 54 auf Masse 37 gelegt. Die Antifuse 54 ist somit im Ausgangszustand zunächst hochohmig bzw. sperrend, so dass die Schalteinrichtung 32 sperrt und über das Gate-Pad 42 die Gate-Oxid-Leckstrommessung und ggf. weitere Messungen durchgeführt werden können. Nachfolgend wird die Antifuse 54 gebrannt und in ihren leitfähigen Zustand überführt, z. B. durch einen Leistungspuls auf den Versorgungsspannungsanschluss Vc, so dass die Gates 35.0 und 36.0 nachfolgend auf Masse gelegt sind und somit die Schalteinrichtung 32 dauerhaft leitfähig ist und eine gegebenenfalls angeschlossene Vorschalteinrichtung mit dem Gate 2.0 des Leistungs-MOSFETs 2 verbunden ist. Hierbei kann die Antifuse 54 wiederum entsprechend Figur 3, oder auch durch einen kleinen pn-Übergang ausgebildet sein. FIG. 7 shows a somewhat modified embodiment in comparison with FIG. 6, in which the power MOSFET 2 with its gate 2.0 can again be connected to ground via the resistor 40 or via the resistor 33 and the switching device 32 Gate stress pad 42 is connected via the series resistor 33 to the gate 2.0. In FIG. 7, however, the gates 35.0 and 36.0 of the MOSFETs 35 and 36 are connected to a supply voltage Vc or another positive potential via a pull-up resistor 52 and to ground 37 via an antifuse 54. The antifuse 54 is thus initially in the initial state of high impedance or blocking, so that the switching device 32 blocks and the gate pad 42, the gate oxide leakage current measurement and possibly further measurements can be performed. Subsequently, the antifuse 54 is fired and transferred to its conductive state, z. B. by a power pulse to the supply voltage terminal Vc, so that the gates 35.0 and 36.0 are subsequently grounded and thus the switching device 32 is permanently conductive and an optionally connected ballast is connected to the gate 2.0 of the power MOSFET 2. In this case, the antifuse 54 may in turn be designed in accordance with FIG. 3, or else by a small pn junction.
In Figur 6 und 7 ist hierbei die Last jeweils an den Drain-Anschluss des In FIGS. 6 and 7, the load is in each case connected to the drain connection of the
Leistungs-MOSFETs 2 angeschlossen. Figur 8 zeigt eine weitere Ausführungsform einer Schalteinrichtung 61 , bei der gegenüber der Figur 6 bei ansonsten entsprechendem Aufbau anstelle des Signalpads 38 eine Laserfuse 62 bzw. eine Laser-Sicherung vorgesehen, über die die Gates 35.0 und 36.0 an die Versorgungsspannung Vc bzw. ein positives Potential gelegt sind. Somit sperrt die Schalteinrichtung 32 bei in intakter Laser- fuse 62 zunächst, so dass über das Gate-Stress-Pad 42 die Messungen durchgeführt werden können, und nachfolgend die Laserfuse 62 irreversibel unterbro- chen bzw. zerstört wird, z. B. durch einen Laserstrahl. Somit legen die Gates 35.0 und 36.0 der Schalteinrichtung 32 nachfolgend über den Pull-down- Widerstand 39 auf Masse 37, so dass die Schalteinrichtung 32 dauerhaft leitet. Figur 9 zeigt eine Realisierung in einer Schaltungseinrichtung 71 , mit einer eingezeichneten Spannungsquelle 72 von z. B. 12 V in einem Fahrzeug. Weiterhin sind Signalquellen 73, 74, 75 vorgesehen, die in bekannter Weise durch z. B. integrierte Schaltungen oder weitere angeschlossene Bauelemente mit verschiedenem Zweck und Aufgaben ausgelegt sind, wobei die Last hier als Widerstand 76 eingezeichnet ist. An der Spannungsquelle 75 ist ergänzend eine Diode, z. B.Power MOSFETs 2 connected. FIG. 8 shows a further embodiment of a switching device 61, in which, in contrast to FIG. 6, a laser fuse 62 or a laser fuse instead of the signal pad 38 is provided, via which the gates 35.0 and 36.0 are connected to the supply voltage Vc or a positive Potential are laid. Thus, the switching device 32 initially locks when the laser fuse 62 is intact, so that the measurements can be carried out via the gate stress pad 42, and subsequently the laser fuse 62 is interrupted irreversibly. chen or destroyed, z. B. by a laser beam. Thus, the gates 35.0 and 36.0 of the switching device 32 subsequently apply via the pull-down resistor 39 to ground 37, so that the switching device 32 conducts permanently. Figure 9 shows an implementation in a circuit device 71, with a marked voltage source 72 of z. B. 12 V in a vehicle. Furthermore, signal sources 73, 74, 75 are provided, which in a known manner by z. B. integrated circuits or other connected components are designed with different purposes and tasks, the load is shown here as a resistor 76. At the voltage source 75 is in addition a diode, z. B.
Zener-Diode 77 angeschlossen. Die Vorschalteinrichtung wird hier durch die Signalquelle 74 mit nachgeschaltetem Widerstand 78 (oder deren Ausgangswiderstand 78) ausgebildet. Eingezeichnet sind das Gatepotential U2 und das Ansteuer-Potential U4, das am Eingang der Schalteinrichtung 32 anliegt. Zener diode 77 connected. The ballast device is formed here by the signal source 74 with a downstream resistor 78 (or its output resistance 78). Shown are the gate potential U2 and the drive potential U4, which is applied to the input of the switching device 32.
Figur 10 zeigt einen Signalverlauf der Potentiale U2 (durchgezogenen Linie) und U4 (gestrichelte Linie) der Schalteinrichtung 71 aus Figur 9 bei einer beispielhaften Realisierung, wobei die Spannung U mit Null-Linie 0 V gegen die Zeit t aufgetragen ist. Zum Zeitpunkt tO, d. h. bei 0 ms, bis zu einem ersten Zeitpunkt t1 bei z. B. 100 ms (Millisekunden) folgt der Verlauf des Gate-Potentials U2 am GateFigure 10 shows a waveform of the potentials U2 (solid line) and U4 (dashed line) of the switching device 71 of Figure 9 in an exemplary implementation, wherein the voltage U with zero line 0 V is plotted against the time t. At the time t0, d. H. at 0 ms, until a first time t1 at z. B. 100 ms (milliseconds) follows the course of the gate potential U2 at the gate
2.0 des Leistungs-MOSFETs 2 dem Ansteuer-Potential U4. Hierbei kann z. B. U4 = 5V und U2 = 4,8 V sein, d. h. mit geringem Spannungsabfall an der Schalteinrichtung 32 und dem Widerstand 33. Bei t1 = 100 ms fällt beispielhaft das Ausgangspotential U4 auf 0V, so dass entsprechend U2 auf 0V fällt, bis bei t2, z. B. t2 = 200 ms die Signalquelle 73 eingeschaltet wird und somit die Schalteinrichtung 32 sperrt. Hierbei kann gemäß dem gezeigten Beispiel gleichzeitig oder auch nachfolgend das Ansteuer-Potential U4 wie gezeigt ansteigen, ohne dass hiervon U2 betroffen ist: U2 bleibt auf 0V. 2.0 of the power MOSFET 2 the drive potential U4. This z. B. U4 = 5V and U2 = 4.8V, d. H. With a small voltage drop across the switching device 32 and the resistor 33. At t1 = 100 ms, for example, the output potential U4 falls to 0V, so that according to U2 falls to 0V until at t2, z. B. t2 = 200 ms, the signal source 73 is turned on and thus the switching device 32 blocks. In this case, according to the example shown, the drive potential U4 can rise simultaneously or else as shown, without this affecting U2: U2 remains at 0V.
Zum Zeitpunkt t3, z. B. t3 = 300 ms, wird ein Gate-Stress-Test durchgeführt, bei dem von der Spannungsquelle 75 eine Spannung von z. B. 20 V ausgegeben wird; bei der Realisierung in den Figuren 6, 7, 8 wird entsprechend an das Gate- Stress-Pad 42 die entsprechende Spannung von z. B. 20 V über eine Elektrode angelegt. Hierdurch steigt das Gate-Potential U2 nachfolgend auf einen entsprechend hohen Wert, je nach Dimensionierung der Widerstände 33 und 40 ent- sprechend der durch diese ausgebildeten Spannungsteilerschaltung. Hierbei kann z. B. der Vorwiderstand 33 mit 1 kOhm, und der Pull-down-Widerstand 40 mit 100 kOhm ausgelegt sein, wobei an der Diode 77 eine entsprechende Aussteuerspannung abfällt, so dass U2 z. B. den Wert 19,8 V annimmt. Die von der Spannungsquelle 75 ausgegebene Spannung von 20 V wirkt hierbei über die sperrende Schalteinrichtung 32 etwas zurück, so dass z. B. U4 auf etwa 2 V ansteigen kann. At time t3, z. B. t3 = 300 ms, a gate stress test is performed, in which by the voltage source 75, a voltage of z. B. 20 V is output; in the realization in FIGS. 6, 7, 8, the corresponding stress of z. B. 20 V applied via an electrode. As a result, the gate potential U2 subsequently rises to a correspondingly high value, depending on the dimensioning of the resistors 33 and 40. speaking the voltage divider circuit formed by these. This z. B. the series resistor 33 with 1 kOhm, and the pull-down resistor 40 be designed with 100 kOhm, wherein at the diode 77, a corresponding control voltage drops, so that U2 z. B. assumes the value 19.8 V. The output from the voltage source 75 voltage of 20 V acts here on the blocking switching device 32 slightly back, so that z. B. U4 can rise to about 2 volts.

Claims

Ansprüche claims
1 . Elektrische Schaltungseinrichtung (1 , 1 a, 1 b, 31 , 51 , 61 , 71 ), die aufweist: ein Halbleiter-Bauelement (2), das Leistungsanschlüsse (2.1 , 2.2) und einen von den Leistungsanschlüssen (2.1 , 2.2) elektrisch isolierten Steueran- schluss (2.0) zum Anlegen einer Steuerspannung (U2) aufweist, 1 . Electrical circuit device (1, 1 a, 1 b, 31, 51, 61, 71), comprising: a semiconductor device (2), the power terminals (2.1, 2.2) and one of the power terminals (2.1, 2.2) electrically isolated Control terminal (2.0) for applying a control voltage (U2),
eine Steueranschluss-Kontaktfläche (3, 42) zur Kontaktierung des Steueranschlusses (2.0) für eine Messung des elektrischen Verhaltens des Halbleiter- Bauelementes (2),  a control terminal contact surface (3, 42) for contacting the control terminal (2.0) for a measurement of the electrical behavior of the semiconductor component (2),
dadurch gekennzeichnet, dass  characterized in that
eine Verbindungseinrichtung (6, 32) vorgesehen ist, über die der Steueran- schluss (2.0) mit einer Vorschalteinnchtung (4; 34; 78, 74) elektrisch verbindbar ist,  a connecting device (6, 32) is provided, by means of which the control connection (2.0) can be electrically connected to a pre-switching device (4; 34; 78, 74),
wobei die Verbindungseinrichtung (6, 32) überführbar ist von einem nicht leitenden Zustand, in dem der Steueranschluss (2.0) nicht elektrisch mit der Vorschalteinnchtung (4; 34; 74, 78) verbunden ist, in einen leitenden Zustand, in dem der Steueranschluss (2.0) mit der Vorschalteinnchtung (4; 34; 74, 78) elektrisch verbunden ist.  wherein the connection means (6, 32) is convertible from a non-conductive state in which the control terminal (2.0) is not electrically connected to the Vorschalteinnchtung (4; 34; 74, 78), in a conductive state in which the control terminal ( 2.0) is electrically connected to the Vorschalteinnchtung (4; 34; 74, 78).
2. Schaltungseinrichtung nach Anspruch 1 , dadurch gekennzeichnet, dass das Halbleiter-Bauelement ein MOSFET (2) oder IGBT ist und sein Steueranschluss ein von seinen Leistungsanschlüssen (2.1 , 2.2) durch eine Gate- Isolationsschicht (2.4) getrenntes Gate (2.0) ist. 2. A circuit device according to claim 1, characterized in that the semiconductor device is a MOSFET (2) or IGBT and its control terminal is one of its power terminals (2.1, 2.2) through a gate insulating layer (2.4) separated gate (2.0).
3. Schaltungseinrichtung (1 , 1 a, 31 , 51 , 61 , 71 ) nach Anspruch 2, dadurch gekennzeichnet, dass die Steueranschluss- Kontaktfläche (3, 42) zur Messung eines Gate-Leckstroms und/oder zur Durchführung eines Gate-Stress-Tests zur Ermittlung eines Spannungsdurchbruchs der Gate-Isolationsschicht (2.4) vorgesehen ist. 3. Circuit device (1, 1 a, 31, 51, 61, 71) according to claim 2, characterized in that the control terminal contact surface (3, 42) for measuring a gate leakage current and / or for performing a gate stress Tests for determining a voltage breakdown of the gate insulation layer (2.4) is provided.
4. Schaltungseinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Vorschalteinnchtung eine Klammerstruktur (4) zur Spannungsbegrenzung der Steuerspannung (U2) gegenüber den Leistungsanschlüssen (2.1 , 2.2) und/oder eine Ansteuerschaltung (78, 74) zur An- steuerung des Steueranschlusses (2.0) des Halbleiterbauelementes (2) ist. 4. Circuit device according to one of the preceding claims, characterized in that the Vorschalteinnchtung a clip structure (4) for Voltage limitation of the control voltage (U2) relative to the power terminals (2.1, 2.2) and / or a drive circuit (78, 74) for driving the control terminal (2.0) of the semiconductor device (2).
Schaltungseinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungseinrichtung (6) irreversibel von ihrem nicht leitenden in den leitenden Zustand überführbar ist. Circuit device according to one of the preceding claims, characterized in that the connecting device (6) can be irreversibly transferred from its non-conductive state to the conductive state.
Schaltungseinrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Verbindungseinrichtung eine Antifuse (6) ist oder aufweist, die durch Beaufschlagung mit einem Leistungspuls in den leitenden Zustand überführbar ist unter zumindest teilweiser Zerstörung einer inneren Struktur, z. B. einer Isolationsschicht (13a) oder eines Halbleiterübergangs. Circuit device according to Claim 5, characterized in that the connecting device is or has an antifuse (6) which can be converted into the conducting state by application of a power pulse with at least partial destruction of an internal structure, e.g. B. an insulating layer (13 a) or a semiconductor junction.
Schaltungseinrichtung nach Anspruch 6, dadurch gekennzeichnet, dass sie als integrierte Schaltung ausgebildet ist, wobei der Steueranschluss (2.0) durch mindestens eine Metallschicht (14) ausgebildet ist, Circuit device according to claim 6, characterized in that it is designed as an integrated circuit, wherein the control terminal (2.0) is formed by at least one metal layer (14),
wobei die Antifuse (6) in oder als Teil einer Isolationsschicht (13) ausgebildet ist, die die Metallschicht (14) von einer weiteren leitfähigen Schicht (12) trennt und isoliert, wobei in der Isolationsschicht (13) ein Brennstrecken- Bereich (13a) ausgebildet ist, der durch Beaufschlagung mit dem Leistungspuls zerstörbar und mit dem Metall der Metallschicht (14) auffüllbar ist.  wherein the antifuse (6) is formed in or as part of an insulating layer (13) which separates and isolates the metal layer (14) from another conductive layer (12), wherein in the insulating layer (13) a firing range (13a) is formed, which is destructible by applying the power pulse and with the metal of the metal layer (14) can be filled.
Schaltungseinrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Isolationsschicht (13) in ihrem Brennstrecken-Bereich (13a) dünner als die Isolationsschicht (2.4) des Halbleiter-Bauelementes (2) ist. Circuit device according to claim 7, characterized in that the insulating layer (13) is thinner in its focal length region (13a) than the insulating layer (2.4) of the semiconductor component (2).
Schaltungseinrichtung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass sie eine von der Steueranschluss- Kontaktfläche (3) getrennte Mess-Kontaktfläche (5) aufweist, die kontaktierbar ist zum Anlegen des Leistungspulses zwischen die Mess-Kontaktfläche (5) und die Steueranschluss- Kontaktfläche (3). Circuit device according to one of claims 6 to 8, characterized in that it comprises one of the control terminal contact surface (3) separate measuring contact surface (5) which is contactable for applying the power pulse between the measuring contact surface (5) and the control terminal - Contact surface (3).
0. Schaltungseinrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Mess- Kontaktfläche (5) in die Steueranschluss-Kontaktfläche (3) integriert ist und nach Überführung der Verbindungseinrichtung (6, 42) in deren leitfähigen Zustand beide Kontaktflächen (3, 5) gemeinsam kontaktierbar sind. 0. A circuit device according to claim 9, characterized in that the measuring contact surface (5) integrated in the control terminal contact surface (3) is and after transfer of the connecting means (6, 42) in the conductive state, both contact surfaces (3, 5) are jointly contacted.
1 1 . Schaltungseinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekenn- zeichnet, dass die Verbindungseinrichtung eine Schalteinrichtung (32) ist oder aufweist, die zwischen einem sperrenden Zustand für die Messung des Halbleiter-Bauelementes (2) und einem leitenden Zustand zur Verbindung des Steueranschlusses (2.0) mit der Vorschalteinrichtung (4; 34; 74, 78) schaltbar ist. 1 1. Circuit device according to one of claims 1 to 5, characterized in that the connection device is or has a switching device (32) which is between a blocking state for the measurement of the semiconductor device (2) and a conductive state for connecting the control connection ( 2.0) with the ballast (4; 34; 74, 78) is switchable.
12. Schaltungseinrichtung nach Anspruch 1 1 , dadurch gekennzeichnet, dass sie eine Signal-Kontaktfläche (38) zur Ansteuerung der Schalteinrichtung (32) aufweist, wobei die Signal-Kontaktfläche (38) zur Eingabe eines Schaltsignals kontaktierbar ist, und die Schalteinrichtung (32) in nicht kontaktiertem Zustand der Signal- Kontaktfläche (38) in ihrem leitenden Zustand ist. 12. Circuit device according to claim 1 1, characterized in that it has a signal contact surface (38) for controlling the switching device (32), wherein the signal contact surface (38) is contactable for inputting a switching signal, and the switching device (32) is in the non-contacted state of the signal pad (38) in its conductive state.
13. Schaltungseinrichtung nach Anspruch 1 1 , dadurch gekennzeichnet, dass ein Steuereingang (35.0, 36.0) der Schalteinrichtung (32) über eine reversibel von einem nicht leitenden in einen leitenden Zustand überführbaren zweiten Verbindungseinrichtung (54) mit einem ersten Potential (37) und ü- ber eine Widerstandseinrichtung (52) mit einem zweiten Potential (Vc) verbunden ist, 13. A circuit device according to claim 1 1, characterized in that a control input (35.0, 36.0) of the switching device (32) via a reversible from a non-conductive into a conductive state convertible second connection means (54) having a first potential (37) and ü is connected via a resistance device (52) to a second potential (Vc),
wobei im nicht leitenden Zustand der zweiten Verbindungseinrichtung (54) der mit dem zweiten Potential (Vc) beaufschlagte Steuereingang (35.0, 36.0) die Schalteinrichtung (32) in ihrem sperrenden Zustand hält, und  wherein in the non-conductive state of the second connecting means (54) of the second potential (Vc) acted upon control input (35.0, 36.0) holds the switching device (32) in its blocking state, and
wobei im leitenden Zustand der zweiten Verbindungseinrichtung (54) der Steuereingang (35.0, 36.0) der Schalteinrichtung (32) mit dem ersten Potential (37) verbunden ist für die Einstellung des leitenden Zustande der Schalteinrichtung (32).  wherein in the conductive state of the second connection means (54) the control input (35.0, 36.0) of the switching device (32) to the first potential (37) is connected for adjusting the conductive state of the switching device (32).
14. Schaltungseinrichtung nach Anspruch 1 1 , dadurch gekennzeichnet, dass ein Steuereingang (35.0, 36.0) der Schalteinrichtung (32) über eine reversibel von einem leitenden in einen nicht leitenden Zustand überführbaren zweiten Verbindungseinrichtung (62) mit einem ersten Potential (Vc) und ü- ber eine Widerstandseinrichtung (39) mit einem zweiten Potential (37) verbunden ist, wobei im leitenden Zustand der zweiten Verbindungseinrichtung (62) der mit dem ersten Potential (Vc) beaufschlagte Steuereingang (35.0, 36.0) die Schalteinrichtung (32) in ihrem sperrenden Zustand hält, und 14. A circuit device according to claim 1 1, characterized in that a control input (35.0, 36.0) of the switching device (32) via a reversible from a conductive into a non-conductive state convertible second connection means (62) having a first potential (Vc) and ü is connected to a second potential (37) via a resistance device (39), wherein in the conductive state of the second connecting means (62) of the first potential (Vc) acted upon control input (35.0, 36.0) holds the switching device (32) in its blocking state, and
wobei im nicht leitenden Zustand der zweiten Verbindungseinrichtung (62) der Steuereingang (35.0, 36.0) der Schalteinrichtung (32) mit dem zweiten Potential (37) verbunden ist für die Einstellung des leitenden Zustande der Schalteinrichtung (32).  wherein in the non-conductive state of the second connection means (62) of the control input (35.0, 36.0) of the switching device (32) to the second potential (37) is connected for adjusting the conductive state of the switching device (32).
15. Verfahren zum Testen eines Halbleiter-Bauelementes (2), mit folgenden Schritten: 15. A method for testing a semiconductor device (2), comprising the following steps:
Kontaktierung mindestens einer Steueranschluss-Kontaktfläche (3, 42) mittels einer Elektrode,  Contacting at least one control terminal contact surface (3, 42) by means of an electrode,
Messung eines Steueranschluss-Leckstroms und/oder Durchführung eines Steueranschluss -Stress-Tests durch Beaufschlagung mit einer Durchbruch- spannung über zum einen die kontaktierte Steueranschluss-Kontaktfläche (3, 42) und zum anderen eine weiteren Kontaktfläche (5) oder einen Leis- tungsanschluss (2.1 , 2.2) des Halbleiter-Bauelementes (2), und  Measurement of a control terminal leakage current and / or execution of a control terminal stress test by application of a breakdown voltage via the contacted control terminal contact surface (3, 42) and to another contact surface (5) or a power connection ( 2.1, 2.2) of the semiconductor device (2), and
Überführung einer Verbindungseinrichtung (6, 32) von ihrem nicht leitenden Ausgangszustand in einen leitenden Zustand, in dem der Steueranschluss (2.0) des Halbleiter-Bauelementes (2) mit einer Vorschalteinrichtung (4, 34) verbindbar oder verbunden ist.  Transfer of a connecting device (6, 32) from its non-conductive initial state to a conductive state, in which the control terminal (2.0) of the semiconductor component (2) with a ballast (4, 34) is connectable or connected.
EP10770531A 2009-12-08 2010-10-22 Circuit device comprising a semiconductor component Withdrawn EP2510540A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009047670.9A DE102009047670B4 (en) 2009-12-08 2009-12-08 Circuit device with a semiconductor component
PCT/EP2010/065919 WO2011069737A1 (en) 2009-12-08 2010-10-22 Circuit device comprising a semiconductor component

Publications (1)

Publication Number Publication Date
EP2510540A1 true EP2510540A1 (en) 2012-10-17

Family

ID=43332740

Family Applications (1)

Application Number Title Priority Date Filing Date
EP10770531A Withdrawn EP2510540A1 (en) 2009-12-08 2010-10-22 Circuit device comprising a semiconductor component

Country Status (7)

Country Link
US (1) US9275915B2 (en)
EP (1) EP2510540A1 (en)
JP (1) JP5559348B2 (en)
CN (1) CN102668053B (en)
DE (1) DE102009047670B4 (en)
TW (1) TWI563623B (en)
WO (1) WO2011069737A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283111B (en) * 2011-09-14 2014-09-03 本田技研工业株式会社 Voltage monitoring circuit, and vehicle equipped with same
WO2014082098A1 (en) 2012-11-26 2014-05-30 D3 Semiconductor LLC Device architecture and method for precision enhancement of vertical semiconductor devices
WO2015060278A1 (en) * 2013-10-24 2015-04-30 株式会社村田製作所 Composite protection circuit, composite protection element, and led element for lighting
US9331672B2 (en) * 2014-06-30 2016-05-03 STMicroelectronics (Shenzhen) R&D Co. Ltd Driver circuit with gate clamp supporting stress testing
CN105337606B (en) * 2014-06-30 2018-08-31 意法半导体研发(深圳)有限公司 The drive circuit with grid clamping of support pressure test
DE102015205527B3 (en) * 2015-03-26 2016-09-29 Robert Bosch Gmbh Transistor with integrated gate-source resistor
JP6827740B2 (en) * 2016-08-31 2021-02-10 キヤノン株式会社 Semiconductor devices, liquid discharge head substrates, liquid discharge heads, and liquid discharge devices
JP6729452B2 (en) * 2017-03-06 2020-07-22 株式会社デンソー Semiconductor device
WO2019176774A1 (en) * 2018-03-12 2019-09-19 ローム株式会社 Semiconductor device and semiconductor device identification method
DE102018211872B4 (en) * 2018-07-17 2020-02-06 HELLA GmbH & Co. KGaA Circuit device and method for operating a circuit device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213066A (en) * 1978-08-11 1980-07-15 General Motors Corporation Solid state switch
JP2550703B2 (en) 1989-04-28 1996-11-06 日本電装株式会社 Semiconductor device
JPH0567661A (en) * 1991-09-10 1993-03-19 Nippondenso Co Ltd Power semiconductor device
JP3353388B2 (en) * 1993-06-23 2002-12-03 株式会社デンソー Power semiconductor device
US5818749A (en) 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
DE4426307C2 (en) 1994-07-25 2003-05-28 Bosch Gmbh Robert Integrated circuit with a gate oxide and test possibility for this during manufacture
EP0869370B1 (en) * 1997-04-01 2003-07-02 STMicroelectronics S.r.l. Means for testing a gate oxide
DE19931082B4 (en) * 1999-07-06 2005-02-24 Robert Bosch Gmbh Adjustable semiconductor device
DE10135168A1 (en) * 2001-07-19 2003-02-13 Bosch Gmbh Robert Device for protecting electronic components
US20030062594A1 (en) * 2001-10-01 2003-04-03 Chin-Yang Chen Anti-fuse structure with low on-state resistance and low off-state leakage
US6773967B1 (en) 2002-01-04 2004-08-10 Taiwan Semiconductor Manufacturing Company Method to prevent antifuse Si damage using sidewall spacers
DE10227009B4 (en) * 2002-06-18 2008-08-28 Robert Bosch Gmbh Overtemperature event detection device of an electronic device and method of detecting an overtemperature event
US7074707B2 (en) * 2003-09-15 2006-07-11 International Business Machines Corporation Method of fabricating a connection device
JP4375198B2 (en) * 2004-10-26 2009-12-02 株式会社デンソー Load driving semiconductor device
JP4337711B2 (en) * 2004-11-17 2009-09-30 株式会社デンソー Semiconductor element control device
DE102004059643B4 (en) 2004-12-10 2009-11-12 Infineon Technologies Ag Gate drive circuit for a power transistor with insulated gate
DE102005000801A1 (en) * 2005-01-05 2006-07-13 Infineon Technologies Ag Device, arrangement and system for ESD protection
US20060151785A1 (en) * 2005-01-13 2006-07-13 Campbell Robert J Semiconductor device with split pad design
US7608948B2 (en) * 2006-06-20 2009-10-27 Lutron Electronics Co., Inc. Touch screen with sensory feedback
JP2009054061A (en) * 2007-08-29 2009-03-12 Renesas Technology Corp Semiconductor device
US8390326B2 (en) * 2009-05-05 2013-03-05 William Marsh Rice University Method for fabrication of a semiconductor element and structure thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2011069737A1 *

Also Published As

Publication number Publication date
TW201135897A (en) 2011-10-16
JP2013513245A (en) 2013-04-18
US9275915B2 (en) 2016-03-01
WO2011069737A4 (en) 2012-02-02
US20120306528A1 (en) 2012-12-06
DE102009047670B4 (en) 2020-07-30
TWI563623B (en) 2016-12-21
CN102668053B (en) 2016-03-02
JP5559348B2 (en) 2014-07-23
DE102009047670A1 (en) 2011-06-09
CN102668053A (en) 2012-09-12
WO2011069737A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
WO2011069737A1 (en) Circuit device comprising a semiconductor component
DE102009061841B3 (en) Semiconductor chip
DE102007058740B4 (en) Circuit arrangement with an overcurrent protection
EP3608644B1 (en) Method of determining a sign of a load current in a bridge circuit with at least one power semiconductor circuit
DE10011179A1 (en) Determining temperature of semiconductor memory chip
EP2565608B1 (en) Semiconductor component in chip design
WO1999027756A1 (en) Window heater
DE102006017480A1 (en) Circuit arrangement with a non-volatile memory cell and method
DE102006057042B4 (en) Safety-related circuit arrangement for controlling a load
EP1082815B1 (en) Smart power component
DE4426307C2 (en) Integrated circuit with a gate oxide and test possibility for this during manufacture
DE102016206590A1 (en) Method for determining a temperature of a transistor, control device and switching device
WO2007062979A1 (en) Power transistor switching device and method for functional testing of a power transistor switching device such as this
EP0723668B1 (en) Arrangement for testing a gate oxide
DE10006526B4 (en) Temperature-protected semiconductor circuit arrangement
DE102019212889A1 (en) Method and device for short circuit detection by saturation detection in power semiconductor switches
EP1414066B1 (en) Method for monitoring semiconductor power elements
DE102005003248A1 (en) Power transistor gate isolation testing method for semiconductor device, involves applying test potential to wire and another test potential between gate contact and source contact to determine faulty current
EP1894252B1 (en) Monolithically integrated semiconductor assembly comprising a power component and method for producing a monolithically integrated semiconductor assembly
DE102015221376A1 (en) Semiconductor component and method for producing a semiconductor device and control device for a vehicle
DE20315053U1 (en) Component arrangement has power semiconductor and defect recognition circuit with load that is provided in series to semiconductor layer and has detection circuit generating defect signal that depends on voltage across load
WO2023110991A1 (en) Device, half-bridge and method for operating a device
EP0461099A1 (en) Non-volatile semiconductor memory cell
DE102014209435A1 (en) Integrated semiconductor circuit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120709

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20131219

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20140701