EP2506436B1 - Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung - Google Patents

Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung Download PDF

Info

Publication number
EP2506436B1
EP2506436B1 EP12002230.6A EP12002230A EP2506436B1 EP 2506436 B1 EP2506436 B1 EP 2506436B1 EP 12002230 A EP12002230 A EP 12002230A EP 2506436 B1 EP2506436 B1 EP 2506436B1
Authority
EP
European Patent Office
Prior art keywords
circuit
input
signal
reference voltage
input circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP12002230.6A
Other languages
English (en)
French (fr)
Other versions
EP2506436A3 (de
EP2506436A2 (de
Inventor
Viktor Oster
Thomas Warneke
Klaus-Peter Säck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Contact GmbH and Co KG
Original Assignee
Phoenix Contact GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Contact GmbH and Co KG filed Critical Phoenix Contact GmbH and Co KG
Publication of EP2506436A2 publication Critical patent/EP2506436A2/de
Publication of EP2506436A3 publication Critical patent/EP2506436A3/de
Application granted granted Critical
Publication of EP2506436B1 publication Critical patent/EP2506436B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H03K19/017572—Coupling arrangements; Impedance matching circuits using opto-electronic devices

Definitions

  • the technical field of the invention relates to an input circuit for an input module for safe reading of an input signal applied to the input module and a method for operating such an input circuit.
  • the detection of the zero state is derived from the input voltage by comparing the voltage of the input signal applied from the periphery with an internal reference voltage.
  • Such a safe input circuit with a single-channel peripheral connection for the input of a bus subscriber is in the DE 10 2006 030 114 A1 described.
  • the in the DE 10 2006 030 114 A1 described input circuit for an input module in particular a bus input module for safe reading of input signals applied to the input module, in particular according to standards Kat.4 DIN EN 954 and SIL 3 IEC 61508, has at least one signal input circuit with a single-channel peripheral connection for connecting at least one signal generator, an evaluation circuit electrically connectable to the signal input circuit via a coupling element and a comparison circuit electrically connected to the signal input circuit for setting a reference voltage for activating and deactivating the coupling element.
  • EP 0 393 282 A2 describes an input circuit with an optocoupler to galvanically isolate a control signal from a microprocessor.
  • the input circuit comprises a transistor and a zener diode. Once the zener voltage of the zener diode is reached, the zener diode controls a constant current through the transistor. This is possible due to a nearly constant voltage across a resistor connected between an emitter of the transistor and a diode of the optocoupler.
  • DE 199 06 932 A1 describes a binary input device 1 with one or more binary input channels, each input channel having a comparator.
  • the comparator is set up for a comparison of an input signal which can be applied to a signal input with a reference voltage which can be applied to a reference voltage input.
  • GB 2 241 126 A describes input circuits for galvanic isolation of an input signal from an output signal that can be fed to a controller.
  • the input circuit includes a rectification circuit, a constant current circuit, and a separation circuit.
  • the constant current circuit and a light emitting diode of an opto-coupler of the separation circuit are connected in series at the output of the rectification circuit.
  • the constant current circuit has a first resistor, a second resistor, a Zener diode, and a transistor. In this case, the current from the emitter to the collector of the transistor is controlled by a constant voltage at the second resistor and remains constant.
  • the input circuit comprises a signal input circuit, a coupling element, an evaluation circuit, a reference voltage circuit and a comparison circuit.
  • the signal input circuit has a single-channel peripheral terminal for connecting at least one signal generator, which provides the input signal.
  • the evaluation circuit can be coupled to the signal input circuit via a coupling element.
  • the reference voltage circuit is electrically connected to the signal input circuit and provides a reference voltage.
  • the comparison circuit is coupled between the signal input circuit and the coupling element. The comparison circuit activates and deactivates the coupling element in response to the current of the input signal applied to the signal input circuit and the provided reference voltage.
  • an input circuit in which a safe zero state can be detected via both the current of the input signal and the voltage of the input signal. With this input circuit, it is thus ensured that these properties are not lost, even under defined errors, and thus meet the requirements of DIN EN ISO 13849 and DIN EN 61508.
  • the comparison circuit has an npn transistor with an adjustable switching threshold determined for the current of the input signal. Further, the comparison circuit comprises a second resistor coupled between the base of the npn transistor and a first resistor of the signal input circuit and a third resistor coupled between the emitter of the npn transistor and ground, the switching threshold passing through 1 R 3 U re f - U BE where R 3 is the third resistor, U Ref is the reference voltage, and U BE is the base-emitter voltage of the npn transistor.
  • the transistor activates the coupling element, if the current of the input signal is greater than the switching threshold.
  • the transistor deactivates the coupling element if the current of the input signal is less than the switching threshold.
  • the triggering or reaching of the adjustable switching threshold determined for the current of the input signal is consequently determined via the current of the input signal.
  • a method for operating an input circuit for an input module for safe reading of an input module applied to the input module, wherein the input circuit comprises a signal input circuit having a single-channel peripheral connection for connecting at least one signal generator for providing the input signal and an evaluation circuit which can be coupled to the signal input circuit via a coupling element having.
  • the method has a step of providing a reference voltage. Further, the method has a step of activating and deactivating the coupling element in response to the current of the input signal applied to the signal input circuit and the provided reference voltage.
  • the comparison circuit is configured to compare the provided reference voltage with a voltage proportional to the current of the input signal for activating and deactivating the coupling element.
  • the comparison circuit can activate or deactivate the coupling element.
  • the input circuit may comprise means which are suitable for setting the switching threshold. These means can be designed as programmable means.
  • the evaluation circuit provides on the output side a digital zero state for the input signal, if the transistor deactivates the coupling element.
  • the evaluation circuit can provide on the output side a digital one-state for the input signal.
  • the current through the input circuit can be driven exclusively by the input signal applied to the signal input circuit.
  • the structure of the input circuit ensures that the current through the input circuit can only be operated by the input signal applied to the signal input circuit.
  • the reference voltage circuit is adapted to the Setting threshold by adjusting the reference voltage.
  • the voltage for setting the switching threshold for safe detection of the zero state at the input of the input circuit is set via the reference or reference voltage circuit. Only when a voltage V 2 at the emitter of the npn transistor is greater than or equal to a voltage of U Ref - U BE , the transistor blocks and a current can flow through the input of the coupling element.
  • the triggering or reaching of the adjustable switching threshold which is determined for the current of the input signal, is consequently determined in turn via the current of the input signal.
  • the reference voltage circuit has a zener diode.
  • the coupling element is an optocoupler.
  • a first test circuit electrically connected to the signal input circuit is provided for testing the comparison circuit and the coupling element.
  • the use of the first test circuit makes it possible to check the function of the comparison circuit and the function of the coupling element in order to be able to diagnose possible component failures.
  • the test is performed as a dynamic test.
  • a limiting unit for limiting the current of the input signal is arranged between the signal input circuit and the comparison circuit.
  • the limiting unit is, for example, a current limiting unit which has a zener diode.
  • the current limiting unit is in particular configured to reduce the power loss of the input circuit.
  • a second test circuit which is electrically connected to the reference voltage circuit, is provided for testing the reference voltage provided by the reference voltage circuit.
  • the test by the second test circuit or test unit is preferably performed as a dynamic test.
  • the second test circuit is arranged to increase the self-diagnosis of the input circuit to allow the reference to determine the switching threshold determining reference.
  • an input module which has at least one input circuit as explained above for the safe reading in of an input signal applied to the input module.
  • the input module has a plurality of input circuits, a single reference voltage circuit for providing a reference voltage and a single second test circuit for testing the reference voltage circuit.
  • a single reference voltage circuit suffices for the provision of reference voltages for the majority of the input circuits.
  • a single second test circuit for testing the reference voltage circuit suffices here.
  • FIG. 1 is a schematic block diagram of a first embodiment of an input circuit 100 for reading an applied input signal shown.
  • the input circuit 100 has a signal input circuit 110, an evaluation circuit 120, a comparison circuit 130, a reference voltage circuit 140 and a coupling element IC1.
  • the signal input circuit 110 has a single-channel peripheral terminal for connecting at least one signal generator for providing the input signal INO.
  • the signal input circuit 110 has a first resistor R 1 .
  • the coupling element IC1 couples the signal input circuit 110 to the evaluation circuit 120.
  • the coupling element IC1 is designed, for example, as an opto-coupler.
  • the reference voltage circuit 140 is electrically connected to provide a reference voltage U Ref .
  • the reference voltage circuit 140 is formed, for example, by a zener diode.
  • the comparison circuit 130 is coupled between the signal input circuit 110 and the coupling element IC1.
  • the comparison circuit 130 may activate and deactivate the coupling element IC1 in response to the current of the input signal INO applied to the signal input circuit 110 and the provided reference voltage U Ref .
  • the comparison circuit 130 compares the reference voltage U ref to meet at a rate proportional to the current of the input signal INO voltage, the decision on the activation or deactivation of the coupling element IC1.
  • the comparison circuit 130 has, in particular, an npn transistor with an adjustable switching threshold determined for the current of the input signal INO.
  • the triggering or reaching of the adjustable switching threshold is determined by the current of the input signal.
  • the npn transistor 130 activates the coupling element IC1 when the current of the input signal INO is greater than the switching threshold.
  • the npn transistor 130 deactivates the coupling element IC1 when the current of the input signal INO is smaller than the switching threshold.
  • the switching threshold is determined by 1 R 3 U re f - U BE . where R 3 denotes the third resistor, U Ref the reference voltage and U BE the base-emitter voltage of the npn transistor 130.
  • the structure of the input circuit 100 is shown in FIG. 1 such that the current through the input circuit 100 can be driven only by the input signal INO.
  • FIG. 2 shows a schematic block diagram of a second embodiment of an input circuit 100 for safe reading of an applied input signal INO.
  • the second embodiment of the FIG. 2 as well as the further embodiments of the Figures 3 and 4 are based on the first embodiment of the FIG. 1 and have all the features of the first embodiment. In order to avoid repetition, the matching characteristics with respect to the Figures 2 . 3 and 4 not explained again.
  • the input circuit 100 of FIG. 2 has with respect to the input circuit 100 of FIG. 1 additionally a first test circuit 150 for testing the comparison circuit 130 and the coupling element IC1.
  • the first test circuit 150 is electrically connected to the signal input circuit 110.
  • the first test circuit 150 has a second coupling element IC2 and a resistor R 12 .
  • the first test circuit 150 is configured to check for possible component failures of the comparison circuit 130 and of the coupling element IC1.
  • the signal / Test_INO which is set in normal operation, is switched off for a short time. This causes transistor 130 to take over the current flow. As a result, no current can be driven through the coupling member IC1 more.
  • the forced test-wise change of the signal INO_Logik at the output of the evaluation circuit 120 can be evaluated by a downstream logic unit.
  • FIG. 3 is a schematic block diagram of a third embodiment of an input circuit 100 for safe reading of an applied input signal INO mapped.
  • the third embodiment of the input circuit 100 according to FIG. 3 has in addition to the first embodiment of FIG. 1 a limiting unit 160 for limiting the current of the input signal INO.
  • the limiting unit 160 is coupled between the signal input circuit 110 and the comparison circuit 130.
  • limiting unit 160 or current limiting unit of the input current of the input circuit 100 is limited from a voltage adjustable by the Zener diode V4 of the limiting unit 160 voltage. This leads to the reduction of the power loss.
  • FIG. 4 is a schematic block diagram of a fourth embodiment of an input circuit 100 for safe reading of an applied input signal shown.
  • the fourth embodiment of the input circuit 100 is compared to the first embodiment of FIG. 1 expanded so that a second test circuit 170 is provided.
  • the second test circuit 170 is electrically connected to the reference voltage circuit 140 and is for testing that provided by the reference voltage circuit 140 Reference voltage U Ref set up.
  • the signal Test_Ref is set from a preformed logic unit, whereby the voltage of the reference voltage circuit 140 is switched to a comparator of the second test circuit 170, in which it is compared with a further reference voltage.
  • the result of this comparison is transmitted via a further coupling element IC21 of the logic unit and evaluated by this.
  • the further coupling element IC21 can be designed as an opto-coupler.
  • FIG. 2 shows a schematic block diagram of an input module 500 with two input circuits 101, 102.
  • the input module 500 has a first input circuit 101 and a second input circuit 102.
  • the input module may also have more than two input circuits.
  • the first input circuit 101 and the second input circuit 102 are coupled to a single reference voltage circuit 140.
  • This single reference voltage circuit provides a reference voltage for the first input circuit 101 and the second input circuit 102.
  • a single second test circuit 170 is provided for testing the one reference voltage circuit 140.
  • FIG. 6 is a schematic flow diagram of an embodiment of a method for operating an input circuit for safe reading of an adjacent Input signal shown. Examples of such an input circuit are in the Fig. 1 to 4 shown.
  • the input circuit has a signal input circuit with a single-channel peripheral connection for connecting at least one signal generator for providing the input signal and an evaluation circuit which can be coupled to the signal input circuit via a coupling element.
  • step 601 a reference voltage is provided.
  • step 602 the coupling element is activated or deactivated in response to the current of the input signal applied to the signal input circuit and the provided reference voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

    TECHNISCHES GEBIET
  • Das technische Gebiet der Erfindung betrifft eine Eingangsschaltung für eine Eingangsbaugruppe zum sicheren Einlesen eines an der Eingangsbaugruppe anliegenden Eingangssignals sowie ein Verfahren zum Betreiben einer solchen Eingangsschaltung.
    • STAND DER TECHNIK
  • An einer Eingangsschaltung zum sicheren Einlesen von Signalen oder Eingangssignalen von Befehlsgebern aus der Peripherie werden verschiedenste Anforderungen gestellt. Beispielsweise werden in der DIN EN 61131-2 die Arbeitsbereiche digitaler Eingangsschaltungen beschrieben, um eine Schnittstellenkompatibilität erreichen zu können. Dabei ist der Arbeitsbereich für das Erkennen eines digitalen Null-Zustands für sichere digitale Eingänge von besonderer Bedeutung.
  • Bei herkömmlichen Eingangsschaltungen wird das Erkennen des Null-Zustands aus der Eingangsspannung abgeleitet, indem die aus der Peripherie anliegende Spannung des Eingangssignals mit einer internen Referenzspannung verglichen wird.
  • Eine solche sichere Eingangsschaltung mit einkanaligem Peripherieanschluss für den Eingang eines Busteilnehmers ist in der DE 10 2006 030 114 A1 beschrieben.
  • Die in der DE 10 2006 030 114 A1 beschriebene Eingangsschaltung für eine Eingangsbaugruppe, insbesondere eine Bus-Eingangsbaugruppe, zum sicheren Einlesen von an der Eingangsbaugruppe anliegenden Eingangssignalen, insbesondere gemäß Standards Kat.4 DIN EN 954 und SIL 3 IEC 61508, hat wenigstens einen Signaleingangsschaltkreis mit einkanaligem Peripherieanschluss zum Anschließen wenigstens eines Signalgebers, einen mit dem Signaleingangsschaltkreis über ein Koppelglied elektrisch anschaltbaren Auswertekreis und einen mit dem Signaleingangsschaltkreis elektrisch verbundenen Vergleichsschaltkreis zum Einstellen einer Referenzspannung zum Aktivieren und Deaktivieren des Koppelglieds.
  • EP 0 393 282 A2 beschreibt einen Eingangsschaltkreis mit einem Optokoppler, um ein Steuersignal von einem Mikroprozessor galvanisch zu trennen. Der Eingangsschaltkreis weist einen Transistor und eine Zenerdiode auf. Sobald die Zenerspannung der Zenerdiode erreicht ist, steuert die Zenerdiode einen konstanten Strom durch den Transistor. Dies ist aufgrund einer nahezu konstanten Spannung an einem Widerstand möglich, der zwischen einem Emitter des Transistors und einer Diode des Optokopplers verbunden ist.
  • DE 199 06 932 A1 beschreibt ein Binäreingabegerät 1 mit einem oder mehrerer Binäreingabekanälen, wobei jeder Eingabekanal einen Komparator aufweist. Der Komparator ist für einen Vergleich eines an einen Signaleingang anlegbaren Eingangssignals mit einer an einen Referenzspannungseingang anlegbaren Referenzspannung eingerichtet.
  • GB 2 241 126 A beschreibt Eingangsschaltkreise zur galvanischen Trennung eines Eingangssignals von einem Ausgangssignal, das einer Steuerung zuführbar ist. Der Eingangsschaltkreis weist einen Gleichrichtungsschaltkreis, einen Konstantstrom-Schaltkreis und einen Trennschaltkreis auf. Der Konstantstrom-Schaltkreis und eine lichtemittierende Diode eines Optokopplers des Trennschaltkreises sind in Reihe am Ausgang des Gleichrichtungsschaltkreises geschaltet. Ferner weist der Konstantstrom-Schaltkreis einen ersten Widerstand, einen zweiten Widerstand, eine Zenerdiode und einen Transistors auf. Hierbei wird der Strom vom Emitter zum Kollektor des Transistors durch eine konstante Spannung am zweiten Widerstand gesteuert und bleibt konstant.
  • Ferner ist aus der US 4,788,458 eine Zwei-Draht Interface Schaltung bekannt, gemäß welcher ein Koppelglied in Abhängigkeit des über einen Widerstandes fließenden Strom mittels eines npn-Transistors aktiviert oder deaktiviert wird. Die Basis-Emitter-Diode eines weiteren Transistors definiert hierbei eine Referenzspannung.
    • OFFENBARUNG DER ERFINDUNG
  • Es ist daher eine Aufgabe der vorliegenden Erfindung eine verbesserte Eingangsschaltung zu schaffen.
  • Diese Aufgabe wird durch eine Eingangsschaltung mit den Merkmalen des Anspruchs 1 sowie durch ein Verfahren mit den Merkmalen des Anspruchs 13 gelöst.
  • Demgemäß wird eine Eingangsschaltung für eine Eingangsbaugruppe zum sicheren Einlesen eines an der Eingangsbaugruppe anliegenden Eingangssignals vorgeschlagen. Die Eingangsschaltung weist einen Signaleingangsschaltkreis, ein Koppelglied, einen Auswerteschaltkreis, eine Referenzspannungsschaltung und einen Vergleichsschaltkreis auf. Der Signaleingangsschaltkreis hat einen einkanaligen Peripherieanschluss zum Anschließen zumindest eines Signalgebers, welcher das Eingangssignal bereitstellt. Der Auswerteschaltkreis ist mit dem Signaleingangsschaltkreis über ein Koppelglied koppelbar. Die Referenzspannungsschaltung ist mit dem Signaleingangsschaltkreis elektrisch verbunden und stellt eine Referenzspannung bereit. Der Vergleichsschaltkreis ist zwischen dem Signaleingangsschaltkreis und dem Koppelglied gekoppelt. Der Vergleichsschaltkreis aktiviert und deaktiviert das Koppelglied in Abhängigkeit des Stroms des an dem Signaleingangsschaltkreis anliegenden Eingangssignals und der bereitgestellten Referenzspannung.
  • Folglich wird eine Eingangsschaltung bereitgestellt, bei der ein sicherer Null-Zustand sowohl über den Strom des Eingangssignals als auch über die Spannung des Eingangssignals detektiert werden kann. Damit ist bei dieser Eingangsschaltung sichergestellt, diese Eigenschaften auch unter definierten Fehlern nicht zu verlieren und somit die Anforderungen an die DIN EN ISO 13849 und DIN EN 61508 zu erfüllen.
  • Der Vergleichsschaltkreis weist einen npn-Transistor mit einer für den Strom des Eingangssignals bestimmten, einstellbaren Schaltschwelle auf. Ferner weist der Vergleichsschaltkreis einen zwischen der Basis des npn-Transistors und einem ersten Widerstand des Signaleingangsschaltkreises gekoppelten zweiten Widerstand und einen zwischen dem Emitter des npn-Transistors und Masse gekoppelten dritten Widerstand auf, wobei die Schaltschwelle durch 1 R 3 U Re f − U BE
    Figure imgb0001
     bestimmt ist, wobei R3 den dritten Widerstand, URef die Referenzspannung und UBE die Basis-Emitter-Spannung des npn-Transistors bezeichnen. Dabei aktiviert der Transistor das Koppelglied, falls der Strom des Eingangssignals größer als die Schaltschwelle ist. Der Transistor deaktiviert das Koppelglied, falls der Strom des Eingangssignals kleiner als die Schaltschwelle ist.
  • Das Auslösen bzw. Erreichen der einstellbaren, für den Strom des Eingangssignals bestimmten Schaltschwelle wird folglich über den Strom des Eingangssignals bestimmt.
  • Weiterhin wird ein Verfahren zum Betreiben einer Eingangsschaltung für eine Eingangsbaugruppe zum sicheren Einlesen eines an der Eingangsbaugruppe anliegenden Eingangssignals vorgeschlagen, wobei die Eingangsschaltung einen Signaleingangsschaltkreis mit einem einkanaligen Peripherieanschluss zum Anschließen zumindest eines Signalgebers zum Bereitstellen des Eingangssignals und einen mit dem Signaleingangsschaltkreis über ein Koppelglied koppelbaren Auswerteschaltkreis aufweist. Das Verfahren hat einen Schritt eines Bereitstellens einer Referenzspannung. Weiter hat das Verfahren einen Schritt eines Aktivierens und Deaktivierens des Koppelglieds in Abhängigkeit des Stroms des an dem Signaleingangsschaltkreis anliegenden Eingangssignals und der bereitgestellten Referenzspannung.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnungen.
  • Gemäß einer bevorzugten Weiterbildung ist der Vergleichsschaltkreis dazu eingerichtet, die bereitgestellte Referenzspannung mit einer zu dem Strom des Eingangssignals proportionalen Spannung zum Aktivieren und Deaktivieren des Koppelglieds zu vergleichen.
  • In Abhängigkeit des Vergleiches kann der Vergleichsschaltkreis das Koppelglied aktivieren oder deaktivieren.
  • Dabei kann die Eingangsschaltung Mittel aufweisen, welche zur Einstellung der Schaltschwelle geeignet sind. Diese Mittel können als programmierbare Mittel ausgestaltet sein.
  • Gemäß einer weiteren bevorzugten Weiterbildung stellt der Auswerteschaltkreis ausgangsseitig einen digitalen Null-Zustand für das Eingangssignal bereit, falls der Transistor das Koppelglied deaktiviert.
  • Falls der Transistor das Koppelglied aktiviert, kann der Auswerteschaltkreis ausgangsseitig einen digitalen Eins-Zustand für das Eingangssignal bereitstellen.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der Strom durch die Eingangsschaltung ausschließlich durch das an dem Signaleingangsschaltkreis anliegende Eingangssignal treibbar.
  • Damit ist durch die Struktur der Eingangsschaltung sichergestellt, dass der Strom durch die Eingangsschaltung lediglich durch das an dem Signaleingangsschaltkreis anliegende Eingangssignal betrieben werden kann.
  • Auch der Einsatz einer anderen Transistortechnologie, beispielsweise der Einsatz eines pnp-Transistors, ist möglich.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Referenzspannungsschaltung dazu eingerichtet, die Schaltschwelle durch ein Einstellen der Referenzspannung einzustellen.
  • Die Spannung zur Einstellung der Schaltschwelle zum sicheren Erkennen des Null-Zustands am Eingang der Eingangsschaltung wird über die Referenz oder Referenzspannungsschaltung eingestellt. Erst, wenn eine Spannung V2 an dem Emitter des npn-Transistors größer gleich einer Spannung von URef - UBE ist, sperrt der Transistor und es kann ein Strom durch den Eingang des Koppelglieds fließen. Die Spannung V2 an dem Emitter ist direkt proportional zum Stromfluss durch den dritten Widerstand R3: V 2 ≥ U Re f − U BE
    Figure imgb0002
     V 2 = R 3 ⋅ I L
    Figure imgb0003
  • Aus obigen Gleichungen (1) und (2) leitet sich die Schaltschwelle für einen Eingangsstrom IL, bis zu dem der Null-Zustand von dem Auswerteschaltkreis interpretiert wird: Null-Zustand: I L ≤ U ref − U BE R 3
    Figure imgb0004
     Eins-Zustand: I L > U Re f − U BE R 3
    Figure imgb0005
  • Erreicht der Spannungsabfall über dem Widerstand R3 den Wert von URef - UBE, sperrt der Transistor und der Eingangsstrom IL kann durch den Eingang des Koppelglieds fließen.
  • Das Auslösen bzw. Erreichen der einstellbaren, für den Strom des Eingangssignals bestimmten Schaltschwelle wird folglich wiederum über den Strom des Eingangssignals bestimmt.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Referenzspannungsschaltung eine Zenerdiode auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist das Koppelglied ein Optokoppler.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist eine mit dem Signaleingangsschaltkreis elektrisch verbundene erste Testschaltung zum Testen der Vergleichsschaltung und des Koppelglieds vorgesehen.
  • Durch die Verwendung der ersten Testschaltung wird es möglich, die Funktion des Vergleichsschaltkreises und die Funktion des Koppelglieds zu prüfen, um eventuelle Bauteilausfälle diagnostizieren zu können. Der Test wird insbesondere als ein dynamischer Test ausgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist eine Begrenzungseinheit zur Begrenzung des Stroms des Eingangssignals zwischen dem Signaleingangsschaltkreis und dem Vergleichsschaltkreis angeordnet.
  • Die Begrenzungseinheit ist beispielsweise eine Strombegrenzungseinheit, welche eine Zenerdiode aufweist. Die Strombegrenzungseinheit ist insbesondere dazu eingerichtet, die Verlustleistung der Eingangsschaltung zu reduzieren. Beispielsweise kann durch die Begrenzungseinheit der Eingangsstrom der Eingangsschaltung ab einer durch die Zenerdiode einstellbaren Spannung begrenzt werden, was zur Reduzierung der Verlustleistung führen kann. Hierdurch wird es ermöglicht, die Eingangsschaltung auch in kleinen Gehäusen einzusetzen.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist eine mit der Referenzspannungsschaltung elektrisch verbundene zweite Testschaltung zum Testen der von der Referenzspannungsschaltung bereitgestellten Referenzspannung vorgesehen.
  • Der Test durch die zweite Testschaltung oder Testeinheit wird vorzugsweise als ein dynamischer Test ausgeführt.
  • Insbesondere ist die zweite Testschaltung zur Erhöhung der Eigendiagnose der Eingangsschaltung eingerichtet, um zu ermöglichen, die die Schaltschwellen bestimmende Referenz zu prüfen.
  • Des Weiteren wird eine Eingangsbaugruppe vorgeschlagen, welche zumindest eine wie oben erläuterte Eingangsschaltung zum sicheren Einlesen eines an der Eingangsbaugruppe anliegenden Eingangssignals aufweist.
  • Gemäß einer bevorzugten Weiterbildung hat die Eingangsbaugruppe eine Mehrzahl von Eingangsschaltungen, eine einzige Referenzspannungsschaltung zum Bereitstellen einer Referenzspannung und eine einzige zweite Testschaltung zum Testen der Referenzspannungsschaltung.
  • Somit genügt insbesondere eine einzige Referenzspannungsschaltung für die Bereitstellung von Referenzspannungen für die Mehrzahl der Eingangsschaltungen. Weiter genügt hierbei eine einzige zweite Testschaltung zum Testen der Referenzspannungsschaltung.
  • Die Erfindung wird nachfolgend anhand der in den schematischen Figuren angegebenen Ausführungsbeispiele näher erläutert. Es zeigen:
    • Figur 1
    ein schematisches Blockschaltbild eines ersten Ausführungsbeispiels einer Eingangsschaltung zum sicheren Einlesen eines anliegenden Eingangssignals;
    Figur 2
    ein schematisches Blockschaltbild eines zweiten Ausführungsbeispiels einer Eingangsschaltung zum sicheren Einlesen eines anliegenden Eingangssignals;
    Figur 3
    ein schematisches Blockschaltbild eines dritten Ausführungsbeispiels einer Eingangsschaltung zum sicheren Einlesen eines anliegenden Eingangssignals;
    Figur 4
    ein schematisches Blockschaltbild eines vierten Ausführungsbeispiels einer Eingangsschaltung zum sicheren Einlesen eines anliegenden Eingangssignals;
    Figur 5
    ein schematisches Blockschaltbild eines Ausführungsbeispiels einer Eingangsbaugruppe mit zwei Eingangsschaltungen; und
    Figur 6
    ein schematisches Ablaufdiagramm eines Ausführungsbeispiels eines Verfahrens zum Betreiben einer Eingangsschaltung zum sicheren Einlesen eines anliegenden Eingangssignals.
  • In allen Figuren sind gleiche bzw. funktionsgleiche Mittel und Einrichtungen - sofern nichts anderes angegeben - mit denselben Bezugszeichen versehen.
  • In Figur 1 ist ein schematisches Blockschaltbild eines ersten Ausführungsbeispiels einer Eingangsschaltung 100 zum Einlesen eines anliegenden Eingangssignals dargestellt.
  • Die Eingangsschaltung 100 hat einen Signaleingangsschaltkreis 110, einen Auswerteschaltkreis 120, einen Vergleichsschaltkreis 130, eine Referenzspannungsschaltung 140 und ein Koppelglied IC1.
  • Der Signaleingangsschaltkreis 110 hat einen einkanaligen Peripherieanschluss zum Anschließen zumindest eines Signalgebers zum Bereitstellen des Eingangssignals INO. Dabei weist der Signaleingangsschaltkreis 110 einen ersten Widerstand R1 auf.
  • Das Koppelglied IC1 koppelt den Signaleingangsschaltkreis 110 mit dem Auswerteschaltkreis 120. Das Koppelglied IC1 ist beispielsweise als ein Opto-Koppler ausgebildet.
  • Mit dem Signaleingangsschaltkreis 110 ist die Referenzspannungsschaltung 140 zum Bereitstellen einer Referenzspannung URef elektrisch verbunden. Die Referenzspannungsschaltung 140 ist beispielsweise durch eine Zenerdiode ausgebildet.
  • Der Vergleichsschaltkreis 130 ist zwischen dem Signaleingangsschaltkreis 110 und dem Koppelglied IC1 gekoppelt. Der Vergleichsschaltkreis 130 kann das Koppelglied IC1 in Abhängigkeit des Stroms des an dem Signaleingangsschaltkreis 110 anliegenden Eingangssignals INO und der bereitgestellten Referenzspannung URef aktivieren und deaktivieren. Dabei vergleicht der Vergleichsschaltkreis 130 die Referenzspannung URef mit einer zu dem Strom des Eingangssignals INO proportionalen Spannung, um die Entscheidung hinsichtlich des Aktivierens oder Deaktivierens des Koppelglieds IC1 zu treffen.
  • Der Vergleichsschaltkreis 130 hat insbesondere einen npn-Transistor mit einer für den Strom des Eingangssignals INO bestimmten, einstellbaren Schaltschwelle. Das Auslösen bzw. Erreichen der einstellbaren Schaltschwelle wird über den Strom des Eingangssignals bestimmt. Der npn-Transistor 130 aktiviert das Koppelglied IC1, wenn der Strom des Eingangssignals INO größer als die Schaltschwelle ist. Dahingegen deaktiviert der npn-Transistor 130 das Koppelglied IC1, wenn der Strom des Eingangssignals INO kleiner als die Schaltschwelle ist. Die Schaltschwelle ist bestimmt durch 1 R 3 U Re f − U BE ,
    Figure imgb0006
     wobei R3 den dritten Widerstand, URef die Referenzspannung und UBE die Basis-Emitter-Spannung des npn-Transistors 130 bezeichnen.
  • Des Weiteren ist die Struktur der Eingangsschaltung 100 gemäß Figur 1 derart ausgestaltet, dass der Strom durch die Eingangsschaltung 100 lediglich durch das Eingangssignal INO getrieben werden kann.
  • Die Figur 2 zeigt ein schematisches Blockschaltbild eines zweiten Ausführungsbeispiels einer Eingangsschaltung 100 zum sicheren Einlesen eines anliegenden Eingangssignals INO.
  • Das zweite Ausführungsbeispiel der Figur 2 sowie die weiteren Ausführungsbeispiele der Figuren 3 und 4 basieren auf dem ersten Ausführungsbeispiel der Figur 1 und weisen alle Merkmale des ersten Ausführungsbeispiels auf. Zur Vermeidung von Wiederholungen werden die Übereinstimmungsmerkmale mit Bezug auf die Figuren 2, 3 und 4 nicht erneut erläutert.
  • Die Eingangsschaltung 100 der Figur 2 weist gegenüber der Eingangsschaltung 100 der Figur 1 zusätzlich eine erste Testschaltung 150 zum Testen der Vergleichsschaltkreis 130 und des Koppelglieds IC1 auf. Die erste Testschaltung 150 ist mit dem Signaleingangsschaltkreis 110 elektrisch verbunden. Die erste Testschaltung 150 weist ein zweites Koppelglied IC2 sowie einen Widerstand R12 auf.
  • Insbesondere ist die erste Testschaltung 150 dazu eingerichtet, eventuelle Bauteilausfälle des Vergleichsschaltkreises 130 und des Koppelglieds IC1 zu prüfen.
  • Dazu wird das Signal /Test_INO, welches im normalen Betriebsfall gesetzt ist, kurzzeitig abgeschaltet. Dies führt dazu, dass der Transistor 130 den Stromfluss übernimmt. Dadurch kann kein Strom durch das Koppelglied IC1 mehr getrieben werden. Die erzwungene testweise Änderung des Signals INO_Logik am Ausgang der Auswerteschaltkreis 120 kann von einer nachgeschalteten Logikeinheit ausgewertet werden.
  • In der Figur 3 ist ein schematisches Blockschaltbild eines dritten Ausführungsbeispiels einer Eingangsschaltung 100 zum sicheren Einlesen eines anliegenden Eingangssignals INO abgebildet. Das dritte Ausführungsbeispiel der Eingangsschaltung 100 gemäß Figur 3 hat zusätzlich zu dem ersten Ausführungsbeispiel der Figur 1 eine Begrenzungseinheit 160 zur Begrenzung des Stroms des Eingangssignals INO. Die Begrenzungseinheit 160 ist zwischen dem Signaleingangsschaltkreis 110 und dem Vergleichsschaltkreis 130 gekoppelt. Durch die Begrenzungseinheit 160 oder Strombegrenzungseinheit wird der Eingangsstrom der Eingangsschaltung 100 ab einer durch die Zenerdiode V4 der Begrenzungseinheit 160 einstellbaren Spannung begrenzt. Dies führt zur Reduzierung der Verlustleistung.
  • In Figur 4 ist ein schematisches Blockschaltbild eines vierten Ausführungsbeispiels einer Eingangsschaltung 100 zum sicheren Einlesen eines anliegenden Eingangssignals dargestellt. Das vierte Ausführungsbeispiel der Eingangsschaltung 100 ist gegenüber dem ersten Ausführungsbeispiel der Figur 1 dahingehend erweitert, dass eine zweite Testschaltung 170 vorgesehen ist. Die zweite Testschaltung 170 ist mit dem Referenzspannungsschaltkreis 140 elektrisch verbunden und zum Testen der von der Referenzspannungsschaltung 140 bereitgestellten Referenzspannung URef eingerichtet. Mit der zweiten Testschaltung 170 ist es möglich, die schaltschwellenbestimmende Referenz zu prüfen. Dazu wird aus einer vorgestalteten Logikeinheit das Signal Test_Ref gesetzt, wodurch die Spannung der Referenzspannungsschaltung 140 auf einen Komparator der zweiten Testschaltung 170 geschaltet wird, in welchem diese mit einer weiteren Referenzspannung verglichen wird. Das Ergebnis dieses Vergleichs wird über ein weiteres Koppelglied IC21 der Logikeinheit übermittelt und von dieser ausgewertet. Das weitere Koppelglied IC21 kann als Opto-Koppler ausgebildet sein.
  • In der Figur 5 ist ein schematisches Blockschaltbild einer Eingangsbaugruppe 500 mit zwei Eingangsschaltungen 101, 102 dargestellt. Gemäß der Ausgestaltung der Figur 5 hat die Eingangsbaugruppe 500 eine erste Eingangsschaltung 101 und eine zweite Eingangsschaltung 102. Die Eingangsbaugruppe kann auch mehr als zwei Eingangsschaltungen haben.
  • Die erste Eingangsschaltung 101 und die zweite Eingangsschaltung 102 sind mit einer einzigen Referenzspannungsschaltung 140 gekoppelt. Diese einzige Referenzspannungsschaltung stellt eine Referenzspannung für die erste Eingangsschaltung 101 und für die zweite Eingangsschaltung 102 bereit. Zum Testen der einen Referenzspannungsschaltung 140 ist eine einzige zweite Testschaltung 170 vorgesehen.
  • In Figur 6 ist ein schematisches Ablaufdiagramm eines Ausführungsbeispiels eines Verfahrens zum Betreiben einer Eingangsschaltung zum sicheren Einlesen eines anliegenden Eingangssignals dargestellt. Beispiele für eine solche Eingangsschaltung sind in den Fig. 1 bis 4 dargestellt.
  • Insbesondere hat die Eingangsschaltung einen Signaleingangsschaltkreis mit einem einkanaligen Peripherieanschluss zum Anschließen zumindest eines Signalgebers zum Bereitstellen des Eingangssignals und einen mit dem Signaleingangsschaltkreis über ein Koppelglied koppelbaren Auswerteschaltkreis.
  • In Schritt 601 wird eine Referenzspannung bereitgestellt.
  • In Schritt 602 wird das Koppelglied in Abhängigkeit des Stroms des an dem Signaleingangsschaltkreis anliegenden Eingangssignals und der bereitgestellten Referenzspannung aktiviert oder deaktiviert.
  • Obwohl die vorliegende Erfindung vorstehend anhand der bevorzugten Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere können die Ausführungsbeispiele der Figuren 2, 3 und 4 zur Bildung zumindest eines weiteren Ausführungsbeispiels beliebig kombiniert werden.
    • BEZUGSZEICHENLISTE
    • 100 Eingangsschaltung
    • 101 Eingangsschaltung
    • 102 Eingangsschaltung
    • 110 Signaleingangsschaltkreis
    • 120 Auswerteschaltkreis
    • 130 Vergleichsschaltkreis
    • 140 Referenzspannungsschaltung
    • 150 erste Testschaltung
    • 160 Begrenzungseinheit
    • 170 zweite Testschaltung
    • 500 Eingangsbaugruppe
    • 601 Verfahrensschritt
    • 602 Verfahrensschritt
    • IC1 Koppelglied
    • IC2 Koppelglied
    • IC20 Koppelglied
    • IC21 Koppelglied
    • INO Eingangssignal
    • INO_Logik Ausgangssignal
    • R1 Widerstand
    • R2 Widerstand
    • R3 Widerstand
    • R4 Widerstand
    • R10 Widerstand
    • R12 Widerstand
    • R20 Widerstand
    • R21 Widerstand
    • R22 Widerstand
    • R23 Widerstand
    • R24 Widerstand
    • R25 Widerstand
    • GNDL Masse
    • Test_Ref Testsignal zum Testen der Referenzspannung
    • Test_Ref_Logik Ausgangssignal zum Testen der Referenzspannung
    • URef Referenzspannung

Claims (13)

  1. Eingangsschaltung (100) für eine Eingangsbaugruppe zum sicheren Einlesen eines an der Eingangsbaugruppe anliegenden Eingangssignals (INO), mit:
    einem Signaleingangsschaltkreis (110) mit einem einkanaligen Peripherieanschluss zum Anschließen zumindest eines Signalgebers zum Bereitstellen des Eingangssignals (INO),
    einem mit dem Signaleingangsschaltkreis (110) über ein Koppelglied (IC1) koppelbaren Auswerteschaltkreis (120),
    einer mit dem Signaleingangsschaltkreis (110) elektrisch verbundenen Referenzspannungsschaltung (140) zum Bereitstellen einer Referenzspannung (URef) und
    einem zwischen dem Signaleingangsschaltkreis (110) und dem Koppelglied (IC1) gekoppelten Vergleichsschaltkreis (130) zum Aktivieren und Deaktivieren des Koppelglieds (IC1) in Abhängigkeit des Stroms des an dem Signaleingangsschaltkreis (110) anliegenden Eingangssignals (INO) und der bereitgestellten Referenzspannung (URef), wobei der Vergleichsschaltkreis (130) einen npn-Transistor mit einer für den Strom des Eingangssignals (INO) bestimmten, einstellbaren Schaltschwelle aufweist, wobei der npn-Transistor das Koppelglied (IC1) aktiviert, falls der Strom des Eingangssignals (INO) größer als die Schaltschwelle ist und der npn-Transistor das Koppelglied (IC1) deaktiviert, falls der Strom des Eingangssignals (INO) kleiner als die Schaltschwelle ist und wobei
    der Vergleichsschaltkreis (130) einen zwischen der Basis des npn-Transistors und einem ersten Widerstand (R1) des Signaleingangsschaltkreises (110) gekoppelten zweiten Widerstand (R2) aufweist und, dass der Vergleichsschaltkreis (130) einen zwischen dem Emitter des npn-Transistors und Masse gekoppelten dritten Widerstand (R3) aufweist,
    so dass die Schaltschwelle gleich 1 R 3 U Re f − U BE
    Figure imgb0007
     ist, wobei R3 den dritten Widerstand, URef die Referenzspannung und UBE die Basis-Emitter-Spannung des npn-Transistors bezeichnen.
  2. Eingangsschaltung (100) nach Anspruch 1,
    dadurch gekennzeichnet,
    dass der Vergleichsschaltkreis (130) dazu eingerichtet ist, die bereitgestellte Referenzspannung (URef) mit einer zu dem Strom des Eingangssignals (INO) proportionalen Spannung zum Aktivieren und Deaktivieren des Koppelglieds (IC1) zu vergleichen.
  3. Eingangsschaltung (100) nach Anspruch 1 oder 2,
    dadurch gekennzeichnet,
    dass der Auswerteschaltkreis (120) ausgangsseitig einen digitalen Null-Zustand für das Eingangssignal (INO) bereitstellt, falls der npn-Transistor das Koppelglied (IC1) deaktiviert.
  4. Eingangsschaltung (100) nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet,
    dass der Strom durch die Eingangsschaltung (100) ausschließlich durch das an dem Signaleingangsschaltkreis (110) anliegende Eingangssignal (INO) treibbar ist.
  5. Eingangsschaltung (100) nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet,
    dass die Referenzspannungsschaltung (140) dazu eingerichtet ist, die Schaltschwelle durch ein Einstellen der Referenzspannung einzustellen.
  6. Eingangsschaltung (100) nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet,
    dass die Referenzspannungsschaltung (140) eine Zenerdiode aufweist.
  7. Eingangsschaltung (100) nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet,
    dass das Koppelglied (IC1) ein Optokoppler ist.
  8. Eingangsschaltung (100) nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet,
    dass eine mit dem Signaleingangsschaltkreis (110) elektrisch verbundene erste Testschaltung (150) zum Testen des Vergleichsschaltkreises (130) und des Koppelglieds (IC1) vorgesehen ist.
  9. Eingangsschaltung (100) nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet,
    dass eine Begrenzungseinheit (160) zur Begrenzung des Stroms des Eingangssignals (INO) zwischen dem Signaleingangsschaltkreis (110) und dem Vergleichsschaltkreis (130) angeordnet ist.
  10. Eingangsschaltung (100) nach einem der vorstehenden Ansprüche,
    dadurch gekennzeichnet,
    dass eine mit der Referenzspannungsschaltung (140) elektrisch verbundene zweite Testschaltung (170) zum Testen der von der Referenzspannungsschaltung (140) bereitgestellten Referenzspannung (URef) vorgesehen ist.
  11. Eingangsbaugruppe (500), mit:
    zumindest einer Eingangsschaltung (100, 101, 102) zum sicheren Einlesen eines an der Eingangsbaugruppe anliegenden Eingangssignals nach einem der vorstehenden Ansprüche.
  12. Eingangsbaugruppe (500) nach Anspruch 11,
    dadurch gekennzeichnet,
    dass eine Mehrzahl von Eingangsschaltungen (100, 101, 102) nach einem der Ansprüche 1 bis 11, eine einzige Referenzspannungsschaltung (140) zum Bereitstellen einer Referenzspannung (URef) und eine einzige zweite Testschaltung (170) zum Testen der Referenzspannungsschaltung (140) vorgesehen sind.
  13. Verfahren zum Betreiben einer Eingangsschaltung (100) für eine Eingangsbaugruppe zum sicheren Einlesen eines an der Eingangsbaugruppe anliegenden Eingangssignals (INO), wobei die Eingangsschaltung (100) einen Signaleingangsschaltkreis (110) mit einem einkanaligen Peripherieanschluss zum Anschließen zumindest eines Signalgebers zum Bereitstellen des Eingangssignals (INO) und einen mit dem Signaleingangsschaltkreis (110) über ein Koppelglied (IC1) koppelbaren Auswerteschaltkreis (120) aufweist,
    und wobei die Eingangsschaltung (100) einen Vergleichsschaltkreis (130) aufweist, mit einem npn-Transistor mit einer für den Strom des Eingangssignals (INO) bestimmten, einstellbaren Schaltschwelle, mit einem zwischen der Basis des npn-Transistors und einem ersten Widerstand (R1) des Signaleingangsschaltkreises (110) gekoppelten zweiten Widerstand (R2) und mit einem zwischen dem Emitter des npn-Transistors und Masse gekoppelten dritten Widerstand (R3),
    mit den Schritten:
    Bereitstellen (601) einer Referenzspannung (URef) in einer Referenzspannungsschaltung (140), die mit dem Signaleingangsschaltkreis (110) elektrisch verbunden ist, und
    Aktivieren und Deaktivieren (602) des Koppelglieds (IC1) in Abhängigkeit des Stroms des an dem Signaleingangsschaltkreis (110) anliegenden Eingangssignals (INO) und der bereitgestellten Referenzspannung (URef), so dass die Schaltschwelle gleich 1 R 3 U Re f − U BE
    Figure imgb0008
     wird und der npn-Transistor das Koppelglied (IC1) aktiviert, falls der Strom des Eingangssignals (INO) größer als die Schaltschwelle ist und der npn-Transistor das Koppelglied (IC1) deaktiviert, falls der Strom des Eingangssignals (INO) kleiner als die Schaltschwelle ist, wobei R3 den dritten Widerstand, URef die Referenzspannung und UBE die Basis-Emitter-Spannung des npn-Transistors bezeichnen.
EP12002230.6A 2011-03-29 2012-03-28 Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung Active EP2506436B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011015498A DE102011015498B4 (de) 2011-03-29 2011-03-29 Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung

Publications (3)

Publication Number Publication Date
EP2506436A2 EP2506436A2 (de) 2012-10-03
EP2506436A3 EP2506436A3 (de) 2013-05-22
EP2506436B1 true EP2506436B1 (de) 2018-04-18

Family

ID=46000615

Family Applications (1)

Application Number Title Priority Date Filing Date
EP12002230.6A Active EP2506436B1 (de) 2011-03-29 2012-03-28 Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung

Country Status (2)

Country Link
EP (1) EP2506436B1 (de)
DE (1) DE102011015498B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2770637B1 (de) * 2013-02-22 2015-08-19 Siemens Aktiengesellschaft Optokoppleranordnung und Ein- und/oder Ausgabebaugruppe
DE102013106739A1 (de) 2013-06-27 2014-12-31 Pilz Gmbh & Co. Kg Sicherheitsschaltvorrichtung mit fehlersicheren Eingängen
CN104716950B (zh) * 2015-03-02 2018-05-22 苏州市职业大学 一种多功能信号输入隔离电路
DE102017131200B4 (de) * 2017-12-22 2019-09-05 Pilz Gmbh & Co. Kg Digitale Eingangsschaltung zum Empfangen digitaler Eingangssignale eines Signalgebers
DE102019114460A1 (de) * 2019-05-29 2020-12-03 Pilz Gmbh & Co. Kg Digitale Eingangsschaltung zum Empfangen digitaler Eingangssignale zumindest eines Signalgebers
FR3103914A1 (fr) * 2019-11-28 2021-06-04 Schneider Electric Industries Sas Dispositif de commande sécurisée, contacteur comportant un tel dispositif et procédé de traitement sécurisé d’un signal de commande
DE102020203653A1 (de) 2020-03-20 2021-09-23 Festo Se & Co. Kg Eingangsvorrichtung, Steuerungsgerät und Verfahren zum Betrieb einer Eingangsvorrichtung
CN112311382B (zh) * 2020-10-24 2024-08-16 浙江华博文化科技股份有限公司 一种多导信号耦合器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788458A (en) * 1987-07-15 1988-11-29 Rockwell International Corporation Two wire interface circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185725A (en) * 1981-05-12 1982-11-16 Fuji Electric Co Ltd Signal input circuit
US5068545A (en) * 1989-04-20 1991-11-26 Elsag International B.V. Digital/frequency input for industrial control applications
JPH03217904A (ja) * 1990-01-23 1991-09-25 Toshiba Mach Co Ltd 入力モジュール
DE19906932B4 (de) * 1999-02-19 2010-04-22 Abb Ag Binäreingabegerät
DE102006030114B4 (de) 2006-06-28 2010-09-09 Phoenix Contact Gmbh & Co. Kg Sichere Eingangsschaltung mit einkanaligem Peripherieanschluss für den Eingang eines Busteilnehmers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788458A (en) * 1987-07-15 1988-11-29 Rockwell International Corporation Two wire interface circuit

Also Published As

Publication number Publication date
EP2506436A3 (de) 2013-05-22
DE102011015498B4 (de) 2012-10-25
DE102011015498A1 (de) 2012-10-04
EP2506436A2 (de) 2012-10-03

Similar Documents

Publication Publication Date Title
DE102011015498B4 (de) Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung
DE102019121794A1 (de) Intelligenter elektronischer schalter
DE102007008097B4 (de) Lastabnormitäts-Detektionssystem und -verfahren
WO2014009207A1 (de) Vorrichtung zur diagnose einer schaltungsanordnung
WO2005062012A1 (de) Messeinrichtung, insbesondere temperaturmessumformer
DE102020131060A1 (de) Intelligenter elektronischer schalter
EP1873915B1 (de) Sichere Eingangsschaltung mit einkanaligem Peripherieanschluss für den Eingang eines Busteilnehmers
DE4307794C2 (de) Einrichtung zur Überwachung symmetrischer Zweidraht-Busleitungen und -Busschnittstellen
DE102016116426B4 (de) Verfahren zum Verarbeiten eines Single-Edge-Nibble-Transmission-Signals, Datenempfangsvorrichtung und Datenübertragungseinrichtung
DE112012006739T5 (de) Ein-/Ausgangs-Multiplex-Port und Steuergerät
DE102014219130B4 (de) Diagnoseschaltung und Verfahren zum Betreiben einer Diagnoseschaltung
WO2009097922A1 (de) Verfahren zur überwachung von wenigstens einer glühstiftkerze eines brennkraftmotors und vorrichtung hierzu
WO2017076572A1 (de) Bussystem und verfahren zur diagnose eines kurzschlusses
DE10127054A1 (de) Verfahren zur Überwachung einer Spannungsversorgung eines Steuergeräts in einem Kraftfahrzeug
DE102005016291A1 (de) Differenzverstärkerschaltung
DE102018206804A1 (de) Erkennung von Unterbrechungen eines Stromkreises
EP2713680B1 (de) Verfahren zur Ermittlung der Verfügbarkeit einer Busleitung und Kommunikationssteuereinheit
EP3665869A1 (de) Sende-/empfangseinrichtung für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen
DE102020112985A1 (de) IO-Link-Adapter
DE102007036680B4 (de) Schaltungsvorrichtung zur Erkennung einer unterbrochenen Masseleitung
DE10111468B4 (de) Verfahren und Vorrichtung zur Ermittlung von Eigenschaften gesteckter Module
EP1285489A2 (de) Schaltungsanordnung mit einem leistungsschalter
DE102008018842B4 (de) Verfahren und Schnittstelle zur Kommunikation eines Steuergeräts über eine bidirektionale Leitung
WO2005101345A1 (de) Digitaler messumformer mit stromsignal
DE102025128618A1 (de) Versorgung von elektrischen Verbrauchern in einem Fahrzeug mit elektrischer Energie und Schutz der Verbraucher und/oder ihres Versorgungsleitungsnetzwerks vor Überlast

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120405

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RIC1 Information provided on ipc code assigned before grant

Ipc: H03K 19/0175 20060101AFI20130417BHEP

17Q First examination report despatched

Effective date: 20131031

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20171120

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502012012533

Country of ref document: DE

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 991496

Country of ref document: AT

Kind code of ref document: T

Effective date: 20180515

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20180418

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180718

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180718

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180719

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180820

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502012012533

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

26N No opposition filed

Effective date: 20190121

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20190328

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190328

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20190331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190331

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190328

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190328

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180818

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20120328

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 20220318

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180418

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230424

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 991496

Country of ref document: AT

Kind code of ref document: T

Effective date: 20230328

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20230328

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20250528

Year of fee payment: 14

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20260320

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20260323

Year of fee payment: 15