EP2198452A1 - Method for packing semiconductor components, and product produced according to the method - Google Patents

Method for packing semiconductor components, and product produced according to the method

Info

Publication number
EP2198452A1
EP2198452A1 EP08801447A EP08801447A EP2198452A1 EP 2198452 A1 EP2198452 A1 EP 2198452A1 EP 08801447 A EP08801447 A EP 08801447A EP 08801447 A EP08801447 A EP 08801447A EP 2198452 A1 EP2198452 A1 EP 2198452A1
Authority
EP
European Patent Office
Prior art keywords
wafer
trenches
intermediate product
wafers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08801447A
Other languages
German (de)
French (fr)
Inventor
Jürgen LEIB
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott AG filed Critical Schott AG
Publication of EP2198452A1 publication Critical patent/EP2198452A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Definitions

  • the invention relates generally to the packaging of semiconductor devices, in particular the packaging of semiconductor devices at the wafer level.
  • the packaging of semiconductor devices is widely performed at the wafer level. This means that a plurality of semiconductor elements are still combined in a wafer composite, while a complete or at least partial packaging or encapsulation is performed. After this
  • plastics are also used in the encapsulation.
  • a plastic adhesive may be used to bond a semiconductor wafer to the semiconductor devices with a cap or carrier wafer covering and encapsulating the active side of the devices.
  • a plurality of semiconductor wafers may be stacked with semiconductor circuits having adhesive layers stacked to realize three-dimensional or multi-layer integrated circuits.
  • the adhesive layer is exposed laterally.
  • organic plastics have the property of being substantially more permeable to gases and moisture than the inorganic materials otherwise used in manufacturing.
  • moisture can penetrate along the adhesive layer between the cover substrate and the semiconductor components over time, which impairs the properties of the semiconductor component.
  • the mechanical properties of the composite, in particular the adhesive force of the adhesive layer can be adversely affected by penetrating substances.
  • the adhesive used can swell by penetrating moisture.
  • cavities are used in the packaging of components, which surround the electronic semiconductor circuits. Such cavities can serve, for example, for the mechanical decoupling of the cover substrate and the circuit, thus improving the mechanical protection of the circuits.
  • a protective gas may be included.
  • permeable bonding for example, not only moisture can penetrate into the cavity here, but it is also possible for the trapped gas to escape outward along the bond over time. If moisture penetrates into the cavity, it can condense there and the
  • Impair performance and / or function of the component may be degraded or the resonance frequency of gyroscopes may be affected.
  • penetrating moisture can also lead to corrosion or unwanted other reactions.
  • the invention is therefore an object of the invention to improve the packaging of semiconductor devices at the wafer level. This task is already in the highest surprisingly simple manner solved by the subject matter of the independent claims. Advantageous embodiments and further developments of the invention are specified in the dependent claims.
  • the invention provides a method of packaging semiconductor devices in which a first wafer having a first side is bonded to at least one other wafer, at least one of the wafers having a plurality of semiconductor circuits, and wherein the first side opposite second side of the first wafer trenches are inserted, which separate the first wafer into a plurality of parts, which are separated by the trenches, but mechanically connected to each other via the at least one further wafer, and wherein the connection region between the first and at least one other Wafer is exposed laterally in the trenches, wherein on the areas of the trenches in which the connection area is exposed, a coating is applied, which covers the connection area.
  • a corresponding intermediate product for the production of packaged semiconductor devices in which a first wafer with a first side is connected to at least one further wafer at a connection region, wherein at least one of the wafer has a plurality of semiconductor circuits, and wherein trenches are interposed in the first side opposite the first side of the first wafer, which divide the first wafer into a plurality of parts separated by the trenches but mechanically connected to each other via the at least one further wafer, and wherein the connection region laterally exposed in the trenches between the first and second wafers is, wherein on the areas of the trenches, in which the connection region is exposed, a coating is arranged, which covers the connection region.
  • the first side of the first wafer is particularly preferably the active side of a semiconductor wafer with semiconductor circuits, ie the side of the wafer on which the circuits of the components are located.
  • the trenches are inserted after
  • first wafer on a further substrate, then insert the trenches and then connect the parts of the first wafer, which are connected to one another via the further wafer but are separated by trenches, preferably by means of a connecting layer.
  • the further wafer may be part of the wafer composite, from which the components are separated out.
  • this additional wafer can also serve as a transfer base, which is removed again after the first wafer has been secured, or the parts produced therefrom on the second wafer.
  • the coating is most preferably selective in the trenches, leaving other portions of the second side of the first wafer exposed accordingly, and covering the laterally exposed connection area.
  • a material for connecting the two wafers is used, so that a Connecting layer forms.
  • the invention can also be applied to a direct connection of the two wafers.
  • wafers can be made by anodic bonding or a direct connection by pressing on activated surfaces. In these cases, although no pronounced connection layer is formed, it may happen that even with a direct connection this is not hermetic, so that, for example, moisture can penetrate between the wafers.
  • a bonding layer is in particular a plastic layer, or an organic adhesive or an adhesive layer into consideration. It has been found, however, that the invention also has particular advantages for a connection by means of a sol-gel layer.
  • Sol-gel layers already have a very low permeability, but these layers can swell under the action of moisture or attacked by the action of bases.
  • inorganic porous bonding layers which can also be produced in particular by means of a sol-gel process, can have a high permeability.
  • Such connection layers which can be used, for example, for thermal decoupling of the connected substrates, can also be sealed in accordance with the invention and thus the semiconductor circuits can be better protected.
  • a connection of the wafer by means of alloy solders is possible.
  • a coating according to the invention in the trench can, among other things, protect against corrosion.
  • wafers are packaged which have microelectromechanical components.
  • the trenches are, in particular, linear depressions along which the elements can later be separated from the composite with the at least one further wafer by separation along the trenches.
  • the trenches accordingly run along the intended separation areas, which are also known as "dicing streets" in the field of semiconductor manufacturing.
  • Semiconductor components which can be produced by means of separation by means of separation along the trenches of the intermediate product according to the invention are accordingly characterized by a layer on the sides of the semiconductor substrate with the circuits which define the connection region at the transition between the semiconductor substrate
  • Cover substrate and the semiconductor substrate covers.
  • the covering can be done with an inorganic coating.
  • Such layers generally have a particularly low permeability.
  • organic materials in particular polymers, can also be used.
  • a development of the invention therefore provides that the covering of the laterally exposed connection region comprises the application of an organic coating, in particular a polymer layer.
  • an adhesive layer can be covered as a tie layer with another polymer laterally in the trenches to increase the durability of the components.
  • epoxy resin becomes
  • connection of substrates used for packaging of components Although this plastic has a very high adhesive force, it is to some extent hygroscopic and can swell under the influence of moisture. This can be accompanied, among other things reduce the adhesive force.
  • another polymer preferably selectively over the exposed or exposed joint, can be applied to prevent or at least slow down the ingress of moisture.
  • Suitable polymers with good barrier action for use according to the invention as covering of the exposed or exposed compound layer include BCB (Bisbenzozykloten) or PI (polyimide). Furthermore, it is also possible to use plastics which are available in vacuum
  • a cover can be made with parylene or a fluorinated coating
  • Hydrocarbons such as PTFE (polytetrafluoroethylene) contains. Coatings with fluorinated hydrocarbons can be prepared, for example, in chemical vapor deposition from a SF ⁇ -containing plasma.
  • the first wafer is thinned on the second side after bonding, such as, for example, bonding to the at least one further wafer.
  • the additional wafer in this case not only serves for packaging, but at the same time as a carrier for the first wafer.
  • the composite of the first with the at least one second wafer provides sufficient mechanical stability for the thinning.
  • the application of the coating which laterally covers the connection region in the trenches, takes place after thinning out.
  • the insertion of the trenches can also be particularly preferred after thinning out. In this way, the depth of the trenches when inserting can be reduced accordingly.
  • a dielectric layer is deposited to laterally cover the interconnect area, such as the adhesive layer.
  • a glass layer can be vapor-deposited for this purpose.
  • Adhesive layer can be used in general borosilicate glasses, in particular glasses, which have the following composition ranges in weight percent:
  • Preferred vapor-deposited glasses from these groups are glasses from Schott with the following composition in percent by weight:
  • a dielectric layer on the trenches by means of chemical vapor deposition, preferably by means of plasma-assisted, in particular plasma pulse-induced, chemical vapor deposition.
  • a silicon oxide layers can be deposited by igniting a plasma over the surface to be coated in a gas atmosphere with a silicon compound.
  • Suitable silicon compounds for example are Hexamethyldisiloxane (HMDSO), tetraethoxysilane (TEOS), silane or silicon chloride.
  • HMDSO Hexamethyldisiloxane
  • TEOS tetraethoxysilane
  • silane or silicon chloride silicon chloride.
  • the deposition of nitrides is also possible by means of plasma-assisted chemical vapor deposition for covering.
  • a metal layer for covering the connection region is applied to the trenches.
  • the number of necessary process steps can be advantageously reduced if the application of the inorganic coating is carried out together with the deposition of another functional coating, or if a functional coating is simultaneously used as a side cover for the connection area in the trenches.
  • a metal layer to cover simultaneously a metallization for the production of electrical contacts of the components take place.
  • a dielectric layer for example a glass layer
  • this step can simultaneously serve to deposit an electrical insulation layer on the second side. This insulation layer can serve, for example, for the insulation of electrical contacts or lines.
  • the insulating layer can be applied to an electrically conductive structure or the electrically conductive structure to the insulating layer.
  • a passivation layer can be deposited.
  • the cover corresponds in its construction accordingly with the simultaneously deposited further functional layer.
  • This may relate to the chemical composition of the layer as well as its morphology. Accordingly, a metal layer for lateral coverage of the connection region in its construction coincides with the application of metallized regions for the production of electrical contacts of the circuits of
  • a dielectric layer for lateral covering of the connection region in the trenches is applied simultaneously with an insulation layer, then this corresponds in its construction to an insulation layer arranged on the second side of the first wafer for the insulation of electrical contacts.
  • a layer be it a metal layer or a dielectric layer
  • the layer thickness naturally depends on the angle of the vapor deposition source to the coated surface.
  • a bonding layer such as in particular an adhesive layer in the inserted trenches, preferably in the bottom region at least partially before the application of the coating removed, so that the connecting layer in the bottom region of the inserted trenches at least partially missing. This allows lateral coverage of the junction between the two bonded substrates. Otherwise, after the separation of the composite again the connecting layer would be exposed laterally.
  • connection layer laterally in the trenches is to apply the connection layer laterally structured, with the exception of regions in which the trenches are inserted.
  • the bonding layer such as preferably an adhesive layer, is absent, at least partially, from the outset within the areas into which the trenches are inserted.
  • the invention is particularly suitable in connection with a back-side contacting of the semiconductor elements.
  • electrical contacts for connecting the semiconductor elements on the back, or second side of the wafer substrate are generated, which are connected to electrical connection contacts on the first side.
  • it is provided to insert conductive vias or conductive channels through the substrate of the first wafer in the first wafer, which run transversely to the connected side of the wafer, in particular perpendicular to the connected side of the wafer.
  • holes are preferably inserted into the substrate of the first wafer, into which a conductive material is then introduced for producing a conductive connection to a contact on the opposite side.
  • a suitable etching method can be used to insert the holes and / or trenches, with both plasma etching and etching by means of a suitable etching solution being considered.
  • mechanical removal methods such as grinding in question.
  • the insertion of trenches by local material removal by means of intense laser radiation is possible. Such a laser ablation can in particular be a laser evaporation of the substrate material.
  • the insertion of the trenches can be particularly advantageous in that the trenches have sloping side walls.
  • Such a cross-sectional shape for example with a trapezoidal cross-section, is favorable in order, for example, to subsequently apply coatings, in particular the lateral covering of the adhesive layer. The same applies accordingly for the holes for contacting the circuits.
  • Coatings with directional deposition such as vapor deposition or sputtering, are easier to manufacture on the sloping walls because shadowing of the sidewalls of the trenches and / or holes with respect to the coating source is thus avoided.
  • the trenches and / or holes are inserted from the second side of the substrate of the first wafer, in particular into an already thinned substrate.
  • the holes are inserted from the second side of the substrate, that the holes directly encounter terminal contacts on the first side of the first wafer or of the substrate of this wafer, so that the electrical Terminal contacts form the bottom of the holes or at least a bottom portion.
  • the invention is particularly suitable for the packaging of optoelectronic devices.
  • it is furthermore expedient for one of the wafers, preferably the second wafer, to comprise a glass wafer.
  • the second wafer or another wafer directly or indirectly connected to it additionally serves beside it
  • Property as encapsulation and eventual stabilization also generally as a window for the entry or exit for light to be detected or emitted.
  • the invention is based on the idea of undesirable
  • Gas-permeable compounds can be used in a continuation of the basic idea but also during part of the process steps for the packaging of
  • Semiconductor devices on the wafer level may well be desirable.
  • This relates in particular to the packaging of semiconductor wafers, wherein the wafer composite has cavities.
  • a gas-permeable compound is kept open during some process steps and then closed by means of a coating, in particular by selective application of coating material, to hermetically seal the cavity.
  • a further aspect of the invention therefore also provides a method for packaging components at the wafer level, in particular according to the above-described method, in which a first wafer is connected to a second wafer, wherein at least one of the wafers Variety of electronic, optoelectronic and / or microelectromechanical components, wherein in the connection of the two wafers cavities are created, which surround the components at least partially, and wherein the cavities communicate via gas-conducting channels with the environment and closed the gas-conducting channels by applying a coating become.
  • an intermediate product for the production of packaged semiconductor devices in which a first wafer is connected to a second wafer, wherein at least one of the wafer has a plurality of electronic, optoelectronic and / or microelectromechanical components, wherein in the connection of the two wafers Cavities are created, which surround the components at least partially, and wherein emanate from the cavities gas-conducting channels, which are closed by an applied coating to the environment.
  • This intermediate product may furthermore advantageously also have the characteristics of the above-described intermediates with covered connection region.
  • This embodiment of the invention makes it possible, for example, on the already connected wafers
  • a first wafer is connected to a first side with at least one other wafer, wherein at least one of the wafer which has a plurality of active elements, in particular semiconductor circuits, and wherein in the first side opposite the second side of first wafer trenches are inserted, which separate the first wafer into a plurality of parts, which are separated by the trenches, but mechanically connected to each other via the at least one further wafer, and wherein at least one of the wafer on the side, with which he the other wafer has, along the surface extending recesses, which after connecting the wafer channels along the
  • connection region Forming connecting region to the cavities, and wherein the connection region between the first and second wafer in the trenches is exposed laterally or so that the channels open laterally into the trenches.
  • a coating which covers and thus closes the channels can then be applied to the regions of the trenches in which the connection region is uncovered or uncovered.
  • the connection area can also be covered and encapsulated with it.
  • the corresponding intermediate product accordingly has channels which emanate from the cavities and run along the connection region and open into the trenches and are sealed in the trenches by a coating, preferably again a selectively applied coating in the trenches.
  • channels are inserted into at least one of the wafers through the substrate of the wafer, which run transversely to the connected surface region and the cavity with the
  • the channels can then later be covered with the coating and sealed. Accordingly, in the case of an intermediate product thus produced, the channels run from the outside of one of the wafers through the substrate to the side connected to the other wafer and open into the cavity there.
  • FIG. 11 shows an electronic component produced by separating from the embodiment of an intermediate product shown in FIG. 10, FIG.
  • FIG. 14 shows an embodiment of an embodiment shown by separating from the embodiment shown in FIG.
  • FIG. 22 shows a composite wafer according to a variant of the embodiment shown in FIG. 21, and FIG.
  • FIGS. 23 to 26 show a variant of the method steps in which prior to joining two wafers
  • Trenches are inserted.
  • FIGS. 1 to 7 The packaging of semiconductor components at the wafer level, or in the wafer assembly, will be described below with reference to FIGS. 1 to 7, to which further method steps for producing an intermediate product with trenches for a subsequent separation of the semiconductor components follow.
  • FIG. 1 shows, in cross-section, a first wafer with sides 11, 12 and a large number of semiconductor circuits 5. These circuits 5 were produced by semiconductor manufacturing technology on and / or in the substrate 3 on the first side 11. Such circuits may be, for example, optoelectronic circuits of a CCD or CMOS sensor, in particular also of an image sensor. In the section of the wafer 1 shown, two such circuits are shown.
  • the semiconductor circuits 5 are each connected to arranged on the first side 11 electrical connection contacts 7, via which in operation, for example, the power supply, the signal supply and the
  • the wafer 1 is then connected, as shown in FIG. 2, with its first side 11 by means of a bonding layer in the form of an adhesive layer 15 to a second wafer 13 for encapsulating the semiconductor circuits 5.
  • a sol-gel layer could betikesezt.
  • the second wafer 13 is a glass wafer in this embodiment. Glass is not only an encapsulation material with very low permeability, but is also transparent and can serve as a window for optoelectronic circuits of the semiconductor circuits 5 at the same time.
  • the first wafer 1 is thinned on the second side 12 after bonding, as shown in FIG. Due to the preceding bonding with the further wafer 13, the wafer 1 is sufficiently stable to withstand thinning of the substrate 3 without breakage or damage. Depending on the application, thinning to 300 ⁇ m or less may occur. Thinning, for example, starting from a conventional thickness of about 0.5 millimeters to thicknesses in the range of 180 to 80 microns succeeds due to the support of the other wafer 13 in general without damage. Even thinner thicknesses, for example, down to at most 40 microns, or even down to 10 microns, can be achieved by thinning the wafer. The thinning step is particularly advantageous for the subsequent steps of back contacting and inserting the trenches into the intended separation areas.
  • the second side 12 of the thinned substrate is coated with a mask 17 as shown schematically in FIG.
  • This mask is preferably structured photolithographically.
  • the mask may be a photoresist layer whose structuring in a known manner by appropriate exposure and development takes place.
  • the mask 17 is thereby structured such that the side 12 is open at intended line-shaped separating regions 21 and regions 19 for inserting electrically conductive channels to the side 12.
  • the released areas 19 are arranged opposite to the terminal contacts 7.
  • the wafer 1 on the side 12 is subjected to an etching procedure, wherein in the exposed areas 19, 21 substrate material is removed by the etching. This can be done for example by wet etching or plasma etching. The result is shown in FIG.
  • trenches 27 are inserted, which separate the first wafer 1 into a plurality of parts 30, which are separated from each other by the trenches 27, but mechanically connected to each other via the at least one further wafer 13.
  • holes 25 are formed by the thinned substrate 1 through the etching. These holes 25 strike the terminal contacts 7 on the first side 11 of the first wafer 1 accordingly. Accordingly, the terminal contacts 7 form the bottom of these holes 25
  • Etching the mask 17 can then be removed.
  • both the holes 25 and the trenches 27 are inserted in a common etching step.
  • an etching process is preferably used, which, as shown schematically in Fig. 5, holes 25 and trenches 27 with oblique sowandungeri 26, or 28 generates.
  • FIG. 6 shows schematically a plan view of the thus treated side 12 of the wafer composite.
  • the parts 30, which are later separated to produce the electronic components for example, each six holes 25 for producing transversely through the substrate 3 extending therethrough electrically conductive channels.
  • a real wafer composite will generally have a significantly larger number of parts 30 or separation trenches 27, depending on the size of the wafer and the electronic components produced thereon.
  • the trenches 27 are straight from edge to edge, to facilitate the later separation of the components, for example with a saw.
  • Adhesive layer 15 is removed in the inserted trenches 27 in the bottom region, so that the adhesive layer 15 laterally in an area 150 of the walls of the trenches 27 is accessible.
  • the previously covered by the adhesive layer 15, bonded to the first wafer 1 side of the wafer 13 is exposed in the bottom area accordingly.
  • the removal of the adhesive layer 15 in the bottom region of the trenches 27 can generally be carried out, for example, by using a suitable solvent, by a plasma treatment or by removal by means of a laser.
  • the second side 12 of the first wafer 1 can be provided with a passivation and / or insulating layer 32, as shown in FIG. This can be done, for example, by oxidation of the Substrate material on the surface of the side 12 of the first wafer 1, but preferably by deposition of a layer, such as an oxide layer.
  • Preferred method is chemical vapor deposition, in particular plasma-assisted chemical
  • the page 12 is further provided with a mask 17 again.
  • a metal layer 34 is deposited on the side 12. Accordingly, this metal layer 34 covers both the mask 17 and the trenches 27 and holes 25. Covering of the side walls 28 and 26 of the trenches 27 and holes 25 is made possible in that the side walls 28 and 26 are inclined, for example due to the etching process. so that a sputtering or sputtering source for depositing the layer 34 is not shaded or hits the walls at an angle of incidence in the range of 90 °. In addition, the areas 150 of the trench walls 28 are also covered by the metallization, so that the adhesive layer 15 exposed laterally in the trenches 27 is also covered.
  • the mask 17 is removed, whereby also the areas of the metal layer 34 which cover the mask are lifted off and removed.
  • the result is shown in FIG. 10. Due to the lateral structure of the mask 17, a metal layer 34 is now selectively deposited in the trenches 27 and holes 25. In particular, the metal layer 34 also covers the bottom of the holes 25 which are formed by the terminal contacts 7 on the first side 11 of the wafer 1. In this way, conductive channels 250 become generated by the substrate 3 of the first wafer 1, which extend transversely to the bonded side 11 of the wafer 1, in particular perpendicular to the bonded side of the wafer 1 and connect directly to the terminal contacts 7 of the semiconductor devices.
  • Photoresist and selective removal of the masked areas of the metal layer 34 is possible.
  • Fig. 10 also shows the thus-obtained intermediate product according to some further examples
  • the channels 250 are additionally filled with a conductive material 36 in order to better contact the channels 250 electrically.
  • a conductive epoxy is suitable for this purpose.
  • solder bumps 38 were melted onto the channels. In this way, the electronic components then separated from the wafer assembly along the trenches 27 can then be soldered directly to a conductor substrate, for example a board provided therefor.
  • FIG. 11 shows an electronic component 50, as can be obtained from the intermediate product shown in FIG. 10 by cutting along the trenches 27.
  • the components 50 are preferably separated from the wafer composite of the intermediate product according to FIG. 10 with a saw blade which is guided as centrally as possible along the trenches 27.
  • an already completely encapsulated component 50 is then obtained, in this case that further encapsulation steps can be omitted.
  • the substrate 3 of the semiconductor device is also completely encapsulated with inorganic materials, or enclosed by inorganic materials.
  • the front-side encapsulation is accomplished by a glass substrate 130 emerging from the wafer 13 during the separation.
  • the adhesive of the adhesive layer 15 at the transition between the substrates 3 and 130 is laterally covered by the metal layer 34, so that the entry of moisture or oxygen laterally along the adhesive layer 15 prevents, or at least is greatly reduced.
  • FIG. 12 shows the wafer composite with the bonded wafers 1 and 13, which was produced in accordance with the method steps explained with reference to FIGS. 1 to 7.
  • a passivation layer 32 was formed on the side 12 of the wafer, as well as in the trenches 27 and holes 25.
  • metallic contact surfaces 42 On the side 12 of the first wafer 1 also metallic contact surfaces 42 have been generated.
  • a patterned metal layer 34 was deposited.
  • the metal layer 34 additionally defines conductors 40 on the side 12 which show the conductive channels 250 obtained by the metallization of the holes 25 and thus the
  • Connecting contacts 7 electrically connect with the contact surfaces 42.
  • the conductor 40 By the conductor 40, a rearrangement of the rear connections is thus accomplished. This is favorable, for example, in order to better distribute the terminal contacts on the back, for example, if a large number of contacts is to produce and / or the parts 30, and the electronic components are relatively small.
  • a dielectric insulating layer 45 is subsequently deposited on the second side 12 of the first wafer 1, which simultaneously also includes the trenches 27 and In particular, the adhesive layer 15 exposed laterally in the trenches is covered.
  • This layer 45 is applied in a structured manner, whereby the contact surfaces 42 for the electrical contacting are not covered.
  • the dielectric insulation layer 45 can be produced, for example, by vapor deposition of a glass layer, preferably by electron beam evaporation of a glass target.
  • soldering beads 36 can still be applied to the contact surfaces 42, as in the example shown in FIG.
  • an electronic component 50 is shown as it can be obtained by cutting, in particular sawing along the trenches 27 of the intermediate product shown in Fig. 13. Also in this embodiment, similar to the electronic component 50 shown in Fig. 11, the substrate 3 with the semiconductor circuit 5 is completely surrounded by inorganic material for encapsulation. In particular, the adhesive layer 15 between the substrates 1 and 130 of the dielectric layer 45, as well as the side 12 of the Covered substrate 3, so that even laterally along the plastic layer of the adhesive no harmful atmospheric components can penetrate.
  • FIG. 15 shows a development of the embodiment of an intermediate product shown in FIG. 13.
  • the first wafer 1 is here glued to a composite with two wafers 13 and 14.
  • the wafer 14 bonded to the first wafer 1 has recesses 16 here.
  • the wafer 13 connected to the wafer 14 has here, by way of example, optical elements 132 in the form of lenses.
  • the wafer 14 serves here as a spacer to the
  • the adhesive layer 15 is also structured in such a way that it does not cover the circuits 5, or at least their optically active elements.
  • the covering of the adhesive layer in the trenches 27 prevents moisture from passing laterally through the adhesive layer 15 into the cavities 18.
  • the circuits 5 themselves, but also the optical properties of the device could be disturbed by condensing moisture very disadvantageous.
  • a first wafer is connected to a second wafer, wherein at least one of the wafers has a plurality of electronic, optoelectronic and / or microelectromechanical components, and wherein in the connection of the two wafers cavities are created which surround the components at least partially and communicate via gas-conducting channels with the environment.
  • the gas-conducting channels are then closed by applying a coating.
  • the gas-conducting channels extend in particular along the connection region and open laterally in the trenches. Similar to the method described with reference to FIGS. 1 to 10, the connecting region is then covered laterally in the trenches, at the same time the channels being closed.
  • 16 shows a composite of a first wafer 1 and a second wafer 13. In this embodiment, the wafer 1 is adjacent
  • Semiconductor circuits 5 also micro-electromechanical elements 6 on.
  • the second wafer 13 is patterned on the side with which it is connected to the first wafer 1.
  • the wafer 13 has depressions 47 and 48.
  • the recesses 47 form in combination with the first wafer 1 cavities, or cavities 18, which surround the semiconductor circuits 5 and micro-electromechanical elements 6.
  • the elongated, groove or groove-like recesses 48 extend along the
  • FIG. 17 shows a plan view of the side of the second wafer 13 which is connected to the first wafer 1 for clarity.
  • the depressions 48 end in the example shown in FIG. 1 in each case in front of an adjacent depression 47.
  • the depressions 48 can each connect depressions 47 and a grid can extend over the wafer surface form line-shaped recesses, as shown in the variant of FIG. 18.
  • Fig. 19 shows the wafer assembly with the wafers 1 and 13 after thinning the wafer 1 and inserting the holes 25 for contacting the terminal contacts 7 and trenches 27. Similar to the embodiment shown in Fig. 7, the adhesive layer 15 in the bottom portion of Trenches 27 removed. The trenches 27 are inserted so that they abut on the recesses 48. These elongated depressions 48 now form gas-conducting channels, which communicate with the surroundings via the inserted trenches 27 in order to allow a gas exchange from the surroundings of and into the cavities formed by the depressions 47.
  • Fig. 20 the wafer assembly is shown after further processing, as can be made similar to the embodiment of FIG. 12.
  • a passivation and / or insulating layer 32 was deposited on the thinned side 12 of the first wafer 1.
  • a structured metal layer 34 was applied to the walls of the holes 25 on this side.
  • the areas of the metal layer also extend partially along the side 12 and form metallic terminal contacts on the side 12, which are electrically connected via the layer 34 with the terminal contacts 7 on the side 11 of the wafer 1.
  • Both the application of the passivation and / or insulating layer 32 and the metallization for producing the structured metal layer 34 are preferably vacuum deposition processes.
  • the passivation layer 34 may be fabricated by plasma assisted chemical vapor deposition and the metal layer 34 by vapor deposition or sputtering. This results in the particular advantage that no pressure difference even in a vacuum can build up between the cavities and the environment, since the gas trapped in the cavities can escape into the trenches when evacuating the environment of the wafer composite through the channels formed by the depressions 48.
  • a coating 46 may be selectively applied which covers both the adhesive layer 15 exposed laterally in the trenches 27 and the coating layer 46
  • a suitable plastic may be used for this purpose, wherein preferably a plastic with a higher barrier effect compared to the plastic of
  • Adhesive layer 15 is used.
  • plastics such as polyimide or BCB can be used to cover as the material of the selectively applied layer 46.
  • the application of the coating material can in one
  • Additional process steps for packaging at the wafer level may then also follow, such as, for example, the application of an insulation layer 45 on the side 12 and of solder balls 36 to regions of the metal layer 34 which are kept free of the insulation layer 45, as shown by way of example in FIG.
  • FIG. 22 shows a variant of the exemplary embodiment of a wafer composite intermediate product shown in FIG. 21 for producing electronic, optoelectronic or microelectromechanical components.
  • the connecting channels do not run along the Connecting region of the two wafers 1, 13 and open into inserted trenches 27, but channels 29 are inserted through the substrate 3 of the wafer 1, which extend transversely to the joined surface area and connect the cavities to the environment, wherein the channels 29 selectively with a coating covered and sealed with it.
  • the channels 29 may be inserted together with the holes 25 for the registration of the components and the trenches 27.
  • an insulation layer 45 is applied in the example shown in FIG. 22, which at the same time also electrically insulates the side 12, in particular the metal layer 34, from the outside.
  • the separation into parts can also be done before connecting the two wafers.
  • an auxiliary substrate can be used, on which a wafer is fastened. This wafer is then separated by inserting trenches into a plurality of parts which are interconnected via the auxiliary substrate. The thus separated into parts, attached to the auxiliary substrate wafer is then connected to the other wafer, so that again a wafer composite is obtained, in which the first wafer is separated by trenches in a plurality of parts, which are attached to the other wafer and over this are connected again. After attaching the first and second wafers to each other, the auxiliary substrate can then be removed again. Furthermore, the trenches can also be inserted into the wafer which is connected to the wafer with the semiconductor circuits.
  • FIGS. 23 to 26 an embodiment according to this embodiment of the invention is explained in more detail.
  • a first wafer 60 having sides 61, 62 is attached to the side 62 on an auxiliary substrate 65.
  • the attachment is releasable, so that the auxiliary substrate 65 can be removed later again.
  • a suitable adhesive for this purpose, for example, a suitable adhesive, the adhesive force can be released again.
  • trenches 27 are inserted in the side 61 which separate the wafer 60 into a plurality of parts but connected to each other via the auxiliary substrate.
  • the wafer 60 serves in this example as a cover for the circuits of a semiconductor wafer and may for example be a glass wafer, which is particularly suitable for the packaging of optoelectronic components.
  • the wafer 60 which is attached to the auxiliary substrate 65 and is divided into parts, is then connected to a second wafer 70 by means of a second wafer 70
  • Adhesive layer 15 is connected so that the semiconductor circuits 5 are covered (Fig. 25).
  • the auxiliary substrate 65 is then removed, so that a wafer composite is obtained in which the wafer 60 is divided into parts which are separated from each other by the trenches 27, but connected to each other via the semiconductor wafer 70.
  • the laterally exposed adhesive layer 115 in the trenches is then covered laterally by means of a selective coating 57 on the trenches.
  • This Processing state is shown schematically in Fig. 26. There can be more
  • processing steps in particular to get ready in the wafer composite packaged components, which are then separated by separating.
  • processing steps for back contacting the circuits may be followed by inserting conductive channels through the substrate of the semiconductor wafer 70 which connect the pads on the connected side to the opposite side.
  • the adhesive layer 15 can generally also be encapsulated with a multi-layer cover, such as a metal layer and a dielectric layer deposited before or after.

Abstract

In order to improve the encapsulation of electronic components in the wafer assemblage, the invention provides a method for packing semiconductor components, in which a first side of a first wafer is connected to at least one further wafer, wherein at least one of the wafers has a multiplicity of semiconductor circuits, and wherein trenches are made in the second side of the first wafer which is opposite the first side, which trenches separate the first wafer into a multiplicity of parts which are separated from one another by the trenches but are mechanically connected to one another by means of the at least one further wafer, and wherein the connecting region between the first wafer and at least one further wafer has been or is laterally exposed in the trenches. A coating which covers the connecting region is then applied to those regions of the trenches in which the connecting region has been exposed.

Description

Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestellten ErzeugnisProcess for packaging semiconductor devices and product made according to the method
Beschreibungdescription
Die Erfindung betrifft allgemein das Verpacken von Halbleiter-Bauelementen, insbesondere das Verpacken von Halbleiter-Bauelementen auf Wafer-Ebene.The invention relates generally to the packaging of semiconductor devices, in particular the packaging of semiconductor devices at the wafer level.
Das Verpacken von Halbleiter-Bauelementen, wie etwa integrierten Schaltungen wird verbreitet auf Wafer-Ebene durchgeführt. Dies bedeutet, daß mehrere Halbleiter- Elemente noch in einem Waferverbund zusammengefasst sind, während eine vollständige oder zumindest teilweise Verpackung oder Verkapselung durchgeführt wird. Nach demThe packaging of semiconductor devices, such as integrated circuits, is widely performed at the wafer level. This means that a plurality of semiconductor elements are still combined in a wafer composite, while a complete or at least partial packaging or encapsulation is performed. After this
Verpacken oder Verkapseln werden die einzelnen Bauelemente dann aus dem Wafer herausgetrennt. Vielfach werden dabei bei der Verkapselung auch Kunststoffe eingesetzt. Beispielsweise kann ein Kunststoff-Kleber zur Verbindung eines Halbleiter-Wafers mit den Halbleiter-Bauelementen mit einem Abdeck- oder Trägerwafer verwendet werden, welcher die aktive Seite der Bauelemente abdeckt und verkapselt. Ebenfalls können mehrere Halbleiter-Wafer mit Halbleiter- Schaltungen mit Klebstoffschichten aufeinandergestapelt werden, um dreidimensionale, beziehungsweise mehrlagige integrierte Schaltungen zu realisieren.Packaging or encapsulation, the individual components are then separated from the wafer. In many cases, plastics are also used in the encapsulation. For example, a plastic adhesive may be used to bond a semiconductor wafer to the semiconductor devices with a cap or carrier wafer covering and encapsulating the active side of the devices. Also, a plurality of semiconductor wafers may be stacked with semiconductor circuits having adhesive layers stacked to realize three-dimensional or multi-layer integrated circuits.
Selbst wenn der Abdeckwafer aber aufgrund seiner Materialeigenschaften eine hermetische langzeitstabile Verkapselung bewirken kann, besteht aber hierbei dasHowever, even if the cover wafer but can cause a hermetic long-term stable encapsulation due to its material properties, but there is this
Problem, daß spätestens nach dem Abtrennen der einzelnen Bauelemente aus dem Wafer-Stapel die KlebstoffSchicht seitlich freigelegt wird. Organische Kunststoffe haben aber gegenüber den sonst bei der Fertigung eingesetzten anorganischen Materialien die Eigenschaft, wesentlich permeabler für Gase und Feuchtigkeit zu sein. Damit kann entlang der KlebstoffSchicht zwischen dem Decksubstrat und den Halbleiter-Bauelementen im Laufe der Zeit beispielsweise Feuchtigkeit eindringen, welche die Eigenschaften des Halbleiter-Bauelements beeinträchtigt. Auch können die mechanischen Eigenschaften des Verbunds, wie insbesondere die Haftkraft der Klebstoffschicht durch eindringende Stoffe negativ beeinflusst werden. So kann der verwendete Kleber durch eindringende Feuchtigkeit quellen.Problem, that at the latest after the separation of the individual components from the wafer stack, the adhesive layer is exposed laterally. However, organic plastics have the property of being substantially more permeable to gases and moisture than the inorganic materials otherwise used in manufacturing. As a result, moisture can penetrate along the adhesive layer between the cover substrate and the semiconductor components over time, which impairs the properties of the semiconductor component. Also, the mechanical properties of the composite, in particular the adhesive force of the adhesive layer can be adversely affected by penetrating substances. Thus, the adhesive used can swell by penetrating moisture.
Weiterhin werden bei der Verpackung von Bauelementen auch Kavitäten eingesetzt, welche die elektronischen Halbleiter- Schaltungen umgeben. Solche Kavitäten können beispielsweise der mechanischen Entkopplung von Decksubstrat und Schaltung dienen, und so den mechanischen Schutz der Schaltungen verbessern. In solche Kavitäten kann ein Schutzgas eingeschlossen sein. Bei einer permeablen Verklebung kann hier beispielsweise nicht nur Feuchtigkeit in die Kavität eindringen, vielmehr ist es auch möglich, daß das eingeschlossene Gas im Laufe der Zeit entlang der Verklebung nach außen entweicht. Dringt Feuchtigkeit in die Kavität ein, kann sie dort kondensieren und dieFurthermore, cavities are used in the packaging of components, which surround the electronic semiconductor circuits. Such cavities can serve, for example, for the mechanical decoupling of the cover substrate and the circuit, thus improving the mechanical protection of the circuits. In such cavities, a protective gas may be included. In the case of permeable bonding, for example, not only moisture can penetrate into the cavity here, but it is also possible for the trapped gas to escape outward along the bond over time. If moisture penetrates into the cavity, it can condense there and the
Leistungsfähigkeit und/oder Funktion des Bauteils beeinträchtigen. So kann bei Bildsensoren die Bildqualität verschlechtert oder die Resonanzfrequenz von Gyroskopen beeinträchtigt werden. Schließlich kann eindringende Feuchtigkeit auch zu Korrosion oder ungewünschten anderen Reaktionen führen.Impair performance and / or function of the component. Thus, with image sensors, the image quality may be degraded or the resonance frequency of gyroscopes may be affected. Finally, penetrating moisture can also lead to corrosion or unwanted other reactions.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, das Verpacken von Halbleiter-Bauelementen auf Wafer-Ebene zu verbessern. Diese Aufgabe wird bereits in höchst überraschend einfacher Weise durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.The invention is therefore an object of the invention to improve the packaging of semiconductor devices at the wafer level. This task is already in the highest surprisingly simple manner solved by the subject matter of the independent claims. Advantageous embodiments and further developments of the invention are specified in the dependent claims.
Demgemäß sieht die Erfindung ein Verfahren zur Verpackung von Halbleiter-Bauelementen bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden wird, wobei zumindest einer der Wafer welcher eine Vielzahl von Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei der Verbindungsbereich zwischen erstem und zumindest einem weiteren Wafer in den Gräben seitlich freigelegt ist oder wird, wobei auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung aufgebracht wird, welche den Verbindungsbereich abdeckt.Accordingly, the invention provides a method of packaging semiconductor devices in which a first wafer having a first side is bonded to at least one other wafer, at least one of the wafers having a plurality of semiconductor circuits, and wherein the first side opposite second side of the first wafer trenches are inserted, which separate the first wafer into a plurality of parts, which are separated by the trenches, but mechanically connected to each other via the at least one further wafer, and wherein the connection region between the first and at least one other Wafer is exposed laterally in the trenches, wherein on the areas of the trenches in which the connection area is exposed, a coating is applied, which covers the connection area.
Auf diese Weise wird ein entsprechendes Zwischenprodukt zur Herstellung von verpackten Halbleiter-Bauelementen erhalten, bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer an einem Verbindungsbereich verbunden ist, wobei zumindest einer der Wafer eine Vielzahl von Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt sind, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, weiche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei der Verbindungsbereich zwischen erstem und zweiten Wafer in den Gräben seitlich freigelegt ist, wobei auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung angeordnet ist, welche den Verbindungsbereich abdeckt.In this way, a corresponding intermediate product for the production of packaged semiconductor devices is obtained, in which a first wafer with a first side is connected to at least one further wafer at a connection region, wherein at least one of the wafer has a plurality of semiconductor circuits, and wherein trenches are interposed in the first side opposite the first side of the first wafer, which divide the first wafer into a plurality of parts separated by the trenches but mechanically connected to each other via the at least one further wafer, and wherein the connection region laterally exposed in the trenches between the first and second wafers is, wherein on the areas of the trenches, in which the connection region is exposed, a coating is arranged, which covers the connection region.
Das selektive Aufbringen einer Barrierebeschichtung auf dem Verbindungsbereich zwischen den beiden Wafern ermöglicht damit allgemein auch eine höhere Flexibilität in der Wahl der verwendeten Materialien.The selective application of a barrier coating on the bonding area between the two wafers thus also generally allows greater flexibility in the choice of materials used.
Die erste Seite des ersten Wafers ist dabei besonders bevorzugt die aktive Seite eines Halbleiterwafers mit Halbleiter-Schaltungen, also die Seite des Wafers, auf welcher sich die Schaltungen der Bauelemente befinden.The first side of the first wafer is particularly preferably the active side of a semiconductor wafer with semiconductor circuits, ie the side of the wafer on which the circuits of the components are located.
Im allgemeinen erfolgt das Einfügen der Gräben nach demIn general, the trenches are inserted after
Verbinden. Es ist aber auch möglich, den ersten Wafer auf einem weiteren Substrat zu befestigen, dann die Gräben einzufügen und dann die über den weiteren Wafer miteinander verbundenen, aber durch Gräben getrennten Teile des ersten Waferst dann vorzugsweise mittels einer Verbindungsschicht zu verbinden. Der weitere Wafer kann Bestandteil des Waferverbunds sein, aus dem die Bauteile herausgetrennt werden. Ebenso kann dieser weitere Wafer aber auch als Transfer-Unterlage dienen, die nach dem Befestigen des ersten Wafers, beziehungsweise der daraus hergestellten Teile auf dem zweiten Wafer wieder entfernt wird.Connect. However, it is also possible to fix the first wafer on a further substrate, then insert the trenches and then connect the parts of the first wafer, which are connected to one another via the further wafer but are separated by trenches, preferably by means of a connecting layer. The further wafer may be part of the wafer composite, from which the components are separated out. Likewise, however, this additional wafer can also serve as a transfer base, which is removed again after the first wafer has been secured, or the parts produced therefrom on the second wafer.
Für viele Anwendungsfälle erfolgt die Beschichtung besonders bevorzugt selektiv in den Gräben, wobei andere Bereiche der zweiten Seite des ersten Wafers dementsprechend frei gelassen werden αnd der seitlich freigelegte Verbindungsbereich bedeckt wird.For many applications, the coating is most preferably selective in the trenches, leaving other portions of the second side of the first wafer exposed accordingly, and covering the laterally exposed connection area.
Besonders bevorzugt wird ein Material zur Verbindung der beiden Wafer eingesetzt, so daß sich eine Verbindungsschicht ausbildet. Die Erfindung kann aber auch auf eine direkte Verbindung der beiden Wafer angewendet werden. Beispielsweise können Wafer mittels anodischem Bonden oder einer direkten Verbindung durch das Aufeinanderpressen aktivierter Oberflachen erfolgen. In diesen Fallen bildet sich zwar keine ausgeprägte Verbindungsschicht aus, allerdings kann es vorkommen, daß auch bei einer direkten Verbindung diese nicht hermetisch ist, so daß zwischen den Wafern beispielsweise Feuchtigkeit eindringen kann.Particularly preferably, a material for connecting the two wafers is used, so that a Connecting layer forms. However, the invention can also be applied to a direct connection of the two wafers. For example, wafers can be made by anodic bonding or a direct connection by pressing on activated surfaces. In these cases, although no pronounced connection layer is formed, it may happen that even with a direct connection this is not hermetic, so that, for example, moisture can penetrate between the wafers.
Als Verbindungsschicht kommt insbesondere eine KunststoffSchicht, beziehungsweise ein organischer Kleber oder eine Klebstoffschicht in Betracht. Es hat sich gezeigt, daß die Erfindung aber auch besondere Vorteile für eine Verbindung mittels einer Sol-Gel-Schicht aufweist. Sol-Gel-Schichten weisen bereits eine sehr geringe Permeabilität auf, allerdings können auch diese Schichten unter Einwirkung von Feuchtigkeit aufquellen oder unter Einwirkung von Basen angegriffen werden. Weiterhin können auch anorganische poröse Verbindungsschichten, die sich insbesondere auch mittels eines Sol-Gel-Prozesses herstellen lassen, eine hohe Permeabilität aufweisen. Auch derartige Verbindungsschichten, die beispielsweise zur thermischen Entkopplung der verbundenen Substrate einsetzbar sind, können erfindungsgemaß abgedichtet und so die Halbleiter-Schaltungen besser geschützt werden. Weiterhin ist auch eine Verbindung der Wafer mittels Legierungsloten möglich. Hier kann eine erfindungsgemaße Beschichtung in den Graben unter anderem vor Korrosion schürzen.As a bonding layer is in particular a plastic layer, or an organic adhesive or an adhesive layer into consideration. It has been found, however, that the invention also has particular advantages for a connection by means of a sol-gel layer. Sol-gel layers already have a very low permeability, but these layers can swell under the action of moisture or attacked by the action of bases. Furthermore, inorganic porous bonding layers, which can also be produced in particular by means of a sol-gel process, can have a high permeability. Such connection layers, which can be used, for example, for thermal decoupling of the connected substrates, can also be sealed in accordance with the invention and thus the semiconductor circuits can be better protected. Furthermore, a connection of the wafer by means of alloy solders is possible. Here, a coating according to the invention in the trench can, among other things, protect against corrosion.
Neben Halbleiterwafern mit elektronischen oder optoelektronischen Schaltungen können erfindungsgemaß weiterhin alternativ oder zusätzlich auch Wafer verpackt werden, die Mikro-elektromechanische Komponenten aufweisen.In addition to semiconductor wafers with electronic or optoelectronic circuits according to the invention Furthermore, alternatively or additionally, wafers are packaged which have microelectromechanical components.
Die Gräben sind insbesondere linienförmige Vertiefungen, entlang welchen später die Elemente durch Auftrennen entlang der Gräben vom Verbund mit dem zumindet einen weiteren Wafer abgetrennt werden können. Die Gräben verlaufen demgemäß entlang der vorgesehenen Trennbereiche, die auf dem Gebiet der Halbleiter-Fertigung auch als "Dicing streets" bekannt sind. Halbleiter-Bauelemente, die mittels Vereinzeln durch Auftrennen entlang der Gräben des erfindungsgemäßen Zwischenprodukts herstellbar sind, zeichnen sich demgemäß durch eine Schicht auf den Seiten des Halbleiter-Substrats mit der Schaltungen auf, welche den Verbindungsbereich am Übergang zwischen demThe trenches are, in particular, linear depressions along which the elements can later be separated from the composite with the at least one further wafer by separation along the trenches. The trenches accordingly run along the intended separation areas, which are also known as "dicing streets" in the field of semiconductor manufacturing. Semiconductor components which can be produced by means of separation by means of separation along the trenches of the intermediate product according to the invention are accordingly characterized by a layer on the sides of the semiconductor substrate with the circuits which define the connection region at the transition between the semiconductor substrate
Decksubstrat und dem Halbleiter-Substrat abdeckt.Cover substrate and the semiconductor substrate covers.
Das Abdecken kann mit einer anorganischen Beschichtung erfolgen. Derartige Schichten weisen im allgemeinen eine besonders niedrige Permeabilität auf. Neben solchen anorganischen Beschichtungen können alternativ oder zusätzlich auch organische Materialien, insbesondere Polymere zum Einsatz kommen. Eine Weiterbildung der Erfindung sieht daher vor, daß das Abdecken des seitlich freigelegten Verbindungsbereiches das Aufbringen einer organischen Beschichtung, insbesondere einer Polymerschicht umfasst. So kann beispielsweise eine KlebstoffSchicht als Verbindungsschicht mit einem anderen Polymer seitlich in den Gräben abgedeckt werden, um die Beständigkeit der Bauteile zu erhöhen. Vielfach wird Epoxydharz zurThe covering can be done with an inorganic coating. Such layers generally have a particularly low permeability. In addition to such inorganic coatings, alternatively or additionally, organic materials, in particular polymers, can also be used. A development of the invention therefore provides that the covering of the laterally exposed connection region comprises the application of an organic coating, in particular a polymer layer. For example, an adhesive layer can be covered as a tie layer with another polymer laterally in the trenches to increase the durability of the components. In many cases, epoxy resin becomes
Verbindung von Substraten zur Verpackung von Bauelementen eingesetzt. Dieser Kunststoff weist zwar eine sehr hohe Haftkraft auf, allerdings ist er in gewissem Maße hygroskopisch und kann unter Einfluss von Feuchtigkeit quellen. Damit einhergehend kann sich unter anderem auch die Haftkraft verringern. Um hier eine verbesserte Haltbarkeit der Bauelemente zu bewirken, kann auch ein anderes Polymer, vorzugsweise selektiv über der freigelegten oder freiliegenden Verbindungsstelle aufgebracht werden, um das Eindringen von Feuchtigkeit zu verhindern, oder zumindest zu verlangsamen.Connection of substrates used for packaging of components. Although this plastic has a very high adhesive force, it is to some extent hygroscopic and can swell under the influence of moisture. This can be accompanied, among other things reduce the adhesive force. To effect improved durability of the devices herein, another polymer, preferably selectively over the exposed or exposed joint, can be applied to prevent or at least slow down the ingress of moisture.
Geeignete Polymere mit guter Barrierewirkung zur erfindungsgemäßen Verwendung als Abdeckung der freigelegten oder freiliegenden Verbindungsschicht sind unter anderem BCB (Bisbenzozykloten) oder PI (Polyimid) . Weiterhin sind auch Kunststoffe möglich, die in Vakuum-Suitable polymers with good barrier action for use according to the invention as covering of the exposed or exposed compound layer include BCB (Bisbenzozykloten) or PI (polyimide). Furthermore, it is also possible to use plastics which are available in vacuum
Beschichtungsprozessen oder aus der Gasphase abscheidbar sind. So kann eine Abdeckung beispielsweise mit Parylen oder einer Beschichtung erfolgen, die fluorierteCoating processes or are deposited from the gas phase. For example, a cover can be made with parylene or a fluorinated coating
Kohlenwasserstoffen, wie PTFE (Polytetrafluorethylen) enthält. Beschichtungen mit fluorierten Kohlenwasserstoffen können beispielsweise in chemischer Dampfphasenabscheidung aus einem SFβ-haltigen Plasma hergestellt werden.Hydrocarbons such as PTFE (polytetrafluoroethylene) contains. Coatings with fluorinated hydrocarbons can be prepared, for example, in chemical vapor deposition from a SFβ-containing plasma.
Gemäß einer besonders bevorzugten Ausfϋhrungsform der Erfindung wird der erste Wafer auf der zweiten Seite nach dem Verbinden, wie beispielsweise dem Verkleben mit dem zumindest einen weiteren Wafer gedünnt. Der weitere Wafer dient in diesem Fall nicht nur zur Verpackung, sondern gleichzeitig auch als Träger für den ersten Wafer. Der Verbund des ersten mit dem zumindest einen zweite Wafer sorgt für eine hinreichende mechanische Stabilität für das Ausdünnen.According to a particularly preferred embodiment of the invention, the first wafer is thinned on the second side after bonding, such as, for example, bonding to the at least one further wafer. The additional wafer in this case not only serves for packaging, but at the same time as a carrier for the first wafer. The composite of the first with the at least one second wafer provides sufficient mechanical stability for the thinning.
Dabei ist es vorteilhaft, wenn das Aufbringen der Beschichtung, welche den Verbindungsbereich in den Gräben seitlich abdeckt, nach dem Ausdünnen erfolgt. Besonders bevorzugt kann insbesondere auch das Einfügen der Gräben nach dem Ausdünnen erfolgen. Auf diese Weise kann die Tiefe der Gräben beim Einfügen entsprechend reduziert werden.It is advantageous if the application of the coating, which laterally covers the connection region in the trenches, takes place after thinning out. In particular, the insertion of the trenches can also be particularly preferred after thinning out. In this way, the depth of the trenches when inserting can be reduced accordingly.
Gemäß einer Ausführungsform der Erfindung wird eine dielektrische Schicht zur seitlichen Abdeckung des Verbindungsbereichs, wie etwa der KlebstoffSchicht abgeschieden. Beispielsweise kann dazu eine Glasschicht aufgedampft werden.In accordance with one embodiment of the invention, a dielectric layer is deposited to laterally cover the interconnect area, such as the adhesive layer. For example, a glass layer can be vapor-deposited for this purpose.
Als Aufdampfglas zur seitlichen Verkapselung derAs Aufdampfglas for lateral encapsulation of
Klebstoffschicht können allgemein Borosilikatgläser, insbesondere Gläser verwendet werden, die folgende Zusammensetzungsbereiche in Gewichtsprozent aufweisen :Adhesive layer can be used in general borosilicate glasses, in particular glasses, which have the following composition ranges in weight percent:
Komponenten Glasbereichl Glasbereich2Components Glasbereichl Glasbereich2
Siθ2 75 - 85 65 - 75SiO 2 75-85 65-75
B2O3 10 - 15 20 - 30B 2 O 3 10 - 15 20 - 30
Na2O 1 -5 0,1 - 1Na 2 O 1 -5 0.1 - 1
Li2O 0,1 - 1 0,1 - 1Li 2 O 0.1 - 1 0.1 - 1
K2O 0,1 - 1 0,5 - 5K 2 O 0.1 - 1 0.5 - 5
Al2O3 1 - 5 0,5 - 5Al 2 O 3 1 - 5 0.5 - 5
Bevorzugte Aufdampfgläser aus diesen Gruppen sind Gläser der Firma Schott mit der folgenden Zusammensetzung in Gewichtsprozent:Preferred vapor-deposited glasses from these groups are glasses from Schott with the following composition in percent by weight:
Komponenten Glasl Glas2Components Glasl Glas2
SiO2 84,1 % 71%SiO 2 84.1% 71%
B2θ3 11,0 % 26%B2θ 3 11.0% 26%
%Na2O «2,0 % 0,5%% Na 2 O «2.0% 0.5%
Li2O «0,3 % 0,5%Li 2 O «0.3% 0.5%
K2O «0,3 % 1,0%K 2 O «0.3% 1.0%
Al2O3 0,5 % 1,0% Die bevorzugt verwendeten Gläser besitzen insbesondere die in der nachstehenden Tabelle aufgeführten Eigenschaften:Al 2 O 3 0.5% 1.0% The preferred glasses used have in particular the properties listed in the table below:
Ebenso ist alternativ oder zusätzlich auch die Abscheidung einer dielektrischen Schicht auf den Gräben mittels chemischer Dampfphasenabscheidung, vorzugsweise mittels plasmaunterstützter, insbesondere plasmaimpuls-induzierter chemischer Dampfphasenabscheidung möglich. Beispielsweise kann auf diese Weise eine Siliziumoxid-Schichten abgeschieden werden, indem ein Plasma über der zu beschichtenden Oberfläche in einer Gasatmosphäre mit einer Siliziumverbindung gezündet wird. Geeignete Siliziumverbindungen dafür sind beispielsweise Hexamethyldisiloxan (HMDSO) , Tetraethoxysilan (TEOS) , Silan oder Siliziumchlorid. Auch die Abscheidung von Nitriden ist mittels plasmaunterstützter chemischer Dampfphasenabscheidung zur Abdeckung möglich.Likewise, alternatively or additionally, it is also possible to deposit a dielectric layer on the trenches by means of chemical vapor deposition, preferably by means of plasma-assisted, in particular plasma pulse-induced, chemical vapor deposition. For example, in this way, a silicon oxide layers can be deposited by igniting a plasma over the surface to be coated in a gas atmosphere with a silicon compound. Suitable silicon compounds for example are Hexamethyldisiloxane (HMDSO), tetraethoxysilane (TEOS), silane or silicon chloride. The deposition of nitrides is also possible by means of plasma-assisted chemical vapor deposition for covering.
Gemäß einer anderen Ausführungsform der Erfindung, die auch mit der Abscheidung einer dielektrischen Schicht kombiniert werden kann, wird eine Metallschicht zur Abdeckung des Verbindunsbereiches auf den Gräben aufgebracht.According to another embodiment of the invention, which can also be combined with the deposition of a dielectric layer, a metal layer for covering the connection region is applied to the trenches.
Die Anzahl der notwendigen Prozeßschritte kann in vorteilhafter Weise reduziert werden, wenn das Aufbringen der anorganischen Beschichtung zusammen mit dem Abscheiden einer anderen funktionellen Beschichtung durchgeführt wird, beziehungsweise, wenn eine funktionelle Beschichtung gleichzeitig als seitliche Abdeckung für den Verbindungsbereich in den Gräben verwendet wird. So kann mit dem Abscheiden einer Metallschicht zur Abdeckung gleichzeitig eine Metallisierung zur Herstelllung elektrischer Kontakte der Bauelemente erfolgen. Wird eine dielektrische Schicht, beispielsweise eine Glasschicht durch Aufdampfen oder eine Oxidschicht mittels plasmaunterstützter chemischer Dampfphasenabscheidung als Abdeckung abgeschieden, so kann dieser Schritt gemäß einer anderen, alternativen oder zusätzlichen Weiterbildung der Erfindung gleichzeitig dazu dienen, eine elektrische Isolationsschicht auf der zweiten Seite abzuscheiden. Diese Isolationsschicht kann beispielsweise zur Isolation elektrischer Kontakte oder Leitungen dienen. Je nach Anordnung kann dabei die Isolationsschicht auf einer elektrisch leitenden Struktur oder die elektrisch leitende Struktur auf die Isolationsschicht aufgebracht werden. Auch kann alternativ oder zusätzlich eine Passivierungsschicht abgeschieden werden. Durch das gleichzeitige Herstellen der Abdeckung für den Verbindungsbereich, wie insbesondere einer Klebstoffschicht, oder auch einer anorganischen Sol-Gel- Schicht und einer anderen funktionellen Schicht durchThe number of necessary process steps can be advantageously reduced if the application of the inorganic coating is carried out together with the deposition of another functional coating, or if a functional coating is simultaneously used as a side cover for the connection area in the trenches. Thus, with the deposition of a metal layer to cover simultaneously a metallization for the production of electrical contacts of the components take place. If a dielectric layer, for example a glass layer, is deposited as a cover by vapor deposition or an oxide layer by plasma enhanced chemical vapor deposition, this step, according to another, alternative or additional development of the invention, can simultaneously serve to deposit an electrical insulation layer on the second side. This insulation layer can serve, for example, for the insulation of electrical contacts or lines. Depending on the arrangement, the insulating layer can be applied to an electrically conductive structure or the electrically conductive structure to the insulating layer. Also, alternatively or additionally, a passivation layer can be deposited. By simultaneously producing the cover for the connection region, in particular an adhesive layer, or else an inorganic sol-gel layer and another functional layer
Abscheiden einer Beschichtung gemäß den beiden vorstehend beschriebenen Ausführungsformen der Erfindung stimmt die Abdeckung in ihrem Aufbau dementsprechend mit der gleichzeitig abgeschiedenen weiteren funktionellen Schicht überein. Dies kann sich auf die chemische Zusammensetzung der Schicht, sowie auch auf deren Morphologie beziehen. Dementsprechend stimmt eine Metallschicht zur seitlichen Abdeckung des Verbindungsbereichs in ihrem Aufbau bei gleichzeitigem Aufbringen metallisierter Bereiche zur Herstelllung elektrischer Kontakte der Schaltungen derDeposition of a coating according to the two embodiments of the invention described above, the cover corresponds in its construction accordingly with the simultaneously deposited further functional layer. This may relate to the chemical composition of the layer as well as its morphology. Accordingly, a metal layer for lateral coverage of the connection region in its construction coincides with the application of metallized regions for the production of electrical contacts of the circuits of
Bauelemente überein. Wird andererseits eine dielektrische Schicht zur seitlichen Abdeckung des Verbindungsbereichs in den Gräben gleichzeitig mit einer Isolationsschicht aufgebracht, so entspricht diese dabei in ihrem Aufbau mit einer auf der zweiten Seite des ersten Wafers angeordneten Isolationsschicht zur Isolation elektrischer Kontakte.Components match. If, on the other hand, a dielectric layer for lateral covering of the connection region in the trenches is applied simultaneously with an insulation layer, then this corresponds in its construction to an insulation layer arranged on the second side of the first wafer for the insulation of electrical contacts.
Nicht notwendigerweise bezieht sich die Übereinstimmung im Aufbau mit einer weiteren funktionellen Schicht aber auf die Schichtdicke. Wird beispielsweise eine Schicht, sei es eine Metallschicht oder eine dielektrische Schicht, durch Aufdampfen abgeschieden, so hängt die Schichtdicke selbstverständlich vom Winkel der Bedampfungsquelle zur beschichteten Oberfläche ab.Not necessarily the agreement in construction with another functional layer but refers to the layer thickness. If, for example, a layer, be it a metal layer or a dielectric layer, is deposited by vapor deposition, the layer thickness naturally depends on the angle of the vapor deposition source to the coated surface.
Gemäß einer besonders bevorzugten Ausführungsform der Erfindung wird bei Verwendung einer Verbindungsschicht, wie insbesondere einer Klebstoffschicht diese in den eingefügten Gräben, vorzugsweise in deren Bodenbereich zumindest teilweise vor dem Aufbringen der Beschichtung entfernt, so daß die Verbindungsschicht im Bodenbereich der eingefügten Gräben zumindest teilweise fehlt. Damit wird ein seitliches Abdecken des Übergangs zwischen den beiden verbundenen Substraten ermöglicht. Anderenfalls würde nach dem Auftrennen des Verbunds wieder die Verbindungsschicht seitlich freigelegt werden.According to a particularly preferred embodiment of the invention, when using a bonding layer, such as in particular an adhesive layer in the inserted trenches, preferably in the bottom region at least partially before the application of the coating removed, so that the connecting layer in the bottom region of the inserted trenches at least partially missing. This allows lateral coverage of the junction between the two bonded substrates. Otherwise, after the separation of the composite again the connecting layer would be exposed laterally.
Eine weitere, alternative oder zusätzliche Möglichkeit dazu, die Verbindungsschicht seitlich in den Gräben freizulegen, besteht darin, die Verbindungsschicht lateral strukturiert unter Aussparung von Bereichen, in welchen die Gräben eingefügt werden, aufzubringen. Damit fehlt die Verbindungsschicht, wie vorzugsweise eine KlebstoffSchicht -zumindest teilweise- von vorneherein innerhalb der Bereiche, in welche die Gräben eingefügt werden.A further, alternative or additional possibility for exposing the connection layer laterally in the trenches is to apply the connection layer laterally structured, with the exception of regions in which the trenches are inserted. Thus, the bonding layer, such as preferably an adhesive layer, is absent, at least partially, from the outset within the areas into which the trenches are inserted.
Die Erfindung ist insbesondere in Verbindung mit einer rückseitigen Kontaktierung der Halbleiter-Elemente geeignet. Dabei werden elektrische Kontakte zum Anschluß der Halbleiter-Elemente auf der Rückseite, beziehungsweise zweiten Seite des Wafersubstrats erzeugt, welche mit elektrischen Anschlußkontakten auf der ersten Seite verbunden sind. Um dies zu bewerkstelligen, ist gemäß einer weiteren Ausführungsform der Erfindung vorgesehen, in den ersten Wafer leitende Vias, beziehungsweise leitende Kanäle durch das Substrat des ersten Wafers einzufügen, welche quer zur verbundenen Seite des Wafers, insbesondere senkrecht zur verbundenen Seite des Wafers verlaufen.The invention is particularly suitable in connection with a back-side contacting of the semiconductor elements. In this case, electrical contacts for connecting the semiconductor elements on the back, or second side of the wafer substrate are generated, which are connected to electrical connection contacts on the first side. In order to accomplish this, according to a further embodiment of the invention, it is provided to insert conductive vias or conductive channels through the substrate of the first wafer in the first wafer, which run transversely to the connected side of the wafer, in particular perpendicular to the connected side of the wafer.
Vorzugsweise werden dazu in das Substrat des ersten Wafers Löcher eingefügt, in welche dann zur Herstellung einer leitenden Verbindung zu einem Kontakt auf der gegenüberliegenden Seite ein leitendes Material eingebracht wird. Besonders vorteilhaft ist es dabei, wenn die Gräben und Löcher in einem gemeinsamen Prozeßschritt in das Substrat des ersten Wafers eingefügt werden. Vorzugsweise kann zum Einfügen der Löcher und/oder Gräben ein geeignetes Ätzverfahren eingesetzt werden, wobei sowohl Plasmaätzen, als auch Ätzen mittels einer geeigneten Ätzlösung in Frage kommt. Ebenso kommen mechanische Abtragsverfahren, wie Schleifen in Frage. Weiterhin ist auch das Einfügen von Gräben durch lokalen Materialabtrag mittels intensiver Laserstrahlung möglich. Ein solcher Laserabtrag kann insbesondere eine Laserverdampfung des Substratmaterials sein. Das Einfügen der Gräben kann insbesondere vorteilhaft dergestalt erfolgen, daß die Gräben schräge Seitenwandungen aufweisen.For this purpose, holes are preferably inserted into the substrate of the first wafer, into which a conductive material is then introduced for producing a conductive connection to a contact on the opposite side. It is particularly advantageous if the trenches and holes in a common process step in the Substrate of the first wafer are inserted. Preferably, a suitable etching method can be used to insert the holes and / or trenches, with both plasma etching and etching by means of a suitable etching solution being considered. Likewise, mechanical removal methods, such as grinding in question. Furthermore, the insertion of trenches by local material removal by means of intense laser radiation is possible. Such a laser ablation can in particular be a laser evaporation of the substrate material. The insertion of the trenches can be particularly advantageous in that the trenches have sloping side walls.
Eine derartige Querschnittsform, beispielsweise mit trapezförmigem Querschnitt ist günstig, um beispielsweise nachfolgend Beschichtungen, wie insbesondere die seitliche Abdeckung der KlebstoffSchicht aufzubringen. Gleiches gilt entsprechend auch für die Löcher zur Kontaktierung der Schaltungen. Auf die schrägen Wände lassen sich Beschichtungen mit einer gerichteten Abscheidung, wie etwa beim Aufdampfen oder Sputtern leichter herstellen, da Abschattungen der Seitenwände der Gräben und/oder Löcher bezüglich zur Beschichtungsquelle auf diese Weise vermieden werden.Such a cross-sectional shape, for example with a trapezoidal cross-section, is favorable in order, for example, to subsequently apply coatings, in particular the lateral covering of the adhesive layer. The same applies accordingly for the holes for contacting the circuits. Coatings with directional deposition, such as vapor deposition or sputtering, are easier to manufacture on the sloping walls because shadowing of the sidewalls of the trenches and / or holes with respect to the coating source is thus avoided.
Es ist weiterhin besonders bevorzugt, daß die Gräben und/oder Löcher von der zweiten Seite des Substrats des ersten Wafers her, insbesondere in ein bereits gedünntes Substrat eingefügt werden. Um den Kontakt herzustellen ist es insbesondere bei der Variante, bei welcher die Löcher von der zweiten Seite des Substrats her eingefügt werden, bevorzugt, daß die Löcher direkt auf Anschlußkontakte an der ersten Seite des ersten Wafers, beziehungsweise des Substrats dieses Wafers stoßen, so daß die elektrischen Anschlußkontakte den Boden der Löcher oder zumindest einen Bodenbereich bilden.It is furthermore particularly preferred that the trenches and / or holes are inserted from the second side of the substrate of the first wafer, in particular into an already thinned substrate. In order to establish the contact, it is preferred, in particular in the variant in which the holes are inserted from the second side of the substrate, that the holes directly encounter terminal contacts on the first side of the first wafer or of the substrate of this wafer, so that the electrical Terminal contacts form the bottom of the holes or at least a bottom portion.
Die Erfindung ist insbesondere auch für das Verpacken optoelektronischer Bauelemente geeignet. Um derartige Halbleiter-Bauelemente zu verpacken, ist es weiterhin zweckmäßig, wenn einer der Wafer, vorzugsweise der zweite Wafer einen Glaswafer umfasst. Bei einem derartigen Verbund dient der zweite Wafer oder ein weiterer mit diesem direkt oder mittelbar verbundener Wafer zusätzlich neben seinerThe invention is particularly suitable for the packaging of optoelectronic devices. In order to package such semiconductor components, it is furthermore expedient for one of the wafers, preferably the second wafer, to comprise a glass wafer. In such a composite, the second wafer or another wafer directly or indirectly connected to it additionally serves beside it
Eigenschaft als Verkapselung und eventuellen Stabilisierung auch allgemein als Fenster für den Ein- oder Austritt für zu detektierendes oder emittiertes Licht.Property as encapsulation and eventual stabilization also generally as a window for the entry or exit for light to be detected or emitted.
Die Erfindung basiert auf dem Gedanken, unerwünschteThe invention is based on the idea of undesirable
Diffusionskanäle an der Verbindungsstelle zwischen zwei Wafern selektiv durch Abscheiden von Beschichtungsmaterial zu schließen. Gasdurchlässige Verbindungen können in einer Weiterführung der grundlegenden Idee aber auch während eines Teils der Verfahrensschritte für das Verpacken vonTo close diffusion channels at the junction between two wafers selectively by deposition of coating material. Gas-permeable compounds can be used in a continuation of the basic idea but also during part of the process steps for the packaging of
Halbleiter-Bauelementen auf Wafer-Ebene durchaus erwünscht sein. Dies betrifft insbesondere die Verpackung von Halbleiterwafern, wobei der Waferverbund Kavitäten aufweist. Hier hat es sich als besonders vorteilhaft herausgestellt, wenn eine gasdurchlässige Verbindung während einiger Prozeßschritte offen gehalten und dann mittels einer Beschichtung, insbesondere durch selektives Aufbringen von Beschichtungsmaterial geschlossen wird, um die Kavität hermetisch zu versiegeln.Semiconductor devices on the wafer level may well be desirable. This relates in particular to the packaging of semiconductor wafers, wherein the wafer composite has cavities. Here, it has been found to be particularly advantageous if a gas-permeable compound is kept open during some process steps and then closed by means of a coating, in particular by selective application of coating material, to hermetically seal the cavity.
Ein weiterer Aspekt der Erfindung sieht daher auch ein Verfahren zur Verpackung von Bauelementen auf Waferebene, insbesondere gemäß dem vorstehend beschriebenen Verfahren vor, bei welchem ein erster Wafer mit einem zweiten Wafer verbunden wird, wobei zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist, wobei bei der Verbindung der beiden Wafer Kavitäten geschaffen werden, welche die Bauelemente zumindest teilweise umgeben, und wobei die Kavitäten über gasleitende Kanäle mit der Umgebung kommunizieren und die gasleitenden Kanäle durch Aufbringen einer Beschichtung verschlossen werden.A further aspect of the invention therefore also provides a method for packaging components at the wafer level, in particular according to the above-described method, in which a first wafer is connected to a second wafer, wherein at least one of the wafers Variety of electronic, optoelectronic and / or microelectromechanical components, wherein in the connection of the two wafers cavities are created, which surround the components at least partially, and wherein the cavities communicate via gas-conducting channels with the environment and closed the gas-conducting channels by applying a coating become.
Damit wird ein Zwischenprodukt zur Herstellung von verpackten Halbleiter-Bauelementen erhalten, bei welchem ein erster Wafer mit einem zweiten Wafer verbunden ist, wobei zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist, wobei bei der Verbindung der beiden Wafer Kavitäten geschaffen sind, welche die Bauelemente zumindest teilweise umgeben, und wobei von den Kavitäten gasleitende Kanäle ausgehen, welche durch eine aufgebrachte Beschichtung gegenüber der Umgebung verschlossen sind. Dieses Zwischenprodukt kann weiterhin vorteilhaft auch die Merkmale der oben beschriebenen Zwischenprodukte mit abgedecktem Verbindungsbereich aufweisen.Thus, an intermediate product for the production of packaged semiconductor devices is obtained, in which a first wafer is connected to a second wafer, wherein at least one of the wafer has a plurality of electronic, optoelectronic and / or microelectromechanical components, wherein in the connection of the two wafers Cavities are created, which surround the components at least partially, and wherein emanate from the cavities gas-conducting channels, which are closed by an applied coating to the environment. This intermediate product may furthermore advantageously also have the characteristics of the above-described intermediates with covered connection region.
Diese Ausführungsform der Erfindung ermöglicht es beispielsweise, an den bereits verbundenen WafernThis embodiment of the invention makes it possible, for example, on the already connected wafers
Vakuumbeschichtungsschritte durchzuführen, ohne daß sich aufgrund von in der Kavität eingeschlossenem Gas zur Umgebung eine große Druckdifferenz aufbauen kann. Andererseits können durch Aufbringen der Beschichtung, welche die Kanäle abdeckt, im Vakuum auch evakuierte Kavitäten hergestellt werden.Carry out vacuum coating steps, without due to built-in cavity gas to the environment can build up a large pressure difference. On the other hand, by applying the coating which covers the channels, evacuated cavities can also be produced in a vacuum.
Das Verfahren gemäß dieser Ausführungsform kann ganz ähnlich zu dem oben beschriebenen Verfahren zur Verpackung des seitlich freigelegten Verbindungsbereiches der beiden Wafer durchgeführt werden, wenn Kanäle geschaffen werden, die seitlich in die Gräben münden und sich vorzugsweise entlang des Verbindungsbereiches der Wafer erstrecken. Demgemäß ist wird dieser Weiterbildung der Erfindung ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden, wobei zumindest einer der Wafer welcher eine Vielzahl von aktiven Elementen, insbesondere Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei zumindest einer der Wafer auf der Seite, mit welcher er mit dem anderen Wafer verbunden wird, sich entlang der Oberfläche erstreckende Vertiefungen aufweist, welche nach dem Verbinden der Wafer Kanäle entlang desThe method according to this embodiment may be similar to the method described above for packaging the laterally exposed connection area of the two Wafers are performed when creating channels that open laterally into the trenches and preferably extend along the connecting portion of the wafer. Accordingly, this embodiment of the invention, a first wafer is connected to a first side with at least one other wafer, wherein at least one of the wafer which has a plurality of active elements, in particular semiconductor circuits, and wherein in the first side opposite the second side of first wafer trenches are inserted, which separate the first wafer into a plurality of parts, which are separated by the trenches, but mechanically connected to each other via the at least one further wafer, and wherein at least one of the wafer on the side, with which he the other wafer has, along the surface extending recesses, which after connecting the wafer channels along the
Verbindungsbereichs zu den Kavitäten bilden, und wobei der Verbindungsbereich zwischen erstem und zweiten Wafer in den Gräben seitlich freigelegt ist oder wird, so daß die Kanäle seitlich in die Gräben münden. Auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt wird, beziehungsweise freigelegt ist, kann dann eine Beschichtung aufgebracht werden, welche die Kanäle bedeckt und somit verschließt. Dabei kann selbstverständlich gleichzeitig auch wieder der Verbindungsbereich mit abgedeckt und damit verkapselt werden. Das entsprechende Zwischenprodukt weist demgemäß Kanäle auf, die von den Kavitäten ausgehen und entlang des Verbindungsbereiches verlaufen und in die Gräben münden und in den Gräben durch eine Beschichtung, vorzugsweise wieder eine selektiv aufgebrachte Beschichtung in den Gräben verschlossen sind.Forming connecting region to the cavities, and wherein the connection region between the first and second wafer in the trenches is exposed laterally or so that the channels open laterally into the trenches. A coating which covers and thus closes the channels can then be applied to the regions of the trenches in which the connection region is uncovered or uncovered. At the same time, of course, the connection area can also be covered and encapsulated with it. The corresponding intermediate product accordingly has channels which emanate from the cavities and run along the connection region and open into the trenches and are sealed in the trenches by a coating, preferably again a selectively applied coating in the trenches.
Alternativ dazu, die Kanäle in die Wafer selber einzubringen, ist es weiterhin auch möglich, die Vertiefungen auf einer Schicht auf dem Wafer einzubringen. So können die Wafer beispielsweise auch mittels einer geeigneten Verbindungsschicht verbunden werden, in welcher die Kanäle eingefügt sind.Alternatively, to introduce the channels in the wafer itself, it is also possible, the Make depressions on a layer on the wafer. For example, the wafers can also be connected by means of a suitable connection layer in which the channels are inserted.
Gemäß einer weiteren, alternativen oder zusätzlichen Weiterbildung dieser Ausführungsform der Erfindung werden in zumindest einen der Wafer Kanäle durch das Substrat des Wafers eingefügt, welche quer zum verbundenen Oberflächenbereich verlaufen und die Kavität mit derAccording to a further, alternative or additional development of this embodiment of the invention, channels are inserted into at least one of the wafers through the substrate of the wafer, which run transversely to the connected surface region and the cavity with the
Umgebung verbinden, Die Kanäle können dann später mit der Beschichtung abgedeckt und abgedichtet werden. Die Kanäle verlaufen demgemäß bei einem so hergestellten Zwischenprodukt von der Außenseite eines der Wafer durch das Substrat hindurch zur mit dem anderen Wafer verbundenen Seite und münden dort in die Kavität.Connect the environment, the channels can then later be covered with the coating and sealed. Accordingly, in the case of an intermediate product thus produced, the channels run from the outside of one of the wafers through the substrate to the side connected to the other wafer and open into the cavity there.
Bei der vorstehend beschriebenen Ausführungsform der Erfindung, bei welcher Kanäle zu Kavitäten mittels einer Beschichtung abgedeckt werden, können ansonsten auch alle Beschichtungsmaterialien und Beschichtungsschritte eingesetzt werden, welche auch bei der Beschichtung des Verbindungsbereiches zwischen zwei Wafern eingesetzt werden. Vorzugsweise wird beim Verschließen der Kavitäten durch die Beschichtung eine kontrollierte Atmosphäre in den Kavitäten eingeschlossen.In the embodiment of the invention described above, in which channels are covered to cavities by means of a coating, it is otherwise also possible to use all coating materials and coating steps which are also used in the coating of the connection region between two wafers. Preferably, when the cavities are closed by the coating, a controlled atmosphere is trapped in the cavities.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und unter Bezugnahme auf die beigeschlossenen Zeichnungen näher erläutert. Dabei verweisen gleiche Bezugszeichen auf gleiche oder ähnliche Teile.The invention will be explained in more detail by means of embodiments and with reference to the accompanying drawings. The same reference numbers refer to the same or similar parts.
Es zeigen: Fig. 1 bis 7 erste Verfahrensschritte zur Herstellung eines Waferverbund-Zwischenerzeugnisses mit verkapselter KlebstoffSchicht,Show it: 1 to 7 first process steps for the production of a wafer composite intermediate product with encapsulated adhesive layer,
Fig. 8 bis 10 weitere Verfahrensschritte zur Herstellung eines Waferverbund-ZwischenerZeugnisses gemäß einer ersten Variante,8 to 10 further method steps for producing a Waferverbund-ZwischenerZeugnisses according to a first variant,
Fig. 11 ein durch Abtrennen von dem in Fig. 10 gezeigten Ausführungsbeispiel eines Zwischenerzeugnisses hergestelltes elektronisches Bauelement,11 shows an electronic component produced by separating from the embodiment of an intermediate product shown in FIG. 10, FIG.
Fig. 12 und 13 weitere Verfahrensschritte zur Herstellung eines Waferverbund-ZwischenerZeugnisses gemäß einer zweiten Variante,12 and 13 further method steps for producing a Waferverbund-ZwischenerZeugnisses according to a second variant,
Fig. 14 ein durch Abtrennen von dem in Fig. 10 gezeigten Ausführungsbeispiel einesFIG. 14 shows an embodiment of an embodiment shown by separating from the embodiment shown in FIG
Zwischenerzeugnisses hergestelltes elektronisches Bauelement, undIntermediate manufactured electronic component, and
Fig. 15 eine Weiterbildung des in Fig. 13 gezeigten Ausführungsbeispiels eines15 shows a development of the embodiment of a shown in Fig. 13
Zwischenerzeugnisses .Intermediate product.
Fig. 16 bis 21 anhand schematischer Querschnittansichten und Aufsichten Verfahrensschritte gemäß einer weiteren Ausführungsform der16 to 21 with reference to schematic cross-sectional views and plan views method steps according to another embodiment of the
Erfindung, bei welcher Kavitäten eines Waferverbunds über Kanäle mit der Umgebung kommunizieren und die Kanäle zur hermetischen Verkapselung der Kavitäten verschlossen werden, Fig. 22 einen Waferverbund gemäß einer Variante des in Fig. 21 gezeigten Ausführungsbeispiels, undInvention in which cavities of a wafer composite communicate with the environment via channels and the channels are closed for hermetic encapsulation of the cavities, FIG. 22 shows a composite wafer according to a variant of the embodiment shown in FIG. 21, and FIG
Fig. 23 bis 26 eine Variante der Verfahrensschritte, bei welcher vor dem Verbinden zweier WaferFIGS. 23 to 26 show a variant of the method steps in which prior to joining two wafers
Gräben eingefügt werden.Trenches are inserted.
Anhand von Fig. 1 bis Fig. 7 wird nachfolgend die Verpackung von Halbleiter-Bauelementen auf Wafer-Level, beziehungsweise im Waferverbund beschrieben, an welche sich weitere Verfahrensschritte zur Herstellung eines Zwischenerzeugnisses mit Gräben für ein nachfolgendes Abtrennen der Halbleiter-Bauelemente anschließen.The packaging of semiconductor components at the wafer level, or in the wafer assembly, will be described below with reference to FIGS. 1 to 7, to which further method steps for producing an intermediate product with trenches for a subsequent separation of the semiconductor components follow.
Fig. 1 zeigt dazu im Querschnitt einen ersten Wafer mit Seiten 11, 12 und einer Vielzahl von Halbleiter-Schaltungen 5. Diese Schaltungen 5 wurden durch Halbleiter- Fertigungstechnik auf und/oder im Substrat 3 auf der ersten Seite 11 gefertigt. Derartige Schaltungen können beispielsweise optoelektronische Schaltungen eines CCD- oder CMOS-Sensors, insbesondere auch eines Bildsensors sein. Im gezeigten Ausschnitt des Wafers 1 sind zwei solcher Schaltungen dargestellt. Die Halbleiter- Schaltungen 5 sind jeweils mit auf der ersten Seite 11 angeordneten elektrischen Anschlußkontakten 7 verbunden, über welche im Betrieb beispielsweise die Spannungsversorgung, die Signalzuführung und der1 shows, in cross-section, a first wafer with sides 11, 12 and a large number of semiconductor circuits 5. These circuits 5 were produced by semiconductor manufacturing technology on and / or in the substrate 3 on the first side 11. Such circuits may be, for example, optoelectronic circuits of a CCD or CMOS sensor, in particular also of an image sensor. In the section of the wafer 1 shown, two such circuits are shown. The semiconductor circuits 5 are each connected to arranged on the first side 11 electrical connection contacts 7, via which in operation, for example, the power supply, the signal supply and the
Signalabgriff erfolgt. Der Einfachheit halber ist für jedes der Halbleiter-Bauelemente 5 nur ein Anschlußkontakt 7 dargestellt . Der Wafer 1 wird nun, wie in Fig. 2 dargestellt, mit seiner ersten Seite 11 mittels einer Verbindungsschicht in Form einer Klebstoffschicht 15 mit einem zweiten Wafer 13 zur Verkapselung der Halbleiter-Schaltungen 5 verbunden. Anstelle einer Klebstoffschicht 13 könnte beispielsweise auch eine Sol-Gel-Schicht eingesezt werden. Der zweite Wafer 13 ist bei diesem Ausführungsbeispiel ein Glaswafer. Glas ist nicht nur ein Verkapselungsmaterial mit sehr geringer Permeabilität, sondern ist auch transparent und kann so gleichzeitig als Fenster für optoelektronische Schaltkreise der Halbleiter-Schaltungen 5 dienen.Signal tap takes place. For the sake of simplicity, only one terminal contact 7 is shown for each of the semiconductor devices 5. The wafer 1 is then connected, as shown in FIG. 2, with its first side 11 by means of a bonding layer in the form of an adhesive layer 15 to a second wafer 13 for encapsulating the semiconductor circuits 5. Instead of an adhesive layer 13, for example, a sol-gel layer could be eingeesezt. The second wafer 13 is a glass wafer in this embodiment. Glass is not only an encapsulation material with very low permeability, but is also transparent and can serve as a window for optoelectronic circuits of the semiconductor circuits 5 at the same time.
Der erste Wafer 1 wird nach dem Verkleben, wie in Fig. 3 dargestellt, auf der zweiten Seite 12 gedünnt. Aufgrund der vorhergehenden Verklebung mit dem weiteren Wafer 13 ist der Wafer 1 hinreichend stabil, um ein Ausdünnen des Substrats 3 ohne Bruch oder Beschädigung zu überstehen. Je nach Anwendung kann ein Ausdünnen auf 300 μm oder weniger erfolgen. Ein Ausdünnen, beispielsweise ausgehend von einer üblichen Dicke von etwa 0,5 Millimetern bis auf Dicken im Bereich von 180 bis 80 Mikrometern gelingt aufgrund der Unterstützung durch den weiteren Wafer 13 im allgemeinen ohne Beschädigung. Es können sogar noch geringere Dicken, beispielsweise bis auf höchstens 40 Mikrometern oder sogar bis auf 10 Mikrometer durch Ausdünnen des Wafers erzielt werden. Der Schritt des Ausdünnens ist insbesondere für die nachfolgenden Schritte der Rückseitenkontaktierung und dem Einfügen der Gräben in die vorgesehenen Trennbereiche von Vorteil.The first wafer 1 is thinned on the second side 12 after bonding, as shown in FIG. Due to the preceding bonding with the further wafer 13, the wafer 1 is sufficiently stable to withstand thinning of the substrate 3 without breakage or damage. Depending on the application, thinning to 300 μm or less may occur. Thinning, for example, starting from a conventional thickness of about 0.5 millimeters to thicknesses in the range of 180 to 80 microns succeeds due to the support of the other wafer 13 in general without damage. Even thinner thicknesses, for example, down to at most 40 microns, or even down to 10 microns, can be achieved by thinning the wafer. The thinning step is particularly advantageous for the subsequent steps of back contacting and inserting the trenches into the intended separation areas.
Die zweite Seite 12 des gedünnten Substrats wird, wie in Fig. 4 schematisch dargestellt, mit einer Maske 17 beschichtet. Diese Maske wird vorzugsweise photolithographisch strukturiert. Beispielsweise kann die Maske eine Photoresist-Schicht sein, deren Strukturierung in bekannter Weise durch entsprechendes Belichten und Entwickeln erfolgt. Die Maske 17 wird dabei so strukturiert, daß die Seite 12 an vorgesehenen linienförmigen Trennbereichen 21 und Bereichen 19 zum Einfügen elektrisch leitender Kanäle zur Seite 12 offen liegt. Die freigelassenen Bereiche 19 sind dabei gegenüberliegend zu den Anschlußkontakten 7 angeordnet.The second side 12 of the thinned substrate is coated with a mask 17 as shown schematically in FIG. This mask is preferably structured photolithographically. For example, the mask may be a photoresist layer whose structuring in a known manner by appropriate exposure and development takes place. The mask 17 is thereby structured such that the side 12 is open at intended line-shaped separating regions 21 and regions 19 for inserting electrically conductive channels to the side 12. The released areas 19 are arranged opposite to the terminal contacts 7.
In einem nachfolgenden Ätzschritt wird der Wafer 1 auf der Seite 12 einer Ätzprozedur unterzogen, wobei in den offen liegenden Bereichen 19, 21 Substratmaterial durch das Ätzen entfernt wird. Dies kann beispielsweise durch Naßätzen oder Plasmaätzen erfolgen. Das Ergebnis ist in Fig. 5 dargestellt.In a subsequent etching step, the wafer 1 on the side 12 is subjected to an etching procedure, wherein in the exposed areas 19, 21 substrate material is removed by the etching. This can be done for example by wet etching or plasma etching. The result is shown in FIG.
Damit werden entlang der Trennbereiche 21 verlaufende Gräben 27 eingefügt, welche den ersten Wafer 1 in eine Vielzahl von Teilen 30 auftrennen, welche durch die Gräben 27 voneinander getrennt, aber über den zumindest einen weiteren Wafer 13 mechanisch miteinander verbunden sind. Zusätzlich entstehen durch das Ätzen Löcher 25 durch das gedünnte Substrat 1. Diese Löcher 25 stoßen dabei direkt auf die Anschlußkontakte 7 auf der ersten Seite 11 des ersten Wafers 1. Dementsprechend bilden die Anschlußkontakte 7 den Boden dieser Löcher 25. Nach demThus, along the separation regions 21 extending trenches 27 are inserted, which separate the first wafer 1 into a plurality of parts 30, which are separated from each other by the trenches 27, but mechanically connected to each other via the at least one further wafer 13. In addition, holes 25 are formed by the thinned substrate 1 through the etching. These holes 25 strike the terminal contacts 7 on the first side 11 of the first wafer 1 accordingly. Accordingly, the terminal contacts 7 form the bottom of these holes 25
Ätzen kann die Maske 17 dann entfernt werden. Vorzugsweise werden sowohl die Löcher 25, als auch die Gräben 27 in einem gemeinsamen Ätzschritt eingefügt. Dabei wird weiterhin bevorzugt ein Ätzprozeß eingesetzt, welcher, wie schematisch in Fig. 5 dargestellt, Löcher 25 und Gräben 27 mit schrägen Seitenwandungeri 26, beziehungsweise 28 erzeugt .Etching, the mask 17 can then be removed. Preferably, both the holes 25 and the trenches 27 are inserted in a common etching step. In this case, an etching process is preferably used, which, as shown schematically in Fig. 5, holes 25 and trenches 27 with oblique Seitenwandungeri 26, or 28 generates.
Fig. 6 zeigt schematisch eine Aufsicht auf die so behandelte Seite 12 des Waferverbunds . Bei dem in Fig. 6 gezeigten Beispiel weisen die Teile 30, die später zur Herstellung der elektronischen Bauelemente abgetrennt werden, beispielhaft jeweils sechs Löcher 25 zur Herstellung quer durch das Substrat 3 hindurch verlaufender elektrisch leitender Kanäle auf. Ein realer Waferverbund wird im Unterschied zu der schematischen Darstellung der Fig. 6 jedoch, je nach Größe des Wafers und der darauf hergestellten elektronischen Bauelemente im allgemeinen eine wesentlich größere Anzahl an Teilen 30, beziehungsweise Trenngräben 27 aufweisen. Die Gräben 27 verlaufen geradlinig von Rand zu Rand, um das spätere Abtrennen der Bauelemente, beispielsweise mit einer Säge zu erleichtern.6 shows schematically a plan view of the thus treated side 12 of the wafer composite. In the in Fig. 6 As shown, the parts 30, which are later separated to produce the electronic components, for example, each six holes 25 for producing transversely through the substrate 3 extending therethrough electrically conductive channels. However, in contrast to the schematic illustration of FIG. 6, a real wafer composite will generally have a significantly larger number of parts 30 or separation trenches 27, depending on the size of the wafer and the electronic components produced thereon. The trenches 27 are straight from edge to edge, to facilitate the later separation of the components, for example with a saw.
Nachfolgend wird, wie in Fig. 7 dargestellt, dieSubsequently, as shown in Fig. 7, the
Klebstoffschicht 15 in den eingefügten Gräben 27 in deren Bodenbereich entfernt, so daß die Klebstoffschicht 15 seitlich in einem Bereich 150 der Wände der Gräben 27 zugänglich ist. Außerdem wird dabei entsprechend die vorher von der Klebstoffschicht 15 bedeckte, mit dem ersten Wafer 1 verklebte Seite des Wafers 13 im Bodenbereich freigelegt. Das Entfernen der Klebstoffschicht 15 im Bodenbereich der Gräben 27 kann allgemein beispielsweise durch Anwendung eines geeigneten Lösemittels, durch eine Plasmabehandlung oder auch durch Abtrag mittels eines Lasers erfolgen.Adhesive layer 15 is removed in the inserted trenches 27 in the bottom region, so that the adhesive layer 15 laterally in an area 150 of the walls of the trenches 27 is accessible. In addition, the previously covered by the adhesive layer 15, bonded to the first wafer 1 side of the wafer 13 is exposed in the bottom area accordingly. The removal of the adhesive layer 15 in the bottom region of the trenches 27 can generally be carried out, for example, by using a suitable solvent, by a plasma treatment or by removal by means of a laser.
Anhand der Fig. 8 bis 10 wird nachfolgend ausgehend von der in Fig. 7 gezeigten Fertigungsstufe eine erste Variante zur Herstellung eines Zwischenprodukts mit im Waferverbund verpackten Halbleiter-Bauelementen erläutert. Nachdem wie in Fig. 7 gezeigt, die Klebstoffschicht im Bodenbereich der Gräben 27 entfernt wurde, kann die zweite Seite 12 des ersten Wafers 1, wie in Fig. 8 dargestellt, mit einer Passivierungs- und/oder Isolationsschicht 32 versehen werden. Dies kann beispielsweise durch Oxidation des Substratmaterials an der Oberfläche der Seite 12 des ersten Wafers 1, vorzugsweise aber durch Abscheidung einer Schicht, wie etwa einer Oxidschicht erfolgen. Bevorzugtes Verfahren ist dabei chemische Dampfphasenabscheidung, insbesondere plasmaunterstützte chemischeBased on the manufacturing stage shown in FIG. 7, a first variant for producing an intermediate product with semiconductor components packaged in the wafer composite will be explained below with reference to FIGS. 8 to 10. After the adhesive layer in the bottom area of the trenches 27 has been removed, as shown in FIG. 7, the second side 12 of the first wafer 1 can be provided with a passivation and / or insulating layer 32, as shown in FIG. This can be done, for example, by oxidation of the Substrate material on the surface of the side 12 of the first wafer 1, but preferably by deposition of a layer, such as an oxide layer. Preferred method is chemical vapor deposition, in particular plasma-assisted chemical
Dampfphasenabscheidung. Die Seite 12 wird weiterhin wieder mit einer Maske 17 versehen. Die Maske 17, vorzugsweise wieder eine photolithographisch strukturierte Photoresist- Schicht läßt sowohl die Löcher 25, als auch die Gräben 27 offen.Vapor deposition. The page 12 is further provided with a mask 17 again. The mask 17, preferably again a photolithographically structured photoresist layer, leaves both the holes 25 and the trenches 27 open.
Anschließend wird, wie in Fig. 9 gezeigt, eine Metallschicht 34 auf der Seite 12 abgeschieden. Diese Metallschicht 34 bedeckt dementsprechend sowohl die Maske 17, als auch die Gräben 27 und Löcher 25. Eine Bedeckung der Seitenwandungen 28 und 26 der Gräben 27 und Löcher 25 wird dadurch ermöglicht, daß die Seitenwandungen 28 und 26, beispielsweise aufgrund des Ätzprozesses schräg verlaufen, so daß eine Bedampfungs- oder Sputterguelle zum Abscheiden der Schicht 34 nicht abgeschattet wird, oder die Wandungen unter einem Einfallswinkel im Bereich um 90° trifft. Durch die Metallisierung werden außerdem auch die Bereiche 150 der Grabenwandungen 28 mit bedeckt, so daß die seitlich in den Gräben 27 freigelegte KlebstoffSchicht 15 mit abgedeckt wird.Subsequently, as shown in FIG. 9, a metal layer 34 is deposited on the side 12. Accordingly, this metal layer 34 covers both the mask 17 and the trenches 27 and holes 25. Covering of the side walls 28 and 26 of the trenches 27 and holes 25 is made possible in that the side walls 28 and 26 are inclined, for example due to the etching process. so that a sputtering or sputtering source for depositing the layer 34 is not shaded or hits the walls at an angle of incidence in the range of 90 °. In addition, the areas 150 of the trench walls 28 are also covered by the metallization, so that the adhesive layer 15 exposed laterally in the trenches 27 is also covered.
Anschließend wird, die Maske 17 entfernt, wobei damit auch die Bereiche der Metallschicht 34, welche die Maske bedecken, mit abgehoben und entfernt werden. Das Ergebnis zeigt Fig. 10. Aufgrund der lateralen Struktur der Maske 17 ist nun eine Metallschicht 34 selektiv in den Gräben 27 und Löchern 25 abgeschieden. Die Metallschicht 34 bedeckt insbesondere auch den Boden der Löcher 25, welcher durch die Anschlußkontakte 7 auf der ersten Seite 11 des Wafers 1 gebildet werden. Auf diese Weise werden leitende Kanäle 250 durch das Substrat 3 des ersten Wafers 1 erzeugt, welche quer zur verklebten Seite 11 des Wafers 1, insbesondere senkrecht zur verklebten Seite des Wafers 1 verlaufen und direkt an die Anschlußkontakte 7 der Halbleiter-Bauelemente anschließen.Subsequently, the mask 17 is removed, whereby also the areas of the metal layer 34 which cover the mask are lifted off and removed. The result is shown in FIG. 10. Due to the lateral structure of the mask 17, a metal layer 34 is now selectively deposited in the trenches 27 and holes 25. In particular, the metal layer 34 also covers the bottom of the holes 25 which are formed by the terminal contacts 7 on the first side 11 of the wafer 1. In this way, conductive channels 250 become generated by the substrate 3 of the first wafer 1, which extend transversely to the bonded side 11 of the wafer 1, in particular perpendicular to the bonded side of the wafer 1 and connect directly to the terminal contacts 7 of the semiconductor devices.
Alternativ ist entsprechend dem üblichen Prozeß zur Herstellung strukturierter Metallschichten auch eine ganzflächige Metallisierung und nachfolgende Strukturierung durch Aufbringen einer Maske, beispielsweise einemAlternatively, according to the usual process for the production of structured metal layers, also a whole-area metallization and subsequent structuring by application of a mask, for example a
Photoresist, und selektivem Entfernen der von der Maske freigelassenen Bereiche der Metallschicht 34 möglich.Photoresist, and selective removal of the masked areas of the metal layer 34 is possible.
Fig. 10 zeigt außerdem das so erhaltene Zwischenerzeugnis nach einigen weiteren beispielhaftenFig. 10 also shows the thus-obtained intermediate product according to some further examples
Verarbeitungsschritten. Die Kanäle 250 werden zusätzlich mit einem leitenden Material 36 aufgefüllt, um die Kanäle 250 besser elektrisch kontaktieren zu können. Beispielsweise eignet sich dazu ein leitendes Epoxid. Außerdem wurden Lötperlen 38 auf die Kanäle aufgeschmolzen. Auf diese Weise können die vom Waferverbund dann entlang der Gräben 27 abgetrennten elektronischen Bauelemente dann direkt mit einem Leiter-Substrat, beispielsweise einer dafür vorgesehenen Platine verlötet werden.Processing steps. The channels 250 are additionally filled with a conductive material 36 in order to better contact the channels 250 electrically. For example, a conductive epoxy is suitable for this purpose. In addition, solder bumps 38 were melted onto the channels. In this way, the electronic components then separated from the wafer assembly along the trenches 27 can then be soldered directly to a conductor substrate, for example a board provided therefor.
In Fig. 11 ist schließlich ein elektronisches Bauelement 50 dargestellt, wie es aus dem in Fig. 10 gezeigten Zwischenerzeugnis durch Abtrennen entlang der Gräben 27 erhältlich ist. Die Bauelemente 50 werden dabei vorzugsweise mit einem Sägeblatt, welches möglichst mittig entlang der Gräben 27 geführt wird, vom Waferverbund des Zwischenerzeugnisses gemäß Fig. 10 abgetrennt.Finally, FIG. 11 shows an electronic component 50, as can be obtained from the intermediate product shown in FIG. 10 by cutting along the trenches 27. The components 50 are preferably separated from the wafer composite of the intermediate product according to FIG. 10 with a saw blade which is guided as centrally as possible along the trenches 27.
Wie anhand von Fig. 11 zu erkennen ist, wird dabei dann ein bereits vollständig gekapseltes Bauelement 50 erhalten, so daß weitere Verkapselungsschritte entfallen können. Insbesondere ist das Substrat 3 des Halbleiter-Bauelements dabei auch vollständig mit anorganischen Materialien verkapselt, beziehungsweise von anorganischen Materialien umschlossen. Die vorderseitige Verkapselung wird dabei durch ein aus dem Wafer 13 beim Abtrennen hervorgegangenes Glassubstrat 130 bewerkstelligt. Die rückseitige Verkapselung erfolgt durch die Passivierungsschicht 32. Insbesondere ist aber auch der Kleber der Klebstoffschicht 15 am Übergang zwischen den Substraten 3 und 130 seitlich durch die Metallschicht 34 abgedeckt, so daß der Eintritt von Feuchtigkeit oder Sauerstoff seitlich entlang der Klebstoffschicht 15 verhindert, oder zumindest stark reduziert wird.As can be seen from FIG. 11, an already completely encapsulated component 50 is then obtained, in this case that further encapsulation steps can be omitted. In particular, the substrate 3 of the semiconductor device is also completely encapsulated with inorganic materials, or enclosed by inorganic materials. The front-side encapsulation is accomplished by a glass substrate 130 emerging from the wafer 13 during the separation. In particular, however, the adhesive of the adhesive layer 15 at the transition between the substrates 3 and 130 is laterally covered by the metal layer 34, so that the entry of moisture or oxygen laterally along the adhesive layer 15 prevents, or at least is greatly reduced.
Anhand der Fig. 12 und 13 wird nachfolgend eine Variante der Verfahrensschritte gemäß den Fig. 8 bis 11 erläutert. Fig. 12 zeigt den Waferverbund mit den verklebten Wafern 1 und 13, welcher entsprechend den anhand der Fig. 1 bis 7 erläuterten Verfahrensschritten hergestellt wurde. Außerdem wurde wie bei Fig. 8 eine Passivierungsschicht 32 auf der Seite 12 des Wafers, sowie in den Gräben 27 und Löchern 25 erzeugt. Auf der Seite 12 des ersten Wafers 1 wurden außerdem metallische Kontaktflächen 42 erzeugt. Ähnlich wie anhand der Fig. 8 bis 10 beschrieben, wurde eine strukturierte Metallschicht 34 abgeschieden. Bei dem in Fig. 12 gezeigten Ausführungsbeispiel werden mit der Metallschicht 34 zusätzlich Leiter 40 auf der Seite 12 definiert, welche die durch die Metallisierung der Löcher 25 erhaltenen leitenden Kanäle 250 und damit dieA variant of the method steps according to FIGS. 8 to 11 will be explained below with reference to FIGS. 12 and 13. FIG. 12 shows the wafer composite with the bonded wafers 1 and 13, which was produced in accordance with the method steps explained with reference to FIGS. 1 to 7. In addition, as in Fig. 8, a passivation layer 32 was formed on the side 12 of the wafer, as well as in the trenches 27 and holes 25. On the side 12 of the first wafer 1 also metallic contact surfaces 42 have been generated. Similarly as described with reference to FIGS. 8-10, a patterned metal layer 34 was deposited. In the exemplary embodiment shown in FIG. 12, the metal layer 34 additionally defines conductors 40 on the side 12 which show the conductive channels 250 obtained by the metallization of the holes 25 and thus the
Anschlußkontakte 7 mit den Kontaktflächen 42 elektrisch verbinden. Durch die Leiter 40 wird demgemäß eine Umverlegung der rückseitigen Anschlüsse bewerkstelligt. Dies ist beispielsweise günstig, um die Anschlußkontakte besser auf der Rückseite verteilen zu können, etwa, wenn eine große Anzahl von Kontaktierungen herzustellen ist und/oder die Teile 30, beziehungsweise die elektronischen Bauelemente verhältnismäßig klein sind.Connecting contacts 7 electrically connect with the contact surfaces 42. By the conductor 40, a rearrangement of the rear connections is thus accomplished. This is favorable, for example, in order to better distribute the terminal contacts on the back, for example, if a large number of contacts is to produce and / or the parts 30, and the electronic components are relatively small.
Um die Leiter 40 und die leitenden Kanäle 25 in den Löchern zur Unterseite hin zu isolieren, wird nachfolgend, wie in Fig. 13 gezeigt, eine dielektrische Isolationsschicht 45 auf der zweiten Seite 12 des ersten Wafers 1 abgeschieden, welche gleichzeitig auch die Gräben 27 und insbesondere die seitlich in den Gräben freigelegte KlebstoffSchicht 15 bedeckt. Auch diese Schicht 45 wird strukturiert aufgebracht, wobei die Kontaktflächen 42 für die elektrische Kontaktierung nicht bedeckt werden. Die dielektrische Isolationsschicht 45 kann beispielsweise durch Aufdampfen einer Glasschicht, vorzugsweise mittels Elektronenstrahlverdampfung eines Glastargets hergestellt werden.In order subsequently to insulate the conductors 40 and the conductive channels 25 in the holes toward the bottom, as shown in FIG. 13, a dielectric insulating layer 45 is subsequently deposited on the second side 12 of the first wafer 1, which simultaneously also includes the trenches 27 and In particular, the adhesive layer 15 exposed laterally in the trenches is covered. This layer 45 is applied in a structured manner, whereby the contact surfaces 42 for the electrical contacting are not covered. The dielectric insulation layer 45 can be produced, for example, by vapor deposition of a glass layer, preferably by electron beam evaporation of a glass target.
Um das Zwischenerzeugnis für die spätere Vereinzelung derart vorzubereiten, daß bereits fertig verkapselte elektronische Bauelemente mit dem Abtrennen vom Waferverbund erhalten werden, können noch, ebenso wie bei dem in Fig. 10 gezeigten Beispiel Lötperlen 36 auf die Kontaktflächen 42 aufgebracht werden.In order to prepare the intermediate product for subsequent singulation so that already encapsulated electronic components are obtained with the separation from the wafer composite, soldering beads 36 can still be applied to the contact surfaces 42, as in the example shown in FIG.
In Fig. 14 ist ein elektronisches Bauelement 50 dargestellt, wie es durch Abtrennen, insbesondere Sägen entlang der Gräben 27 des in Fig. 13 gezeigten Zwischenprodukts erhalten werden kann. Auch bei diesem Ausführungsbeispiel ist, ähnlich wie bei dem in Fig. 11 gezeigten elektronischen Bauelement 50 das Substrat 3 mit der Halbleiter-Schaltung 5 vollständig von anorganischem Material zur Verkapselung umgeben. Insbesondere ist die Klebstoffschicht 15 zwischen den Substraten 1 und 130 von der dielektrischen Schicht 45, ebenso wie die Seite 12 des Substrats 3 abgedeckt, so daß auch seitlich entlang der KunststoffSchicht des Klebers keine schädlichen Atmosphärenbestandteile eindringen können.In Fig. 14, an electronic component 50 is shown as it can be obtained by cutting, in particular sawing along the trenches 27 of the intermediate product shown in Fig. 13. Also in this embodiment, similar to the electronic component 50 shown in Fig. 11, the substrate 3 with the semiconductor circuit 5 is completely surrounded by inorganic material for encapsulation. In particular, the adhesive layer 15 between the substrates 1 and 130 of the dielectric layer 45, as well as the side 12 of the Covered substrate 3, so that even laterally along the plastic layer of the adhesive no harmful atmospheric components can penetrate.
Fig. 15 zeigt eine Weiterbildung des in Fig. 13 gezeigten Ausführungsbeispiels eines Zwischenerzeugnisses. Bei dieser Weiterbildung ergeben sich besondere Vorteile durch die seitliche Abdeckung der KlebstoffSchicht 15 durch eine anorganische Beschichtung. Im Unterschied zu den vorangegangenen Beispielen ist der erste Wafer 1 hier mit einem Verbund mit zwei Wafern 13 und 14 verklebt. Der mit dem ersten Wafer 1 verklebte Wafer 14 weist hier Aussparungen 16 auf. Durch die Verbindung mit dem Wafer 13 und der aktiven Seite 11 des ersten Wafers werden geschlossene Hohlräume 18 geschaffen, welche von der aktiven Seite 11 des ersten Wafers, insbesondere den Bereichen mit den Schaltungen 5 dieses Wafers 1 begrenzt werden. Der mit dem Wafer 14 verbundene Wafer 13 weist hier beispielhaft noch optische Elemente 132 in Form von Linsen auf. Der Wafer 14 dient hier als Abstandhalter, um denFIG. 15 shows a development of the embodiment of an intermediate product shown in FIG. 13. In this development, special advantages result from the lateral covering of the adhesive layer 15 by an inorganic coating. In contrast to the preceding examples, the first wafer 1 is here glued to a composite with two wafers 13 and 14. The wafer 14 bonded to the first wafer 1 has recesses 16 here. By the connection with the wafer 13 and the active side 11 of the first wafer closed cavities 18 are created, which are bounded by the active side 11 of the first wafer, in particular the areas with the circuits 5 of this wafer 1. The wafer 13 connected to the wafer 14 has here, by way of example, optical elements 132 in the form of lenses. The wafer 14 serves here as a spacer to the
Abstand zwischen den Linsen 132 und der Schaltung an die Brennweite der Linsen anzupassen. Die KlebstoffSchicht 15 ist hier außerdem so strukturiert, daß sie die Schaltungen 5, oder zumindest deren optisch aktive Elemente nicht bedeckt. Hier verhindert die Abdeckung der KlebstoffSchicht in den Gräben 27, daß Feuchtigkeit seitlich durch die KlebstoffSchicht 15 in die Hohlräume 18 gelangen kann. Hier könnten nicht nur die Schaltungen 5 selbst, sondern auch die optischen Eigenschaften der Anordnung durch kondensierende Feuchtigkeit sehr nachteilig gestört werden.Adjusting the distance between the lenses 132 and the circuit to the focal length of the lenses. The adhesive layer 15 is also structured in such a way that it does not cover the circuits 5, or at least their optically active elements. Here, the covering of the adhesive layer in the trenches 27 prevents moisture from passing laterally through the adhesive layer 15 into the cavities 18. Here, not only the circuits 5 themselves, but also the optical properties of the device could be disturbed by condensing moisture very disadvantageous.
Anhand der Fig. 16 bis 21 werden im folgenden anhand schematischer Ansichten Verfahrensschritte dargestellt, bei welchen ein erster Wafer mit einem zweiten Wafer verbunden wird, wobei zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist, und wobei bei der Verbindung der beiden Wafer Kavitäten geschaffen werden, welche die Bauelemente zumindest teilweise umgeben und über gasleitende Kanäle mit der Umgebung kommunizieren. Die gasleitenden Kanäle werden dann durch Aufbringen einer Beschichtung verschlossen. Bei diesem Ausführungsbeispiel erstrecken sich die gasleitenden Kanäle insbesondere entlang des Verbindungsbereiches und münden seitlich in den Gräben. Ähnlich wie bei dem anhand der Fig 1 bis 10 beschriebenen Verfahren wird dann der Verbindungsbereich seitlich in den Gräben abgedeckt, wobei gleichzeitig die Kanäle verschlossen werden. Fig. 16 zeigt dazu einen Verbund aus einem ersten Wafer 1 und eine zweiten Wafer 13. Bei diesem Ausführungsbeispiel weist der Wafer 1 nebenWith reference to FIGS. 16 to 21, method steps are shown below with the aid of schematic views, in which a first wafer is connected to a second wafer, wherein at least one of the wafers has a plurality of electronic, optoelectronic and / or microelectromechanical components, and wherein in the connection of the two wafers cavities are created which surround the components at least partially and communicate via gas-conducting channels with the environment. The gas-conducting channels are then closed by applying a coating. In this embodiment, the gas-conducting channels extend in particular along the connection region and open laterally in the trenches. Similar to the method described with reference to FIGS. 1 to 10, the connecting region is then covered laterally in the trenches, at the same time the channels being closed. 16 shows a composite of a first wafer 1 and a second wafer 13. In this embodiment, the wafer 1 is adjacent
Halbleiter-Schaltungen 5 auch noch mikro-elektromechanische Elemente 6 auf. Der zweite Wafer 13 ist auf der Seite, mit welcher er mit dem ersten Wafer 1 verbunden ist, strukturiert. Im speziellen weist dabei der Wafer 13 Vertiefungen 47 und 48 auf. Die Vertiefungen 47 bilden dabei im Verbund mit dem ersten Wafer 1 Kavitäten, beziehungsweise Hohlräume 18, welche die Halbleiter- Schaltungen 5 und mikro-elektromechanischen Elemente 6 umschließen. Die langgestreckten, rillen- oder nutartigen Vertiefungen 48 erstrecken sich entlang desSemiconductor circuits 5 also micro-electromechanical elements 6 on. The second wafer 13 is patterned on the side with which it is connected to the first wafer 1. In particular, the wafer 13 has depressions 47 and 48. The recesses 47 form in combination with the first wafer 1 cavities, or cavities 18, which surround the semiconductor circuits 5 and micro-electromechanical elements 6. The elongated, groove or groove-like recesses 48 extend along the
Verbindungsbereiches mit der KlebstoffSchicht 15 und schließen an die Vertiefungen 47 an.Connecting portion with the adhesive layer 15 and connect to the recesses 47.
Fig. 17 zeigt zur Verdeutlichung eine Aufsicht auf die Seite des zweiten Wafers 13, die mit dem ersten Wafer 1 verbunden wird. Die Vertiefungen 48 enden bei dem m dieser Abbildung gezeigten Beispiel jeweils vor einer benachbarten Vertiefung 47. Ebenso können die Vertiefungen 48, anders als in Fig. 17 gezeigt, jeweils Vertiefungen 47 verbinden und ein Raster sich über die Waferoberflache erstreckender linienförmiger Vertiefungen bilden, wie es in der Variante gemäß Fig. 18 gezeigt ist.FIG. 17 shows a plan view of the side of the second wafer 13 which is connected to the first wafer 1 for clarity. The depressions 48 end in the example shown in FIG. 1 in each case in front of an adjacent depression 47. Likewise, unlike in FIG. 17, the depressions 48 can each connect depressions 47 and a grid can extend over the wafer surface form line-shaped recesses, as shown in the variant of FIG. 18.
Fig. 19 zeigt den Waferverbund mit den Wafern 1 und 13 nach dem Ausdünnen des Wafers 1 und dem Einfügen der Löcher 25 zur Kontaktierung der Anschlußkontakte 7 und Gräben 27. Ähnlich wie bei dem in Fig. 7 gezeigten Ausführungsbeispiel wurde die KlebstoffSchicht 15 im Bodenbereich der Gräben 27 entfernt. Die Gräben 27 sind so eingefügt, daß sie auf die Vertiefungen 48 stoßen. Diese langgestreckten Vertiefungen 48 bilden nun gasleitende Kanäle, die über die eingefügten Gräben 27 mit der Umgebung kommunizieren um einen Gassaustausch aus der Umgebung von und in die durch die Vertiefungen 47 gebildeten Kavitäten zu ermöglichen.Fig. 19 shows the wafer assembly with the wafers 1 and 13 after thinning the wafer 1 and inserting the holes 25 for contacting the terminal contacts 7 and trenches 27. Similar to the embodiment shown in Fig. 7, the adhesive layer 15 in the bottom portion of Trenches 27 removed. The trenches 27 are inserted so that they abut on the recesses 48. These elongated depressions 48 now form gas-conducting channels, which communicate with the surroundings via the inserted trenches 27 in order to allow a gas exchange from the surroundings of and into the cavities formed by the depressions 47.
In Fig. 20 ist der Waferverbund nach einer Weiterverarbeitung dargestellt, wie sie ähnlich zu dem Ausführungsbeispiel der Fig. 12 vorgenommen werden kann. Auf die gedünnte Seite 12 des ersten Wafers 1 wurde eine Passivierungs- und/oder Isolationsschicht 32 abgeschieden. Zusätzlich wurde auf dieser Seite eine strukturierte Metallschicht 34 auf die Wandungen der Löcher 25 aufgebracht. Die Bereiche der Metallschicht erstrecken sich auch teilweise entlang der Seite 12 und bilden metallische Anschlußkontakte auf der Seite 12, die über die Schicht 34 mit den Anschlußkontakten 7 auf der Seite 11 des Wafers 1 elektrisch leitend verbunden sind. Sowohl das Aufbringen der Passivierungs- und/oder Isolationsschicht 32, als auch die Metallisierung zur Herstellung der strukturierten Metallschicht 34 sind bevorzugt Vakuumabscheideprozesse. Beispielsweise kann die Passivierungsschicht 34 mittels plasmaunterstützer chemischer Dampfphasenabscheidung und die Metallschicht 34 durch Aufdampfen oder Aufsputtern hergestellt werden. Hierbei ergibt sich der besondere Vorteil, daß sich auch im Vakuum kein Druckunterschied zwischen den Kavitäten und der Umgebung aufbauen kann, da das in den Kavitäten eingeschlossene Gas beim Evakuieren der Umgebung des Waferverbunds durch die von den Vertiefungen 48 gebildeten Kanäle in die Gräben hinein entweichen kann.In Fig. 20, the wafer assembly is shown after further processing, as can be made similar to the embodiment of FIG. 12. On the thinned side 12 of the first wafer 1, a passivation and / or insulating layer 32 was deposited. In addition, a structured metal layer 34 was applied to the walls of the holes 25 on this side. The areas of the metal layer also extend partially along the side 12 and form metallic terminal contacts on the side 12, which are electrically connected via the layer 34 with the terminal contacts 7 on the side 11 of the wafer 1. Both the application of the passivation and / or insulating layer 32 and the metallization for producing the structured metal layer 34 are preferably vacuum deposition processes. For example, the passivation layer 34 may be fabricated by plasma assisted chemical vapor deposition and the metal layer 34 by vapor deposition or sputtering. This results in the particular advantage that no pressure difference even in a vacuum can build up between the cavities and the environment, since the gas trapped in the cavities can escape into the trenches when evacuating the environment of the wafer composite through the channels formed by the depressions 48.
Nach Abschluß der Vakuumbeschichtungsschritte kann dann, wie in Fig. 21 dargestellt ist, selektiv eine Beschichtung 46 aufgebracht werden, welche sowohl die seitlich in den Gräben 27 freigelegte Klebstoffschicht 15, als auch dieAfter the completion of the vacuum coating steps, as shown in FIG. 21, a coating 46 may be selectively applied which covers both the adhesive layer 15 exposed laterally in the trenches 27 and the coating layer 46
Öffnungen der durch die Vertiefungen 48 gebildeten Kanäle zu den Kavitäten abdeckt und versiegelt. Beispielsweise kann dazu ein geeigneter Kunststoff verwendet werden, wobei vorzugsweise ein Kunststoff mit einer höheren Barrierewirkung verglichen mit dem Kunststoff derCover openings of the channels formed by the recesses 48 to the cavities and sealed. For example, a suitable plastic may be used for this purpose, wherein preferably a plastic with a higher barrier effect compared to the plastic of
Klebstoffschicht 15 verwendet wird. Wird beispielsweise Epoxidharz als Kleber verwendet, können Kunststoffe wie Polyimid oder BCB zur Abdeckung als Material der selektiv aufgebrachten Schicht 46 eingesetzt werden. Das Aufbringen des Beschichtungsmaterials kann dabei in einerAdhesive layer 15 is used. For example, if epoxy resin is used as the adhesive, plastics such as polyimide or BCB can be used to cover as the material of the selectively applied layer 46. The application of the coating material can in one
Schutzgasatmosphäre erfolgen, die dann auch in den Kavitäten eingeschlossen wird.Inert gas atmosphere, which is then also trapped in the cavities.
Es können sich dann auch noch weitere Verfahrensschritte für das Verpacken auf Waferebene anschließen, wie etwa das ebenfalls beispielhaft in Fig. 21 gezeigte Aufbringen einer Isolationsschicht 45 auf der Seite 12 und von Lotkugeln 36 auf von der Isolationsschicht 45 freigehaltene Bereiche der Metallschicht 34.Additional process steps for packaging at the wafer level may then also follow, such as, for example, the application of an insulation layer 45 on the side 12 and of solder balls 36 to regions of the metal layer 34 which are kept free of the insulation layer 45, as shown by way of example in FIG.
Fig. 22 zeigt eine Variante des in Fig. 21 dargestellten Ausführungsbeispiels eines Waferverbund-Zwischenprodukts zur Herstellung elektronischer, optoelektronischer oder mikroelektromechanischer Bauelemente. Bei dieser Variante verlaufen die Verbindungskanäle nicht entlang des Verbindungsbereiches der beiden Wafer 1, 13 und münden in eingefügte Gräben 27, sondern es werden Kanäle 29 durch das Substrat 3 des Wafers 1 eingefügt, welche quer zum verbundenen Oberflächenbereich verlaufen und die Kavitäten mit der Umgebung verbinden, wobei die Kanäle 29 selektiv mit einer Beschichtung abgedeckt und damit versiegelt werden. Die Kanäle 29 können beispielsweise zusammen mit den Löchern 25 für die Kontatkierung der Bauelemente und den Gräben 27 eingefügt werden. Zur Abdeckung der Klebstoffschicht 15 und zum Verschluß 25 wird bei dem in Fig. 22 gezeigten Beispiel eine Isolationsschicht 45 aufgetragen, welche gleichzeitig auch die Seite 12, insbesondere dabei auch die Metallschicht 34 elektrisch nach außen hin isoliert.FIG. 22 shows a variant of the exemplary embodiment of a wafer composite intermediate product shown in FIG. 21 for producing electronic, optoelectronic or microelectromechanical components. In this variant, the connecting channels do not run along the Connecting region of the two wafers 1, 13 and open into inserted trenches 27, but channels 29 are inserted through the substrate 3 of the wafer 1, which extend transversely to the joined surface area and connect the cavities to the environment, wherein the channels 29 selectively with a coating covered and sealed with it. For example, the channels 29 may be inserted together with the holes 25 for the registration of the components and the trenches 27. In order to cover the adhesive layer 15 and the closure 25, an insulation layer 45 is applied in the example shown in FIG. 22, which at the same time also electrically insulates the side 12, in particular the metal layer 34, from the outside.
Bei dem erfindungsgemäßen Verfahren müssen nicht zwangsläufig wie bei den vorstehend beschriebenen Ausführungsbeispielen die Schritte des Verbindens der beiden Wafer und des Einfügens der Gräben in dieser Reihenfolge hintereinander ausgeführt werden. Vielmehr kann das Auftrennen in Teile auch vor dem Verbinden der beiden Wafer erfolgen. Hierzu kann ein Hilfssubstrat verwendet werden, auf welchem ein Wafer befestigt wird. Dieser Wafer wird dann durch Einfügen von Gräben in eine Vielzahl von Teilen aufgetrennt, die über das Hilfssubstrat miteinander verbunden sind. Der so in Teile aufgetrennte, am Hilfssubstrat befestigte Wafer wird dann mit dem weiteren Wafer verbunden, so daß wieder ein Waferverbund erhalten wird, bei welchem der erste Wafer durch Gräben in eine Vielzahl von Teilen aufgetrennt ist, die am weiteren Wafer befestigt und über diesen auch wieder miteinander verbunden sind. Nach dem aneinander Befestigen des ersten und zweiten Wafer kann das Hilfssubstrat dann wieder entfernt werden. Weiterhin können die Gräben auch in den Wafer eingefügt werden, welcher mit dem Wafer mit den Halbleiterschaltungen verbunden wird.In the method according to the invention, it is not necessary to carry out the steps of connecting the two wafers and inserting the trenches in this order in succession, as in the above-described embodiments. Rather, the separation into parts can also be done before connecting the two wafers. For this purpose, an auxiliary substrate can be used, on which a wafer is fastened. This wafer is then separated by inserting trenches into a plurality of parts which are interconnected via the auxiliary substrate. The thus separated into parts, attached to the auxiliary substrate wafer is then connected to the other wafer, so that again a wafer composite is obtained, in which the first wafer is separated by trenches in a plurality of parts, which are attached to the other wafer and over this are connected again. After attaching the first and second wafers to each other, the auxiliary substrate can then be removed again. Furthermore, the trenches can also be inserted into the wafer which is connected to the wafer with the semiconductor circuits.
In den Fig. 23 bis 26 ist ein Ausführungsbeispiel gemäß dieser Ausführungsform der Erfindung näher erläutert.In FIGS. 23 to 26, an embodiment according to this embodiment of the invention is explained in more detail.
Zunächst wird, wie in Fig. 23 dargestellt, ein erster Wafer 60 mit Seiten 61, 62 mit der Seite 62 auf einem Hilfssubstrat 65 befestigt. Die Befestigung ist dabei lösbar, so daß das Hilfssubstrat 65 später wieder abgenommen werden kann. Geeignet ist dazu beispielsweise ein geeigneter Klebstoff, dessen Haftkraft wieder gelöst werden kann.First, as shown in FIG. 23, a first wafer 60 having sides 61, 62 is attached to the side 62 on an auxiliary substrate 65. The attachment is releasable, so that the auxiliary substrate 65 can be removed later again. Suitable for this purpose, for example, a suitable adhesive, the adhesive force can be released again.
Anschließend werden, wie in Fig. 24 dargestellt, Gräben 27 in die Seite 61 eingefügt, welche den Wafer 60 in eine Vielzahl von Teilen auftrennen, die aber über das Hilfssubstrat miteinander verbunden sind. Der Wafer 60 dient bei diesem Beispiel als Abdeckung für die Schaltungen eines Halbleiterwafers und kann beispielsweise ein Glaswafer sein, was sich insbesondere für die Verpackung optoelektronischer Bauteile eignet.Next, as shown in Fig. 24, trenches 27 are inserted in the side 61 which separate the wafer 60 into a plurality of parts but connected to each other via the auxiliary substrate. The wafer 60 serves in this example as a cover for the circuits of a semiconductor wafer and may for example be a glass wafer, which is particularly suitable for the packaging of optoelectronic components.
Nach dem Einfügen der Gräben 27 wird der auf dem Hilfssubstrat 65 befestigte, in Teile zerteilte Wafer 60 dann mit einem zweiten Wafer 70 mittels einerAfter the trenches 27 have been inserted, the wafer 60, which is attached to the auxiliary substrate 65 and is divided into parts, is then connected to a second wafer 70 by means of a second wafer 70
KlebstoffSchicht 15 verbunden, so daß die Halbleiter- Schaltungen 5 abgedeckt werden (Fig. 25).Adhesive layer 15 is connected so that the semiconductor circuits 5 are covered (Fig. 25).
Das Hilfssubstrat 65 wird anschließend entfernt, so daß ein Waferverbund erhalten wird, bei welchem der Wafer 60 in Teile zerteilt ist, die durch die Gräben 27 voneinander getrennt, aber über den Halbleiter-Wafer 70 miteinander verbunden sind. Die in den Gräben seitlich freiliegende Klebstoffschicht 115 wird dann mittels einer selektiven Beschichtung 57 auf den Gräben seitlich abgedeckt. Dieser Verarbeitungszustand ist schematisch in Fig. 26 dargestellt. Es können sich nun weitereThe auxiliary substrate 65 is then removed, so that a wafer composite is obtained in which the wafer 60 is divided into parts which are separated from each other by the trenches 27, but connected to each other via the semiconductor wafer 70. The laterally exposed adhesive layer 115 in the trenches is then covered laterally by means of a selective coating 57 on the trenches. This Processing state is shown schematically in Fig. 26. There can be more
Verarbeitungsschritte anschließen, insbesondere um fertig im Waferverbund verpackte Bauteile zu erhalten, die dann durch Abtrennen vereinzelt werden. So können sich beispielsweise wieder Verarbeitungsschritte für das rückseitige Kontaktieren der Schaltungen durch Einfügen leitender Kanäle durch das Substrat des Halbleiter-Wafers 70 anschließen, welche die Anschlußkontakte auf der verbundenen Seite mit der gegenüberliegenden Seite verbinden.Connect processing steps, in particular to get ready in the wafer composite packaged components, which are then separated by separating. For example, processing steps for back contacting the circuits may be followed by inserting conductive channels through the substrate of the semiconductor wafer 70 which connect the pads on the connected side to the opposite side.
Es ist dem Fachmann ersichtlich, dass die Erfindung nicht auf die vorstehend beschriebenen Ausführungsformen beschränkt ist, sondern vielmehr in vielfältiger Weise variiert werden kann. Insbesondere können die Merkmale der einzelnen beispielhaften Ausführungsformen auch miteinander kombiniert werden. So können etwa die beiden Varianten gemäß den Fig. 8 bis 10 und Fig. 12 und 13 selbstverständlich auch in vielfältiger Weise miteinander kombiniert werden. Demgemäß kann die Klebstoffschicht 15 allgemein auch mit einer mehrlagigen Abdeckung, etwa mit einer Metallschicht und einer davor oder danach abgeschiedenen dielektrischen Schicht verkapselt werden. It will be apparent to those skilled in the art that the invention is not limited to the embodiments described above, but rather can be varied in many ways. In particular, the features of the individual exemplary embodiments may also be combined with each other. For example, the two variants according to FIGS. 8 to 10 and FIGS. 12 and 13 can, of course, also be combined with each other in many different ways. Accordingly, the adhesive layer 15 can generally also be encapsulated with a multi-layer cover, such as a metal layer and a dielectric layer deposited before or after.

Claims

Patentansprüche claims
1. Verfahren zur Verpackung von Halbleiter-Bauelementen bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden wird, wobei zumindest einer der Wafer eine Vielzahl von Halbleiter- Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei der Verbindungsbereich zwischen erstem und weiterem Wafer in den Gräben seitlich freigelegt ist oder wird, dadurch gekennzeichnet, daß auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung aufgebracht wird, welche den Verbindungsbereich abdeckt.A method of packaging semiconductor devices, wherein a first wafer having a first side is bonded to at least one other wafer, wherein at least one of the wafers has a plurality of semiconductor circuits, and wherein the second side of the first side opposite to the first wafer first wafer trenches are inserted, which separate the first wafer into a plurality of parts, which are separated by the trenches, but mechanically connected to each other via the at least one further wafer, and wherein the connection area between the first and further wafer in the trenches exposed laterally is or is, characterized in that a coating is applied to the regions of the trenches in which the connection region is exposed, which covers the connection region.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die beiden Wafer mit einer Verbindungsschicht verbunden werden.2. The method according to claim 1, characterized in that the two wafers are connected to a connecting layer.
3. Verfahren gemäß einem der beiden vorstehenden Ansprüche, dadurch gekennzeichnet, daß der3. The method according to one of the two preceding claims, characterized in that the
Verbindungsbereich selektiv in den Gräben mit der Beschichtung abgedeckt wird, wobei andere Bereiche der zweiten Seite des ersten Wafers frei gelassen werden.Compound area is selectively covered in the trenches with the coating, leaving other areas of the second side of the first wafer are released.
4. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der erste Wafer auf der zweiten Seite nach dem Verkleben mit dem zumindest einen weiteren Wafer gedünnt wird. 4. The method according to any one of the preceding claims, characterized in that the first wafer is thinned on the second side after bonding with the at least one further wafer.
5. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß das Aufbringen der anorganischen Beschichtung, welche den Verbindungsbereich abdeckt, nach dem Ausdünnen erfolgt.5. The method according to the preceding claim, characterized in that the application of the inorganic coating which covers the connection area, takes place after thinning.
6. Verfahren gemäß einem der beiden vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Gräben nach dem Ausdünnen eingefügt werden.6. The method according to one of the two preceding claims, characterized in that the trenches are inserted after thinning.
7. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine Glasschicht zur Abdeckung des Verbindungsbereiches auf den Gräben aufgedampft wird.7. The method according to any one of the preceding claims, characterized in that a glass layer is evaporated to cover the connection region on the trenches.
8. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine Metallschicht zur Abdeckung des Verbindungsbereichs auf den Gräben aufgebracht wird.8. The method according to any one of the preceding claims, characterized in that a metal layer is applied to cover the connection region on the trenches.
9. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß mit dem Abscheiden der Metallschicht gleichzeitig eine Metallisierung zur Herstelllung elektrischer Kontakte der Bauelemente erfolgt .9. The method according to the preceding claim, characterized in that at the same time a metallization for the production of electrical contacts of the components takes place with the deposition of the metal layer.
10. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine dielektrische Schicht zur Abdeckung des Verbindungsbereiches mittels chemischer Dampfphasenabscheidung, vorzugsweise mittels plasmaimpuls-induzierter chemischer10. The method according to any one of the preceding claims, characterized in that a dielectric layer for covering the connecting region by means of chemical vapor deposition, preferably by means of plasma pulse-induced chemical
Dampfphasenabscheidung auf den Gräben abgeschieden wird.Vapor deposition is deposited on the trenches.
11. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß mit der Beschichtung auf den Gräben gleichzeitig eine elektrische Isolationsschicht auf der zweiten Seite abgeschieden wird.11. The method according to any one of the preceding claims, characterized in that with the coating the trenches at the same time an electrical insulation layer on the second side is deposited.
12. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Abdecken des seitlich freigelegten Verbindungsbereiches das Aufbringen einer organischen Beschichtung, insbesondere einer Polymerschicht umfasst.12. The method according to any one of the preceding claims, characterized in that the covering of the laterally exposed connection region comprises the application of an organic coating, in particular a polymer layer.
13. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Wafer mit einer Verbindungsschicht verbunden werden, welche in den eingefügten Gräben, insbesondere in deren Bodenbereich zumindest teilweise vor dem Aufbringen der Beschichtung entfernt wird.13. The method according to any one of the preceding claims, characterized in that the wafers are connected to a connecting layer, which is removed in the inserted trenches, in particular in the bottom region at least partially before the application of the coating.
14. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Wafer mit einer Verbindungsschicht verbunden werden, die lateral unter Aussparung von Bereichen, in welchen die Gräben eingefügt werden, strukturiert ist.14. The method according to any one of the preceding claims, characterized in that the wafers are connected to a connecting layer, which is structured laterally with the recess of areas in which the trenches are inserted, structured.
15. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß in den ersten Wafer leitende Kanäle durch das Substrat des ersten Wafers eingefügt werden, welche quer zur verklebten Seite des Wafers, insbesondere senkrecht zur verbundenen Seite des Wafers verlaufen.15. The method according to any one of the preceding claims, characterized in that in the first wafer conductive channels are inserted through the substrate of the first wafer, which extend transversely to the bonded side of the wafer, in particular perpendicular to the joined side of the wafer.
16. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß in das Substrat des ersten Wafers Löcher eingefügt werden, in welche dann zur Herstellung einer leitenden Verbindung zu einem Kontakt auf der gegenüberliegenden Seite ein leitendes Material eingebracht wird.16. Method according to the preceding claim, characterized in that holes are inserted into the substrate of the first wafer, into which then a conductive material for making a conductive connection to a contact on the opposite side is introduced.
17. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß die Gräben und Löcher in einem gemeinsamen Prozeßschritt in das Substrat des ersten Wafers eingefügt werden.17. The method according to the preceding claim, characterized in that the trenches and holes are inserted in a common process step in the substrate of the first wafer.
18. Verfahren gemäß einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, daß die Gräben geätzt, oder mechanisch eingefügt oder durch Laserabtrag, insbesondere Laser-Verdampfung hergestellt werden.18. The method according to any one of the preceding claims, characterized in that the trenches etched, or mechanically inserted or produced by laser ablation, in particular laser evaporation.
19. Verfahren gemäß einem der vorstehenden Ansprüche, wobei die Elemente durch Auftrennen entlang der Gräben vom Verbund mit dem zumindet einen weiteren Wafer abgetrennt werden.A method according to any one of the preceding claims, wherein the elements are separated from the composite by at least one further wafer by separation along the trenches.
20. Verfahren zur Verpackung von Bauelementen auf Waferebene, insbesondere gemäß einem der vorstehenden Ansprüche, bei welchem ein erster Wafer mit einem zweiten Wafer verbunden wird, wobei zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist, wobei bei der Verbindung der beiden Wafer Kavitäten geschaffen werden, welche die Bauelemente zumindest teilweise umgeben, dadurch gekennzeichnet, daß die Kavitäten über gasleitende Kanäle mit der Umgebung kommunizieren, wobei die gasleitenden Kanäle durch Aufbringen einer Beschichtung verschlossen werden.20. A method for packaging wafer-level components, in particular according to one of the preceding claims, in which a first wafer is connected to a second wafer, wherein at least one of the wafers has a multiplicity of electronic, optoelectronic and / or microelectromechanical components Connection of the two wafer cavities are created, which surround the components at least partially, characterized in that the cavities communicate via gas-conducting channels with the environment, wherein the gas-conducting channels are closed by applying a coating.
21. Verfahren gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer verbunden wird, wobei zumindest einer der Wafer eine Vielzahl von aktiven Elementen, insbesondere Halbleiter-Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt werden, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei zumindest einer der Wafer auf der Seite, mit welcher er mit dem anderen Wafer verbunden wird, sich entlang der Oberfläche erstreckende Vertiefungen aufweist, welche nach dem Verbinden der Wafer Kanäle entlang des Verbindungsbereichs zu den Kavitäten bilden, und wobei der Verbindungsbereich zwischen erstem und zweiten Wafer in den Gräben seitlich freigelegt ist oder wird, so daß die Kanäle seitlich in die Gräben münden, wobei auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung aufgebracht wird, welche die Kanäle bedeckt .21. The method according to the preceding claim, characterized in that a first wafer is connected to a first side with at least one further wafer, wherein at least one of the wafer a plurality of In the first side opposite the first side of the first wafer, trenches are inserted, which divide the first wafer into a plurality of parts, which are separated from each other by the trenches, but over the at least one further Wafers are mechanically connected to each other, and wherein at least one of the wafers on the side, with which it is connected to the other wafer, has along the surface extending recesses, which form channels after joining the wafer along the connection region to the cavities, and wherein the connection area between the first and second wafers in the trenches is exposed laterally so that the channels open laterally into the trenches, with a coating covering the channels being applied to the areas of the trenches in which the connection area is exposed ,
22. Verfahren gemäß einem der beiden vorstehenden Ansprüche, dadurch gekennzeichnet, daß in zumindest einen der Wafer Kanäle durch das Substrat des Wafers eingefügt werden, welche quer zum verbundenen Oberflächenbereich verlaufen und die Kavität mit der Umgebung verbinden, wobei die Kanäle mit der Beschichtung abgedeckt werden.22. Method according to one of the two preceding claims, characterized in that in at least one of the wafers channels are inserted through the substrate of the wafer, which extend transversely to the joined surface area and connect the cavity with the environment, wherein the channels are covered with the coating ,
23. Verfahren gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Auftrennen des ersten Wafers in Teile vor dem Verbinden des ersten mit dem zweiten Wafer erfolgt, wobei der erste Wafer an einem Hilfssubstrat befestigt und dann durch Einfügen von Gräben in eine Vielzahl von Teilen aufgetrennt wird, die über das Hilfssubstrat miteinander verbunden sind, und wobei der so in Teile aufgetrennte, am Hilfssubstrat befestigte Wafer dann mit dem zweiten Wafer verbunden wird, so daß ein Waferverbund erhalten wird, bei welchem der erste Wafer durch Gräben in eine Vielzahl von Teilen aufgetrennt ist, die am weiteren Wafer befestigt und über diesen miteinander verbunden sind.A method according to any of the preceding claims, characterized in that the separation of the first wafer into parts occurs prior to bonding the first wafer to the second wafer, the first wafer being attached to an auxiliary substrate and then inserting trenches into a plurality of parts is separated, which are interconnected via the auxiliary substrate, and wherein the thus-separated wafer attached to the auxiliary substrate is then bonded to the second wafer to obtain a wafer composite in which the first wafer is separated by trenches into a plurality of parts attached to and over the further wafer connected to each other.
24. Zwischenprodukt zur Herstellung von verpackten Halbleiter-Bauelementen, insbesondere herstellbar mittels eines Verfahrens gemäß einem der vorstehenden Ansprüche, bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer an einem Verbindungsbereich verbunden ist, wobei zumindest einer der Wafer eine Vielzahl von Halbleiter- Schaltungen aufweist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt sind, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei der Verbindungsbereich zwischen erstem und zweiten Wafer in den Gräben seitlich freigelegt ist, dadurch gekennzeichnet, daß auf die Bereiche der Gräben, in welchen der Verbindungsbereich freigelegt ist, eine Beschichtung angeordnet ist, welche den Verbindungsbereich abdeckt.24. An intermediate product for producing packaged semiconductor components, in particular producible by means of a method according to one of the preceding claims, in which a first wafer with a first side is connected to at least one further wafer at a connection region, wherein at least one of the wafers comprises a multiplicity of Semiconductor circuits are provided, and wherein in the first side opposite the second side of the first wafer trenches are inserted, which separate the first wafer into a plurality of parts which are separated by the trenches, but mechanically connected to each other via the at least one further wafer and wherein the connecting area between the first and second wafers is laterally exposed in the trenches, characterized in that a coating covering the connecting area is arranged on the areas of the trenches in which the connecting area is uncovered.
25. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß die Beschichtung selektiv in den Gräben aufgebracht ist, wobei andere Bereiche der zweiten Seite des ersten Wafers frei gelassen werden. An intermediate product according to the preceding claim, characterized in that the coating is selectively deposited in the trenches leaving other portions of the second side of the first wafer exposed.
26. Zwischenprodukt gemäß einem der beiden vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Wafer mit einer Verbindungsschicht verbunden sind.26. Intermediate product according to one of the two preceding claims, characterized in that the wafers are connected to a connecting layer.
27. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß die Wafer mit einer Klebstoffschicht verbunden sind.27. Intermediate product according to the preceding claim, characterized in that the wafers are connected to an adhesive layer.
28. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der erste Wafer auf der zweiten Seite gedünnt ist.28. Intermediate product according to one of the preceding claims, characterized in that the first wafer is thinned on the second side.
29. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Verbindungsbereich seitlich in den Gräben mit einer dielektrischen Schicht abgedeckt ist.29. Intermediate product according to one of the preceding claims, characterized in that the connection region is covered laterally in the trenches with a dielectric layer.
30. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Verbindungsbereich seitlich in den Gräben mit einer Glasschicht abgedeckt ist .30. Intermediate product according to one of the preceding claims, characterized in that the connection region is covered laterally in the trenches with a glass layer.
31. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine Metallschicht zur Abdeckung des Verbindungsbereiches auf den Gräben aufgebracht ist.31. Intermediate product according to one of the preceding claims, characterized in that a metal layer is applied to cover the connecting region on the trenches.
32. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß die Metallschicht in ihrem Aufbau mit metallisierten Bereichen zur Herstelllung elektrischer Kontakte der Bauelemente übereinstimmt.32. Intermediate product according to the preceding claim, characterized in that the metal layer in its construction coincides with metallized areas for producing electrical contacts of the components.
33. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Verbindungsbereich seitlich in den Gräben mit einer dielektrischen Schicht abgedeckt ist, welche in ihrem Aufbau mit einer auf der zweiten Seite des ersten Wafers angeordneten Isolationsschicht zur Isolation elektrischer Kontakte übereinstimmt .33. Intermediate product according to one of the preceding claims, characterized in that the connection region laterally in the trenches with a dielectric layer is covered, which in its construction coincides with an arranged on the second side of the first wafer insulating layer for the isolation of electrical contacts.
34. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Wafer mit einer Verbindungsschicht verbunden sind, welche im Bodenbereich der eingefügten Gräben zumindest teilweise fehlt.34. Intermediate product according to one of the preceding claims, characterized in that the wafers are connected to a connecting layer which is at least partially absent in the bottom region of the inserted trenches.
35. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß im Substrat des ersten Wafers leitende Kanäle eingefügt sind, welche quer zur verbundenen Seite des Wafers, insbesondere senkrecht zur verbundenen Seite des Wafers verlaufen und eine elektrische Verbindung mit Anschlußkontakten auf der ersten Seite des ersten Wafers herstellen.35. Intermediate product according to one of the preceding claims, characterized in that in the substrate of the first wafer, conductive channels are inserted, which extend transversely to the connected side of the wafer, in particular perpendicular to the connected side of the wafer and an electrical connection with terminal contacts on the first side of the wafer produce first wafer.
36. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß die leitenden Kanäle Löcher im Substrat des ersten Wafers umfassen, in welchen zur Herstellung einer leitenden Verbindung zu einem Kontakt auf der gegenüberliegenden Seite ein leitendes Material angeordnet ist.36. Intermediate product according to the preceding claim, characterized in that the conductive channels comprise holes in the substrate of the first wafer in which a conductive material is arranged to make a conductive connection to a contact on the opposite side.
37. Zwischenprodukt gemäß dem vorstehenden Anspruch, dadurch gekennzeichnet, daß die Löcher direkt auf Anschlußkontakte auf der ersten Seite des ersten Wafers, stoßen.37. Intermediate product according to the preceding claim, characterized in that the holes abut directly on terminal contacts on the first side of the first wafer.
38. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Wafer einen Glaswafer umfasst, oder daß zumindest ein Glaswafer mit dem zweiten Wafer verbunden ist.38. Intermediate product according to one of the preceding claims, characterized in that the second wafer comprises a glass wafer, or that at least one glass wafer with connected to the second wafer.
39. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die KlebstoffSchicht unter Aussparung von Bereichen, in welchen die Gräben eingefügt sind, lateral strukturiert ist.39. Intermediate product according to one of the preceding claims, characterized in that the adhesive layer is laterally structured, with the exception of regions in which the trenches are inserted.
40. Zwischenprodukt gemäß einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Gräben schräge Seitenwandungen aufweisen.40. Intermediate product according to one of the preceding claims, characterized in that the trenches have oblique side walls.
41. Zwischenprodukt zur Herstellung von verpackten Halbleiter-Bauelementen, insbesondere gemäß einem der vorstehenden Ansprüche, bei welchem ein erster Wafer mit einem zweiten Wafer verbunden ist, wobei zumindest einer der Wafer eine Vielzahl von elektronischen, optoelektronischen und/oder mikroelektromechanischen Bauelementen aufweist, wobei bei der Verbindung der beiden Wafer Kavitäten geschaffen sind, welche die Bauelemente zumindest teilweise umgeben, und wobei von den Kavitäten gasleitende Kanäle ausgehen, welche durch eine aufgebrachte Beschichtung gegenüber der Umgebung verschlossen sind.41. The intermediate product for producing packaged semiconductor components, in particular according to one of the preceding claims, in which a first wafer is connected to a second wafer, wherein at least one of the wafers has a plurality of electronic, optoelectronic and / or microelectromechanical components the connection of the two wafer cavities are created, which surround the components at least partially, and wherein emanate from the cavities gas-conducting channels, which are closed by an applied coating to the environment.
42. Zwischenprodukt gemäß dem vorstehenden Anspruch, bei welchem ein erster Wafer mit einer ersten Seite mit zumindest einem weiteren Wafer an einem Verbindungsbereich verbunden ist, und wobei in die zur ersten Seite gegenüberliegende zweite Seite des ersten Wafers Gräben eingefügt sind, welche den ersten Wafer in eine Vielzahl von Teilen auftrennen, welche durch die Gräben voneinander getrennt, aber über den zumindest einen weiteren Wafer mechanisch miteinander verbunden sind, und wobei der Verbindungsbereich zwischen erstem und zweiten Wafer in den Gräben seitlich freigelegt ist, wobei Kanäle von den Kavitäten ausgehen und entlang des Verbindungsbereiches verlaufen und in die Gräben münden und in den Gräben durch eine Beschichtung in den Gräben verschlossen sind.42. The intermediate product according to the preceding claim, wherein a first wafer having a first side is connected to at least one further wafer at a connection region, and wherein trenches are inserted in the second side of the first wafer opposite the first side, which enclose the first wafer in FIG separating a plurality of parts separated by the trenches but mechanically connected to each other via the at least one further wafer, and wherein the connection area between the first and second wafers in the trenches is exposed laterally, wherein channels emanate from the cavities and extend along the connection area and open into the trenches and are closed in the trenches by a coating in the trenches.
43. Zwischenprodukt gemäß einem der beiden vorstehenden Ansprüche, dadurch gekennzeichnet, daß in zumindest einen der Wafer Kanäle durch das Substrat des Wafers eingefügt sind, welche quer zum verbundenen Oberflächenbereich verlaufen und die Kavität mit der Umgebung verbinden, wobei die Kanäle mit der Beschichtung abgedeckt sind.43. Intermediate product according to one of the two preceding claims, characterized in that in at least one of the wafers channels are inserted through the substrate of the wafer, which extend transversely to the joined surface area and connect the cavity with the environment, wherein the channels are covered with the coating ,
44. Halbleiter-Bauelement, herstellbar mittels Vereinzeln durch Auftrennen entlang der Gräben des44. Semiconductor component, producible by means of separation by separation along the trenches of the
Zwischenprodukts gemäß einem der vorstehenden Ansprüche . Intermediate product according to one of the preceding claims.
EP08801447A 2007-06-29 2008-06-04 Method for packing semiconductor components, and product produced according to the method Withdrawn EP2198452A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007030284A DE102007030284B4 (en) 2007-06-29 2007-06-29 Process for packaging semiconductor devices and intermediate product produced by the process
PCT/EP2008/004467 WO2009003565A1 (en) 2007-06-29 2008-06-04 Method for packing semiconductor components, and product produced according to the method

Publications (1)

Publication Number Publication Date
EP2198452A1 true EP2198452A1 (en) 2010-06-23

Family

ID=39678826

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08801447A Withdrawn EP2198452A1 (en) 2007-06-29 2008-06-04 Method for packing semiconductor components, and product produced according to the method

Country Status (5)

Country Link
US (1) US8420445B2 (en)
EP (1) EP2198452A1 (en)
CN (1) CN101779281A (en)
DE (1) DE102007030284B4 (en)
WO (1) WO2009003565A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
TWI473223B (en) * 2009-08-19 2015-02-11 Xintec Inc Chip package and fabrication method thereof
US8722514B2 (en) 2011-01-17 2014-05-13 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
US8735262B2 (en) 2011-10-24 2014-05-27 Infineon Technologies Ag Semiconductor device having a through contact and a manufacturing method therefor
US8716852B2 (en) * 2012-02-17 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical systems (MEMS) having outgasing prevention structures and methods of forming the same
US9610543B2 (en) 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
DE102015203393A1 (en) * 2015-02-25 2016-08-25 Infineon Technologies Ag Semiconductor element and method of making the same
WO2017146645A1 (en) * 2016-02-22 2017-08-31 Heptagon Micro Optics Pte. Ltd. Thin optoelectronic modules with apertures and their manufacture
US9806034B1 (en) * 2016-06-16 2017-10-31 Nexperia B.V. Semiconductor device with protected sidewalls and methods of manufacturing thereof
DE102021205436A1 (en) 2021-05-28 2022-12-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Process for processing a wafer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036872A (en) 1998-03-31 2000-03-14 Honeywell Inc. Method for making a wafer-pair having sealed chambers
JP2001038699A (en) 1999-07-26 2001-02-13 Sony Corp Joining base board element and manufacture of joining base board element
AU2002216352A1 (en) 2000-12-21 2002-07-01 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
EP1402572B1 (en) 2001-06-16 2013-12-18 Oticon A/S Method for producing miniature amplifier and signal processing unit
DE10253163B4 (en) 2002-11-14 2015-07-23 Epcos Ag Hermetic encapsulation device and wafer scale manufacturing method
FR2849013B1 (en) * 2002-12-20 2005-03-11 Commissariat Energie Atomique ENCAPSULATION COMPONENT OF INTEGRATED ELECTROMECHANICAL MICRO-SYSTEMS AND METHOD FOR PRODUCING THE COMPONENT
WO2005004195A2 (en) * 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
US6774327B1 (en) * 2003-09-24 2004-08-10 Agilent Technologies, Inc. Hermetic seals for electronic components
WO2005031863A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
DE10356885B4 (en) * 2003-12-03 2005-11-03 Schott Ag Method of housing components and housed component
JP4753170B2 (en) * 2004-03-05 2011-08-24 三洋電機株式会社 Semiconductor device and manufacturing method thereof
US7295029B2 (en) * 2005-03-24 2007-11-13 Memsic, Inc. Chip-scale package for integrated circuits
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7679167B2 (en) * 2007-01-08 2010-03-16 Visera Technologies Company, Limited Electronic assembly for image sensor device and fabrication method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009003565A1 *

Also Published As

Publication number Publication date
DE102007030284A1 (en) 2009-02-26
US20100283127A1 (en) 2010-11-11
DE102007030284B4 (en) 2009-12-31
WO2009003565A1 (en) 2009-01-08
CN101779281A (en) 2010-07-14
US8420445B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
DE102007030284B4 (en) Process for packaging semiconductor devices and intermediate product produced by the process
DE102005015584B4 (en) Method for producing a micromechanical component
DE10222609B4 (en) Process for producing structured layers on substrates and methodically coated substrate
EP1869705B1 (en) Method for manufacturing enclosed electronic devices and enclosed electronic device
EP1419534A2 (en) Method for producing contacts and printed circuit packages
DE102012104270B4 (en) Semiconductor component, semiconductor component assembly, and method of manufacturing a semiconductor component
EP2038920B1 (en) Method for packaging components
DE102011102266B4 (en) Arrangement with a MEMS component with a PFPE layer and method for the production
DE112010000715B4 (en) Component arrangement and method for its production
DE102012210472A1 (en) A method of manufacturing a device having an electrical via
DE102012210480A1 (en) A method of manufacturing a device having an electrical via
WO2010081603A1 (en) Semiconductor circuit having interlayer connections and method for producing vertically integrated circuits
WO2007025521A2 (en) Method for the production of a semiconductor component comprising a planar contact, and semiconductor component
WO2008025725A1 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (mems) produced therewith
DE102008034372B4 (en) Method for producing a dielectric layer in an electroacoustic component and electroacoustic component
WO2003100859A9 (en) Method for producing a component comprising a conductor structure that is suitable for use at high frequencies and corresponding component
DE102015214219A1 (en) Method for producing a component and a component
DE10225373A1 (en) Integrated circuit component encased in carrier material has contacts which are connected by channels through a thinned under layer
WO2005086233A2 (en) Component with encapsulation suitable for wlp and production method
DE102006053862B4 (en) Method for packaging components
DE102017109670B4 (en) Manufacturing process for a chip package with side wall metallization
DE102018130578A1 (en) LASER DEVICE AND METHOD FOR PRODUCING A LASER DEVICE
DE102018108611B4 (en) Housing for electrical device and method for manufacturing the housing
DE102014118340A1 (en) Wafer level package for a MEMS microphone and manufacturing process
WO2016146297A1 (en) Method for producing optoelectronic semiconductor components and optoelectronic semiconductor component

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100122

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20110408

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20140103