EP1864382A1 - Procede et dispositif de decodage de codes a roulettes - Google Patents

Procede et dispositif de decodage de codes a roulettes

Info

Publication number
EP1864382A1
EP1864382A1 EP06726232A EP06726232A EP1864382A1 EP 1864382 A1 EP1864382 A1 EP 1864382A1 EP 06726232 A EP06726232 A EP 06726232A EP 06726232 A EP06726232 A EP 06726232A EP 1864382 A1 EP1864382 A1 EP 1864382A1
Authority
EP
European Patent Office
Prior art keywords
decoder
symbols
frame
information symbols
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06726232A
Other languages
German (de)
English (en)
Inventor
Matthieu Arzel
Fabrice Seguin
Cyril Lahuec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
IMT Atlantique Bretagne Pays de la Loire
Original Assignee
France Telecom SA
Telecom Bretagne
Ecole Nationale Superieure des Telecommunications de Bretagne
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA, Telecom Bretagne, Ecole Nationale Superieure des Telecommunications de Bretagne filed Critical France Telecom SA
Publication of EP1864382A1 publication Critical patent/EP1864382A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6597—Implementations using analogue techniques for coding or decoding, e.g. analogue Viterbi decoder

Definitions

  • the present invention relates to the field of telecommunications. Within this field, the invention relates more particularly to so-called digital communications.
  • Digital communications include in particular wireless communications whose channel of transmission is the air channel as well as wired communications.
  • Digital communications increasingly use more or less sophisticated channel coding.
  • the principle of channel coding consists of adding to the information symbols a controlled redundancy which will enable the receiver to detect the presence of transmission errors and possibly to correct them.
  • the existing codes there is more particularly the wheeled codes whose principle is illustrated in Figure 1.
  • This turbo-encoder comprises an interleaver 3 and two identical encoders 2 1 and 2 2 typically performing a convolutional systematic recursive circular coding, abbreviated to CRSC.
  • Each sub-frame has k information symbols and 2 x ⁇ n -k) redundancy symbols from both encoders.
  • the encoder 2 ⁇ code successively by the block of k symbols kx p information symbols of the current frame as input.
  • Encoder 2 2 encodes sequentially in blocks of k symbols the k ⁇ p information symbols of Ia input current frame which has been fully interlaced.
  • a turbo-encoder For a turbo coding p rollers, a turbo-encoder successively performs 2 xp coding operations, each taking into account k information symbols.
  • the output frame is composed of a first subframe comprising Systj, Yn and Y 2 1 and a second subframe comprising Sys 2, Y; 2 and Y 22 .
  • the first encoder 2. performs in a first step the encoding of k information symbols Systi and in a second step the encoding of the following information symbols k SySt 2 .
  • the complete frame of size 2 ⁇ k composed of SySt 1 and SySt 2 is interleaved 3 whose output feeds the second encoder 2 2 .
  • the latter performs in a first step the encoding of the first k information symbols and in a second step the encoding of the following k information symbols from the interleaving.
  • a description of a wheeled coding is given in the article by D.Gnaedig, E.Boutillon, MJezequel and V.Gaudet entitled "Multiple Slice Turbo Codes" and for reference. 3rd International Symposium On Turbo Codes & Related Topics , Brest, France, 1-5 September, 2003, p.343-346.
  • the invention relates to decoding techniques.
  • the decoding adapted for wheeled coding consists in using a decoder with a turbo structure.
  • a decoder is described in the article by M.Arzel, C.Lahuec, MJézéquel and F.Seguin having the title "Analogue Decoding of Duo-Binary Codes" and for reference International Symposium on Information Theory and its Applications, ISITA2004, Parma , Italy, October 10-13, 2004.
  • the decoder 4 adapted and illustrated in FIG. 2 comprises four independent elementary decoders 5n, 5 ] 2 , 5 21 , 5 22 , ie two by roulette.
  • the technical problem to be solved by the object of the present invention is to propose a method and a decoding device adapted to a coding on wheels which do not have the disadvantage of known methods and devices and which, consequently, allow analog decoding at a lower cost by reducing the area of occupied silicon.
  • a solution to the technical problem posed, according to the present invention in that said method is an iterative analog decoding method of a frame which can be decomposed into p in frames each composed of k information symbols, of first n - k redundancy symbols and n -k last redundancy symbols, with n and k two specific numbers.
  • This process is for an iteration to perform a succession of steps such that for a step i, 1 varying between 1 and maximum p, the method consists in: decoding by a first decoder the k information symbols Syst, of the ith sub-frame and the n -k first redundancy symbols Y 1 , of this same subframe, for producing k extrinsic information symbols Extri ,, to be stored by a first analog memory at a memory location dependent on step i, the k symbols for extrinsic information ExIr 11 above , - to interleave all the data stored in the first memory, to inject at the input of a second decoder the interleaved data to refine its decoding, and, in parallel, to interleave the symbols together of information of all the subframes SySt 1 , Syst 2 , ..., Syst p , to decode by the second decoder the k information symbols
  • FI (SySt) 1 from the interleaving and positioned from the (i -l) xk + lth position and the last n -k redundancy symbols Y 2 , from the ith sub-frame, to produce k symbols of extrinsic information to memorize by a second memory at a memory location dependent on step i, the k extra extrinsic information symbols Extr 2 , produced by the second decoder, to deinterlace all the data stored in the second memory, to inject the data deinterleaved, at the input of the first decoder to refine its decoding.
  • the subject of the invention is an analogue decoding device for a frame that can be decomposed into p in frames each composed of k information symbols, n -k first redundancy symbols and n -k last symbols. of redundancy, with n and k two given numbers.
  • the device comprises: a first decoder for decoding the k information symbols of the ith sub-frame and the n -k first redundancy symbols of the same sub-frame, i varying between 1 and at most p.
  • the decoding implements only two elementary decoders regardless of the number of rollers used during the coding of the frames. This therefore limits the silicon area occupied by the decoder.
  • the invention further relates to a data receiver comprising an analog decoding device of a frame according to a previous object, and a transmission system comprising at least one such receiver.
  • Figure 1 is a diagram of the principle of a wheeled coding as explained in the presentation of the field of the invention.
  • Figure 2 is a diagram of the principle of a decoder known from the prior art and adapted to a wheeled coding.
  • FIG. 3 is a diagram of the principle of a decoding according to the invention.
  • Figure 4 is a diagram of the principle of a decoder according to the invention.
  • a decoding according to the invention is described with reference to FIG. 3.
  • the decoding according to a method 10 according to the invention is carried out in several iterations j.
  • the number of iterations j depends on the desired decoding precision. Each iteration breaks down into different stages i.
  • the frame is decomposed into p in frames each composed of k information symbols and 2 ⁇ (n -k) redundancy symbols, n and k are fixed numbers.
  • n is the frame size encoded by a wheel, i.e., the number of symbols output
  • k is the number of input symbols d a roulette.
  • Each wheel produces frames composed of k information symbols and ⁇ n -k) redundancy symbols.
  • steps i as subframes in the received frame.
  • the method may be limited to a number of steps less than p, for example in a degraded version of implementation of the method.
  • the method consists in: decoding 11 by a first decoder the k information symbols of the ith sub-frame and the n -k first redundancy symbols of this same sub-frame.
  • Decoding 11 provides k extrinsic information symbols. 13 to memorize in a first analog memory at a memory location dependent on step i, the k EXTX 1 extraneous information symbols, produced by the first decoder, to interleave all the data stored in the first memory, to injecting at input of a second decoder the interleaved data in order to refine its decoding 12.
  • the method consists in parallel: to interleave together the information symbols of all the subframes SySt 1 , SySt 2 , ..., Systp, to decode 12 by the second decoder the k information symbols from the interleaving and positioned from the (i - 1) xk + 1 th position and to decode 12 the last n - k redundancy symbols of the ith sub-frame.
  • the second decoder decodes the first k symbols resulting from the interleaving.
  • Decoding 12 provides k extrinsic information symbols Extr 21 .
  • FIG 4 is a diagram of the principle of a decoder 20 according to the invention.
  • the decoder 20 comprises a first elementary decoder 21, a first interleaving means 22, a second elementary decoder 23 independent of the first elementary decoder 21, a first analog memory 24, a second interleaving means 25, a second analog memory 26, means 27 further comprises a first multiplexing means 31, 32 and a second multiplexing means 33, 34.
  • the first multiplexing means 31, 32 and a second multiplexing means 33, 34.
  • the decoder 20 further comprises means 41 for multiplexing at the output of the first elementary decoder 21, means 42 for multiplexing at the output of the second elementary decoder 23, means 43 for multiplexing at the output of the second interleaving means 25 and means 44. multiplexing at the output of the means 27 deinterlacemcnt.
  • the first input multiplexer 31 of the first decoder 21 the information symbols (SySt 1 ), i p subframe by subframe.
  • the first elementary decoder 21 simultaneously decodes k information symbols Syst, a sub-frame i and the n -k redundancy symbols Yu of the same sub-frame i.
  • the first elementary decoder 21 produces k extrinsic information symbols Extri ,.
  • the first memory 24 stores the k extra extrinsic information symbols provided by the first elementary decoder 21.
  • the second interleaving means 25 interleaves the stored data present at the output of the first analog memory 24.
  • the result of the interleaving is, via the multiplexing means 43, injected at the input of the second elementary decoder 23 to refine its decoding.
  • the first interleaving means 22 intertwines the information symbols of all the subframes (SySt 1 ) ⁇ 1 p .
  • the first input multiplexer 33 of the second decoder 23 k information symbols ⁇ (Syst), from the first interleaving means 22.
  • the second input multiplexer 34 of the second decoder 23 the last n -k redundancy symbols Y 2 , sub-frame by sub-frame and in relation with the first multiplexer 33 and the first multiplexing means 31, 32: for a given subframe i, the information symbols Sys, and the corresponding redundancy symbols Yi 1 are present simultaneously at the input of the first decoder 21 and the information symbols IF (SySt) 1 and the symbols of redundancy
  • the second elementary decoder 23 simultaneously decodes k information symbols Il (Syst), originating from the first interleaving means 22 and the last n -k redundancy symbols Y 2 , a subframe i.
  • the second elementary decoder 23 produces k extrinsic information symbols ExIx 2 I.
  • the second memory 26 stores the k extrinsic information symbols Extr 2 i provided by the second elementary decoder 23.
  • the deinterleaver 27 deinterleaves the stored data present at the output of the second analog memory 26.
  • the deinterleaving result is, via the multiplexing means 44, injected at the input of the first elementary decoder 21 to refine its decoding.
  • the example adopted to illustrate the decoding performed by the decoder 20 assumes that the received frame has a structure identical to that of a frame produced by channel coding implementing a CRSC coding with two wheels. This coding leads to the development of two subframes:
  • Each sub-frame corresponds to a step of a decoding method according to the invention.
  • Step 1 In a typical initialization phase, and before starting the first iteration, the first and second memories 24, 26 are previously filled with equiprobable values. Step 1.
  • the first multiplexer 31 and the second multiplexer 32 of the first multiplexing means select and present Systi and Yn at the input of the first decoder 21.
  • This first decoder 21 outputs the information.
  • extrinsic Extra (indication of the reliability of the received Systi data).
  • These Extrn extrinsic information is loaded into a first portion of the first memory 24.
  • the size of this first memory 24 is proportional to the size of total systematic data Syst] and SySt 2.
  • the first part is typically the first half of the memory. Consequently, part of the first memory 24 remains filled by the equiprobable values previously entered. According to the example, this part corresponds to the second half of the memory.
  • the set of stored data, Extru and remaining equiprobable values, is present at the output of the first memory 24 and is interlaced by the second interleaving means 25.
  • the multiplexing means 43 selects the first half of the extrinsic information interleaved (some are information is currently being computed, others are fixed at equiprobable values) and presents them at the input of the second decoder 23.
  • the first multiplexer 33 and the second multiplexer 34 of the second multiplexing means select and present ⁇ (Syst) i and Y 2 i at the input of the second decoder 23.
  • the continuous exchanges take place between the first and second decoders 21, 23. There is convergence and stabilization of the extrinsic information. This phenomenon is specific to an analog turbo decoder structure. Once the convergence is established, extrinsic information Extrn and ExIx 2 I remain stored in a portion of the first and second memories 24, 26, respectively. Step 2 can then begin. i The first multiplexer 31 and the second multiplexer 32 of the first multiplexing means switch to select SySt 2 and Yi 2 and present them at the input of the first decoder 21.
  • the first multiplexer 33 and the second multiplexer 34 of the second multiplexing means select and present IT (SySt) 2 and Y 22 as input of the second decoder 23.
  • the second decoder 23 provides extrinsic information Extr 22 which are loaded in the second half of the second memory 26.
  • the set of data stored, ExIr 22 and Extr 2 i (ExIx 21 resulting from the previous step and stored in a portion of the memory), is present at the output of the second memory 26 and is deinterleaved by the deinterleaving means 27.
  • the multiplexing means 44 selects the second half of the de-interleaved extrinsic information and presents them at the input of the first decoder 21.
  • the complete frame was decoded in two stages by an analog turbo decoder device.
  • the operations performed during the second stage benefited from the results obtained from the first step (thanks to the extrinsic information stored in the memories).
  • the operations carried out during the first stage have not benefited from the results obtained from the second step since the content of the memories is initialized to equiprobable values. It is generally appropriate to start a second iteration so that, in particular, during step 1, the second decoder 23 can benefit at the input of the extrinsic information Extr ⁇ of the second iteration and extrinsic information Extri 2 of step 2 of the first iteration via the second interleaving means 25.
  • the decoder 21 provides as many binary decisions as systematic symbols received.
  • k binary decisions are produced and constitute the block Deq which is provided to a next stage of a receiver, for example a digital memory which stores the decided frame. p .
  • a decoder according to the invention can be easily adapted to decode frames resulting from a coding with p casters of different sizes. It is then necessary to adapt the size of the multiplexers 31, 32, 33, 34, 41, 42, 43, 44, the size of the memories 24, 26 and the size of the decoders 21, 23, to the larger wheel.
  • the size of the analog memories must be proportional to the number of extrinsic information and therefore to the number of systematic symbols in the complete frame.
  • An iteration breaks down into p steps. During each step, a portion of the data associated with a roulette wheel is processed by the turbo analog architecture. The sizes of the decoders 21, 23, of 'between! 25, and 27, are then adapted to the size of the roulette being processed.

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

La présente invention se rapporte à un procédé et à un dispositif (20) de décodage d'une trame pouvant être décomposée en p sous trames composées chacune de k symboles d'information, de n - k premiers symboles de redondance et de n - k derniers symboles de redondance. Le décodage met en oevre deux décodeurs (21, 23) élémentaires qui produisent en parallèle des informations extrinsèques (Extr<SUB>1i</SUB>, Extr<SUB>2i</SUB>) relatives respectivement aux symboles d'information et aux symboles d'information entrelacés. Les valeurs des informations extrinsèques (ExIr<SUB>1i</SUB>, Extr<SUB>2i</SUB>) sont affinées par le rebouclage croisé de ces informations en entrée des décodeurs (21, 23).

Description

PROCEDE ET DISPOSITIF DE DECODAGE DE CODES A ROULETTES
La présente invention se rapporte au domaine des télécommunications. Au sein de ce domaine, l'invention se rapporte plus particulièrement aux communications dites numériques. Les communications numériques comprennent en particulier les communications sans fil dont le canal de transmission est le canal aérien ainsi que les communications filaires. Les communications numériques utilisent de plus en plus un codage canal plus ou moins sophistiqué. Le principe de codage canal consiste à rajouter aux symboles d'information une redondance contrôlée qui va permettre au récepteur de détecter la présence d'erreurs de transmission et éventuellement de les corriger. Parmi les codes existants on distingue plus particulièrement les codes à roulettes dont le principe est illustré par la figure 1. Un turbo-encodeur 1 effectue un codage sur p roulettes avec un rendement R = KIN . Ce turbo-encodeur comprend un entrelaceur 3 et deux encodeurs 2\ et 22 identiques effectuant typiquement un codage circulaire récursif systématique convolutif, en abrégé CRSC. L'encodeur CRSC est constitué de p roulettes et encode, pour chacune d'entre elles, avec un rendement r = k I n (A: est le nombre de symboles en entrée et n est le nombre de symboles en sortie ; n-k sont les redondances produites par l'encodeur). Le turbo- encodage fait donc correspondre à une trame d'entrée de K = kx p symboles d'information pouvant être décomposée ca p sous-trames Systj, SySt2,..., Systp de k symboles chacune, une trame qui peut être considérée comme la concaténation de/? sous-trames chacune de taille identique égale à £ + 2χ (« -#) . Chaque sous trame comporte k symboles d'information et 2 x{n -k) symboles de redondance issus des deux encodeurs. L'encodeur 2\ code successivement par bloc de k symboles les kx p symboles d'informations de la trame présente en entrée. L'encodeur 22 code successivement par bloc de k symboles les k x p symboles d'informations de Ia trame présente en entrée qui a été intégralement entrelacée. Pour un turbo codage à p roulettes, un turbo-encodeur effectue successivement 2 x p opérations de codage, chacune prenant en compte k symboles d'information. Le rendement du turbo- encodeur 1 est donc donné par la relation R = k l(2x n -k) car N = [k + 2 χ(« - k))χ p et K = kxp . Pour un codage à p=2 roulettes et en notant Yn et YJ 2 les symboles de redondance en sortie du premier encodeur 2\, Y21 et Y22 les symboles de redondance en sortie du second encodeur 22, la trame de sortie se compose d'une première sous trame comprenant Systj, Yn et Y21 et d'une seconde sous trame comprenant SysÎ2, Y;2 et Y22. Le premier encodeur 2. effectue dans une première étape l'encodage des k symboles d'information Systi et dans une seconde étape l'encodage des k symboles d'information suivants SySt2. En parallèle, la trame complète de taille 2 χ k composée de SySt1 et SySt2 subit un entrelacement 3 dont la sortie alimente le second encodeur 22. Ce dernier effectue dans une première étape l'encodage des k premiers symboles d'information et dans une seconde étape l'encodage des k symboles d'information suivants issus de l'entrelacement. Une description d'un codage à roulettes est donnée dans l'article de D.Gnaedig, E.Boutillon, MJezequel et V.Gaudet ayant pour titre "On multiple Slice Turbo Codes" et pour référence 3rd International Symposium On Turbo Codes & Related Topics, Brest, France, 1-5 septembre, 2003, p.343-346.
L'invention concerne les techniques de décodage. De manière connue, le décodage adapté pour du codage à roulettes consiste à utiliser un décodeur à structure turbo. Un tel décodeur est décrit dans l'article de M.Arzel, C.Lahuec, MJézéquel and F.Seguin ayant pour titre "Analogue Decoding of Duo-Binary Codes" et pour référence International Symposium on Information Theory and its Applications, ISITA2004, Parma, Italy, October 10-13, 2004. Dans le cas d'un codage à deux roulettes, le décodeur 4 adapté et illustré par la figure 2 comporte quatre décodeurs élémentaires indépendants 5n, 5] 2, 521, 522, soit deux par roulette. Chaque décodeur élémentaire opère sur une partie de la trame reçue. Le décodeur élémentaire 5l l 5 respectivement 521, opère sur la première moitié de la trame reçue, respectivement sur la première moitié de la trame reçue qui a été intégralement entrelacée, alors que le décodeur élémentaire 512, respectivement 522, opère sur la seconde moitié de la trame reçue, respectivement sur la seconde moitié de la trame reçue qui a été intégralement entrelacée. Dans le cas plus général d'un codage à p roulettes, le décodeur adapté requiert l'utilisation de 2x p décodeurs élémentaires. Dans le cas d'un décodeur analogique, ceci a pour inconvénient de nécessiter une surface de Silicium importante proportionnelle au nombre de roulettes.
Aussi, le problème technique à résoudre par l'objet de la présente invention est de proposer un procédé et un dispositif de décodage adaptés à un codage à roulettes qui ne présentent pas l'inconvénient des méthodes et dispositifs connues et qui, par conséquent, permettent un décodage analogique à un coût moindre par une réduction de la surface de Silicium occupée.
Une solution au problème technique posé consiste, selon la présente invention, en ce que ledit procédé est un procédé de décodage analogique itératif d'une trame pouvant être décomposée en p sous trames composées chacune de k symboles d'information, de n — k premiers symboles de redondance et de n -k derniers symboles de redondance, avec n et k deux nombres déterminés. Ce procédé consiste pour une itération à effectuer une succession d'étapes telles que pour une étape î, 1 variant entre 1 et au maximum p, le procédé consiste : à décoder par un premier décodeur les k symboles d'information Syst, de la ième sous trame et les n -k premiers symboles de redondance Y1, de cette même sous trame, pour produire k symboles d'information extrinsèques Extri,, à mémoriser par une première mémoire analogique à un emplacement mémoire dépendant de l'étape i, les k symboles d'information extrinsèques ExIr11 précédents, - à entrelacer l'ensemble des données mémorisées dans la première mémoire, à injecter en entrée d'un second décodeur les données entrelacées pour en affiner son décodage, et, en parallèle, à entrelacer ensemble les symboles d'information de toutes les sous- trames SySt1, Syst2,..., Systp, à décoder par le second décodeur les k symboles d'information
FI(SySt)1 issus de l'entrelacement et positionnés à partir de la (i -l) x k + l ième position et les derniers n -k symboles de redondance Y2, de la ième sous trame, pour produire k symboles d'information extrinsèques à mémoriser par une seconde mémoire à un emplacement mémoire dépendant de l'étape i, les k symboles d'information extrinsèques Extr2, produit par le second décodeur, à désentrelacer l'ensemble des données mémorisées dans la seconde mémoire, à injecter les données désentrelacées, en entrée du premier décodeur pour en affiner son décodage.
En outre, l'invention a pour objet, un dispositif de décodage analogique d'une trame pouvant être décomposée en p sous trames composées chacune de k symboles d'information, de n -k premiers symboles de redondance et de n -k derniers symboles de redondance, avec n et k deux nombres déterminés. Le dispositif comprend : un premier décodeur pour décoder les k symboles d'information de la ième sous trame et les n -k premiers symboles de redondance de cette même sous trame, i variant entre 1 et au maximum p. et pour fournir k symboles d'informations extrinsèques Extr,,, un premier moyen d'entrelacement de l'ensemble des symboles d'information de toutes les sous-trames, un second décodeur pour décoder en parallèle du premier décodeur, les k symboles d'information positionnés à partir de la (i — l)x k + l ième position et issus du premier moyen d'entrelacement et les derniers n - k symboles de redondance de la ième sous trame, et pour fournir k symboles d'informations extrinsèques ExH21, une première mémoire analogique de capacité au moins égale à l'encombrement des px k symboles d'informations extrinsèques et un second moyen d'entrelacement de l'ensemble des données mémorisées par la première mémoire, en coupure entre une sortie du premier décodeur et une entrée du second décodeur, une seconde mémoire analogique de capacité au moins égale à l'encombrement des px k symboles d'informations extrinsèques et un moyen de désentrelacement de l'ensemble des données mémorisées par la seconde mémoire, en coupure entre une sortie du second décodeur qui fournit k symboles d'informations extrinsèques et une entrée du premier décodeur, un moyen de multiplexage en sortie du premier décodeur pour aiguiller en entrée de la première mémoire vers un emplacement mémoire dépendant de chaque sous trame, les k symboles d'informations extrinsèques ExIr1, d'une ième sous trame provenant du premier décodeur, un moyen de multiplexage en sortie du second décodeur pour aiguiller en entrée de la seconde mémoire vers un emplacement mémoire dépendant de chaque sous trame, les k symboles d'informations extrinsèques EXtT2, d'une ième sous trame provenant du second décodeur, un moyen de multiplexage en sortie du second moyen d'entrelacement pour aiguiller en entrée du second décodeur, les k symboles d'informations extrinsèques issus du second moyen d'entrelacement et positionnés à paxtir de la (z - 1) x k + 1 ième position, un moyen de multiplexage en sortie du moyen de désentrelacement pour aiguiller en entrée du premier décodeur, les k symboles d'informations extrinsèques issus du moyen de désentrelacement et positionnés à partir de la (i -l)x k + l ième position. Ainsi, un procédé et un dispositif selon l'invention, qui concernent respectivement un procédé de décodage et un dispositif de décodage permettent de décoder de manière analogique des trames pouvant être décomposées en p sous trames composées chacune de k symboles d'information, de n - k premiers symboles de redondance et de n - k derniers symboles de redondance.
Le procédé et le dispositif de décodage conformes à l'invention résolvent le problème posé. En effet, le décodage met en œuvre uniquement deux décodeurs élémentaires quel que soit le nombre de roulettes utilisées lors du codage des trames. Ceci limite par conséquent la surface de Silicium occupée par le décodeur.
L'invention a en outre pour objet un récepteur de données comprenant un dispositif de décodage analogique d'une trame selon un objet précédent, ainsi qu'un système de transmission comprenant au moins un tel récepteur. D'autres caractéristiques et avantages de l'invention apparaîtront lors de la description qui suit faite en regard de figures annexées données à titre d'exemples non limitatifs.
La figure 1 est un schéma du principe d'un codage à roulettes tel qu'exposé dans la présentation du domaine de l'invention. La figure 2 est un schéma du principe d'un décodeur connu de l'art antérieur et adapté à un codage à roulettes.
La figure 3 est un schéma du principe d'un décodage selon l'invention. La figure 4 est un schéma du principe d'un décodeur selon l'invention. Un décodage selon l'invention est décrit en regard de la figure 3. Le décodage conforme à un procédé 10 selon l'invention s'effectue en plusieurs itérations j. Le nombre d'itérations j dépend de la précision de décodage souhaitée. Chaque itération se décompose en différentes étapes i.
La trame est décomposée en p sous trames composées chacune de k symboles d'information et de 2χ(n -k) symboles de redondance, n et k sont des nombres déterminés. En supposant que la trame reçue est issue d'un codage à roulette, n est la taille de trame codée par une roulette, c'est-à-dire le nombre de symboles en sortie, et k est le nombre de symboles en entrée d'une roulette. Chaque roulette produit des trames composées de k symboles d'information et de {n -k) symboles de redondance. Typiquement, il y a autant d'étapes i que de sous-trames dans la trame reçue.
Toutefois, le procédé peut se limiter à un nombre d'étapes inférieur à p, par exemple dans une version dégradée de mise en œuvre du procédé. Pour une étape i le procédé consiste : à décoder 11 par un premier décodeur les k symboles d'information de la ième sous trame et les n -k premiers symboles de redondance de cette même sous trame. Le décodage 11 fournit k symboles d'information extrinsèques. à mémoriser 13 dans une première mémoire analogique à un emplacement mémoire dépendant de l'étape i, les k symboles d'information extrinsèques EXtX1, produits par le premier décodeur, à entrelacer 15 l'ensemble des données mémorisées dans la première mémoire, à injecter en entrée d'un second décodeur les données entrelacées pour en affiner son décodage 12. Au cours de cette même étape i, le procédé consiste en parallèle : à entrelacer ensemble les symboles d'information de toutes les sous trames SySt1, SySt2,..., Systp, à décoder 12 par le second décodeur les k symboles d'information issus de l'entrelacement et positionnés à partir de la (i - 1) x k + 1 ième position et à décoder 12 les derniers n - k symboles de redondance de la ième sous trame. Ainsi lors la première étape, le second décodeur décode les k premiers symboles issus de l'entrelacement. Le décodage 12 fournit k symboles d'information extrinsèques Extr2l. à mémoriser 14 dans une seconde mémoire analogique à un emplacement mémoire dépendant de l'étape i, les k symboles d'information extrinsèques Extr2i produit par le second décodeur, - à désentrelacer 16 l'ensemble des données mémorisées dans la seconde mémoire, à injecter les données désentrelacées, en entrée du premier décodeur pour en affiner son décodage 11.
La figure 4 est un schéma du principe d'un décodeur 20 selon l'invention. Le décodeur 20 comprend un premier décodeur élémentaire 21, un premier moyen d'entrelacement 22, un second décodeur élémentaire 23 indépendant du premier décodeur élémentaire 21, une première mémoire 24 analogique, un second moyen d'entrelacement 25, une seconde mémoire 26 analogique, un moyen de dcsentrelaecrnent 27. Il comprend en outre un premier moyen de multiplexage 31, 32 et un second moyen de multiplexage 33, 34. Le premier moyen de multiplexage
31, 32 est par exemple composé d'un premier 31 et d'un second 32 multiplexeurs et le second moyen de multiplexage est par exemple composé d'un premier 33 et d'un second 34 multiplexeurs. Le décodeur 20 comporte en outre un moyen 41 de multiplexage en sortie du premier décodeur élémentaire 21, un moyen 42 de multiplexage en sortie du second décodeur élémentaire 23, un moyen 43 de multiplexage en sortie du second moyen d'entrelacement 25 et un moyen 44 de multiplexage en sortie du moyen 27 de désentrclacemcnt. Le premier multiplexeur 31 aiguille en entrée du premier décodeur 21 les symboles d'information (SySt1), i p sous trame par sous trame. Le second multiplexeur 32 aiguille en entrée du premier décodeur 21 les n -k premiers symboles de redondance (Yh)1=I p sous trame par sous trame et en relation avec le premier multiplexeur 31 : pour une sous trame i donnée, les symboles de redondance Yi, et les symboles d'information SySt1 correspondants sont présents simultanément en entrée du premier décodeur 21.
Le premier décodeur élémentaire 21 décode simultanément k symboles d'information Syst, d'une sous trame i et les n -k symboles de redondance Yu de cette même sous trame i. Le premier décodeur élémentaire 21 produit k symboles d'informations extrinsèques Extri,.
Le moyen 41 de multiplexage en sortie du premier décodeur aiguille en entrée de la première mémoire 24 vers un emplacement mémoire dépendant de chaque sous trame i, les k symboles d'informations extrinsèques Extra d'une ième sous trame provenant du premier décodeur 21 élémentaire.
La première mémoire 24 mémorise les k symboles d'informations extrinsèques Extra fournit par le premier décodeur élémentaire 21.
Le second moyen d'entrelacement 25 entrelace les données mémorisées présentes en sortie de la première mémoire 24 analogique. Le résultat de l'entrelacement est, via le moyen 43 de multiplexage, injecté en entrée du second décodeur élémentaire 23 pour affiner son décodage.
Le moyen 43 de multiplexage en sortie du second moyen 25 d'entrelacement aiguille en entrée du second décodeur 23, les k symboles d'informations extrinsèques issus du second moyen 25 d'entrelacement et positionnés à partir de la (i - 1) x k + 1 ième position.
Le premier moyen d'entrelacement 22 entrelace ensemble les symboles d'information de toutes les sous trames (SySt1)^1 p.
Le premier multiplexeur 33 aiguille en entrée du second décodeur 23 k symboles d'information π(Syst), issus du premier moyen d'entrelacement 22. Le second multiplexeur 34 aiguille en entrée du second décodeur 23 les derniers n -k symboles de redondance Y2, sous trame par sous trame et en relation avec le premier multiplexeur 33 et le premier moyen de multiplexage 31, 32 : pour une sous trame i donnée, les symboles d'information Syst, et les symboles de redondance Yi1 correspondants sont présents simultanément en entrée du premier décodeur 21 et les symboles d'information FI(SySt)1 et les symboles de redondance
Y2, correspondants sont présents simultanément en entrée du second décodeur 23,
Le second décodeur élémentaire 23 décode simultanément k symboles d'information Il(Syst), issus du premier moyen d'entrelacement 22 et les derniers n -k symboles de redondance Y2, d'une sous trame i. Le second décodeur élémentaire 23 produit k symboles d'informations extrinsèques ExIx2I.
Le moyen 42 de multiplexage en sortie du second décodeur 23 aiguille en entrée de la seconde mémoire 26 vers un emplacement mémoire dépendant de chaque sous trame i, les k symboles d'informations extrinsèques d'une ième sous trame provenant du second décodeur 23.
La seconde mémoire 26 mémorise les k symboles d'informations extrinsèques Extr2i fournit par le second décodeur élémentaire 23.
Le moyen de désentrelacement 27 désentrelace les données mémorisées présentes en sortie de la seconde mémoire 26 analogique. Le résultat du désentrelacement est, via le moyen 44 de multiplexage, injecté en entrée du premier décodeur élémentaire 21 pour affiner son décodage.
Le moyen 44 de multiplexage en sortie du moyen de désentrelacement aiguille en entrée du premier décodeur, les k symboles d'informations extrinsèques issus du moyen de désentrelacement et positionnés à partir de la (r -l) χ £ + l ième position.
La mise en œuvre d'un décodeur selon l'invention, illustrée en regard de la figure 4, est la suivante.
L'exemple retenu pour illustrer le décodage effectué par le décodeur 20 prend comme hypothèse que la trame reçue a une structure identique à celle d'une trame produite par un codage canal mettant en œuvre un codage CRSC à deux roulettes. Ce codage conduit à l'élaboration de deux sous-trames :
SySt1 Yu Y21I et |Syst2 Y12 Y22).
A chacune des sous-trames correspond une étape d'un procédé de décodage selon l'invention.
La description suivante vaut pour une itération et doit être répétée pour les itérations suivantes.
Le décodage ne peut commencer que lorsque la trame complète a été réceptionnée. La partie systématique notée (Sysi,),-! p, la paπie systématique entrelacée notée p et (Y2l),=i p sont alors présentées en entrée de la structure de décodage.
Dans une phase d'initialisation typique, et avant de débuter la première itération, les première et seconde mémoires 24, 26 sont préalablement remplies par des valeurs équiprobables. Etape 1.
Le premier multiplexeur 31 et le second multiplexeur 32 du premier moyen de multiplexage sélectionnent et présentent Systi et Yn en entrée du premier décodeur 21 Ce premier décodeur 21 produit en sortie les informations extrinsèques Extra (indication sur la fiabilité des données Systi reçues). Ces informations extrinsèques Extrn sont chargées dans une première partie de la première mémoire 24. La taille de cette première mémoire 24 est proportionnelle à la taille des données systématiques totales Syst] et SySt2. La première partie est typiquement la première moitié de la mémoire. Par conséquent, une partie de la première mémoire 24 reste remplie par les valeurs équiprobables préalablement rentrées. Selon l'exemple, cette partie correspond à la seconde moitié de la mémoire. L'ensemble des données mémorisées, Extru et valeurs équiprobables restantes, est présent en sortie de la première mémoire 24 et est entrelacé par le second moyen d'entrelacement 25. Le moyen de multiplexage 43 sélectionne la première moitié des informations extrinsèques entrelacées (certaines sont des informations en cours de calcul, d'autres sont figées aux valeurs équiprobables) et les présente en entrée du second décodeur 23. Parallèlement, le premier multiplexeur 33 et le second multiplexeur 34 du second moyen de multiplexage, sélectionnent et présentent π(Syst)i et Y2i en entrée du second décodeur 23. Ce dernier 23 produit les informations extrinsèques Extr2i (indication sur la fiabilité des données FI(SySt)1) qui sont chargées dans la première moitié de la seconde mémoire 26. La taille de cette seconde mémoire 26 est proportionnelle à la taille des données systématiques totales Systi et SySt2. Par conséquent, une partie de la seconde mémoire 26 reste remplie par les valeurs équiprobables préalablement rentrées. L'ensemble des données mémorisées, Extr2i et valeurs équiprobables restantes, est présent en sortie de la seconde mémoire 26 et est désentrelacé par le moyen de désentrelacement 27. Le moyen de multiplexage 44 sélectionne la première moitié des informations extrinsèques désentrelacées (certaines sont des informations en cours de calcul, d'autres sont figées aux valeurs équiprobables) et les présente en entrée du premier décodeur 21.
Les échanges continus s'opèrent entre les premier et second décodeurs 21, 23. On observe une convergence ainsi qu'une stabilisation des informations extrinsèques. Ce phénomène est propre à une structure de turbo décodeur analogique. Une fois la convergence établie, les informations extrinsèques Extrn et ExIx2I restent stockées dans une partie respectivement de la première et de la seconde mémoires 24, 26. L'étape 2 peut alors débuter. i Le premier multiplexeur 31 et le second multiplexeur 32 du premier moyen de multiplexage commutent pour sélectionner SySt2 et Yi2 et les présenter en entrée du premier décodeur 21. Le premier décodeur 21 produit en sortie les informations extrinsèques Extr12 (indication sur la fiabilité des données SySt2 reçues) qui sont chargées dans une seconde partie de la première mémoire 24 car le moyen de multiplexage 41 a commuté en coopération avec le premier moyen de multiplexage 31, 32. Selon l'exemple, cette seconde partie correspond à la seconde moitié de la première mémoire 24. Les informations extrinsèques Extra stabilisées résultantes de l'étape précédente restent stockées dans l'autre moitié de la première mémoire 24. L'ensemble des données est entrelacé par le second moyen d'entrelacement 25. Le moyen de multiplexage 43 sélectionne la deuxième moitié des données entrelacées (certaines sont des informations en cours de calcul, d'autres sont le résultat du calcul continu de l'étape 1) et les présente en entrée du second décodeur 23. Parallèlement, le premier multiplexeur 33 et le second multiplexeur 34 du second moyen de multiplexage, sélectionnent et présentent IT(SySt)2 et Y22 en entrée du second décodeur 23. Le second décodeur 23 fournit les informations extrinsèques Extr22 qui sont chargées dans la seconde moitié de la seconde mémoire 26. L'ensemble des données mémorisées, ExIr22 et Extr2i (ExIx21 résultantes de l'étape précédente et stockées dans une partie de la mémoire), est présent en sortie de la seconde mémoire 26 et est désentrelacé par le moyen de désentrelacement 27. Le moyen de multiplexage 44 sélectionne la seconde moitié des informations extrinsèques désentrelacées et les présente en entrée du premier décodeur 21.
Les deux décodeurs rentrent donc en communication directe et peuvent échanger de nouveau et de façon continue leurs informations extrinsèques pour améliorer leur précision et. par voie de conséquence, pour améliorer la qualité du décodage. La continuité dans le temps des échanges de ces données analogiques est une propriété fondamentale d'un turbo décodeur analogique ; une telle propriété n'existe pas pour un turbo décodeur numérique.
Lors de cette première itération, la trame complète a été décodée en deux temps par un dispositif de turbo décodeur analogique. Les opérations effectuées lors de la seconde étape ont profité des résultats issus de la première étape (grâce aux informations extrinsèques stockées dans les mémoires). Par contre, les opérations effectuées lors de la première étape n'ont pas ou peu bénéficié des résultats issus de la seconde étape puisque le contenu des mémoires est initialisé à des valeurs équiprobables. 11 convient généralement de lancer une seconde itération afin que, en particulier, lors de l'étape 1, le second décodeur 23 puisse bénéficier en entrée des informations extrinsèques Extrπ de la deuxième itération et des informations extrinsèques Extri2 de l'étape 2 de la première itération via le second moyen d'entrelacement 25. Ceci peut éventuellement faire converger les informations extrinsèques Extrπ et Extri2 vers d'autres valeurs qui reflètent plus la fiabilité des données Systi et Syst2 reçues. Pour encore améliorer la précision, le processus itératif peut être poursuivi autant de fois qu'il est nécessaire. Cependant, au-delà d'un nombre d'itérations limite (généralement égal à quinze), les valeurs des informations extrinsèques restent quasiment identiques d'une itération à l'autre.
Lors de la dernière itération, le décodeur 21 fournit autant de décisions binaires que de symboles systématiques reçus. A chaque étape i de cette dernière itération, k décisions binaires sont produites et constituent le bloc Deq qui est fourni à un étage suivant d'un récepteur, par exemple une mémoire numérique qui stocke la trame décidée p.
Un décodeur selon l'invention peut être facilement adapté pour décoder des trames issues d'un codage à p roulettes de tailles distinctes. Il faut alors adapter la taille des multiplexeurs 31, 32, 33, 34, 41, 42, 43, 44, la taille des mémoires 24, 26 et la taille des décodeurs 21, 23, à la plus grande roulette. La taille des mémoires analogiques doit être proportionnelle au nombre d'informations extrinsèques donc au nombre de symboles systématiques dans la trame complète. Une itération se décompose alors en p étapes. Durant chaque étape, une partie des données associée à une roulette est traitée par l'architecture turbo analogique. Les tailles des décodeurs 21, 23, de î' entre! aceur 25, et du désentreïaceui 27, sont alors adaptées à la taille de la roulette en cours de traitement. Cette méthode présente donc un réel intérêt car elle permet de s'affranchir de la multiplication du nombre de décodeurs qui entraîne un encombrement sur Silicium relativement important. La structure d'un décodeur selon l'invention, qui comprend seulement deux décodeurs élémentaires, permet de conserver un traitement analogique partiel et cela en dépit de la présence des multiplexeurs. Les mémoires analogiques autorisent en effet 3 'échange en continu et la sauvegarde simultanée des informations extrinsèques.

Claims

REVENDICATIONS
1. Procédé (10) de décodage analogique itératif d'une trame pouvant être décomposée en p sous trames composées chacune de k symboles d'information, de n -k premiers symboles de redondance et de n -k derniers symboles de redondance, avec n et k deux nombres déterminés, consistant pour une itération à effectuer une succession d'étapes telles que pour une étape i, i variant entre 1 et au maximum p, le procédé consiste : à décoder (11) par un premier décodeur (21) les k symboles d'information (Syst,) de la ième sous trame et les n -k premiers symboles de redondance (Y)1) de cette même sous trame, pour produire k symboles d'information extrinsèques (Extrii), à mémoriser (13) par une première mémoire analogique à un emplacement mémoire dépendant de l'étape i, les k symboles d'information extrinsèques (Extη ,) précédents, - à entrelacer (15) l'ensemble des données mémorisées dans la première mémoire, à injecter en entrée d'un second décodeur (23) les données entrelacées pour en affiner son décodage (12), et, en parallèle, - à entrelacer ensemble les symboles d'information de toutes les sous- trames (SySt1, Syst2,..., Systp), à décoder (12) par le second décodeur (23) les k symboles d'information (IT(SySt)1) issus de l'entrelacement et positionnés à partir de la (i -ï)χk + l ième position et les derniers n - k symboles de redondance (Y2,) de la ième sous trame, pour produire k symboles d'information extrinsèques (Extr2l) et, a mémoriser (14) par une seconde mémoiie à un emplacement mémoire dépendant de l'étape i, les k symboles d'information extrinsèques (ExIr2,) produit par le second décodeur (23), - à désentrelacer (16) l'ensemble des données mémorisées dans la seconde mémoire, à injecter les données désentrelacées, en entrée du premier décodeur (21) pour en affiner son décodage (11).
2 Procédé (10) de décodage analogique itératif d'une trame selon la revendication précédente dans lequel i varie entre 1 et p.
3. Procédé (10) de décodage analogique itératif d'une trame selon l'une des revendications précédentes dans lequel la trame reçue est formatée selon un format obtenu à l'issu d'un codage canal à p roulettes.
4. Procédé (10) de décodage analogique itératif d'une trame selon l'une des revendications précédentes dans lequel le nombre d'itérations est déterminé en fonction d'une précision donnée sur le décodage.
5. Procédé (10) de décodage analogique itératif d'une trame selon l'une des revendications précédentes dans lequel le procédé initialise le contenu des mémoires à des valeurs équiprobables.
6. Dispositif (20) de décodage analogique d'une trame pouvant être décomposée en p sous trames composées chacune de k symboles d'information, de n -k premiers symboles de redondance et de n -k derniers symboles de redondance, avec n et k deux nombres déterminés, caractérisé en ce que ledit dispositif comprend : un premier décodeur (21) pour décoder (11) les k symboles d'information de la ième sous trame et les n — k premiers symboles de redondance de cette même sous trame, i variant entre 1 et au maximum p, et pour fournir k symboles d'informations extrinsèques (ExIr11), un premier moyen (22) d'entrelacement de l'ensemble des symboles d'information de toutes les sous-trames, - un second décodeur (23) pour décoder (12) en parallèle du premier décodeur (21), les k symboles d'information positionnés à partir de la (i -l)χ k + l ième position et issus du premier moyen (22) d'entrelacement et les derniers n -k symboles de redondance de la ième sous trame, et pour fournir k symboles d'informations extrinsèques (Extr2l), - une première mémoire (24) analogique de capacité au moins égale à l'encombrement des pxk symboles d'informations extrinsèques et un second moyen (25) d'entrelacement de l'ensemble des données mémorisées par la première mémoire (24), en coupure entre une sortie du premier décodeur (21) et une entrée du second décodeur (23), - une seconde mémoire (26) analogique de capacité au moins égale à l'encombrement des px k S)THbOIeS d'informations extrinsèques et un moyen (27) de désentrelacement de l'ensemble des données mémorisées par la seconde mémoire (26), en coupure entre une sortie du second décodeur (23) qui fournit k symboles d'informations extrinsèques et une entrée du premier décodeur (21) un moyen (41) de multiplexage en sortie du premier décodeur (21 ) pour aiguiller en entrée de la première mémoire (24) vers un emplacement mémoire dépendant de chaque sous trame, les k symboles d'informations extrinsèques (Extrt,) d'une ième sous trame provenant du premier décodeur
(21), un moyen (42) de multiplexage en sortie du second décodeur (23) pour aiguiller en entrée de la seconde mémoire (26) vers un emplacement mémoire dépendant de chaque sous trame, les k symboles d'informations extrinsèques (Extr2l) d'une ième sous trame provenant du second décodeur
(23), un moyen (43) de multiplexage en sortie du second moyen (25) d'entrelacement pour aiguiller en entrée du second décodeur (23), les k symboles d'informations extrinsèques issus du second moyen (25) d'entrelacement et positionnés à partir de la (/ - 1) x k + 1 ième position, un moyen (44) de multiplexage en sortie du moyen (27) de désentrelacement pour aiguiller en entrée du premier décodeur (21), les k symboles d'informations extrinsèques issus du moyen (27) de désentrelacement et positionnés à partir de la (z - 1) x £ + 1 ième position.
7. Dispositif (20) de décodage analogique d'une trame selon la revendication précédente comprenant en outre : un moyen (31 , 32) de multiplexage en entrée du premier décodeur (21) pour aiguiller en entrée du premier décodeur (21) les k symboles d'information de la ième sous trame et les n -k premiers symboles de redondance de cette même sous trame, un moyen (33, 34) de multiplexage en entrée du second décodeur (23) pour aiguiller en entrée du second décodeur (23) les derniers n — k symboles de redondance de la ième sous trame et les k symboles d'information issus du premier moyen (22) d'entrelacement et positionnés à partir de la
(J - 1) x k + 1 ième position.
8. Récepteur de données comprenant au moins un dispositif (20) de décodage analogique d'une trame selon l'une des revendications 6 et 7.
9. Système de transmission comprenant au moins un récepteur selon la revendication précédente.
EP06726232A 2005-03-11 2006-03-10 Procede et dispositif de decodage de codes a roulettes Withdrawn EP1864382A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0502447A FR2883121B1 (fr) 2005-03-11 2005-03-11 Procede et dispositif de decodage de codes a roulettes
PCT/FR2006/050208 WO2006095115A1 (fr) 2005-03-11 2006-03-10 Procede et dispositif de decodage de codes a roulettes

Publications (1)

Publication Number Publication Date
EP1864382A1 true EP1864382A1 (fr) 2007-12-12

Family

ID=35589582

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06726232A Withdrawn EP1864382A1 (fr) 2005-03-11 2006-03-10 Procede et dispositif de decodage de codes a roulettes

Country Status (4)

Country Link
US (1) US8009769B2 (fr)
EP (1) EP1864382A1 (fr)
FR (1) FR2883121B1 (fr)
WO (1) WO2006095115A1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409599B (zh) * 2007-10-11 2011-07-13 电信科学技术研究院 一种Turbo码译码装置及方法
TW201037529A (en) 2009-03-02 2010-10-16 David Reynolds Belief propagation processor
US8458114B2 (en) 2009-03-02 2013-06-04 Analog Devices, Inc. Analog computation using numerical representations with uncertainty
TWI424445B (zh) * 2009-12-29 2014-01-21 Macronix Int Co Ltd 指令解碼電路及其方法
WO2011085355A1 (fr) 2010-01-11 2011-07-14 David Reynolds Processeur de propagation de croyance
CN103188040B (zh) * 2011-12-31 2018-04-06 中兴通讯股份有限公司 Turbo均衡及其帧间、帧内相关预测的方法和装置
EP3001585B1 (fr) * 2014-09-29 2017-07-12 Alcatel Lucent Récepteur optique cohérent avec correction d'erreur sans voie de retour and décodage en parallèle

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547882A (en) * 1983-03-01 1985-10-15 The Board Of Trustees Of The Leland Stanford Jr. University Error detecting and correcting memories
EP1039646A1 (fr) * 1999-03-05 2000-09-27 Mitsubishi Electric France Dispositif et méthode d'entrelacement pour entrelacer un jeu de données
FR2838581B1 (fr) * 2002-04-16 2005-07-08 Universit De Bretagne Sud Procede de codage et/ou de decodage de codes correcteurs d'erreurs, dispositifs et signal correspondants
US7769798B2 (en) * 2004-04-27 2010-08-03 Amir Banihashemi Full CMOS min-sum analog iterative decoders

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006095115A1 *

Also Published As

Publication number Publication date
US20080285688A1 (en) 2008-11-20
US8009769B2 (en) 2011-08-30
FR2883121A1 (fr) 2006-09-15
FR2883121B1 (fr) 2007-04-27
WO2006095115A1 (fr) 2006-09-14

Similar Documents

Publication Publication Date Title
EP2341628B1 (fr) Procédé de codage LDPC a redondance incrémentale
EP1841078B1 (fr) Circuit de réception double canaux
EP1332557B1 (fr) Module, dispositif et procede de decodage a haut debit, d&#39;un code concatene
FR2815199A1 (fr) Procedes de turbocodage circulaire de grande distance minimale, et systemes pour leur mise en oeuvre
EP1230736B1 (fr) Procede de decodage de donnees codees a l&#39;aide d&#39;un code entropique, dispositif de decodage et systeme de transmission correspondants
EP0848524A1 (fr) MAQ à codage perforé en trellis, avec décodage itératif
JP2001024521A (ja) ターボデコーダ
EP1101288B1 (fr) Procede et dispositif de codage correcteur d&#39;erreurs et procede et dispositif de decodage correspondants
EP1864382A1 (fr) Procede et dispositif de decodage de codes a roulettes
FR2807895A1 (fr) Procedes et dispositifs de codage et de decodage et systemes les mettant en oeuvre
FR2944660A1 (fr) Decodeur ldpc
EP1326345A1 (fr) Turbo-décodeur compact à haute efficacité
WO2003088504A1 (fr) Procede de codage et/ou de decodage de codes correcteurs d&#39;erreurs, dispositifs et signal correspondants.
FR2914447A1 (fr) Dispositif electronique de decalage de donnees en particulier pour du codage/decodage avec un code ldpc
FR2900294A1 (fr) Chargement de la memoire d&#39;entree d&#39;un decodeur ldpc avec des donnees a decoder
FR2805418A1 (fr) Procede de transmission numerique de type a codage correcteur d&#39;erreurs
FR2806177A1 (fr) Procede de transmission numerique de type a codage correcteur d&#39;erreurs
JP5075642B2 (ja) トレリス線図のバタフライ構造を用いたｍａｐ復号化のためのメトリック計算
EP1471647B1 (fr) Codage et décodage utilisant un code construit sur un treillis dont les sections sont basées sur des codes en bloc à bonne distance
FR2896359A1 (fr) Procede d&#39;encodage et de decodage rapides et dispositifs associes.
EP1205032A1 (fr) Procede et dispositif de codage a au moins deux codages en parallele et permutation amelioree, et procede et dispositif de decodage correspondants
CA2039285C (fr) Procede et dispositif de decodage sequentiel d&#39;un train numerique code par un code correcteur d&#39;erreurs de type convolutif
FR2888062A1 (fr) Codeur et turbo decodeur de code produit
FR2916110A1 (fr) Dispositif electronique de decalage de donnees multimodes, en particulier pour du codage/decodage avec un code ldpc.
EP2262116B1 (fr) Décodeur Viterbi avec deux memoires adapté aux signaux GNSS

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070827

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: LAHUEC, CYRIL

Inventor name: SEGUIN, FABRICE

Inventor name: ARZEL, MATTHIEU

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: GET/ENST-BRETAGNE

Owner name: ORANGE

17Q First examination report despatched

Effective date: 20161114

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20170325