EP1842230A1 - Procede de fabrication d'un materiau a base d'oxyde de silicium et a faible constante dielectrique - Google Patents

Procede de fabrication d'un materiau a base d'oxyde de silicium et a faible constante dielectrique

Info

Publication number
EP1842230A1
EP1842230A1 EP06709451A EP06709451A EP1842230A1 EP 1842230 A1 EP1842230 A1 EP 1842230A1 EP 06709451 A EP06709451 A EP 06709451A EP 06709451 A EP06709451 A EP 06709451A EP 1842230 A1 EP1842230 A1 EP 1842230A1
Authority
EP
European Patent Office
Prior art keywords
implantation
cavities
silicon dioxide
dielectric constant
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06709451A
Other languages
German (de)
English (en)
Inventor
Esidor Ntsoenzok
Hanan Assaf
Marie-Odile Ruault
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP1842230A1 publication Critical patent/EP1842230A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6536—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light
    • H10P14/6539—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/095—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by irradiating with electromagnetic or particle radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials

Definitions

  • the present invention relates to a method for manufacturing a silicon oxide material with a low dielectric constant, in particular for producing integrated circuits.
  • the present invention also relates to a silicon oxide material with a low dielectric constant obtained by such a method.
  • FIG. 1 represents, very schematically, an example of a conventional integrated circuit 10.
  • the integrated circuit 10 comprises a substrate 12, for example of monocrystalline silicon, comprising doped regions 14, 16.
  • a MOS transistor 15 is represented at the surface of the substrate 12 and comprises a portion of gate oxide 18, for example silicon oxide, covered with a gate portion 20, for example polycrystalline silicon.
  • the doped regions 14, 16 constitute the source and the drain of the MOS transistor 15.
  • the substrate 10 and the MOS transistor 15 are covered with an insulating layer 22 on which metal tracks are arranged. 24 (two tracks being shown in Figure 1) of a first level of metallization.
  • the doped regions 14, 16 are connected to the tracks 24 through metal contacts 25.
  • the insulating layer 22 and the tracks 24 are covered with an insulating layer 26 on which are formed the metal tracks ⁇ lic 28 (three slopes 28 being represented in FIG. 1) by a second level of metallization.
  • Metal vias 29 provide the connection between the tracks 28 and the tracks 24.
  • the insulating layer 26 and the tracks 28 are covered with an insulating layer 30.
  • the insulating layers 22, 26, 30 consist of silicon oxide (SiO 2), and are, for example, obtained by vapor deposition (CVD).
  • the speed of propagation of a signal in an integrated circuit is mainly limited by the response times of the transistors and the response times of the interconnections between the transistors, ie the response time of the tracks, contacts and vias.
  • the response time of an interconnection may be determined from the RC time constant of the interconnection, wherein R corresponds to the resistance of the inter ⁇ connection and C corresponds to the capacity of the insulating material surrounding the interconnection.
  • FIG. 2 represents a curve 40 of evolution of the delay ⁇ introduced by a MOS transistor of an integrated circuit and curves 42, 44 of evolution of the delay introduced by a metal track respectively of length 3000 ⁇ m and 5000 ⁇ m as a function of a characteristic dimension D of the conventional integrated circuit.
  • the characteristic dimension D of the integrated circuit generally corresponds to the length of the channel (source-drain distance) of the transistors that constitute it.
  • the current trend is to achieve integrated circuits whose characteristic dimension is the smallest possible. It can be seen from FIG. 2 that when the characteristic dimension of the integrated circuit decreases below the micron, the delay introduced by the interconnections becomes preponderant compared to the delay due to the MOS transistors.
  • porous silica A first example of a material with a low dielectric constant is porous silica.
  • porous silica has low mechanical strength and tends to absorb ambient moisture.
  • a second example of a material with a low dielectric constant corresponds to the polyimides.
  • polyimides a disadvantage of polyimides is that they tend to mold and have strongly anisotropic electrical properties.
  • the use of porous silica or polyimides to form the insulating layers of an integrated circuit does not allow for reliable structures and is relatively delicate.
  • the present invention relates to a method of manufacturing a silicon oxide material whose dielectric constant is decreased and having mechanical strength and moisture absorption properties similar to those of conventional silicon dioxide.
  • the present invention aims at a method which is compatible with the integrated circuit manufacturing processes currently used.
  • the present invention also provides a low dielectric dielectric silicon dioxide material having similar mechanical strength and moisture absorption properties as conventional silicon dioxide. Summary of the invention
  • the present invention provides a method of manufacturing a low dielectric constant material, comprising a step of forming cavities in silicon dioxide by implantation of a rare gas different from helium and neon at a implantation dose greater than 10 atoms / cm 2.
  • the gas is xenon or krypton.
  • the method comprises several steps of successive implantation of said rare gas.
  • said implantation is performed at a selected implantation dose as a function of the desired average diameter of the cavities.
  • FIG. 1 previously described, very schematically represents an example of an integrated circuit
  • Figure 2 previously described, shows the Evolu ⁇ delays during the transmission of a signal, due to certain components of an integrated circuit as a function of a characteristic dimension of the integrated circuit
  • FIG. 3 illustrates an example of a manufacturing method according to the invention of a material based on silicon oxide and with a low dielectric constant
  • the present invention consists in forming cavities, or bubbles, in silicon dioxide. The presence of such cavities makes it possible to obtain a material with a low dielectric constant. According to the present invention, the formation of the cavities is obtained by implantation of ions of a rare gas into the silicon dioxide.
  • FIG. 3 represents curves 50, 52, 54, obtained by simulation, representative of the evolution of the expected xenon concentration as a function of the depth in a 220 nanometer thick layer of silicon dioxide obtained by thermal oxidation.
  • a silicon substrate respectively for the following implantation doses: l * 10 16 atoms / cm 2 , 3, 5 * 10 16 atoms / cm 2 and 5 * 10 16 atoms / cm 2 and for an energy of 150 keV. It appears that the maximum depth of concentration, or depth of implantation, is substantially constant whatever the dose used and is of the order of 125 nanometers. The applicant has demonstrated the formation of cavities in the silicon dioxide layer as soon as the dose is greater than 1 * 10 - ⁇ - ⁇ atoms / cm 2 .
  • FIG. 4 very schematically represents a silicon dioxide layer 60 covering a silicon substrate 62.
  • the silicon dioxide layer 60 is, for example, obtained by thermal oxidation of a portion of the substrate 62.
  • implantation of rare gas with a dose and a suitable energy is obtained in the silicon dioxide layer 60, a strip 64 of thickness W containing cavities 66 substantially spherical.
  • the mean diameter of the cavities 66 in the band 64 is noted. All other conditions being equal, the average diameter ⁇ of the cavities 66 and the thickness W of the band 64 increase with the implantation dose of the rare gas.
  • the measurement of the dielectric constant of the silicon dioxide layer 60 thus obtained can be carried out by forming a MOS transistor whose gate oxide is constituted by the layer of silicon dioxide 60. To do this, a metal pad is formed. , not shown, on the layer of silicon 60 which constitutes the gate contact of the MOS transistor.
  • C is the capacity of the semiconductor substrate 62.
  • the capacitance C sc varies depending on the voltage applied VQB while the capacitance C 0x is constant.
  • the dielectric constant K of the silicon dioxide layer 60 is deduced from the expression of the capacitance C 0x by the following relation:
  • a dielectric constant is measured for a silicon dioxide layer 60 having undergone xenon implantation with a dose of 3.5 * 101 "atoms / cm 2 , an implantation energy of 150 keV and in the absence of annealing. K is equal to 1, 54. In the absence of cavities, the dielectric constant of a silicon dioxide layer is approximately 4.2. A sharp decrease in the dielectric constant K is therefore observed. evidence that by increasing the dose used to implantation, or by using several implementations ⁇ sive, one can further decrease the constant DIELEC ⁇ stick.
  • a dielectric constant K equal to 1.4 is measured in the absence of annealing or well with an annealing performed up to 300 0 C and for 1 hour.
  • the Applicant has studied the evolution of cavities 66 obtained by the implantation method according to the invention as a function of temperature.
  • Figure 5 shows curves 70, 72 of evolution of the average diameter ⁇ of cavities 66 depending on the temperature T of annealing the layer of silicon dioxide 60 respecti vely ⁇ for a dose of xenon implantation 5 * 10 ⁇ 6 atoms / cm ⁇ and 3, 5 * 10 ⁇ -6 atoms / cm ⁇ and
  • Figure 6 shows curves 74, 76 of evolution of the thickness W of the cavity strip 64 as a function of the temperature T annealing respectively for a xenon implantation dose of 5 * 10 ⁇ -6 atoms / cm 2 and 3, 5 * 10 6 atoms / cm 2.
  • the applicant has demonstrated that after an annealing performed at a temperature below HOO 0 C, the xenon remains present in the cavities 66 formed in the silicon dioxide layer 60.
  • the annealing is carried out at a temperature above HOO 0 C, there is a strong desorption of xenon.
  • the cavities 66 are maintained in the silicon dioxide layer 60.
  • the present invention makes it possible to therefore to obtain cavities 66 which are preserved even at high temperatures.
  • the applicant has demonstrated the formation of a wide band of cavities having a thickness of about 150 nm and centered at about 110 nm from the surface of the silicon dioxide layer.
  • the Applicant has observed a homogeneous distribution of the cavities in such a band of cavities.
  • the average radius of the cavities is of the order of 5 nm.
  • the dielectric constant K measured is equal to 1, 6. A sharp decrease of the dielectric constant with respect to the dielectric constant measured in the absence of cavities (about 4.2) is observed.
  • the applicant has demonstrated the formation of a band of cavities having a thickness of about 80 nm. More precisely, we observe the formation of a monolayer of cavities located at about 72 nm from the surface of the silicon dioxide layer. In the cavity monolayer, the average radius of the cavities is about 4 nm. The monolayer of cavities extends deep into the silicon dioxide layer by a band of smaller cavities. The average radius of the cavities in the smaller cavity band is less than 2.5 nm.
  • the dielectric constant K measured is equal to 1, 6. A sharp decrease of the dielectric constant with respect to the dielectric constant measured in the absence of cavities (of about 4.2) is observed.
  • the present invention has many advantages: firstly, it makes it possible to reduce the dielectric constant of silicon dioxide, which is the material most commonly used as an insulator in integrated circuits; secondly, reduction of the constant DIELEC ⁇ stick can be accurately controlled by varying the energy of implantation, the implantation dose and / or the number of implantations; thirdly, the method according to the invention, which consists of a step of implantation of a rare gas, is entirely compatible with a conventional method of manufacturing an integrated circuit which generally already comprises several steps of implantation; fourthly, the process according to the invention can be carried out at ambient temperature, the cavities formed during the implantation step being maintained even at high temperatures; fifth, the cavities being formed deep in the silicon dioxide and not at the surface thereof, the low dielectric constant material according to the invention has a moisture absorption property comparable to that of non-silicon dioxide; treaty ; and sixth, the cavities being located in a precisely defined region, the low dielectric constant material obtained according to the invention has a mechanical strength comparable to that of untreated or slightly degraded silicon
  • the present invention is susceptible of various variations and modifications which will be apparent to those skilled in the art.
  • the present invention has been described in the case of the implantation of a rare gas in silicon oxide obtained by thermal oxidation of a silicon substrate. It is clear that the present invention can also be applied to the case where the silicon oxide is obtained by vapor deposition (CVD process), energies and implantation doses then being adapted accordingly.
  • CVD process vapor deposition

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un matériau (60) à faible constante diélectrique, comprenant une étape de formation de cavités (66) dans du dioxyde de silicium par implantation d'un gaz rare différent de l'hélium et du néon. L'invention concerne également un composant comprenant des pistes métalliques et des régions séparant lesdites pistes métalliques, lesdites régions contenant du dioxyde de silicium à faible constante diélectrique comprenant des cavités (66) formées par implantation d'un gaz rare différent de l'hélium et du néon à une dose d'implantation supérieure à 10<SUP>16</SUP> atomes/cm<SUP>2</SUP>.

Description

PROCEDE DE FABRICATION D 'UN MATERIAU A BASE D ' OXYDE DE SILICIUM ET A FAIBLE CONSTANTE DIELECTRIQUE
Domaine de l' invention
La présente invention concerne un procédé de fabrication d' un matériau à base d' oxyde de silicium et à faible constante diélectrique, notamment pour la réalisation de circuits intégrés . La présente invention concerne également un matériau à base d' oxyde de silicium et à faible constante diélectrique obtenu par un tel procédé . Exposé de l' art antérieur
La figure 1 représente, très schématiquement, un exemple de circuit intégré 10 classique . Comme cela est habituel dans la représentation des circuits intégrés, la figure 1 n ' est pas tracée à l ' échelle . A titre d' exemple, le circuit intégré 10 comprend un substrat 12 , par exemple en silicium monocristallin comprenant des régions dopées 14, 16. Un transistor de type MOS 15 est représenté au niveau de la surface du substrat 12 et comprend une portion d' oxyde de grille 18 , par exemple en oxyde de silicium, recouverte d' une portion de grille 20, par exemple en silicium polycristallin . Les régions dopées 14, 16 constituent la source et le drain du transistor MOS 15. Le substrat 10 et le transistor MOS 15 sont recouverts d ' une couche isolante 22 sur laquelle sont disposées des pistes métalliques 24 (deux pistes étant représentées en figure 1) d' un premier niveau de métallisation . Les régions dopées 14 , 16 sont reliées aux pistes 24 par l ' intermédiaire de contacts métalliques 25. La couche isolante 22 et les pistes 24 sont recouvertes d' une couche isolante 26 sur laquelle sont formées des pistes métal¬ liques 28 (trois pistes 28 étant représentées en figure 1) d ' un second niveau de métallisation . Des vias métalliques 29 assurent la connexion entre les pistes 28 et les pistes 24. La couche isolante 26 et les pistes 28 sont recouvertes d' une couche isolante 30.
De façon générale dans les procédés de fabrication de circuits intégrés, les couches isolantes 22 , 26, 30 sont constituées d ' oxyde de silicium (Siθ2 ) , et sont, par exemple, obtenues par dépôt sous phase vapeur (CVD) . La vitesse de propagation d' un signal dans un circuit intégré est principalement limitée par les temps de réponse des transistors et les temps de réponse des interconnexions entre les transistors, c ' est-à-dire le temps de réponse des pistes, des contacts et des vias . Le temps de réponse d ' une intercon- nexion peut être déterminé à partir de la constante de temps RC de l ' interconnexion, où R correspond à la résistance de l ' inter¬ connexion et C correspond à la capacité du matériau isolant entourant l ' interconnexion .
La figure 2 représente une courbe 40 d ' évolution du retard τ introduit par un transistor MOS d' un circuit intégré et des courbes 42 , 44 d' évolution du retard introduit par une piste métallique respectivement de longueur 3000 μm et 5000 μm en fonction d ' une dimension caractéristique D du circuit intégré classique . La dimension caractéristique D du circuit intégré correspond généralement à la longueur du canal (distance source- drain) des transistors qui le constituent .
La tendance actuelle est à la réalisation de circuits intégrés dont la dimension caractéristique est la plus petite possible . Il ressort de la figure 2 que lorsque la dimension caractéristique du circuit intégré diminue en dessous du micron, le retard introduit par les interconnexions devient prépondérant par rapport au retard dû aux transistors MOS .
Une solution pour diminuer le retard dû aux intercon¬ nexions consiste à réaliser les interconnexions avec un matériau peu résistif . C ' est notamment une raison pour laquelle on tend à remplacer l ' aluminium, habituellement utilisé pour réaliser les interconnexions, par du cuivre . Toutefois, cela s ' avère généra¬ lement insuffisant .
Une autre solution consiste à remplacer le dioxyde de silicium par un matériau à constante diélectrique plus faible . Un premier exemple de matériau à faible constante diélectrique est la silice poreuse . Toutefois, un inconvénient de la silice poreuse est qu ' elle a une faible résistance mécanique et tend à absorber l ' humidité ambiante . Un second exemple de matériau à faible constante diélectrique correspond aux polyimides . Toutefois, un inconvénient des polyimides est qu ' ils ont tendance à moisir et ont des propriétés électriques fortement anisotropes . L ' utilisation de la silice poreuse ou de polyimides pour réaliser les couches isolantes d' un circuit intégré ne permet pas d ' avoir des structures fiables et est relativement délicate .
Par ailleurs, les procédés de fabrication et de traitement du dioxyde de silicium sont bien maîtrisés et parfaitement compatibles avec les procédés actuels de fabrication de circuits intégrés . Il serait donc souhaitable de conserver le dioxyde de silicium comme isolant des circuits intégrés .
La présente invention vise un procédé de fabrication d' un matériau à base d' oxyde de silicium dont la constante diélectrique est diminuée et ayant des propriétés de résistance mécanique et d' absorption d ' humidité semblables à celles du dioxyde de silicium classique .
Selon un autre objet, la présente invention vise un procédé qui est compatible avec les procédés de fabrication de circuits intégrés actuellement mis en oeuvre . La présente invention vise également un matériau à base de dioxyde de silicium et à faible constante diélectrique ayant des propriétés de résistance mécanique et d ' absorption d ' humidité semblables à celles du dioxyde de silicium classique . Résumé de l' invention
Dans ce but, la présente invention prévoit un procédé de fabrication d' un matériau à faible constante diélectrique, comprenant une étape de formation de cavités dans du dioxyde de silicium par implantation d ' un gaz rare différent de l ' hélium et du néon à une dose d ' implantation supérieure à IO^ atomes/cm^ .
Selon un mode de réalisation de la présente invention, le gaz est le xénon ou le krypton .
Selon un mode de réalisation de la présente invention, le procédé comprend plusieurs étapes d' implantation successives dudit gaz rare .
Selon un mode de réalisation de la présente invention, ladite implantation est réalisée à une dose d ' implantation sélectionnée en fonction du diamètre moyen souhaité des cavités .
Selon un mode de réalisation de la présente invention, les cavités sont localisées en profondeur dans une portion du dioxyde de silicium, ladite implantation étant réalisée à une dose d ' implantation et à une énergie d' implantation sélection¬ nées en fonction des dimensions souhaitées de ladite portion .
La présente invention prévoit également un composant comprenant des pistes métalliques et des régions séparant lesdites pistes métalliques, lesdites régions contenant du dioxyde de silicium à faible constante diélectrique comprenant des cavités formées par implantation d' un gaz rare différent de l ' hélium et du néon . Selon un mode de réalisation de la présente invention, les cavités sont situées en profondeur dans lesdites régions . Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d' autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, représente très schématiquement un exemple de circuit intégré ; la figure 2, précédemment décrite, représente l ' évolu¬ tion des retards, lors de la transmission d' un signal, dus à certains composants d' un circuit intégré en fonction d' une dimension caractéristique du circuit intégré ; la figure 3 illustre un exemple de procédé de fabrication selon l ' invention d' un matériau à base d' oxyde de silicium et à faible constante diélectrique ; la figure 4, représente, très schématiquement, la structure d' une couche d'un matériau à base d' oxyde de silicium et à faible constante diélectrique selon l ' invention ; et les figures 5 et 6 représentent l ' évolution de carac¬ téristiques d' un matériau à base d' oxyde de silicium et à faible constante diélectrique selon l ' invention en fonction de la température . Description détaillée Pour diminuer la constante diélectrique d' un matériau à base de dioxyde de silicium, la présente invention consiste à former des cavités, ou bulles, dans du dioxyde de silicium. La présence de telles cavités permet d' obtenir un matériau à faible constante diélectrique . Selon la présente invention, la formation des cavités est obtenue par implantation d' ions d'un gaz rare dans le dioxyde de silicium. En effet, la demanderesse a mis en évidence la formation de cavités dans le dioxyde de silicium lorsque l ' implantation de gaz rare est réalisée dans des conditions particulières . Une première condition porte sur le choix du gaz rare . En effet, la demanderesse a mis en évidence l ' absence de formation de cavités avec une implantation d' hélium ou de néon . La formation de cavités dans le dioxyde de silicium a été obtenue avec une implantation d' un gaz rare de numéro atomique strictement supérieur au néon, par exemple l ' argon, le krypton et le xénon . Un exemple particulier de formation de cavités dans une couche de dioxyde de silicium va maintenant être décrit dans le cas de l ' implantation de xénon .
La figure 3 représente des courbes 50, 52, 54, obtenues par simulation, représentatives de l ' évolution de la concentration attendue en xénon en fonction de la profondeur dans une couche de dioxyde de silicium de 220 nanomètres d' épaisseur obtenue par oxydation thermique d'un substrat de silicium, respectivement pour les doses d' implantation suivantes : l*1016 atomes/cm2, 3, 5*1016 atomes/cm2 et 5*1016 atomes/cm2 et pour une énergie de 150 keV. Il apparaît que la profondeur de concentration maximale, ou profondeur d' implantation, est sensiblement constante quelle que soit la dose utilisée et est de l ' ordre de 125 nanomètres . La demanderesse a mis en évidence la formation de cavités dans la couche de dioxyde de silicium dès que la dose est supérieure à 1*10-^-^ atomes/cm2. La dose minimale dépend de l ' énergie d' implantation utilisée et augmente avec l ' énergie d' implantation . La figure 4, représente, de façon très schématique, une couche de dioxyde de silicium 60 recouvrant un substrat de silicium 62. La couche de dioxyde de silicium 60 est, par exemple, obtenue par oxydation thermique d' une partie du substrat 62. Après implantation de gaz rare avec une dose et une énergie adaptées, on obtient, dans la couche de dioxyde de silicium 60, une bande 64 d' épaisseur W contenant des cavités 66 sensiblement sphériques . On note Φ le diamètre moyen des cavités 66 dans la bande 64. Toutes conditions égales par ailleurs, le diamètre moyen Φ des cavités 66 et l ' épaisseur W de la bande 64 augmentent avec la dose d' implantation du gaz rare .
La mesure de la constante diélectrique de la couche de dioxyde de silicium 60 ainsi obtenue peut être réalisée en formant un transistor MOS dont l ' oxyde de grille est constitué par la couche de dioxyde de silicium 60. Pour ce faire, on forme un plot métallique, non représenté, sur la couche de dioxyde de silicium 60 qui constitue le contact de grille du transistor MOS . On mesure alors la capacité Cmes du transistor MOS à l ' aide de la méthode capacité-tension (C-V) par application d' une tension (tension VQB) entre le contact de grille et le substrat 62. On peut alors en déduire la capacité C0x de l ' oxyde de grille, c ' est-à-dire la capacité de la couche de dioxyde de silicium 60 obtenue selon le procédé de l ' invention . En effet, de façon générale, la capacité Cmes du transistor MOS est donnée par la relation suivante : -J-=---.+.1
Cmes C0x Csc où Csc est la capacité du substrat semiconducteur 62. La capacité Csc varie en fonction de la tension VQB appliquée tandis que la capacité C0x est constante .
On peut montrer que lorsque la tension VQB est très inférieure à la tension de bande plate du transistor, la capacité Csc est nettement supérieure à la capacité C0x de sorte que l ' on obtient : 1 ^ 1
Cmes C0x
La constante diélectrique K de la couche de dioxyde de silicium 60 se déduit de l ' expression de la capacité C0x par la relation suivante :
S S
C0x = ε- = εoK- e e où S est la surface du plot métallique, e est l ' épaisseur de la couche de dioxyde de silicium 60 et SQ est la permittivité du vide, égale à 8, 85*10~12 F/m.
Pour une couche de dioxyde de silicium 60 ayant subi une implantation de xénon avec une dose de 3, 5*101" atomes/cm2, une énergie d' implantation de 150 keV et en l ' absence de recuit, on mesure une constante diélectrique K égale à 1, 54. En l ' absence de cavités, la constante diélectrique d' une couche de dioxyde de silicium est d ' environ 4 , 2. On observe donc une forte diminution de la constante diélectrique K. La demanderesse a également mis en évidence qu ' en augmentant la dose utilisée pour l ' implantation, ou en effectuant plusieurs implantations succes¬ sives, on peut diminuer encore davantage la constante diélec¬ trique . A titre d' exemple, pour une couche de dioxyde de silicium 60 ayant subi une implantation de xénon avec une dose de 5*1016 atomes/cm^, on mesure une constante diélectrique K égale à 1, 4 en l ' absence de recuit ou bien avec un recuit réalisé jusqu ' à 3000C et pendant 1 heure .
Par ailleurs, la demanderesse a étudié l ' évolution des cavités 66 obtenues par le procédé d' implantation selon l ' invention en fonction de la température .
La figure 5 représente des courbes 70, 72 d' évolution du diamètre moyen Φ des cavités 66 en fonction de la température T d'un recuit de la couche de dioxyde de silicium 60 respecti¬ vement pour une dose d' implantation de xénon de 5*10^6 atomes/cm^ et 3, 5*10^-6 atomes/cm^ et la figure 6 représente des courbes 74, 76 d' évolution de l ' épaisseur W de la bande de cavités 64 en fonction de la température de recuit T respectivement pour une dose d' implantation de xénon de 5*10^-6 atomes/cm^ et 3, 5*10^6 atomes/cm^ . On observe, pour les deux exemples de doses d' implantation, une augmentation du diamètre moyen Φ des cavités 66 se formant dans la couche de dioxyde de silicium 60 en fonction de la température de recuit T . Par contre, on n ' observe pas d' évolution significative de l ' épaisseur W de la bande de cavités 64 en fonction de la température de recuit T . Par ailleurs, on constate que, pour une température de recuit donnée, le diamètre moyen Φ des cavités 66 et l ' épaisseur W de la bande de cavités 64 augmentent avec la dose utilisée .
La demanderesse a mis en évidence qu ' après un recuit réalisé à une température inférieure à HOO0C, le xénon reste présent dans les cavités 66 formées dans la couche de dioxyde de silicium 60. Lorsque le recuit est réalisé à une température supérieure à HOO0C, il se produit une forte désorption du xénon . Toutefois, on observe le maintien des cavités 66 dans la couche de dioxyde de silicium 60. La présente invention permet donc d' obtenir des cavités 66 qui se conservent même à températures élevées .
Un autre exemple particulier de formation de cavités dans une couche de dioxyde de silicium va maintenant être décrit dans le cas de l ' implantation de krypton . La demanderesse a mis en évidence la formation de cavités dans une couche de dioxyde de silicium dès que la dose de krypton est supérieure à 1*10-^-^ atomes/cm^ .
A titre d ' exemple, pour une couche de dioxyde de silicium dont l ' épaisseur est d ' environ 220 nm et ayant subi une implantation de krypton avec une dose de 5*1016 atomes/cm^ et une énergie d' implantation de 220 keV et en l ' absence de recuit, la demanderesse a mis en évidence la formation d ' une large bande de cavités ayant une épaisseur d ' environ 150 nm et centrée à environ 110 nm à partir de la surface de la couche de dioxyde de silicium. La demanderesse a observé une distribution homogène des cavités dans une telle bande de cavités . Le rayon moyen des cavités est de l ' ordre de 5 nm.
La constante diélectrique K mesurée est égale à 1, 6. On observe donc une forte diminution de la constante diélectrique par rapport à la constante diélectrique mesurée en l ' absence de cavités (environ 4 , 2 ) .
Un autre exemple particulier de formation de cavités dans une couche de dioxyde de silicium va maintenant être décrit dans le cas de l ' implantation d ' argon . La demanderesse a mis en évidence la formation de cavités dans une couche de dioxyde de silicium dès que la dose d' argon est supérieure à 1*10-^-^ atomes/cm^ .
A titre d ' exemple, pour une couche de dioxyde de silicium de 170 nm d ' épaisseur ayant subi une implantation de krypton avec une dose de 5*101^ atomes/cm^ et une énergie d ' implantation de 100 keV et en l ' absence de recuit, la demanderesse a mis en évidence la formation d' une bande de cavités ayant une épaisseur d' environ 80 nm. Plus précisément, on observe la formation d' une monocouche de cavités située à environ 72 nm à partir de la surface de la couche de dioxyde de silicium. Dans la monocouche de cavités, le rayon moyen des cavités est d' environ 4 nm. La monocouche de cavités se prolonge en profondeur dans la couche de dioxyde de silicium par une bande de cavités plus petites . Le rayon moyen des cavités dans la bande de cavités plus petites est inférieur à 2, 5 nm.
La constante diélectrique K mesurée est égale à 1, 6. On observe donc une forte diminution de la constante diélectrique par rapport à la constante diélectrique mesurée en l ' absence de cavités (d ' environ 4 , 2 ) .
La présente invention comprend de nombreux avantages : premièrement, elle permet de diminuer la constante diélectrique du dioxyde de silicium qui est le matériau le plus couramment utilisé comme isolant dans les circuits intégrés ; deuxièmement, la diminution de la constante diélec¬ trique peut être contrôlée avec précision en faisant varier l ' énergie d ' implantation, la dose d ' implantation et/ou le nombre d ' implantations ; troisièmement, le procédé selon l ' invention, qui consiste en une étape d ' implantation d ' un gaz rare, est tout à fait compatible avec un procédé classique de fabrication d ' un circuit intégré qui comprend généralement déjà plusieurs étapes d ' implantation ; quatrièmement, le procédé selon l ' invention peut être mis en oeuvre à température ambiante, les cavités formées lors de l ' étape d' implantation se maintenant même à températures élevées ; cinquièmement, les cavités se formant en profondeur dans le dioxyde de silicium et non en surface de celui-ci, le matériau à faible constante diélectrique selon l ' invention a une propriété d' absorption de l ' humidité comparable à celle du dioxyde de silicium non traité ; et sixièmement, les cavités étant localisées dans une région précisément délimitée, le matériau à faible constante diélectrique obtenu selon l ' invention a une tenue mécanique comparable à celle du dioxyde de silicium non traité ou peu dégradée par rapport à celle-ci .
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l' homme de l' art . En particulier, la présente invention a été décrite dans le cas de l ' implantation d' un gaz rare dans de l ' oxyde de silicium obtenu par oxydation thermique d ' un substrat de silicium. Il est clair que la présente invention peut également s ' appliquer au cas où l ' oxyde de silicium est obtenu par dépôt sous phase vapeur (procédé CVD) , les énergies et les doses d ' implantation étant alors à adapter en conséquence .

Claims

REVENDICATIONS
1. Procédé de fabrication d ' un matériau ( 60 ) à faible constante diélectrique, comprenant une étape de formation de cavités ( 66) dans du dioxyde de silicium par implantation d' un gaz rare différent de l ' hélium et du néon à une dose d' implantation supérieure à IO^ atomes/cm^ .
2. Procédé selon la revendication 1, dans lequel le gaz est le xénon .
3. Procédé selon la revendication 1, dans lequel le gaz est le krypton .
4. Procédé selon la revendication 1, dans lequel le gaz est l ' argon .
5. Procédé selon la revendication 1, comprenant plusieurs étapes d ' implantation successives dudit gaz rare .
6. Procédé selon la revendication 1, dans lequel ladite implantation est réalisée à une dose d ' implantation sélectionnée en fonction du diamètre moyen souhaité des cavités ( 66) .
7. Procédé selon la revendication 1, dans lequel les cavités ( 66) sont localisées en profondeur dans une portion ( 64) du dioxyde de silicium, ladite implantation étant réalisée à une dose d ' implantation et à une énergie d' implantation sélection¬ nées en fonction des dimensions souhaitées de ladite portion .
8. Composant comprenant des pistes métalliques et des régions séparant lesdites pistes métalliques, lesdites régions contenant du dioxyde de silicium à faible constante diélectrique comprenant des cavités ( 66) formées par implantation d ' un gaz rare différent de l ' hélium et du néon à une dose d ' implantation supérieure à 10-L6 atomes/cm^ .
9. Composant selon la revendication 8 , dans lequel les cavités ( 66) sont situées en profondeur dans lesdites régions .
EP06709451A 2005-01-28 2006-01-27 Procede de fabrication d'un materiau a base d'oxyde de silicium et a faible constante dielectrique Withdrawn EP1842230A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0550253A FR2881419B1 (fr) 2005-01-28 2005-01-28 Procede de fabrication d'un materiau a base d'oxyde de silicium et a faible constante dielectrique
PCT/FR2006/050067 WO2006079758A1 (fr) 2005-01-28 2006-01-27 Procede de fabrication d'un materiau a base d'oxyde de silicium et a faible constante dielectrique

Publications (1)

Publication Number Publication Date
EP1842230A1 true EP1842230A1 (fr) 2007-10-10

Family

ID=34982362

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06709451A Withdrawn EP1842230A1 (fr) 2005-01-28 2006-01-27 Procede de fabrication d'un materiau a base d'oxyde de silicium et a faible constante dielectrique

Country Status (5)

Country Link
US (1) US20080237874A1 (fr)
EP (1) EP1842230A1 (fr)
JP (1) JP2008529294A (fr)
FR (1) FR2881419B1 (fr)
WO (1) WO2006079758A1 (fr)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308814B1 (fr) * 1987-09-21 1993-01-27 National Semiconductor Corporation Modification des champs interfaciaux entre diélectriques et semi-conducteurs
US6656822B2 (en) * 1999-06-28 2003-12-02 Intel Corporation Method for reduced capacitance interconnect system using gaseous implants into the ILD
US6436724B1 (en) * 2001-03-14 2002-08-20 Advanced Micro Devices, Inc. Method of monitoring the temperature of a rapid thermal anneal process in semiconductor manufacturing and a test wafer for use in this method
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006079758A1 *

Also Published As

Publication number Publication date
US20080237874A1 (en) 2008-10-02
FR2881419B1 (fr) 2007-11-09
WO2006079758A1 (fr) 2006-08-03
JP2008529294A (ja) 2008-07-31
FR2881419A1 (fr) 2006-08-04

Similar Documents

Publication Publication Date Title
EP3420583B1 (fr) Support pour une structure semi-conductrice
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
EP2157603B1 (fr) Procédé de réalisation de structures GeOI localisées, obtenues par enrichissement en germanium
EP0780889B1 (fr) Procédé de depôt sélectif d&#39;un siliciure de métal réfractaire sur du silicium
WO1999052145A1 (fr) Procede de traitement thermique de substrats semi-conducteurs
EP1811560A1 (fr) Procédé de fabrication d&#39;un substrat composite à propriétés électriques améliorées
FR2756663A1 (fr) Procede de traitement d&#39;un substrat semi-conducteur comprenant une etape de traitement de surface
WO2021001066A1 (fr) Structure semi-conductrice comprenant une couche poreuse enterree, pour applications rf
EP3818561B1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
FR3118828A1 (fr) Procédé de collage direct de substrats
FR3117668A1 (fr) Structure amelioree de substrat rf et procede de realisation
WO2020128354A1 (fr) Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
WO2021009459A1 (fr) Procédé de collage hydrophile de substrats
EP1936667B1 (fr) Traitement double plasma pour l&#39;obtention d&#39;une structure disposant d&#39;un oxyde enterré ultra-fin
EP1580805B1 (fr) Procédé de préparation d&#39;une couche de dioxide de silicium par oxidation à haute temperature sur un substrat présentant au moins en surface d&#39;un alliage silicium-germanium
FR2675310A1 (fr) Processus d&#39;isolation d&#39;elements de dispositifs semiconducteurs.
FR2922360A1 (fr) Procede de fabrication d&#39;un substrat de type semi- conducteur sur isolant a plan de masse integre.
FR3112240A1 (fr) Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
EP1842230A1 (fr) Procede de fabrication d&#39;un materiau a base d&#39;oxyde de silicium et a faible constante dielectrique
FR2766211A1 (fr) PROCEDE DE DEPOT D&#39;UNE COUCHE DIELECTRIQUE DE Ta2O5
EP0923125A1 (fr) Procédé de réalisation d&#39;interconnexions métalliques dans des circuits intégrés
FR2855324A1 (fr) Procede de fabrication d&#39;une interconnexion pour un dispositif a semiconducteur
EP2259304B1 (fr) Procédé de formation d&#39;un niveau d&#39;un circuit intégré par intégration tridimensionnelle séquentielle
FR2777697A1 (fr) Circuit integre avec couche d&#39;arret et procede de fabrication associe
FR2855911A1 (fr) Procede de fabrication d&#39;une pellicule isolante multicouche pour un dispositif a semiconducteur

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070709

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20100430

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100803