EP1743396A2 - Breitbandiger symmetrierübertrager - Google Patents

Breitbandiger symmetrierübertrager

Info

Publication number
EP1743396A2
EP1743396A2 EP05732248A EP05732248A EP1743396A2 EP 1743396 A2 EP1743396 A2 EP 1743396A2 EP 05732248 A EP05732248 A EP 05732248A EP 05732248 A EP05732248 A EP 05732248A EP 1743396 A2 EP1743396 A2 EP 1743396A2
Authority
EP
European Patent Office
Prior art keywords
conductor loop
conductor
signal input
output
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP05732248A
Other languages
English (en)
French (fr)
Other versions
EP1743396B1 (de
Inventor
Bernhard Kaehs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of EP1743396A2 publication Critical patent/EP1743396A2/de
Application granted granted Critical
Publication of EP1743396B1 publication Critical patent/EP1743396B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices

Definitions

  • the invention relates to a broadband balancing transformer - balun - for transmitting large high-frequency powers from an asymmetrical connection to a symmetrical two-pole connection and vice versa.
  • Balancing transformers are required in the higher power range, for example in the case of amplifiers which are constructed from power transistors using push-pull technology in order to achieve the desired power level.
  • These convert the high-frequency signal from an asymmetrical coaxial line or strip line to two signal lines designed to be as symmetrical as possible in order to supply it to two symmetrically operating power transistors or push-pull transistors.
  • the two symmetrical output signals of the two power transistors or the push-pull transistor can be converted into a high-frequency signal for an unbalanced coaxial line or strip line via a symmetry transformer.
  • balun by means of strip conductors arranged on a printed circuit board
  • this type of implementation ensures that the balun, including its electrical properties, can be reproduced in mass production in comparison with a coaxial line technology.
  • a stripline technology is characterized by a smaller construction volume and lower production costs compared to a coaxial conductor technology.
  • balun is shown in EP 0 418 538 AI.
  • the high-frequency signal power is transmitted by transformer Coupling between two conductor loops, of which one conductor loop is connected to the single-pole connection of the unbalanced line and the other conductor loop is connected to the two-pole symmetrical connection to the two power transistor amplifiers.
  • a good transformer coupling between the two conductor loops is achieved by realizing the two conductor loops in terms of their geometrical position as mutually aligned conductor tracks on the top and bottom of a circuit board.
  • Symmetrical transmission ratios on the side of the balancing transformer facing the power transistor amplifier are realized via electromagnetic coupling.
  • the two symmetrical connections of the balun on the side of the power transistor amplifier are routed to ground via symmetrically dimensioned conductor loop regions.
  • the conductor loop on the asymmetrical side which is routed to ground via symmetrically dimensioned conductor loop regions, is arranged on the printed circuit board in such a way that a symmetrical transformer coupling between these two symmetrical conductor loop regions occurs the side of the asymmetrical line and the two symmetrical conductor loop areas on the side of the power transistor amplifier. This ensures a symmetrical distribution of power from the unbalanced line to the two balanced poles on the side of the amplifier.
  • the invention is therefore based on the object of further developing the balancing transformer in such a way that its bandwidth is significantly increased and, at the same time, a symmetrical power distribution from the asymmetrical connection to the two symmetrical poles is realized at the symmetrical connection within this bandwidth.
  • the invention is solved by a balun according to claim 1.
  • one of the two symmetrical conductor loop areas on the symmetrical side of the balancing transformer is divided into two further conductor loop areas.
  • a transformer coupling takes place between the two conductor loop regions on the asymmetrical side and the two conductor loop regions which are connected directly to the two symmetrical poles on the symmetrical side.
  • the conductor loop is no longer guided to ground at its end point on the asymmetrical side, but is galvanically coupled between the two divided conductor loop regions on the symmetrical side.
  • FIG. 4 is a view of a balun according to the invention.
  • Fig. 6 is a "view from below" on the balun according to the invention.
  • Fig. 7 is a graphical representation of the transmission behavior of the balun according to the invention.
  • the third has a first signal input / output 1 with the two symmetrical poles 2 and 3 and a second signal input / output 4 with a pole 5.
  • the two symmetrical poles 2 and 3 of the first signal input / output 1 are, for. B. with the two inputs of a power transistor amplifier, which is not in Fig. 3 is shown connected.
  • the pole 5 of the second signal input / output 4 can, for. B. with an inner conductor, not shown in FIG. 3, of a coaxial line. However, it can also be connected to an asymmetrical strip line, coplanar line or triplate line.
  • One of the two symmetrical poles 3 of the first signal input / output 1 is led to ground 7 via a first conductor loop region 6, which has a characteristic impedance component in the circuit model of the symmetry transformer in FIG. 3.
  • the other of the two symmetrical poles 2 of the first signal input / output 1 is guided to ground 7 via a first series circuit 8, consisting of two first conductor loop regions 9 and 10, which also have a characteristic impedance component.
  • the component of the first conductor loop region 6 is constructed symmetrically to the component of the first series circuit 8, consisting of the two first conductor loop regions 9 and 10.
  • the first outer connection 14 of a second series circuit 11, consisting of the second conductor loop regions 12 and 13, is connected to the pole 5 of the second signal input / output 4.
  • the two second conductor loop regions 12 and 13 each have wave resistances which are each designed symmetrically to one another.
  • the second outer connection 15 of the second series circuit 11 is electrically connected to the intermediate connection 16 of the first series circuit 8 of the two first conductor loop regions 9 and 10.
  • the design of the second conductor loop areas 12 and 13 and the symmetrical design of the first conductor loop area 6 with respect to the first series circuit 8, consisting of the two first conductor loop areas 9 and 10, results in the electrical-galvanic coupling and the electromagnetic-transformer coupling a symmetrical transmission between the first signal input / output 1 and the second signal input / output 4 and vice versa.
  • FIG. 4 shows a balun implemented in stripline technology using a printed circuit board 19.
  • FIG. 5 shows a view - “view from above” - on the first side 18 of the circuit board 19
  • FIG. 6 shows a view - “view from below” - on the second side 20 of the circuit board 19.
  • the two poles 2 and 3 of the first signal input / output 1, the pole 5 of the second signal input / output 4, the first conductor loop regions 6, 9 and 10 and the second conductor loop regions 12 and 13 are as conductor tracks 21 on the first and second side 18 and 20 of the circuit board 19 realized.
  • One of the two symmetrical poles 2 of the first signal input / output 1 is implemented as a first linear conductor track 22.
  • a second linear conductor 23 is arranged, which is assigned to the other of the two symmetrical poles 3 of the first signal input / output 1.
  • the first conductor loop areas 6, 9 and 10 are up to one summarized the gap 25 almost closed conductor loop 24.
  • the two ends 26 and 27 of this conductor loop 24 are each connected to one end 28 and 29 of the two linear conductor tracks 22 and 23.
  • the clear distance 34 between the two conductor tracks 22 and 23 corresponds to the width of the gap 25.
  • the one loop half 30 of the conductor loop 24 contains the first conductor loop regions 9 and 10 arranged between the pole 2 of the first signal input / output 1 and the common ground 7, the other loop half 31 of the conductor loop 24 contains the one between the pole 3 of the first Signal input / output 1 and the common ground 7 arranged conductor loop area 6.
  • the intermediate connection 16 of the first series circuit 8, consisting of the two first conductor loop areas 9 and 10 is attached ,
  • This can be used for a direct current supply to the symmetrical inputs and outputs 1 and for temperature dissipation from ground.
  • two parallel conductor track legs 33 are guided to the almost closed conductor loop 24, which are supported against ground by the interposition of a capacitor (not shown in FIGS. 4 and 5).
  • the temperature is dissipated from ground by a through-contacting of the cold point 32 to ground on the second side 20 of the printed circuit board 19, also not shown in FIGS. 4 to 6.
  • a third linear conductor 35 is arranged, which realizes the pole 5 of the second signal input / output 4 of the balun.
  • a loop-shaped conductor track 36 is formed, which realizes the conductor loop of the two second conductor loop regions 12 and 13.
  • This loop-shaped conductor track 36 is geometrically aligned on the second side 20 of the circuit board 19 such that it lies centrally above the conductor track 24 on the first side 18 of the circuit board 19.
  • the first and second outer connections 14 and 15 of the second series circuit 11 of the two second conductor loop regions 12 and 13, which are each positioned at the ends of the loop-shaped conductor track 36, are in the region of the intermediate connection 16 of the first series circuit 8 of the first conductor loop Areas 9 and 10 are arranged on the loop half 30 of the almost closed conductor loop 24 and in the area of the pole 5 of the second signal input / output 4 on the third linear conductor track 35.
  • the first conductor loop area 6 is directly in parallel with the second conductor loop area 12 and the first conductor loop area 9 is directly in parallel with the second conductor loop area 13 in order to ensure the most efficient electromagnetic-transformer coupling between the first signal. to implement output 1 and the second signal input / output 4.
  • the intermediate connection 16 of the first series circuit 8 of the two first conductor loop regions 9 and 10 on the loop half 30 of the almost closed conductor loop 24 on the first side 18 of the circuit board 19 is preferably via a via 40 of the 'circuit board 19 with the second outer connection 15 second series circuit 11 of the second conductor loop regions 12 and 13 at one end of the loop-shaped conductor track 36 on the second side 20 of the circuit board 19 is electrically connected.
  • Analog is the pole 5 of the second signal input 4 on the third linear conductor track 35 on the first side 18 of the circuit board 19 via a via 41 of the circuit board 19 with the first outer connection 14 of the second series circuit 11 of the second conductor loops regions 12 and 13 on the other End of the loop-shaped conductor track 36 on the second side 20 of the circuit board 19 electrically connected.
  • the loop-shaped conductor track 36 belonging to the second conductor loop regions 12 and 13 on the second side 20 of the printed circuit board 19 is surrounded by a common ground conductor 37.
  • FIG. 7 shows the transmission behavior of the balun according to the invention, which was determined in the form of S parameters with a field simulator.
  • the balancing transformer according to the invention In contrast to the transmission behavior of the balancing transformer according to the prior art in FIG. 2, the balancing transformer according to the invention, given the design, has resonances in its transmission behavior only at a frequency of over 3 GHz.
  • the balun according to the invention can consequently be operated without problems up to an operating frequency of approximately 2.5 GHz.
  • the balancing transformer according to the invention has a substantially higher symmetry between the two symmetrical poles 2 and 3 of the first signal input / output 1 in its unproblematic operating frequency range.
  • the transmission characteristic in the signal path from pole 5 of the second signal input 4 to pole 2 of the first signal input / output 1 (S parameter S1, 2 in FIG. 7) has an approximate one in the operating frequency range up to approximately 1.6 GHz same course as the transmission characteristic in the signal path from pole 5 of the second signal input / output 4 to pole 3 of the first signal input / output 1 (S parameter S1, 3 in FIG. 7).
  • the intermediate connection 16 is preferably arranged such that the lengths 1 of the first conductor loop regions 9, 10 forming the first series circuit 8 have a ratio of 1: 3 to 3: 1.
  • the length 1 of the second conductor loop region 13 of the second series circuit 11 is to be adapted to the length 1 of the first conductor loop region 9 of the first series circuit 8.
  • the two conductor loop regions 9 and 10 of the first series circuit 8 preferably have a ratio of 1: 1.
  • the first conductor loop region 9 consequently has a length of 1/4.
  • the second conductor loop region 13 of the second series circuit 11 is consequently adapted with a length of 1/4.
  • the invention is not limited to the embodiment shown.
  • similar or analog conductor paths and arrangements, but which have the same effect on the bandwidth and symmetry of the balun as the balun shown above, are covered by the invention.

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Transmitters (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Amplifiers (AREA)

Abstract

Ein Symmetrierübertrager (Balun) umfaßt einen ersten Signalein/-ausgang (1) mit zwei zueinander symmetrischen Polen (2, 3), einen zweiten Signaleingang (4) mit einem Pol (5), mehrere erste Leiterschleifen-Bereiche (6, 9, 10), die zwischen den beiden Polen (2, 3) des ersten Signaleingangs (1) und der Masse (7) angeordnet sind, und eine zweite Serienschaltung (4) mehrerer zweiter Leiterschleifen-Bereiche (12, 13) , dessen erster Anschluß (14) mit dem Pol (5) des zweiten Signaleingangs (4) verbunden ist. Zwei zweite Leiterschleifen-Bereiche (12, 13) sind mit jeweils einem ersten Leiterschleifen-Bereich (6, 9) elektromagnetisch gekoppelt. Der zweite äußere Anschluß (15) der zweiten Serienschaltung (11) mehrerer zweiter Leiterschleifen-Bereiche (12, 13) ist elektrisch mit dem Zwischenanschluß (16) einer ersten Serienschaltung (8) mehrerer erster Leiterschleifen-Bereiche (9, 10), die einen symmetrischen Pol (2) des ersten Signaleingangs (1) mit der Masse (7) verbindet, verbunden.

Description

Breitbandiger Syi etrierübertrager
Die Erfindung betrifft einen breitbandigen Symmetrier- übertrager - Balun - zum Übertragen großer Hochfrequenz- leistungen von einem unsymmetrischen Anschluss zu einem symmetrischen zweipoligen Anschluss und umgekehrt.
Für Hochfrequenzanwendungen u.a. im höheren Leistungsbereich, beispielsweise bei Verstärkern, die zur Realisierung des angestrebten Leistungsniveaus aus Leistungstransistoren in Push-Pull-Technik aufgebaut sind, sind Symmetrierübertrager erforderlich. Diese setzen das Hochfrequenzsignal von einer unsymmetrischen Koaxialleitung oder Streifenleitung auf zwei möglichst symmetrisch zueinander ausgelegte Signalleitungen um, um es zwei symmetrisch arbeitenden Leistungstransistoren bzw. Push-Pull-Transistor zuzuführen. Analog können die beiden symmetrischen Ausgangssignale der beiden Leistungstransistoren bzw. des Push-Pull-Transistors über einen Sy metrierübertrager in ein Hochfrequenzsignal für eine unsymmetrische Koaxialleitung oder Streifenleitung umgesetzt werden.
Hierbei ist insbesondere eine Realisierung des Symmetrier- übertragers mittels auf einer Leiterplatte angeordneter Leiterbahnen in Streifenleitertechnik erwünscht, da bei dieser Realisierungsart im Vergleich zu einer Koaxialleitertechnik die fertigungstechnische Reproduzierbarkeit des Sym etrierübertragers einschließlich seiner elektrischen Eigenschaften in einer Massenfertigung gewährleistet ist. Neben der guten fertigungstechnischen Reproduzierbarkeit des Symmetrierübertragers ist eine Streifenleiter-Technik gegenüber einer Koaxialleitertechnik durch geringeres Bauvolumen und niedrigere Fertigungskosten gekennzeichnet.
In der EP 0 418 538 AI ist ein derartiger Symmetrierübertrager dargestellt. Die Übertragung der hochfrequenten Signalleistung erfolgt hierbei durch transformatorische Kopplung zwischen zwei Leiterschleifen, von denen eine Leiterschleife mit dem einpoligen Anschluss der unsymmetrischen Leitung und die andere Leiterschleife mit dem zweipoligen symmetrischen Anschluss zu den beiden • Leistungstransistor-Verstärken verbunden ist. Eine gute transformatorische Kopplung zwischen den beiden Leiterschleifen wird erzielt, indem die beiden Leiterschleifen hinsichtlich ihrer geometrischen Lage als aufeinander ausgerichtete Leiterbahnen auf der Ober- bzw. Unterseite einer Leiterplatte verwirklicht werden.
Symmetrische Übertragungsverhältnisse auf der zum Leistungstransistor-Verstärker gerichteten Seite des Symmetrierübertragers werden über elektromagnetische Kopplung realisiert. Hierzu werden gemäß Fig. 1 die beiden symmetrischen Anschlüsse des Symmetrierübertragers auf der Seite des Leistungstransistor-Verstärkers über symmetrisch dimensionierte Leiterschleifen-Bereiche gegen Masse geführt. Im Hinblick auf eine symmetrische Umsetzung in- nerhalb des Symmetrierübertragers wird die Leiterschleife auf der unsymmetrischen Seite, die über symmetrisch dimensionierte Leiterschleifen-Bereiche gegen Masse geführt wird, derart auf der Leiterplatte angeordnet, dass eine symmetrische transformatorische Kopplung zwischen diesen beiden symmetrischen Leiterschleifen-Bereichen auf der Seite der unsymmetrischen Leitung und den beiden symmetrischen Leiterschleifen-Bereichen auf der Seite des Leistungstransistor-Verstärkers realisiert ist. Auf diese Weise ist eine symmetrische Leistungsaufteilung von der unsymmetrischen Leitung zu den beiden symmetrischen Polen auf der Seite des Verstärkers gewährleistet.
Eine genauere Analyse des Übertragungsverhaltens des Symmetrierübertragers der EP 0 418 538 AI mittels eines Feldanalysators ergibt, wie in Fig. 2 dargestellt, dass bei gegebener Auslegung des Symmetrierübertragers auf Grund deutlich ausgeprägter Resonanzen im Übertragungsverhalten bei ca. 1,8 GHz ein sinnvoller Betrieb des Symmetrierübertragers nur bis zu einem Frequenzbereich von ca. 860 MHz anzuraten ist. Hinzukommt, dass bei gegebener Auslegung des Symmetrierübertragers selbst in diesem schmalbandigen Frequenzbereich bis 860 MHz das Übertragungsverhalten am Signaleingang an der unsymmetrischen Seite zu den beiden Ausgängen an der Verstärker-Seite des Symmetrierübertragers (S12, S13) nur bedingt symmetrisch ist.
Der Erfindung liegt deshalb die Aufgabe zu Grunde, den SymmetrierÜbertrager derart weiterzuentwickeln, dass seine Bandbreite deutlich erhöht wird und gleichzeitig innerhalb dieser Bandbreite eine symmetrische Leistungsaufteilung vom unsymmetrischen Anschluss zu den beiden symmetrischen Polen an dem symmetrischen Anschluss verwirklicht wird.
Die Erfindung wird durch einen Symmetrierübertrager nach Anspruch 1 gelöst.
Hierbei wird einer der beiden symmetrischen Leiter- schleifen-Bereiche auf der symmetrischen Seite des Symmetrierübertragers in zwei weitere Leiterschleifen-Bereiche geteilt. Eine transformatorische Kopplung erfolgt zwischen den beiden Leiterschleifen-Bereichen an der unsymmetrischen Seite und den beiden Leiterschleifen- Bereichen, die an der symmetrischen Seite direkt mit den beiden symmetrischen Polen verbunden sind. Im Gegensatz zum Stand der Technik wird die Leiterschleife in ihrem Endpunkt an der unsymmetrischen Seite nicht mehr gegen Masse geführt, sondern zwischen die beiden geteilten Leiterschleifen-Bereiche an der symmetrischen Seite galvanisch angekoppelt.
Auf diese Weise besteht zwischen der unsymmetrischen Seite und den beiden symmetrischen Polen z. B. an der Verstärker-Seite eine elektrisch-galvanische und gleichzeitig eine elektromagnetisch-transformatorische Kopplung. Dies führt, wie weiter unten noch dargestellt ist, zu einer im Vergleich zum Symmetrierübertrager des Stands der Technik wesentlich symmetrischeren Leistungsaufteilung zwischen den beiden Polen der symmetrischen Seite des Symmetrier-übertragers und zu einer deutlichen Erhöhung der relativen Bandbreite des Symmetrierübertragers .
Die Ausführungsform des erfindungsgemäßen Symmetrierübertragers wird nachfolgend unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen:
Fig. 1 ein schaltungstechnisches Modell des Symmetrierübertragers nach dem Stand der Technik,
Fig. 2 eine grafische Darstellung des Übertragungsverhaltens des Symmetrierübertragers nach dem Stand der Technik,
Fig. 3 ein schaltungstechnisches Modell des erfindungsgemäßen Symmetrierübertragers ,
Fig. 4 eine Ansicht eines erfindungsgemäßen Symmetrierübertragers,
Fig. 5 eine "Sicht von oben" auf den erfindungsgemäßen Symmetrierübertrager,
Fig. 6 eine "Sicht von unten" auf den erfindungsgemäßen Symmetrierübertrager und
Fig. 7 eine grafische Darstellung des Übertragungs- Verhaltens des erfindungsgemäßen Symmetrierübertragers .
Das schaltungstechnischen Modell des erfindungsgemäßen Symmetrierübertragers in Fig. 3 weist einen ersten Signalein/-ausgang 1 mit den beiden symmetrischen Polen 2 und 3 und einen zweiten Signalein/-ausgang 4 mit einem Pol 5 auf. Die beiden symmetrischen Pole 2 und 3 des ersten Signalein/-ausgangs 1 sind z. B. mit den beiden Eingängen eines Leistungstransistor-Verstärkers, der in Fig. 3 nicht dargestellt ist, verbunden. Der Pol 5 des zweiten Signalein/-ausgangs 4 kann z. B. mit einer in Fig. 3 nicht dargestellten Innenleiter einer Koaxialleitung verbunden sein. Er kann aber auch mit einer unsymmetrischen Streifenleitung, Koplanarleitung oder Triplate-Leitung verbunden sein.
Der eine der beiden symmetrischen Pole 3 des ersten Signalein/-ausgangs 1 ist über einen ersten Leiterschleifen-Bereich 6, der im Schaltungstechnischen Modell des Symmetrieübertragers in Fig. 3 eine Wellenwiderstands-Komponente aufweist, auf Masse 7 geführt. Der andere der beiden symmetrischen Pole 2 des ersten Signalein/-ausgangs 1 ist über eine erste Serienschaltung 8, bestehend aus zwei ersten Leiterschleifen-Bereichen 9 und 10, die ebenfalls eine Wellenwiderstands-Komponente aufweisen, gegen Masse 7 geführt. Um elektrische Symmetrie zwischen den beiden Polen 2 und 3 und jeweils der gemeinsamen Masse 7 zu erzielen, ist die Komponente des ersten Leiterschleifen- Bereichs 6 zur Komponente der erste Serienschaltung 8, bestehend aus den beiden ersten Leiterschleifen-Bereichen 9 und 10, symmetrisch aufgebaut.
An den Pol 5 des zweiten Signalein/-ausgangs 4 ist der erste äußere Anschluss 14 einer zweiten Serienschaltung 11, bestehend aus den zweiten Leiterschleifen-Bereichen 12 und 13, angeschlossen. Die beiden zweiten Leiterschleifen- Bereiche 12 und 13 weisen jeweils Wellenwiderstände auf, die jeweils symmetrisch zueinander ausgelegt ist. Der zweite äußere Anschluss 15 der zweiten Serienschaltung 11 ist mit dem Zwischenanschluss 16 der ersten Serienschaltung 8 der beiden ersten Leiterschleifen- Bereiche 9 und 10 galvanisch verbunden.
Zusätzlich zu dieser elektrisch-galvanischen Kopplung zwischen dem ersten Signalein/-ausgang 1 und dem zweiten Signalein/-ausgang 4 besteht eine elektromagnetisch- transformatorische Kopplung 17 zwischen der Komponente des ersten Leiterschleifen-Bereich 6 und der Komponente des zweiten Leiterschleifen-Bereich 12 sowie zwischen der Komponente des ersten Leiterschleifen-Bereichs 9 und der Komponente des zweiten Leiterschleifen-Bereichs 13. Die Wellenwiderstands-Komponenten der ersten und zweiten Leiterschleifen-Bereiche 6, 9, 12 und 13 sind analog zu den korrespondierenden Komponenten symmetrisch ausgelegt. Die Auslegung der zweiten Leiterschleifen-Bereiche 12 und 13 sowie die symmetrische Auslegung des ersten Leiterschleifen-Bereichs 6 zur ersten Serienschaltung 8, bestehend aus den beiden ersten Leiterschleifen-Bereichen 9 und 10, bewirkt über die elektrisch-galvanische Kopplung sowie die elektromagnetische-transformatorische Kopplung eine symmetrische Übertragung zwischen dem ersten Signalein/-ausgang 1 und den zweiten Signalein/-ausgang 4 und umgekehrt .
In Fig. 4 ist ein in Streifenleitungstechnik mittels einer Leiterplatte 19 realisierter Symmetrierübertrager dargestellt. Die Fig. 5 zeigt eine Sicht - "Sicht von oben" - auf die erste Seite 18 der Leiterplatte 19, die Fig. 6 eine Sicht - "Sicht von unten" - auf die zweite Seite 20 der Leiterplatte 19.
Die beiden Pole 2 und 3 des ersten Signalein/-ausgangs 1, der Pol 5 des zweiten Signalein/-ausgangs 4, die ersten Leiterschleifen-Bereiche 6, 9 und 10 und die zweiten Leiterschleifen-Bereiche 12 und 13 sind als Leiterbahnen 21 auf der ersten und zweiten Seite 18 und 20 der Leiterplatte 19 realisiert.
Der eine der beiden symmetrischen Pole 2 des ersten Signalein/-ausgangs 1 ist als erste linear verlaufende Leiterbahn 22 realisiert. Im geringen Abstand 34 zur ersten linear verlaufenden Leiterbahn 22 ist eine zweite linear verlaufende Leiterbahn 23 angeordnet, die dem anderen der beiden symmetrischen Pole 3 des ersten Signalein/-ausgangs 1 zugeordnet ist. Die ersten Leiterschleifen-Bereiche 6, 9 und 10 sind zu einer bis auf den Spalt 25 fast geschlossenen Leiterschleife 24 zusammengefasst . Die beiden Enden 26 und 27 dieser Leiterschleife 24 sind jeweils mit einem Ende 28 und 29 der beiden linear verlaufenden Leiterbahnen 22 und 23 verbunden. Der lichte Abstand 34 der beiden Leiterbahnen 22 und 23 entspricht dabei der Breite des Spalts 25.
Die eine Schleifenhälfte 30 der Leiterschleife 24 beinhaltet dabei die zwischen dem Pol 2 des ersten Signalein/-ausgangs 1 und der gemeinsamen Masse 7 angeordneten ersten Leiterschleifen-Bereiche 9 und 10, die andere Schleifenhälfte 31 der Leiterschleife 24 beinhaltet den zwischen dem Pol 3 des ersten Signalein/-ausgangs 1 und der gemeinsamen Masse 7 angeordnete Leiterschleifen- Bereich 6. Vorzugsweise ungefähr in der Mitte der Schleifenhälfte 30 der fast geschlossenen Leiterschleife 24 ist der Zwischenanschluss 16 der ersten Serienschaltung 8, bestehend aus den beiden ersten Leiterschleifen Bereichen 9 und 10, angebracht.
Der Schnittpunkt der beiden Schleifenhälften 30 und 31 der fast geschlossenen Leiterschleife 24, der auf der ersten Seite 18 der Leiterplatte 19 gegenüber dem ersten Signalein/-ausgang 1 mit seinen beiden als Pole 2 und 3 ausgeführten ersten und zweiten linearen Leiterbahnen 22 und 23 angeordnet ist, bildet den kalten Punkt 32. Dieser kann für eine Gleichstromzuführung zu den symmetrischen Ein- bzw. Ausgängen 1 und zur Temperaturableitung gegen Masse genutzt werden. Für die Gleichstromzuführung sind im Bereich des kalten Punkts 32 zwei parallel verlaufende Leiterbahnschenkel 33 an die fast geschlossene Leiterschleife 24 geführt, welche gegen Masse durch Zwischenschaltung jeweils eines in den Fig. 4 bzw. 5 nicht dargestellten Kondensators gestützt sind. Die Temperatur- ableitung gegen Masse erfolgt durch eine ebenfalls in den Fig. 4 bis 6 nicht dargestellten Durchkontaktierung des kalten Punkts 32 zur Masse auf der zweiten Seite 20 der Leiterplatte 19. Zwischen den beiden parallel verlaufenden Leiterbahnschenkeln 33 ist auf der ersten Seite 18 der Leiterplatte 19 ist eine dritte linear verlaufende Leiterbahn 35 angeordnet, die den Pol 5 des zweiten Signalein/-ausgangs 4 des Symmetrierübertragers realisiert.
Auf der zweiten Seite 20 der Leiterplatte 19 ist eine schleifenförmige Leiterbahn 36 ausgebildet, die die Leiterschleife der beiden zweiten Leiterschleifen-Bereiche 12 und 13 realisiert. Diese schleifenförmige Leiterbahn 36 ist geometrisch derart auf der zweiten Seite 20 der Leiterplatte 19 ausgerichtet, dass sie mittig über der Leiterbahn 24 auf der ersten Seite 18 der Leiterplatte 19 liegt .
Der erste und zweite äußere Anschluss 14 und 15 der zweiten Serienschaltung 11 der beiden zweiten Leiterschleifen-Bereiche 12 und 13, die jeweils an den Enden der schleifenförmigen Leiterbahn 36 positioniert sind, sind dabei im Bereich des Zwischenanschlusses 16 der ersten Serienschaltung 8 der ersten Leiterschleifen- Bereiche 9 und 10 auf der Schleifenhälfte 30 der fast geschlossenen Leiterschleife 24 und im Bereich des Poles 5 des zweiten Signalein/-ausgangs 4 auf der dritten linearen Leiterbahn 35 angeordnet. Somit kommt der erste Leiterschleifen-Bereich 6 direkt parallel mit dem zweiten Leiterschleifen-Bereich 12 sowie der erste Leiterschleifen-Bereich 9 direkt parallel mit dem zweiten Leiterschleifen-Bereich 13 in Deckung, um eine möglichst effiziente elektromagnetische-transformatorische Kopplung zwischen dem ersten Signalein/-ausgang 1 und den zweiten Signalein/-ausgang 4 zu verwirklichen.
Der Zwischenanschluß 16 der ersten Serienschaltung 8 der beiden ersten Leiterschleifen-Bereiche 9 und 10 auf der Schleifenhälfte 30 der fast geschlossenen Leiterschleife 24 auf der ersten Seite 18 der Leiterplatte 19 ist vorzugsweise über eine Durchkontaktierung 40 der' Leiterplatte 19 mit dem zweiten äußeren Anschluss 15 der zweiten Serienschaltung 11 der zweiten Leiterschleifen- Bereiche 12 und 13 am einem Ende der schleifenförmigen Leiterbahn 36 auf der zweiten Seite 20 der Leiterplatte 19 elektrisch verbunden. Analog ist der Pol 5 des zweiten Signaleingangs 4 auf der dritten linear verlaufenden Leiterbahn 35 auf der ersten Seite 18 der Leiterplatte 19 über eine Durchkontaktierung 41 der Leiterplatte 19 mit dem ersten äußeren Anschluss 14 der zweiten Serienschaltung 11 der zweiten Leiterschleifen Bereiche 12 und 13 am anderen Ende der schleifenförmigen Leiterbahn 36 auf der zweiten Seite 20 der Leiterplatte 19 elektrisch verbunden.
Die zu den zweiten Leiterschleifen-Bereichen 12 und 13 gehörige schleifenförmigen Leiterbahn 36 auf der zweiten Seite 20 der Leiterplatte 19 ist von einem gemeinsamen Masseleiter 37 umgeben.
In Fig. 7 ist das Übertragungsverhalten des erfindungs- gemäßen Symmetrierübertragers, das in Form von S- Parametern mit einem Feldsimulator ermittelt wurde, dargestellt.
Im Gegensatz zum Übertragungsverhalten des Symmetrier- Übertragers nach dem Stand der Technik in Fig. 2 weist der erfindungsgemäße Symmetrierübertrager bei gegebener Auslegung in seinem Übertragungsverhalten Resonanzen erst bei einer Frequenz von über 3 GHz auf . Der erfindungsgemäße Symmetrierübertrager kann folglich problemlos bis zu einer Betriebfrequenz von ca. 2,5 GHz betrieben werden. Neben seiner höheren relativen Bandbreite weist der erfindungsgemäße Symmetrierübertrager in seinem unproblematischen Betriebstrequenzbereich eine wesentlich höhere Symmetrie zwischen den beiden symmetrischen Polen 2 und 3 des ersten Signalein/-ausgangs 1 auf. Die Übertragungskennlinie im Signalpfad vom Pol 5 des zweiten Signaleingangs 4 zum Pol 2 des ersten Signalein/-ausgangs 1 (S-Parameter Sl,2 in Fig. 7) weist im Betriebsfrequenzbereich bis ca. 1,6 GHz einen annähernd gleichen Verlauf wie die Übertragungskennlinie im Signalpfad vom Pol 5 des zweiten Signalein/-ausgangs 4 zum Pol 3 des ersten Signalein/-ausgangs 1 (S-Parameter Sl,3 in Fig. 7) auf.
Der Zwischenanschluß 16 ist vorzugsweise so angeordnet, daß die Längen 1 der die erste Serienschaltung 8 bildenden ersten Leiterschleifen-Bereiche 9, 10 ein Verhältnis von 1:3 bis 3:1. Hinsichtlich des Erfindungsgedankens ist die Länge 1 des zweiten Leiterschleifen-Bereichs 13 der zweiten Serienschaltung 11 an die Länge 1 des ersten Leiterschleifen-Bereichs 9 der ersten Serienschaltung 8 anzupassen. Vorzugsweise weisen, wie in Fig. 3 dargestellt, die beiden Leiterschleifen-Bereiche 9 und 10 der ersten Serienschaltung 8 ein Verhältnis von 1:1 auf. Bei einer symmetrischen Längen-Auslegung des ersten Leiterschleifen-Bereichs 6 zur ersten Serienschaltung 8 der ersten Leiterschleifen-Bereiche 9 und 10 von jeweils 1/2 weist der erste Leiterschleifen-Bereich 9 folglich eine Länge von 1/4 auf. Der zweite Leiterschleifen-Bereich 13 der zweiten Serienschaltung 11 ist folglich mit einer Länge von 1/4 angepaßt .
Die Erfindung ist nicht auf die dargestellte Ausführungsforrm beschränkt. Insbesondere sind ähnliche oder analoge Leiterbahnverläufe und -anordnungen, die aber die gleiche Wirkung auf die Bandbreitigkeit und Symmetrie des Symmetrierübertragers wie der obig dargestellte Symmetrierübertrager aufweisen, von der Erfindung abgedeckt .

Claims

Ansprüche
1. Symmetrierübertrager mit einem ersten Signalein/-ausgang (1) mit zwei zueinander symmetrischen Polen (2, 3), einem zweiten Signalein/-ausgang (4) mit einem Pol (5) , mehreren ersten Leiterschleifen-Bereichen (6, 9, 10), die zwischen den beiden Polen (2, 3) des ersten Signalein/- ausgangs (1) und Masse (7) angeordnet sind, und einer zweiten Serienschaltung (11) mehrerer zweiter
Leiterschleifen-Bereiche (12, 13), deren erster Anschluß (14) mit dem Pol (5) des zweiten Signalein/-ausgangs (4) verbunden ist, wobei zwei zweite Leiterschleifen-Bereiche (12, 13) mit jeweils einem ersten Leiterschleifen-Bereich (6, 9) elektromagnetisch gekoppelt sind, dadurch gekennzeichnet , daß ein zweiter Anschluß (15) der zweiten Serienschaltung (11) mehrerer zweiter Leiterschleifen-Bereiche (12, 13) elektrisch mit einem Zwischenanschluß (16) einer ersten Serienschaltung (8) mehrerer erster Leiterschleifen- Bereiche (9, 10), die einen symmetrischen Pol (2) des ersten Signalein/-ausgangs (1) mit der Masse (7) verbindet, verbunden ist.
2. Symmetrierübertrager nach Anspruch 1, dadurch gekennzeichnet, daß die erste Serienschaltung (8) zwei erste Leiterschleifen-Bereiche (9,10) und die zweite Serienschaltung (11) zwei zweite Leiterschleifen-Bereiche (12, 13) umfaßt und der andere symmetrische Pol (3) des ersten Signalein/- ausgangs (1) über einen ersten Leiterschleifen-Bereich (6) mit der Masse (7) verbunden ist.
3. Symmetrierübertrager nach Anspruch 1 oder 2 , dadurch gekennzeichnet, daß die beiden zueinander symmetrischen Pole (2, 3) des ersten Signalein/-ausgangs (1) , der Pol (5) des zweiten Signalein/-ausgangs (4) und alle ersten und zweiten Leiterschleifen-Bereiche (6, 9, 10, 12, 13) als auf einer Leiterplatte (19) beidseitig angeordnete Leiterbahnen (21) realisiert sind.
4. Symmetrierübertrager nach Anspruch 3, dadurch gekennzeichnet, daß die beiden Pole (2, 3) des ersten Signalein/-ausgangs (1) über jeweils eine erste und zweite linear im geringen
Abstand (34) zueinander verlaufende Leiterbahn (22, 23) auf einer ersten Seite (18) der Leiterplatte (19) realisiert sind.
5. Symmetrierübertrager nach Anspruch 4, dadurch gekennzeichnet, daß alle ersten Leiterschleifen-Bereiche (6, 9, 10) in einer bis auf einen Spalt (25) fast geschlossenen, auf der ersten Seite (18) der Leiterplatte (19) angeordneten Leiterschleife (24) realisiert sind, die mit ihren beiden Enden (28, 29) jeweils mit einem Ende (28, 29) der ersten und zweiten Leiterbahn (22, 23) verbunden ist, wobei die Breite des Spalts (25) dem Abstand (34) zwischen der ersten und zweiten Leiterbahn (22, 23) entspricht.
6. Symmetrierübertrager nach Anspruch 5, dadurch gekennzeichnet, daß in den beiden Schleifenhälften (30, 31) der fast geschlossenen Leiterschleife (24) jeweils die zwischen einem der beiden symmetrischen Pole (2, 3) des ersten Signaleingangs (1) und der Masse (7) befindlichen ersten Leiterschleifen-Bereiche (9, 10, 6) realisiert sind.
7. Symmetrierübertrager nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß sich auf der ersten Seite (18) der Leiterplatte (19) in dem dem ersten Signaleingang (1) gegenüberliegenden Bereich der fast geschlossenen Leiterschleife (24) ein kalter Punkt (32) befindet.
8. Symmetrierübertrager nach Anspruch 7, dadurch gekennzeichnet, daß die im Bereich des kalten Punkts (32) unmittelbar an die fast geschlossene Leiterschleife (24) anschließenden parallel verlaufenden Leiterbahnschenkeln (33) zur Gleich- stromeinspesung oder Temperaturableitung gegen Masse genutzt werden.
9. Symmetrierübertrager nach Anspruch 8, dadurch gekennzeichnet, daß zwischen den beiden Leiterbahnschenkeln (33) eine dritte linear verlaufende Leiterbahn (35) angeordnet ist, die dem Pol (5) des zweiten Signaleingangs (4) realisiert.
10. Symmetrierübertrager nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß in einer schleifenförmigen Leiterbahn (36) , die parallel zur fast geschlossenen Leiterschleife (24) auf der zweiten Seite (20) der Leiterplatte (19) zwischen dem Zwischenanschluß (16) der beiden ersten Leiterschleifen- Bereiche (9, 10) und dem Pol (5) des zweiten Signalein/- ausgangs (4) angeordnet ist, die zweite Serienschaltung (11) der beiden zweiten Leiterschleifen-Bereiche (12, 13) realisiert ist.
11. Symmetrierübertrager nach Anspruch 10, dadurch gekennzeichnet, daß der Zwischenanschluß (16) der ersten Serienschaltung (8) der ersten Leiterschleifen-Bereiche (9, 10) auf der fast geschlossenen Leiterschleife (24) der ersten Seite (18) der Leiterplatte (19) mittels Durchkontaktieren der Leiterplatte (19) mit dem zweiten Anschluß (15) der zweiten Serienschaltung (11) der zweiten Leiterschleifen- Bereiche (12, 13) auf der schleifenförmigen Leiterbahn (36) der zweiten Seite (20) der Leiterplatte (19) verbunden ist.
12. Symmetrierübertrager nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die ersten Leiterschleifen-Bereiche (6, 9, 10) und die zweiten Leiterschleifen-Bereiche (12, 13) auf der zweiten Seite (20) der Leiterplatte (19) von einem gemeinsamen Masseleiter (37) umgeben sind.
13. Symmetrierübertrager nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß der Zwischenanschluß (16) so angeordnet ist, daß die Längen der die erste Serienschaltung (8) bildenden ersten Leiterschleifen-Bereiche (9, 10) ein Verhältnis von 1:3 bis 3:1, vorzugsweise ein Verhältnis von 1:1, haben.
EP05732248A 2004-05-05 2005-04-14 Breitbandiger symmetrierübertrager Active EP1743396B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004022185A DE102004022185A1 (de) 2004-05-05 2004-05-05 Breitbandiger Symmetrierübertrager
PCT/EP2005/003957 WO2005109975A2 (de) 2004-05-05 2005-04-14 Breitbandiger symmetrierübertrager

Publications (2)

Publication Number Publication Date
EP1743396A2 true EP1743396A2 (de) 2007-01-17
EP1743396B1 EP1743396B1 (de) 2008-03-12

Family

ID=35267281

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05732248A Active EP1743396B1 (de) 2004-05-05 2005-04-14 Breitbandiger symmetrierübertrager

Country Status (6)

Country Link
US (1) US7656247B2 (de)
EP (1) EP1743396B1 (de)
JP (1) JP4437153B2 (de)
DE (2) DE102004022185A1 (de)
ES (1) ES2301006T3 (de)
WO (1) WO2005109975A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4674590B2 (ja) * 2007-02-15 2011-04-20 ソニー株式会社 バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
DE102009024997B4 (de) 2009-06-16 2014-05-28 Rohde & Schwarz Gmbh & Co. Kg Koppler in planarer Leitertechnik
EP2980656B1 (de) 2010-06-11 2020-10-14 Ricoh Company, Ltd. Informationsspeichervorrichtung, entnehmbare vorrichtung, entwicklerbehälter und bilderzeugungsgerät
US9784835B1 (en) 2013-09-27 2017-10-10 Waymo Llc Laser diode timing feedback using trace loop
US9350316B1 (en) 2014-12-17 2016-05-24 Freescale Semiconductor, Inc. Wideband baluns and methods of their manufacture
US9692387B2 (en) 2015-07-24 2017-06-27 Nxp Usa, Inc. Balun transformer
CN108270407B (zh) * 2016-12-30 2023-09-05 通用电气公司 一种平面巴伦及一种多层电路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118670A (en) * 1975-05-08 1978-10-03 Westinghouse Electric Corp. Image phased and idler frequency controlled mixer formed on an integrated circuit dielectric substrate
US4847626A (en) * 1987-07-01 1989-07-11 Motorola, Inc. Microstrip balun-antenna
FR2652197B1 (fr) * 1989-09-18 1992-09-18 Motorola Semiconducteurs Borde Transformateurs du type symetrique-dissymetrique perfectionnes.
US5917386A (en) * 1997-03-12 1999-06-29 Zenith Electronics Corporation Printed circuit transformer hybrids for RF mixers
US6351192B1 (en) * 1999-03-25 2002-02-26 Industrial Technology Research Institute Miniaturized balun transformer with a plurality of interconnecting bondwires
JP2001211010A (ja) * 1999-11-16 2001-08-03 Murata Mfg Co Ltd 平衡−不平衡変換回路、平衡−不平衡変換器および通信機
DE10105696A1 (de) * 2001-02-08 2002-08-14 Rohde & Schwarz Symmetrierübertrager

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005109975A2 *

Also Published As

Publication number Publication date
ES2301006T3 (es) 2008-06-16
US7656247B2 (en) 2010-02-02
DE502005003204D1 (de) 2008-04-24
EP1743396B1 (de) 2008-03-12
WO2005109975A2 (de) 2005-11-17
JP4437153B2 (ja) 2010-03-24
WO2005109975A3 (de) 2006-04-06
JP2007536839A (ja) 2007-12-13
DE102004022185A1 (de) 2005-12-01
US20080231388A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
EP1743396B1 (de) Breitbandiger symmetrierübertrager
DE3341719A1 (de) Symmetrieuebertrager
DE19815651A1 (de) Funkfrequenz-Leistungsteiler
DE102005009061A1 (de) Koaxialgleichstromsperre
EP2517300B1 (de) Breitbandrichtkoppler
DE112016006983T5 (de) Koaxialwellenleiter-Hohlwellenleiter-Übergangsschaltung
EP0063819B1 (de) Mikrowellen-Gegentaktmischerschaltung in Streifenleitungstechnik
DE2135569A1 (de) Dreipolige Quadratur Hvbnde
DE10102891A1 (de) Hochleistungsverstärker mit Verstärkerelement, dazugehörige Funkübertragungseinrichtung und Meßeinrichtung dafür
DE10202699B4 (de) Nichtreziprokes Schaltungsbauelement und Kommunikationsvorrichtung, die dasselbe enthält
DE102013214818A1 (de) Gekoppeltes Leitungssystem mit steuerbarem Übertragungsverhalten
DE112013004185B4 (de) Richtkoppler
DE2837817A1 (de) Vorspannungsschaltung
EP0683539A1 (de) Mikrowellenleitungsstruktur
DE102009049609B4 (de) Streifenleiter-Balun
DE2253175A1 (de) Zirkulator mit in mic-technik ausgebildeten anschlussarmen
EP1014472B1 (de) Richtkoppler
WO2010139392A1 (de) Vorwärtskoppler mit bandleitern
DE60037125T2 (de) Radiofrequenz-Verstärkerschaltung
EP1017124A1 (de) Leistungsteiler für Hochfrequenzsignale
DE19934671C1 (de) Planare Antenne
EP0649180B1 (de) Streifenleitung mit abstimmbarer elektrischer Länge
EP1623479B1 (de) Umsymmetrieranordnung
EP0518310B1 (de) Schaltung zum Aufteilen oder Zusammenführen von Hochfrequenzleistung
DE2151478C2 (de) Richtungskoppler

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060406

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE ES FR GB IT

17Q First examination report despatched

Effective date: 20070315

RIN1 Information on inventor provided before grant (corrected)

Inventor name: KAEHS, BERNHARD

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE ES FR GB IT

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE ES FR GB IT

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 502005003204

Country of ref document: DE

Date of ref document: 20080424

Kind code of ref document: P

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20080408

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2301006

Country of ref document: ES

Kind code of ref document: T3

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20081215

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20090424

Year of fee payment: 5

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20100414

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100414

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20150427

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20150422

Year of fee payment: 11

Ref country code: IT

Payment date: 20150429

Year of fee payment: 11

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20161230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160502

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160414

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160415

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20181205

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230525

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20230418

Year of fee payment: 19