EP1563624A1 - Receiver and method for operating a receiver clock oscillator - Google Patents

Receiver and method for operating a receiver clock oscillator

Info

Publication number
EP1563624A1
EP1563624A1 EP03815499A EP03815499A EP1563624A1 EP 1563624 A1 EP1563624 A1 EP 1563624A1 EP 03815499 A EP03815499 A EP 03815499A EP 03815499 A EP03815499 A EP 03815499A EP 1563624 A1 EP1563624 A1 EP 1563624A1
Authority
EP
European Patent Office
Prior art keywords
receiver
oscillator
frequency
clock
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03815499A
Other languages
German (de)
French (fr)
Inventor
Stefan Kraegeloh
Christian Scherl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP1563624A1 publication Critical patent/EP1563624A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps

Definitions

  • the present invention relates to receivers and, more particularly, to synchronizing many receivers to a master clock.
  • Every point that is captured by a wave is the starting point of an elementary wave that propagates in a spherical or circular manner.
  • a large number of loudspeakers that are arranged next to each other can be used to simulate any shape of an incoming wavefront.
  • the audio signals of each loudspeaker must be fed with a time delay and amplitude scaling in such a way that the radiated sound fields of the individual loudspeakers overlap correctly. If there are several sound sources, the contribution to each loudspeaker is calculated separately for each source and the resulting signals are added. If the sources to be reproduced are in a room with reflecting walls, then reflections must also be reproduced as additional sources via the loudspeaker array. The effort involved in the calculation therefore depends heavily on the number of sound sources, the reflective properties of the recording room and the number of speakers.
  • the advantage of this technique lies in the fact that a natural spatial sound impression is possible over a large area of the playback room.
  • the direction and distance of sound sources are reproduced very precisely.
  • virtual sound sources can even be positioned between the real speaker array and the listener.
  • Typical systems operate digitally so that a sequence of digital samples is supplied to the individual speakers.
  • the individual loudspeakers are synchronized with one another if all loudspeakers are operated with the same sampling clock or “resampling” clock.
  • the problem of synchronization also exists in many other places in audio technology.
  • a sampling clock in the transmitter which records the audio scene to be transmitted, is synchronous with the sampling clock in the receiver, which reproduces the transmitted audio scene. If the recording sampling clock and the reproduction sampling clock are not in synchronism, samples would accumulate somewhere on the transmission link if the reproduction clock is too slow, or would run out of values if the reproduction clock is too fast.
  • buffers are installed so that a certain deviation, which corresponds to the buffer size, is allowed between the recording clock and the playback clock.
  • Such buffers are usually installed in the receiver, with the playback in the receiver taking place with a time delay, such that playback only starts with a reception buffer filled to a certain degree.
  • the recording clock and playback clock can vary within certain limits, which are determined by the buffer size.
  • This clock is used to increment a cycle ti register in each node.
  • the node that is defined as the cycle master transmits a cycle start packet at intervals of 125 ⁇ s, ie with a frequency of 8 kHz.
  • This start packet defines the start of an isochronous cycle according to IEEE 1394.
  • This packet has a value that enables the other nodes on the bus to align their cycle time registers in order to correct a drift due to slightly different clock frequencies.
  • After a cycle start packet is transmitted on the bus it is subjected to a re-blocking jitter, so that there is also jitter in the cycle time register alignment.
  • the object of the present invention is to provide a receiver, a receiver array and a method for operating a receiver, which is for a fixed Synchronization is suitable and works quickly and easily in the implementation.
  • the present invention is based on the knowledge that phase locked loops with narrow-band loop filters, that is to say slow phase locked loops, are unsuitable for a fixed synchronization between a transmitter and a receiver and thus also between several receivers.
  • synchronization is carried out on the basis of reference entries contained in a data stream, a reference entry having information about a number of clock periods which a clock oscillator in the transmitter has carried out since a previous reference entry.
  • a device for detecting a number of clock periods, which a receiver clock oscillator provided in the receiver executes in a specifiable time period, is provided in the receiver itself.
  • a reference entry is extracted from the data stream, whereupon the vibrations carried out by the reception clock oscillator in the specified time period are compared with the value contained in the reference entry of the data stream about the number of vibrations that the transmitter has carried out in the corresponding time period. to adjust the receiver clock oscillator based on this comparison.
  • no direct feedback is carried out with a very narrow loop filter in order to get the jitter problem under control.
  • the reception clock oscillator is readjusted on the basis of information contained in the data stream and on the basis of information likewise derived in the receiver with respect to the frequencies of the transmitter oscillator and the reception clock oscillator.
  • the present invention is particularly advantageous in that it ensures transparent oscillator tracking in the receiver, which is not only fixed over time, like a slow phase-locked loop. Instead, a transparent receiver tracking is created for each new reference entry in the data stream. This transparency is crucial for a receiver array to keep all receivers in a fixed relationship to one another without the receivers having to be synchronized with one another. This is accomplished by having all receivers readjust their individual oscillators using the same reference entry in the data stream coming from a master node. This maintains a fixed relationship between the transmitter and the receiver at the same time, so that there are no difficulties with audible artifacts and sample slips.
  • the receiver according to the invention is simple and therefore inexpensive to implement, since only logic circuits as counters and comparators and, in the preferred exemplary embodiment of the present invention, only a digital-to-analog converter is required in order to generate the analog control signal for the controllable oscillator.
  • Another advantage of the present invention is that because of the ease of implementation and the fact that no slow elements such as a slow phase locked loop etc. are used Tracking of the oscillator takes place very quickly.
  • Fig. 1 is a block diagram of an inventive
  • FIG. 2 shows a block diagram of a receiver array in a transmitter / receiver scenario
  • Fig. 3 is a schematic diagram of the hierarchical clock control concept; and Fig. 4 is a block diagram of a receiver according to the invention according to a preferred embodiment of the present invention.
  • the data stream comes from a transmitter and comprises a first reference entry and a second reference entry following in time.
  • the second reference entry includes information about a number of clock periods that a clock oscillator in the transmitter has carried out since the first reference entry.
  • the receiver further comprises a device 12 for receiving and retrieving at least the first and the second reference entry, information about the first and the second reference entry being output at an output 13. Payload data in the data stream, which are also received and retrieved by the device 12, are output at an output 14 of the device 12.
  • the receiver further comprises a clock period detection 15, which is preferably designed as a counter and has a start / stop input which is connected to the reference entry line 13.
  • a controllable oscillator 16 is provided, which is provided by a device 17 for comparing the number of periods in the second reference entry with an output value from the clock period detection 15, which determines the number of periods of the controllable oscillator 16 between the first and the second reference. reproduces border entry, delivers.
  • the controllable oscillator 16 comprises a clock output 18 which is coupled to the clock period detection device 15 so that the latter can count the clock periods of the output clock of the controllable oscillator 16.
  • the output clock of the controllable oscillator 18 can either be used directly as a data clock in order to be fed to the device 12 for receiving and recovering. typical However, the data clock with which the payload data (at the output 14) is output will be significantly lower than the operating clock of the controllable oscillator.
  • an optional divider 19 is provided in order to derive a reproduction clock at an output 20 from the clock of the controllable oscillator 16.
  • the clock divider 19 can divide by any rational number x. For integer divider ratios, i.e.
  • the divider can be designed particularly simply as a direct frequency divider.
  • a phase locked loop can be used for non-integer divider ratios. Due to the fact that jitter damping has already been carried out by the concept according to the invention, the phase-locked loop for dividing in device 19 will be designed as a very fast phase-locked loop without special jitter damping. In other words, if it has a loop filter at all, it will have a loop filter that has a significantly higher cut-off frequency than the jitter frequency of the controllable oscillator 16.
  • the controllable oscillator 16 is preferably designed as a voltage-controlled crystal oscillator (VCXO), which itself works very precisely and therefore only has to be adjusted by small amounts.
  • VXO voltage-controlled crystal oscillator
  • the concept of driving the oscillator according to the invention can also be applied to less precisely operating oscillators.
  • digital oscillators with an odd number of feedback inverters could be used, the clock frequency of such an oscillator being determined by an operating current and not by an operating voltage.
  • Each controllable oscillator has a characteristic curve through which an output frequency is uniquely assigned to a control signal.
  • the control signal will typically be an analog control signal generated by the means 17 for comparing and driving by the same on the output side typically has a digital-to-analog converter, which on the output side supplies a current or a voltage which clearly corresponds to a digital value supplied on the input side.
  • the data stream is defined in accordance with the IEEE 1394 format, so that it contains reference entries in an 8 kHz clock, that is to say with a spacing of 125 ⁇ s.
  • Each reference entry is generated in such a way that a counter is provided in the transmitter, which operates as follows. Its maximum count, after which it switches to zero, is 3072, which corresponds nominally to 125 ⁇ s. If everything runs perfectly, the counter always starts with zero and transfers z. B. the timestamp from zero in the data stream. On the other hand, if there is jitter, the counter will sometimes embed non-zero time stamps in the data stream, e.g. B. 3070 or 2.
  • the output value at the time of the next time stamp event is written in a next reference entry.
  • the counter in the transmitter oscillator continues to count unimpressed, and counts the number of transmitter clock oscillator periods until the next reference entry is generated. It should be pointed out that in the ideal case the counter always starts at zero, that is to say is automatically reset to a certain extent with each reference entry due to its maximum count size. This is not absolutely necessary for any counter, as long as the counter in the transmitter and in the receiver are matched to one another in such a way that the receiver can interpret the count value of the transmitter for synchronization purposes.
  • the receiver is designed accordingly such that it includes the oscillator 16 and the clock period detection device 15, which is preferably also designed as a counter.
  • the clock period detection device 15 is started.
  • the device 12 for receiving and retrieving a next reference entry detects the clock period detection device is stopped.
  • the counter value then displayed is fed to the device 17, which at the same time comprises the number of oscillator periods of the transmitter oscillator which is in the second reference entry.
  • a comparison immediately shows whether the controllable oscillator 16 in the receiver is faster (the clock period detection device has detected a larger count than is stated in the second reference entry) or whether the controllable oscillator 16 is slower than the corresponding oscillator in the transmitter (the clock period detection device has a smaller value than determined in the second reference entry).
  • the device 17 is designed for comparison in order to readjust the controllable oscillator by a fixed increment which is constant in size or decreases from adjustment action to adjustment action up to a certain small value.
  • the device 17 for comparing and controlling is preferably designed to carry out a quantitatively correct readjustment.
  • the means 17 for comparing z. B. calculate a percentage ratio between the number of periods in the reference entry and the number of periods detected by the clock detection device and readjust the controllable oscillator on the basis of this percentage ratio such that the frequency that the transmitter oscillator between the had the first reference entry and the second reference entry, is simulated directly by the controllable oscillator 16 in the receiver.
  • the device 17 is further adapted to compare and driving, in order to have information on the characteristic of the tax-trollable oscillator 16 to correct Steuersi ⁇ gnalver selectedung to calculate, which leads to a through Ver ⁇ equalization scheme determined desired percentage change in the oscillator frequency .
  • the nominal frequencies of the transmitter clock oscillator and the receiver clock oscillator 16 need not necessarily be the same.
  • the device 12 for receiving and recovering would be designed to halve the number of periods in a reference entry and then to carry out the comparison with the halved value and on the basis of the comparison readjust the oscillator. Any combinations of nominal receiver oscillator frequencies and nominal transmitter oscillator frequencies can thus be carried out.
  • a deterministic offset can be contained in the reference entry. Such an offset could also be contained in the number of periods determined by the clock period detection device. As long as such an offset is periodic, it can be easily eliminated by the device 17 when comparing or calculating the control variable.
  • FIG. 4 shows a receiver according to a preferred exemplary embodiment of the present invention, in which the controllable oscillator 16 is designed as a quartz VCO, in which the device 12 for receiving and recovering is designed as an IEEE 1394 receiver, in which the clock period detection device 15 is designed as a counter and the device 17 for comparing and controlling FIG. 1 comprises a comparator 17a and a downstream digital-to-analog converter 17b in order to supply the quartz VCO with an analog voltage value for frequency control.
  • the controllable oscillator 16 is designed as a quartz VCO
  • the device 12 for receiving and recovering is designed as an IEEE 1394 receiver
  • the clock period detection device 15 is designed as a counter
  • the device 17 for comparing and controlling FIG. 1 comprises a comparator 17a and a downstream digital-to-analog converter 17b in order to supply the quartz VCO with an analog voltage value for frequency control.
  • the local counter 15 thus counts the pulses from the local quartz VCO 16 as the local clock.
  • Counter 15 is periodically compared with the received counter value.
  • the mismatch between the local Counter value and the received counter is used to set the local clock oscillator 16.
  • a transmitter / multi-receiver scenario for a multi-channel audio system is shown below with reference to FIG. 2.
  • the transmitter is designated 30 in FIG. 2 and receives audio data and auxiliary information for wave field synthesis on the input side.
  • the transmitter comprises a wave field synthesis module 31, the transmitter oscillator 32, the reference entry generating device 33 and a data stream multiplexer 34 in order to deliver a data stream with user data for individual loudspeakers, this data stream furthermore having reference entries.
  • the distance between the reference entries in the data stream is preferably periodic and is achieved in that the oscillator 32 controls the data stream multiplexer 34 whenever a reference entry is to be written into the data stream by the reference generating device 33.
  • the reference generating device is designed to always count the number of clock periods of the transmitter oscillator 32 from one reference time to the next reference time, as has been shown in connection with FIG. 1.
  • the scenario shown in FIG. 2 also includes a plurality of receivers E1, E2, E3,... En, all of which are designed as shown in the example of a single receiver in FIG. 1. All receivers either receive the entire data stream in which the data is for everyone Recipients are included. Alternatively, the system can also be designed in such a way that each receiver receives only the user data portion intended for it. In any case, each individual receiver receives the same sequence of reference entries from the transmitter, so that the transmitter works as a master node without intermediate hierarchy levels. A corresponding hierarchy is shown in Fig. 3.
  • the master node addresses nodes 40, 42, first level, which in turn address nodes 44, 46 second level.
  • the reference entries in the data stream are also used in the case of FIG. 3 by the first node 40, for example, in order to synchronize themselves.
  • the same reference entry that was originally generated by the master node is in turn "passed" so that all nodes, whether they are connected in parallel, as in FIG. 2 , or that they are connected in series, as in FIG. 3, are synchronized from the same master clock.
  • the jitter damping PLL in systems according to the prior art is thus avoided by bringing the system crystals of the individual nodes into harmony.
  • a pullable quartz oscillator is used for all nodes except for the master node, instead of a normal quartz oscillator, which is continuously tracked so that there is as little deviation as possible between the individual nodes.
  • the tracking is carried out, as has been carried out, in that each node counts the vibrations of a quartz and compares them with those of the master node.
  • the method according to the invention for operating a receiver can be implemented in hardware or in software.
  • the implementation can be carried out on a digital storage medium, in particular a floppy disk or CD with electronically readable control signals. len take place that can cooperate with a programmable computer system so that the method is carried out.
  • the invention thus also consists in a computer program product with program code stored on a machine-readable carrier for carrying out the method according to the invention when the computer program product runs on a computer.
  • the invention can thus be implemented as a computer program with a program code for carrying out the method if the computer program runs on a computer.

Abstract

The invention relates to a receiver comprising a receiver clock oscillator which can be controlled in terms of its receiver oscillator frequency, a device (15) for detecting a number of clock pulse periods which are performed by the receiver clock oscillator (16) over a determinable period of time, a device (12) for extracting a first and a temporally successive second reference entry from a received data flow (12), said extraction device being embodied in such a way as to control the detection device (15) on the basis of the extracted first and second reference entries in terms of the determinable period of time, and a device (17) for comparing the number of clock pulse periods of the receiver clock oscillator with the information in the second reference entry, in order to control the controllable oscillator according to the result of the comparison in such a way that the oscillator frequency is increased or decreased, such that the oscillator frequency is in a pre-determined ratio to a frequency of the clock oscillator in the emitter, or is the same as the frequency of the clock oscillator in the emitter. In this way, for jitter suppression, the invention ensures - in a simple and reliable manner and without slow phase-locked loops - that the receiver is synchronised with the emitter in a fixed manner, and in the event of a receiver array, all receivers are simultaneously synchronised with each other.

Description

Empfänger und Verfahren zum Betreiben eines Empfängers Receiver and method for operating a receiver
Beschreibungdescription
Die vorliegende Erfindung bezieht sich auf Empfänger und insbesondere auf das Synchronisieren vieler Empfänger auf einen Mastertakt.The present invention relates to receivers and, more particularly, to synchronizing many receivers to a master clock.
Es besteht ein steigender Bedarf an neuen Technologien und innovativen Produkten im Bereich der Unterhaltungselektronik. Dabei ist es eine wichtige Voraussetzung für den Erfolg neuer multimedialer Systeme, optimale Funktionalitä- ten bzw. Fähigkeiten anzubieten. Erreicht wird das durch den Einsatz digitaler Technologien und insbesondere der Computertechnik. Beispiele hierfür sind die Applikationen, die einen verbesserten realitätsnahen audiovisuellen Eindruck bieten. Bei bisherigen Audiosystemen liegt ein we- sentlicher Schwachpunkt in der Qualität der räumlichen Schallwiedergabe von natürlichen, aber auch von virtuellen Umgebungen.There is an increasing need for new technologies and innovative products in the field of consumer electronics. It is an important prerequisite for the success of new multimedia systems to offer optimal functions and capabilities. This is achieved through the use of digital technologies and especially computer technology. Examples of this are the applications that offer an improved realistic audiovisual impression. With previous audio systems, a major weakness lies in the quality of the spatial sound reproduction of natural as well as virtual environments.
Verfahren zur mehrkanaligen Lautsprecherwiedergabe von Audiosignalen sind seit vielen Jahren bekannt und standardisiert. Alle üblichen Techniken besitzen den Nachteil, daß sowohl der Aufstellungsort der Lautsprecher als auch die Position des Hörers dem Übertragungsformat bereits eingeprägt sind. Bei falscher Anordnung der Lautsprecher im Bezug auf den Hörer leidet die Audioqualität deutlich. Ein optimaler Klang ist nur in einem kleinen Bereich des Wiedergaberaums, dem so genannten Sweet Spot, möglich.Methods for multi-channel loudspeaker reproduction of audio signals have been known and standardized for many years. All common techniques have the disadvantage that both the location of the speakers and the position of the listener are already imprinted on the transmission format. If the speakers are arranged incorrectly in relation to the listener, the audio quality suffers significantly. Optimal sound is only possible in a small area of the playback room, the so-called sweet spot.
Ein besserer natürlicher Raumeindruck sowie eine stärkere Einhüllung bei der Audiowiedergabe kann mit Hilfe einer neuen Technologie erreicht werden. Die Grundlagen dieser Technologie, die so genannte Wellenfeldsynthese (WFS; WFS = Wave-Field Synthesis), wurden an der TU Delft erforscht und erstmals in den späten 80er-Jahren vorgestellt (Berkhout, A.J.; de Vries, D.; Vogel, P. : Acoustic control by Wave- field Synthesis. JASA 93, 1993).A better natural spatial impression as well as a stronger wrapping in the audio playback can be achieved with the help of a new technology. The basics of this technology, the so-called wave field synthesis (WFS = WFS = Wave-Field Synthesis), were researched at the TU Delft and first introduced in the late 1980s (Berkhout, AJ; de Vries, D .; Vogel, P.: Acoustic control by Wavefield Synthesis. JASA 93, 1993).
Infolge der enormen Anforderungen dieser Methode an Rechnerleistung und Übertragungsraten wurde die Wellenfeldsyn- these bis jetzt nur selten in der Praxis angewendet. Erst die Fortschritte in den Bereichen der Mikroprozessortechnik und der Audiocodierung gestatten heute den Einsatz dieser Technologie in konkreten Anwendungen. Erste Produkte im professionellen Bereich werden nächstes Jahr erwartet. In wenigen Jahren sollen auch erste Wellenfeldsynthese- Anwendungen für den Konsumerbereich auf den Markt kommen.Due to the enormous demands of this method on computer performance and transmission rates, the wave field synthesis has so far only rarely been used in practice. It is only the advances in the areas of microprocessor technology and audio coding that allow this technology to be used in concrete applications. The first products in the professional sector are expected next year. The first wave field synthesis applications for the consumer sector are also expected to be launched in a few years.
Die Grundidee von WFS basiert auf der Anwendung des Huy- gens' sehen Prinzips der Wellentheorie:The basic idea of WFS is based on the application of Huygen's principle of wave theory:
Jeder Punkt, der von einer Welle erfaßt wird, ist Ausgangspunkt einer Elementarwelle, die sich kugelförmig bzw. kreisförmig ausbreitet.Every point that is captured by a wave is the starting point of an elementary wave that propagates in a spherical or circular manner.
Angewandt auf die Akustik kann durch eine große Anzahl von Lautsprechern, die nebeneinander angeordnet sind (einem so genannten Lautsprecherarray) , jede beliebige Form einer einlaufenden Wellenfront nachgebildet werden. Im einfachsten Fall, einer einzelnen wiederzugebenden Punktquelle und einer linearen Anordnung der Lautsprecher, müssen die Audiosignale eines jeden Lautsprechers mit einer Zeitverzögerung und Amplitudenskalierung so gespeist werden, daß sich die abgestrahlten Klangfelder der einzelnen Lautsprecher richtig überlagern. Bei mehreren Schallquellen wird für jede Quelle der Beitrag zu jedem Lautsprecher getrennt berechnet und die resultierenden Signale addiert. Befinden sich die wiederzugebenden Quellen in einem Raum mit reflek- tierenden Wänden, dann müssen auch Reflexionen als zusätzliche Quellen über das Lautsprecherarray wiedergegeben werden. Der Aufwand bei der Berechnung hängt daher stark von der Anzahl der Schallquellen, den Reflexionseigenschaften des Aufnahmeraums und der Anzahl der Lautsprecher ab.Applied to acoustics, a large number of loudspeakers that are arranged next to each other (a so-called loudspeaker array) can be used to simulate any shape of an incoming wavefront. In the simplest case, a single point source to be reproduced and a linear arrangement of the loudspeakers, the audio signals of each loudspeaker must be fed with a time delay and amplitude scaling in such a way that the radiated sound fields of the individual loudspeakers overlap correctly. If there are several sound sources, the contribution to each loudspeaker is calculated separately for each source and the resulting signals are added. If the sources to be reproduced are in a room with reflecting walls, then reflections must also be reproduced as additional sources via the loudspeaker array. The effort involved in the calculation therefore depends heavily on the number of sound sources, the reflective properties of the recording room and the number of speakers.
Der Vorteil dieser Technik liegt im Besonderen darin, daß ein natürlicher räumlicher Klangeindruck über einen großen Bereich des Wiedergaberaums möglich ist. Im Gegensatz zu den bekannten Techniken werden Richtung und Entfernung von Schallquellen sehr exakt wiedergegeben. In beschränktem Maße können virtuelle Schallquellen sogar zwischen dem realen Lautsprecherarray und dem Hörer positioniert werden.The advantage of this technique lies in the fact that a natural spatial sound impression is possible over a large area of the playback room. In contrast to the known techniques, the direction and distance of sound sources are reproduced very precisely. To a limited extent, virtual sound sources can even be positioned between the real speaker array and the listener.
In der praktischen Umsetzung ergeben sich dahingehend Probleme, daß, nachdem die Audiosignale für die einzelnen Lautsprecher berechnet worden sind, diese zu den einzelnen Lautsprechern verteilt werden und dann von .den einzelnen Lautsprechern synchron wiedergegeben werden. Wie es vorstehend dargelegt worden ist, müssen die einzelnen Lautsprecher so gespeist werden, daß sich die von ihnen ausgegebenen Signale richtig überlagern, um eine ursprüngliche „große" Welle durch die Überlagerung vieler „kleiner" Wellen zu rekonstruieren, so daß ein Hörer meint, daß die „große" Welle von einer an einer anderen Stelle angeordneten Schallquelle kommt und nicht von vielen einzelnen Lautsprechern, die jeweils eine „kleine" Welle ausgeben. Hierfür ist es von entscheidender Bedeutung, daß die einzelnen Lautsprecher synchron arbeiten, damit die von der Wellenfeldsyntheseeinrichtung berechneten einzelnen Wellen auch korrekt wiedergegeben werden, also korrekt in Schallwellen umgesetzt werden.In practical implementation, problems arise in that after the audio signals have been calculated for the individual loudspeakers, they are distributed to the individual loudspeakers and then reproduced synchronously by the individual loudspeakers. As stated above, the individual speakers must be powered so that the signals they output properly overlap to reconstruct an original "large" wave by overlaying many "small" waves so that a listener thinks that the "big" wave comes from a sound source located somewhere else and not from many individual loudspeakers, each of which emits a "small" wave. For this it is of crucial importance that the individual loudspeakers operate synchronously so that the individual waves calculated by the wave field synthesis device are also reproduced correctly, that is to say are correctly converted into sound waves.
Typische Systeme arbeiten digital, so daß den einzelnen Lautsprechern jeweils eine Folge von digitalen Abtastwerten zugeführt wird. Synchronität der einzelnen Lautsprecher untereinander ist dann erreicht, wenn alle Lautsprecher mit demselben Abtasttakt oder „Resampling"-Takt betrieben werden. An dieser Stelle sei darauf hingewiesen, daß es die Problematik der Synchronisation an vielen anderen Stellen in der Audiotechnik ebenfalls gibt. Bei Live-Übertragungen besteht ebenfalls die Aufgabe, daß ein Abtasttakt im Sender, der die zu übertragende Audioszene aufnimmt, synchron zum Abtasttakt im Empfänger, der die übertragene Audioszene wiedergibt, ist. Arbeiten Aufnahmeabtasttakt und Wiedergabeabtasttakt nicht synchron, so würden sich irgendwo auf der Übertragungsstrecke Abtastwerte anhäufen, wenn der Wiedergabetakt zu langsam ist, oder würden bei der Wiedergabe Abtastwerte ausgehen, wenn der Wiedergabetakt zu schnell ist. Um diese Situation zu entschärfen, werden Puffer eingebaut, so daß eine gewisse Abweichung, die mit der Puffergröße korrespondiert, zwischen dem Aufnahmetakt und dem Wiedergabetakt erlaubt ist. Solche Puffer werden üblicherweise im Empfänger eingebaut, wobei die Wiedergabe im Empfänger etwas zeitversetzt stattfindet, derart, daß eine Wiedergabe erst mit einem bis zu einem bestimmten Grad gefüllten Empfangspuffer startet. In einem solchen Fall können Aufnahmetakt und Wiedergabetakt in gewissen Grenzen, die durch die Puffergröße bestimmt sind, variieren.Typical systems operate digitally so that a sequence of digital samples is supplied to the individual speakers. The individual loudspeakers are synchronized with one another if all loudspeakers are operated with the same sampling clock or “resampling” clock. At this point it should be pointed out that the problem of synchronization also exists in many other places in audio technology. In the case of live transmissions, there is also the task that a sampling clock in the transmitter, which records the audio scene to be transmitted, is synchronous with the sampling clock in the receiver, which reproduces the transmitted audio scene. If the recording sampling clock and the reproduction sampling clock are not in synchronism, samples would accumulate somewhere on the transmission link if the reproduction clock is too slow, or would run out of values if the reproduction clock is too fast. In order to alleviate this situation, buffers are installed so that a certain deviation, which corresponds to the buffer size, is allowed between the recording clock and the playback clock. Such buffers are usually installed in the receiver, with the playback in the receiver taking place with a time delay, such that playback only starts with a reception buffer filled to a certain degree. In such a case, the recording clock and playback clock can vary within certain limits, which are determined by the buffer size.
Würde man ein solches Konzept auf die Synchronisation von vielen Empfängern bei einer Wellenfeldsynthese übertragen, so würde dies zu einem Verlust an Audioqualität führen, da zwar keine Samples ausgehen oder sich keine Samples bei der Übertragung aufhäufen. Es besteht jedoch keine Kontrolle darüber, daß alle Empfänger synchron arbeiten, d. h. daß alle Empfänger ihre Samples zu ihrem entsprechenden Laut- Sprecher genau zu dem Zeitpunkt ausgeben, der von der Wellenfeldsyntheseeinrichtung vorbestimmt worden ist.If one were to apply such a concept to the synchronization of many receivers in a wave field synthesis, this would lead to a loss of audio quality since no samples run out or no samples pile up during the transmission. However, there is no control over the fact that all receivers work synchronously, i. H. that all receivers output their samples to their corresponding loudspeaker at exactly the point in time which has been predetermined by the wave field synthesis device.
In jüngster Zeit wurde das so genannt Firewire- Datenübertragungsformat zur Echtzeitübertragung von Audio- Signalen vorgeschlagen. Hierzu wird auf die Fachveröffentlichung „Sample clock jitter and real-time audio over the IEEE 1394 high Performance serial bus", Julian Dünn, 106. AES-Convention, 8. - 11. Mai 1999, München, Preprint 4920, verwiesen. In dieser Fachveröffentlichung wird darauf hingewiesen, daß in dem IEEE 1394-Datenstrom ein Sample- Jitter von 40 ns zu erwarten ist, und daß ferner eine Jitter-Frequenz auftritt, die von der Frequenzabweichung zwischen dem typischerweise Quarzoszillator im Sender und Quarzoszillator im Empfänger abhängt. Üblicherweise umfaßt jeder Firewire-Knoten, also jeder Sender bzw. Empfänger, einen freilaufenden Quarzoszillator mit 24,576 MHz. Dieser Takt wird dazu verwendet, ein Cycle-Ti e-Register in jedem Knoten zu inkrementieren. Der Knoten, der als der Cycle- Master definiert ist, überträgt ein Cycle-Start-Paket in Intervallen von 125 μs, also mit einer Frequenz von 8 kHz. Dieses Startpaket definiert den Start einen isochronen Zyklus gemäß IEEE 1394. Dieses Paket hat einen Wert, der es den anderen Knoten auf dem Bus ermöglicht, ihre Cycle-Time- Register auszurichten, um ein Driften aufgrund etwas unterschiedlicher Taktfrequenzen zu korrigieren. Nachdem ein Cycle-Start-Paket auf dem Bus übertragen wird, ist es einem Reclocking-Jitter unterworfen, so daß sich bei der Cycle- Time-Register-Ausrichtung ebenfalls ein Jitter ergibt.The so-called Firewire data transmission format for real-time transmission of audio signals has recently been proposed. For this purpose, the specialist publication "Sample clock jitter and real-time audio over the IEEE 1394 high performance serial bus", Julian Dünn, 106th AES Convention, May 8-11, 1999, Munich, Preprint 4920, directed. In this publication it is pointed out that a sample jitter of 40 ns is to be expected in the IEEE 1394 data stream and that a jitter frequency also occurs which depends on the frequency deviation between the typically crystal oscillator in the transmitter and crystal oscillator in the receiver. Each Firewire node, ie each transmitter or receiver, usually comprises a free-running crystal oscillator with 24.576 MHz. This clock is used to increment a cycle ti register in each node. The node that is defined as the cycle master transmits a cycle start packet at intervals of 125 μs, ie with a frequency of 8 kHz. This start packet defines the start of an isochronous cycle according to IEEE 1394. This packet has a value that enables the other nodes on the bus to align their cycle time registers in order to correct a drift due to slightly different clock frequencies. After a cycle start packet is transmitted on the bus, it is subjected to a re-blocking jitter, so that there is also jitter in the cycle time register alignment.
Aufgrund dieser Jitter-Proble e und der zeitlich variierenden Jitter-Frequenz kommen während der Audiowie.dergabe in Mehrkanalaudiosystemen und insbesondere bei Wellenfeldsyn- theseanwendungen hörbare Artefakte auf. Wenn alternativ eine langsame PLL verwendet wird, um das Jitter im Audiowiedergabetakt zu dämpfen, geht die feste Verzögerung zwischen Eingang und Ausgang verloren, was zu einer Ab- tastwertdesynchronisation der einzelnen Empfänger führen kann und im schlimmen Fall sogar zu einem Verlust an Abtastwerten führen kann. Bei Mehrkanalanwendungen ist daher ein festes Timing, also eine feste Synchronisation zwischen einzelnen Kanälen, eine wesentliche Anforderung.Because of these jitter problems and the time-varying jitter frequency, audible artifacts occur during audio playback in multichannel audio systems and especially in wave field synthesis applications. Alternatively, if a slow PLL is used to dampen the jitter in the audio playback clock, the fixed delay between input and output is lost, which can lead to sample desynchronization of the individual receivers and, in the worst case, even to a loss of samples. In multi-channel applications, a fixed timing, i.e. a fixed synchronization between individual channels, is an essential requirement.
Die Aufgabe der vorliegenden Erfindung besteht darin, einen Empfänger, ein Empfängerarray bzw. ein Verfahren zum Betreiben eines Empfängers zu schaffen, das für eine feste Synchronisation geeignet ist und in der Implementierung schnell und einfach arbeitet.The object of the present invention is to provide a receiver, a receiver array and a method for operating a receiver, which is for a fixed Synchronization is suitable and works quickly and easily in the implementation.
Diese Aufgabe wird durch einen Empfänger gemäß Anspruch 1, durch ein Empfängerarray gemäß Anspruch 14, ein Verfahren zum Betreiben eines Empfängers gemäß Anspruch 16 oder ein Computerprogramm gemäß Anspruch 17 gelöst.This object is achieved by a receiver according to claim 1, by a receiver array according to claim 14, a method for operating a receiver according to claim 16 or a computer program according to claim 17.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß für eine feste Synchronisation zwischen einem Sender und einem Empfänger und damit auch zwischen mehreren Empfängern untereinander Phasenregelschleifen mit schmalbandi- gen Schleifenfiltern, also langsame Phasenregelschleifen, ungeeignet sind. Erfindungsgemäß wird eine Synchronisation auf der Basis von in einem Datenstrom enthaltenen Referenzeinträgen durchgeführt, wobei ein Referenzeintrag Informationen über eine Anzahl von Taktperioden aufweist, die ein Taktoszillator im Sender seit einem vorhergehenden Referenzeintrag ausgeführt hat. Im Empfänger selbst ist eine Einrichtung zum Erfassen einer Anzahl von Taktperioden, die ein im Empfänger vorgesehener Empfangertaktoszillator in einem spezifizierbaren Zeitraum ausführt, vorgesehen. Ferner wird aus dem Datenstrom ein Referenzeintrag extrahiert, woraufhin dann die vom Empfangstaktoszillator durch- geführten Schwingungen in dem spezifizierten Zeitraum mit den in dem Referenzeintrag des Datenstroms enthaltenen Wert über die Anzahl der Schwingungen, die der Sender in dem entsprechenden Zeitraum durchgeführt hat, verglichen werden, um auf der Basis dieses Vergleichs den Empfängertakt- Oszillator nachzustellen. Erfindungsgemäß wird also keine unmittelbare Rückkopplung mit einem sehr sch albandigen Schleifenfilter durchgeführt, um die Jitter-Problematik in den Griff zu bekommen. Statt dessen wird auf der Basis von in dem Datenstrom enthaltenen Informationen und auf der Basis von gleichermaßen im Empfänger abgeleiteten Informationen bezüglich der Frequenzen des Senderoszillators und des Empfangstaktoszillators eine Nachstellung des Empfangstaktoszillators durchgeführt. Die vorliegende Erfindung ist insbesondere dahingehend vorteilhaft, daß sie eine transparente Oszillatornachführung im Empfänger sicherstellt, die nicht nur, wie eine langsame Phasenregelschleife, im zeitlichen Mittel fest ist. Statt dessen wird bei jedem neuen Referenzeintrag im Datenstrom eine transparente Empfängernachführung geschaffen. Diese Transparenz ist dafür entscheidend, daß für ein Empfängerarray alle Empfänger in einer festen Beziehung zueinander gehalten werden, ohne daß die Empfänger untereinander synchronisiert sein müssen. Dies wird dadurch erreicht, daß alle Empfänger ihre einzelnen Oszillatoren unter Verwendung desselben Referenzeintrags in dem Datenstrom, der von einem Master-Knoten kommt, nachstellen. Damit wird gleichzeitig eine feste Beziehung zwischen dem Sender und dem Empfänger beibehalten, so daß keine Schwierigkeiten hinsichtlich hörbarer Artefakte und Sample-Slips auftreten.The present invention is based on the knowledge that phase locked loops with narrow-band loop filters, that is to say slow phase locked loops, are unsuitable for a fixed synchronization between a transmitter and a receiver and thus also between several receivers. According to the invention, synchronization is carried out on the basis of reference entries contained in a data stream, a reference entry having information about a number of clock periods which a clock oscillator in the transmitter has carried out since a previous reference entry. A device for detecting a number of clock periods, which a receiver clock oscillator provided in the receiver executes in a specifiable time period, is provided in the receiver itself. Furthermore, a reference entry is extracted from the data stream, whereupon the vibrations carried out by the reception clock oscillator in the specified time period are compared with the value contained in the reference entry of the data stream about the number of vibrations that the transmitter has carried out in the corresponding time period. to adjust the receiver clock oscillator based on this comparison. According to the invention, no direct feedback is carried out with a very narrow loop filter in order to get the jitter problem under control. Instead, the reception clock oscillator is readjusted on the basis of information contained in the data stream and on the basis of information likewise derived in the receiver with respect to the frequencies of the transmitter oscillator and the reception clock oscillator. The present invention is particularly advantageous in that it ensures transparent oscillator tracking in the receiver, which is not only fixed over time, like a slow phase-locked loop. Instead, a transparent receiver tracking is created for each new reference entry in the data stream. This transparency is crucial for a receiver array to keep all receivers in a fixed relationship to one another without the receivers having to be synchronized with one another. This is accomplished by having all receivers readjust their individual oscillators using the same reference entry in the data stream coming from a master node. This maintains a fixed relationship between the transmitter and the receiver at the same time, so that there are no difficulties with audible artifacts and sample slips.
Darüber hinaus ist der erfindungsgemäße Empfänger einfach und damit günstig implementierbar, da lediglich Logikschaltungen als Zähler und Komparator sowie bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung lediglich ein Digital-Analog-Wandler benötigt wird, um das analoge Steuersignal für den steuerbaren Oszillator zu erzeugen.In addition, the receiver according to the invention is simple and therefore inexpensive to implement, since only logic circuits as counters and comparators and, in the preferred exemplary embodiment of the present invention, only a digital-to-analog converter is required in order to generate the analog control signal for the controllable oscillator.
Solche Logikschaltungen arbeiten schnell und sind preisgünstig implementierbar. Der Preisaspekt ist in diesem Zusammenhang von spezieller Bedeutung, da durchaus an Größenordnungen von 100 bis 200 Empfängern gedacht werden muß, wenn ein Audiovorführraum mit einem Lautsprecherarray betrieben wird, das von einer Wellenfeldsyntheseeinheit mit Audiowiedergabesignalen versorgt wird.Such logic circuits work quickly and are inexpensive to implement. The price aspect is of particular importance in this connection, since orders of magnitude of 100 to 200 receivers must be considered when operating an audio presentation room with a loudspeaker array that is supplied with audio reproduction signals by a wave field synthesis unit.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß wegen der Einfachheit der Implementierung und der Tatsache, daß keine langsamen Elemente, wie eine langsame Phasenregelschleife etc., eingesetzt werden, eine Nachführung des Oszillators sehr schnell vonstatten geht. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird es ferner bevorzugt, eine quantitative Nachführung zu erreichen, dahingehend, daß die Schwingfre- quenz des Empfangstaktoszillators nicht mit vorgegebenen Inkrementen erhöht oder erniedrigt wird, obgleich dies grundsätzlich ebenfalls möglich wäre, sondern daß eine quantitative Berechnung der Schwingfrequenzänderung aufgrund der vorliegenden Anzahl von Takten, die ein Senderos- zillator in dem spezifizierten Zeitraum durchgeführt hat, und aufgrund der Anzahl von Takten, die der Empfangstaktoszillator in dem spezifizierten Zeitraum durchgeführt hat, durchgeführt, um den absoluten Nachführungsbetrag unmittelbar quantitativ zu berechnen. Damit wird sichergestellt, daß der Empfangstaktoszillator eines Empfängers dem Senderoszillator immer genau zeitversetzt um den Referenzzeitraum und ggf. eine kleine Verarbeitungszeit folgt. Alle anderen Empfänger in einem erfindungsgemäßen Empfängerarray folgen ebenfalls genau in diesem Zeitmuster einem Senderoszilla- tor, so daß unter den einzelnen Empfängern im Empfängerarray eine Synchronisation erreicht ist, ohne daß die einzelnen Empfänger untereinander verbunden werden müssen.Another advantage of the present invention is that because of the ease of implementation and the fact that no slow elements such as a slow phase locked loop etc. are used Tracking of the oscillator takes place very quickly. In a preferred embodiment of the present invention, it is further preferred to achieve a quantitative tracking in that the oscillation frequency of the receive clock oscillator is not increased or decreased with predetermined increments, although this would also be possible in principle, but rather that the oscillation frequency change is calculated quantitatively based on the present number of clocks that a transmitter oscillator has performed in the specified time period and on the number of clocks that the reception clock oscillator has performed in the specified time period in order to directly quantitatively calculate the absolute tracking amount. This ensures that the receiving clock oscillator of a receiver always follows the transmitter oscillator at exactly the same time offset from the reference period and possibly a short processing time. All other receivers in a receiver array according to the invention likewise follow a transmitter oscillator exactly in this time pattern, so that synchronization is achieved among the individual receivers in the receiver array without the individual receivers having to be connected to one another.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:Preferred exemplary embodiments of the present invention are explained in more detail below with reference to the accompanying drawings. Show it:
Fig. 1 ein Blockschaltbild eines erfindungsgemäßenFig. 1 is a block diagram of an inventive
Empfängers;receiver;
Fig. 2 ein Blockschaltbild eines Empfängerarrays in einem Sender/Empfänger-Szenario;2 shows a block diagram of a receiver array in a transmitter / receiver scenario;
Fig. 3 ein Prinzipschaltbild der hierarchischen Takt- Steuerungskonzeption; und Fig. 4 ein Blockschaltbild eines erfindungsgemäßen Empfängers gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.Fig. 3 is a schematic diagram of the hierarchical clock control concept; and Fig. 4 is a block diagram of a receiver according to the invention according to a preferred embodiment of the present invention.
Fig. 1 zeigt einen Empfänger zum Empfangen eines Datenstroms, der an einem Eingang 10 eingespeist wird. Der Datenstrom stammt von einem Sender und umfaßt einen ersten Referenzeintrag und einen zeitlich folgenden zweiten Referenzeintrag. Der zweite Referenzeintrag umfaßt Informatio- nen über eine Anzahl von Taktperioden, die ein Taktoszillator im Sender seit dem ersten Referenzeintrag ausgeführt hat.1 shows a receiver for receiving a data stream which is fed in at an input 10. The data stream comes from a transmitter and comprises a first reference entry and a second reference entry following in time. The second reference entry includes information about a number of clock periods that a clock oscillator in the transmitter has carried out since the first reference entry.
Der Empfänger umfaßt ferner eine Einrichtung 12 zum Empfan- gen und Wiedergewinnen zumindest des ersten und des zweiten Referenzeintrags, wobei Informationen über den ersten und den zweiten Referenzeintrag an einem Ausgang 13 ausgegeben werden. Nutzlastdaten in dem Datenstrom, die ebenfalls von der Einrichtung 12 empfangen und wiedergewonnen werden, werden an einem Ausgang 14 der Einrichtung 12 ausgegeben. Der Empfänger umfaßt ferner eine Taktperiodenerfassung 15, die vorzugsweise als Zähler ausgeführt ist und einen Start- /Stopp-Eingang aufweist, der mit der Referenzeintragsleitung 13 verbunden ist. Ferner ist ein steuerbarer Oszilla- tor 16 vorgesehen, der von einer Einrichtung 17 zum Vergleichen des im zweiten Referenzeintrag stehenden Perioden- anzahlwerts mit einem Ausgabewert von der Taktperiodenerfassung 15, der die Anzahl der Perioden des steuerbaren Oszillators 16 zwischen dem ersten und dem zweiten Refe- renzeintrag wiedergibt, liefert.The receiver further comprises a device 12 for receiving and retrieving at least the first and the second reference entry, information about the first and the second reference entry being output at an output 13. Payload data in the data stream, which are also received and retrieved by the device 12, are output at an output 14 of the device 12. The receiver further comprises a clock period detection 15, which is preferably designed as a counter and has a start / stop input which is connected to the reference entry line 13. Furthermore, a controllable oscillator 16 is provided, which is provided by a device 17 for comparing the number of periods in the second reference entry with an output value from the clock period detection 15, which determines the number of periods of the controllable oscillator 16 between the first and the second reference. reproduces border entry, delivers.
Der steuerbare Oszillator 16 umfaßt einen Taktausgang 18, der mit der Taktperiodenerfassungseinrichtung 15 gekoppelt ist, damit dieselbe die Taktperioden des Ausgangstakts des steuerbaren Oszillators 16 zählen kann. Der Ausgangstakt des steuerbaren Oszillators 18 kann entweder unmittelbar als Datentakt verwendet werden, um der Einrichtung 12 zum Empfangen und Wiedergewinnen zugeführt zu werden. Typi- scherweise wird jedoch der Datentakt, mit dem Nutzlastdaten (am Ausgang 14) ausgegeben werden, wesentlich geringer sein als der Arbeitstakt des steuerbaren Oszillators. Zu diesem Zweck ist ein optionaler Teiler 19 vorgesehen, um aus dem Takt des steuerbaren Oszillators 16 einen Wiedergabetakt an einem Ausgang 20 abzuleiten. Der Taktteiler 19 kann durch eine beliebige rationale Zahl x teilen. Für ganzzahlige Teilerverhältnisse, also wenn x eine ganze Zahl ist, kann der Teiler besonders einfach als direkter Frequenzteiler ausgeführt sein. Für nicht-ganzzahlige Teilerverhältnisse kann eine Phasenregelschleife eingesetzt werden. Aufgrund der Tatsache, daß durch das erfindungsgemäße Konzept bereits eine Jitter-Dämpfung durchgeführt worden ist, wird die Phasenregelschleife zum Teilen in der Einrichtung 19 als sehr schnelle Phasenregelschleife ohne spezielle Jitter-Dämpfung ausgeführt sein. In anderen Worten ausgedrückt, wird sie, sofern sie überhaupt ein Schleifenfilter aufweist, ein Schleifenfilter haben, das eine wesentlich höhere Grenzfrequenz hat als die Jitter-Frequenz des steu- erbaren Oszillators 16.The controllable oscillator 16 comprises a clock output 18 which is coupled to the clock period detection device 15 so that the latter can count the clock periods of the output clock of the controllable oscillator 16. The output clock of the controllable oscillator 18 can either be used directly as a data clock in order to be fed to the device 12 for receiving and recovering. typical However, the data clock with which the payload data (at the output 14) is output will be significantly lower than the operating clock of the controllable oscillator. For this purpose, an optional divider 19 is provided in order to derive a reproduction clock at an output 20 from the clock of the controllable oscillator 16. The clock divider 19 can divide by any rational number x. For integer divider ratios, i.e. if x is an integer, the divider can be designed particularly simply as a direct frequency divider. A phase locked loop can be used for non-integer divider ratios. Due to the fact that jitter damping has already been carried out by the concept according to the invention, the phase-locked loop for dividing in device 19 will be designed as a very fast phase-locked loop without special jitter damping. In other words, if it has a loop filter at all, it will have a loop filter that has a significantly higher cut-off frequency than the jitter frequency of the controllable oscillator 16.
Der steuerbare Oszillator 16 wird vorzugsweise als spannungsgesteuerter Quarzoszillator (VCXO) ausgeführt, der selber sehr präzise arbeitet und daher lediglich nur um geringe Beträge nachgestellt werden muß. Das erfindungsgemäße Konzept der Ansteuerung des Oszillators ist jedoch auch auf weniger präzise arbeitende Oszillatoren anwendbar. So könnten beispielsweise digitale Oszillatoren mit einer ungeraden Anzahl von rückgekoppelten Invertern eingesetzt werden, wobei die Taktfrequenz eines solchen Oszillators durch einen Arbeitsstrom und nicht durch eine Arbeitsspannung festgelegt wird.The controllable oscillator 16 is preferably designed as a voltage-controlled crystal oscillator (VCXO), which itself works very precisely and therefore only has to be adjusted by small amounts. However, the concept of driving the oscillator according to the invention can also be applied to less precisely operating oscillators. For example, digital oscillators with an odd number of feedback inverters could be used, the clock frequency of such an oscillator being determined by an operating current and not by an operating voltage.
Jeder steuerbare Oszillator besitzt eine Kennlinie, durch die einem Steuersignal eine Ausgangsfrequenz eindeutig zugeordnet ist. Das Steuersignal wird typischerweise ein analoges Steuersignal sein, das von der Einrichtung 17 zum Vergleichen und Ansteuern erzeugt wird, indem dieselbe ausgangsseitig typischerweise einen Digital-Analog-Wandler aufweist, der ausgangsseitig einen Strom oder eine Spannung liefert, welche mit einem eingangsseitig gelieferten digitalen Wert eindeutig korrespondiert.Each controllable oscillator has a characteristic curve through which an output frequency is uniquely assigned to a control signal. The control signal will typically be an analog control signal generated by the means 17 for comparing and driving by the same on the output side typically has a digital-to-analog converter, which on the output side supplies a current or a voltage which clearly corresponds to a digital value supplied on the input side.
Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Datenstrom gemäß dem IEEE 1394-Format definiert, so daß er Referenzeinträge in einem 8-kHz-Takt, also mit einem Abstand von 125 μs, enthält. Jeder Referenz- eintrag wird derart erzeugt, daß ein Zähler im Sender vorgesehen ist, der folgendermaßen arbeitet. Sein maximaler Zählwert, nach dem er auf Null umschaltet, liegt bei 3072, was nominell den 125 μs entspricht. Läuft alles ideal, so beginnt der Zähler immer mit Null und überträgt z. B. die Zeitmarke von Null in den Datenstrom. Tritt dagegen ein Jitter auf, so wird der Zähler manchmal von Null abweichende Zeitmarken in den Datenstrom einbetten, wie z. B. 3070 oder 2. Der Ausgabewert zum Zeitpunkt des nächsten Zeitmarkenereignisses wird in einen nächsten Referenzeintrag geschrieben. Der Zähler im Senderoszillator zählt unbeei- druckt davon wieder weiter, und zählt bis zur Erzeugung des nächsten Referenzeintrags wieder die Anzahl der Sendertaktoszillatorperioden. Es sei darauf hingewiesen, daß im idealen Fall der Zähler immer bei Null startet, also bei jedem Referenzeintrag gewissermaßen automatisch aufgrund seiner maximalen Zählgröße zurückgesetzt wird. Dies ist für beliebige Zähler nicht unbedingt erforderlich, solange die Zähler im Sender und im Empfänger derart aufeinander abgestimmt sind, daß der Empfänger den Zählwert des Senders zu Synchronisationszwecken interpretieren kann.In a preferred exemplary embodiment of the present invention, the data stream is defined in accordance with the IEEE 1394 format, so that it contains reference entries in an 8 kHz clock, that is to say with a spacing of 125 μs. Each reference entry is generated in such a way that a counter is provided in the transmitter, which operates as follows. Its maximum count, after which it switches to zero, is 3072, which corresponds nominally to 125 μs. If everything runs perfectly, the counter always starts with zero and transfers z. B. the timestamp from zero in the data stream. On the other hand, if there is jitter, the counter will sometimes embed non-zero time stamps in the data stream, e.g. B. 3070 or 2. The output value at the time of the next time stamp event is written in a next reference entry. The counter in the transmitter oscillator continues to count unimpressed, and counts the number of transmitter clock oscillator periods until the next reference entry is generated. It should be pointed out that in the ideal case the counter always starts at zero, that is to say is automatically reset to a certain extent with each reference entry due to its maximum count size. This is not absolutely necessary for any counter, as long as the counter in the transmitter and in the receiver are matched to one another in such a way that the receiver can interpret the count value of the transmitter for synchronization purposes.
Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Empfänger entsprechend gestaltet, derart, daß er den Oszillator 16 und die Taktperiodenerfassungsein- richtung 15 umfaßt, die vorzugsweise ebenfalls als Zähler ausgestaltet ist. Zu dem Zeitpunkt, zu dem die Einrichtung 12 einen Referenzeintrag erfaßt, wird die Taktperiodener- fassungseinrichtung 15 gestartet. Zu dem Zeitpunkt, zu dem die Einrichtung 12 zum Empfangen und Wiedergewinnen einen nächsten Referenzeintrag erfaßt, wird die Taktperiodener- fassungseinrichtung gestoppt. Der dann angezeigte Zählerwert wird der Einrichtung 17 zugeführt, die gleichzeitig die in dem zweiten Referenzeintrag stehende Anzahl der Oszillatorperioden des Senderoszillators umfaßt. Ein Vergleich ergibt unmittelbar, ob der steuerbare Oszillator 16 im Empfänger schneller ist (die Taktperiodenerfassungsein- richtung hat einen größeren Zählwert erfaßt, als im zweiten Referenzeintrag steht) , oder ob der steuerbare Oszillator 16 langsamer als der entsprechende Oszillator im Sender ist (die Taktperiodenerfassungseinrichtung hat einen kleineren Wert als im zweiten Referenzeintrag ermittelt) .In a preferred embodiment of the present invention, the receiver is designed accordingly such that it includes the oscillator 16 and the clock period detection device 15, which is preferably also designed as a counter. At the point in time at which the device 12 detects a reference entry, the clock period detection device 15 is started. At the time the device 12 for receiving and retrieving a next reference entry detects the clock period detection device is stopped. The counter value then displayed is fed to the device 17, which at the same time comprises the number of oscillator periods of the transmitter oscillator which is in the second reference entry. A comparison immediately shows whether the controllable oscillator 16 in the receiver is faster (the clock period detection device has detected a larger count than is stated in the second reference entry) or whether the controllable oscillator 16 is slower than the corresponding oscillator in the transmitter (the clock period detection device has a smaller value than determined in the second reference entry).
Je nach Implementierung ist die Einrichtung 17 zum Vergleichen ausgebildet, um den steuerbaren Oszillator um ein festes Inkrement nachzustellen, das konstant groß ist oder bis zu einem bestimmten kleinen Wert von Nachstellaktion zu Nachstellaktion abnimmt.Depending on the implementation, the device 17 is designed for comparison in order to readjust the controllable oscillator by a fixed increment which is constant in size or decreases from adjustment action to adjustment action up to a certain small value.
Bevorzugterweise ist die Einrichtung 17 zum Vergleichen und Ansteuern jedoch ausgebildet, um eine quantitativ korrekte Nachstellung durchzuführen. In diesem Fall kann die Einrichtung 17 zum Vergleichen z. B. ein prozentuales Verhält- nis zwischen der im Referenzeintrag stehenden Anzahl von Perioden und der von der Takterfassungseinrichtung erfaßten Anzahl von Perioden berechnen und den steuerbaren Oszillator auf der Basis dieses prozentualen Verhältnisses nach- steuern, derart, daß die Frequenz, die der Senderoszillator zwischen dem ersten Referenzeintrag und dem zweiten Referenzeintrag gehabt hat, unmittelbar durch den steuerbaren Oszillator 16 im Empfänger nachgebildet wird. Hierzu ist die Einrichtung 17 zum Vergleichen und Ansteuern ferner ausgebildet, um Informationen über die Kennlinie des steu- erbaren Oszillators 16 zu haben, um eine korrekte Steuersi¬ gnalveränderung zu berechnen, die zu einer durch die Ver¬ gleichseinrichtung ermittelten gewünschten prozentualen Änderung der Empfängeroszillatortaktfrequenz führt. Es sei darauf hingewiesen, daß für die vorliegende Erfindung die Nennfrequenzen des Sendertaktoszillators und des Empfängertaktoszillators 16 nicht unbedingt gleich sein müssen. Arbeitet der Sendertaktoszillator beispielsweise mit der doppelten Frequenz wie der Empfangertaktoszillator, so würde die Einrichtung 12 zum Empfangen und Wiedergewinnen ausgebildet sein, um die Anzahl der Perioden in einem Referenzeintrag zu halbieren, um dann mit dem halbierten Wert den Vergleich durchzuführen und auf der Basis des Vergleichs den Oszillator nachzusteuern. Somit sind beliebige Kombinationen von Empfängeroszillatornennfrequenzen und Senderoszillatornennfrequenzen durchführbar.However, the device 17 for comparing and controlling is preferably designed to carry out a quantitatively correct readjustment. In this case, the means 17 for comparing z. B. calculate a percentage ratio between the number of periods in the reference entry and the number of periods detected by the clock detection device and readjust the controllable oscillator on the basis of this percentage ratio such that the frequency that the transmitter oscillator between the had the first reference entry and the second reference entry, is simulated directly by the controllable oscillator 16 in the receiver. For this purpose, the device 17 is further adapted to compare and driving, in order to have information on the characteristic of the tax-trollable oscillator 16 to correct Steuersi ¬ gnalveränderung to calculate, which leads to a through Ver ¬ equalization scheme determined desired percentage change in the oscillator frequency , It should be noted that for the present invention, the nominal frequencies of the transmitter clock oscillator and the receiver clock oscillator 16 need not necessarily be the same. For example, if the transmitter clock oscillator operates at twice the frequency as the receiver clock oscillator, the device 12 for receiving and recovering would be designed to halve the number of periods in a reference entry and then to carry out the comparison with the halved value and on the basis of the comparison readjust the oscillator. Any combinations of nominal receiver oscillator frequencies and nominal transmitter oscillator frequencies can thus be carried out.
Alternativ kann in dem Referenzeintrag ein deterministischer Offset enthalten sein. Ein solcher Offset könnte genauso auch in der von der Taktperiodenerfassungseinrich- tung ermittelten Periodenanzahl enthalten sein. Solange ein solcher Offset periodisch ist, kann er ohne weiteres beim Vergleich oder bei der Berechnung der Ansteuergröße durch die Einrichtung 17 eliminiert werden.Alternatively, a deterministic offset can be contained in the reference entry. Such an offset could also be contained in the number of periods determined by the clock period detection device. As long as such an offset is periodic, it can be easily eliminated by the device 17 when comparing or calculating the control variable.
Fig. 4 zeigt einen Empfänger gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, bei dem der steuerbare Oszillator 16 als Quarz-VCO ausgeführt ist, bei dem die Einrichtung 12 zum Empfangen und Wiedergewinnen als IEEE 1394-Empfänger ausgeführt ist, bei der die Taktperi- odenerfassungseinrichtung 15 als Zähler ausgeführt ist und die Einrichtung 17 zum Vergleichen und Ansteuern von Fig. 1 einen Komparator 17a und einen nachgeschalteten Digital- Analog-Wandler 17b umfaßt, um dem Quarz-VCO einen analogen Spannungswert zur Frequenzsteuerung zuzuführen.FIG. 4 shows a receiver according to a preferred exemplary embodiment of the present invention, in which the controllable oscillator 16 is designed as a quartz VCO, in which the device 12 for receiving and recovering is designed as an IEEE 1394 receiver, in which the clock period detection device 15 is designed as a counter and the device 17 for comparing and controlling FIG. 1 comprises a comparator 17a and a downstream digital-to-analog converter 17b in order to supply the quartz VCO with an analog voltage value for frequency control.
Der lokale Zähler 15 zählt somit die Pulse von dem lokalen Quarz-VCO 16 als Lokaltaktgeber. Der Zählerwert des" lokalenThe local counter 15 thus counts the pulses from the local quartz VCO 16 as the local clock. The counter value of the " local
Zählers 15 wird mit dem empfangenen Zählerwert periodisch verglichen. Die Fehlübereinstimmung zwischen dem lokalen Zählerwert und dem empfangenen Zähler wird verwendet, um den Lokaltaktoszillator 16 einzustellen.Counter 15 is periodically compared with the received counter value. The mismatch between the local Counter value and the received counter is used to set the local clock oscillator 16.
Es sei darauf hingewiesen, daß die Zähler- und Vergleicher- logik, also die Funktionalitäten der Einrichtungen 15, 17 und auch die Funktionalitäten der Einrichtung 12 hardwaremäßig in Form eines PLD (PLD = Programmable Logiq Device) in Form eines FPGA (FPGA = Field Programmable Gat Array) oder in Software, beispielsweise auf einem DSP (DSP = digitaler Signalprozessor) oder auf einem Allzweckprozessor, wie z. B. innerhalb eines PC, implementiert werden kann.It should be pointed out that the counter and comparator logic, that is to say the functionalities of the devices 15, 17 and also the functionalities of the device 12, in terms of hardware in the form of a PLD (PLD = programmable logic device) in the form of an FPGA (FPGA = field programmable) Gat Array) or in software, for example on a DSP (DSP = digital signal processor) or on a general purpose processor, such as. B. can be implemented within a PC.
Nachfolgend wird anhand von Fig. 2 ein Sender- /Multiempfänger-Szenario für ein Mehrkanalaudiosystem dargestellt. Der Sender ist in Fig. 2 mit 30 bezeichnet und empfängt eingangsseitig Audiodaten sowie Hilfsinformationen für die Wellenfeldsynthese. Der Sender umfaßt ein Wellen- feldsynthese odul 31, den Senderoszillator 32, die Refe- renzeintragserzeugungseinrichtung 33 und einen Datenstrom- multiplexer 34, um einen Datenstrom mit Nutzdaten für einzelne Lautsprecher zu liefern, wobei dieser Datenstrom ferner Referenzeinträge aufweist. Der Abstand der Referenzeinträge im Datenstrom ist vorzugsweise periodisch und wird dadurch erreicht, daß der Oszillator 32 den Datenstrommul- tiplexer 34 immer dann ansteuert, wenn ein Referenzeintrag von der Referenzerzeugungseinrichtung 33 in den Datenstrom geschrieben werden soll. Die Referenzerzeugungseinrichtung ist ausgebildet, um immer von einem Referenzzeitpunkt zum nächsten Referenzzeitpunkt die Anzahl der Taktperioden des Senderoszillators 32 zu zählen, wie es im Zusammenhang mit Fig. 1 dargestellt worden ist.A transmitter / multi-receiver scenario for a multi-channel audio system is shown below with reference to FIG. 2. The transmitter is designated 30 in FIG. 2 and receives audio data and auxiliary information for wave field synthesis on the input side. The transmitter comprises a wave field synthesis module 31, the transmitter oscillator 32, the reference entry generating device 33 and a data stream multiplexer 34 in order to deliver a data stream with user data for individual loudspeakers, this data stream furthermore having reference entries. The distance between the reference entries in the data stream is preferably periodic and is achieved in that the oscillator 32 controls the data stream multiplexer 34 whenever a reference entry is to be written into the data stream by the reference generating device 33. The reference generating device is designed to always count the number of clock periods of the transmitter oscillator 32 from one reference time to the next reference time, as has been shown in connection with FIG. 1.
Das in Fig. 2 gezeigte Szenario umfaßt ferner eine Mehrzahl von Empfängern El, E2, E3, ..., En, die alle derart ausgeführt sind, wie es am Beispiel eines einzelnen Empfängers in Fig. 1 dargestellt ist. Alle Empfänger empfangen entweder den gesamten Datenstrom, in dem die Daten für alle Empfänger enthalten sind. Alternativ kann das System auch derart ausgestaltet werden, daß jeder Empfänger nur den für ihn bestimmten Nutzdatenanteil empfängt. Auf jeden Fall empfängt jeder einzelne Empfänger dieselbe Folge von Refe- renzeinträgen vom Sender, so daß der Sender ohne dazwischenliegende Hierarchiestufen als Master-Knoten arbeitet. Eine entsprechende Hierarchie ist in Fig. 3 dargestellt .The scenario shown in FIG. 2 also includes a plurality of receivers E1, E2, E3,... En, all of which are designed as shown in the example of a single receiver in FIG. 1. All receivers either receive the entire data stream in which the data is for everyone Recipients are included. Alternatively, the system can also be designed in such a way that each receiver receives only the user data portion intended for it. In any case, each individual receiver receives the same sequence of reference entries from the transmitter, so that the transmitter works as a master node without intermediate hierarchy levels. A corresponding hierarchy is shown in Fig. 3.
Aus Fig. 3 ist ersichtlich, daß der Master-Knoten Knoten 40, 42, erster Ebene anspricht, die wiederum Knoten 44, 46 zweiter Ebene ansprechen. Die Referenzeinträge in dem Datenstrom werden jedoch auch in dem Fall von Fig. 3 vom ersten Knoten 40 beispielsweise verwendet, um sich zu synchronisieren. In dem Datenstrom, der von dem Knoten 40 zum Knoten 44 läuft, wird wiederum derselbe Referenzeintrag, der ursprünglich vom Masterknoten erzeugt worden ist, „weitergereicht", so daß alle Knoten, sei es, daß sie parallel geschaltet sind, wie in Fig. 2, oder daß sie hintereinander geschaltet sind, wie in Fig. 3, von demsel- ben Mastertakt aus synchronisiert werden.From Fig. 3 it can be seen that the master node addresses nodes 40, 42, first level, which in turn address nodes 44, 46 second level. However, the reference entries in the data stream are also used in the case of FIG. 3 by the first node 40, for example, in order to synchronize themselves. In the data stream that runs from node 40 to node 44, the same reference entry that was originally generated by the master node is in turn "passed" so that all nodes, whether they are connected in parallel, as in FIG. 2 , or that they are connected in series, as in FIG. 3, are synchronized from the same master clock.
Erfindungsgemäß wird somit die Jitter-Dämpfungs-PLL in Systemen gemäß dem Stand der Technik vermieden, indem die Systemquarze der einzelnen Knoten in Gleichklang gebracht werden. Hierzu wird bei allen Knoten außer beim Masterknoten anstelle eines normalen Quarzoszillators ein ziehbarer Quarzoszillator verwendet, wobei dieser kontinuierlich so nachgeführt wird, daß eine möglichst geringe Abweichung zwischen den einzelnen Knoten vorhanden ist. Die Nachfüh- rung geschieht, wie es ausgeführt worden ist, indem jeder Knoten die Schwingungen eines Quarzes zählt und mit denen des Masterknotens vergleicht.According to the invention, the jitter damping PLL in systems according to the prior art is thus avoided by bringing the system crystals of the individual nodes into harmony. For this purpose, a pullable quartz oscillator is used for all nodes except for the master node, instead of a normal quartz oscillator, which is continuously tracked so that there is as little deviation as possible between the individual nodes. The tracking is carried out, as has been carried out, in that each node counts the vibrations of a quartz and compares them with those of the master node.
Abhängig von den Gegebenheiten kann das erfindungsgemäße Verfahren zum Betreiben eines Empfängers in Hardware oder in Software implementiert werden. Die Implementierung kann auf einem digitalen Speichermedium, insbesondere einer Diskette oder CD mit elektronisch auslesbaren Steuersigna- len erfolgen, die so mit einem programmierbaren Computersystem zusammenwirken können, daß das Verfahren ausgeführt wird. Allgemein besteht die Erfindung somit auch in einem Computerprogrammprodukt mit auf einem maschinenlesbaren Träger gespeicherten Programmcode zur Durchführung des erfindungsgemäßen Verfahrens, wenn das Computerprogrammprodukt auf einem Rechner abläuft. In anderen Worten ausge- drückt kann die Erfindung somit als ein Computerprogramm mit einem Programmcode zur Durchführung des Verfahrens realisiert werden, wenn das Computerprogramm auf einem Computer abläuft. Depending on the circumstances, the method according to the invention for operating a receiver can be implemented in hardware or in software. The implementation can be carried out on a digital storage medium, in particular a floppy disk or CD with electronically readable control signals. len take place that can cooperate with a programmable computer system so that the method is carried out. In general, the invention thus also consists in a computer program product with program code stored on a machine-readable carrier for carrying out the method according to the invention when the computer program product runs on a computer. In other words, the invention can thus be implemented as a computer program with a program code for carrying out the method if the computer program runs on a computer.

Claims

Patentansprücheclaims
1. Empfänger zum Empfangen eines Datenstroms, der von einem Sender erzeugt worden ist, wobei der Datenstrom einen ersten Referenzeintrag und einen zeitlich folgenden zweiten Referenzeintrag aufweist, wobei der zweite Referenzeintrag Informationen über eine Anzahl von Taktperioden aufweist, die ein Taktoszillator im Sender seit dem ersten Referenzeintrag ausgeführt hat, mit folgenden Merkmalen:1. Receiver for receiving a data stream that has been generated by a transmitter, the data stream having a first reference entry and a temporally following second reference entry, the second reference entry having information about a number of clock periods that a clock oscillator in the transmitter since the first Carried out reference entry with the following characteristics:
einem Empfangertaktoszillator (16) , der hinsichtlich seiner Empfängeroszillatorfrequenz steuerbar ist;a receiver clock oscillator (16) which can be controlled with regard to its receiver oscillator frequency;
einer Einrichtung (15) zum Erfassen einer Anzahl von Taktperioden, die der Empfangertaktoszillator in einem spezifizierbaren Zeitraum ausführt;means (15) for detecting a number of clock periods which the receiver clock oscillator executes in a specifiable time period;
einer Einrichtung (12) zum Extrahieren des ersten und des zweiten Referenzeintrags, wobei die Einrichtung zum Extrahieren ausgebildet ist, um die Einrichtung (15) zum Erfassen auf der Basis des extrahierten ersten und zweiten Referenzeintrags hinsichtlich des spezifizierbaren Zeitraums anzusteuern; undmeans (12) for extracting the first and second reference entries, the means for extracting being designed to drive the means (15) for detection based on the extracted first and second reference entries with respect to the specifiable period of time; and
einer Einrichtung (17) zum Vergleichen der Anzahl von Taktperioden des Empfängertaktoszillators (16) mit den Informationen in dem zweiten Referenzeintrag,means (17) for comparing the number of clock periods of the receiver clock oscillator (16) with the information in the second reference entry,
wobei die Einrichtung (17) zum Vergleichen ferner ausgebildet ist, um den Empfangertaktoszillator (16) abhängig von einem Vergleichsergebnis anzusteuern, um die Oszillatorfrequenz zu erhöhen oder zu erniedrigen, derart, daß die Oszillatorfrequenz in einem vorbe- stimmten Verhältnis zu einer Frequenz des Taktoszillators im Sender ist oder gleich der Frequenz des Taktoszillators im Sender ist. wherein the means (17) for comparing is further designed to control the receiver clock oscillator (16) depending on a comparison result in order to increase or decrease the oscillator frequency, such that the oscillator frequency is in a predetermined ratio to a frequency of the clock oscillator Transmitter is or equal to the frequency of the clock oscillator in the transmitter.
2. Empfänger gemäß Anspruch 1, bei dem die Einrichtung2. Receiver according to claim 1, wherein the device
(15) zum Erfassen einen Zähler aufweist, der zu einem Beginn des spezifizierbaren Zeitraums startbar ist und zu einem Ende des spezifizierbaren Zeitraums stoppbar 5 ist.(15) has a counter for recording that can be started at the beginning of the specifiable period and can be stopped 5 at the end of the specifiable period.
3. Empfänger gemäß Anspruch 2, bei dem die Einrichtung (12) zum Extrahieren ausgebildet ist, um den Zähler ansprechend auf ein Extrahieren des ersten Referenz-3. Receiver according to claim 2, in which the means (12) for extracting the counter in response to an extraction of the first reference
10 eintrags zu starten und ansprechend auf ein Extrahieren des zweiten Referenzeintrags zu stoppen.10 entry to start and stop in response to an extraction of the second reference entry.
. Empfänger gemäß einem der vorhergehenden Ansprüche, bei dem die Informationen über die Anzahl von Taktpe-, Receiver according to one of the preceding claims, in which the information about the number of clock
15 rioden in dem zweiten Referenzeintrag direkt die Anzahl der Taktperioden umfassen,15 periods in the second reference entry directly comprise the number of clock periods,
wobei die Einrichtung (17) zum Vergleichen ausgebildet ist, um in einem Fall, bei dem die Anzahl der Taktpe-the means (17) for comparing being designed in a case in which the number of clock speeds
'20 rioden des Empfängeroszillators kleiner als die Anzahl von Taktperioden des Senderoszillators ist, den Empfangertaktoszillator anzusteuern, um seine Frequenz zu erhöhen, oder um in dem Fall, in dem die Anzahl der Taktperioden des Empfängeroszillators größer als die'20 periods of the receiver oscillator is less than the number of clock periods of the transmitter oscillator to drive the receiver clock oscillator to increase its frequency, or in the case where the number of clock periods of the receiver oscillator is greater than that
25 Anzahl von Taktperioden des Senderoszillators ist, den Empfängeroszillator anzusteuern, um seine Frequenz zu verringern.25 number of clock periods of the transmitter oscillator is to drive the receiver oscillator in order to reduce its frequency.
Empfänger gemäß einem der vorhergehenden Ansprüche,Receiver according to one of the preceding claims,
30 bei dem die Einrichtung (17) zum Vergleichen ausgebildet ist, um den Empfangertaktoszillator (16) zu steuern, um die Oszillatorfrequenz um einen vorbestimmten Betrag zu erhöhen oder zu erniedrigen.30 in which the comparison device (17) is designed to control the receiver clock oscillator (16) in order to increase or decrease the oscillator frequency by a predetermined amount.
3535
Empfänger gemäß Anspruch 5, bei dem der vorbestimmte Betrag nach und nach verringert wird. The receiver of claim 5, wherein the predetermined amount is gradually reduced.
7. Empfänger gemäß einem der vorhergehenden Ansprüche, bei dem die Einrichtung (17) zum Vergleichen ausgebildet ist, um einen Betrag, mit dem die Oszillatorfrequenz erhöht oder erniedrigt wird, auf der Basis eines Vergleichsergebnisses quantitativ zu berechnen.7. Receiver according to one of the preceding claims, in which the device (17) is designed for comparing in order to quantitatively calculate an amount by which the oscillator frequency is increased or decreased on the basis of a comparison result.
8. Empfänger gemäß einem der vorhergehenden Ansprache,8. Receiver according to one of the preceding speech,
bei dem die Einrichtung (17) zum Vergleichen ausgebil- det ist, um einen Betrag, um den die Oszillatorfrequenz des Empfängertaktoszillators verändert werden soll, anhand einer Kennlinie des Empfängertaktoszillators, durch die ein Steuersignal des Empfängeroszillators mit einer Frequenz des Empfängertaktoszillators in Beziehung ist, und des Vergleichsergebnisses in eine Veränderung des Steuersignals umzurechnen, so daß eine aktuelle Frequenz des Empfängertaktoszillators einer Frequenz des Referenzoszillators zwischen dem ersten und dem zweiten Referenzzeitpunkt entspricht.in which the device (17) is designed for comparison by an amount by which the oscillator frequency of the receiver clock oscillator is to be changed, based on a characteristic curve of the receiver clock oscillator, by means of which a control signal of the receiver oscillator is related to a frequency of the receiver clock oscillator, and of the comparison result into a change in the control signal so that a current frequency of the receiver clock oscillator corresponds to a frequency of the reference oscillator between the first and the second reference time.
Empfänger gemäß einem der vorhergehenden Ansprüche,Receiver according to one of the preceding claims,
bei dem der Datenstrom ferner als Nutzlast eine Folge von Abtastwerten oder Informationen, aus denen die Folge von Abtastwerten ableitbar ist, umfaßt, wobei die Folge von Abtastwerten durch eine von der Frequenz des Empfängertaktoszillators ableitbare Wiedergabefrequenz ausgebbar ist.in which the data stream further comprises, as a payload, a sequence of samples or information from which the sequence of samples can be derived, the sequence of samples being output by a playback frequency which can be derived from the frequency of the receiver clock oscillator.
10. Empfänger gemäß Anspruch 9, bei dem die Wiedergabefrequenz und die Empfängeroszillatorfrequenz in einem ganzzahligen Verhältnis stehen und die Wiedergabefrequenz kleiner als die Empfängeroszillatorfrequenz ist, wobei der Empfänger ferner folgendes Merkmal aufweist:10. The receiver of claim 9, wherein the playback frequency and the receiver oscillator frequency are in an integer ratio and the playback frequency is lower than the receiver oscillator frequency, the receiver further comprising:
einen Direktfrequenzteiler (19) zum Liefern des Wie¬ dergabetakts aus dem Empfängeroszillatortakt. a random frequency divider (19) for supplying the As ¬ dergabetakts from the receiver clock oscillator.
11. Empfänger gemäß Anspruch 10, bei dem der Datenstrom gemäß einem Format IEEE 1394 spezifiziert ist, bei dem die Empfängeroszillatorfrequenz 24,576 MHz beträgt, bei dem die Wiedergabefrequenz 48 kHz beträgt, wobei der ganzzahlige Frequenzteiler ausgebildet ist, um ein Teilungsverhältnis von 512 zu implementieren. i11. The receiver of claim 10, wherein the data stream is specified in accordance with an IEEE 1394 format, in which the receiver oscillator frequency is 24.576 MHz, in which the playback frequency is 48 kHz, the integer frequency divider being designed to implement a division ratio of 512. i
12. Empfänger gemäß Anspruch 9, * 12. Receiver according to claim 9, *
bei dem die Wiedergabefrequenz und die Empfängeroszillatorf equenz in keinem ganzzahligen Verhältnis zueinander stehen, undin which the playback frequency and the receiver oscillator frequency are not in an integer relationship, and
bei dem der Empfänger ferner eine Phasenregelschleife mit einem Schleifenfilter umfaßt, das derart breitban- dig ausgebildet ist, daß ein Takt-Jitter des Empfängertaktoszillators nicht unterdrückt wird.in which the receiver further comprises a phase locked loop with a loop filter which is designed in such a wide range that a clock jitter of the receiver clock oscillator is not suppressed.
13. Empfänger gemäß einem der vorhergehenden Ansprüche, bei dem die Einrichtung (17) zum Vergleichen ausgebildet ist, um einen deterministischen Offset, der in dem zweiten Referenzeintrag enthalten ist, und/oder einen deterministischen Offset, der in der Anzahl von Empfängertaktperioden enthalten ist, außer Betracht zu lassen.13. Receiver according to one of the preceding claims, in which the device (17) is designed to compare a deterministic offset that is contained in the second reference entry and / or a deterministic offset that is contained in the number of receiver clock periods, to be disregarded.
14. Empfängerarray mit einer Mehrzahl von Empfängern, wobei jeder Empfänger gemäß einem der Ansprüche 1 bis 13 ausgebildet ist,14. Receiver array with a plurality of receivers, each receiver being designed according to one of claims 1 to 13,
wobei der Sender (30) als Master ausgebildet ist, undwherein the transmitter (30) is designed as a master, and
wobei jeder Empfänger ausgebildet ist, um den ersten und den zweiten Referenzeintrag von dem Sender (30) zu erhalten, so daß alle Empfänger auf denselben Sender synchronisiert sind.each receiver being configured to receive the first and second reference entries from the transmitter (30) so that all receivers are synchronized to the same transmitter.
15. Empfängerarray gemäß Anspruch 14, bei dem jeder Empfänger ausgebildet ist, um einen oder mehrere Lautsprecher (35) anzusteuern, und15. Receiver array according to claim 14, in which each receiver is designed to drive one or more loudspeakers (35), and
bei dem der Sender ein Wellenfeldsynthesemodul (31) aufweist, um für alle Lautsprecher, die von dem Empfängerarray ansteuerbar sind, Wiedergabeinfor,mationen zu berechnen, die mit einer spezifizierten Wie.dergabe- frequenz auszugeben sind.in which the transmitter has a wave field synthesis module (31) in order to calculate reproduction information for all loudspeakers which can be controlled by the receiver array, which information is to be output at a specified playback frequency.
16. Verfahren zum Betreiben eines Empfängers, wobei der Empfänger einen Empfangertaktoszillator, der hinsichtlich seiner Empfängeroszillatorfrequenz steuerbar ist, aufweist und zum Empfangen eines Datenstroms ausgebil- det ist, der von einem Sender erzeugt worden ist, wobei der Datenstrom einen ersten Referenzeintrag und einen zeitlich folgenden zweiten Referenzeintrag aufweist, wobei der zweite Referenzeintrag Informationen über eine Anzahl von Taktperioden aufweist, die ein Taktoszillator in dem Sender seit dem ersten Referenzeintrag ausgeführt hat, mit folgenden Schritten:16. A method for operating a receiver, the receiver having a receiver clock oscillator which can be controlled with regard to its receiver oscillator frequency and is designed to receive a data stream which has been generated by a transmitter, the data stream having a first reference entry and a temporally following one has a second reference entry, the second reference entry having information about a number of clock periods that a clock oscillator has executed in the transmitter since the first reference entry, with the following steps:
Erfassen (15) einer Anzahl von Taktperioden, die der Empfangertaktoszillator in einem spezifizierbaren Zeitraum ausführt;Detecting (15) a number of clock periods that the receiver clock oscillator executes in a specifiable period of time;
Extrahieren (12) des ersten und des zweiten Referenzeintrags;Extracting (12) the first and second reference entries;
Steuern des Schritts des Erfassens auf der Basis des extrahierten ersten und zweiten Referenzeintrags hinsichtlich des spezifizierbaren Zeitraums;Controlling the step of capturing based on the extracted first and second reference entries with respect to the specifiable period of time;
Vergleichen (17) der Anzahl von Taktperioden des Emp- fängertaktoszillators mit den Informationen in dem zweiten Referenzeintrag; und Ansteuern des steuerbaren Oszillators (16) abhängig von einem Vergleichsergebnis, um die Oszillatorfrequenz zu erhöhen oder zu erniedrigen, so daß die Oszillatorfrequenz in einem vorbestimmten Verhältnis zu einer Frequenz des Taktoszillators im Sender ist oder gleich der Frequenz des Taktoszillators im Sender ist. tComparing (17) the number of clock periods of the receiver clock oscillator with the information in the second reference entry; and Driving the controllable oscillator (16) depending on a comparison result in order to increase or decrease the oscillator frequency, so that the oscillator frequency is in a predetermined ratio to a frequency of the clock oscillator in the transmitter or is equal to the frequency of the clock oscillator in the transmitter. t
17. Computerprogramm mit einem Programmcode zur Durchführung des Verfahrens gemäß Anspruch 16, wenn das Pro- gramm auf einem Computer abläuft. 17. Computer program with a program code for performing the method according to claim 16, when the program runs on a computer.
EP03815499A 2002-11-21 2003-11-10 Receiver and method for operating a receiver clock oscillator Withdrawn EP1563624A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10254405A DE10254405B3 (en) 2002-11-21 2002-11-21 Data stream receiver e.g. for multi-media system, with detection of reception clock oscillator periods over defined interval for correction of oscillator frequency for synchronization with transmitter
DE10254405 2002-11-21
PCT/EP2003/012522 WO2004073220A1 (en) 2002-11-21 2003-11-10 Receiver and method for operating a receiver clock oscillator

Publications (1)

Publication Number Publication Date
EP1563624A1 true EP1563624A1 (en) 2005-08-17

Family

ID=32335758

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03815499A Withdrawn EP1563624A1 (en) 2002-11-21 2003-11-10 Receiver and method for operating a receiver clock oscillator

Country Status (5)

Country Link
US (1) US7519343B2 (en)
EP (1) EP1563624A1 (en)
AU (1) AU2003303745A1 (en)
DE (1) DE10254405B3 (en)
WO (1) WO2004073220A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644396B2 (en) * 2006-04-18 2014-02-04 Qualcomm Incorporated Waveform encoding for wireless applications
KR101124785B1 (en) * 2006-04-26 2012-03-23 콸콤 인코포레이티드 Dynamic distribution of device functionality and resource management
US8406794B2 (en) * 2006-04-26 2013-03-26 Qualcomm Incorporated Methods and apparatuses of initiating communication in wireless networks
US8289159B2 (en) 2006-04-26 2012-10-16 Qualcomm Incorporated Wireless localization apparatus and method
DE102008004819B4 (en) * 2008-01-17 2010-06-24 Texas Instruments Deutschland Gmbh Circuit and method for detecting network node aging in communication networks
CN101719867B (en) * 2009-11-23 2012-07-25 中兴通讯股份有限公司 Method and system for clock recovery in packet switching network
US10326627B2 (en) * 2016-09-08 2019-06-18 Lattice Semiconductor Corporation Clock recovery and data recovery for programmable logic devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128971A (en) * 1991-01-14 1992-07-07 Motorola, Inc. Frequency synchronization apparatus
GB9419611D0 (en) * 1994-09-29 1994-11-16 Plessey Telecomm Constant bit rate synchronisation
US5914757A (en) * 1997-04-21 1999-06-22 Philips Electronics North America Corporation Synchronization of multiple video and graphic sources with a display using a slow PLL approach
JP4062807B2 (en) * 1999-01-14 2008-03-19 ヤマハ株式会社 Data clock generation apparatus and storage medium
US20020056133A1 (en) * 2000-03-03 2002-05-09 Danny Fung Synchronization for digital cable network
AU2001287229A1 (en) * 2000-09-01 2002-03-13 Broadcom Corporation Satellite receiver
EP1198085B1 (en) * 2000-10-10 2011-06-08 Sony Deutschland GmbH Cycle synchronization between interconnected sub-networks
US6639957B2 (en) * 2002-02-14 2003-10-28 Itron, Inc. Method and system for calibrating an oscillator circuit using a network based time reference
US6937872B2 (en) * 2002-04-15 2005-08-30 Qualcomm Incorporated Methods and apparatuses for measuring frequencies of basestations in cellular networks using mobile GPS receivers
US7154976B2 (en) * 2002-08-29 2006-12-26 Lsi Logic Corporation Frequency controller
TW200735535A (en) * 2006-03-01 2007-09-16 Holtek Semiconductor Inc Device of adjusting frequency built-in oscillator for USB interface and method thereof.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004073220A1 *

Also Published As

Publication number Publication date
US7519343B2 (en) 2009-04-14
WO2004073220A1 (en) 2004-08-26
AU2003303745A1 (en) 2004-09-06
DE10254405B3 (en) 2004-06-24
US20070054643A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
EP0639906B1 (en) Digital sampling converter
DE10249886B4 (en) Method and apparatus for generating a clock signal having predetermined clocking characteristics
DE112012004025B4 (en) Systems and methods using randomized clock frequencies to reduce systematic timestamp granularity errors in network packet communications
DE10160229A1 (en) Phase locked loop with hitless reference switching with multiple inputs
EP1627391B1 (en) Device and method for synchronizing an audio signal with a film
WO2006089684A1 (en) Device and method for activating an electromagnetic field synthesis renderer device with audio objects
EP1370957A1 (en) Method and device for synchronising the global time of a plurality of ttcan buses and corresponding bus system
DE102004007098A1 (en) Video device and method for synchronizing time bases of video devices
DE2658238A1 (en) PHASE RIGID CIRCUIT
DE60216582T2 (en) FRACTIONAL N-SYNTHESIZER AND METHOD FOR SYNCHRONIZING THE STARTING PHASE
WO2006089667A1 (en) Apparatus and method for controlling a wave field synthesis rendering device
DE10254405B3 (en) Data stream receiver e.g. for multi-media system, with detection of reception clock oscillator periods over defined interval for correction of oscillator frequency for synchronization with transmitter
DE2104622B2 (en) PROCEDURE AND CIRCUIT ARRANGEMENT FOR SYNCHRONIZATION OF SIGNALS
DE10216001B4 (en) System and method for transmitting digital information at varying sampling rates over a synchronous network
DE2749493A1 (en) SIGNAL GENERATOR
EP1894198B1 (en) Device and method for establishing a correlation between a test audio signal playable at a variable speed and a reference audio signal
DE102010003248B4 (en) Method and device for processing data in a network of a vehicle
DE60211460T2 (en) Fully digital clock recovery with divider with fractional division ratio
DE69922628T2 (en) RECORDING AND PLAYING AN INFORMATION SIGNAL IN / FROM A TRACK ON A RECORDING CARRIER
DE4133884C2 (en) Oscillator for use in arrangements for changing the time base of video signals
DE602004006008T2 (en) Digital mode filter
DE69832239T2 (en) Phase locked loop circuit
DE102004024938A1 (en) Non-integer length clock regeneration loop
AT408298B (en) METHOD AND DEVICE FOR THE DIGITAL RADIO TRANSMISSION OF AUDIO SIGNALS
DE1412010A1 (en) Video recording system and method and processing amplifier circuit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050519

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWAN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20060815