EP1396069A2 - Schaltungsanordnung zum steuern der einer last zugeführten leistung - Google Patents
Schaltungsanordnung zum steuern der einer last zugeführten leistungInfo
- Publication number
- EP1396069A2 EP1396069A2 EP02747208A EP02747208A EP1396069A2 EP 1396069 A2 EP1396069 A2 EP 1396069A2 EP 02747208 A EP02747208 A EP 02747208A EP 02747208 A EP02747208 A EP 02747208A EP 1396069 A2 EP1396069 A2 EP 1396069A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- cfl
- circuit arrangement
- self
- arrangement according
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000004146 energy storage Methods 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 238000012806 monitoring device Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
Definitions
- Circuit arrangement for controlling the power supplied to a load
- the invention relates to a circuit arrangement for controlling the power supplied to a load with a controllable self-conducting semiconductor switch arranged in series with the load.
- the semiconductor switches used in power electronics are normally self-locking.
- semiconductor switches based on silicon carbide SiC have excellent properties due to their high dielectric strength, their low resistance in the conductive state and their suitability for very high switching frequencies, which make their use desirable.
- self-locking switches based on silicon carbide SiC are currently not commercially available.
- VJFET Vertical Junction FET
- the invention is based on the object of a circuit arrangement for controlling the power supplied to a load with a controllable one arranged in series with the load
- a self-conducting semiconductor switch and a first energy storage circuit are arranged in series with a load, which have a first energy storage and a first rectifier connected in series comprises, wherein a connection of the first energy store is connected to that connection of the normally-on semiconductor switch to which its control potential is related.
- a second controllable semiconductor switch is connected in parallel with this energy storage circuit.
- a control circuit is assigned to the first and the second controllable semiconductor switch, which is supplied by the first energy store and opens or closes the second controllable semiconductor switch when the voltage at the first energy store exceeds a predetermined first value or falls below a predetermined second value.
- control circuit comprises a monitoring device for monitoring the voltage of the first energy store and for generating a switching signal for closing the normally-on semiconductor switch when this voltage falls below a predetermined limit value when the auxiliary switch is open.
- a SiC-VJFET in particular a current-limiting SiC-VJFET, is provided as the self-conducting semiconductor switch. This ensures that the load current does not exceed permissible limit values even in the event of a longer charging time of the first energy store that may be required.
- a capacitor is provided as the first energy store, which is preferably designed such that the resonance frequency of the resonant circuit formed from an inductive component of the load and the capacitor is very much lower than the lowest switching frequency of the self-conducting semiconductor switch.
- the auxiliary switch is connected in parallel with a second energy storage circuit, which comprises a second energy storage device and a second rectifier connected in series between it and the normally-on semiconductor switch.
- a supply voltage is provided via the second energy store, with which further loads can be supplied, which must have a fixed reference potential compared to the supply voltage.
- a third energy storage circuit is connected in parallel to the first rectifier, which comprises a series circuit comprising a third rectifier and a third energy storage and which, together with the second energy storage circuit, generates a bipolar supply voltage.
- a protective device for detecting the electrical current flowing through the self-conducting semiconductor switch is provided, which preferably comprises a bistable multivibrator and which generates a control signal for opening the self-conducting semiconductor switch when it exceeds a predetermined limit value. If a current-limiting SiC VJFET is used as the self-conducting semiconductor switch, an inert protection device with a slow response time can be provided, which can be constructed in a particularly simple and robust manner.
- FIG. 1 shows a circuit arrangement according to the invention in a basic circuit diagram
- FIG. 6 shows a further circuit arrangement according to the invention, likewise in a basic circuit diagram
- 7 shows a circuit arrangement according to the invention with a p-channel VJFET
- a unipolar or bipolar supply voltage is generated for further consumers with the aid of further energy stores,
- FIG. 15 shows a circuit arrangement according to the invention, which additionally has an overcurrent protection device for the normally-on semiconductor switch,
- a load 2 is in series with a self-conducting semiconductor switch 4, a first energy store 6a, in the example a capacitor, and a first rectifier 8a, ⁇ c ⁇ to to P 1 P 1 cn o ⁇ o C ⁇ o c ⁇ ⁇ C ⁇ rt ü u C ⁇ ⁇ P, Cfl cn cn Cd H d cn ⁇ et ⁇ N C ⁇ P CL P- u ⁇ N CL> ⁇ !
- Control unit 18a sets control signal S2 to “ON, auxiliary switch 12 is closed and voltage U at energy store 6a gradually begins to decrease in accordance with the power requirement of control circuit 14.
- the first control unit 16 generates the control signals SI for the self-conducting semiconductor switch 4 in accordance with the requirements for the power requirement of the load 2.
- the voltage U at the energy store 6a gradually reaches the second value U r e f - ⁇ u 2 , which becomes the control signal S2 for the auxiliary switch 12 is set to "OFF, and the voltage U at the first energy store 6a begins to rise again as soon as the control signal SI for the self-conducting semiconductor switch 4 is set to" ON.
- the voltage U thus increases in sections until it reaches the first value U ref + ⁇ u x again and the auxiliary switch 12 is opened again.
- the switching times ti, t i + ⁇ , ... are selected such that they each fall in time intervals ⁇ t, in which the self-conducting semiconductor switch 4 is open.
- the second control unit 18 it is necessary for the second control unit 18 to process an enable signal S3 to enable the switching command, which is provided by the first control unit 16 in accordance with the exemplary embodiment illustrated in FIG. 6.
- a p-channel VJFET is used instead of an n-channel VJFET.
- the gate potential must be raised above the source potential so that the energy storage circuit 9a must be connected upstream of the self-conducting semiconductor switch 4.
- the entire switching arrangement then forms a p-channel switching element 15b. c ⁇ to to P 1 P 1
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
- X-Ray Techniques (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
Eine Schaltungsanordnung zum Steuern der einer Last (2) zugeführten Leistung mit einem in Reihe zur Last (2) angeordneten steuerbaren selbstleitenden Halbleiterschalter (4) enthält gemäß der Erfindung eine in Reihe zur Last (2) angeordnete ersten Energiespeicherschaltung (9a), die einen ersten Ener-giespeicher (6a) und einen in Reihe dazu geschalteten ersten Gleichrichter (8a) umfasst, und zu der parallel ein steuerba-rer Hilfsschalter (12) angeordnet ist. Dem selbstleitenden Halbleiterschalter (4) und dem Hilfsschalter (12) ist eine vom ersten Energiespeicher (6a) versorgte Steuerschaltung (14) zugeordnet ist, die den Hilfsschalter (12) schließt bzw. öffnet, wenn die Spannung (U) am ersten Energiespeicher (6a) einen vorgegebenen ersten Wert (Uref + ΔU1) überschreitet bzw. einen vorgegebenen zweiten Wert (Uref - ΔU2) unterschreitet.
Description
Beschreibung
Schaltungsanordnung zum Steuern der einer Last zugeführten Leistung
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Steuern der einer Last zugeführten Leistung mit einem in Reihe zur Last angeordneten steuerbaren selbstleitenden Halbleiterschalter.
In der Regel sind die in der Leistungselektronik verwendeten Halbleiterschalter, beispielsweise IGBTs, MOSFETs, Thyristoren oder GTOs, selbstsperrend. Dabei haben Halbleiterschalter auf der Basis von Siliziumkarbid SiC im Vergleich mit Halb- leiterschaltern auf Siliziumbasis aufgrund ihrer hohen Spannungsfestigkeit, ihres geringen Widerstandes im leitenden Zustand und ihrer Eignung für sehr hohe Schaltfrequenzen hervorragende Eigenschaften, die ihren Einsatz erstrebenswert machen. Selbstsperrende Schalter auf der Basis von Silizium- karbid SiC sind jedoch gegenwärtig kommerziell nicht verfügbar.
Aus ISPSD 2000 - 12th IEEE International Symposium on Power Semiconductor Devices & ICS, Toulouse, P. Friedrichs et al, '"SiC Power devices with low on-resistance for fast switching applications" , S. 213-216, ist es bekannt, einen selbstleitenden VJFET-Schalter (VJFET=Vertical Junction FET) auf der Basis von Siliziumkarbid SiC mit einem selbstsperrenden MOSFET zu einer Kaskode zu kombinieren, so dass nach außen wiederum ein selbstsperrendes elektronisches Bauelement entsteht.
In Anwendungen, beispielsweise bei einer Stromversorgung, in denen eine Schaltungsanordnung zum Steuern der einer Last zu- geführten Leistung immer dann wenn sie an Spannung liegt auch mit Leistung versorgt wird, d. h. in Betrieb ist, ist es jedoch nicht zwingend notwendig, dass ein in dieser Schaltungs-
anordnung als Leistungsschalter eingesetzter Halbleiterschalter selbstsperrend ist. Vielmehr kann in solchen Anwendungen grundsätzlich auch ein selbstleitender steuerbarer Halbleiterschalter alleine zum Einsatz kommen. Dabei ergibt sich je- doch das Problem, dass mit Anlegen der Versorgungsspannung an die Schaltungsanordnung der Stromfluss durch den selbstleitenden Halbleiterschalter beginnt. Daher besteht die Notwendigkeit, innerhalb kürzester Zeit eine Ansteuereinrichtung für den selbstleitenden Halbleiterschalter betriebsfähig zu machen, die diesen abschalten kann, bevor eine Betriebsstörung, beispielsweise ein Überstrom, auftritt.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Schaltungsanordnung zum Steuern der einer Last zugeführten Leis- tung mit einem in Reihe zur Last angeordneten steuerbaren
Halbleiterschalter anzugeben, die einfach aufgebaut ist und auch die Verwendung eines selbstleitenden steuerbaren Halbleiterschalters ermöglicht.
Die genannte Aufgabe wird gemäß der Erfindung gelöst mit einer Schaltungsanordnung mit den Merkmalen des Patentanspruches 1. Gemäß diesen Merkmalen sind in Reihe zu einer Last ein selbstleitender Halbleiterschalter sowie eine erste Energiespeicherschaltung angeordnet, die einen ersten Energie- Speicher und einen in Reihe dazu geschalteten ersten Gleichrichter umfasst, wobei ein Anschluss des ersten Energiespeichers mit demjenigen Anschluss des selbstleitenden Halbleiterschalters verbunden ist, auf den dessen Steuerpotential bezogen ist. Zu dieser Energiespeicherschaltung ist parallel ein zweiter steuerbarer Halbleiterschalter geschaltet. Dem ersten und dem zweiten steuerbaren Halbleiterschalter ist eine Steuerschaltung zugeordnet, die vom ersten Energiespeicher versorgt wird und den zweiten steuerbaren Halbleiterschalter öffnet bzw. schließt, wenn die Spannung am ersten Energie- Speicher einen vorgegebenen ersten Wert überschreitet bzw. einen vorgegebenen zweiten Wert unterschreitet.
ω u> t ) P1
Ü1 o cn o π O π
rl- α ιQ CΛ N Pt Cd Ξ s: M tu CΛ P4 P Sl tr PJ Ω P- M 53 Φ K Λ N CΛ σ
P- P P- Φ 1-3 O Φ P P S P- P- o J P- et P P Φ Φ o P tr CΛ P- φ H P- P) O Φ P Φ φ
Φ P Φ O: P) tr P- 3 ^ φ H cn Φ ι-i P- ι-i Hi Φ rt ι-i CΛ φ i-i P- P P- H tQ Mi Cfl ) et Φ 1 tr Hi P Φ rt N ι-i ι-i Hi rt rt tr (Q rt P>: tr
Cd Cfl Mi et Φ P- jjd P) ιQ cn Φ P- • C P Φ CΛ cn Φ CΛ P- rt Φ Ω Cfl ü 3
P- P) P P <! rr H O P P Φ Φ Cfl ι-S P P- φ iQ Ω cn P- CΛ P P •ö Φ rt P4 rt P-
P P Mi Φ Φ Φ fl f-s φ CΛ P- Λ P- Ω CΛ φ φ H CΛ tr rt Ω Ω P P> P- P- • fl rt cn Mi P" rt H K O M H rt Φ Ω rt PJ Ω ι-i P s: rt Φ tr tr rt S! P rt P- rt Φ n P P> Φ PJ cn tT P- M Φ ' Φ P) p- CΛ Hi Φ Φ rt φ PJ Φ Φ P Φ Φ O p-
P" CD & 3 pj: P> vQ s: PJ P < P> P P) <! O H P- N CΛ ι-i ι-i ι-i P H P- P- rt Φ
P> ; P <! PJ P- Φ tr o CΛ et O P1 P- CΛ CΛ P iQ rt CΛ rt P CΛ CΛ φ P Φ 3
3 P K rr o rt Φ P- α rt ri- Ω φ rl- H J P- rt Φ ) Φ φ Ω iQ Ω rt H P rr CD ιQ P- P ι-i Φ H rt P P) φ φ PJ l-J P rt φ Φ Φ P Cfl i-i tr p: tr Φ cn Ω P^ ϊtJ
P- iQ P> Φ Φ P p. P rr P) P Φ rt Cfl P i-i CΛ rt ι-i tr PJ P> P P- P' Φ p
0) Mi CΛ Φ CΛ P H iQ P) rr P iQ P- p φ Sl P * ι-i Φ ιq φ Φ 3 P1 Φ Ω P
P CD Φ Cfl Cfl Φ P H- $. rt P fu: Φ rt P) φ φ P- H rt l-i tr Φ
CD H Cfl CΛ Φ P- P 3 ) P- Φ ι-i P. PJ P Sl 1-5 Φ h-1 P- n rt Cfl φ Φ fl φ K ιQ
P, O PJ P Φ P- P) P" H -i-J Φ ) Hi φ rt ι-i rt Ω rt Ω Φ Ω i-i ι-i Ω P> P pι Φ t-> Φ t Φ Φ i-i < P P < H Hi P- P- cn Φ tr " rt p- Λ tr 3 P" P
CD M ) Cfl P S O P- iQ Φ "^ ιp J P) rt iQ fl tr Ω P et P1 H rt J P> Cd tr
(D Cfl fl ~- H ι-5 3 Φ i-i Φ P ι-J Φ ? Φ Φ tr • P- o Φ Φ P1 Cd P
Cfl rr rt rr Cfl P" P- r+ P- Cfl CΛ Hi O: P cϊ- P φ rt Φ ) CΛ s: P- P CΛ rt P φ Φ Φ
Φ Φ Φ s: P>: P Φ φ Ω O J Mi P- s: ι-i P- P CΛ CΛ P- rt P Φ H P- P
CA ? P ι-i * o P Cfl P- H P1 PJ Mi CΛ P) ! rt P- J P- 3 Cfl Φ ι-i Φ Cd J P H ^q rt
(D o tr tr iQ o P" rf PJ p- P Ω P P ι-i u3 φ P P- rt P P iQ ιQ P- Φ ≥l
P1 3 Cd Φ fl Φ P- tf PJ • o φ Φ Φ P' CΛ Cfl cn P Φ Ω . P- φ p. tr Ό P P rr P- LQ P) J Cfl σ P rf- P) ^ H) φ 3 P- P- ' tr P- tr H tr φ Cfl Cfl rt
Cfl CD Φ P* P* P" Hi Cfl P Φ p: Cfl Φ P>: CΛ φ φ N P N iQ P- Cfl Ό Ω N et P M O: Φ P- φ rr rf φ P ? H- r P' P- öo P- s: M s: P- P- P- •ö φ tr Cfl fl iQ PJ P- P P- Φ P iQ Φ CΛ Φ Φ i-i w P P- Ω ^ CΛ • Ω • φ Φ φ φ P- ) TJ ω
CD P- P- rt rt CΛ rr P) P φ P- ΓI- rr iQ P P- Φ ^Q tr P •ö P4 CΛ P P- Ω P)
P- Φ Φ Φ tr P P P) P • rr P H" P P> ^ Φ •ö CΛ Ω PJ rt P r P. Cfl P- P Φ <! Φ > 3 Φ iQ Mi CΛ iQ Φ ? - P P- P o P- Φ Φ P
CD et Ό Cfl CΛ O H P <! ö s: cn CΛ Ω H H rt P O: P- P P- P- s: φ H H P
P Φ rr φ o 3 cn Φ Φ CΛ P) Hi CΛ t O: cn p- P Hi Φ φ Ω P- o ι-i P
P- s: P- . P P Hi H H Ω P f" o Ω CD EP rt O P Hi P tr Hi tr P Hi iQ
CD n cn Φ p: tr cn PJ P- P CΛ i-i P Φ Φ P vp P CΛ Φ Cfl P1 ) P -1
P H * σ ffi Φ n CΛ P* H r+ P) Φ CΛ 3 P> rt ι-i ι-i Φ rt <l l-i cn P P- p: α Φ P> P) H tr H J Φ ι-< ^ P- P) rt Φ o Ω P- Hi Φ tr
K P Φ P> fl P P P rr cn rt P- P Φ 3 • P ι-i Φ tr Φ tr EP Φ
CD P Cfl P tr Φ P n <! K H P- φ Φ fl CΛ P H Φ ιQ p- P> P P> Φ Φ l-i
M a. rr P iQ - M Φ P- φ ι-i H rt rt φ α i-i Φ P P1 P P P tr < o Φ P- N tr cn Φ P H Cfl n Φ CΛ H P CΛ iQ φ rt Cfl Φ P-
P- Φ PJ P- Φ P cn Hi H Φ H" Mi φ α H M p) N rt cn ι-i Ω Φ P φ φ P cn Φ P-
CD P P rt CΛ rf O P H P CΛ φ I-i < Φ PJ $. Φ rt Ω tr tr l-i P1 P- P" φ
P- P> > Φ Cd rr H ιQ CΛ CΛ tr P Hi Φ Λ CΛ Φ P Φ tr PJ Φ <! tr Φ Φ CΛ rt Φ P- P> P P- ) Φ 3 P P- rr Ω cn P- ι-i Φ P- Φ P P o cn cn P- rt tr1
CD 3 P P Cfl P P P- P Φ Φ PJ et Cfl P P P- rt P rt Φ I-i rt rt CΛ n M P)
P, i P n Cfl rt CΛ o- fl P) rt P- i-i φ Φ CΛ Cd P- P P iQ Φ Ό tr O Cfl fl <! Φ PJ n Φ P- •ö ) PJ φ Φ P P Φ ι-i H Ω P Φ P Φ P Φ P> l-i 3 rt
O o H J PJ P P Λ φ P r+ P- P P iQ P> PJ φ cn iQ N U3 Φ P- P P-
& n rt P- P) Φ P- o P- • Φ rt Φ ιQ Φ N S! P> H φ s: Φ ι-< rt P Ω ≤: P
P> N Φ Φ rr Cfl Φ 3 Ω ι-J Φ M P P- s: Φ P1 iQ tr rt Φ P t P- P
P Φ rr P s P- P1 P tr H- rt CΛ φ ι-i rt P- S Φ P- Φ • P P et ι-i P- rr ιQ t"1 P- H P- tu P- r+ Φ P n p) cn • P- P- rt P Φ J M rt P P- ιQ φ -
CD Cfl Φ P fl P) P- K rt M E et Φ H rt φ rt P cn EP Φ S! Φ H
P s: P- ι-i P P r+ Φ H H φ ιQ Ό P P P φ P Cfl Φ
Cfl Φ Cfl o tr Φ Mi Φ P- Cfl P. o P rt φ PJ P Φ uq O P
P- 1 * Φ H CΛ tr Φ o 3 P- O p- l B* P l-i Φ 3
Cfl Cf P- 1 1 1 Φ 1 φ 1 1 3 1 1 p- o φ Φ rt
verlängert wird, dass das Integral der Spannung an der Last über die Einschaltdauer (Spannungszeitfläche) gleich der Spannungszeitfläche ist, die an der Last anliegen würde, wenn der Hilfsschalter geschlossen wäre.
Insbesondere umfasst die Steuerschaltung eine Überwachungseinrichtung zum Überwachen der Spannung des ersten Energiespeichers und zum Erzeugen eines Schaltsignals zum Schließen des selbstleitenden Halbleiterschalters, wenn diese Spannung bei geöffnetem Hilfsschalter einen vorgegebenen Grenzwert unterschreitet.
In einer besonders bevorzugten Ausgestaltung der Erfindung ist als selbstleitender Halbleiterschalter ein SiC-VJFET, insbesondere ein strombegrenzender SiC-VJFET vorgesehen. Dadurch ist sichergestellt, dass der Laststrom auch bei einer gegebenenfalls erforderlichen längeren Aufladedauer des ersten Energiespeichers zulässige Grenzwerte nicht überschreitet.
Als erster Energiespeicher ist in einer besonders einfachen Ausführungsform der Erfindung insbesondere ein Kondensator vorgesehen, der vorzugsweise derart ausgelegt ist, dass die Resonanzfrequenz des aus einem induktiven Anteil der Last und dem Kondensator gebildeten Schwingkreises sehr viel kleiner als die niedrigste Schaltfrequenz des selbstleitenden Halbleiterschalters ist.
In einer vorteilhaften Ausgestaltung der Erfindung ist dem Hilfsschalter eine zweite Energiespeicherschaltung parallel geschaltet, die einen zweiten Energiespeicher sowie einen in Reihe dazu zwischen diesem und dem selbstleitenden Halbleiterschalter geschalteten zweiten Gleichrichter umfasst. Dadurch wird über dem zweiten Energiespeicher eine Versorgungs- Spannung bereitgestellt, mit der weitere Verbraucher versorgt werden können, die gegenüber der VersorgungsSpannung ein festes Bezugspotential aufweisen müssen.
Ergänzend hierzu ist in einer weiteren Ausgestaltung dem ersten Gleichrichter eine dritte Energiespeicherschaltung parallelgeschaltet, die eine Reihenschaltung aus einem dritten Gleichrichter und einem dritten Energiespeicher umfasst, und die gemeinsam mit der zweiten Energiespeicherschaltung eine bipolare Versorgungsspannung erzeugt.
In einer weiteren Ausgestaltung ist eine Schutzeinrichtung zum Erfassen des durch den selbstleitenden Halbleiterschalter fließenden elektrischen Stromes vorgesehen, die vorzugsweise eine bistabile Kippstufe umfasst, und die ein Steuersignal zum Öffnen des selbstleitenden Halbleiterschalters generiert, wenn dieser einen vorgegebenen Grenzwert überschreitet. Wenn als selbstleitender Halbleiterschalter ein strombegrenzender SiC-VJFET verwendet wird, kann ein träge Schutzeinrichtung mit langsamer Reaktionszeit vorgesehen werden, die besonders einfach und robust aufgebaut werden kann.
Zur weiteren Erläuterung der Erfindung wird auf die Ausfüh- rungsbeispiele der Zeichnung verwiesen. Es zeigen:
FIG 1 eine Schaltungsanordnung gemäß der Erfindung in einem Prinzipschaltbild,
FIG 2 die Schalthysterese des Hilfsschalters in einer bevorzugten Ausgestaltung der Erfindung,
FIG 3-5 Diagramme, in denen jeweils das Steuersignal für den selbstleitenden Halbleiterschalter, die Span- nung am ersten Energiespeicher und das Steuersignal für den Hilfsschalter gegen die Zeit aufgetragen sind,
FIG 6 eine weitere Schaltungsanordnung gemäß der Erfin- düng ebenfalls in einem Prinzipschaltbild,
FIG 7 eine Schaltungsanordnung gemäß der Erfindung mit einem p-Kanal-VJFET,
FIG 8a, b prinzipielle Anordnungen der erfindungsgemäßen Schaltungsanordnung relativ zur Last,
FIG 9 als Anwendungsbeispiel für die erfindungsgemäße Schaltungsanordnung einen Hochsetzsteller,
FIG 10 als weiteres Anwendungsbeispiel für die erfindungsgemäße Schaltungsanordnung einen Sperrwandler,
FIG 11 die Anwendung der erfindungsgemäßen Schaltungsan- Ordnung in einer Brückenschaltung,
FIG 12 die Anwendung der erfindungsgemäßen Schaltungsanordnung in einem Tiefsetzsteiler,
FIG 13,14 jeweils eine Schaltungsanordnung, bei der mit
Hilfe weiterer Energiespeicher eine unipolare bzw. bipolare Versorgungsspannung für weitere Verbraucher erzeugt wird,
FIG 15 eine Schaltungsanordnung gemäß der Erfindung, die zusätzlich über eine Überstromschutzeinrichtung für den selbstleitenden Halbleiterschalter verfügt,
FIG 16, 17 weitere vorteilhafte Ausgestaltungen der Schaltungsanordnung gemäß der Erfindung, bei der als Hilfsschalter ein p- bzw. n-Kanal-MOSFET eingesetzt wird.
Gemäß FIG 1 ist eine Last 2 in Reihe mit einem selbstleitenden Halbleiterschalter 4, einem ersten Energiespeicher 6a, im Beispiel ein Kondensator, und einem ersten Gleichrichter 8a,
ω cυ to to P1 P1 cn o π o Cπ o cπ φ CΛ rt ü u C φ ^ P, Cfl cn cn Cd H d cn ≤ et φ N CΛ P CL P- u σ N CL > <! N Cfl H- ι-i Ω Φ φ P- d p, P) Φ Φ Ω Ω P P rt P) Φ Φ H O O P- P φ P- d Φ d P Ω cn 3
Hi tr P 3 P cn cn P tr tr φ Hi CL Φ i-i l-i rt Cfl uq P ιQ Cfl tr Φ 3 3 ^ υq tr
O P) Hi iQ rt tr ) h-> i-i d D - rr Φ l-i Φ cn ^ P- M Cd cn PJ td
P P1 P> cn CΛ Φ ιQ cn O iQ P- CL Φ φ Φ P Ω P φ P> W P: Pl s: O Φ
CL rt ) φ CΛ CL P φ et rt cn P- Φ φ p, P1 P CL Φ Φ P- P P> Φ tr Φ Cfl P-
Φ φ Ω Φ O H Cfl P1 d CΛ Φ E P tr φ CD Cd P- P> P- " Φ cn P1 H H P- CΛ cn l-i P p- tr tr CΛ P1 Ω Ω Φ P φ Cfl rt PJ 3 P Cfl P & P φ rt tr P P> cn Φ Tj
P1 CΛ CΛ P> Φ - tr P- tQ P T3 n i-i P N φ rt Cfl Cfl Φ Φ P1 CΛ P P φ P P-
P- rr et P- Φ P- PJ rt Φ Φ tr φ φ N Cfl P ι-i • Ω Ω [ N ι-i φ rt υ Mi φ
Ω Φ P> rt H Ω CL o Φ D 3 P- φ PJ i-i P Cfl 3 ιQ tr tr p P Φ cn p- ι-i cn Φ tr cn Φ Φ φ CΛ tr φ Cfl P CD Ω P- tr • P- H P1 cn 3 H rt rt O tr P- ö
Φ P- P- H rt M P Cfl tύ p- Cfl tn tS φ 3 P P Ω cn Φ Φ 3 φ Φ P Φ φ
P tu P rt φ P- Φ φ p p- φ Q rt P- φ e Cfl cn cn tr cn rt 3 ι-i Hi P- ι-i i-i P-
P> Φ Φ P1 P Ω uq P P tr P1 P Φ H H l-i cn TJ > cn cn P1 Φ Φ fl P1 fl P
CΛ P t tT Φ Φ φ Hl O: Φ Hl Ω Φ P P Cd Ω P Ό ω Cfl φ rt tr CΛ • Cd rt cn P ffi l-i cn y> Mi P- cn φ 4 P- cn Cfl tr Cd P tr cn P- P) ^ φ
Φ 1 rt P Φ et CD tr CΛ P) Hi rt cn H CD Ω Hi Φ Φ cn cn P Φ D cn φ cn Cd ö
P φ Φ P Φ H ι-i P! PJ ι-i Ω P Φ Ω CΛ tr p: cn ι-i rt Φ ι-i P" P- m tr P-
Φ P- P M P- P- tr p: tr P Φ P tr rr rt Φ tr tr P- i-i iQ rt < Cfl Cfl o
H rt Φ m u 00 Ω H Ω CD P rt P> Φ Φ l-i H <! P Φ Φ iQ P- φ O P- rt C
Cfl Φ H J P- J tr Hl Φ ?T P1 Φ Φ P P P c-ι P cn P- P- φ P P Cfl <5 P- P1 φ
P- H cn Φ φ cn P- rt r 3 P rt CD P ^1 CL rt φ cn rt o P Φ
^ cn O tr Λ <1 n rt Φ Φ Cd P P) iQ Cd Φ Φ Φ cn TJ P- P cn P-
P Ω tr ►0 Φ rt Ω Φ ι-i Φ K M H P P Cfl ι-3 P i-i P Ό Φ Φ φ tr rt P>
P> tr P) Φ Φ H Φ Pf H CΛ P P- C Φ rt tr " cn CL Φ P- Hi H P- CΛ φ Φ P
P1 ) P- P- tr P P» Cfl o i H Φ Φ Φ P- rt Φ P- Ω P1 P P- cn P
Φ P1 rt rt Ω p- P- Ω t Φ Hi tr to vQ H 3 P- CD cn Φ P Ω tr P- CΛ P1 o P- φ rt P ro tr P Tj rt -T α n cn P- Cfl P rt P tr Φ φ *σ P P- P Φ P-
CΛ Φ P M Mi Φ P) P) s: CΛ fl Φ Q Φ P_ tu 13 Hi u Φ H &o P) 1 ISl CL P ι
P> p, ιQ CΛ H Φ φ M cn P- rt Ω P- Φ CΛ pι P> P- Cd P) ι-i rt P w P- Φ K Φ
Cfl Ω CΛ H P- r cn ι-i Φ tr rt cn Tj Cfl PJ φ CL P- P cn n • P CD P H PJ tr P1 tr rt P1 P> Φ P CD Φ Ω Φ tr Φ 3 Φ tr Ω P) P P 3 Φ P1 CΛ
N 0^ J^ PJ σi t ι-i L P1 H P- P- CΛ PJ P ι-i P- tr P P) K tr TS s; P" P> P- < φ cn rt cn CD Ω O Φ > ιQ Φ D P ü P) Φ P1 PJ
P N et P Φ Hl .C- ι-i P- Φ Ω P1 1 d P- P P p- H- P cn ι-i P- Φ P
P P Φ d: H Φ Φ i-i p- rt Φ ι-i rt 1 Φ cn Φ rt rt P- Λ <! tr P P- P
CΛ ιQ H tr α CD P- Hi CL H- P) Φ H Ω Φ fl Hi cn Φ d P C-) P- rt P t Φ φ P- P φ -> d Φ Ω P1 rt cn Φ H P> cn p: •Ö H P φ Φ •^ CL cn Φ P
O d- l-i φ cn EP P- ι-i P tr ro rt • Ω •o Cfl P Φ P* Φ cn iQ P Cd rt ι-i υ iQ Φ P Cfl Ω rt Φ Ω cn P Φ tr O Ω P) P l-i P- Ω cn M H CΛ H cn cn
Φ CΛ P< P L φ tr EP tr rt P- P-- M σ P) rt tr P" d Ω tr CD rt φ P- O Ω A
P P P φ 3 P> Φ φ Ω tr Φ Φ ) 1 CΛ P tr J P) Φ P- n 3 tr d
Φ tu Φ CL P P => P CL p- φ l-i rt P <! rt iQ Φ 3 P1 P) r D Φ
M P- rt ^ P- P- Cd rr i-i P rt rt Φ Cfl ι-i rt P- o M . — . Φ P1 P1
P- P- P- lQ P) P- φ Φ Φ P Φ Hi CL P P- Φ ^ P tr cn Φ cn Ω ιQ CΛ υq rt
Φ Hi φ φ PJ Ω φ l-i CL P1 d iQ P) H Cd Φ Φ l-i rt p: Φ P- ι-J Φ Φ
H Cfl L 3 CΛ P1 * CL CΛ tr1 M Φ P- l-i PJ P3 ι-i P- σi Φ tr CΛ o Φ ι-i rt cn P- Ω rt P- et P) ^ o P Φ Ω D P • — TS Cfl ) P- Φ rt 1 P 1
• Ω φ K 4 CL Φ ι-i cn P- PJ EP tr P) P) P) O •σ CD Ω l-i Φ < N j^ O tr P- P- P- Cfl o rt Φ • Φ φ P Ω P- rt P- 3 ιQ σ tr c-ι Φ
H Q- PJ o φ cn 3 cn P P CL P- tQ P4 Cfl Φ φ p- Φ Φ H CL P- ^ P P- )
3 P- P- Hi CΛ et P- to TJ t cn P- cn Φ iQ rt P rt cn P- P- P- rt Cd P. cn P rt ro Cfl cn Cd • P Pt φ φ rt φ φ rr cn Φ rt Ω Ω φ ~- ι-3 φ rt vQ φ CΛ φ P P p- P- Φ Φ Cfl P- L tr α tr — ι-i Φ
P H N Ω P et σ CL p: P Ω P CΛ t-ι Φ P Ω Φ P> Φ Φ P> Φ et P1 tr • ! ! cn Cfl d tr φ Φ Φ er PL tr iQ rt P> P- f tr M l-i 3 H Φ ) Φ O
Hi 3 ) P ) ι-i l-i φ Φ Φ l-i Cfl P rt J C - rt PJ l-i cn P- Pt H d P1 P< 1 ι-i CL H 1 O rr - tr φ Φ M rt 3 1
PJ t 1 Φ 1 3 1 Φ 1 rt rt oo
1 P t 1 CD IO
ω cυ to to P1 P1
Cn o Cπ 0 Cπ 0 Cπ
Steuereinheit 18a setzt das Steuersignal S2 auf „EIN , der Hilfsschalter 12 wird geschlossen und die Spannung U am Energiespeicher 6a beginnt allmählich entsprechend dem Leistungsbedarf der Steuerschaltung 14 zu sinken.
Die erste Ansteuereinheit 16 generiert die Steuersignale SI für den selbstleitenden Halbleiterschalter 4 entsprechend den Anforderungen an den Leistungsbedarf der Last 2. Die Spannung U am Energiespeicher 6a erreicht allmählich den zweiten Wert Uref - Δu2, das Steuersignal S2 für den Hilfsschalter 12 wird auf „AUS gesetzt, und die Spannung U am ersten Energiespeicher 6a beginnt erneut zu steigen, sobald das Steuersignal SI für den selbstleitenden Halbleiterschalter 4 auf „EIN gesetzt ist. Während der Einschaltzeiten des selbstleitenden Halbleiterschalters 4 steigt somit die Spannung U abschnittsweise an, bis sie erneut den ersten Wert Uref + Δux erreicht und der Hilfsschalter 12 erneut geöffnet wird.
In einer bevorzugten Ausführungsform werden die Schaltzeit- punkte ti, ti+ι, ... so gewählt, dass diese jeweils in Zeitintervalle Λt fallen, in denen der selbstleitende Halbleiterschalter 4 geöffnet ist. Hierzu ist es erforderlich, dass die zweite Ansteuereinheit 18 ein Freigabesignal S3 zur Freigabe des Schaltbefehls verarbeitet, das gemäß dem in FIG 6 veran- schaulichten Ausführungsbeispiel von der ersten Ansteuereinheit 16 bereitgestellt wird.
Im Ausführungsbeispiel gemäß FIG 7 ist anstelle eines n-Ka- nal-VJFET ein p-Kanal-VJFET verwendet. In diesem Fall muss das Gatepotential zum Abschalten über das Sourcepotential angehoben werden, so dass die Energiespeicherschaltung 9a dem selbstleitenden Halbleiterschalter 4 vorgeschaltet werden muss. Die gesamte Schaltanordnung bildet dann in Analogie zum Ausführungsbeispiel gemäß Fig. 1 ein p-Kanal-Schaltelement 15b.
cυ to to P1 P1
Cn o Cπ o Cπ o Cπ
P
Φ
3
CΛ 3 φ ι-i ι-i x P>
P
P-1
Φ
H
Φ
P-
P Q
Φ
Cfl
Φ rr
N et x
P- l-i
CL
cυ cυ to to
Cn o Cn o Cπ o Cπ
CΛ rt ι-i o
3
P)
CD
P
Hl
CL
P-
Φ
CΛ et ι-i
O ä 13
Hl
PJ
CL φ
M
P P P.
1 — 1
P: tr φ
1-j
CL φ p
Φ
H
Cfl rt
Φ
P
Cd p
Φ f-j vQ
P-
Φ 1
ω to t cn o Cπ o Cπ σ Cn ö rt P1 H d < Cd CL 3 cn cn CL Si P Q P Φ CL Φ cn CL rt φ cn 3 P Ω P LSI P c tr Cfl φ d Φ 3 P φ P φ d Ω Ω Φ Φ P- P- P- H P P- P Φ tr Φ Φ d rr φ X P O 13 φ 13
P P P- CL P φ d ω 3 P Ω Φ Ω P P- cn Ω P- H Φ 3 P P φ P P- CL 3 D P- φ vQ r > cn P rt Cfl p- CD P tr P- rr cn rt rt " rt cn P C : »Q ι-i cn P CL P-
CΛ Φ P CL O vQ P1 3 tr φ rt Ω rt rt rt Φ rt Hi EP cn cn Ω CL CΛ P φ Ω 3 Cn P cn H H P- P- CL vQ H CL Φ tr φ Φ Φ P tr Φ 00 CD O - — . Λ O tr φ Ω d P tr
CD o CL Hi P- vQ Φ Ω P- Φ φ cn φ P ti ι-i P Φ Ω ^i P- Cd o 3 Φ CΛ rr P Φ
P •^ Φ p: r P CΛ tr φ M vQ rr P cn P- Cd P- Cd P1 H P- P- P D vQ Cd P
P P rr et P 13 cn Φ Φ Ω rt Cd P P d cn Q φ P <! r SV tu P
P tr P Φ vQ φ V ^~. et tr P tu 00 rr Φ • P Φ vQ Φ P P vQ φ P P- rt Φ cn
P Φ t d P cn P- PJ CΛ Φ Φ P- P) rt P Φ P Φ P CL CD • CD P <i φ N P D Q P- D P cn Ω Φ >υ P P Cd Φ X X i-i vQ cn vQ P *. P cn o P- Hi P Φ vQ cn fl vQ Cd 13 tr P- Φ • P Hl P) P φ O vQ P- Ω P- Φ cn vQ O 3 cn cn cn P- P- tr
CD 13 tr ß P P> Φ P P- Cd Φ 01 P cn P tr P- Φ tr Φ P- P- cn P Φ cn rt P Φ N tr P- PJ tr Φ P H Φ Ω P α P CΛ vQ CL Φ Φ cn Cfl P φ ω ω vQ N cn Ω P) • Cfl X
Hl φ Φ Φ P P CΛ l-i tr Φ CD vQ Ω Φ 00 φ P- cn 13 O 13 φ P- rt 13 rt X tr P 13 •
CD P1 P- P- vQ d Φ H P- tr Cfl Ω rt Ω Φ Cfl Φ Cfl P CD φ <1 D α ü Φ
Cfl rt cn P- P cn cn P vQ Φ D Ω Φ P- tr p- cn P- φ 13 P X P- φ φ P- CL x Φ u Φ vQ CD φ 1 p- P- n tr CD P 3 D Ω φ Ω CL H P) P φ rt i-i rt C H Ω Φ
Φ P P- Cfl • P- - — - Φ φ 13 rt P P1 tr P tr l-i t-i d P Φ tr Φ Φ tr P p: P- Cfl φ 13 tr P Ά cn Φ Φ o ü > rt Φ φ Φ P- td ) P CL P d P cn t-3 Φ tr fl Ω Φ φ Cd CD 13 Cd P- P cn CL P- d Φ M 3 H rt Φ P1 vQ Φ P fl s: P INI
Φ φ tr p- P P- CD 13 Φ P Ω cn p- O cn ι-( Cfl rt P- P Cd CL cn Φ P X
H CD vQ Ω O: P D p- φ tr P1 Φ φ CL Hi cn tu Ω Φ tr φ P Φ P> Φ P- φ φ Φ rr rt cn INI Ω P Φ to P φ d: cn D P- tr P Φ P1 z Φ P to P" rt cn P-
CL P- rt 3 φ P- P- rr vQ p. P rr Ω P- CD P CL P • tr Φ u rt
P- P Φ pι: ι-i v φ CL rt φ P- vQ P- P p: Hi Cd ω N P- vQ P- cn Φ
Φ P EP rt H P- P): P Φ cn Φ cn o CL P d tr cn rt P Ω P Φ φ P- Pt S rt Cd cn P cn o cn tr φ rt D cn rt CL P- P P φ cn P Φ tr 3 P- Φ - ^d tr p, Oϊ Hi Ω . φ φ vQ CL H Ω P ι-i CD P P 3 > P tr φ tr J vQ cn Φ φ φ Cd cn tr to
P 3 Pt SV D . .. CL CD p: P- tr vQ vQ P1 φ Φ 13 C ι-i P- H Cfl P
CΛ Φ Q tr P) d CΛ Φ P P PJ CL ^ tr CL CL CD P- rt P Hi vQ Φ p- rt vQ rt Φ
Si Ω P- N P Ω 13 Cfl N o Φ P) φ φ Φ P1 CD Φ P cn Φ Φ P- φ 3 φ P- Φ P
P- rr P P> x P rr Φ X CL CL cn H rt P- P P rt Ω cn P rt cn Ω p- φ π Φ P- CL P- Φ φ cn rr P cn P Φ vQ
CL Φ r cn Φ 13 vQ Φ p: tr φ rr α Cfl P-
Φ P P P Ω l-i Cfl P P Φ σ o 13 CL tu P CL Φ P Φ tr Φ 3 φ 13 rt Φ l-i CΛ P- cn d tr P- Ω P P- CL P- i-i P- φ P- Φ cn φ P CL P φ Cfl
Cfl SI et cn Ω P J- Φ et rr α CL o Φ φ P- P1 i-i Ω P- cn P Φ P- Cfl 13 et P- P rt o P rt Φ P P P- CL rt Mi to J tr P Cd cn P 3 rα Ω P- Φ
P> CL O <i CL 1 Φ P P- P- n φ CL rt cn P φ Φ φ φ CL tr cn D tr Ω P-
P Φ 3 P- φ P- — - P vQ rt et rt φ tr Φ cn Φ rt P cn P- Φ Hi ^ P1 Φ tr Ω
CL P Φ P ι-i ι-i CL ^ Φ et rt CL H Φ P Ω P- cn Ω d P X d P- tr P tr
Cfl P cn Φ Φ CD Cd Cfl Φ Φ φ P- tr P vQ CL tr vQ φ tr P P- fl φ
P- et Hi ö O SV H 13 P 13 P P X cn σ Q P> Φ cn ι-i H cn <! P- P P Φ cn O l-i
CΛ P> P> Φ P rr CD Φ Φ p- P- CL PJ P1 CΛ cn Ω P- P- 13 φ rt O d cn P- tr 3 rt P Cfl P- iQ Φ N P P- Cd Cd P Φ o φ Φ rt rt Ω rt Ω rt P Φ P 13 rt P- cn
CL cn tr rt P> P- P- vQ Ω P P CL ι-i CL P P- φ ι-i tr P> rt rr cn H vQ O φ P- rt Φ tr φ « P Φ d P et P- rr Φ Φ cn Φ Ω P O CD d Φ rt O Φ cn rt P fl
P- P s: cn φ CD: Φ φ P P Cd rt CD tr 3 P1 Pi P φ P rt P tr φ CΛ rt CL D
P vQ vQ N Φ et n l-i vQ vQ P Φ CL P1 l-i P1 Hi rt vQ i-i
P φ cn P- to P1 Φ φ Q P- vQ Φ P Ω P- P
Φ cn d P P- tr 13 et P- P- φ d φ P- rt tr d φ Pl g Cfl Φ 3 CL Φ P- CL Φ Φ Φ H cn Ω . d rt tr P" 00 ) P H CΛ P- CD P •
CD Ω P- Φ 3 13 Φ P- X Cfl cn vQ Q Q rr cn CD Φ CD vQ tr 13 CD P> vQ
EP tr P cn P o cn Ω p- 13 13 P- CL rt CL cn d P- cn P P- P- rt tr |f
CD ι-i φ N P-1 rr ι-i φ Φ Φ Φ P φ φ Φ rt Ω Φ Φ n D φ φ tr Φ p
Hi P- X CD Φ φ CL P- P- P- P- P- P P <i D φ tr P- P- 13 p: et Ω tr φ P P P Ω Ω CD Ω rt Ω O fl P P P d P" CL P C : P- D 1 φ Cfl P P Ω CL
P Φ rr cn P- φ cn n tr d rr rt rr 00 3 Cfl P- Φ φ P SV CΛ vQ tr Φ et 1 rt et rt Φ φ cn 1 Φ 1 Ω Ω rr 1 O: P- φ P
. 1 Φ Φ cn P P P " P vQ
P P Ω 1 I I
cυ cυ to to P1
Cπ σ cπ o Cπ o Cπ
N P- P- 3 ι_ι. ι_i- CL D H Pl Pl P> rt ö 13 H V vQ P" cn rt rt Hi rr Cd cn cn cn
X P- cn P- Φ Φ Φ 3 i-i i-i t P- CD P 3 CD Φ Φ Ω P Φ o Φ P o CD Ω rt
Φ φ rt rt CL CL et cn Φ CD cn D 13 P cn P- tr P- P P-" P φ cn rr Φ
P- • et Φ O • P- P CL 1 > P Ω rt CD Φ cn vQ CL P X cn CD P1 rt tr Φ 3 Ω P d tr cn tr Φ Pl P tr Φ tr Φ Φ vQ P- rt P1
Φ Φ P rr Pt 13 cn φ P- N N P P cn cn ) P et cn J-» P P P- P . rt rt
P 3 CD IS) P P Hi P fl X d CD Hi P- P1 Cfl tr cn CL Φ CL Φ ^
Cd Φ P φ : 1 d: cn rt • P φ P : Ω rt Ω Φ 13 X φ K cn P
P P- CL cn P- tr CL Pl tr rt O P cn rr tr Φ rr Hl CD P- P C 13 CL P- CL
φ rt P- Ω et Φ P- H P d P P < cn p- P rt CD Φ P P φ P P CL CD i-i cn φ rr 13 P φ CD d Hi Φ Φ rt cn P tr Φ PJ tr P CL Cd tr P- l-i P- Φ cn Q cn P" d cn P P Φ P> 3 i-i Φ rt P Φ rt P1 d P- Ω Ω vQ cn cn
P- N d P Φ φ cn vQ to Pi O vQ ^ Φ P CL P φ rr rr Φ
Φ P N cn V P- 3 p- cn o Cd p: Cd P Cfl P- P- P vQ Φ Cfl P- φ cn CL
Cfl 3 d cn rt P cn tr to 3 vQ P tr Φ 13 O P Ω rt l-i P1 LSI Φ P- 3 Φ > r Φ 00 d p- d Φ Φ tr 13 iti P fD rr Φ D φ φ
Φ φ P1 Φ P O P- P et P P to P- P- cn vQ P φ D P cn cn P- tr
P- d P u> P- Pl cn H cn CD CL rt iQ vQ o CΛ vQ rt P: Φ Mi P b-> tn P> rt rt cn tr
Ω cn 3 j- P P Hl 13 P Φ P- 13 P tr vQ vQ Cfl et Ω 1 rt P- rr Hi O: Φ p: P> P- vQ 13 ι-i Cn Φ o P- o Hi Φ Φ φ rt Φ rr P P P- cn φ d vQ tr <V P- tr ω φ Φ 1 CD rt cn CL φ Hi Φ H tr Φ P D P- P CD Φ rt
H rr P- N O tr ι-i o * Cfl π P Φ 13 φ rt Φ P1 Ω P Ω P- P)
Cfl ι-i P- X rt Φ P rr P) Cfl Φ P X P CL Cd CL rt rr CL tr rt tr
O P Ω • Φ P P O vQ Φ P Ω P- vQ X P- P- Φ P Φ φ <-f Φ P- tr P rr P cn vQ CL φ P P) tr rt Ω CD φ P- φ Φ X P Φ Λ l-i v CL P P"
P> vQ Φ CL rt rt cn φ 3 Φ * * tr P1 3 φ CL P- • H 3 φ φ P φ
P1 cn P Φ P- d tr P P>: l-i 1 d Φ cn D: CL φ cn P vQ cn >c=. Φ Ω 3 Φ rt tr 3 D Mi Φ EP et S cn CL P EP φ P rt CL CΛ P- Φ tr SV P ^
P φ X P* Φ p- CD o fl P> 13 ι-i i-i O Φ PJ N l-i cn P-
P P- P- CΛ cn PJ •^ X CΛ cn cn 1 i^d tr J O Hi Cfl tr d rt & tu 13 Q Cö i-i O CD P> 13 cn H Φ ^ P1 D ^ H o tr 3 X Φ 13 Cfl J ι-i cn CD 13
13 CL d d cυ P- Q P Cd to vQ CD Q P-" vQ Φ p- H Φ rt fl P O: 13 cn
CD P- P Hi 00 φ P CL H >fc Φ N P Φ φ P P P P- PJ 13 cn 3 ι-i tr rt tr φ CL Ω s: P" 1 P> φ vQ P CD P Cfl Hl CL Ω Φ Φ P Φ Φ P" d
P" P- φ Φ CD φ « -J P P1 P Φ P1 cn • Ω CD tr P- P Φ Ω φ Hi
<i φ 1 P- P CD . to φ P c_ι. 1 tr cn CL o φ rt P P- CL rr P- Φ
Φ vQ cn vQ 3 P P- to vQ p: φ g P- D cn Φ P P Φ Φ Ω P- Φ rt
P φ P & rt Φ P CD cn CD tr CL o cn P1 d P P P rr φ P Φ tr cn 3 P cn fl cn P1 rr p: rt Φ Φ CΛ rt rt P CD cn CL • φ i-i Φ
O CD: φ Ω rt cn 1 tr P- P 3 ^ Φ iQ cn P D Φ P CΛ CL cn P-
P EP P- rr P. Φ s CL Φ < Cd CL rt Φ EP P öd Ό Φ Ω 3 vQ tr P1 PJ d CL o Φ P CL N Pl Φ • d Φ s: φ CD ι-i rr rt ^ φ d cn Φ Φ CΛ P P- Φ Φ P P tr P P- tu p- d P CD tα
. H P cn P i-i " φ cn 3 P- σ CL cn φ CD 3 3 P CΛ P1 o
Q cn cn vQ rt Cd tu P- rt rt to tu P- rt P CL P1 d Ω rt Ω et φ t PH P- P •> CΛ 13 t P- Φ C PJ P- Φ tr PL L P tr Φ rr
P> d P vQ t P- P1 φ O P Cfl P- Φ Ω P P) Φ vQ d P P1
P> Hl u> Φ Φ P> Hl V d P CD Hi Φ φ P- tr φ P P rt cn CD φ cn P P Hi cυ cn φ O: H SV P cn P rt rt CD P- P> CD N d φ d L cn t cn P- P Ω rt cn cn P Φ P rt d cn 3 Φ Hl i-i P> 13 tr Φ cn Ω P P Φ vQ Ω <! CD P Φ Hi Φ Hi Φ P- ω O φ P Ω D tr Hi Φ CD Φ Φ tr o Ω CL P- P rr P1 φ P <i V
CU: oo cn H tr d CD CD P P P- tr D P tr Φ P Cfl n P- tr P P φ φ d P- CD cn P" Ω cn P P- P" vQ Hl P Φ Ω P cn cn P- P P- rt d rt CL CL vQ et tr 13 Ω PJ rt CD O P- tr rt rt Ω CD P
Φ tr P- Φ P- rr Φ Φ Φ P tr T3 CL Φ P tα & P P) φ Φ tr P
P φ <1 3 Φ Φ tr H 13 O φ ι-i vQ vQ CD 1 φ PJ P Φ P et 1 rt P P P- 1 d rt rt Φ 1 1 P- P P
Φ Cd N PJ P1 cn Φ P) P tr öd 1 P cn 1 P P1 1 to cn P CL 1 φ vQ 1 to 1 cn 1
Claims
cυ cυ to to P1 P1
Cπ o Cπ o Cn o Cπ
6. Schaltungsanordnung nach einem der Ansprüche 4 oder 5, bei der die Steuerschaltung (14) eine Überwachungseinrichtung zum Überwachen der Spannung des ersten Energiespeichers und zum Erzeugen eines Schaltsignals (SI) zum Schließen des selbst- leitenden Halbleiterschalters (4) umfasst, wenn diese bei geöffnetem Hilfsschalter (12) einen vorgegebenen Grenzwert unterschreitet.
7. Schaltungsanordnung nach einem der vorhergehenden Ansprü- ehe, mit bei der als selbstleitender Halbleiterschalter (4) ein SiC-VJFET vorgesehen ist.
8. Schaltungsanordnung nach Anspruch 7, bei der der SiC-VJFET strombegrenzend ist.
9. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der als erster Energiespeicher (6a) ein Kondensator vorgesehen ist.
10. Schaltungsanordnung nach Anspruch 9, bei der die Resonanzfrequenz des aus einem induktiven Anteil der Last (2) und dem Kondensator gebildeten Schwingkreises sehr viel kleiner als die niedrigste Schaltfrequenz des selbstleitenden Halbleiterschalters (4) ist.
11. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der dem Hilfsschalter (12) eine zweite Energiespeicherschaltung (9b) parallel geschaltet ist, die einen zweiten Energiespeicher (6b) sowie einen in Reihe dazu geschalteten zweiten Gleichrichter (8b) umfasst.
12. Schaltungsanordnung nach Anspruch 11, bei der dem ersten Gleichrichter (8a) eine dritte Energiespeicherschaltung (9c) parallelgeschaltet ist, die gemeinsam mit der zweiten Ener- giespeicherschaltung (9b) eine bipolare Versorgungsspannung erzeugt.
13. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der eine Schutzeinrichtung (60) zum Erfassen des durch den selbstleitenden Halbleiterschalter fließenden elektrischen Stromes (I) vorgesehen ist, die ein Steuersig- nal (SI) zum Öffnen des selbstleitenden Halbleiterschalters (4) generiert, wenn dieser Strom (I) einen vorgegebenen Grenzwert überschreitet.
14. Schaltungsanordnung nach Anspruch 13, deren Schutzein- richtung eine bistabile Kippstufe umfasst.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE20109957U DE20109957U1 (de) | 2001-06-15 | 2001-06-15 | Schaltungsanordnung zum Steuern der einer Last zugeführten Leistung |
| DE20109957U | 2001-06-15 | ||
| PCT/DE2002/002107 WO2002103886A2 (de) | 2001-06-15 | 2002-06-10 | Schaltungsanordnung zum steuern der einer last zugeführten leistung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1396069A2 true EP1396069A2 (de) | 2004-03-10 |
Family
ID=7958141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP02747208A Withdrawn EP1396069A2 (de) | 2001-06-15 | 2002-06-10 | Schaltungsanordnung zum steuern der einer last zugeführten leistung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6859021B2 (de) |
| EP (1) | EP1396069A2 (de) |
| DE (1) | DE20109957U1 (de) |
| WO (1) | WO2002103886A2 (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10063084B4 (de) * | 2000-12-18 | 2009-12-03 | Siemens Ag | Leistungselektronische Schaltung |
| US7362077B2 (en) * | 2005-08-02 | 2008-04-22 | Gm Global Technology Operations, Inc. | Pre-charge method for isolated boost converter |
| DE102006025374B4 (de) * | 2006-05-31 | 2008-03-13 | Technische Universität Chemnitz | Sperrschicht-Feldeffekttransistor-Anordnung und Verfahren zum Ansteuern eines Sperrschicht-Feldeffekttransistors |
| US7688117B1 (en) | 2008-04-21 | 2010-03-30 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | N channel JFET based digital logic gate structure |
| US8004122B2 (en) | 2008-08-13 | 2011-08-23 | Zarlink Semiconductor (U.S.) Inc. | Bootstrap supply for switched mode power converter |
| DE502008001346D1 (de) * | 2008-12-23 | 2010-10-28 | Sma Solar Technology Ag | Elektrische Schaltung mit selbstleitendem Halbleiterschalter |
| US8680783B2 (en) | 2011-08-10 | 2014-03-25 | Cree, Inc. | Bias voltage generation using a load in series with a switch |
| US8981673B2 (en) | 2012-03-12 | 2015-03-17 | Cree, Inc. | Power supply that maintains auxiliary bias within target range |
| FR2998735B1 (fr) * | 2012-11-27 | 2022-10-07 | Hispano Suiza Sa | Convertisseur de tension continu-continu a haute tension |
| DE102012112391B4 (de) * | 2012-12-17 | 2018-10-04 | Phoenix Contact Gmbh & Co. Kg | Schaltnetzteil mit einer Kaskodenschaltung |
| EP3151405B1 (de) * | 2015-09-30 | 2019-04-03 | Siemens Aktiengesellschaft | Schaltung zur symmetrierung von kondensatorspannungen an kondensatoren in einem gleichspannungskreis |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4300090A (en) * | 1979-03-02 | 1981-11-10 | Weber Harold J | Direct current power supply |
| DE3537447A1 (de) * | 1985-10-22 | 1987-04-23 | Diehl Gmbh & Co | Versorgungsschaltung |
| NZ236551A (en) * | 1990-12-19 | 1995-07-26 | Fisher & Paykel | Direct current power supply energised from current commutated through motor winding |
| DE4229440B4 (de) | 1992-09-03 | 2004-04-15 | Robert Bosch Gmbh | Schaltungsanordnung zum Ein- und Ausschalten einer elektrischen Last |
| US5550463A (en) * | 1993-05-20 | 1996-08-27 | Coveley; Michael | Power supply connected in parallel with solid state switch for phase control of average power to a load |
| KR960013948B1 (ko) * | 1993-11-16 | 1996-10-10 | 삼성전자 주식회사 | 역률 보정회로 |
| AU3965495A (en) * | 1994-10-11 | 1996-05-02 | Novitas, Incorporated | Line powered dc power supply |
| US5767631A (en) * | 1996-12-20 | 1998-06-16 | Motorola Inc. | Power supply and electronic ballast with low-cost inverter bootstrap power source |
| DE19730243A1 (de) * | 1997-07-15 | 1999-01-21 | Abb Patent Gmbh | Stromversorgungseinrichtung |
| JP3216804B2 (ja) * | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形fetの製造方法および炭化けい素縦形fet |
| DE19807517A1 (de) * | 1998-02-21 | 1999-08-26 | Insta Elektro Gmbh & Co Kg | 2-Drahtschalter |
| JP2000150875A (ja) * | 1998-11-13 | 2000-05-30 | Toshiba Corp | 半導体装置及び薄膜形成方法 |
-
2001
- 2001-06-15 DE DE20109957U patent/DE20109957U1/de not_active Expired - Lifetime
-
2002
- 2002-06-10 EP EP02747208A patent/EP1396069A2/de not_active Withdrawn
- 2002-06-10 WO PCT/DE2002/002107 patent/WO2002103886A2/de not_active Ceased
-
2003
- 2003-12-15 US US10/734,679 patent/US6859021B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| See references of WO02103886A2 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002103886A2 (de) | 2002-12-27 |
| WO2002103886A3 (de) | 2003-07-03 |
| US20040174719A1 (en) | 2004-09-09 |
| DE20109957U1 (de) | 2002-07-18 |
| US6859021B2 (en) | 2005-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102009036861B4 (de) | Verfahren zur Regelung eines Spannungswandlers, Spannungswandler sowie Betriebsgerät mit einem Spannungswandler | |
| DE68913277T2 (de) | Schutz für Leistungswandler gegen Spannungsspitzen. | |
| EP1396069A2 (de) | Schaltungsanordnung zum steuern der einer last zugeführten leistung | |
| EP1342318A1 (de) | Elektronische schalteinrichtung | |
| DE19916915B4 (de) | Schaltnetzteil und Verfahren zur Ermittlung der Versorgungsspannung in einem Schaltnetzteil | |
| EP3021444B1 (de) | Schaltung zum schutz vor überspannungen | |
| WO2001052396A2 (de) | Schaltungsanordnung zum anlegen einer versorgungsspannung an eine last | |
| WO2015189332A1 (de) | Vorrichtung und verfahren zum erzeugen eines dynamischen referenzsignals für eine treiberschaltung für einen halbleiter-leistungsschalter | |
| WO2019149437A1 (de) | Schutz eines in einem schaltbetrieb betriebenen feldeffekttransistors vor einem überlaststrom | |
| EP2523296A1 (de) | Schaltungsanordnung zum Bereitstellen eines Überspannungsschutzes und Verfahren zu deren Betrieb | |
| WO2001015297A1 (de) | Schutzeinrichtung, insbesondere fehlerstrom-schutzeinrichtung | |
| DE19942023A1 (de) | Schaltungsanordnung für den Überspannungsschutz eines Leistungstransistors zur Steuerung einer induktiven Last | |
| EP2893603B1 (de) | Verfahren zur ansteuerung eines aktiven brückengleichrichters bei lastabwurf, gleichrichteranordnung und computerprogrammprodukt | |
| DE102005030601A1 (de) | Netzteil mit Vollbrückenschaltung und großem Regelungsbereich | |
| WO2001015296A1 (de) | Fehlerstrom-schutzeinrichtung | |
| EP1670129B1 (de) | Spannungswandler | |
| EP3895312B1 (de) | Elektronischer schalter mit stromregulierung | |
| DE102008025986A1 (de) | Überspannungsschutzvorrichtung für ein spannungsempfindliches Leistungshalbleiterbauteil | |
| DE10117372A1 (de) | Schutzeinrichtung, Schutzanordnung und Schutzverfahren für eine elektrische Leitung | |
| DE102020206253B3 (de) | Überspannungsschutz | |
| EP0387730A2 (de) | Elektronische Schützschnellabschaltung | |
| DE102022204586A1 (de) | Schaltungsanordnung zur Strombegrenzung und elektrisches System | |
| EP3584915B1 (de) | Eingangsschaltung für eine stromversorgung | |
| EP2102977B1 (de) | Schaltungsanordnung zur reduzierten schalterbelastung | |
| DE3300285C2 (de) | Elektronisches Schaltnetzteil |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20030821 |
|
| AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
| 17Q | First examination report despatched |
Effective date: 20110415 |
|
| RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: SIEMENS AKTIENGESELLSCHAFT |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20131205 |
|
| RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: SIEMENS AKTIENGESELLSCHAFT |