EP1330769A1 - Procede et dispositif de changement de mode de fonctionnement pour un lecteur de carte a puce - Google Patents

Procede et dispositif de changement de mode de fonctionnement pour un lecteur de carte a puce

Info

Publication number
EP1330769A1
EP1330769A1 EP01978535A EP01978535A EP1330769A1 EP 1330769 A1 EP1330769 A1 EP 1330769A1 EP 01978535 A EP01978535 A EP 01978535A EP 01978535 A EP01978535 A EP 01978535A EP 1330769 A1 EP1330769 A1 EP 1330769A1
Authority
EP
European Patent Office
Prior art keywords
smart card
standard
reader
standards
engaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01978535A
Other languages
German (de)
English (en)
Inventor
Hervé CUNIN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Publication of EP1330769A1 publication Critical patent/EP1330769A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer

Definitions

  • the invention relates to the field of microcircuit cards, better known by the term "smart cards”, and more particularly a method and a device for carrying out the change of operating mode of the smart card reader so as to adapt it the type of card inserted in the reader.
  • smart cards can operate following different standards that are defined by standards or agencies and smart card reader • must be able to recognize the type of card and adapt to its operation.
  • the smart card reader must be able to operate according to the different standards and to go from one standard to another while respecting the constraints of each.
  • EMV Europay, MasterCard, and Visa
  • PCSC Personal Communications Commission
  • One solution to this problem is to use two smart card readers, one for each type of smart card, the choice of the reader being made by the holder of the smart card, which supposes that he knows the type of card. and tell him which player to use. Such a solution can lead to harmful manipulations.
  • a better solution consists in having a single reader capable of managing the two standards which can be selected by an intervention external to the reader, either by the user of the card, or by software.
  • An object of the present invention is therefore to implement a method and to produce a device which allows the smart card reader to position itself in the standard corresponding to that of the introduced smart card.
  • the invention provides means in the chip card reader to enable it to know the standard according to which the chip card is capable of operating.
  • the invention relates to a method for changing the operating mode in a smart card reader capable of operating according to N> 2 standards relating to the use of a smart card to adapt it to the standard of the smart card introduced. in the reader, characterized in that it comprises the following operations consisting in:
  • Operation (e) is only carried out until the smart card is removed from the reader.
  • the reader can be positioned in a state incorporating several standards.
  • the operation (f) is repeated as much as possible (N - 1) until the intervention of an appropriate standard from among N.
  • the operation (e) comprises a complementary operation consisting in indicating to the user and / or the 'application of standards not yet committed.
  • the standards not yet committed which are indicated do not include those which may not correspond to the smart card inserted in the reader.
  • the invention also relates to a device for carrying. implements the method described above, characterized in that it comprises - at least one switching circuit with two positions which makes it possible to connect a communication channel either to a module of a standard, or to a module of another standard, a circuit for detecting the presence or absence of a smart card in the reader, and
  • At least one logic block for determining the position of the switching circuit as a function of the presence or absence of the smart card in the reader and of the ATR response of the smart card in accordance or not with the standard engaged.
  • the device according to the invention comprises N standards modules, (N - 1) switching circuits and (N - 1) logic blocks.
  • FIG. 1 is a flow diagram illustrating the various operations of the method according to the invention
  • FIG. 2 is a flowchart illustrating the various operations of the method according to the invention in the case where the reader can operate according to several standards
  • FIG. 3 is a flowchart illustrating the operation of the flowchart of FIG. 2
  • FIG. 4 is a functional diagram of a device according to the invention
  • FIG. 5 is a diagram of a selection circuit between two standards.
  • FIG. 6 is a selection circuit diagram for N> 2 standards.
  • the first operation 10 • consists of an initialization RESET of the smart card reader, this initialization leading to an initial state in which the reader is positioned by default according to the EMV standard (state 12).
  • the latter After insertion of the smart card, the latter is powered up by the reader either under the effect of an external command, or automatically
  • the reader is able to receive an ATR response corresponding to the English expression "Answer To Reset” when resetting (RESET) the card after powering up.
  • This ATR response is then analyzed (operation 16) by the reader. '' If the ATR response corresponds to the EMV standard, then the card is processed according to this standard until it is deactivated by the reader or removed from the latter (operation 18). The reader returns to state 12. In the event that the ATR response does not comply with the EMV standard, the card is deactivated by the reader (operation 20). As long as the smart card is not removed from the reader, the latter may propose, depending on the application, to make a choice between -or to other standards and, in particular, to propose switching to the PCSC standard and / or ISO and / or be able to manage the memory card as long as the card is not removed (operation 22).
  • the choice is left to the user or the application. If the choice puts the reader in a state integrating several standards, selectable without constraint, one speaks then of mode.
  • the term "standard” denotes a single standard or a set of standards called “mode”. Once this choice has been made, the card is then powered up again so that it can operate according to the standard or mode selected (operation 24).
  • the process returns to state 12 when the smart card. is removed or disabled.
  • the reader can automatically position itself in the PCSC and / or ISO standard; the reader would indicate which standard is engaged.
  • N the number of standards greater than two
  • These operations include those of the rectangle in broken lines 26 and have been • explained in the flowchart of Figure 2, the operations being referenced 4 ', 16', 18 ', 20' and 22 '. These operations are identical to those of the flowchart of Figure 1 but 1 ATR is expected that relating • to the rank of standard i from N N> 2.
  • the reader When the reader is initialized (operation 30), it is positioned in the default mode (operation 32) which is the standard.
  • the first routine 34 allows the passage from standard No. 1 to standard No. 2 in case the default standard (No. 1) is not suitable.
  • a routine 36 makes it possible to pass from a standard "i” to a standard "i + 1" and so on to the standard of rank N-1.
  • a last routine 38 makes it possible to pass from the standard (Nl) to the standard N.
  • the smart card is powered up (operation 40) so as to operate under standard No. N.
  • FIGS. 1, 2 and 3 can be implemented using software or a device according to the functional diagram of FIG. 4.
  • - EMV is the reader module which allows it to operate according to the EMV standard
  • - PCSC / ISO is the reader module which allows it to operate according to the PCSC and / or ISO standard, and / or memory card
  • - SCEIF is a circuit which provides a signal indicating the presence (state "1") or absence (state "0") of the smart card
  • - SELECT is a signal indicating that the selection of the standard has been received
  • - RESET is the signal which initializes the reader
  • - NOK is a signal which indicates that the ATR is not in conformity.
  • the DATA input of the communication channel is connected to one of the EMV or PCSC / ISO modules via a switch 50 depending on the position of the switch. This position of the switch is determined by a logic block 70.
  • This logic block 70 includes an OR logic circuit 60 and two AND circuits 62 and 64.
  • the OR circuit 60 has a first input terminal on which the reset initialization signal of the reader is applied and a second input terminal on which the output signal of the SCEIF circuit is applied but inverted.
  • the output terminal of the OR circuit 60 is connected, on the one hand, to the EMV module and on the other hand to a first input terminal of the AND circuit 62 in the inverted form.
  • the second input terminal is connected to the EMV module and receives the NOK non-conformity signal from the ATR response according to the EMV standard.
  • the output terminal of the AND circuit 62 is connected to a first input terminal of the AND circuit 64, the other input terminal of which receives the signal SELECT.
  • the SCEIF signal When there is no card inserted in the reader, the SCEIF signal is in state "0", which gives a state "1" at the input of the OR circuit 60. This results in a state “1” on its output terminal, state “1” which resets the EMV module to zero, which implies a state "0" of the NOK signal output from the EMV module.
  • the signal of this state “1” is inverted on the input terminal of the AND circuit 62.
  • the output terminal is then in the state "0", state "0” which, applied to the AND circuit 64 maintains the switch 50 in the state indicated by default.
  • the states obtained are the same as previously, whence maintaining the switch in the default state.
  • the diagram in FIG. 5 partly corresponds to that in FIG. 4 and makes the selection between two standards, between that of rank i and that of rank (i + 1).
  • This diagram does not include the circuit for detecting the presence or absence of the smart card in the reader, this circuit being common to the entire device.
  • This common circuit comprises the elements 58 and 60 described above with FIG. 4 and provides a signal "INIT" which, as indicated below, is applied to each selection circuit 90 ⁇ , ..., 90i, ... , 90 N _ ⁇ .
  • the different selection circuits 90 ⁇ to 90 N _ ⁇ are connected in cascade according to the diagram in FIG. 6.
  • the data of the communication channel can be routed to one of the switchboard modules depending on the position of the switching circuit 80.
  • the communication channel is connected to the module of rank 1 when the first switch is in state "0". It is connected to the row 2 module when the second switch is in the "0" state and so on.
  • Operation (e) is only carried out until the smart card is removed from the reader.
  • Operation (f) is repeated a maximum of (N-1) times until the appropriate standard is obtained.
  • Operation (e) may include an additional operation consisting in indicating the standards not yet committed to the user and / or to the software used. This indication may not include standards which are not likely to correspond to the smart card inserted in the reader.

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

L'invention concerne un procédé de changement de mode de fonctionnement dans un lecteur de carte à puce capable de fonctionner suivant N ≥ 2 standards, caractérisé en ce qu'il comprend les opérations suivantes consistant à: (a) positionner le lecteur de carte à puce selon un standard parmi N; ,(b) initialiser la carte à puce pour obtenir une réponse (ATR); (c) analyser la réponse (ATR) selon le standard engagé pour en déterminer sa conformité; (d) dans le cas de conformité, gérer la carte à puce selon le standard engagé; (e) dans le cas d'absence de conformité, désactiver la carte à puce et positionner le lecteur selon un autre standard; (f) répéter les opérations (b), (c), (d), et (e) avec le nouveau standard engagé.

Description

PROCEDE ET DISPOSITIF DE CHANGEMENT DE MODE DE
FONCTIONNEMENT POUR UN LECTEUR DE CARTE A PUCE.
L'invention concerne le domaine des cartes à microcircuits, plus connues sous le vocable "cartes à puces", et plus particulièrement un procédé et un dispositif pour réaliser le changement de mode de fonctionnement du lecteur de carte à puce de manière à l'adapter au type de carte introduite dans le lecteur. Chaque type de carte à puce peut fonctionner suivant différents standards qui sont définis par des normes ou des organismes et le lecteur de carte à puce doit être • capable de reconnaître le type de carte et s'adapter à son mode de fonctionnement.
Plus particulièrement, le lecteur de carte à puce doit être capable de fonctionner selon les différents standards et de passer d'un standard à un autre en respectant les contraintes de chacun.
Ce problème se présente notamment pour des applications mettant en oeuvre les standards "PCSC" qui est l'acronyme de l'expression anglo-saxonne "Personal Computer-Smart Card" et "EMV" qui est l'acronyme de l'expression anglo-saxonne "Europay Mastercard and Visa".
Il est à noter que le standard EMV est utilisé dans les transactions bancaires tandis que le standard PCSC est utilisé en relation avec des ordinateurs personnels. Une solution à ce problème est d'utiliser deux lecteurs de carte à puce, un par type de carte à puce, le choix du lecteur étant effectué par le porteur de la carte à puce, ce qui suppose qu'il connaisse le type de carte et qu'on lui indique quel lecteur à utiliser. Une telle solution peut conduire à des manipulations préjudiciables.
Une meilleure solution consiste à avoir un seul lecteur capable de gérer les deux standards que l'on peut sélectionner par une intervention externe au lecteur, soit par l'utilisateur de la carte, soit par logiciel. Dans une telle solution , il peut y avoir de nombreuses erreurs aboutissant à des inadéquations entre la carte et le standard dans lequel est positionné le lecteur. Un but de la présente invention est donc de mettre en oeuvre un procédé et de réaliser un dispositif qui permet au lecteur de carte à puce de se positionner dans le standard correspondant à celui de la carte à puce introduite. A cet effet, l'invention prévoit des moyens dans le lecteur de carte à puce pour lui permettre de connaître le standard selon lequel la carte à puce est susceptible de fonctionner. L'invention concerne un procédé de changement de mode de fonctionnement dans un lecteur de carte à puce capable de fonctionner suivant N > 2 standards relatifs à l'utilisation d'une carte à puce pour l'adapter au standard de la carte à puce introduite dans le lecteur, caractérisé en ce qu'il comprend les opérations suivantes consistant à :
(a) positionner le lecteur de carte à puce selon un standard parmi N,
(b) initialiser la carte à puce pour obtenir une réponse ATR, ATR étant l'acronyme de l'expression anglo-saxonne "Answer to Reset",
(c) analyser la réponse ATR selon le standard engagé pour en déterminer sa conformité, (d) dans le cas de conformité, gérer la carte à puce selon le standard engagé,
(e) dans le cas d'absence de conformité, désactiver la carte à puce et positionner le lecteur selon un autre standard,
(f) répéter les opérations (b) , (c) , (d) , et (e) avec le nouveau standard engagé.
L'opération (e) n'est effectuée que tant que la carte à puce n'est pas retirée du lecteur. Lors de l'opération (e) , le lecteur peut être positionné dans un état intégrant plusieurs standards. L'opération (f) est répétée au maximum (N - 1) jusqu'à l'intervention d'un standard approprié parmi N. L'opération (e) comprend une opération complémentaire consistant à indiquer à l'utilisateur et/ou l'application les standards non encore engagés. Les standards non encore engagés qui sont indiqués ne comprennent pas ceux qui sont susceptibles de ne pas correspondre à la carte à puce introduite dans le lecteur.
L'invention concerne également un dispositif pour mettre en ' . oeuvre le procédé décrit ci-dessus, caractérisé en ce qu'il comprend - au moins un circuit de commutation à deux positions qui permet de connecter un canal de communication soit à un module d'un standard, soit à un module d'un autre standard, un circuit de détection de la présence ou de l'absence d'une carte à puce dans le lecteur, et
- au moins un bloc logique pour déterminer la position du circuit de commutation en fonction de la présence ou de l'absence de la carte à puce dans le lecteur et de la réponse ATR de la carte à puce conformément ou non au standard engagé.
Lorsque le lecteur peut fonctionner selon N standards, le dispositif selon l'invention comprend N modules de standards, (N - 1) circuits de commutation et (N - 1) blocs logiques.
D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description suivante d'exemples particuliers de réalisation, ladite description étant faite en relation avec les dessins joints dans lesquels : la figure 1 est un organigramme illustrant les différentes opérations du procédé selon l'invention, la figure 2 est un organigramme illustrant les différentes opérations du procédé selon l'invention dans le cas où le lecteur peut fonctionner suivant plusieurs standards, la figure 3 est un organigramme illustrant le fonctionnement de l'organigramme de la figure 2. - la figure 4 est un schéma fonctionnel d'un dispositif selon l'invention,
- la figure 5 est un schéma d'un circuit de sélection entre deux standards, et
- la figure 6 est un schéma de circuit de sélection pour N > 2 standards.
L'invention sera décrite dans son application à la sélection entre deux standards de cartes à puce, ceux mentionnés ci-dessus sous les acronymes "EMV" et "PCSC" ainsi que - le standard ISO défini par la norme IS07816-3, y compris les cartes à mémoire.
La première opération 10 • consiste en une initialisation RAZ du lecteur de carte à puce, cette initialisation conduisant à un état initial dans lequel le lecteur est positionné par défaut selon le standard EMV (état 12) .
Après introduction de la carte à puce, cette dernière est mise sous tension par le lecteur soit sous l'effet d'une commande externe, soit de manière automatique
(opération 14 ) .
Conformément aux standards, le lecteur est à même de pouvoir recevoir une réponse ATR correspondant à l'expression anglo-saxonne "Answer To Reset" lors de la remise à zéro (RAZ) de la carte après sa mise sous tension.
Cette réponse ATR est ensuite analysée (opération 16) par le lecteur. 'Dans le cas où la réponse ATR correspond au standard EMV, alors la carte est traitée selon ce standard jusqu'à ce qu'elle soit désactivée par le lecteur ou retirée de ce dernier (opération 18) . Le lecteur revient à l'état 12. Dans le cas où la réponse ATR n'est pas conforme au standard EMV, la carte est désactivée par le lecteur (opération 20). Tant que la carte à puce n'est pas retirée du lecteur, ce dernier peut proposer, suivant l'application, de faire un choix entre -ou vers d'autres standards et, notamment, de proposer de passer dans le standard PCSC et/ou ISO et/ou pouvoir gérer la carte à mémoire aussi longtemps que la carte n'est pas retirée (opération 22) .
Le choix est laissé à l'utilisateur ou à l'application. Si le choix met le lecteur dans un état intégrant plusieurs standards, sélectionnables sans contrainte, on parle alors de mode. Dans la suite de la description, le terme « standard » désigne un standard unique ou un ensemble de standards appelé « mode ». Une fois ce choix effectué, la carte est alors remise sous tension de manière à pouvoir fonctionner suivant le standard ou le mode sélectionné (opération 24).
Le procédé revient à l'état 12 lorsque la carte à puce. est retirée ou désactivée.
Au lieu de proposer le choix défini ci-dessus, le lecteur peut se positionner automatiquement dans le standard PCSC et/ou ISO ; le lecteur ferait savoir quel standard est engagé. Dans le cas où le lecteur peut fonctionner selon un nombre N de standards supérieur à deux, il peut être prévu une répétition des opérations 14, 16, 18, 20 et 22 pour permettre le choix entre les différents standards, le nombre de répétitions étant au plus égal à (N-l) . Les opérations visées sont celles du rectangle en tirets 26 et ont été • explicitées dans l'organigramme de la figure 2, les opérations étant référencées l'4 ' , 16', 18', 20' et 22' . Ces opérations sont identiques à celles de l'organigramme de la figure 1 mais 1 'ATR attendu est celui relatif• au standard de rang i parmi N avec N > 2.
Cet organigramme est utilisé de la manière qui sera décrite en relation avec la figure 3.
Lorsque le lecteur est initialisé (opération 30) , il est positionné dans le mode par défaut (opération 32) qui est le standard. La première routine 34 permet le passage du standard N°l au standard N° 2 au cas où le standard par défaut (N° 1) ne convient pas.
D'une manière générale, une routine 36 permet de passer d'un standard "i" à un standard "i+1" et ainsi de suite jusqu'au standard de rang N-l.
Puis, une dernière routine 38 permet de passer du standard (N-l) au standard N. A l'issue, de cette dernière routine, la carte à puce est mise sous tension (opération 40) de manière à fonctionner sous le standard N° N.
Le procédé décrit en relation avec les figures 1, 2 et 3 peut être mis en oeuvre à l'aide d'un logiciel ou d'un dispositif selon le schéma fonctionnel de la figure 4.
Sur ce schéma, les légendes suivantes ont les significations ci-après : - DATA désigne l'entrée d'un canal de communication pour les données en entrée ou en sortie entre la carte et le lecteur,
- EMV est le module du lecteur qui lui permet de fonctionner suivant le standard EMV, - PCSC/ISO est le module du lecteur qui lui permet de fonctionner suivant le standard PCSC et/ou ISO, et/ou carte à mémoire,
- SCEIF est un circuit qui fournit un signal indiquant la présence (état "1") ou l'absence (état "0") de la carte à puce,
- SELECT est un signal indiquant que la sélection du standard a été reçu,
- RAZ est le signal qui initialise le lecteur,
- NOK est un signal qui indique que l'ATR n'est pas conforme.
L'entrée DATA du canal de communication est connectée à l'un des modules EMV ou PCSC/ISO par l'intermédiaire d'un commutateur 50 selon la position du commutateur. Cette position du commutateur est déterminée par un bloc logique 70.
Ce bloc logique 70 comprend un circuit logique OU 60 et deux circuits ET 62 et 64. Le circuit OU 60 a une première borne d'entrée sur laquelle est appliqué le signal d' initialisation RAZ du lecteur et une deuxième borne d'entrée sur laquelle est appliqué le signal de sortie du circuit SCEIF mais inversé. La borne de sortie du circuit OU 60 est connectée, d'une part, au module EMV et d'autre part à une première borne d'entrée du circuit ET 62 sous la forme inversée. La deuxième borne d'entrée est connectée au module EMV et reçoit le signal de non- conformité NOK de la réponse ATR selon le standard EMV. La borne de sortie du circuit ET 62 est connectée à une première borne d'entrée du circuit ET 64 dont l'autre borne d'entrée reçoit le signal SELECT. Le fonctionnement du dispositif est le suivant. Quand il n'y a pas de carte insérée dans le lecteur, le signal SCEIF est à l'état "0", ce qui donne un état "1" en entrée du circuit OU 60. Il en résulte un état "1" sur sa borne de sortie, état "1" qui remet à zéro le module EMV, ce qui implique un état "0" du signal NOK de sortie du module EMV. Le signal de cet état "1" est inversé sur la borne d'entrée du circuit ET 62. La borne de sortie est alors à l'état "0", état "0" qui, appliqué au circuit ET 64 maintient le commutateur 50 dans l'état indiqué par défaut. Dans le cas de la présence du signal RAZ, les états obtenus sont les mêmes que précédemment, d'où maintien du commutateur dans l'état par défaut. Lorsque la carte est insérée, un signal d'état "0" est appliqué en entrée du circuit OU 60, d'où un état "0" sur la borne de sortie si le signal RAZ est à l'état "0".. Il n'y a pas de remise à zéro du module EMV et l'entrée du circuit ET 62 est à l'état "1". La sortie 62 est à l'état "0" tant que le signal NOK est à l'état "0". Cet état "0" maintient le commutateur dans l'état par défaut même si le signal SELECT est à l'état "1".
Dans le cas d'un signal RAZ à l'état "1", le module EMV est remis à zéro et le commutateur est mis à l'état "0" par défaut.
Dans le cas de l'insertion d'une carte et en l'absence du signal RAZ, la sortie du circuit OU 60 est à l'état
"0", de sorte que le module EMV n'est pas remis à zéro et que l'entrée du circuit ET 62 est à l'état "1". Si NOK est à l'état 1, la sortie du circuit ET 62 est à l'état "1" de sorte que si le signal SELECT passe à l'état "1", la sortie du circuit ET 64 passe à l'état- "1" et change la position du commutateur vers la position où les données sont dirigées vers le module PCSC/ISO. Ceci permet de gérer la carte dans le mode PCSC/ISO ainsi que les cartes à mémoires. Un mode se caractérise donc par l'état intégrant un ou plusieurs standards sans contrainte particulière. Dans le cas où il y a plus de deux standards ou modes,- le dispositif selon l'invention peut être réalisé selon les schémas des figures 5 et 6.
Le schéma de la figure 5 correspond en partie à celui de la figure 4 et réalise la sélection entre deux standards, entre celui de rang i et celui de rang (i+1) .
Il comprend :
- un circuit de commutation 80,
- un module de gestion du standard ou mode 82 de rang
' i, - un bloc logique 84.
Ce schéma ne comprend pas le circuit de détection de la présence ou de l'absence de la carte à puce dans le lecteur, ce circuit étant commun à l'ensemble du dispositif.
Ce circuit commun comprend les éléments 58 et 60 décrits ci-dessus avec la figure 4 et fournit un signal "INIT" qui, comme indiqué ci-après, est appliqué à chaque circuit de sélection 90ι, ..., 90i, ..., 90N_ι.
Les différents circuits de sélection 90ι à 90N_ι sont connectés en cascade selon le schéma de la figure 6.
Par cette connexion en cascade, les données du canal de communication peuvent être aiguillées vers l'un des modules de standard en fonction de la position du circuit de commutation 80. Ainsi, le canal de communication est connecté au module de rang 1 lorsque le premier commutateur est à l'état "0". Il est connecté au module de rang 2 lorsque le deuxième commutateur est à l'état "0" et ainsi de suite. La description ci-dessus montre que le procédé de changement de fonctionnement dans un lecteur de carte à puce capable de fonctionner suivant N > 2 standards relatifs à l'utilisation d'une carte à puce pour l'adapter au standard de la carte à puce introduite dans le lecteur comprend les opérations suivantes consistant à :
(a) positionner le lecteur de carte à puce selon un standard parmi N,
(b) initialiser la carte à . puce pour obtenir une réponse ATR,
(c) analyser la réponse ATR selon le standard engagé pour en déterminer sa conformité, (d) dans le cas de conformité, gérer la carte à puce selon le standard engagé, (e) dans le cas d'absence de conformité, désactiver la carte à puce et positionner le lecteur selon un autre standard,
(f) répéter les opérations (b) , (c) , (d), et (e) avec le nouveau standard engagé.
L'opération (e) n'est effectuée que tant que la carte à puce n'est pas retirée du lecteur.
L'opération (f) est répétée au maximum (N-l) fois jusqu'à l'obtention du standard approprié. L'opération (e) peut comprendre une opération complémentaire consistant à indiquer les standards non encore engagés à l'utilisateur et/ou au logiciel utilisé. Cette indication peut ne pas comprendre les standards qui ne sont pas susceptibles de correspondre à la carte à puce introduite dans le lecteur.

Claims

R E V E N D I C A T I O N S
1. Procédé de changement de mode de fonctionnement dans un lecteur de carte à puce capable de fonctionner suivant N > 2 standards relatifs à l'utilisation d'une carte à puce pour l'adapter au standard de la carte à 5 puce introduite dans le lecteur, caractérisé en ce qu'il comprend les opérations suivantes consistant à :
(a) positionner le lecteur de carte à puce selon un standard parmi N,
(b) initialiser la carte à puce pour obtenir une 0 réponse (ATR) ,
(c) analyser la réponse (ATR) selon le standard engagé pour en déterminer sa conformité,
(d) dans le cas de conformité, gérer la carte à puce selon le standard engagé, 5 (e) dans le cas d'absence de conformité, désactiver la carte à puce et positionner le lecteur selon un autre standard,
(f) répéter les opérations (b) , (c) , (d) , et (e) avec le nouveau standard engagé. 0
2. Procédé selon la revendication 1, caractérisé en ce que l'opération (e) n'est effectuée que tant que la carte à puce n'est pas retirée du lecteur.
-5 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'opération (e) est définie comme suit : - dans le cas d'absence de conformité, désactiver -la carte à puce et positionner le lecteur dans un état intégrant plusieurs standards. 0
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que l'opération (f) est répétée au maximum (N-l) fois jusqu'à l'intervention d'un standard approprié parmi N standards.
5. Procédé selon l'une des revendications 1 à 4, caractérisé en ce que l'opération (e) comprend une opération complémentaire consistant à indiquer les standards non encore engagés.
6. Procédé selon la revendication 5, caractérisé en ce que les standards non encore engagés sont indiqués à l'utilisateur et/ou à l'application.
7. Procédé selon la revendication 5 ou 6, caractérisé en ce que les standards non encore engagés qui sont indiqués ne comprennent pas ceux qui sont susceptibles de ne pas correspondre à la carte à puce introduite dans le lecteur.
8. Dispositif pour mettre en oeuvre le procédé selon l'une des revendications 1 à 7, dans un lecteur de carte à puce, caractérisé en ce qu'il comprend : - au moins un circuit de commutation à deux positions qui permet de connecter un canal de communication soit à un module d'un standard, soit à un module d'un autre standard, un circuit de détection de la présence ou de l'absence d'une carte à puce dans le lecteur, et - au moins un bloc logique (70) pour déterminer la position du circuit de commutation en fonction de la présence ou de l'absence de la carte à puce dans le lecteur et de la réponse (ATR) de la carte à puce conformément ou non au standard engagé.
9. Dispositif selon la revendication 8 dans son application à l'utilisation de N standards par le lecteur de carte à puce, caractérisé en ce qu'il y a N modules de standards (N - l) circuits de commutation et
(N - 1) blocs logiques.
EP01978535A 2000-10-18 2001-10-16 Procede et dispositif de changement de mode de fonctionnement pour un lecteur de carte a puce Withdrawn EP1330769A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0013339 2000-10-18
FR0013339A FR2815444B1 (fr) 2000-10-18 2000-10-18 Procede et dispositif de changement de mode de fonctionnement pour un lecteur de carte a puce
PCT/FR2001/003192 WO2002033645A1 (fr) 2000-10-18 2001-10-16 Procede et dispositif de changement de mode de fonctionnement pour un lecteur de carte a puce

Publications (1)

Publication Number Publication Date
EP1330769A1 true EP1330769A1 (fr) 2003-07-30

Family

ID=8855468

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01978535A Withdrawn EP1330769A1 (fr) 2000-10-18 2001-10-16 Procede et dispositif de changement de mode de fonctionnement pour un lecteur de carte a puce

Country Status (6)

Country Link
US (1) US20040079801A1 (fr)
EP (1) EP1330769A1 (fr)
CN (1) CN1481538A (fr)
AU (1) AU2002210641A1 (fr)
FR (1) FR2815444B1 (fr)
WO (1) WO2002033645A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483939B (zh) * 2008-01-09 2012-04-25 联芯科技有限公司 一种识别终端卡的方法及装置
CN101989328B (zh) * 2009-08-07 2012-09-26 深圳达实智能股份有限公司 一种ic卡设备及其编号信息的设置方法和系统
CN102930670B (zh) * 2012-10-23 2014-12-10 福建鑫诺通讯技术有限公司 一种智能金融读卡系统
AT524707A1 (de) 2021-01-28 2022-08-15 Blockhealth Gmbh Verfahren zum Ordnen von Gesundheitsdaten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961142A (en) * 1988-06-29 1990-10-02 Mastercard International, Inc. Multi-issuer transaction device with individual identification verification plug-in application modules for each issuer
JP3421378B2 (ja) * 1993-03-23 2003-06-30 株式会社東芝 伝送制御方式
KR960032232A (ko) * 1995-02-25 1996-09-17 김광호 메모리 카드와 스마트카드 겸용 가능한 카드 리드/라이트 장치
US6164549A (en) * 1997-05-15 2000-12-26 Mondex International Limited IC card with shell feature
US6564995B1 (en) * 1997-09-19 2003-05-20 Schlumberger Malco, Inc. Smart card application-selection
US6578768B1 (en) * 1998-03-20 2003-06-17 Mastercard International Incorporated Method and device for selecting a reconfigurable communications protocol between and IC card and a terminal
FR2776788B1 (fr) * 1998-03-24 2000-06-09 Gemplus Card Int Procede de commutation d'applications sur une carte a puce multi-applicative

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0233645A1 *

Also Published As

Publication number Publication date
FR2815444B1 (fr) 2006-01-13
CN1481538A (zh) 2004-03-10
AU2002210641A1 (en) 2002-04-29
FR2815444A1 (fr) 2002-04-19
WO2002033645A1 (fr) 2002-04-25
US20040079801A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
EP1938242B1 (fr) Lecteur nfc ayant un mode de fonctionnement passif a faible consommation electrique
EP0613105B1 (fr) Procédé de gestion de clés secrètes entre deux cartes à mémoire
WO2000016255A1 (fr) Procede de transmission de donnees et carte pour une telle transmission
EP0819283B1 (fr) Systeme de collecte d'informations pour lecteurs de cartes
FR2906377A1 (fr) Generateur et procede de generation de signal d'horloge
EP1181663B1 (fr) Lecteur portatif de modules au format mini-carte pour une connexion a un port d'un ordinateur personnel
FR2473814A1 (fr) Circuit mos dynamique ne dependant pas d'un rapport de resistances destine a constituer des circuits logiques divers
EP0840247B1 (fr) Modem radio équipé d'un lecteur de carte à mémoire
FR2765706A1 (fr) Lecteur de cartes a puces a protocole de transmission rapide
EP1368784A1 (fr) Carte a puce sans contact a adaptation de signaux de commande
EP1107503B1 (fr) Composant électronique de sécurité
EP1330769A1 (fr) Procede et dispositif de changement de mode de fonctionnement pour un lecteur de carte a puce
FR2683342A1 (fr) Circuit d'interface pour carte a circuit integre.
EP0166838A1 (fr) Procédé et dispositif pour détecter une configuration de bits particulière dans un train de bits en série
EP0965994A1 (fr) Dispositif à circuit intégré sécurisé au moyen de lignes complémentaires de bus
WO2002023472A1 (fr) Carte multi ports
EP0271406B1 (fr) Dispositif d'autosynchronisation des circuits de sortie d'une mémoire
EP1279141A2 (fr) Procede de contre mesure dans un microcircuit et carte a puce comportant ledit microcircuit
WO2002035466A1 (fr) Circuit de detection et de mise en forme de trames de donnees
FR2871310A1 (fr) Circuit logique configurable resistant a une attaque dpa
CN101887402B (zh) 一种微型电信计算架构热插拔控制系统及方法
EP2579187A1 (fr) Dispositif à microcircuit équipé de plages de contact et procédé de fabrication d'un tel dispositif
FR2661269A1 (fr) Cartes a circuits integres.
EP3116181B1 (fr) Récepteur rfid à très haut débit
FR3081241A1 (fr) Procede de gestion de la valeur de la tension d'alimentation d'un module d'un circuit integre, et circuit integre associe

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030519

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

17Q First examination report despatched

Effective date: 20031015

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20040909