BesehreibungBesehreibung
Schaltungsanordnung zur Bestimmung des Innenwiderstandes ei- ner linearen LambdasondeCircuit arrangement for determining the internal resistance of a linear lambda probe
Die Erfindung betrifft eine Schaltungsanordnung zur Bestimmung des Innenwiderstandes einer linearen Lambdasonde .The invention relates to a circuit arrangement for determining the internal resistance of a linear lambda probe.
Die Übertragungsfunktion einer linearen Lambdasonde besitzt eine starke Temperaturabhängigkeit, die durch Regelung der Sondentemperatur ausgeglichen weden muß. Aus Kostengründen erfolgt die Messung der Sondentemperatur jedoch nicht über einen separaten Sensor (z.B. PtlOO), sondern man nutzt die starke Temperaturabhängigkeit der Sondenimpedanz Ri aus . Figur 1 zeigt die Temperaturabhängigkeit und Ersatzschaltbild der Sondenimpedanz. Dabei repräsentiertThe transfer function of a linear lambda probe has a strong temperature dependency, which must be compensated for by regulating the probe temperature. For cost reasons, however, the probe temperature is not measured using a separate sensor (e.g. Pt100), but the strong temperature dependence of the probe impedance Ri is used. Figure 1 shows the temperature dependency and equivalent circuit diagram of the probe impedance. Represented
Rl/Cl den Übergangswiderstand zwischen Elektroden und Kera- mikmaterial, R2/C2 den Übergang zwischen den Korngrenzen der Keramiksinterkörner, und R3 den Eigenwiderstand des Sintermaterials.Rl / Cl the contact resistance between electrodes and ceramic material, R2 / C2 the transition between the grain boundaries of the ceramic sintered grains, and R3 the inherent resistance of the sintered material.
Rl ist stark alterungsabhängig und kann deshalb zur Tempera- turmessung nicht heran gezogen werden. Bei geeignter Wahl der Meßfrequenz - beispielsweise 3 kHz - wird Rl durch Cl wech- selspannungsmässig kurzgeschlossen; er liefert also keinen Beitrag zur Gesamtimpedanz mehr. Die Reihenschaltung von R2/C2 und Rl ergibt bei dieser Meßfrequenz und ca. 500°C ei- nen Betrag von 100 Ohm und kann zur Temperaturbestimmung herangezogen werden.Rl is strongly age-dependent and can therefore not be used for temperature measurement. With a suitable choice of the measuring frequency - for example 3 kHz - Rl is short-circuited in terms of AC voltage; it therefore no longer makes a contribution to the overall impedance. The series connection of R2 / C2 and Rl results in an amount of 100 ohms at this measuring frequency and approx. 500 ° C and can be used to determine the temperature.
In der nicht vorveröffentlichten älteren Patentanmeldung 2000 P 12334 DE (amtl. Aktenzeichen noch nicht bekannt) ist ein gängiges Meßverfahren zur Bestimmung der SondenimpedanzIn the unpublished older patent application 2000 P 12334 DE (official file number not yet known) there is a common measuring method for determining the probe impedance
Ri beschrieben. Danach wird die Sondenimpedanz mit einem
rechteckförmigen Wechselstrom, beispielsweise 50θMAss (Spitze-Spitze) beaufschlagt. An Ri entsteht eine WechselSpannung von 500μAss * lOOOhm = 50mVss. Diese WechselSpannung wird verstärkt und gleichgerichtet und kann dann einem Mikropro- zessor zur Temperaturregelung zugeführt werden.Ri described. Then the probe impedance is measured with a rectangular alternating current, for example 50θMAss (peak-peak) applied. An alternating voltage of 500μAss * lOOOhm = 50mVss is generated at Ri. This AC voltage is amplified and rectified and can then be fed to a microprocessor for temperature control.
Die Erzeugung des Wechselstromes erfolgt gemäß Figur 2 beispielsweise mittels eines 3kHz Rechteckoszillators, der mit 5V versorgt wird. Über einen hochohmigen Widerstand Rv und einen Entkoppelkondensator Cv wird das Signal an die Sondenimpedanz geleitet .According to FIG. 2, the alternating current is generated, for example, by means of a 3 kHz square wave oscillator which is supplied with 5V. The signal is passed to the probe impedance via a high-resistance resistor Rv and a decoupling capacitor Cv.
Es ist Aufgabe der Erfindung, die Messung der Impedanz (des Innenwiderstandes) Ri einer linearen Lambdasonde zu verbes- sern sowie den Fehler bei der Gleichrichtung des Wechselspannungssignals und die Empfindlichkeit gegen elektromagentische Störimpulse (EMV) zu reduzieren. Allgemein ist es Aufgabe der Erfindung, den Spitze-Spitze-Amplitudenwert (Vss) eines Wechselspannungssignals, dessen Phase bekannt ist und dem eine Gleichspannung überlagert ist, präzise zu erfassen.It is an object of the invention to improve the measurement of the impedance (of the internal resistance) Ri of a linear lambda probe and to reduce the error in the rectification of the AC voltage signal and the sensitivity to electromagnetic interference pulses (EMC). In general, it is the object of the invention to precisely detect the peak-to-peak amplitude value (Vss) of an AC voltage signal, the phase of which is known and to which a DC voltage is superimposed.
Bei der bekannten Schaltung wird ein in Figur 3 dargestellter Spitzenwertgleichrichter zur Wandlung des Wechselspannungssignals in eine Gleichspannung verwendet. Dieser arbeitet folgendermaßen: am Eingang (Input) liege eine Gleichspannung von 2.5V (Mittenspannung V ) an. Der Komparator VI arbeitet als Spannungsfolger; also beträgt die Spannung am AusgangIn the known circuit, a peak value rectifier shown in FIG. 3 is used to convert the AC voltage signal into a DC voltage. This works as follows: There is a DC voltage of 2.5V (center voltage V) at the input. The comparator VI works as a voltage follower; so the voltage at the output is
(Output) ebenfalls 2.5V. Dies wird erreicht, indem sich Cl ü- ber Rl langsam auflädt. Solange die Spannung am Ausgang klei- ner als die EingangsSpannung ist, bleibt der Ausganstran- sistor des Komparators VI ausgeschaltet. Übersteigt die Aus- gangsspannung die EingangsSpannung, so schaltet der Transistor ein und entlädt Cl über R2 , bis die AusgangsSpannung wieder unter der EingansSpannung liegt. Dann schaltet der Tran- sisor wieder aus und die AusgangsSpannung steigt, getrieben durch den Ladestrom von Rl, langsam wieder an.
Es entsteht eine Pendelschwingung um Vout = Vin. Wichtig ist dabei, daß die Zeitkonstanten zum Laden und Entladen des Kondensators stark unterschiedlich sind:(Output) also 2.5V. This is achieved by slowly charging Cl via Rl. As long as the voltage at the output is lower than the input voltage, the output transistor of the comparator VI remains switched off. If the output voltage exceeds the input voltage, the transistor switches on and discharges Cl via R2 until the output voltage is below the input voltage again. Then the transistor switches off again and the output voltage slowly rises again, driven by the charging current of R1. There is a pendulum oscillation around Vout = Vin. It is important that the time constants for charging and discharging the capacitor are very different:
Xlade = R1*C1, τentlade = R2 * ClX l ad e = R1 * C1, τ discharge = R2 * Cl
In einer realen Schaltung wählt man das Verhältnis τiade/τ entiade etwa 100/1, was einen Meßfehler von 1% ergibt. Legt man an den Eingang beispielsweise ein Rechtecksignal mit 500mVss Amplitude an, welches mit einer Gleichspannung von Vm (2.5V) überlagert ist, so wird des Ausgang sehr schnell dem unteren Spitzenwert des Eingangssignals folgen (negative Halbwelle) und beim oberen Spitzenwert nur langsam wieder ansteigen. In der Wirkungsweise entsteht so am Ausgang eine Gleichspannung, die dem unteren Spitzenwert der Eingangs- (Wechsel- + Gleich- ) Spannung entspricht, siehe Figur 4.In a real circuit, the ratio τ i ade / τ ent i ade is chosen to be approximately 100/1, which results in a measurement error of 1%. If, for example, a square wave signal with an amplitude of 500mVss is applied to the input, which is superimposed with a DC voltage of Vm (2.5V), the output will very quickly follow the lower peak value of the input signal (negative half-wave) and rise only slowly at the upper peak value , In operation, a DC voltage is generated at the output that corresponds to the lower peak value of the input (AC + DC) voltage, see FIG. 4.
Der Gleichrichter wandelt das Wechselspannungssignal (500mVss) - obere Kurve in Figur 4 - in ein Gleispannungs- signal (-250mV) um - untere Kurve. Der Nullpunkt liegt bei Vm = +2.5V. Das Ausgangssigal beträgt also im MittelThe rectifier converts the AC voltage signal (500mVss) - upper curve in Figure 4 - into a track voltage signal (-250mV) - lower curve. The zero point is Vm = + 2.5V. The output signal is on average
+2.50V - 0.25V = +2.25V.+ 2.50V - 0.25V = + 2.25V.
Zur Verdeutlichung der Funktionsweise wurde die Filterzeitkonstante stark reduziert. Das Ausgangssignal zeigt deshalb eine verstärkte Welligkeit im Vergleich zur typischen Anwendung. Damit ergibt sich ein einfacher, kostengünstiger Aufbau mit Standardkomponenten, der die ursprünglichen Genauigkeits- anforderungen erfüllt.The filter time constant has been greatly reduced to clarify the mode of operation. The output signal therefore shows an increased ripple compared to the typical application. This results in a simple, cost-effective setup with standard components that meets the original accuracy requirements.
Diese Schaltung produziert jedoch eine Verfälschung des Ausgangswertes bei Dachschräge des Rechtecksignals (z.B. wegen zu kleiner Koppelkondensatoren oder Rückwirkungen aus der Sondenregelschleife ) und hat eine starke Empfindlichkeit gegenüber EMV-Störimpulsen, bedingt durch das rasche Ansprechen des Gleichrichters .
Erfindungsgemäß wird der Spitzenwertgleichrichter durch einen Synchrondemodulator mit integrierter Siebung ersetzt. Da Phase und Frequenz des Meßsignals bekannt sind, ist es möglich, eine vom Oszillatorsignal gesteuerte Gleichrichtung vorzuneh- men.However, this circuit produces a falsification of the output value when the rectangular signal is sloping (e.g. due to coupling capacitors that are too small or feedback from the probe control loop) and has a strong sensitivity to EMC interference pulses due to the fast response of the rectifier. According to the invention, the peak value rectifier is replaced by a synchronous demodulator with an integrated sieve. Since the phase and frequency of the measurement signal are known, it is possible to carry out rectification controlled by the oscillator signal.
Figur 5 zeigt die Schaltung eines erfindungsgemäßen Synchrondemodulators mit integrierter Siebung.FIG. 5 shows the circuit of a synchronous demodulator according to the invention with an integrated sieve.
Der Eingang der Schaltung (Input) ist mit dem Ausgang des in Figur 2 gezeigten Verstärkers verbunden. Die Eingänge der Schalter Sl, S2 sind mit dem Eingang der Schalter verbunden. Der Ausgang von Sl ist mit einem Anschluß des Kondensators CIO und dem nichtinvertierenden Eingang des Verstärkers AMPl verbunden. Der andere Anschluß von CIO ist mit der in Figur 2 gezeigten Gleichspannungs-quelle Vm ( 2.5V ) verbunden. Der invertiernde Eingang von AMPl ist mit dessen Ausgang verbunden.The input of the circuit (input) is connected to the output of the amplifier shown in FIG. 2. The inputs of the switches S1, S2 are connected to the input of the switches. The output of S1 is connected to a connection of the capacitor CIO and the non-inverting input of the amplifier AMPL. The other connection of CIO is connected to the DC voltage source Vm (2.5V) shown in Figure 2. The inverting input of AMPl is connected to its output.
Der Ausgang von S2 ist mit einem Anschluß des KondensatorsThe output of S2 is connected to the capacitor
Cll und dem nichtinvertierenden Eingang des Verstärkers AMP2 verbunden. Der andere Anschluß von Cll ist mit Vm verbunden. Der invertiernde Eingang von AMP2 ist mit dessen Ausgang verbunden .Cll and the non-inverting input of the amplifier AMP2 connected. The other terminal of Cll is connected to Vm. The inverting input of AMP2 is connected to its output.
Der Widerstand R12 ist einerseits mit dem Ausgang von AMPl verbunden, andererseits mit dem nichtinver-tierenden Eingang von AMP3 und R14. Der andere Anschluß von R14 ist mit R15 und R16 verbunden. Der andere Anschluß von R15 ist mit 2.5V ver- bunden, der von R16 mit Masse. R13 ist einerseits mit demResistor R12 is connected on the one hand to the output of AMPL, on the other hand to the non-inverting input of AMP3 and R14. The other terminal of R14 is connected to R15 and R16. The other connection of R15 is connected to 2.5V, that of R16 to ground. R13 is on the one hand with the
Ausgang von AMP2 verbunden, andererseits mit dem invertierenden Eingang von AMP3 und R17. R17 führt weiter zum Ausgang von AMP3 , wo sich auch der Ausgang ( Output ) der Schaltung befindet .Output of AMP2 connected, on the other hand to the inverting input of AMP3 and R17. R17 continues to the output of AMP3, where the output of the circuit is also located.
Sl, RIO und C10 stellen eine Sample and Hold (Abtast- und Halte-) Schaltung dar, ebenso S2 , Rll, undCll.
Phil ist das Steuersignal des Schalters Sl, es entspricht beispielsweise dem Signal des in Figur 2 gezeigten Oszillators. Sl ist geschlossen, solange das Oszillatorsignal 5V beträgt, und geöffnet, wenn das Oszillatorsignal 0V beträgt.Sl, RIO and C10 represent a sample and hold circuit, as do S2, Rll, andCll. Phil is the control signal of the switch S1, it corresponds, for example, to the signal of the oscillator shown in FIG. 2. Sl is closed as long as the oscillator signal is 5V and open when the oscillator signal is 0V.
Auf diese Weise ist der Kondensator CIO wärend der positiven Phase des Oszillatorsignals über RIO mit dem Input verbunden. Er wird sich folglich langsam - entsprechend der Zeitkonstante τ = R10*C10 auf den positiven Wert des Eingangssignales aufladen. Durch die Synchronisierung von Schalterbetätigung und Eingangssignal erfolgt eine Mittelung auf den positivem Signalwert. CIO ist nicht mit Masse, sonden mit Vm = 2.5V verbunden. Dadurch verringert sich die am Kondensator CIO anliegende Gleichspannung, was den Leckstrom des Kondensators verringert.In this way, the capacitor CIO is connected to the input via RIO during the positive phase of the oscillator signal. It will therefore charge itself slowly - according to the time constant τ = R10 * C10 - to the positive value of the input signal. The synchronization of the switch actuation and the input signal averages the positive signal value. CIO is not connected to ground, but is connected to Vm = 2.5V. This reduces the DC voltage applied to the capacitor CIO, which reduces the leakage current of the capacitor.
Der nachfolgende Verstärker AMPl hat Verstärkung 1 und dient der hochoh igen Entkopplung von CIO, um eine Entladung in der Haltephase (Sl offen) zu vermeiden. Am Ausgang von AMPl ent- steht eine Gleichspannung, die der Gleichspannung Vm = +2.5V und dem positiven Scheitelwert des Eingangssignals entspricht. Vout (AMPl) = 0,025V + 2.5V = +2.525V.The subsequent amplifier AMPl has gain 1 and is used for high-impedance decoupling of CIO in order to avoid a discharge in the holding phase (S1 open). A DC voltage arises at the output of AMPl, which corresponds to the DC voltage Vm = + 2.5V and the positive peak value of the input signal. Vout (AMPl) = 0.025V + 2.5V = + 2.525V.
Die zweite Sample&Hold-Schaltung (S2, Rll, Cll) dient der Messung des negativen Signalwertes. Das Steuersignal Phi2 ist deshalb zu Sl invertiert. Das übrige Verhalten entspricht ansonsten der ersten Sample&Hold-Schaltung, wobei am Ausgang von AMP2 nun die Spannung -0,025V + 2.5V = +2.475V entsteht.The second sample & hold circuit (S2, Rll, Cll) is used to measure the negative signal value. The control signal Phi2 is therefore inverted to S1. The rest of the behavior corresponds otherwise to the first sample & hold circuit, whereby the voltage of -0.025V + 2.5V = + 2.475V now arises at the output of AMP2.
Der Verstärker AMP3 bildet zusammen mit den Widerständen R12 , R13, R14, R15, R16, R17) einen Differenzverstärker. R12 und R13 haben den gleichen Widerstandswert. Der Widerstand der Reihenschaltung von R14 mit der Parallelschaltung von R15 und R16 entspricht dabei dem von R17. Die Verstärkung ist über das Verhältnis von R17 und R13 bestimmt (Vu = R17/R13) .The amplifier AMP3 forms together with the resistors R12, R13, R14, R15, R16, R17) a differential amplifier. R12 and R13 have the same resistance value. The resistance of the series connection of R14 with the parallel connection of R15 and R16 corresponds to that of R17. The gain is determined by the ratio of R17 and R13 (Vu = R17 / R13).
Über R15 wird dem Differenzverstärker AMP3 eine weitere Spannung (+2.5V) zugeführt. Bei entsprechender Wahl von R14, R15
und R16 kann damit eine bestimmte AusgangsSpannung bei fehlender EingangsSpannung festgelegt werden. Dieser Offset ist ebenso wie die Gleichspannung Vm = +2.5V für Systeme mit fehlender negativer Versorgungsspannung erforderlich, da der Ausgang des Verstärkers AMP3 dann 0V nicht erreichen kann. Vm und der Offset ermöglichen erst den Betrieb der Schaltung in einem 0/5V Netz.A further voltage (+ 2.5V) is fed to the differential amplifier AMP3 via R15. With appropriate choice of R14, R15 and R16 can be used to define a specific output voltage in the absence of an input voltage. This offset, like the DC voltage Vm = + 2.5V, is required for systems with no negative supply voltage, since the output of the AMP3 amplifier cannot then reach 0V. Vm and the offset enable the circuit to be operated in a 0 / 5V network.
Der so entstandene Differenzverstärker wandelt nun die Diffe- renz der AusgangsSpannungen von AMPl und Amp2 in ein Aus- gangssignal um, wobei die den Eingangssignalen gemeinsame Gleichspannung (2.5V) unterdrückt wird und die Differenz um den Wert der Verstärkung Vu verstärkt wird.The resulting differential amplifier now converts the difference between the output voltages of AMPl and Amp2 into an output signal, whereby the DC voltage (2.5V) common to the input signals is suppressed and the difference is amplified by the value of the gain Vu.
Am Ausgang von AMP3 entsteht ein um Vu verstärktes, gleichgerichtetes Abbild des Eingangssignals, welches noch um den Offset verschoben ist. Diese Spannung kann nun beispielsweise dem A/D-Konverter eines Microcontrollers zur weiteren digitalen Verarbeitung zugeführt werden.At the output of AMP3 there is a rectified image of the input signal, amplified by Vu, which is still shifted by the offset. This voltage can now be fed, for example, to the A / D converter of a microcontroller for further digital processing.
Um die Genauigkeit des Synchrongleichrichters weiter zu steigern, kann man, abhängig von der Kurvenform des Eingangssig- nals, die Einschaltzeiten von Sl und S2 verändern.In order to further increase the accuracy of the synchronous rectifier, depending on the curve shape of the input signal, the switch-on times of Sl and S2 can be changed.
Besitzt das Eingangssignal beispielsweise eine exponentielle Dachschräge, so ist es sinnvoll, nur den hinteren Teil der positiven bzw negativen Amplitude zu messen. Dazu ist eine weitere Schaltung erforderlich, die aus dem Oszillatorsignal weitere Signale mit veränderter Phasenlage und Pulsbreite er- zeugt (modifizierte Phil und Phi2) . Phil sei dabei nicht mehr von 0% bis 50% des Oszillatorsignals auf 5V, sondern nur noch von 25% bis 50%. Phi2 sei dabei nicht mehr von 50% bis 100%, sondern nur noch von 75% bis 100%.For example, if the input signal has an exponential roof slope, it makes sense to measure only the rear part of the positive or negative amplitude. This requires a further circuit that generates further signals with a changed phase position and pulse width from the oscillator signal (modified Phil and Phi2). Phil is no longer from 0% to 50% of the oscillator signal to 5V, but only from 25% to 50%. Phi2 is no longer from 50% to 100%, but only from 75% to 100%.
Entsprechend wird vom Eingangssignal nur noch der Bereich von 25% bis 50% des positiven Amplitudenwertes in der ersten Sam-
ple&Hold-Schaltung abgetastet und der Bereich von 75% bis 100% des negativen Amplitudenwertes.Accordingly, only the range from 25% to 50% of the positive amplitude value in the first sample is ple & hold circuit sampled and the range from 75% to 100% of the negative amplitude value.
Figur 6 zeigt das Eingangssignal und das Signal hinter den Schaltern Sl und S2.Figure 6 shows the input signal and the signal behind the switches S1 and S2.
Die obere Spur (zur besseren Sichtbarkeit nach oben verschoben) zeigt das Signal am Ausgang von Sl. Solange Sl geschlossen ist, folgt es dem Kurvenverlauf des Eingangssignals (e- Funktion) , bei geöffnetem Sl wird die Spannung an C10 sichtbar (gerader Strich) .The upper track (shifted upwards for better visibility) shows the signal at the exit of Sl. As long as Sl is closed, it follows the curve of the input signal (e-function), when Sl is open, the voltage at C10 becomes visible (straight line).
Die mittlere Spur stellt ein - reales - Eingangssignal dar, wie es durch den komplexen Innenwiderstand der linearen Lamb- dasonde gebildet wird.The middle track represents a - real - input signal as it is formed by the complex internal resistance of the linear lambda probe.
Die untere Spur (zur besseren Sichtbarkeit nach unten verschoben) zeigt das Signal am Ausgang von S2.The lower track (shifted down for better visibility) shows the signal at the exit of S2.
Figur 7 zeigt einen Detailausschnitt der oberen Spur von Figur 6 : durchgezogene Linie: Spitzenwert des Signals, vertikale Bildmitte: Spannung an C10, horizontale Bildmitte: 25%-Punkt des Signals, gestrichelte Linie : Neues Mittelungsintervall.FIG. 7 shows a detail of the upper trace from FIG. 6: solid line: peak value of the signal, vertical center of the image: voltage at C10, horizontal center of the image: 25% point of the signal, dashed line: new averaging interval.
Der Meßfehler des Synchrondemodulators beträgt 14mV bzw. 7%, bezogen auf die hier verwendete Signalamplitude von 200mVss. Grund dafür ist die recht grosse Schwankung des positiven Amplitudenwertes, über die gemittelt wird (Exponentialfunktion) .
Bei Verwendung eines Samplingintervalles von 25% bis 50% reduziert sich diese Schwankung auf ca 7mV (Differenz zwischen durchgezogener und gestrichelter Linie in Figur 7) , so daß sich nach der Mittelung ein Restfehler von <3mV ergibt, was 1.5% entspricht.The measurement error of the synchronous demodulator is 14mV or 7%, based on the signal amplitude of 200mVss used here. The reason for this is the quite large fluctuation of the positive amplitude value, over which the averaging takes place (exponential function). If a sampling interval of 25% to 50% is used, this fluctuation is reduced to approx. 7mV (difference between the solid and dashed lines in FIG. 7), so that after averaging there is a residual error of <3mV, which corresponds to 1.5%.
Figur 8 zeigt eine Schaltung zur Erzeugung der phasenverschobenen Signale Phil und Phi2, sowie des 3kHz Signals.FIG. 8 shows a circuit for generating the phase-shifted signals Phil and Phi2 and the 3 kHz signal.
Der Ausgang des Oszillators ist mit dem Takteingang CLK des Flip-Flop ICla und mit dem Eingang 3 des NOR-Gatters IC2A und dem Eingang 6 des NOR Gatters IC2B verbunden. Der Ausgang Q des Flip-Flip ICla ist mit dem Eingang 2 des Gatters IC2A verbunden. Der Ausgang Q quer des Flip-Flip ICla ist mit sei- nem Dateneingang D und dem Eingang 5 des Gatters IC2b verbunden. ;er stellt das 3kHz-Signal dar. Der Ausgang des Gatters IC2A stellt das Signal Phil dar, der Ausgang des Gatters IC2B stellt das Signal Phi2 dar.The output of the oscillator is connected to the clock input CLK of the flip-flop ICla and to the input 3 of the NOR gate IC2A and the input 6 of the NOR gate IC2B. The output Q of the flip-flip ICla is connected to the input 2 of the gate IC2A. The output Q across the flip-flip ICla is connected to its data input D and the input 5 of the gate IC2b. it represents the 3 kHz signal. The output of the gate IC2A represents the signal Phil, the output of the gate IC2B represents the signal Phi2.
Das Flip-Flop IClA arbeitet wegen der Rückführung des Ausgangs Q quer auf den Dateneingang als Frequenzteiler (:2). Am Ausgang Qquer entsteht entsprechend das 3kHz-Signal, das über Rv und Cv (Figur 2) auf die Sondenimpedanz geleitet wird. IC1 schaltet mit der ansteigenden Flanke des 6kHz Oszillators. Das Oszillatorsignal gelangt zusammen mit dem Ausgangssignal Q quer ( von IClA ) auf die Eingänge des Gatters IC2B. Sind beide Eingangssignale 0V, so ist sein Ausgangssignal 5V. Bezogen aus das 3kHz-Signal ist dies von 75% bis 100% der Taktphase der Fall, wie oben für Phi2 gefordert.The flip-flop IClA works because of the feedback of the output Q across the data input as a frequency divider (: 2). The 3 kHz signal is correspondingly generated at the output Qquer and is passed to the probe impedance via Rv and Cv (FIG. 2). IC1 switches with the rising edge of the 6kHz oscillator. The oscillator signal together with the output signal Q cross (from IClA) reaches the inputs of the gate IC2B. If both input signals are 0V, its output signal is 5V. Based on the 3 kHz signal, this is the case from 75% to 100% of the clock phase, as required above for Phi2.
Das Oszillatorsignal gelangt auch zusammen mit dem Ausgangssignal Q (von IClA) auf die Eingänge des Gatters IC2A. Sind beide Eingangssignale 0V, so ist sein Ausgangssignal 5V. Be-
zogen auf das 3kHz-Signal ist dies von 25% bis 50% der Taktphase der Fall, wie oben für Phil gefordert
The oscillator signal also reaches the inputs of the gate IC2A together with the output signal Q (from IClA). If both input signals are 0V, its output signal is 5V. loading referenced to the 3 kHz signal, this is the case from 25% to 50% of the clock phase, as requested above for Phil