EP1248978A2 - Data memory - Google Patents
Data memoryInfo
- Publication number
- EP1248978A2 EP1248978A2 EP01900126A EP01900126A EP1248978A2 EP 1248978 A2 EP1248978 A2 EP 1248978A2 EP 01900126 A EP01900126 A EP 01900126A EP 01900126 A EP01900126 A EP 01900126A EP 1248978 A2 EP1248978 A2 EP 1248978A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- data
- memory
- address
- redundancy
- data memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
Definitions
- the invention relates to a data storage device with a short access time, which has a main data storage device and a redundancy data storage device for replacing faulty data storage units of the main data storage device.
- data memories as well as the degree of integration of data memories is increasing due to the increased requirements, especially with customer-specific ASIC circuits. Due to the necessary high degree of integration and the necessary large memory sizes, in addition to the functioning data storage units, occasionally faulty data storage units are also generated in the course of the complex manufacturing process. To find such faulty memory cells, data memories are subjected to a memory test after they have been produced, in which test data patterns are applied to the memory, and it is then checked whether the data read out correspond to an expected test data readout pattern.
- data storage units are increasingly providing redundant storage areas which serve to replace faulty data storage units.
- additional storage rows and replacement storage columns are additionally installed on the data storage chip.
- Figure 1 shows schematically the structure of a data memory with a redundant memory area according to the prior art.
- an address comparison is first carried out in the redundancy logic and then, if the addressed data storage unit is not defective, the addressed data storage unit within the data memory is accessed or, if the addressed data storage unit is recognized as a defective data storage unit, a replacement data storage unit accessed within the redundant memory.
- a disadvantage of the prior art arrangement shown in FIG. 1 is that the redundant memory is integrated in the original data memory.
- the data memory In the case of a predetermined data memory of a predetermined size, for example a RAM memory with one megabyte of storage space, the data memory must be adapted accordingly in terms of circuitry in order to integrate a redundant memory space.
- the memory shown in FIG. 1 also has the serious disadvantage that the memory access to a data storage unit takes a relatively long time.
- the memory access time T access f to a data storage unit within the memory shown in FIG. 1 is the sum of the address comparison time T v that is required for address comparison within the redundancy logic and the access time to the data memory T ZD .
- the invention provides a data store with a main data store consisting of a plurality of data storage units, a redundancy data store consisting of several redundancy data storage units for replacing faulty data storage units of the main data store, and with a redundancy control logic for control access to the redundancy data memory, the main data memory and the redundancy data memory being connected to a data bus in parallel with one another via data lines, the main data memory and the redundancy control logic being connected in parallel with one another via address lines to an address bus for addressing data storage units in the data Memory are connected.
- An advantage of the data memory according to the invention is that it has a redundant memory without that the main data memory can be adapted in terms of circuitry, etc.
- Another advantage of the data memory with the features specified in patent claim 1 is its ease of testing, since the redundancy data memory can be tested immediately when a test pattern is created to check the functionality of the data memory.
- the redundancy control logic has an address memory with a plurality of address memory units which store addresses of faulty data memory units in the main data memory.
- the address storage units are associative storage units CAM, which are connected to the address bus, the associative storage units being provided for enabling associated redundancy data storage units of the redundancy data store.
- the address storage units are address storage registers.
- the address storage registers preferably each have a flag bit that indicates whether the content of the address storage register is valid.
- the redundancy control logic preferably has a plurality of comparators, each of which is connected to an address memory register and the address bus and releases an associated redundancy data storage unit of the redundancy data memory. switch when the address present in the address bus matches the address stored in the address memory register.
- the redundancy control logic preferably controls a first multiplexer for reading out data from the main data store or from the redundancy data store.
- the main data store, the redundancy data store and the redundancy control logic are connected in parallel to one another to a control bus for controlling the read or write access to the data store.
- the address memory is connected to a programmed, non-erasable address read-only memory for the permanent storage of addresses of faulty data storage units of the main data memory.
- the redundancy control logic preferably controls a second multiplexer which is connected on the input side to the redundancy data storage units of the redundancy memory and is used for reading data from one of the redundancy data storage units.
- the redundancy data storage units of the redundancy memory are preferably data registers.
- the main data memory is a RAM data memory. In a further preferred embodiment, the main data memory is an SRAM data memory.
- An address of a defective data storage unit of the main data memory can preferably be read out in an address storage unit of the address memory from a memory test logic integrated in the data memory, from a test machine or from the address read-only memory and can be written into the address memory unit.
- Figure 1 shows a data memory with redundant memory according to the prior art
- FIG. 2 shows a block diagram of the data memory according to the invention with a redundancy data memory
- FIG. 3 shows a first embodiment of the data memory according to the invention
- Figure 4 shows a second embodiment of the data memory according to the invention
- FIG. 5 shows a flowchart which represents the testing and the address reprogramming in the data memory according to the invention
- FIG. 2 shows a block diagram of the data memory 1 according to the invention.
- the data memory 1 has a main data memory 2, a redundancy data memory 3, a redundancy control logic 4 and a data readout multiplexer 5.
- the main data memory 2 is preferably a RAM memory, in particular an SRAM memory.
- the data memory 1 is connected to a data bus 6, an address bus 7 and a control bus 8.
- the main data memory 2 is connected via data lines 9 to the data bus 6, via address lines 10 to the address bus 7 and via control lines 11 to the control bus 8.
- the redundancy data memory 3 is connected to the data bus 6 via data lines 12, to the address bus 7 via address lines 13 and to the control bus 8 via control lines 14.
- the redundancy control logic 4 is connected to the address bus 7 via address lines 15 and to the control bus 8 via control lines 16.
- the main data memory 2 is connected via data read-out lines 17 to a first input of the data read-out multiplexer 5 and the redundancy data memory 3 is connected via data read-out lines 18 to a second input of the data read-out multiplexer 5.
- the data read-out multiplexer 5 can be connected on the output side via data lines 19 to the data bus 6 or to another data bus.
- the redundancy control logic 4 controls the writing of data into the redundancy data memory 3 via a control line 20 and the switching of the data read-out multiplexer 5 between the data read-out lines 17, 18 via a control line 21.
- the main data storage 2 consists of a multiplicity of data storage units. With the data storage units, it can are individual data bits, data words, data columns, data series, data fields or data macro areas. The data storage units can be addressed by their own individual address.
- the redundant data storage 3 has a plurality of redundancy data storage units for replacing faulty data storage units within the main data storage 2.
- the number of redundancy data storage units is considerably less than the number of data storage units within the main data store 2. If defective data storage units are produced within the main data store 2 in the manufacturing process of the data store 1, the redundancy data storage units within the redundancy data store take over 3 whose memory functions.
- the redundant control logic 4 controls access to the redundancy data store 3 when access to a faulty data storage unit of the main data store 2 is determined.
- the main data memory 2 and the redundancy data memory 3 are connected to the data bus 6 in parallel with one another via the data write lines 10, 12. On the output side, the main data store 2 and the redundancy data store 3 are likewise connected in parallel to the data bus 6 via the data readout multiplexer 5 and the data readout lines 19.
- the main data store 2 and the redundancy control logic 4 are connected in parallel to one another via the address lines 10, 15 to the address bus 7 for addressing data storage units in the data store 1.
- the redundancy data memory 3 and the redundancy control logic 4 are in one Integrated component, whereby the electrical connection to an existing main data memory 2 is facilitated.
- the redundancy control logic 4 contains an address memory 22 with a plurality of address memory units 22a to 22g, in which the addresses of faulty data memory units within the main data memory 2 can be stored.
- the address storage units 22a to 22g are address storage registers. Each address storage register 22a to 22g preferably has a flag bit which indicates whether the content of the address storage register is valid.
- the redundancy control logic 4 also contains an address comparison circuit 23 with a plurality of address comparators 23a to 23g, each of which is connected to an address memory register 22a to 22g via internal address lines 24a to 24g and to the address bus 7 via address lines 15.
- the comparators 23a to 23g each have address bit comparison circuits for comparing the address bit levels present on the address lines 15 and the internal address lines 24. After the memory test has been carried out, the addresses of faulty data storage units within the main data memory 2 are written into the address registers 22a to 22g.
- redundancy data storage unit 26a to 26g of the redundancy data memory 3 is activated via control lines 25a to 25g and the corresponding redundancy data storage unit 26a to 26g via an internal ternal data readout multiplexer 27 of the redundancy data memory 3 connected to the data readout multiplexer 5.
- the redundancy data storage units 26a to 26g of the redundancy data store 3 are connected to the internal multiplexers 27 of the redundancy data store 3 via internal data lines 28a to 28g.
- the address applied to the address lines 15 corresponds to the address stored in the address memory register 22a
- this is recognized by the comparator 23a of the address comparison circuit 23 and the redundancy data storage unit 26a of the redundancy data memory 3 is sent via the control line 25a activated.
- the address comparison circuit 23 switches the multiplexer 27 via the control line 22 such that the internal line 28a is switched through to the output line 18 of the multiplexer 27.
- the address comparison circuit 23 controls the multiplexer 5 in such a way that it connects the data line 18 to the data line 19, so that the data contained in the redundancy data storage unit 26a are output to the data bus 6 via the data lines 19.
- the multiplexer 5 is switched in such a way that the data lines 17 are directly connected to the data lines 19.
- the data access to a data storage unit within the main data storage 2 takes place very quickly, since the address comparison within the redundancy control logic 4 takes place in parallel in time.
- the redundancy data store 3 has a much shorter access time than the main data store 2.
- the redundancy data store 3 has only a few redundancy data stores registers 26a to 26g for replacing faulty data stores units within the main data memory 2.
- the time T required by the address comparison circuit 23 for the address comparison is also relatively short, so that the sum of the address comparison time T v and the memory access time to the redundancy data memory 3 T ZR is less than the access Grip time T ZH on the main data memory 2.
- the memory access time to the data memory 1 according to the invention thus results when the non-faulty data storage unit of the main data memory 2 is accessed:
- T MUX is the switching time of the multiplexer 5.
- the switching time of the multiplexer 5 M U X is very low. It is far lower than the address comparison time of the address comparison circuit 23.
- the memory access time T z is much higher in the conventional arrangement than in the data memory 1 according to the invention.
- the memory access time T z is :
- T is the address comparison time that the redundancy logic needs to determine whether a faulty address is present on the address bus A and
- T ZH represents the memory access time to the main data memory.
- the maximum memory access time T z of the data memory 1 according to the invention is:
- T z T perennialu ⁇ + T ZH if T v + T m ⁇ T m
- T MU ⁇ is the switching time of the multiplexer 5 and T ZH represents the memory access time to the main data memory 2.
- This time advantage is achieved by the fact that during the memory access time T ZH on data storage units within the main data memory 2, the address comparison within the redundancy control logic 4 is already taking place in parallel and after the memory access to the main data memory 2 has ended, only as a function of the same result between the redundancy data memory 3 and the main data memory 2 is switched by the multiplexer 5.
- the main data store 2, the redundancy data store 3 and the redundancy control logic 4 are parallel to one another via control lines 11, 14, 16 on the control bus 8 for controlling a read or write access to the data store 1 connected.
- the writing process into the redundancy data memory 3 takes place in two steps. With a rising clock edge, the input addresses and the input data are stored in a buffer.
- the comparators 23a to 23g compare the input address with the contents of the address storage registers 22a to 22g. If one of the stored addresses corresponds to the input address, the temporarily stored input data are written to the corresponding data storage register 26a to 26g on the next clock edge.
- the address memory 22 is connected via address read lines 29a to 29g to an address read-only memory 30 for the permanent storage of addresses of faulty data storage units of the main data memory 2.
- the addresses incorrectly recognized after testing data memory 1 are permanently programmed in address read-only memory 30.
- the address read-only memory 30 is preferably a non-volatile memory.
- the address read-only memory 30 preferably consists of fuses which are burned according to the incorrectly identified addresses after the test process.
- the address memory 22 preferably contains a plurality of address memory registers 22a to 22g, each of which has a flag bit which indicates whether the content of the address register 22a to 22g is valid. If it is recognized after the test that the main data store 2 contains no faulty data storage units, the redundancy control logic 4 is deactivated by all flag bits remaining reset.
- FIG. 4 shows an alternative embodiment of the redundancy control logic 4, in which the address memory units 22a to 22g of the address memory 22 are associative memory units connected to the address bus 7 for enabling the associated redundancy data storage units 26a to 26g of the redundancy data memory 3 ,
- FIG. 5 shows a flow chart to illustrate the programming process of the data memory according to the invention with addresses of faulty data storage units.
- step S 0 A memory test is started in a step S 0 .
- step Si is initialized for fields and address memory registers.
- step S 2 an address is applied to the address bus 7 and a test date to the data bus 6.
- step S 3 it is evaluated whether the output data value present on the data bus 6 corresponds to an expected data output value. If this is the case, a decision is made in step S 4 as to whether the test has ended. If the test run of the main data memory 2 has not yet ended, the next address is generated in step S5 and applied to the address bus 7 again in step S 2 .
- the one consisting of steps S 2 , S 3 , S 4 , S 5 Loop is run for all addresses of the main data store 2.
- step S 6 it is checked whether there are still free address memory registers or associative memories 22a to 22g within the redundancy control logic 4. If the address memory 22 of the redundancy control logic 4 is already filled with addresses of faulty data storage units and thus no further address storage units are available within the redundancy control logic 4, the data memory 1 which has been incorrectly manufactured in this way can no longer be repaired because too many manufacturing defects have occurred and the sequence shown in FIG. 5 emits a display signal in step S 7 , which indicates that the data memory 1 cannot be repaired.
- step S 8 If it is determined in step S ⁇ that a free address storage unit 22a to 22g is still present within the redundancy control logic 4, in step S 8 the address recognized as faulty is written into the address storage unit of the address memory 22 and, if appropriate, an existing flag bit set.
- step S 8 the test data to be created are reset and the test started again.
- the addresses of the data storage units within the main data storage 2 which are recognized as being defective are sent to address storage units 22a to 22g of the address storage chers 22 inscribed within the redundancy control logic 4.
- the addresses identified as defective can come from an integrated memory test logic BIST integrated in the data memory 1, a test machine TA or from the address read-only memory 30. Due to the parallel arrangement of the redundancy data memory 3 and the main data memory 2 in relation to the data bus 6 and by the parallel arrangement of the redundancy control logic 4 and the main data memory 2 in relation to the address bus 7, the memory access time from the data memory 1 significantly shortened.
- the redundancy control logic 4 and the redundancy data memory 3 can be constructed in an integrated manner as an electronic component.
- an existing main data memory 2 can be provided with a redundant memory space in a simple manner by switching with such a component integrated via a multiplexer 5.
- the multiplexer 5 with the redundancy control logic 4 and the redundancy data memory 3 and the address read-only memory 30 is integrated in an electronic circuit.
- a component integrated in this way only has to be connected to the data bus 6, the address bus 7, the control bus 8 and via line 17 to the main data store 2 in order to expand an existing main data store 2.
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
A data memory comprising a main data memory (2) consisting of a plurality of data memory units, a redundant data memory (3) consisting of several redundant data memory units which replace defective data memory units of the main data memory (2), and a redundant control logic (4) which is used to control access to the redundant data memory (4). The main data memory (2) and the redundant data memory (3) are connected in parallel to a data bus (6) by means of data lines (9,12). The main data memory (2) and the redundant control logic are connected in parallel to an address bus (7) by means of address lines (10,15) in order to address data memory units in the data memory (1).
Description
Beschreibungdescription
Datenspeicherdata storage
Die Erfindung betrifft einen Datenspeicher mit geringer Zugriffszeit, der einen Haupt-Datenspeicher und einen Redundanz-Datenspeicher zum Ersatz fehlerhafter Datenspeichereinheiten des Haupt-Datenspeichers aufweist.The invention relates to a data storage device with a short access time, which has a main data storage device and a redundancy data storage device for replacing faulty data storage units of the main data storage device.
Die Größe von Datenspeichern sowie der Integrationsgrad von Datenspeichern nimmt aufgrund der gestiegenen Anforderungen insbesondere bei kundenspezifischen ASIC-Schaltungen immer mehr zu. Aufgrund des notwendigen hohen Integrationsgrades und der notwendigen großen Speichergrößen werden im Verlaufe des komplexen Herstellungsvorganges neben den funktionierenden Datenspeichereinheiten auch vereinzelt fehlerhafte Datenspeichereinheiten erzeugt. Zum Auffinden derartiger fehlerhafter Speicherzellen werden Datenspeicher nach ihrer Herstellung einem Speichertest unterzogen, bei dem Test- Datenmuster an den Speicher angelegt werden, und anschließend geprüft wird, ob die ausgelesenen Daten einem erwarteten Testdatenauslesemuster entsprechen .The size of data memories as well as the degree of integration of data memories is increasing due to the increased requirements, especially with customer-specific ASIC circuits. Due to the necessary high degree of integration and the necessary large memory sizes, in addition to the functioning data storage units, occasionally faulty data storage units are also generated in the course of the complex manufacturing process. To find such faulty memory cells, data memories are subjected to a memory test after they have been produced, in which test data patterns are applied to the memory, and it is then checked whether the data read out correspond to an expected test data readout pattern.
Damit nicht wenige ausgefallene Datenspeichereinheiten dazu führen, dass der gesamte hergestellte Datenspeicher funktionsuntüchtig ist, werden bei Datenspeichern zunehmend zusätzlich redundante Speicherbereiche vorgesehen, die zum Ersatz fehlerhafter Datenspeichereinheiten dienen. Bei einem in Reihen und Spalten organisierten Datenspeicher werden hierzu zu- sätzlich auf dem Datenspeicherchip Ersatzspeicherreihen und Ersatzspeicherspalten eingebaut.To ensure that not a few failed data storage units result in the entire data storage unit being inoperative, data storage units are increasingly providing redundant storage areas which serve to replace faulty data storage units. In the case of a data storage organized in rows and columns, additional storage rows and replacement storage columns are additionally installed on the data storage chip.
Figur 1 zeigt schematisch den Aufbau eines Datenspeichers mit einem redundanten Speicherbereich nach dem Stand der Technik.
Nach erfolgtem Speichertest des Datenspeichers wird das ausgelesene Testdatenmuster zunächst gespeichert und durch Vergleich mit erwarteten Testausgabemustern die Adressen der fehlerhaften Datenspeichereinheiten des Datenspeichers be- stimmt. Die bestimmten fehlerhaften Adressen werden in die Redundanzlogik einprogrammiert, so dass beim Zugriff auf die Adresse einer fehlerhaften Datenspeichereinheit innerhalb des Datenspeichers auf eine Ersatz-Datenspeichereinheit innerhalb des Redundanz-Datenspeichers zugegriffen wird. Um zu testen, ob die Adressenumleitung innerhalb der Redundanzlogik erfolgreich beendet wurde, wird in einem anschließenden weiteren Testschritt durch Vergleich von Testdatenmustern überprüft, ob der Speicher nunmehr funktionstüchtig ist.Figure 1 shows schematically the structure of a data memory with a redundant memory area according to the prior art. After the memory test of the data memory has been carried out, the read test data pattern is first saved and the addresses of the defective data memory units of the data memory are determined by comparison with expected test output patterns. The specific faulty addresses are programmed into the redundancy logic, so that when accessing the address of a faulty data storage unit within the data storage, a replacement data storage unit within the redundancy data storage is accessed. In order to test whether the address redirection within the redundancy logic was successfully ended, a subsequent further test step is used to compare whether the memory is now functional by comparing test data patterns.
Bei einem Speicherzugriff auf den Datenspeicher erfolgt zunächst ein Adressenvergleich in der Redundanzlogik und anschließend wird, sofern die adressierte Datenspeichereinheit nicht fehlerhaft ist, auf die adressierte Datenspeichereinheit innerhalb des Datenspeichers zugegriffen oder, falls die adressierte Datenspeichereinheit als fehlerhafte Datenspeichereinheit erkannt wird, auf eine Ersatz-Datenspeichereinheit innerhalb des redundanten Speichers zugegriffen.When the data memory is accessed, an address comparison is first carried out in the redundancy logic and then, if the addressed data storage unit is not defective, the addressed data storage unit within the data memory is accessed or, if the addressed data storage unit is recognized as a defective data storage unit, a replacement data storage unit accessed within the redundant memory.
Ein Nachteil der in Figur 1 dargestellten Anordnung nach dem Stand der Technik besteht darin, dass der redundante Speicher in den ursprünglichen Datenspeicher integriert ist. Bei einem vorgegebenen Datenspeicher mit vorbestimmter Größe, bspw. einem RAM-Speicher mit einem Megabyte Speicherplatz, muss der Datenspeicher zur Integration eines redundanten Speicherraums schaltungstechnisch entsprechend angepasst werden.A disadvantage of the prior art arrangement shown in FIG. 1 is that the redundant memory is integrated in the original data memory. In the case of a predetermined data memory of a predetermined size, for example a RAM memory with one megabyte of storage space, the data memory must be adapted accordingly in terms of circuitry in order to integrate a redundant memory space.
Der in Figur 1 dargestellte Speicher weist ferner den schwerwiegenden Nachteil auf, dass der Speicherzugriff auf eine Da-
tenspeichereinheit relativ lange dauert. Die Speicherzugriffszeit TZugriff auf eine Datenspeichereinheit innerhalb des in Figur 1 dargestellten Speichers ist die Summe aus der Adressenvergleichszeit Tv, die zum Adressenvergleich inner- halb der Redundanzlogik benötigt wird, und der Zugriffszeit auf den Datenspeicher TZD.The memory shown in FIG. 1 also has the serious disadvantage that the memory access to a data storage unit takes a relatively long time. The memory access time T access f to a data storage unit within the memory shown in FIG. 1 is the sum of the address comparison time T v that is required for address comparison within the redundancy logic and the access time to the data memory T ZD .
Tzugπ ff = TZ D + TyTzugπ ff = TZ D + Ty
Es ist die Aufgabe der vorliegenden Erfindung einen Daten- Speicher mit redundanten Speicher zu schaffen, der eine möglichst kurze Speicherzugriffszeit aufweist.It is the object of the present invention to create a data memory with redundant memory which has the shortest possible memory access time.
Diese Aufgabe wird erfindungsgemäß durch einen Daten-Speicher in dem in Patentanspruch 1 angegebenen Merkmalen gelöst.This object is achieved according to the invention by a data memory in the features specified in claim 1.
Die Erfindung schafft einen Datenspeicher mit einem aus einer Vielzahl von Daten-Speichereinheiten bestehenden Haupt- Datenspeicher, einem Redundanz-Datenspeicher, der aus mehre- ren Redundanz-Datenspeichereinheiten zum Ersatz fehlerhafter Datenspeichereinheiten des Haupt-Datenspeichers besteht, und mit einer Redundanz-Steuerlogik zum Steuern des Zugriffs auf den Redundanz-Datenspeicher, wobei der Haupt-Datenspeicher und der Redundanz-Datenspeicher über Datenleitungen parallel zueinander an einen Datenbus angeschlossen sind, wobei der Haupt-Datenspeicher und die Redundanzsteuerlogik parallel zueinander über Adressleitungen an einem Adressenbus zur Adressierung von Datenspeichereinheiten in dem Daten-Speicher angeschlossen sind.The invention provides a data store with a main data store consisting of a plurality of data storage units, a redundancy data store consisting of several redundancy data storage units for replacing faulty data storage units of the main data store, and with a redundancy control logic for control access to the redundancy data memory, the main data memory and the redundancy data memory being connected to a data bus in parallel with one another via data lines, the main data memory and the redundancy control logic being connected in parallel with one another via address lines to an address bus for addressing data storage units in the data Memory are connected.
Ein Vorteil des erfindungsgemäßen Datenspeichers besteht darin, dass er über einen redundanten Speicher verfügt, ohne
dass der Haupt-Datenspeicher schaltungstechnisch angepasst werden uss.An advantage of the data memory according to the invention is that it has a redundant memory without that the main data memory can be adapted in terms of circuitry, etc.
Ein weiterer Vorteil des Datenspeichers mit den in Patentan- spruch 1 angegebenen Merkmalen ist seine Testfreundlichkeit, da bei Anlegen eines Testmusters zur Überprüfung der Funkti- onstüchtigkeit des Datenspeichers der Redundanz-Datenspeicher sofort mitgetestet werden kann.Another advantage of the data memory with the features specified in patent claim 1 is its ease of testing, since the redundancy data memory can be tested immediately when a test pattern is created to check the functionality of the data memory.
Bei einer bevorzugten Ausführungsform des Datenspeichers weist die Redundanz-Steuerlogik einen Adressenspeicher mit mehreren Adressen-Speichereinheiten auf, die Adressen von fehlerhaften Daten-Speichereinheiten des Haupt-Datenspeichers abspeichern.In a preferred embodiment of the data memory, the redundancy control logic has an address memory with a plurality of address memory units which store addresses of faulty data memory units in the main data memory.
Die Adressenspeichereinheiten sind bei einer Ausführungsform des Daten-Speichers Assoziativ-Speichereinheiten CAM, die mit dem Adressenbus verbunden sind, wobei die Assoziativ- Speichereinheiten zum Freischalten zugehöriger Redundanz- Datenspeichereinheiten des Redundanz-Datenspeichers vorgesehen sind.In one embodiment of the data memory, the address storage units are associative storage units CAM, which are connected to the address bus, the associative storage units being provided for enabling associated redundancy data storage units of the redundancy data store.
Bei einer weiteren Ausführungsform sind die Adressen- Speichereinheiten Adressen-Speicherregister.In another embodiment, the address storage units are address storage registers.
Die Adressen-Speicherregister weisen dabei vorzugsweise jeweils ein Flag-Bit auf, das anzeigt, ob der Inhalt des Adressen-Speicherregisters gültig ist.The address storage registers preferably each have a flag bit that indicates whether the content of the address storage register is valid.
Die Redundanz-Steuerlogik weist vorzugsweise mehrere Kompara- toren auf, die jeweils mit einem Adressen-Speicherregister und dem Adressenbus verbunden sind und eine zugehörige Redundanz-Datenspeichereinheit des Redundanz-Datenspeichers frei-
schalten, wenn die in dem Adressenbus anliegende Adresse mit der in dem Adressen-Speicherregister abgespeicherten Adresse übereinstimmt .The redundancy control logic preferably has a plurality of comparators, each of which is connected to an address memory register and the address bus and releases an associated redundancy data storage unit of the redundancy data memory. switch when the address present in the address bus matches the address stored in the address memory register.
Die Redundanz-Steuerlogik steuert vorzugsweise einen ersten Multiplexer zum Auslesen von Daten aus dem Haupt- Datenspeicher oder aus dem Redundanz-Datenspeicher.The redundancy control logic preferably controls a first multiplexer for reading out data from the main data store or from the redundancy data store.
Bei einer weiteren bevorzugten Ausführungsform sind der Haupt-Datenspeicher, der Redundanz-Datenspeicher und die Redundanz-Steuerlogik parallel zueinander an einen Steuerbus zum Steuern des Lese- oder Schreibzugriffs auf den Datenspeicher angeschlossen.In a further preferred embodiment, the main data store, the redundancy data store and the redundancy control logic are connected in parallel to one another to a control bus for controlling the read or write access to the data store.
Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Datenspeichers ist der Adressenspeicher mit einem programmierten, nicht löschbaren Adressen-Festwertspeicher zum dauerhaften Abspeichern von Adressen fehlerhafter Daten-Speichereinheiten des Haupt-Datenspeichers verbun- den.In a particularly preferred embodiment of the data memory according to the invention, the address memory is connected to a programmed, non-erasable address read-only memory for the permanent storage of addresses of faulty data storage units of the main data memory.
Die Redundanz-Steuerlogik steuert vorzugsweise einen zweiten Multiplexer der eingangsseitig mit dem Redundanz- Datenspeichereinheiten des Redundanz-Speichers verbunden ist und zum Auslesen von Daten aus einer der Redundanz- Datenspeichereinheiten dient.The redundancy control logic preferably controls a second multiplexer which is connected on the input side to the redundancy data storage units of the redundancy memory and is used for reading data from one of the redundancy data storage units.
Die Redundanz-Datenspeichereinheiten des Redundanz-Speichers sind dabei vorzugsweise Daten-Register.The redundancy data storage units of the redundancy memory are preferably data registers.
Bei einer bevorzugten Ausführungsform ist der Haupt- Datenspeicher ein RAM-Datenspeicher.
Bei einer weiteren bevorzugten Aus führungs form ist der Haupt- Datenspeicher ein SRAM-Datenspeicher .In a preferred embodiment, the main data memory is a RAM data memory. In a further preferred embodiment, the main data memory is an SRAM data memory.
Eine Adresse einer fehlerhaften Daten-Speichereinheit des Haupt-Datenspeichers ist vorzugsweise in einer Adressen- Speichereinheit des Adressenspeichers aus einer in dem Datenspeicher integrierten Speicher-Testlogik, aus einem Testautomaten oder aus dem Adressen-Festwertspeicher auslesbar und in die Adressen-Speichereinheit einschreibbar .An address of a defective data storage unit of the main data memory can preferably be read out in an address storage unit of the address memory from a memory test logic integrated in the data memory, from a test machine or from the address read-only memory and can be written into the address memory unit.
Im weiteren werden bevorzugte Aus führungs formen des erfindungsgemäßen Datenspeichers zur Erläuterung erfindungswesentlicher Merkmale unter Bezugnahme auf die beigefügten Figuren beschrieben .Preferred embodiments of the data memory according to the invention are described below to explain features essential to the invention with reference to the attached figures.
Es zeigen :Show it :
Figur 1 einen Daten-Speicher mit redundantem Speicher nach dem Stand der Technik;Figure 1 shows a data memory with redundant memory according to the prior art;
Figur 2 ein Blockschaltbild des erfindungsgemäßen Daten- Speichers mit einem Redundanz-Datenspeicher;FIG. 2 shows a block diagram of the data memory according to the invention with a redundancy data memory;
Figur 3 eine erste Ausführungsform des erfindungsgemäßen Da- tenspeichers;FIG. 3 shows a first embodiment of the data memory according to the invention;
Figur 4 eine zweite Ausführungsform des erfindungsgemäßen Datenspeichers;Figure 4 shows a second embodiment of the data memory according to the invention;
Figur 5 ein Ablaufdiagramm, das das Testen und die Adressen- umprogrammierung bei dem erfindungsgemäßen Daten-Speichers darstellt;
Figur 2 zeigt ein Blockschaltbild des erfindungsgemäßen Datenspeichers 1. Der Datenspeicher 1 weist einen Haupt- Datenspeicher 2, einen Redundanz-Datenspeicher 3, eine Redundanz-Steuerlogik 4 und einen Datenauslese-Multiplexer 5 auf. Der Haupt-Datenspeicher 2 ist vorzugsweise ein RAM-Speicher insbesondere ein SRAM-Speicher . Der Datenspeicher 1 ist an einen Datenbus 6, einen Adressbus 7 und an einen Steuerbus 8 angeschlossen. Dabei ist der Haupt-Datenspeicher 2 über Datenleitungen 9 an den Datenbus 6, über Adressenleitungen 10 an den Adressenbus 7 und über Steuerleitungen 11 an den Steuerbus 8 angeschlossen. Der Redundanz-Datenspeicher 3 ist über Datenleitungen 12 mit dem Datenbus 6, über Adressenleitungen 13 mit dem Adressenbus 7 und über Steuerleitungen 14 mit dem Steuerbus 8 verbunden. Die Redundanz-Steuerlogik 4 ist über Adressenleitungen 15 mit dem Adressenbus 7 und über Steuerleitungen 16 an den Steuerbus 8 angeschlossen.FIG. 5 shows a flowchart which represents the testing and the address reprogramming in the data memory according to the invention; FIG. 2 shows a block diagram of the data memory 1 according to the invention. The data memory 1 has a main data memory 2, a redundancy data memory 3, a redundancy control logic 4 and a data readout multiplexer 5. The main data memory 2 is preferably a RAM memory, in particular an SRAM memory. The data memory 1 is connected to a data bus 6, an address bus 7 and a control bus 8. The main data memory 2 is connected via data lines 9 to the data bus 6, via address lines 10 to the address bus 7 and via control lines 11 to the control bus 8. The redundancy data memory 3 is connected to the data bus 6 via data lines 12, to the address bus 7 via address lines 13 and to the control bus 8 via control lines 14. The redundancy control logic 4 is connected to the address bus 7 via address lines 15 and to the control bus 8 via control lines 16.
Der Haupt-Datenspeicher 2 ist über Datenausleseleitungen 17 an einen ersten Eingang des Daten-Auslesemultiplexers 5 und der Redundanz-Datenspeicher 3 ist über Datenausleseleitungen 18 an einen zweiten Eingang des Daten-Auslesemultiplexers 5 geschaltet. Der Daten-Auslesemultiplexer 5 kann ausgangssei- tig über Datenleitungen 19 mit dem Datenbus 6 oder einem weiteren Datenbus verbunden sein.The main data memory 2 is connected via data read-out lines 17 to a first input of the data read-out multiplexer 5 and the redundancy data memory 3 is connected via data read-out lines 18 to a second input of the data read-out multiplexer 5. The data read-out multiplexer 5 can be connected on the output side via data lines 19 to the data bus 6 or to another data bus.
Die Redundanz-Steuerlogik 4 steuert über eine Steuerleitung 20 das Einschreiben von Daten in den Redundanz-Datenspeicher 3 und über eine Steuerleitung 21 das Umschalten des Daten- Auslesemultiplexers 5 zwischen den Datenausleseleitungen 17,18.The redundancy control logic 4 controls the writing of data into the redundancy data memory 3 via a control line 20 and the switching of the data read-out multiplexer 5 between the data read-out lines 17, 18 via a control line 21.
Der Haupt-Datenspeicher 2 besteht aus einer Vielzahl von Datenspeichereinheiten. Bei den Datenspeichereinheiten kann es
sich um einzelne Datenbits, Datenwörter, Datenspalten, Datenreihen, Datenfelder oder Daten-Makrobereiche handeln. Die Datenspeichereinheiten sind durch eine eigene individuelle Adresse adressierbar.The main data storage 2 consists of a multiplicity of data storage units. With the data storage units, it can are individual data bits, data words, data columns, data series, data fields or data macro areas. The data storage units can be addressed by their own individual address.
Der redundante Datenspeicher 3 weist mehrere Redundanz- Datenspeichereinheiten zum Ersatz von fehlerhaften Datenspeichereinheiten innerhalb des Haupt-Datenspeichers 2 auf. Die Anzahl der Redundanz-Datenspeichereinheiten ist dabei erheb- lieh geringer als die Anzahl der Datenspeichereinheiten innerhalb des Hauptdatenspeichers 2. Werden im Herstellungspro- zess des Datenspeichers 1 fehlerhafte Datenspeichereinheiten innerhalb des Haupt-Datenspeichers 2 hergestellt, übernehmen die Redundanz-Datenspeichereinheiten innerhalb des Redundanz- Datenspeichers 3 deren Speicherfunktionen. Die redundante Steuerlogik 4 steuert den Zugriff auf den Redundanz- Datenspeicher 3, wenn ein Zugriff auf eine fehlerhafte Datenspeichereinheit des Haupt-Datenspeichers 2 festgestellt wird.The redundant data storage 3 has a plurality of redundancy data storage units for replacing faulty data storage units within the main data storage 2. The number of redundancy data storage units is considerably less than the number of data storage units within the main data store 2. If defective data storage units are produced within the main data store 2 in the manufacturing process of the data store 1, the redundancy data storage units within the redundancy data store take over 3 whose memory functions. The redundant control logic 4 controls access to the redundancy data store 3 when access to a faulty data storage unit of the main data store 2 is determined.
Der Haupt-Datenspeicher 2 und der Redundanz-Datenspeicher 3 sind über die Daten-Einschreibleitungen 10,12 parallel zueinander an den Datenbus 6 angeschlossen. Ausgangsseitig ist der Haupt-Datenspeicher 2 und der Redundanz-Datenspeicher 3 über den Daten-Auslesemultiplexer 5 und die Daten-Ausleseleitungen 19 ebenfalls parallel an den Datenbus 6 geschaltet.The main data memory 2 and the redundancy data memory 3 are connected to the data bus 6 in parallel with one another via the data write lines 10, 12. On the output side, the main data store 2 and the redundancy data store 3 are likewise connected in parallel to the data bus 6 via the data readout multiplexer 5 and the data readout lines 19.
Der Haupt-Datenspeicher 2 und die Redundanz-Steuerlogik 4 sind parallel zueinander über die Adressenleitungen 10,15 an den Adressenbus 7 zur Adressierung von Datenspeichereinheiten in dem Datenspeicher 1 angeschlossen.The main data store 2 and the redundancy control logic 4 are connected in parallel to one another via the address lines 10, 15 to the address bus 7 for addressing data storage units in the data store 1.
Bei der in Figur 3 gezeigten Ausführungsform ist der Redundanz-Datenspeicher 3 und die Redundanz-Steuerlogik 4 in einem
Bauelement integriert, wodurch die elektrische Verschaltung mit einem bereits vorhandenen Haupt-Datenspeicher 2 erleichtert wird.In the embodiment shown in FIG. 3, the redundancy data memory 3 and the redundancy control logic 4 are in one Integrated component, whereby the electrical connection to an existing main data memory 2 is facilitated.
Die Redundanz-Steuerlogik 4 enthält einen Adressenspeicher 22 mit mehreren Adressen-Speichereinheiten 22a bis 22g, in die Adressen von fehlerhaften Daten-Speichereinheiten innerhalb des Haupt-Datenspeichers 2 abspeicherbar sind. Die Adressen- Speichereinheiten 22a bis 22g sind Adressen-Speicherregister. Dabei weist jedes Adressen-Speicherregister 22a bis 22g vorzugsweise ein Flag-Bit auf, welches anzeigt, ob der Inhalt des Adressen-Speicherregisters gültig ist.The redundancy control logic 4 contains an address memory 22 with a plurality of address memory units 22a to 22g, in which the addresses of faulty data memory units within the main data memory 2 can be stored. The address storage units 22a to 22g are address storage registers. Each address storage register 22a to 22g preferably has a flag bit which indicates whether the content of the address storage register is valid.
Die Redundanz-Steuerlogik 4 enthält ferner eine Adressen- Vergleichsschaltung 23 mit mehreren Adressen-Komparatoren 23a bis 23g, die jeweils mit einem Adressen-Speicherregister 22a bis 22g über interne Adressleitungen 24a bis 24g und mit dem Adressenbus 7 über Adressleitungen 15 verbunden sind. Die Ko paratoren 23a bis 23g weisen jeweils Adressenbits- Vergleichsschaltungen zum Vergleich der an den Adressenleitungen 15 und den internen Adressenleitungen 24 anliegenden Adressen-Bit-Pegel auf. In die Adressen-Register 22a bis 22g werden nach erfolgtem Speichertest die Adressen von fehlerhaften Daten-Speichereinheiten innerhalb des Haupt- Datenspeichers 2 eingeschrieben.The redundancy control logic 4 also contains an address comparison circuit 23 with a plurality of address comparators 23a to 23g, each of which is connected to an address memory register 22a to 22g via internal address lines 24a to 24g and to the address bus 7 via address lines 15. The comparators 23a to 23g each have address bit comparison circuits for comparing the address bit levels present on the address lines 15 and the internal address lines 24. After the memory test has been carried out, the addresses of faulty data storage units within the main data memory 2 are written into the address registers 22a to 22g.
Ist die an den Adressleitungen 15 anliegende Adresse mit einer in einem Adressen-Register 22a bis 22g abgespeicherten Adressenregister identisch, wird dies in der Adressenver- gleichsschaltung erkannt und über Steuerleitungen 25a bis 25g eine zugehörige Redundanz-Datenspeichereinheit 26a bis 26g des Redundanz-Datenspeichers 3 aktiviert und die entsprechende Redundanz-Datenspeichereinheit 26a bis 26g über einen in-
ternen Daten-Auslesemultiplexer 27 des Redundanz- Datenspeichers 3 an den Daten-Auslesemultiplexer 5 geschaltet. Die Redundanz-Datenspeichereinheiten 26a bis 26g des Redundanz-Datenspeichers 3 sind über interne Datenleitungen 28a bis 28g mit den internen Multiplexer 27 des Redundanz- Datenspeichers 3 verbunden.If the address applied to the address lines 15 is identical to an address register stored in an address register 22a to 22g, this is recognized in the address comparison circuit and an associated redundancy data storage unit 26a to 26g of the redundancy data memory 3 is activated via control lines 25a to 25g and the corresponding redundancy data storage unit 26a to 26g via an internal ternal data readout multiplexer 27 of the redundancy data memory 3 connected to the data readout multiplexer 5. The redundancy data storage units 26a to 26g of the redundancy data store 3 are connected to the internal multiplexers 27 of the redundancy data store 3 via internal data lines 28a to 28g.
Wenn beispielsweise die an den Adressleitungen 15 anliegende Adresse mit der in dem Adressen-Speicherregister 22a abge- speicherten Adresse übereinstimmt, wird dies durch den Kompa- rator 23a der Adressenvergleichsschaltung 23 erkannt und die Redundanz-Datenspeichereinheit 26a des Redundanz- Datenspeichers 3 wird über die Steuerleitung 25a aktiviert. Die Adressenvergleichsschaltung 23 schaltet den Multiplexer 27 über die Steuerleitung 22 derart, dass die interne Leitung 28a an die Ausgangsleitung 18 des Multiplexers 27 durchgeschaltet wird. Gleichzeitig steuert die Adressenvergleichsschaltung 23 den Multiplexer 5 derart, dass dieser die Datenleitung 18 an die Datenleitung 19 schaltet, so dass die in der Redundanz-Datenspeichereinheit 26a enthaltenen Daten über die Datenleitungen 19 an den Datenbus 6 ausgegeben werden.If, for example, the address applied to the address lines 15 corresponds to the address stored in the address memory register 22a, this is recognized by the comparator 23a of the address comparison circuit 23 and the redundancy data storage unit 26a of the redundancy data memory 3 is sent via the control line 25a activated. The address comparison circuit 23 switches the multiplexer 27 via the control line 22 such that the internal line 28a is switched through to the output line 18 of the multiplexer 27. At the same time, the address comparison circuit 23 controls the multiplexer 5 in such a way that it connects the data line 18 to the data line 19, so that the data contained in the redundancy data storage unit 26a are output to the data bus 6 via the data lines 19.
Liegt umgekehrt keine Adresse zur Adressierung einer fehlerhaften Datenspeichereinheit innerhalb des Haupt- Datenspeichers 2 an dem Adressbus 7 an, wird über die Adressleitungen 10 die entsprechende Datenspeichereinheit adressiert und deren Inhalt über die Datenausleseleitungen 17 und die Datenausleseleitungen 19 an den Datenbus 6 abgegeben. Hierzu wird der Multiplexer 5 derart geschaltet, das die Da- tenleitungen 17 mit den Datenleitungen 19 direkt verbunden sind.
Der Datenzugriff auf e ne Datenspeichereinheit innerhalb des Haupt-Datenspeichers 2 erfolgt dabei sehr schnell, da der Adressenvergleich innerhalb der Redundanz-Steuerlogik 4 zeitlich parallel erfolgt. Der Redundanz-Datenspeicher 3 weist eine viel geringere Zugriffszeit auf als der Haupt- Datenspeicher 2. Während der Haupt-Datenspeicher 2 über eine Vielzahl von Datenspeichereinheiten verfügt, besitzt der Redundanz-Datenspeicher 3 nur einige Redundanz-Datenspeicher Register 26a bis 26g zum Ersatz fehlerhafter Datenspeicherein- heiten innerhalb des Haupt-Datenspeichers 2. Auch die durch die Adressenvergleichsschaltung 23 für den Adressenvergleich benötigte Zeit T ist relativ kurz, so dass die Summe der Adressenvergleichszeit Tv und der Speicherzugriffszeit auf den Redundanz-Datenspeichers 3 TZR geringer ist als die Zu- griffszeit TZH auf den Haupt-Datenspeicher 2.Conversely, if there is no address for addressing a faulty data storage unit within the main data memory 2 on the address bus 7, the corresponding data storage unit is addressed via the address lines 10 and its content is sent to the data bus 6 via the data read-out lines 17 and the data read-out lines 19. For this purpose, the multiplexer 5 is switched in such a way that the data lines 17 are directly connected to the data lines 19. The data access to a data storage unit within the main data storage 2 takes place very quickly, since the address comparison within the redundancy control logic 4 takes place in parallel in time. The redundancy data store 3 has a much shorter access time than the main data store 2. While the main data store 2 has a large number of data storage units, the redundancy data store 3 has only a few redundancy data stores registers 26a to 26g for replacing faulty data stores units within the main data memory 2. The time T required by the address comparison circuit 23 for the address comparison is also relatively short, so that the sum of the address comparison time T v and the memory access time to the redundancy data memory 3 T ZR is less than the access Grip time T ZH on the main data memory 2.
Tv + TZR < T ZHT v + T ZR <T ZH
Somit ergibt sich die Speicherzugriffszeit auf den erfin- dungsgemäßen Datenspeicher 1 bei einem Zugriff auf eine nicht-fehlerhafte Datenspeichereinheit des Haupt- Datenspeichers 2 zu:The memory access time to the data memory 1 according to the invention thus results when the non-faulty data storage unit of the main data memory 2 is accessed:
wobei TMUX die Schaltzeit des Multiplexers 5 ist.where T MUX is the switching time of the multiplexer 5.
Die Schaltzeit des Multiplexers 5 MUX ist sehr niedrig. Sie ist weitaus niedriger als die Adressenvergleichszeit der Adressenvergleichsschaltung 23.The switching time of the multiplexer 5 M U X is very low. It is far lower than the address comparison time of the address comparison circuit 23.
Wie man durch Vergleich des Aufbaus des erfindungsgemäßen Datenspeichers mit dem in Figur 1 gezeigten schaltungstechnischen Aufbau nach dem Stand der Technik erkennen kann, ist die Speicherzugriffszeit Tz bei der herkömmlichen Anordnung weitaus höher als bei dem erfindungsgemäßen Datenspeicher 1. As can be seen by comparing the structure of the data memory according to the invention with the circuitry structure according to the prior art shown in FIG. 1, the memory access time T z is much higher in the conventional arrangement than in the data memory 1 according to the invention.
Bei dem herkömmlichen Datenspeicher beträgt die Speicherzugriffszeit Tz:In the conventional data memory, the memory access time T z is :
Tz = Tv + TZH T z = T v + T ZH
wobeiin which
T die Adressenvergleichszeit ist, die die Redundanzlogik benötigt, um festzustellen, ob eine fehlerhafte Adresse an dem Adressenbus A anliegt undT is the address comparison time that the redundancy logic needs to determine whether a faulty address is present on the address bus A and
TZH die Speicherzugriffszeit auf den Haupt-Datenspeicher darstellt.T ZH represents the memory access time to the main data memory.
Demgegenüber beträgt die maximale Speicherzugriffszeit Tz des erfindungsgemäßen Datenspeichers 1:In contrast, the maximum memory access time T z of the data memory 1 according to the invention is:
Tz = T„uχ + TZH wenn Tv + Tm < Tm T z = T „uχ + T ZH if T v + T m <T m
wobei TMUχ die Schaltzeit des Multiplexers 5 ist und TZH die Speicherzugriffszeit auf den Haupt-Datenspeicher 2 darstellt.where T MU χ is the switching time of the multiplexer 5 and T ZH represents the memory access time to the main data memory 2.
Dieser Zeitvorteil wird dadurch erzielt, das während der Speicherzugriffszeit TZH auf Datenspeichereinheiten innerhalb des Haupt-Datenspeichers 2 gleichzeitig parallel bereits der Adressenvergleich innerhalb der Redundanz-Steuerlogik 4 geschieht und nach Beendigung des Speicherzugriffs auf den Haupt-Datenspeicher 2 lediglich in Abhängigkeit von dem Ver-
gleichsergebnis zwischen dem Redundanz-Datenspeicher 3 und dem Haupt-Datenspeicher 2 durch den Multiplexer 5 umgeschaltet wird.This time advantage is achieved by the fact that during the memory access time T ZH on data storage units within the main data memory 2, the address comparison within the redundancy control logic 4 is already taking place in parallel and after the memory access to the main data memory 2 has ended, only as a function of the same result between the redundancy data memory 3 and the main data memory 2 is switched by the multiplexer 5.
Wie man in Figur 3 erkennen kann, sind der Haupt-Datenspeicher 2, der Redundanz-Datenspeicher 3 sowie die Redundanz-Steuerlogik 4 parallel zueinander über Steuerleitungen 11,14,16 an den Steuerbus 8 zum Steuern eines Lese- oder Schreibzugriffs auf den Datenspeicher 1 angeschlossen. Der Schreibvorgang in den Redundanz-Datenspeicher 3 erfolgt in zwei Schritten. Bei einer ansteigenden Taktflanke werden die Eingabeadressen und die Eingabedaten in einem Zwischenspeicher abgespeichert. Die Komparatoren 23a bis 23g vergleichen die Eingabeadresse mit den Inhalten der Adressen- Speicherregister 22a bis 22g. Falls eine der abgespeicherten Adressen der Eingabeadresse entspricht, werden die zwischengespeicherten Eingabedaten an das entsprechende Daten- Speicherregister 26a bis 26g bei der nächsten Taktflanke eingeschrieben.As can be seen in FIG. 3, the main data store 2, the redundancy data store 3 and the redundancy control logic 4 are parallel to one another via control lines 11, 14, 16 on the control bus 8 for controlling a read or write access to the data store 1 connected. The writing process into the redundancy data memory 3 takes place in two steps. With a rising clock edge, the input addresses and the input data are stored in a buffer. The comparators 23a to 23g compare the input address with the contents of the address storage registers 22a to 22g. If one of the stored addresses corresponds to the input address, the temporarily stored input data are written to the corresponding data storage register 26a to 26g on the next clock edge.
Der Adressenspeicher 22 ist bei der in Figur 3 gezeigten bevorzugten Ausführungsform über Adresseneinleseleitungen 29a bis 29g mit einem Adressen-Festwertspeicher 30 zum dauerhaften Abspeichern von Adressen fehlerhafter Datenspeicherein- heiten des Haupt-Datenspeichers 2 verbunden.In the preferred embodiment shown in FIG. 3, the address memory 22 is connected via address read lines 29a to 29g to an address read-only memory 30 for the permanent storage of addresses of faulty data storage units of the main data memory 2.
Die nach dem Testen des Datenspeichers 1 fehlerhaft erkannten Adressen werden in dem Adressen-Festwertspeicher 30 fest einprogrammiert. Der Adressen-Festwertspeicher 30 ist vorzugs- weise ein nicht-flüchtiger Speicher. Der Adressen-Festwertspeicher 30 besteht vorzugsweise aus Sicherungen (fuses) die nach dem Testvorgang entsprechend den fehlerhaft erkannten Adressen gebrannt werden.
Der Adressenspeicher 22 enthält vorzugsweise mehrere Adressen-Speicherregister 22a bis 22g die j eweils ein Flagbit aufweisen, das anzeigt, ob der Inhalt des Adressenregisters 22a bis 22g gültig ist . Falls nach dem Testen erkannt wird, dass der Haupt-Datenspeicher 2 keine fehlerhaften Datenspeichereinheiten enthält, wird die Redundanz-Steuerlogik 4 deaktiviert, indem alle Flagbits zurückgesetzt bleiben .The addresses incorrectly recognized after testing data memory 1 are permanently programmed in address read-only memory 30. The address read-only memory 30 is preferably a non-volatile memory. The address read-only memory 30 preferably consists of fuses which are burned according to the incorrectly identified addresses after the test process. The address memory 22 preferably contains a plurality of address memory registers 22a to 22g, each of which has a flag bit which indicates whether the content of the address register 22a to 22g is valid. If it is recognized after the test that the main data store 2 contains no faulty data storage units, the redundancy control logic 4 is deactivated by all flag bits remaining reset.
Figur 4 zeigt eine alternative Aus führungs form der Redundanz- Steuerlogik 4 , bei der die Adressen-Speichereinheiten 22a bis 22g des Adressenspeichers 22 sind dabei mit dem Adressenbus 7 verbundene Assoziativspeichereinheiten sind zum Freischalten der zugehörigen Redundanz-Datenspeichereinheiten 26a bis 26g des Redundanz-Datenspeichers 3.FIG. 4 shows an alternative embodiment of the redundancy control logic 4, in which the address memory units 22a to 22g of the address memory 22 are associative memory units connected to the address bus 7 for enabling the associated redundancy data storage units 26a to 26g of the redundancy data memory 3 ,
Figur 5 zeigt ein Ablaufdiagramm zur Darstellung des Programmiervorgangs des erfindungsgemäßen Datenspeichers mit Adressen von fehlerhaften Datenspeichereinheiten .FIG. 5 shows a flow chart to illustrate the programming process of the data memory according to the invention with addresses of faulty data storage units.
In einem Schritt S0 wird ein Speichertest gestartet. Anschließend wird der Schritt Si eine Initialisierung von Feldern und Adressenspeicherregistern durchgeführt. In einem Schritt S2 wird eine Adresse an den Adressenbus 7 und ein Testdatum an den Datenbus 6 angelegt. Im Schritt S3 wird ausgewertet, ob der am Datenbus 6 anliegende ausgegebene Datenwert einem erwarteten Datenausgabewert entspricht. Falls dies der Fall ist, wird im Schritt S4 entschieden, ob der Test beendet ist. Falls der Testdurchlauf des Haupt-Datenspeichers 2 noch nicht beendet worden ist, wird im Schritt S5 die nächste Adresse generiert und im Schritt S2 erneut an den Adressenbus 7 angelegt. Die aus den Schritten S2, S3, S4, S5 bestehende
Schleife wird für alle Adressen des Haupt-Datenspeichers 2 durchlaufen.A memory test is started in a step S 0 . Then step Si is initialized for fields and address memory registers. In a step S 2 , an address is applied to the address bus 7 and a test date to the data bus 6. In step S 3 it is evaluated whether the output data value present on the data bus 6 corresponds to an expected data output value. If this is the case, a decision is made in step S 4 as to whether the test has ended. If the test run of the main data memory 2 has not yet ended, the next address is generated in step S5 and applied to the address bus 7 again in step S 2 . The one consisting of steps S 2 , S 3 , S 4 , S 5 Loop is run for all addresses of the main data store 2.
Falls im Schritt S3 festgestellt wird, dass der ausgegebene Datenwert nicht dem erwarteten Testdatenwert entspricht, wird erkannt, dass die entsprechende Datenspeichereinheit innerhalb des Haupt-Datenspeichers 2 fehlerhaft ist. In einem Schritt S6 wird überprüft, ob noch freie Adressen- Speicherregister bzw. Assoziativspeicher 22a bis 22g inner- halb der Redundanz-Steuerlogik 4 vorhanden sind. Falls der Adressenspeicher 22 der Redundanz-Steuerlogik 4 bereits mit Adressen von fehlerhaften Datenspeichereinheiten gefüllt ist und somit keine weiteren Adressen-Speichereinheiten innerhalb der Redundanz-Steuerlogik 4 zur Verfügung stehen, kann der derart fehlerhaft hergestellte Datenspeicher 1 nicht mehr repariert werden, da zu viele Herstellungsfehler aufgetreten sind und der in Figur 5 dargestellte Ablauf gibt im Schritt S7 ein Anzeigesignal ab, welches anzeigt, dass eine Reparatur des Datenspeichers 1 nicht durchgeführt werden kann.If it is determined in step S 3 that the output data value does not correspond to the expected test data value, it is recognized that the corresponding data storage unit within the main data memory 2 is faulty. In a step S 6 , it is checked whether there are still free address memory registers or associative memories 22a to 22g within the redundancy control logic 4. If the address memory 22 of the redundancy control logic 4 is already filled with addresses of faulty data storage units and thus no further address storage units are available within the redundancy control logic 4, the data memory 1 which has been incorrectly manufactured in this way can no longer be repaired because too many manufacturing defects have occurred and the sequence shown in FIG. 5 emits a display signal in step S 7 , which indicates that the data memory 1 cannot be repaired.
Falls in Schritt Sε festgestellt wird, dass noch ein freie Adressen-Speichereinheit 22a bis 22g innerhalb der Redundanz- Steuerlogik 4 vorhanden ist, wird im Schritt S8 die als fehlerhaft erkannte Adresse in die Adressen-Speichereinheit des Adressenspeichers 22 eingeschrieben und gegebenenfalls ein vorhandenes Flagbit gesetzt.If it is determined in step Sε that a free address storage unit 22a to 22g is still present within the redundancy control logic 4, in step S 8 the address recognized as faulty is written into the address storage unit of the address memory 22 and, if appropriate, an existing flag bit set.
Im Schritt S8 werden die anzulegenden Testdaten zurückgesetzt und der Test neu begonnen.In step S 8 , the test data to be created are reset and the test started again.
Die Adressen der als fehlerhaft erkannten Daten- Speichereinheiten innerhalb des Haupt-Datenspeichers 2 werden an Adressen-Speichereinheiten 22a bis 22g des Adressenspei-
chers 22 innerhalb der Redundanz-Steuerlogik 4 eingeschrieben. Die als fehlerhaft erkannten Adressen können dabei von einer in dem Datenspeicher 1 integrierten eingebauten Speichertestlogik BIST, einem Testautomaten TA oder aus dem Adressen-Festwertspeicher 30 stammen. Durch die parallele Anordnung des Redundanz-Datenspeichers 3 und des Haupt- Datenspeichers 2 in Bezug auf den Datenbus 6 sowie durch die parallele Anordnung der Redundanz-Steuerlogik 4 und des Haupt-Datenspeichers 2 in Bezug auf den Adressenbus 7 wird die Speicherzugriffszeit aus dem Datenspeicher 1 erheblich verkürzt .The addresses of the data storage units within the main data storage 2 which are recognized as being defective are sent to address storage units 22a to 22g of the address storage chers 22 inscribed within the redundancy control logic 4. The addresses identified as defective can come from an integrated memory test logic BIST integrated in the data memory 1, a test machine TA or from the address read-only memory 30. Due to the parallel arrangement of the redundancy data memory 3 and the main data memory 2 in relation to the data bus 6 and by the parallel arrangement of the redundancy control logic 4 and the main data memory 2 in relation to the address bus 7, the memory access time from the data memory 1 significantly shortened.
Die Redundanz-Steuerlogik 4 sowie der Redundanz-Datenspeicher 3 können als ein elektronisches Bauelement integriert aufge- baut werden. Hierdurch kann ein bestehender Haupt- Datenspeicher 2 in einfacher Weise durch das Schalten mit einem derart integrierten Bauelement über einen Multiplexer 5 mit einem redundanten Speicherraum versehen werden.The redundancy control logic 4 and the redundancy data memory 3 can be constructed in an integrated manner as an electronic component. As a result, an existing main data memory 2 can be provided with a redundant memory space in a simple manner by switching with such a component integrated via a multiplexer 5.
Bei einer weiteren bevorzugten Ausführungsform ist der Multiplexer 5 mit der Redundanz-Steuerlogik 4 und dem Redundanz- Datenspeicher 3 sowie dem Adressen-Festwertspeicher 30 in einer elektronischen Schaltung integriert. Ein derart integriertes Bauelement muss zur Erweiterung eines vorhandenen Haupt-Datenspeichers 2 lediglich an den Datenbus 6, den Adressenbus 7, den Steuerbus 8 sowie über die Leitung 17 an den Haupt-Datenspeicher 2 angeschlossen werden.
BezugszeichenlisteIn a further preferred embodiment, the multiplexer 5 with the redundancy control logic 4 and the redundancy data memory 3 and the address read-only memory 30 is integrated in an electronic circuit. A component integrated in this way only has to be connected to the data bus 6, the address bus 7, the control bus 8 and via line 17 to the main data store 2 in order to expand an existing main data store 2. LIST OF REFERENCE NUMBERS
1 Datenspeicher1 data memory
2 Haupt-Datenspeicher 3 Redundanz-Datenspeicher2 main data storage 3 redundancy data storage
4 Redundanz-Steuerlogik4 Redundancy control logic
5 Multiplexer5 multiplexers
6 Datenbus6 data bus
7 Adressbus 8 Steuerbus7 address bus 8 control bus
9 Dateneinleseleitungen9 data input lines
10 Adressierungen10 addresses
11 Steuerleitungen11 control lines
12 Dateneinleseleitungen 1312 data input lines 13
14 Steuerleitungen14 control lines
15 Adressleitungen15 address lines
16 Steuerleitungen16 control lines
17 Datenausleseleitungen 18 Datenausleseleitungen17 data readout lines 18 data readout lines
19 Datenleitungen19 data lines
20 Steuerleitungen20 control lines
21 Steuerleitungen21 control lines
22 Adressenspeichereinheit 23 Adressenvergleichsschaltung22 address storage unit 23 address comparison circuit
24 Leitungen24 lines
25 Leitungen25 lines
26 Redundanz-Datenspeichereinheiten26 redundancy data storage units
27 Multiplexer 28 Datenausleseleitungen27 multiplexer 28 data read lines
29 Leitungen29 lines
30 Adressen-Festwertspeicher
30 address read-only memories
Claims
1. Datenspeicher mit einem aus einer Vielzahl von Datenspeichereinheiten beste- henden Haupt-Datenspeicher (2), einem Redundanz-Datenspeicher (3), der aus mehreren Redundanz-Datenspeichereinheiten zum Ersatz fehlerhafter Datenspeichereinheiten des Haupt-Datenspeichers (2) besteht, und mit einer Redundanz-Steuerlogik (4) zum Steuern des Zugriffs auf den Redundanz-Datenspeicher (3) , wobei der Haupt-Datenspeicher (2) und der Redundanz- Datenspeicher (3) über Datenleitungen (9, 12) parallel zueinander an einen Datenbus (6) angeschlossen sind, und wobei der Haupt-Datenspeicher (2) und die Redundanz- Steuerlogik (4) parallel zueinander über Adressenleitungen (10, 15) an einen Adressenbus (7) zur Adressierung von Datenspeichereinheiten in dem Datenspeicher (1) angeschlossen sind.1. Data memory with a main data memory (2) consisting of a plurality of data storage units, a redundancy data memory (3) which consists of several redundancy data storage units for replacing faulty data storage units of the main data memory (2), and with one Redundancy control logic (4) for controlling access to the redundancy data memory (3), the main data memory (2) and the redundancy data memory (3) being connected to a data bus (6) in parallel with one another via data lines (9, 12). are connected, and wherein the main data memory (2) and the redundancy control logic (4) are connected in parallel to one another via address lines (10, 15) to an address bus (7) for addressing data storage units in the data memory (1).
2. Datenspeicher nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass die Redundanz-Steuerlogik (4) einen Adressenspeicher (22) mit mehreren Adressen-Speichereinheiten (22a - 22g) aufweist, die Adressen von fehlerhaften Datenspeichereinheiten des Haupt-Datenspeichers (2) abspeichern.2. Data memory according to claim 1, so that the redundancy control logic (4) has an address memory (22) with a plurality of address memory units (22a - 22g) that store addresses of faulty data memory units of the main data memory (2).
3. Datenspeicher nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass die Adressenspeichereinheiten (22a - 22g) mit dem3. Data memory according to claim 1 or 2, that the address memory units (22a-22g) with the
Adressenbus (7) verbundene Assoziativspeichereinheiten CAM sind. Associative memory units CAM are address bus (7).
4. Datenspeicher nach Aαspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass die Adressenspeichereinheit (22a - 22g) Adressen- Speicherregister sind.4. Data storage according to claim 1 or 2, so that the address storage unit (22a-22g) are address storage registers.
5. Datenspeicher nach Anspruch 4, d a d u r c h g e k e n n z e i c h e n t, dass jedes Adressenspeicherregister ein Flag-Bit aufweist, das anzeigt, ob der Inhalt des Adressenspeicherregisters gültig ist.5. The data memory as claimed in claim 4, so that each address storage register has a flag bit which indicates whether the content of the address storage register is valid.
6. Datenspeicher nach Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t, dass die Redundanz-Steuerlogik (4) mehrere Komparatoren aufweist, die jeweils mit einem Adressenspeicherregister und dem Adressenbus (7) verbunden sind und eine zugehörige Redundanz-Datenspeichereinheit (26a - 26g) des Redundanz- Datenspeichers (3) freischalten, wenn die an dem Adressenbus (7) anliegende Adresse mit der in dem Adressenspei- cherregister abgespeicherten Adresse übereinstimmt.6. Data memory according to claim 4 or 5, characterized in that the redundancy control logic (4) has a plurality of comparators, each of which is connected to an address memory register and the address bus (7) and an associated redundancy data storage unit (26a - 26g) of the redundancy Unlock the data memory (3) when the address on the address bus (7) matches the address stored in the address memory register.
7. Datenspeicher nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Redundanz-Steuerlogik (4) einen ersten Multiple- xer (5) zum Auslesen von Daten aus dem Haupt-Datenspeicher (2) oder dem Redundanz-Datenspeicher (3) steuert.7. Data memory according to one of the preceding claims, that the redundancy control logic (4) controls a first multiplexer (5) for reading out data from the main data memory (2) or the redundancy data memory (3).
8. Datenspeicher nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Haupt-Datenspeicher (2), der Redundanz- Datenspeicher (3) und die Redundanz-Steuerlogik (4) parallel zueinander an einen Steuerbus (8) zum Steuern eines Lese- oder Schreibzugriffs auf den Datenspeicher (1) angeschlossen sind.8. Data memory according to one of the preceding claims, characterized in that the main data memory (2), the redundancy data memory (3) and the redundancy control logic (4) in parallel to one another to a control bus (8) for controlling a Read or write access to the data memory (1) are connected.
. Datenspeicher nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Adressenspeicher (22) mit einem programmierbaren nicht-flüchtigen Adressen-Festwertspeicher (30) zum dauerhaften Abspeichern von Adressen fehlerhafter Datenspeichereinheiten des Haupt-Datenspeichers (2) verbunden ist., Data memory according to one of the preceding claims, that the address memory (22) is connected to a programmable non-volatile address read-only memory (30) for the permanent storage of addresses of defective data storage units of the main data memory (2).
10. Datenspeicher nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Redundanz-Steuerlogik (4) einen zweiten Multiplexer (27) ansteuert, der eingangsseitig mit den Redun- danz-Datenspeichereinheiten (26a - 26g) des Redundanz- Speichers (3) verbunden ist.10. Data memory according to one of the preceding claims, characterized in that the redundancy control logic (4) controls a second multiplexer (27) which is connected on the input side to the redundancy data storage units (26a-26g) of the redundancy memory (3) ,
11. Datenspeicher nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Redundanz-Datenspeichereinheit (26a - 26g) des Redundanz-Datenspeichers (3) Register sind.11. Data storage device according to one of the preceding claims, that the redundancy data storage unit (26a-26g) of the redundancy data storage device (3) are registers.
12. Datenspeicher nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Haupt-Datenspeicher (2) ein RAM-Speicher ist.12. Data memory according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t that the main data memory (2) is a RAM memory.
13. Datenspeicher nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Haupt-Datenspeicher (2) ein SRAM-Speicher ist.13. Data memory according to one of the preceding claims, that the main data memory (2) is an SRAM memory.
14. Datenspeicher an einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Adresse einer fehlerhaften Datenspeichereinheit des Haupt-Datenspeichers (2) in eine Adressen- Speichereinheit (22a - 22g) des Adressenspeichers (22) aus einer in den Datenspeicher (1) integrierten Speicher- testlogik, aus einem an den Datenspeicher (1) angeschlossenen Testauto aten oder aus dem Adressen- Festwertspeicher (30) ausgelesen und in die Adressen- Speichereinheit (22a - 22g) eingeschrieben wird.14. Data memory on one of the preceding claims, characterized in that that the address of a faulty data storage unit of the main data storage (2) into an address storage unit (22a - 22g) of the address storage (22) from a memory test logic integrated in the data storage (1), from a connected to the data storage (1) Test car data or read from the address read-only memory (30) and written into the address memory unit (22a-22g).
15. Testverfahren zum Testen eines Datenspeichers, der einen Hauptdatenspeicher (2) mit einer Vielzahl von Datenspeicher aufweist, bei dem die folgenden Schritte für alle Datenspeichereinheiten durchgeführt werden:15. Test method for testing a data storage device which has a main data storage device (2) with a large number of data storage devices, in which the following steps are carried out for all data storage devices:
(a) Adressieren (S2) einer Datenspeichereinheit durch Anlegen der Adresse der Datenspeichereinheit an einen mit dem Hauptdatenspeicher (2) verbundenen Adressbus (7);(a) addressing (S2) a data storage unit by applying the address of the data storage unit to an address bus (7) connected to the main data memory (2);
(b) Anlegen (S2)von Eingabetestdaten zum Testen der adressierten Datenspeichereinheit an einen mit dem Hauptdatenspeicher (2) verbunden Datenbus (6) ;(b) applying (S2) input test data for testing the addressed data storage unit to a data bus (6) connected to the main data memory (2);
(c) Auslesen (S3) von Ausgabetestdaten aus der adressierten Datenspeichereinheit;(c) reading (S3) output test data from the addressed data storage unit;
(d) Vergleichen (S3) der Ausgabetestdaten mit erwarteten Soll-Ausgabetestdaten; (e) wobei wenn die Ausgabetestdaten und die erwarteten(d) comparing (S3) the output test data with expected target output test data; (e) where if the output test data and the expected
Soll-Ausgabetestdaten nicht übereinstimmen, wird die angelegte Adresse in eine Adressenspeichereinheit eines Adressenspeichers (22) eingeschrieben (S8) und das Test- verfahren erneut gestartet, wobei die eingeschriebenen Adresse gespeichert bleibt. If the output test data does not match, the created address is written (S8) into an address memory unit of an address memory (22) and the test procedure is started again, the written address remaining stored.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10002139A DE10002139A1 (en) | 2000-01-19 | 2000-01-19 | Data storage |
DE10002139 | 2000-01-19 | ||
PCT/EP2001/000075 WO2001053944A2 (en) | 2000-01-19 | 2001-01-05 | Redundant data memory |
Publications (1)
Publication Number | Publication Date |
---|---|
EP1248978A2 true EP1248978A2 (en) | 2002-10-16 |
Family
ID=7628020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP01900126A Withdrawn EP1248978A2 (en) | 2000-01-19 | 2001-01-05 | Data memory |
Country Status (5)
Country | Link |
---|---|
US (1) | US6785170B2 (en) |
EP (1) | EP1248978A2 (en) |
DE (1) | DE10002139A1 (en) |
TW (1) | TW487921B (en) |
WO (1) | WO2001053944A2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10338022A1 (en) * | 2003-08-19 | 2005-03-31 | Infineon Technologies Ag | Memory addressing method for memory areas in a memory circuit uses sequential addresses to address controllable or redundant memory areas by relying on an address |
EP1536431A1 (en) | 2003-11-26 | 2005-06-01 | Infineon Technologies AG | Memory architecture for data storage |
JP2006012234A (en) * | 2004-06-23 | 2006-01-12 | Toshiba Corp | Circuit and method for memory testing |
US7519875B2 (en) * | 2004-08-20 | 2009-04-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and apparatus for enabling a user to determine whether a defective location in a memory device has been remapped to a redundant memory portion |
JP2006107590A (en) * | 2004-10-04 | 2006-04-20 | Nec Electronics Corp | Semiconductor integrated circuit device and its test method |
US7672150B2 (en) * | 2007-09-27 | 2010-03-02 | Infineon Technologies Ag | Apparatus, embedded memory, address decoder, method of reading out data and method of configuring a memory |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262994A (en) * | 1992-01-31 | 1993-11-16 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with a multiplexer for selecting an output for a redundant memory access |
EP0637034B1 (en) * | 1993-07-26 | 1999-01-13 | STMicroelectronics S.r.l. | Method for detecting faulty elements of a redundancy semiconductor memory |
FR2716743B1 (en) | 1994-02-28 | 1996-09-27 | Sgs Thomson Microelectronics | Memory redundancy circuit. |
DE69412234T2 (en) * | 1994-03-29 | 1999-06-17 | Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano | Redundancy circuit for a semiconductor memory device |
US5438546A (en) | 1994-06-02 | 1995-08-01 | Intel Corporation | Programmable redundancy scheme suitable for single-bit state and multibit state nonvolatile memories |
JPH1074396A (en) | 1996-08-30 | 1998-03-17 | Nec Corp | Semiconductor storage device |
US5793683A (en) * | 1997-01-17 | 1998-08-11 | International Business Machines Corporation | Wordline and bitline redundancy with no performance penalty |
US5841710A (en) * | 1997-02-14 | 1998-11-24 | Micron Electronics, Inc. | Dynamic address remapping decoder |
JPH10334689A (en) * | 1997-05-30 | 1998-12-18 | Fujitsu Ltd | Semiconductor memory apparatus |
JP3225938B2 (en) * | 1998-12-17 | 2001-11-05 | 日本電気株式会社 | Semiconductor device and fault relief method thereof |
JP2003022693A (en) * | 2001-07-09 | 2003-01-24 | Mitsubishi Electric Corp | Semiconductor memory |
-
2000
- 2000-01-19 DE DE10002139A patent/DE10002139A1/en not_active Withdrawn
-
2001
- 2001-01-05 EP EP01900126A patent/EP1248978A2/en not_active Withdrawn
- 2001-01-05 US US10/181,589 patent/US6785170B2/en not_active Expired - Lifetime
- 2001-01-05 WO PCT/EP2001/000075 patent/WO2001053944A2/en not_active Application Discontinuation
- 2001-01-18 TW TW090101113A patent/TW487921B/en not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
See references of WO0153944A2 * |
Also Published As
Publication number | Publication date |
---|---|
DE10002139A1 (en) | 2001-08-02 |
WO2001053944A2 (en) | 2001-07-26 |
TW487921B (en) | 2002-05-21 |
US6785170B2 (en) | 2004-08-31 |
US20030076716A1 (en) | 2003-04-24 |
WO2001053944A3 (en) | 2002-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1113362B1 (en) | Integrated semiconductor memory with a memory unit for storing addresses of faulty memory cells | |
DE60222891T2 (en) | Non-volatile memory device and self-repair method | |
DE10337284B4 (en) | Integrated memory with an integrated memory function test circuit and method of operating the integrated memory | |
DE102004012279B3 (en) | Self-testing method for memories embedded in semicomnductor chip using memory self-testing control with memory self-testing register for storing memory test configuration data | |
DE3827174A1 (en) | SEMICONDUCTOR STORAGE DEVICE | |
DE102005011891B3 (en) | Semiconductor memory unit e.g. dynamic RAM, has I/O skip unit that is erased, when memory cells assigned to data lines are identified as non-functional, and erased skip unit forces error free signal to PF-signal line | |
DE102005011893B3 (en) | Semiconductor memory component e.g. partial good memory, for use as audio dynamic RAM, has test logic to test component by writing result based on comparison of test-data words along with error free signal and by simulating all-good-memory | |
DE10226585C1 (en) | Random-access memory circuit with in-built testing aid for rapid parallel testing of all memory banks | |
DE19725581C2 (en) | Method for checking the function of memory cells of an integrated memory | |
WO2001053944A2 (en) | Redundant data memory | |
DE69323076T2 (en) | Method for recognizing defective elements of a redundant semiconductor memory | |
EP1254461B1 (en) | Testable rom chip for a data memory redundant logic | |
DE10229164B4 (en) | Memory chip with a data generator and test logic and method for testing memory cells of a memory chip | |
DE10256487A1 (en) | Integrated memory circuit with several memory cells, has self-testing unit and redundancy analysis memory and computer unit to detect defective memory cells so that they can be replaced by redundant cells | |
DE10062404A1 (en) | Faulty memory cell address reduction method compares each detected faulty memory cell address with second fault address for word and/or bit line to be repaired for eliminating duplications | |
DE102005045696A1 (en) | Failed memory location address programming method for use in memory device, involves programming fail address signals simultaneously once by programming signal during read or write operations | |
DE102005018790A1 (en) | Integrated circuit and method for operating and parallel testing integrated circuits | |
DE102004010838A1 (en) | Method for providing address information about failed field elements and circuit using the method | |
EP0965083B1 (en) | Memory with redundancy circuit | |
WO1999054819A1 (en) | Storage device with redundant storage cells and method for accessing redundant storage cells | |
DE10307027A1 (en) | Memory component repair method for determining a repair solution for a memory device in a test system tests areas of the memory device in sequence for error data | |
DE10002127B4 (en) | Test procedure for a data memory | |
DE69427277T2 (en) | Procedure for programming and testing a non-volatile memory | |
DE19917589C1 (en) | Random access memory | |
DE19922920C1 (en) | Integrated memory device with redundant function e.g. dynamic random access memory (DRAM) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
17P | Request for examination filed |
Effective date: 20020719 |
|
AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
17Q | First examination report despatched |
Effective date: 20030919 |
|
RBV | Designated contracting states (corrected) |
Designated state(s): DE FR GB |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
18D | Application deemed to be withdrawn |
Effective date: 20040130 |