EP1248202A2 - Bussystem - Google Patents

Bussystem Download PDF

Info

Publication number
EP1248202A2
EP1248202A2 EP02006848A EP02006848A EP1248202A2 EP 1248202 A2 EP1248202 A2 EP 1248202A2 EP 02006848 A EP02006848 A EP 02006848A EP 02006848 A EP02006848 A EP 02006848A EP 1248202 A2 EP1248202 A2 EP 1248202A2
Authority
EP
European Patent Office
Prior art keywords
bus
units
assigned
cpu2
cpu1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP02006848A
Other languages
English (en)
French (fr)
Other versions
EP1248202B1 (de
EP1248202A3 (de
Inventor
Jens Dr. Barrenscheen
Karl Herz
Achim Dr. Vowe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1248202A2 publication Critical patent/EP1248202A2/de
Publication of EP1248202A3 publication Critical patent/EP1248202A3/de
Application granted granted Critical
Publication of EP1248202B1 publication Critical patent/EP1248202B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Definitions

  • the present invention relates to a device according to the Preamble of claim 1, i.e. a bus system with one bus, several interconnectable via the bus Units, and a bus controller, where the units then when they connect to one or more others Units, request bus access from the bus controller, and the bus controller decides which one Unit of the bus is allocated.
  • the bus controller BUS CTRL determines which of the existing ones Master units CPU1 and CPU2 when and how long bus master can be.
  • the master units CPU1 and CPU2 are each for this via lines REQUEST and GRANT with the bus controller BUS CTRL connected. If a master unit needs the bus BUS, to transfer data to another of those connected to the bus Units, or data from another unit to request, it signals this to the bus controller BUS CTRL by outputting a corresponding signal via the Head of REQUEST.
  • the bus controller then checks whether the bus is free and shares the unit requesting the bus via the GRANT line so that it can use the bus (if the bus is free) or that the bus is not currently (if another bus master unit is currently in use is).
  • a known problem with such bus systems is that units that have data to output or urgent data from another unit, sometimes very long have to wait until they get the bus BUS assigned.
  • the present invention is therefore based on the object the bus system according to the preamble of claim 1 to train in such a way that it can be ensured that a unit that has to output data or data from one other unit needed, within a certain maximum Time can get access to the bus.
  • the bus system according to the invention is characterized in that the units that can request bus access, at least partially assigned values which indicate how long and / or how often the unit in question takes the bus can be allocated or has been allocated, and that it is made dependent on these values whether one Bus access requesting unit is allocated the bus, or whether a unit that requires bus access connects the bus requests at all.
  • the bus controller BUS CTRL considered here has the Peculiarity on that special in it, hereinafter referred to as bus accounts designated values are stored and managed and that it is the bus controller from the bus accounts makes dependent on whether a unit requesting bus access gets the bus allotted.
  • the bus accounts are the units assigned values that can request bus access and show how long and / or how often the relevant one Unit may or may not be allocated the bus Has.
  • the bus system described below basically shows the same structure as that shown in Figure 1 and initially bus system described with reference thereto. Differently are “only” the structure and the Operation of the units CPU1 and / or CPU2 and / or the Bus controller BUS CTRL.
  • the storage devices BA1 and BA2 are used during commissioning of the bus system and if necessary also in more or less large distances during operation on certain (Initial) values set. These initial values can be used for the Storage devices BA1 and BA2 can be of different sizes and can also be changed, making the Storage devices BA1 and BA2 independently of each other can be set to any value at any time can.
  • the setting of the storage devices BA1 and BA2 on the respective Initial values are shown in the example considered one or more of the units that can become bus masters thus by the units CPU1 and / or CPU2, or by causes the bus controller BUS CTRL.
  • the contents of the CREDIT and COST storage devices can can also be determined and varied independently. These values are defined and / or changed in the example considered also by one or more of the units that can become bus masters, i.e. through the Units CPU1 and / or CPU2, or by the bus controller BUS CTRL.
  • the change in the storage devices BA1 and BA2 stored values by those in the storage devices CREDIT and COST stored values are considered in the Example caused by the bus controller BUS CTRL and carried out.
  • the arbitration logic works AL depending on those in the storage devices BA1 and BA2 saved bus accounts. More specifically, gets a unit requesting the allocation of the bus Bus only allocated if the assigned to the relevant unit Bus account in the event that the unit concerned Bus is allocated due to the bus access caused reduction in the bus account does not decrease so far would fall below a certain limit, where the limit in the example considered is the value Is 0.
  • Such a bus allocation can determine how often the individual units allocated the bus per unit of time and / or how long a single bus access can get and / or the sum of all bus accesses within a certain one May be time. As a result, the bus allocation can be carried out with little Effort optimally to the respective conditions, too adapting to changing conditions during operation become.
  • Such a bus allocation is particularly significant more flexible than a bus allocation that "only" taking into account of priorities that are given to the units that make up the Can request bus are assigned. Different from one Bus allocation taking into account the units assigned The described bus allocation develops priorities namely not only effective if several at the same time Bus requests exist. Even then, the bus will be allocated refused if the requesting bus access Unit has exhausted its bus access quota; thereby can ensure that each unit within a certain period of time a certain number of times or the bus can be allocated for a certain duration.
  • the bus master can be assigned a separate bus account becomes.
  • two or more bus masters only one common bus account assigned and that it depends on the value of this single bus account, whether and if so which unit assigned the bus gets.
  • bus account is "only" assigned to two units bus account can be managed, for example, that it is increased when the bus is allocated to one unit and is humiliated when the other's bus Unit is allocated and that it is of the sign of the bus account depending on whether and if so which Unit of the bus is allocated.
  • the shared bus account could also be managed that no distinction is made between which bus master controls the bus assigned, that is, the bus account, for example is reduced if one of the units, which of the shared bus account is assigned to the bus gets, and is increased if none of the units, which one the shared bus account is assigned to the bus gets.
  • the units which the common Bus account is assigned treated as a bus master group, and it is decided depending on the value of the bus account, whether the bus can be assigned to this group or got to.
  • a bus account is assigned to one or more units, and one or more other units do not have a bus account assigned.
  • the units without a bus account the bus is allocated they can be prioritized, so that the bus always on request is allocated, or they can be prioritized lower, so that if there are several at the same time, the bus Bus requests are never allocated or it can be from the Values of the bus accounts of the other bus masters made dependent whether the bus will be assigned to them.
  • bus allocation with sole or additional consideration the values of the bus accounts of all or certain other units can also be used on the bus requesting units, which have a bus account assigned.
  • the bus system described can be used regardless of the details the practical implementation can be guaranteed, that a unit that has to output data or data from another unit needed, within a certain maximum access to the bus.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

Es wird ein Bussystem mit einem Bus, mehreren über den Bus miteinander verbindbaren Einheiten, und einem Bus-Controller beschrieben, wobei die Einheiten dann, wenn sie eine Verbindung zu einer oder mehreren anderen Einheiten benötigen, beim Bus-Controller einen Buszugriff anfordern, und wobei der Bus-Controller entscheidet, welcher Einheit der Bus zugeteilt wird. Das beschriebene Bussystem zeichnet sich dadurch aus, daß den Einheiten, die einen Buszugriff anfordern können, zumindest teilweise Werte zugeordnet sind, welche anzeigen, wie lange und/oder wie häufig die betreffende Einheit den Bus zugeteilt bekommen kann oder zugeteilt bekommen hat, und daß es von diesen Werten abhängig gemacht wird, ob eine einen Buszugriff anfordernde Einheit den Bus zugeteilt bekommt, oder ob eine einen Buszugriff benötigende Einheit den Bus überhaupt anfordert. <IMAGE>

Description

Die vorliegende Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1, d.h. ein Bussystem mit einem Bus, mehreren über den Bus miteinander verbindbaren Einheiten, und einem Bus-Controller, wobei die Einheiten dann, wenn sie eine Verbindung zu einer oder mehreren anderen Einheiten benötigen, beim Bus-Controller einen Buszugriff anfordern, und wobei der Bus-Controller entscheidet, welcher Einheit der Bus zugeteilt wird.
Derartige Bussysteme sind seit vielen Jahren in unzähligen Ausführungsformen bekannt.
Der prinzipielle Aufbau eines solchen Bussystems ist in Figur 1 veranschaulicht. Das in der Figur 1 gezeigte System umfaßt
  • einen mit dem Bezugszeichen BUS bezeichneten Bus,
  • an den Bus BUS angeschlossene und über diesen miteinander verbindbare Einheiten CPU1, CPU2, und RAM, und
  • einen die Busvergabe steuernden Bus-Controller BUS CTRL.
Im betrachteten Beispiel
  • ist der Bus BUS der interne Bus eines Mikrocontrollers,
  • sind die Einheiten CPU1 und CPU2 verschiedene Cores des Mikrocontrollers, und
  • ist die Einheit RAM ein Speicher, auf welchen sowohl der erste Core CPU1, als auch der zweite Core CPU2 zugreifen kann.
Von den genannten Einheiten CPU1, CPU2 und RAM sind
  • die Einheiten CPU1 und CPU2 Master-Einheiten (Einheiten, die den Bus anfordern und daraufhin Bus-Master werden können), und
  • die Einheit RAM eine Slave-Einheit (eine Einheit, die ausschließlich Bus-Slave sein kann).
Der Bus-Controller BUS CTRL legt fest, welche der vorhandenen Master-Einheiten CPU1 und CPU2 wann und wie lange Bus-Master sein kann. Die Master-Einheiten CPU1 und CPU2 sind hierzu jeweils über Leitungen REQUEST und GRANT mit dem Bus-Controller BUS CTRL verbunden. Wenn eine Master-Einheit den Bus BUS benötigt, um Daten zu einer anderen der am Bus angeschlossenen Einheiten auszugeben, oder Daten von einer anderen Einheit anzufordern, signalisiert sie dies dem Bus-Controller BUS CTRL durch die Ausgabe eines entsprechenden Signals über die Leitung REQUEST. Der Bus-Controller überprüft daraufhin, ob der Bus frei ist, und teilt der den Bus anfordernden Einheit über die Leitung GRANT mit, daß diese den Bus benutzen kann (wenn der Bus frei ist) bzw. daß diese den Bus derzeit nicht benutzen kann (wenn gerade eine andere Einheit Bus-Master ist).
Ein bekanntes Problem derartiger Bussysteme besteht darin, daß Einheiten, die Daten auszugeben haben oder dringend Daten von einer anderen Einheit benötigen, mitunter sehr lange warten müssen, bis sie den Bus BUS zugeteilt bekommen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Bussystem gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß gewährleistet werden kann, daß eine Einheit, die Daten auszugeben hat oder Daten von einer anderen Einheit benötigt, innerhalb einer gewissen maximalen Zeit einen Zugriff auf den Bus erhalten kann.
Diese Aufgabe wird erfindungsgemäß durch ein Bussystem mit den im kennzeichnenden Teil des Patentanspruchs 1 beanspruchten Merkmalen gelöst.
Das erfindungsgemäße Bussystem zeichnet sich dadurch aus, daß den Einheiten, die einen Buszugriff anfordern können, zumindest teilweise Werte zugeordnet sind, welche anzeigen, wie lange und/oder wie häufig die betreffende Einheit den Bus zugeteilt bekommen kann oder zugeteilt bekommen hat, und daß es von diesen Werten abhängig gemacht wird, ob eine einen Buszugriff anfordernde Einheit den Bus zugeteilt bekommt, oder ob eine einen Buszugriff benötigende Einheit den Bus überhaupt anfordert.
Durch eine geeignete Festlegung und/oder Veränderung
  • der besagten Werte, und/oder
  • der Bedingung, die ein Wert erfüllen muß, damit die Einheit, welcher der betreffende Wert zugeordnet ist, den Bus zugeteilt bekommen kann,
kann festgelegt werden,
  • wie oft pro Zeiteinheit jede Einheit den Bus zugeteilt bekommen kann, und/oder
  • wie lange ein einzelner Buszugriff und/oder die Summe aller Buszugriffe innerhalb einer bestimmten Zeit sein darf, und/oder
  • wie lange eine Einheit maximal warten muß, bis ihr der Bus zugeteilt wird.
Dadurch kann die Zuteilung des Busses an die jeweiligen Einheiten auf sehr einfache Weise und mit geringem Aufwand optimal an die jeweiligen Bedürfnisse angepaßt werden. Insbesondere kann gewährleistet werden, daß jede Einheit, die Daten auszugeben hat oder Daten von einer anderen Einheit benötigt, innerhalb einer gewissen maximalen Zeit einen Zugriff auf den Bus erhalten kann; es kann ausgeschlossen werden, daß eine oder mehrere Einheiten den Bus über längere Zeiten überhaupt nicht oder nur so selten und/oder nur in einem so geringen Umfang zugeteilt bekommen, daß die ordnungsgemäße Funktion der betreffenden Einheiten in Frage gestellt ist.
Der vorliegend betrachtete Bus-Controller BUS CTRL weist die Besonderheit auf, daß in ihm besondere, im folgenden als Bus-Accounts bezeichnete Werte gespeichert sind und verwaltet werden, und daß es der Bus-Controller von den Bus-Accounts abhängig macht, ob eine einen Buszugriff anfordernde Einheit den Bus zugeteilt bekommt. Die Bus-Accounts sind den Einheiten, die einen Buszugriff anfordern können, zugeordnete Werte und zeigen an, wie lange und/oder wie häufig die betreffende Einheit den Bus zugeteilt bekommen kann oder zugeteilt bekommen hat.
Der prinzipielle Aufbau eines Ausführungsbeispiels eines solchen Bus-Controllers ist in Figur 2 gezeigt.
Der gezeigte Bus-Controller enthält
  • eine Arbitrierungs-Logik AL, welche entscheidet, ob und gegebenenfalls welcher der an den Bus BUS angeschlossenen Einheiten der Bus zugeteilt wird,
  • Speichereinrichtungen BA1, BA2, CREDIT, und COST, wobei
    • in der Speichereinrichtung BA1 der der Einheit CPU1 zugeordnete Bus-Account gespeichert ist,
    • in der Speichereinrichtung BA2 der der Einheit CPU2 zugeordnete Bus-Account gespeichert ist,
    • in der Speichereinrichtung CREDIT ein Wert gespeichert ist, um welchen die in den Speichereinrichtungen BA1 und/oder BA2 gespeicherten Bus-Accounts beim Vorliegen bestimmter Bedingungen (beim Auftreten bestimmter Zustände oder Ereignisse) verändert werden, und
    • in der Speichereinrichtung COST ein Wert gespeichert ist, um welchen die in den Speichereinrichtungen BA1 und/oder BA2 gespeicherten Bus-Accounts beim Vorliegen bestimmter anderer Bedingungen (beim Auftreten bestimmter anderer Zustände oder Ereignisse) verändert werden,
  • und eine Busaccount-Steuereinrichtung BAC, durch welche die in den Speichereinrichtungen BA1 und BA2 gespeicherten Bus-Accounts beim Vorliegen der entsprechenden Bedingungen um den in der Speichereinrichtung CREDIT gespeicherten Wert Vorteilhafte Weiterbildungen der Erfindung sind der folgenden Beschreibung, den Unteransprüchen, und den Figuren entnehmbar.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Figuren näher erläutert. Es zeigen
Figur 1
ein Ausführungsbeispiel eines Bussystems der vorstehend betrachteten Art, und
Figur 2
schematisch den Aufbau eines im nachfolgend beschriebenen Bussystem zum Einsatz kommenden Bus-Controllers.
Das im folgenden beschriebene Bussystem weist prinzipiell den selben Aufbau auf wie das in Figur 1 gezeigte und eingangs unter Bezugnahme darauf beschriebene Bussystem. Unterschiedlich sind im betrachteten Beispiel "nur" der Aufbau und die Arbeitsweise der Einheiten CPU1 und/oder CPU2 und/oder des Bus-Controllers BUS CTRL.
Es sei jedoch bereits an dieser Stelle darauf hingewiesen,
  • daß die an den Bus BUS angeschlossenen Einheiten nicht die in der Figur 1 gezeigten und unter Bezugnahme darauf beschriebenen Einheiten sein müssen (bei den an den Bus BUS angeschlossenen Einheiten kann es sich prinzipiell um beliebige Einheiten handeln), und
  • daß keine Notwendigkeit besteht, daß das Bussystem Bestandteil eines Mikrocontrollers ist (das Bussystem kann auch Bestandteil eines beliebigen anderen Bauteils sein oder mehrere Bauteile oder bestimmte Komponenten derselben verbinden).
   oder um den in der Speichereinrichtung COST gespeicherten Wert verändert werden, oder auf einen bestimmten Wert gesetzt werden.
Die Speichereinrichtungen BA1 und BA2 werden bei der Inbetriebnahme des Bussystems und bei Bedarf auch in mehr oder weniger großen Abständen während des Betriebes auf bestimmte (Anfangs-)Werte gesetzt. Diese Anfangswerte können für die Speichereinrichtungen BA1 und BA2 unterschiedlich groß sein und können darüber hinaus auch verändert werden, wodurch die Speichereinrichtungen BA1 und BA2 unabhängig voneinander zu beliebigen Zeitpunkten auf beliebige Werte gesetzt werden können.
Das Setzen der Speichereinrichtungen BA1 und BA2 auf die jeweiligen Anfangswerte wird im betrachteten Beispiel durch eine oder mehrere der Einheiten, die Bus-Master werden können, also durch die Einheiten CPU1 und/oder CPU2, oder durch den Bus-Controller BUS CTRL veranlaßt.
Die Inhalte der Speichereinrichtungen CREDIT und COST können ebenfalls unabhängig voneinander festgelegt und variiert werden. Die Festlegung und/oder Veränderung dieser Werte erfolgt im betrachteten Beispiel ebenfalls durch eine oder mehrere der Einheiten, die Bus-Master werden können, also durch die Einheiten CPU1 und/oder CPU2, oder durch den Bus-Controller BUS CTRL.
Die Veränderung der in den Speichereinrichtungen BA1 und BA2 gespeicherten Werte um die in den Speichereinrichtungen CREDIT und COST gespeicherten Werte wird im betrachteten Beispiel durch den Bus-Controller BUS CTRL veranlaßt und durchgeführt.
Im betrachteten Beispiel wird so verfahren, daß die in den Speichereinrichtungen BA1 und BA2 gespeicherten Bus-Accounts in jedem Buszyklus um den in der Speichereinrichtung CREDIT gespeicherten Wert erhöht, oder um den in der Speichereinrichtung COST gespeicherten Wert verringert werden,
  • wobei die Bus-Accounts, die den Einheiten zugeordnet sind, welchen im betreffenden Buszyklus der Bus nicht zugeteilt ist, erhöht werden, und
  • wobei der Bus-Account, der der Einheit zugeordnet ist, welcher im betreffenden Buszyklus der Bus zugeteilt ist, verringert wird.
Wie eingangs bereits erwähnt wurde, arbeitet die Arbitrierungs-Logik AL abhängig von den in den Speichereinrichtungen BA1 und BA2 gespeicherten Bus-Accounts. Genauer gesagt bekommt eine die Zuteilung des Busses anfordernde Einheit den Bus nur zugeteilt, wenn der der betreffenden Einheit zugeordnete Bus-Account im Fall, daß der betreffenden Einheit der Bus zugeteilt wird, aufgrund der durch den Buszugriff bewirkten Verringerung des Bus-Account nicht so weit absinken würde, daß er einen bestimmten Grenzwert unterschreitet, wobei der besagte Grenzwert im betrachteten Beispiel der Wert 0 ist.
Durch eine derartige Buszuteilung kann festgelegt werden, wie oft die einzelnen Einheiten den Bus pro Zeiteinheit zugeteilt bekommen können, und/oder wie lange ein einzelner Buszugriff und/oder die Summe aller Buszugriffe innerhalb einer bestimmten Zeit sein darf. Dadurch kann die Buszuteilung mit geringem Aufwand optimal an die jeweiligen Verhältnisse, auch an sich während des Betriebes ändernde Verhältnisse angepaßt werden. Eine solche Buszuteilung ist insbesondere erheblich flexibler als eine Buszuteilung, die "nur" unter Berücksichtigung von Prioritäten erfolgt, die den Einheiten, welche den Bus anfordern können, zugeordnet sind. Anders als bei einer Busvergabe unter Berücksichtigung von den Einheiten zugeordneten Prioritäten entfaltet die beschriebene Buszuteilung nämlich nicht nur dann Wirkung, wenn gleichzeitig mehrere Busanforderungen vorliegen. Es wird auch schon dann die Buszuteilung verweigert, wenn die den Buszugriff anfordernde Einheit ihr Buszugriffs-Kontingent ausgeschöpft hat; dadurch kann sichergestellt werden, daß jede Einheit innerhalb eines bestimmten Zeitraumes eine bestimmte Anzahl von Malen oder für eine bestimmte Dauer den Bus zugeteilt bekommen kann.
Es dürfte einleuchten, daß das beschriebene Bussystem in vielfacher Hinsicht modifizierbar ist. Insbesondere kann vorgesehen werden,
  • daß die Beträge, um welche die Bus-Accounts verändert werden, wenn die Einheiten, welchen die Bus-Accounts zugeordnet sind, in einem Buszyklus keinen Zugriff auf den Bus haben, für die verschiedenen Einheiten unterschiedlich groß sind (daß den Speichereinrichtungen BA1 und BA2 jeweils eigene Speichereinrichtungen CREDIT zugeordnet sind und diese unabhängig voneinander beschrieben und/oder geändert werden können),
  • daß die Beträge, um welche die Bus-Accounts verändert werden, wenn die Einheiten, welchen die Bus-Accounts zugeordnet sind, in einem Buszyklus einen Zugriff auf den Bus haben, für die verschiedenen Einheiten unterschiedlich groß sind (daß den Speichereinrichtungen BA1 und BA2 jeweils eigene Speichereinrichtungen COST zugeordnet sind und diese unabhängig voneinander beschrieben und/oder geändert werden können),
  • daß die Bus-Accounts erhöht werden, wenn die Einheiten, welchen die Bus-Accounts zugeordnet sind, in einem Buszyklus einen Zugriff auf den Bus haben, und verringert werden, wenn die Einheiten, welchen die Bus-Accounts zugeordnet sind, in einem Buszyklus keinen Zugriff auf den Bus haben,
  • daß die Bus-Accounts nur verändert werden, wenn die Einheiten, welchen die Bus-Accounts zugeordnet sind, in einem Buszyklus einen Zugriff auf den Bus haben, oder nur verändert werden, wenn die Einheiten, welchen die Bus-Accounts zugeordnet sind, in einem Buszyklus keinen Zugriff auf den Bus haben,
  • daß eine die Zuteilung des Busses anfordernde Einheit den Bus nur zugeteilt bekommt, wenn der der betreffenden Einheit zugeordnete Bus-Account im Fall daß der betreffenden Einheit der Bus zugeteilt wird, aufgrund einer durch den Buszugriff bewirkten Erhöhung nicht so weit ansteigen würde, daß er einen bestimmten Grenzwert überschreitet,
  • daß eine Einheit, die den Bus anfordert, den Bus zugeteilt bekommt, wenn der ihr zugeordnete Bus-Account einen bestimmten Grenzwert nicht überschreitet, oder wenn der ihr zugeordnete Bus-Account einen bestimmten Grenzwert nicht überschreitet, wobei der Grenzwert beispielsweise der Wert ist, um welchen der Bus-Account aufgrund der Zuteilung des Busses verändert werden würde,
  • daß der Grenzwert ein anderer Wert als 0 ist,
  • daß die Zuteilung des Busses an eine die Zuteilung des Busses anfordernde Einheit vom Größenverhältnis ausgewählter oder aller Bus-Accounts abhängig gemacht wird,
  • daß anstelle der Veränderung der Bus-Accounts oder zusätzlich zur Veränderung der Bus-Accounts die Bedingungen verändert werden, die die Bus-Accounts erfüllen müssen, damit einer den Bus anfordernden Einheit der Bus zugeteilt wird,
  • daß die Bedingungen, die die Bus-Accounts erfüllen müssen, damit einer den Bus anfordernden Einheit der Bus zugeteilt wird, für die verschiedenen Einheiten, die den Bus anfordern können, unterschiedlich sind,
  • daß die Buszuteilung nur dann abhängig von den Bus-Accounts festgelegt wird, wenn mehrere Einheiten den Bus gleichzeitig anfordern,
  • daß die Werte, um welche die Bus-Accounts jeweils verändert werden, davon abhängig gemacht werden, ob und gegebenenfalls welche weiteren Einheiten den Bus gleichzeitig angefordert haben,
  • daß die Werte, um welche die Bus-Accounts jeweils verändert werden, davon abhängig von den Bus-Accounts der Einheiten abhängig gemacht werden, die den Bus gleichzeitig angefordert haben, und/oder
  • daß die Zuteilung des Busses unter zusätzlicher Berücksichtigung von Prioritäten erfolgt, die den Einheiten, die den Bus anfordern können, zugeordnet sind.
Es sind auch Modifikationen in dem in der Figur 2 gezeigten Aufbau des Bus-Controllers möglich.
Insbesondere besteht keine Notwendigkeit, daß jeder Einheit, die Bus-Master werden kann, ein eigener Bus-Account zugeordnet wird.
Es kann auch vorgesehen werden, daß zwei oder mehreren Bus-Mastern nur ein einziger, gemeinsamer Bus-Account zugeordnet wird, und daß es vom Wert dieses einzigen Bus-Account abhängt, ob und gegebenenfalls welche Einheit den Bus zugeteilt bekommt.
Insbesondere wenn ein Bus-Account "nur" zwei Einheiten zugeordnet ist, kann Bus-Account beispielsweise so verwaltet werden, daß er erhöht wird, wenn der Bus der einen Einheit zugeteilt wird, und erniedrigt wird, wenn der Bus der anderen Einheit zugeteilt wird, und daß es vom Vorzeichen des Bus-Account abhängig gemacht wird, ob und gegebenenfalls welcher Einheit der Bus zugeteilt wird.
Der gemeinsame Bus-Account könnte auch so verwaltet werden, daß nicht unterschieden wird, welcher Bus-Master den Bus zugeteilt bekommt, also daß der Bus-Account beispielsweise verringert wird, wenn einer der Einheiten, welchen der gemeinsame Bus-Account zugeordnet ist, den Bus zugeteilt bekommt, und erhöht wird, wenn keiner der Einheiten, welchen der gemeinsame Bus-Account zugeordnet ist, den Bus zugeteilt bekommt. Dadurch werden die Einheiten, welchen der gemeinsame Bus-Account zugeordnet ist, als eine Bus-Master-Gruppe behandelt, und es wird abhängig vom Wert des Bus-Accounts entschieden, ob dieser Gruppe der Bus zugeteilt werden kann oder muß.
Es ist auch möglich, einem Mischbetrieb vorzusehen, wobei einem oder mehreren Einheiten ein Bus-Account zugeordnet ist, und einem oder mehreren anderen Einheiten kein Bus-Account zugeordnet ist. Dabei existieren mehrere Möglichkeiten, unter welchen Bedingungen den Einheiten ohne Bus-Account der Bus zugeteilt wird: sie können höher priorisiert sein, so daß ihnen der Bus auf eine entsprechende Anforderung hin immer zugeteilt wird, oder sie können niedriger priorisiert sein, so daß ihnen der Bus im Falle von mehreren gleichzeitigen Bus-Anforderungen nie zugeteilt wird, oder es kann von den Werte der Bus-Accounts der anderen Bus-Master abhängig gemacht werden, ob ihnen der Bus zugeteilt wird.
Daß die Busvergabe unter alleiniger oder zusätzlicher Berücksichtigung der Werte der Bus-Accounts aller oder bestimmter anderer Einheiten erfolgt, kann übrigens auch bei den Bus anfordernden Einheiten praktiziert werden, welchen ein Bus-Account zugeordnet ist.
Durch das beschriebene Bussystem kann unabhängig von den Einzelheiten der praktischen Realisierung gewährleistet werden, daß eine Einheit, die Daten auszugeben hat oder Daten von einer anderen Einheit benötigt, innerhalb einer gewissen maximalen Zeit einen Zugriff auf den Bus erhalten kann.
Bezugszeichenliste
AL
Arbitrierungslogik
BA1
Speichereinrichtung zur Speicherung des Bus-Account für CPU1
BA2
Speichereinrichtung zur Speicherung des Bus-Account für CPU2
BAC
Bus-Account-Steuereinrichtung
BUS
Bus
BUS CTRL
Bus-Controller
COST
Speichereinrichtung zur Speicherung eines Wertes, um welchen die Inhalte von BA1 und BA2 beim Vorliegen bestimmter Bedingungen verändert werden,
CPUx
Cores eine Mikrocontrollers
CREDIT
Speichereinrichtung zur Speicherung eines Wertes, um welchen die Inhalte von BA1 und BA2 beim Vorliegen bestimmter Bedingungen verändert werden,
GRANTx
Leitungen, über welche CPUx BUS zugeteilt bekommen
RAM
Speicher
REQUESTx
Leitungen, über welche CPUx Buszugriffe anfordern

Claims (28)

  1. Bussystem mit einem Bus (BUS), mehreren über den Bus miteinander verbindbaren Einheiten (CPU1, CPU2, RAM), und einem Bus-Controller (BUS CTRL), wobei die Einheiten dann, wenn sie eine Verbindung zu einer oder mehreren anderen Einheiten benötigen, beim Bus-Controller einen Buszugriff anfordern, und wobei der Bus-Controller entscheidet, welcher Einheit der Bus zugeteilt wird,
    dadurch gekennzeichnet, daß den Einheiten, die einen Buszugriff anfordern können, zumindest teilweise Werte zugeordnet sind, welche anzeigen, wie lange und/oder wie häufig die betreffende Einheit den Bus zugeteilt bekommen kann oder zugeteilt bekommen hat, und daß es von diesen Werten abhängig gemacht wird, ob eine einen Buszugriff anfordernde Einheit den Bus zugeteilt bekommt, oder ob eine einen Buszugriff benötigende Einheit den Bus überhaupt anfordert.
  2. Bussystem nach Anspruch 1,
    dadurch gekennzeichnet, daß die Werte während des Betriebes des Bussystems veränderbar sind.
  3. Bussystem nach Anspruch 2,
    dadurch gekennzeichnet, daß die Werte beim Vorliegen bestimmter Bedingungen um einen bestimmten Betrag erhöht werden, oder um einen bestimmten Betrag verringert werden, oder auf einen Anfangswert gesetzt werden.
  4. Bussystem nach Anspruch 2 oder 3,
    dadurch gekennzeichnet, daß die verschiedenen Einheiten (CPU1, CPU2) zugeordneten Werte unabhängig voneinander veränderbar sind.
  5. Bussystem nach Anspruch 3 oder 4,
    dadurch gekennzeichnet, daß die Anfangswerte für die verschiedenen Einheiten (CPU1, CPU2) unterschiedlich hoch sein können und während des Betriebes des Bussystems verändert werden können.
  6. Bussystem nach einem der Ansprüche 3 bis 5,
    dadurch gekennzeichnet, daß der Betrag, um welchen ein Wert beim Vorliegen einer bestimmten Bedingung erhöht wird, und der Betrag, um welchen dieser Wert beim Vorliegen einer bestimmten Bedingung verringert wird, unterschiedlich groß sein können.
  7. Bussystem nach einem der Ansprüche 3 bis 6,
    dadurch gekennzeichnet, daß die Beträge, um welche die Werte beim Vorliegen einer bestimmten Bedingung erhöht werden, für die Einheiten (CPU1, CPU2), welchen ein solcher Wert zugeordnet ist, unterschiedlich groß sein können.
  8. Bussystem nach einem der Ansprüche 3 bis 7,
    dadurch gekennzeichnet, daß die Beträge, um welche die Werte beim Vorliegen einer bestimmten Bedingung verringert werden, für die Einheiten (CPU1, CPU2), welchen ein solcher Wert zugeordnet ist, unterschiedlich groß sein können.
  9. Bussystem nach einem der Ansprüche 3 bis 8,
    dadurch gekennzeichnet, daß die Beträge, um welche die Werte beim Vorliegen einer bestimmten Bedingung erhöht oder verringert werden, während des Betriebes des Bussystems verändert werden können.
  10. Bussystem nach einem der Ansprüche 3 bis 9,
    dadurch gekennzeichnet, daß ein Wert, der einer Einheit (CPU1, CPU2) zugeordnet ist, die gerade keinen Buszugriff durchführt, um den bestimmten Betrag erhöht wird.
  11. Bussystem nach einem der Ansprüche 3 bis 10,
    dadurch gekennzeichnet, daß ein Wert, der einer Einheit (CPU1, CPU2) zugeordnet ist, die gerade einen Buszugriff durchführt, um den bestimmten Betrag verringert wird.
  12. Bussystem nach einem der Ansprüche 3 bis 9,
    dadurch gekennzeichnet, daß ein Wert, der einer Einheit (CPU1, CPU2) zugeordnet ist, die gerade keinen Buszugriff durchführt, um den bestimmten Betrag verringert wird.
  13. Bussystem nach einem der Ansprüche 3 bis 9, oder 12,
    dadurch gekennzeichnet, daß ein Wert, der einer Einheit (CPU1, CPU2) zugeordnet ist, die gerade einen Buszugriff durchführt, um den bestimmten Betrag erhöht wird.
  14. Bussystem nach einem der Ansprüche 9 bis 13,
    dadurch gekennzeichnet, daß in jedem Buszyklus eine Veränderung der Werte erfolgt.
  15. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß eine Einheit (CPU1, CPU2), die den Bus (BUS) anfordert, den Bus nur zugeteilt bekommt, wenn der ihr zugeordnete Wert einen bestimmten Grenzwert nicht überschreitet.
  16. Bussystem nach einem der Ansprüche 1 bis 14,
    dadurch gekennzeichnet, daß eine Einheit (CPU1, CPU2), die den Bus (BUS) anfordert, den Bus nur zugeteilt bekommt, wenn der ihr zugeordnete Wert einen bestimmten Grenzwert nicht unterschreitet.
  17. Bussystem nach einem der Ansprüche 3 bis 16,
    dadurch gekennzeichnet, daß eine Einheit (CPU1, CPU2), die den Bus (BUS) anfordert, den Bus nur zugeteilt bekommt, wenn der ihr zugeordnete Wert im Fall, daß der betreffenden Einheit der Bus zugeteilt wird, aufgrund der durch den Buszugriff bewirkten Verringerung nicht so weit absinken würde, daß er einen bestimmten Grenzwert unterschreitet, bzw. aufgrund der durch den Buszugriff bewirkten Erhöhung nicht so weit ansteigen würde, daß er einen bestimmten Grenzwert überschreitet.
  18. Bussystem nach einem der Ansprüche 15 bis 17,
    dadurch gekennzeichnet, daß der Grenzwert 0 ist.
  19. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die den Einheiten (CPU1, CPU2) zugeordneten Werte im Bus-Controller (BUS CTRL) gespeichert sind und verwaltet werden.
  20. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die den Einheiten (CPU1, CPU2) zugeordneten Werte in den Einheiten, welchen sie zugeordnet sind, gespeichert sind und verwaltet werden.
  21. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die Buszuteilung vom Größenverhältnis ausgewählter oder aller Werte von den den Einheiten (CPU1, CPU2) zugeordneten Werten abhängig gemacht wird.
  22. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die Bedingungen, die die den Einheiten (CPU1, CPU2) zugeordneten Werte erfüllen müssen, damit einer der Bus (BUS) anfordernden Einheit der Bus zugeteilt wird, veränderbar sind.
  23. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die Bedingungen, die die den Einheiten (CPU1, CPU2) zugeordneten Werte erfüllen müssen, damit einer der Bus (BUS) anfordernden Einheit der Bus zugeteilt wird, für verschiedene Einheiten unterschiedlich sind.
  24. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß der Bus-Controller die Busvergabe die Bus-Accounts aller einen Buszugriff anfordernden Einheiten (CPU1, CPU2) gegeneinander bewertet und daraus resultierend den Buszugriff an eine der Einheiten freigibt.
  25. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß nur ausgewählten Einheiten ein Bus-Account zugeordnet ist, und die Busvergabe an die restlichen Einheiten von den Bus-Accounts der ausgewählten Einheiten abhängt.
  26. Bussystem nach einem der Ansprüche 1 bis 24,
    dadurch gekennzeichnet, daß nur ausgewählten Einheiten ein Bus-Account zugeordnet ist, und die Busvergabe unter Berücksichtigung von Prioritäten erfolgt, die den restlichen Einheiten zugeordnet ist.
  27. Bussystem nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß der Betrag, um welchen der Bus-Account einer Einheit verändert wird, davon abhängt, welche anderen Einheiten gleichzeitig den Bus angefordert haben.
  28. Bussystem nach einem der vorhergehenden Ansprüche,,
    dadurch gekennzeichnet, daß der Betrag, um welchen der Bus-Account einer Einheit verändert wird, von den Bus-Accounts der Einheiten abhängt, welche gleichzeitig den Bus angefordert haben.
EP02006848.2A 2001-04-04 2002-03-26 Bussystem Expired - Lifetime EP1248202B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10116795 2001-04-04
DE10116795A DE10116795A1 (de) 2001-04-04 2001-04-04 Bussystem

Publications (3)

Publication Number Publication Date
EP1248202A2 true EP1248202A2 (de) 2002-10-09
EP1248202A3 EP1248202A3 (de) 2006-11-22
EP1248202B1 EP1248202B1 (de) 2013-05-01

Family

ID=7680366

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02006848.2A Expired - Lifetime EP1248202B1 (de) 2001-04-04 2002-03-26 Bussystem

Country Status (3)

Country Link
US (1) US6996646B2 (de)
EP (1) EP1248202B1 (de)
DE (1) DE10116795A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241632A (en) 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter
US5274774A (en) 1989-01-31 1993-12-28 Wisconsin Alumni Research Foundation First-come first-serve arbitration protocol
US5377332A (en) 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
US5996037A (en) 1997-06-03 1999-11-30 Lsi Logic Corporation System and method for arbitrating multi-function access to a system bus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473880A (en) * 1982-01-26 1984-09-25 Intel Corporation Arbitration means for controlling access to a bus shared by a number of modules
US4719567A (en) * 1982-04-29 1988-01-12 Motorola, Inc. Method and apparatus for limiting bus utilization
US4814974A (en) * 1982-07-02 1989-03-21 American Telephone And Telegraph Company, At&T Bell Laboratories Programmable memory-based arbitration system for implementing fixed and flexible priority arrangements
EP0179936B1 (de) * 1984-10-31 1990-01-03 Ibm Deutschland Gmbh Verfahren und Einrichtung zur Steuerung einer Sammelleitung
US4719569A (en) * 1985-10-11 1988-01-12 Sun Microsystems, Inc. Arbitrator for allocating access to data processing resources
US4939638A (en) * 1988-02-23 1990-07-03 Stellar Computer Inc. Time sliced vector processing
US4953081A (en) * 1988-12-21 1990-08-28 International Business Machines Corporation Least recently used arbiter with programmable high priority mode and performance monitor
US5072363A (en) * 1989-12-22 1991-12-10 Harris Corporation Multimode resource arbiter providing round robin arbitration or a modified priority arbitration
JPH0594409A (ja) * 1991-10-02 1993-04-16 Nec Eng Ltd バス調停システム
CA2115731C (en) * 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US6178475B1 (en) * 1994-12-19 2001-01-23 Advanced Micro Devices Inc. Multimedia system employing timers to properly allocate bus access
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
US5805840A (en) 1996-03-26 1998-09-08 Advanced Micro Devices, Inc. Bus arbiter employing a transaction grading mechanism to dynamically vary arbitration priority
US6742064B2 (en) * 2000-05-15 2004-05-25 Goodrich Corp. Programmable throttle circuit for each control device of a processing system
US6735653B2 (en) * 2001-02-16 2004-05-11 Koninklijke Philips Electronics N.V. Bus bandwidth consumption profiler

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274774A (en) 1989-01-31 1993-12-28 Wisconsin Alumni Research Foundation First-come first-serve arbitration protocol
US5377332A (en) 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
US5241632A (en) 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter
US5996037A (en) 1997-06-03 1999-11-30 Lsi Logic Corporation System and method for arbitrating multi-function access to a system bus

Also Published As

Publication number Publication date
US6996646B2 (en) 2006-02-07
US20020156955A1 (en) 2002-10-24
DE10116795A1 (de) 2002-10-17
EP1248202B1 (de) 2013-05-01
EP1248202A3 (de) 2006-11-22

Similar Documents

Publication Publication Date Title
EP0929041B1 (de) Verfahren und Anordnung zum Betreiben eines Bussystems
DE3300260C2 (de)
DE3300261C2 (de)
DE2313724C3 (de) Elektronische Datenverarbeitungsanlage mit einer Anzahl von Datengeräten, die mit einem gemeinsamen Kontroller nach dem Unterberechnungsprinzip verkehren
DE2760322C2 (de)
DE3810231C2 (de)
DE69834519T2 (de) Bussteuerungssystem und -verfahren
DE3606211A1 (de) Multiprozessor-computersystem
DE3049774C2 (de)
DE1524882A1 (de) Vorrangschaltung fuer Speicher verschiedener Zugriffszeiten
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
DE3535436C2 (de)
DE19614237C1 (de) Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
DE19614238C1 (de) Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
DE2912073C2 (de)
EP0739509B1 (de) Anordnung mit master- und slave-einheiten
DE60009817T2 (de) Gemeinsamen Speicher verteilende Multiprozessorvorrichtung
DE102004013635A1 (de) Verfahren und Vorrichtung zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen
DE68926382T2 (de) Steuerungssystem für Übertragungsbefehle zwischen zentralen Verarbeitungseinheiten
EP0265636A1 (de) Multiprozessor mit mehreren mit Cache-Speichern ausgerüsteten Prozessoren und einem gemeinsamen Speicher
EP1248202B1 (de) Bussystem
DE3787213T2 (de) Verzögerungsverwaltungsverfahren und -vorrichtung.
DE2917822A1 (de) Schaltungsanordnung zur zweirichtungsuebertragung von signalen
EP0970426B1 (de) Abhängigkeitssteuerung für überlappende speicherzugriffe
DE3782546T2 (de) Datenpaketverkuerzungsverfahren und -vorrichtung.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

17P Request for examination filed

Effective date: 20070515

AKX Designation fees paid

Designated state(s): DE FR IT

17Q First examination report despatched

Effective date: 20090605

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR IT

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 50215757

Country of ref document: DE

Effective date: 20130627

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130501

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20140204

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 50215757

Country of ref document: DE

Effective date: 20140204

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20141128

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140331

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20210525

Year of fee payment: 20

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 50215757

Country of ref document: DE