EP1192667A1 - Tunnel contact and method for the production thereof - Google Patents

Tunnel contact and method for the production thereof

Info

Publication number
EP1192667A1
EP1192667A1 EP00952863A EP00952863A EP1192667A1 EP 1192667 A1 EP1192667 A1 EP 1192667A1 EP 00952863 A EP00952863 A EP 00952863A EP 00952863 A EP00952863 A EP 00952863A EP 1192667 A1 EP1192667 A1 EP 1192667A1
Authority
EP
European Patent Office
Prior art keywords
electrode
tunnel
region
eprom
intermediate space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00952863A
Other languages
German (de)
French (fr)
Inventor
Rainer Winters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1192667A1 publication Critical patent/EP1192667A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas

Definitions

  • Tunnel contacts also called tunnel junctions
  • the non-volatile memories are typically EPROM-like (electical programmable read only memory) memories, such as EAROM (electrical alternable ROM), EEPROM (electrical erasable PROM), EPROM, Flash EPROM or OTPROM (one time programmable ROM).
  • EAROM electrical alternable ROM
  • EEPROM electrical erasable PROM
  • EPROM EPROM
  • Flash EPROM Flash EPROM
  • OTPROM one time programmable ROM
  • Tunnel contacts are electrical connections between two
  • Electrodes which are to be regarded as isolated from each other in the classic sense. If the two electrodes are at a short distance of only a few nanometers, quantum mechanics describes a mechanism that explains a current flow between the electrodes when a voltage is applied. The electrons do not overcome a potential barrier which is arranged between the electrodes, not by applying a correspondingly high voltage which would raise the electrons in the conduction band of the potential barrier, but a current flow between the electrodes sets in at considerably lower voltages. This current flow is called the tunnel current and tunnels the insulating barrier between the electrodes.
  • MOS transistor etal oxide semiconductor
  • the storage electrode is completely insulated by a thin oxide layer and is charged and discharged by a tunnel current that is generated by Fowler-Nordheim tunnels or energy before electrons (hot electrons) are generated.
  • a tunnel current that is generated by Fowler-Nordheim tunnels or energy before electrons (hot electrons) are generated.
  • the storage electrode is loaded and unloaded, electrons tunnel through the thin oxide layer.
  • the high-energy tunnel electrons create imperfections in the thin oxide layer, such as broken bonds. These in turn can form a conductive path between the storage electrode and the channel, or between the storage electrode and the source region.
  • Non-volatile memory cells of this type are described, for example, in patents US 5,844,842 and US 5,870,337. The degradation of the insulation film that insulates the floating gate electrode, and thus the formation of a conductive path, is also described there.
  • the object of the present invention is therefore to create a tunnel contact in which no permanently conductive current path is created.
  • Another object of the invention is to provide a corresponding manufacturing process.
  • this object is achieved by the tunnel contact specified in claim 1. Furthermore, the object is achieved by the method specified in claim 8.
  • a microelectronic structure with a tunnel contact, consisting of a first electrode, a second electrode and an intermediate space, gas or vacuum being arranged in the intermediate space between the first electrode and the second electrode located.
  • a tunnel contact consisting of a first electrode, a second electrode and an intermediate space, gas or vacuum being arranged in the intermediate space between the first electrode and the second electrode located.
  • the idea underlying the present invention is to use a tunnel barrier made of gas or vacuum.
  • a tunnel barrier made of gas or vacuum.
  • the tunnel contact used consists of a first electrode 1, a second electrode 2 and an intermediate space 3, which is located between the first electrode 1 and the second electrode 2 and is filled with gas or evacuated.
  • the distance between the first electrode 1 and the second electrode 2 is dimensioned such that a tunnel current can flow between the two electrodes.
  • the intermediate space 3 Since the intermediate space 3 is filled with gas or evacuated, it is completely sealed off.
  • the surface of this termination and thus the surface of the intermediate space 3 is formed by both the first electrode 1 and the second electrode 2. Since the two electrodes are insulated from one another, part of the surface of the intermediate space 3 consists of an insulating material. If a current flows from the first electrode 1 to the second electrode 2, the current is divided into two partial flows, of which the first partial flow represents a tunnel current through the intermediate space 3 and the second partial flow a current along the
  • a current that flows between the first electrode 1 and the second electrode 2 at least partially tunnels through the gas-filled or evacuated space 3.
  • each current that flows between the first electrode 1 and the second electrode 2 channels through the gas-filled or evacuated intermediate space 3. This ensures that the electrical connection of the two electrodes electrodes is produced exclusively via the gap 3. Even if a further dielectric layer is arranged between the first electrode 1 and the second electrode 2 in series with the intermediate space 3 and is not free of degradation due to tunnel currents, this is irrelevant for the functioning of the tunnel contact, since the gas-filled contact continues to be used , or evacuated space 3 separates the two electrodes as a degradation-free barrier.
  • the said tunnel contact is integrated in a rewritable permanent semiconductor memory.
  • a storage electrode 11 of a storage 10 is charged and / or discharged via said tunnel contact. This integrates the advantageous properties of the tunnel contact into the existing state of the art for the production of non-volatile semiconductor memories.
  • the memory 10 is an EPROM-like memory rather, such as an EAROM, EEPROM, EPROM, Flash EPROM or an OTPROM.
  • a first additional tunnel layer 4 is arranged between the first electrode 1 and the intermediate space 3 and / or a second additional tunnel layer 5 is arranged between the second electrode 2 and the intermediate space 3.
  • the additional tunnel layers 4 and 5 are, for example, protective layers for the electrodes 1 and 2, which can consist of an oxide layer.
  • the first additional tunnel layer 4 or the second additional tunnel layer 5 does not reduce the advantageous properties of the degradation-free tunnel contact, because even if the first additional tunnel layer 4 or the second additional tunnel layer 5 become conductive due to degradation effects, the interspace 3 is still present as a degradation-free tunnel barrier, to isolate the first electrode 1 from the second electrode 2.
  • the first electrode 1 has a first area 6 and / or the second electrode 2 has a second area 7.
  • the first area 6 or the second area 7 has the task of preferably passing the tunnel current between the first electrode 1 and the second electrode 2 through the first area 6 or the second area 7. It is known from electrodynamics that currents preferably emerge from peaks, corners and edges, since these have a strong field divergence. This effect is used here to advantageously pass the tunnel current between the first electrode 1 and the second electrode 2 m through the first region 6 or the second region 7. This also makes it possible to operate the tunnel transition with lower voltages, which is advantageous for the
  • Periphery of the memory which corresponds to the generation accordingly lower voltages can be carried out in a more space-saving manner.
  • the method according to the invention for producing the tunnel contact according to the invention uses the steps: producing a first electrode 1, producing a second electrode 2, so that an intermediate space 3 is formed between the first electrode 1 and the second electrode 2, which is filled with gas or evacuated.
  • the tunnel contact in an EPROM-like memory forms an advantageous embodiment of the production method.
  • a further advantageous embodiment of the production method forms a first additional tunnel layer 4 between the first electrode 1 and the intermediate space 3 and / or a second additional tunnel layer 5 between the second electrode 2 and the intermediate space 3.
  • the additional tunnel layers 4 and 5 serve as a protective layer for the Electrodes 1 and 2.
  • a further advantageous embodiment of the method according to the invention forms the first electrode 1 with a first region 6 and / or the second electrode 2 with a second region 7 such that a tunnel current preferably runs through the first region 6 or through the second region during operation of the arrangement 7 flows.
  • FIG. 1 shows an embodiment of a tunnel contact according to the present invention, accordingly a first embodiment of the method according to the invention
  • Figure 2 shows another embodiment of a tunnel contact according to the present invention according to a second embodiment of the method according to the invention
  • FIG. 3 shows a further exemplary embodiment of a tunnel contact in accordance with a third embodiment of the method according to the invention.
  • Figure 4 shows an embodiment of an EPROM-like memory cell according to the prior art
  • Figure 5 shows an embodiment of an EPROM-like
  • FIG. 6 shows a further exemplary embodiment of an EPROM-like memory cell according to the present invention.
  • FIGS. 8a-d show a further embodiment of the method according to the invention for producing an EPROM-like memory cell.
  • the tunnel contact shown consists of a first electrode 1, a second electrode 2 and an intermediate space 3.
  • the first electrode and the second electrode 2 can consist of different materials such as metals, semiconductors, suicides or nitrides.
  • metals, semiconductors, suicides or nitrides For example, titanium, tungsten, tantalum, molybdenum, silicon, polysilicon, doped silicon, tungsten silicide, tungsten nitride, titanium silicide, titanium nitride and other combinations of the materials mentioned can be used.
  • the intermediate space 3, which is located between the first electrode 1 and the second electrode 2, is filled or evacuated with gas.
  • the gases that fill the interspace 3 are preferably inactive (inert) gases, such as nitrogen or argon.
  • the first electrode 1 and the second electrode 2 are arranged so that a tunnel current can flow through the intermediate space 3.
  • FIG. 2 shows a further embodiment of the tunnel contact according to the invention, which differs from the embodiment shown in FIG. 1 by a first additional tunnel layer 4 or a second additional tunnel layer 5.
  • the two additional tunnel layers can be, for example, natural or processed dielectric layers that have been created by oxidation of the first electrode 1 or second electrode 2. It is also possible that the additional tunnel layers 4, 5 are deposited dielectric layers which are produced, for example, using a CVD (chemical vapor deposition) process.
  • CVD chemical vapor deposition
  • FIG. 3 shows a further embodiment of the tunnel contact according to the invention, which differs from the variant shown in FIG. 1 by a first region 6 or a second region 7.
  • the first area 6 or the second area 7 has the property that Thinning the thickness of the tunnel barrier locally and thereby concentrating the tunnel current on this area of the tunnel barrier, because the current strength of a tunnel current depends exponentially on the thickness of the tunnel barrier.
  • the first region 6 and the second region 7 have the property of locally modifying the electric field through their geometric shape, so that a tunnel current, which preferably emerges from points, corners and edges, preferably through the first region 6 or the second region - rich 7 flows through. This arrangement makes it possible to specifically concentrate the tunnel current between the first electrode 1 and the second electrode 2, which usually passes at an arbitrary point between the electrodes, on the first region 6 or the second region 7.
  • FIG. 4 shows the basic structure of an EPROM-like memory cell, as is known from the prior art.
  • the memory cell 10 consists of a source region 13 and a drain region 14, which are connected to one another by a channel 15.
  • a gate oxide 16 is arranged above the channel and isolates the channel 15 from a storage electrode 11.
  • a second gate oxide 20 is arranged above the storage electrode 11 and isolates a gate electrode 12 which is arranged above the second gate oxide 20 from the storage electrode 11.
  • the gate stack is surrounded by insulation 21.
  • the gate electrode 12 forms a capacitive voltage divider with the storage electrode 11 and the channel 15. If a positive voltage is applied to the gate electrode 12 relative to the substrate 28, electrons tunnel from the channel 15 onto the storage electrode 11 and charge it negatively if the field strength is sufficiently high.
  • the storage electrode 11 Since the storage electrode 11 is completely insulated both by the gate oxide 16 and by the second gate oxide 20 and the insulation 21, the negative charge on the storage electrode 11 is retained even after the voltage supply has been switched off. By the on the storage Electrode 11 stored charge, the threshold voltage of transistor 26 is shifted so that the state of charge of the storage electrode 11 and thus the value stored in the memory cell 10 can be read out.
  • a negative voltage is applied to the gate electrode 12 and a positive voltage to the source region 13. Since the source region 13 is now connected to the highest positive voltage, the electrons preferably flow out of the storage electrode 11 at the point closest to the source region 13.
  • the tunnel current is concentrated on the area of the corner or edge by the applied voltage and the geometry of the storage electrode 11, which has a corner or an edge in the vicinity of the source region 13. Therefore, the greatest degradation of the gate oxide occurs in this area.
  • a first voltage is applied to the source region 13 and a second voltage is applied to the gate electrode. If there is no additional charge on the memory electrode, the transistor opens and a current flows from the source region 13 to the drain region 14, which is evaluated by sense amplifiers and reflects the memory state of the memory cell. If there is additional charge on the storage electrode 11, which has reached the storage electrode 11, for example, by a write operation, the effective electric field which is generated by the voltage of the gate electrode 12 is caused by the charge which is on the storage electrode 11 is located, weakened and the transistor remains closed. In this case, no current flows from the source region 13 to the drain region 14.
  • FIG. 5 shows the integration of the tunnel contact according to the invention in an EPROM-like memory cell.
  • the memory cell consists of a source region 13 and a
  • Drain region 14 which are connected to one another by a channel 15.
  • a channel 15 Above the channel 15 is in this Embodiment not a gate oxide but a first embodiment 17 of the interspace 3.
  • the storage electrode 11 Above the first embodiment 17 of the interspace 3 is the storage electrode 11, which is insulated by the overlying second gate oxide 20 from the gate electrode 12, which is above the gate - Oxide 20 is arranged. In addition, this arrangement is surrounded by insulation 21.
  • Channel 15 is, for example, lightly p-doped single-crystal silicon.
  • the source region 13 and the drain region 14 consist, for example, of highly n-doped silicon and can be produced by an implantation.
  • the storage electrode 11 consists, for example, of highly doped polysilicon.
  • the second gate oxide 20 consists for example of silicon oxide and the gate electrode 12 for example of highly doped polysilicon.
  • the insulation 21 which surrounds the arrangement is formed, for example, from undoped silicate glass or from boron-phosphorus silicate glass (BPSG).
  • the first embodiment 17 of the intermediate space 3 is, for example, an intermediate space 3 filled with gas, which isolates the storage electrode 11 from the source region 13, the drain region 14 and the channel 15.
  • the first formation 17 of the interspace 3 can be filled with inactive (inert) gases such as argon, nitrogen, helium, etc. Gas residues of the gases and gas mixtures that are used in the processing of the first formation 17 of the intermediate space 3 can also be contained in the intermediate space 3. Residual gases such as oxygen or silane, which are used in the production of the insulation 21, can likewise be located in the intermediate space 3.
  • FIG. 6 shows a further integration of the tunnel contact according to the invention in an EPROM-like memory cell 10.
  • the intermediate space 3 is not located under the entire storage electrode 11, but preferably in the area which is very heavily used when writing or erasing the storage cell 10 and in which, in the case of conventional storage cells measured prior art, usually the gate oxide 16 is damaged first.
  • the gate oxide 16 which is additionally the drain region 14 is insulated from the storage electrode 11.
  • This arrangement is advantageous since, due to the voltage applied, the difference between the source region 13 and the storage electrode being greatest, the electrons preferably tunnel from the storage electrode 11 through the left-hand configuration 18 of the intermediate space 3 into the source region 13.
  • the localization of the tunnel current is additionally supported by the field geometry that is formed at the corner or edge of the storage electrode 11. Therefore, the gate oxide 16 above the channel and between the storage electrode 11 and the drain region 14 can be largely preserved, since it is not damaged by tunnel currents.
  • a conductive layer is formed over it, from which the gate electrode 12 is formed becomes.
  • the gate electrode 12 can be formed, for example, from a doped polysilicon layer.
  • a cover layer 22 is formed, which consists, for example, of nitride and can be formed using CVD deposition processes.
  • the layers formed are structured with the aid of conventional photolithography and etching technology to form a gate stack. Only the upper four layers are structured and the layer that forms the gate oxide 16 is retained. At this point, an LDD implantation (lightly doped drain) can optionally be performed.
  • a spacer web 23 is then formed, which is made of nitride, for example.
  • the spacer web 23 serves to mask the subsequent implantation of the source region 13 and drain region 14.
  • the gate oxide 16 is subsequently selectively removed with respect to silicon and silicon nitride. Since the etching is an isotropic etching, the gate stack is partially under-etched.
  • a wet chemical etching can be used which contains buffered hydrofluoric acid (HF).
  • the cover layer 22 and the spacer web 23 are removed, which in this exemplary embodiment both consist of nitride.
  • This can be done, for example, by wet chemical etching, which selectively etches the nitride with respect to oxide and silicon.
  • a dielectric layer 27 is then deposited which has poor edge coverage. As a result, the left formation 18 of the space 3 and the right formation 19 of the space 3 are formed.
  • the dielectric layer 27 can be made of oxide, for example.
  • TEOS Tetra Ethyl Ortho Silicate
  • the further processing of the EPROM-like memory cell 10 is carried out in accordance with the prior art.
  • the source region 13, the drain region 14 and the gate electrode 12 are electrically connected.
  • an EPROM-like memory cell 10 which forms the tunnel contact according to the invention.
  • a substrate is first provided which consists of silicon and is, for example, lightly p-doped.
  • a layer sequence is then created, starting with a dielectric layer, from which the gate oxide 16 is formed.
  • the substrate is thermally oxidized, for example.
  • a conductive layer, from which the storage electrode 11 is formed, is deposited on the dielectric layer.
  • the layer from which the storage electrode 11 is formed consists of doped polysilicon.
  • a further layer is arranged above it, from which the second gate oxide 20 is formed.
  • This layer consists, for example, of silicon oxide and can be produced by a TEOS deposition or by thermal oxidation of the layer below, from which the storage electrode 11 is formed.
  • a further conductive layer is deposited over it, from which the gate electrode 12 is formed.
  • This layer consists, for example, of doped polysilicon.
  • a further layer is deposited, from which the cover layer 22 is formed.
  • the cover layer 22 consists, for example, of silicon nitride and can be Deposition.
  • the gate stack is then defined using a photolithographic step and structured using corresponding etching steps.
  • the gate oxide 16, which serves as a scatter oxide for an optional LDD implantation, is initially left to stand.
  • an outer spacer 25 is formed, which is arranged on the side of the gate stack next to the sacrificial spacer 24, and in this exemplary embodiment consists of polysilicon. Masked by the three spacer webs 23, 24 and 25, the implantation of the source region 13 and the drain region 14 can take place.
  • the outer spacer 25, which in this exemplary embodiment consists of polysilicon, is also doped.
  • FIG. 8c shows how the sacrificial spacer 24, which in this exemplary embodiment consists of silicon oxide, is removed by etching.
  • the etching is preferably an anisotropic etching.
  • a dielectric layer 27 is formed.
  • the dielectric layer 27 has poor edge coverage, so that the left formation 18 of the space 3 and the right formation 19 of the space 3 are formed on the flanks of the gate stack and below the storage electrode 11.
  • the storage electrode 11 has a second region 7, which here represents an edge. Due to its geometry, the edge forms a strongly divergent field when an voltage is applied and preferably allows the tunnel current between the storage electrode 11 and the source region 13 to flow through the second region 7.
  • the outer spacer 25 influences the field distribution when programming or erasing the memory cell 10 in such a way that the tunnel current essentially flows over the corner or the edge of the storage electrode which forms the second region 7. Underdiffusion of the source region 13 and the drain region 14, which would unnecessarily shorten the channel, can thereby be dispensed with.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

The invention relates to a tunnel contact and a method for the production thereof. The tunnel contact comprises a first electrode (1), a second electrode (2) and a gap (3) between the first (1) and second (2) electrode. Gas or a vacuum is located in the gap (3), whereby it is possible to create a flow between the first (1) and second (2) electrode which tunnels its way through the gas or vacuum. According to the invention, the tunnel contact can be used in a non-volatile memory (10) in order to charge and discharge a storage electrode (11) with electrodes. The non-volatile memory (10) can, for example, be an EPROM-type memory.

Description

Beschreibungdescription
Tunnelkontakt und Verfahren zu seiner HerstellungTunnel contact and process for its manufacture
Die Erfindung betrifft einen Tunnelkontakt und ein Verfahren zu dessen Herstellung. Tunnelkontakte, auch Tunnelübergänge genannt, werden in einer Vielzahl von Halbleiterbauelementen, wie zum Beispiel Tunneldioden und nichtflüchtigen Speichern verwendet. Bei den nichtflüchtigen Speichern handelt es sich typischerweise um EPROM-artige (electical programmable read only memory) Speicher, wie zum Beispiel EAROM (electrical al- terable ROM) , EEPROM (electrical erasable PROM) , EPROM, Flash-EPROM oder OTPROM (one time programmable ROM) .The invention relates to a tunnel contact and a method for its production. Tunnel contacts, also called tunnel junctions, are used in a variety of semiconductor components, such as tunnel diodes and non-volatile memories. The non-volatile memories are typically EPROM-like (electical programmable read only memory) memories, such as EAROM (electrical alternable ROM), EEPROM (electrical erasable PROM), EPROM, Flash EPROM or OTPROM (one time programmable ROM).
Tunnelkontakte sind elektrische Verbindungen zwischen zweiTunnel contacts are electrical connections between two
Elektroden, die im klassischen Sinne als isoliert voneinander zu betrachten sind. Befinden sich die beiden Elektroden in einem geringen Abstand von nur wenigen Nanometern, so wird durch die Quantenmechanik ein Mechanismus beschrieben, der bei Anlegen einer Spannung einen Stromfluß zwischen den E- lektroden erklärt. Dabei überwinden die Elektronen eine Potentialbarriere, die zwischen den Elektroden angeordnet ist, nicht durch Anlegen einer entsprechend hohen Spannung, welche die Elektronen in das Leitungsband der Potentialbarriere he- ben würde, sondern es setzt bereits bei wesentlich niedrigeren Spannungen ein Stromfluß zwischen den Elektroden ein. Dieser Stromfluß wird Tunnelstrom genannt und durchtunnelt die isolierende Barriere zwischen den Elektroden.Electrodes, which are to be regarded as isolated from each other in the classic sense. If the two electrodes are at a short distance of only a few nanometers, quantum mechanics describes a mechanism that explains a current flow between the electrodes when a voltage is applied. The electrons do not overcome a potential barrier which is arranged between the electrodes, not by applying a correspondingly high voltage which would raise the electrons in the conduction band of the potential barrier, but a current flow between the electrodes sets in at considerably lower voltages. This current flow is called the tunnel current and tunnels the insulating barrier between the electrodes.
Die heutigen wiederbeschreibbaren, permanenten Halbleiterspeicher basieren auf einem MOS-Transistor ( etal oxide semi- conductor) , der zwischen seinem Kanal und seiner Gate- Elektrode eine zusätzliche elektrisch isolierte Speicherelektrode besitzt (floating Gate) . Typischerweise ist die Speicherelektrode durch eine dünne Oxidschicht vollständig isoliert und wird durch einen Tunnelstrom ge- und entladen, der durch Fowler-Nordheim-Tunneln beziehungsweise energierei- ehe Elektronen (hot electrons) erzeugt wird. Bei dem Be- und Entladen der Speicherelektrode durchtunneln Elektronen die dünne Oxidschicht. In der dünnen Oxidschicht entstehen durch die energiereichen Tunnelelektronen Störstellen, wie zum Bei- spiel aufgebrochene Bindungen. Diese wiederum können einen leitenden Pfad zwischen der Speicherelektrode und dem Kanal, beziehungsweise zwischen der Speicherelektrode und dem Sour- ce-Gebiet bilden. Über einen solchen leitenden Pfad fließt die Ladung von der Speicherelektrode ab, auch wenn keine Spannung an Gate, Source oder Drain anliegt und die Speicherzelle verliert die in ihr gespeicherte Information. Durch die Entstehung des leitenden Pfades ist die Lebensdauer des Speichers gegenwärtig auf etwa 106 Schreib- und Löschprozesse begrenzt. Nichtflüchtige Speicherzellen dieser Art werden zum Beispiel in den Patenten US 5,844,842, sowie US 5,870,337 beschrieben. Auch die Degradation des Isolationsfilmes, der die Floating-Gate-Elektrode isoliert, und damit die Ausbildung eines leitenden Pfades, ist dort beschrieben.Today's rewritable, permanent semiconductor memories are based on a MOS transistor (etal oxide semiconductor), which has an additional electrically insulated storage electrode (floating gate) between its channel and its gate electrode. Typically, the storage electrode is completely insulated by a thin oxide layer and is charged and discharged by a tunnel current that is generated by Fowler-Nordheim tunnels or energy before electrons (hot electrons) are generated. When the storage electrode is loaded and unloaded, electrons tunnel through the thin oxide layer. The high-energy tunnel electrons create imperfections in the thin oxide layer, such as broken bonds. These in turn can form a conductive path between the storage electrode and the channel, or between the storage electrode and the source region. The charge flows away from the storage electrode via such a conductive path, even if there is no voltage at the gate, source or drain, and the storage cell loses the information stored in it. Due to the creation of the conductive path, the lifespan of the memory is currently limited to approximately 10 6 write and erase processes. Non-volatile memory cells of this type are described, for example, in patents US 5,844,842 and US 5,870,337. The degradation of the insulation film that insulates the floating gate electrode, and thus the formation of a conductive path, is also described there.
Die Aufgabe der vorliegenden Erfindung besteht daher darin, einen Tunnelkontakt zu schaffen, in dem kein permanent leitender Strompfad entsteht. Eine weitere Aufgabe der Erfindung liegt in der Schaffung eines entsprechenden Herstellungsverfahrens .The object of the present invention is therefore to create a tunnel contact in which no permanently conductive current path is created. Another object of the invention is to provide a corresponding manufacturing process.
Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1 angegebenen Tunnelkontakt gelöst. Weiterhin wird die gestellte Aufgabe durch das in Anspruch 8 angegebene Verfahren gelöst .According to the invention, this object is achieved by the tunnel contact specified in claim 1. Furthermore, the object is achieved by the method specified in claim 8.
Weiterhin wird die gestellte Aufgabe durch die eine mikroelektronische Struktur mit einem Tunnelkontakt, bestehend aus einer ersten Elektrode, einer zweiten Elektrode und einem Zwischenraum gelöst, wobei sich in dem Zwischenraum der zwi- sehen der ersten Elektrode und der zweiten Elektrode angeordnet ist, Gas oder Vakuum befindet. Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche .Furthermore, the object is achieved by a microelectronic structure with a tunnel contact, consisting of a first electrode, a second electrode and an intermediate space, gas or vacuum being arranged in the intermediate space between the first electrode and the second electrode located. Preferred developments are the subject of the respective subclaims.
Die in der nachfolgenden allgemeinen Beschreibung zur Verein- fachung und Vereinheitlichung verwendeten Bezugszeichen werden in der nachfolgenden Figurenbeschreibung vollständig eingeführt .The reference symbols used in the following general description for simplification and standardization are fully introduced in the following description of the figures.
Die der vorliegenden Erfindung zugrunde liegende Idee besteht in der Verwendung einer Tunnelbarriere, die aus Gas oder Vakuum besteht. Im Gegensatz zu Siliziumoxid, das üblicherweise in wiederbeschreibbaren, permanenten Halbleiterspeichern als Tunnelbarriere verwendet wird, ist eine Tunnelbarriere, die aus Gas beziehungsweise Vakuum besteht, degradationsfrei. Der verwendete Tunnelkontakt besteht aus einer ersten Elektrode 1, einer zweiten Elektrode 2 und einem Zwischenraum 3, der sich zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 befindet und mit Gas gefüllt, beziehungsweise evakuiert ist .The idea underlying the present invention is to use a tunnel barrier made of gas or vacuum. In contrast to silicon oxide, which is usually used as a tunnel barrier in rewritable, permanent semiconductor memories, a tunnel barrier, which consists of gas or vacuum, is degradation-free. The tunnel contact used consists of a first electrode 1, a second electrode 2 and an intermediate space 3, which is located between the first electrode 1 and the second electrode 2 and is filled with gas or evacuated.
Der Abstand zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 ist so bemessen, daß ein Tunnelstrom zwischen den beiden Elektroden fließen kann.The distance between the first electrode 1 and the second electrode 2 is dimensioned such that a tunnel current can flow between the two electrodes.
Da der Zwischenraum 3 mit Gas gefüllt beziehungsweise evakuiert ist, ist er rundherum abgeschlossen. Die Oberfläche dieses Abschlusses und damit die Oberfläche des Zwischenraums 3 wird sowohl von der ersten Elektrode 1, sowie von der zweiten Elektrode 2 gebildet. Da die beiden Elektroden voneinander isoliert sind, besteht ein Teil der Oberfläche des Zwischenraums 3 aus einem isolierenden Material. Fließt ein Strom von der ersten Elektrode 1 zu der zweiten Elektrode 2, so gliedert sich der Strom in zwei Teilströme auf, von denen der erste Teilstrom einen Tunnelstrom durch den Zwischenraum 3 darstellt und der zweite Teilstrom einen Strom entlang derSince the intermediate space 3 is filled with gas or evacuated, it is completely sealed off. The surface of this termination and thus the surface of the intermediate space 3 is formed by both the first electrode 1 and the second electrode 2. Since the two electrodes are insulated from one another, part of the surface of the intermediate space 3 consists of an insulating material. If a current flows from the first electrode 1 to the second electrode 2, the current is divided into two partial flows, of which the first partial flow represents a tunnel current through the intermediate space 3 and the second partial flow a current along the
Oberfläche des isolierenden Materials darstellt, welches einen Teil der Oberfläche des Zwischenraums 3 bildet. Daher durchtunnelt in einer vorteilhaften Ausführung der Erfindung ein Strom, der zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 fließt, zumindest teilweise den mit Gas gefüllten beziehungsweise evakuierten Zwischenraum 3.Surface of the insulating material, which forms part of the surface of the space 3. Therefore In an advantageous embodiment of the invention, a current that flows between the first electrode 1 and the second electrode 2 at least partially tunnels through the gas-filled or evacuated space 3.
In einer weiteren vorteilhaften Ausführung der Erfindung tun- nelt jeder Strom, der zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 fließt, durch den mit Gas gefüllten beziehungsweise evakuierten Zwischenraum 3. Dadurch wird si- chergestellt , daß die elektrische Verbindung der beiden E- lektroden ausschließlich über den Zwischenraum 3 hergestellt wird. Selbst wenn zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 in Reihe zu dem Zwischenraum 3 eine weitere dielektrische Schicht angeordnet ist, die nicht frei von Degradation durch Tunnelströme ist, so ist dies unerheblich für die Funktionsweise des Tunnelkontaktes, da weiterhin der mit Gas gefüllte, beziehungsweise evakuierte Zwischenraum 3 als degradationsfreie Barriere die beiden Elektroden voneinander trennt.In a further advantageous embodiment of the invention, each current that flows between the first electrode 1 and the second electrode 2 channels through the gas-filled or evacuated intermediate space 3. This ensures that the electrical connection of the two electrodes electrodes is produced exclusively via the gap 3. Even if a further dielectric layer is arranged between the first electrode 1 and the second electrode 2 in series with the intermediate space 3 and is not free of degradation due to tunnel currents, this is irrelevant for the functioning of the tunnel contact, since the gas-filled contact continues to be used , or evacuated space 3 separates the two electrodes as a degradation-free barrier.
In einer weiteren vorteilhaften Ausführung der Erfindung wird der besagte Tunnelkontakt in einen wiederbeschreibbaren permanenten Halbleiterspeicher integriert. Dadurch wird die Lebensdauer des Halbleiterspeichers in vorteilhafterweise we- sentlich verlängert und es sind bei weitem mehr Schreib- und Löschprozesse als die heute üblichen 106 möglich.In a further advantageous embodiment of the invention, the said tunnel contact is integrated in a rewritable permanent semiconductor memory. As a result, the life of the semiconductor memory is advantageously prolonged considerably, and far more write and erase processes are possible than the usual 10 6 today.
In einer weiteren vorteilhaften Ausführung der Erfindung wird eine Speicherelektrode 11 eines Speichers 10 über besagten Tunnelkontakt geladen und/oder entladen. Dadurch werden die vorteilhaften Eigenschaften des Tunnelkontaktes in den bestehenden Stand der Technik zu Herstellung von nichtflüchtigen Halbleiterspeichern integriert.In a further advantageous embodiment of the invention, a storage electrode 11 of a storage 10 is charged and / or discharged via said tunnel contact. This integrates the advantageous properties of the tunnel contact into the existing state of the art for the production of non-volatile semiconductor memories.
In einer weiteren vorteilhaften Ausführung der Erfindung handelt es sich bei dem Speicher 10 um einen EPROM-artigen Spei- eher, wie zum Beispiel ein EAROM, EEPROM, EPROM, Flash-EPROM oder ein OTPROM.In a further advantageous embodiment of the invention, the memory 10 is an EPROM-like memory rather, such as an EAROM, EEPROM, EPROM, Flash EPROM or an OTPROM.
In einer weiteren vorteilhaften Ausfuhrung der Erfindung ist zwischen der ersten Elektrode 1 und dem Zwischenraum 3 eine erste zusätzliche Tunnelschicht 4 angeordnet und/oder zwischen der zweiten Elektrode 2 und dem Zwischenraum 3 eine zweite zusatzliche Tunnelschicht 5 angeordnet. Bei den zusätzlichen Tunnelschichten 4 und 5 handelt es sich zum Bei- spiel um Schutzschichten für die Elektroden 1 und 2, die aus einer Oxidschicht bestehen können. Die erste zusatzliche Tunnelschicht 4 beziehungsweise die zweite zusatzliche Tunnelschicht 5 reduziert die vorteilhaften Eigenschaften des degradationsfreien Tunnelkontaktes nicht, denn selbst wenn die erste zusatzliche Tunnelschicht 4 oder die zweite zusatzliche Tunnelschicht 5 durch Degradationseffekte leitfahig werden, so ist weiterhin der Zwischenraum 3 als degradationsfreie Tunnelbarriere vorhanden, um die erste Elektrode 1 von der zweiten Elektrode 2 zu isolieren.In a further advantageous embodiment of the invention, a first additional tunnel layer 4 is arranged between the first electrode 1 and the intermediate space 3 and / or a second additional tunnel layer 5 is arranged between the second electrode 2 and the intermediate space 3. The additional tunnel layers 4 and 5 are, for example, protective layers for the electrodes 1 and 2, which can consist of an oxide layer. The first additional tunnel layer 4 or the second additional tunnel layer 5 does not reduce the advantageous properties of the degradation-free tunnel contact, because even if the first additional tunnel layer 4 or the second additional tunnel layer 5 become conductive due to degradation effects, the interspace 3 is still present as a degradation-free tunnel barrier, to isolate the first electrode 1 from the second electrode 2.
In einer weiteren vorteilhaften Ausfuhrung der Erfindung weist die erste Elektrode 1 einen ersten Bereich 6 und/oder die zweite Elektrode 2 einen zweiten Bereich 7 auf. Der erste Bereich 6 beziehungsweise der zweite Bereich 7 hat die Aufga- be, den Tunnelstrom zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 bevorzugt durch den ersten Bereich 6 beziehungsweise den zweiten Bereich 7 hindurchzuleiten. Aus der Elektrodynamik ist bekannt, daß Strome bevorzugt aus Spitzen, Ecken und Kanten austreten, da diese eine starke Felddiver- genz aufweisen. Dieser Effekt wird hier genutzt, um den Tunnelstrom zwischen der ersten Elektrode 1 und der zweiten E- lektrode 2 m vorteilhafterweise durch den ersten Bereich 6 beziehungsweise den zweiten Bereich 7 hindurchzuleiten. Weiterhin ist es dadurch möglich, den Tunnelubergang mit niedri- geren Spannungen zu betreiben, was sich vorteilhaft auf dieIn a further advantageous embodiment of the invention, the first electrode 1 has a first area 6 and / or the second electrode 2 has a second area 7. The first area 6 or the second area 7 has the task of preferably passing the tunnel current between the first electrode 1 and the second electrode 2 through the first area 6 or the second area 7. It is known from electrodynamics that currents preferably emerge from peaks, corners and edges, since these have a strong field divergence. This effect is used here to advantageously pass the tunnel current between the first electrode 1 and the second electrode 2 m through the first region 6 or the second region 7. This also makes it possible to operate the tunnel transition with lower voltages, which is advantageous for the
Peripherie des Speichers auswirkt, die zur Erzeugung entspre- chend niedrigerer Spannungen platzsparender ausgeführt werden kann .Periphery of the memory, which corresponds to the generation accordingly lower voltages can be carried out in a more space-saving manner.
Das erfindungsgemäße Verfahren zur Herstellung des erfindungsgemäßen Tunnelkontaktes verwendet die Schritte: Herstellen einer ersten Elektrode 1, Herstellen einer zweiten Elektrode 2, so daß zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 ein Zwischenraum 3 gebildet wird, der mit Gas gefüllt oder evakuiert wird.The method according to the invention for producing the tunnel contact according to the invention uses the steps: producing a first electrode 1, producing a second electrode 2, so that an intermediate space 3 is formed between the first electrode 1 and the second electrode 2, which is filled with gas or evacuated.
Eine vorteilhafte Ausprägung des Herstellungsverfahrens bildet den Tunnelkontakt in einem EPROM-artigen Speicher, wie zum Beispiel einem EAROM, EEPROM, EPROM, Flash-EPROM oder einem OTPROM.The tunnel contact in an EPROM-like memory, such as, for example, an EAROM, EEPROM, EPROM, Flash-EPROM or an OTPROM, forms an advantageous embodiment of the production method.
Eine weitere vorteilhafte Ausprägung des Herstellungsverfahrens bildet zwischen der ersten Elektrode 1 und dem Zwischenraum 3 eine erste zusätzliche Tunnelschicht 4 und/oder zwischen der zweiten Elektrode 2 und dem Zwischenraum 3 eine zweite zusätzliche Tunnelschicht 5. Die zusätzlichen Tunnelschichten 4 und 5 dienen als Schutzschicht für die Elektroden 1 und 2.A further advantageous embodiment of the production method forms a first additional tunnel layer 4 between the first electrode 1 and the intermediate space 3 and / or a second additional tunnel layer 5 between the second electrode 2 and the intermediate space 3. The additional tunnel layers 4 and 5 serve as a protective layer for the Electrodes 1 and 2.
Eine weitere vorteilhafte Ausführung des erfindungsgemäßen Verfahrens bildet die erste Elektrode 1 mit einem ersten Bereich 6 und/oder die zweite Elektrode 2 mit einem zweiten Bereich 7 so, daß bei dem Betrieb der Anordnung ein Tunnelstrom bevorzugt durch den ersten Bereich 6 beziehungsweise durch den zweiten Bereich 7 fließt.A further advantageous embodiment of the method according to the invention forms the first electrode 1 with a first region 6 and / or the second electrode 2 with a second region 7 such that a tunnel current preferably runs through the first region 6 or through the second region during operation of the arrangement 7 flows.
Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und nachfolgend näher erläutert.Embodiments of the present invention are shown in the drawings and explained in more detail below.
In den Figuren zeigen:The figures show:
Figur 1 ein Ausführungsbeispiel eines Tunnelkontaktes gemäß der vorliegenden Erfindung, entsprechend einer ersten Ausführungsform des erfindungsgemäßen Verfahrens;1 shows an embodiment of a tunnel contact according to the present invention, accordingly a first embodiment of the method according to the invention;
Figur 2 ein weiteres Ausführungsbeispiel eines Tunnel- kontaktes gemäß der vorliegenden Erfindung gemäß einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens;Figure 2 shows another embodiment of a tunnel contact according to the present invention according to a second embodiment of the method according to the invention;
Figur 3 ein weiteres Ausführungsbeispiel eines Tunnel- kontaktes entsprechend einer dritten Ausführungsform des erfindungsgemäßen Verfahrens;FIG. 3 shows a further exemplary embodiment of a tunnel contact in accordance with a third embodiment of the method according to the invention;
Figur 4 ein Ausführungsbeispiel einer EPROM-artigen Speicherzelle gemäß des Standes der Technik;Figure 4 shows an embodiment of an EPROM-like memory cell according to the prior art;
Figur 5 ein Ausführungsbeispiel einer EPROM-artigenFigure 5 shows an embodiment of an EPROM-like
Speicherzelle mit Tunnelkontakt gemäß der vorliegenden Erfindung;Tunnel contact memory cell according to the present invention;
Figur 6 ein weiteres Ausführungsbeispiel einer EPROM- artigen Speicherzelle gemäß der vorliegenden Erfindung;FIG. 6 shows a further exemplary embodiment of an EPROM-like memory cell according to the present invention;
Figur 7a - e eine Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer EPROM-artigen7a-e show an embodiment of the method according to the invention for producing an EPROM-like
Speicherzelle mit Tunnelkontakt;Storage cell with tunnel contact;
Figur 8a - d eine weitere Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer EPROM- artigen Speicherzelle.FIGS. 8a-d show a further embodiment of the method according to the invention for producing an EPROM-like memory cell.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.In the figures, identical reference symbols designate identical or functionally identical elements.
Mit Bezug auf Figur 1 ist eine erste Ausführungsform der vorliegenden Erfindung gezeigt. Der dargestellte Tunnelkontakt besteht aus einer ersten Elektrode 1, einer zweiten Elektrode 2 und einem Zwischenraum 3. Die erste Elektrode und die zweite Elektrode 2 können aus unterschiedlichen Materialien wie Metallen, Halbleitern, Suiziden oder Nitriden bestehen. Zum Beispiel können Titan, Wolfram, Tantal, Molybdän, Silizium, Polysilizium, dotiertes Silizium, Wolframsilizid, Wolframnitrid, Titansilizid, Titannitrid und weitere Kombinationen der genannten Materialien verwendet werden. Der Zwischenraum 3, der sich zwischen der ersten Elektrode 1 und der zweiten E- lektrode 2 befindet, ist mit Gas gefüllt beziehungsweise eva- kuiert. Bei den Gasen, die den Zwischenraum 3 füllen, handelt es sich vorzugsweise um inaktive (inerte) Gase, wie zum Beispiel Stickstoff oder Argon. Auch Gasrückstände, die bei der Abschließung des Zwischenraums 3 oder bei der Herstellung der zweiten Elektrode 2 frei werden, wie zum Beispiel Phosphor, Bor , Silan, Wasserstoff und/oder Sauerstoff, können sich in dem Zwischenraum 3 befinden. Die erste Elektrode 1 und die zweite Elektrode 2 sind so angeordnet, daß ein Tunnelstrom durch den Zwischenraum 3 fließen kann.Referring to Figure 1, a first embodiment of the present invention is shown. The tunnel contact shown consists of a first electrode 1, a second electrode 2 and an intermediate space 3. The first electrode and the second electrode 2 can consist of different materials such as metals, semiconductors, suicides or nitrides. For example, titanium, tungsten, tantalum, molybdenum, silicon, polysilicon, doped silicon, tungsten silicide, tungsten nitride, titanium silicide, titanium nitride and other combinations of the materials mentioned can be used. The intermediate space 3, which is located between the first electrode 1 and the second electrode 2, is filled or evacuated with gas. The gases that fill the interspace 3 are preferably inactive (inert) gases, such as nitrogen or argon. Gas residues that become free when the interspace 3 is closed or during the production of the second electrode 2, such as phosphorus, boron, silane, hydrogen and / or oxygen, can also be present in the interspace 3. The first electrode 1 and the second electrode 2 are arranged so that a tunnel current can flow through the intermediate space 3.
In Figur 2 ist eine weitere Ausführung des erfindungsgemäßen Tunnelkontaktes gezeigt, die sich von der in Figur 1 gezeigten Ausführung durch eine erste zusätzliche Tunnelschicht 4 beziehungsweise eine zweite zusätzliche Tunnelschicht 5 unterscheidet. Bei den beiden zusätzlichen Tunnelschichten kann es sich zum Beispiel um natürliche oder prozessierte dielektrische Schichten handeln, die durch Oxidation der ersten Elektrode 1 beziehungsweise zweiten Elektrode 2 entstanden sind. Es ist auch möglich, daß es sich bei den zusätzlichen Tunnelschichten 4, 5 um abgeschiedene dielektrische Schichten handelt, die zum Beispiel mit einem CVD-Verfahren (chemical vapor deposition) hergestellt werden.FIG. 2 shows a further embodiment of the tunnel contact according to the invention, which differs from the embodiment shown in FIG. 1 by a first additional tunnel layer 4 or a second additional tunnel layer 5. The two additional tunnel layers can be, for example, natural or processed dielectric layers that have been created by oxidation of the first electrode 1 or second electrode 2. It is also possible that the additional tunnel layers 4, 5 are deposited dielectric layers which are produced, for example, using a CVD (chemical vapor deposition) process.
In Figur 3 ist eine weitere Ausführung des erfindungsgemäßen Tunnelkontaktes gezeigt, die sich von der in Figur 1 darge- stellten Variante durch einen ersten Bereich 6 beziehungsweise einen zweiten Bereich 7 unterscheidet. Der erste Bereich 6 beziehungsweise der zweite Bereich 7 hat die Eigenschaft, die Dicke der Tunnelbarriere lokal zu dünnen und dadurch den Tunnelstrom auf diesem Bereich der Tunnelbarriere zu konzentrieren, denn die Stromstärke eines Tunnelstromes hängt exponen- tiell von der Dicke der Tunnelbarriere ab. Weiterhin haben der erste Bereich 6 beziehungsweise der zweite Bereich 7 die Eigenschaft, durch ihre geometrische Form das elektrische Feld lokal zu modifizieren, so daß ein Tunnelstrom, der bevorzugt aus Spitzen, Ecken und Kanten austritt, vorzugsweise durch den ersten Bereich 6 beziehungsweise den zweiten Be- reich 7 hindurchfließt. Durch diese Anordnung ist es möglich, den Tunnelstrom zwischen der ersten Elektrode 1 und der zweiten Elektrode 2, der üblicherweise an einer willkürlichen Stelle zwischen den Elektroden übertritt, gezielt auf den ersten Bereich 6 beziehungsweise den zweiten Bereich 7 zu konzentrieren.FIG. 3 shows a further embodiment of the tunnel contact according to the invention, which differs from the variant shown in FIG. 1 by a first region 6 or a second region 7. The first area 6 or the second area 7 has the property that Thinning the thickness of the tunnel barrier locally and thereby concentrating the tunnel current on this area of the tunnel barrier, because the current strength of a tunnel current depends exponentially on the thickness of the tunnel barrier. Furthermore, the first region 6 and the second region 7 have the property of locally modifying the electric field through their geometric shape, so that a tunnel current, which preferably emerges from points, corners and edges, preferably through the first region 6 or the second region - rich 7 flows through. This arrangement makes it possible to specifically concentrate the tunnel current between the first electrode 1 and the second electrode 2, which usually passes at an arbitrary point between the electrodes, on the first region 6 or the second region 7.
In Abbildung 4 ist der prinzipielle Aufbau einer EPROM- artigen Speicherzelle dargestellt, wie er aus dem Stand der Technik bekannt ist. Die Speicherzelle 10 besteht aus einem Source-Gebiet 13 und einem Drain-Gebiet 14, die durch einen Kanal 15 miteinander verbunden sind. Oberhalb des Kanals ist ein Gate-Oxid 16 angeordnet, welches den Kanal 15 von einer Speicherelektrode 11 isoliert. Oberhalb der Speicherelektrode 11 ist ein zweites Gate-Oxid 20 angeordnet, welches eine Ga- te-Elektrode 12, die oberhalb des zweiten Gate-Oxids 20 angeordnet ist, von der Speicherelektrode 11 isoliert. Zusätzlich ist der Gate-Stapel von einer Isolation 21 umgeben. Die Gate- Elektrode 12 bildet mit der Speicherelektrode 11 und dem Kanal 15 einen kapazitiven Spannungsteiler. Wird an die Gate- Elektrode 12 gegenüber dem Substrat 28 eine positive Spannung angelegt, so tunneln bei hinreichend großer Feldstärke Elektronen aus dem Kanal 15 auf die Speicherelektrode 11 und laden diese negativ auf. Da die Speicherelektrode 11 sowohl durch das Gate-Oxid 16 als auch durch das zweite Gate-Oxid 20 sowie die Isolation 21 vollständig isoliert ist, bleibt die negative Ladung auf der Speicherelektrode 11 auch nach Abschalten der Spannungsversorgung erhalten. Durch die auf der Speicher- elektrode 11 gespeicherte Ladung wird die Einsatzspannung des Transistors 26 verschoben, so daß der Ladungszustand der Speicherelektrode 11 und somit der in der Speicherzelle 10 gespeicherte Wert ausgelesen werden kann. Zum Löschen der Speicherzelle 10 wird eine negative Spannung an die Gate- Elektrode 12 und eine positive Spannung an das Source-Gebiet 13 angelegt. Da nun das Source-Gebiet 13 auf die höchste positive Spannung gelegt ist, fließen die Elektronen bevorzugt an der Stelle aus der Speicherelektrode 11, die dem Source- Gebiet 13 am nächsten liegt. Der Tunnelstrom wird durch die angelegte Spannung und die Geometrie der Speicherelektrode 11, die in der Nähe des Source-Gebiets 13 eine Ecke, beziehungsweise eine Kante aufweist, auf den Bereich der Ecke beziehungsweise Kante konzentriert. Daher tritt in diesem Be- reich die stärkste Degradation des Gate-Oxids auf.Figure 4 shows the basic structure of an EPROM-like memory cell, as is known from the prior art. The memory cell 10 consists of a source region 13 and a drain region 14, which are connected to one another by a channel 15. A gate oxide 16 is arranged above the channel and isolates the channel 15 from a storage electrode 11. A second gate oxide 20 is arranged above the storage electrode 11 and isolates a gate electrode 12 which is arranged above the second gate oxide 20 from the storage electrode 11. In addition, the gate stack is surrounded by insulation 21. The gate electrode 12 forms a capacitive voltage divider with the storage electrode 11 and the channel 15. If a positive voltage is applied to the gate electrode 12 relative to the substrate 28, electrons tunnel from the channel 15 onto the storage electrode 11 and charge it negatively if the field strength is sufficiently high. Since the storage electrode 11 is completely insulated both by the gate oxide 16 and by the second gate oxide 20 and the insulation 21, the negative charge on the storage electrode 11 is retained even after the voltage supply has been switched off. By the on the storage Electrode 11 stored charge, the threshold voltage of transistor 26 is shifted so that the state of charge of the storage electrode 11 and thus the value stored in the memory cell 10 can be read out. To erase the memory cell 10, a negative voltage is applied to the gate electrode 12 and a positive voltage to the source region 13. Since the source region 13 is now connected to the highest positive voltage, the electrons preferably flow out of the storage electrode 11 at the point closest to the source region 13. The tunnel current is concentrated on the area of the corner or edge by the applied voltage and the geometry of the storage electrode 11, which has a corner or an edge in the vicinity of the source region 13. Therefore, the greatest degradation of the gate oxide occurs in this area.
Zum Auslesen der Speicherzelle 10 wird zum Beispiel an das Source-Gebiet 13 eine erste Spannung und an die Gate- Elektrode eine zweite Spannung angelegt. Falls sich keine zu- sätzliche Ladung auf der Speicherelektrode befindet, so öffnet sich der Transistor und es fließt ein Strom von dem Source-Gebiet 13 zu dem Drain-Gebiet 14, der von Leseverstärkern bewertet wird und den Speicherzustand der Speicherzelle wiedergibt. Falls sich zusätzliche Ladung auf der Speicherelekt- rode 11 befindet, die beispielsweise durch einen Schreibvorgang auf die Speicherelektrode 11 gelangt ist, so wird das effektive elektrische Feld, welches von der Spannung der Gate-Elektrode 12 erzeugt wird, durch die Ladung, die sich auf der Speicherelektrode 11 befindet, abgeschwächt und der Transistor bleibt geschlossen. In diesem Fall fließt kein Strom von dem Source-Gebiet 13 zu dem Drain-Gebiet 14.To read out the memory cell 10, a first voltage is applied to the source region 13 and a second voltage is applied to the gate electrode. If there is no additional charge on the memory electrode, the transistor opens and a current flows from the source region 13 to the drain region 14, which is evaluated by sense amplifiers and reflects the memory state of the memory cell. If there is additional charge on the storage electrode 11, which has reached the storage electrode 11, for example, by a write operation, the effective electric field which is generated by the voltage of the gate electrode 12 is caused by the charge which is on the storage electrode 11 is located, weakened and the transistor remains closed. In this case, no current flows from the source region 13 to the drain region 14.
In Figur 5 ist die Integration des erfindungsgemäßen Tunnelkontaktes in eine EPROM-artige Speicherzelle gezeigt. Die Speicherzelle besteht aus einem Source-Gebiet 13 und einemFIG. 5 shows the integration of the tunnel contact according to the invention in an EPROM-like memory cell. The memory cell consists of a source region 13 and a
Drain-Gebiet 14, welche durch einen Kanal 15 miteinander verbunden sind. Oberhalb des Kanals 15 befindet sich in diesem Ausführungsbeispiel kein Gate-Oxid sondern eine erste Ausbildung 17 des Zwischenraums 3. Oberhalb der ersten Ausbildung 17 des Zwischenraums 3 befindet sich die Speicherelektrode 11, die durch das darüberliegende zweite Gate-Oxid 20 von der Gate-Elektrode 12 isoliert ist, welche oberhalb des Gate- Oxids 20 angeordnet ist. Zusätzlich ist diese Anordnung von einer Isolation 21 umgeben. Bei dem Kanal 15 handelt es sich beispielsweise um leicht p-dotiertes einkristallines Silizium. Das Source-Gebiet 13 und das Drain-Gebiet 14 bestehen zum Beispiel aus hoch n-dotiertem Silizium und können durch eine Implantation erzeugt werden. In diesem Ausführungsbeispiel besteht die Speicherelektrode 11 beispielsweise aus hochdotiertem Polysilizium. Das zweite Gate-Oxid 20 besteht in dieser Ausführungsform zum Beispiel aus Siliziumoxid und die Ga- te-Elektrode 12 beispielsweise aus hochdotiertem Polysilizium. Die Isolation 21, welche die Anordnung umgibt, wird beispielsweise aus undotiertem Silikatglas oder aus Bor-Phosphor-Silikatglas (BPSG) gebildet. Die erste Ausbildung 17 des Zwischenraums 3 ist beispielsweise ein mit Gas gefüllter Zwi- schenraum 3, der die Speicherelektrode 11 von dem Source- Gebiet 13, dem Drain-Gebiet 14 und dem Kanal 15 isoliert. Dazu kann die erste Ausbildung 17 des Zwischenraums 3 mit inaktiven (inerten) Gasen wie zum Beispiel Argon, Stickstoff, Helium usw. gefüllt sein. Auch Gasrückstände der Gase und Gas- gemische, die bei der Prozessierung der ersten Ausbildung 17 des Zwischenraumes 3 verwendet werden, können in dem Zwischenraum 3 enthalten sein. Ebenso können sich Restgase wie Sauerstoff oder Silan, die bei der Herstellung der Isolation 21 verwendet werden, in dem Zwischenraum 3 befinden.Drain region 14, which are connected to one another by a channel 15. Above the channel 15 is in this Embodiment not a gate oxide but a first embodiment 17 of the interspace 3. Above the first embodiment 17 of the interspace 3 is the storage electrode 11, which is insulated by the overlying second gate oxide 20 from the gate electrode 12, which is above the gate - Oxide 20 is arranged. In addition, this arrangement is surrounded by insulation 21. Channel 15 is, for example, lightly p-doped single-crystal silicon. The source region 13 and the drain region 14 consist, for example, of highly n-doped silicon and can be produced by an implantation. In this exemplary embodiment, the storage electrode 11 consists, for example, of highly doped polysilicon. In this embodiment, the second gate oxide 20 consists for example of silicon oxide and the gate electrode 12 for example of highly doped polysilicon. The insulation 21 which surrounds the arrangement is formed, for example, from undoped silicate glass or from boron-phosphorus silicate glass (BPSG). The first embodiment 17 of the intermediate space 3 is, for example, an intermediate space 3 filled with gas, which isolates the storage electrode 11 from the source region 13, the drain region 14 and the channel 15. For this purpose, the first formation 17 of the interspace 3 can be filled with inactive (inert) gases such as argon, nitrogen, helium, etc. Gas residues of the gases and gas mixtures that are used in the processing of the first formation 17 of the intermediate space 3 can also be contained in the intermediate space 3. Residual gases such as oxygen or silane, which are used in the production of the insulation 21, can likewise be located in the intermediate space 3.
In Figur 6 ist eine weitere Integration des erfindungsgemäßen Tunnelkontaktes in eine EPROM-artige Speicherzelle 10 gezeigt. Im Unterschied zu Figur 5 befindet sich der Zwischenraum 3 nicht unter der gesamten Speicherelektrode 11, sondern vorzugsweise in dem Bereich, der bei dem Beschreiben beziehungsweise Löschen der Speicherzelle 10 sehr stark beansprucht wird und in dem, bei herkömmlichen Speicherzellen ge- maß Stand der Technik, üblicherweise das Gate-Oxid 16 als erstes geschädigt wird. Um die Schädigung des Gate-Oxids 16 erfindungsgemäß zu verhindern befindet sich eine linke Ausbildung 18 des Zwischenraums 3 zwischen dem Source-Gebiet 13 und der Speicherelektrode 11. Zwischen dem Kanal 15 und der Speicherelektrode 11 befindet sich weiterhin das Gate-Oxid 16, welches zusätzlich das Drain-Gebiet 14 von der Speicherelektrode 11 isoliert. Diese Anordnung ist vorteilhaft, da aufgrund der angelegten Spannung, deren Differenz zwischen dem Source-Gebiet 13 und der Speicherelektrode am größten ist, die Elektronen vorzugsweise von der Speicherelektrode 11 durch die linke Ausbildung 18 des Zwischenraums 3 in das Source-Gebiet 13 tunneln. Die Lokalisierung des Tunnelstromes wird zusätzlich durch die Feldgeometrie, die sich an der Ecke beziehungsweise Kante der Speicherelektrode 11 ausbildet, unterstützt. Daher kann das Gate-Oxid 16 oberhalb des Kanals und zwischen Speicherelektrode 11 und Drain-Gebiet 14 wei- testgehend erhalten bleiben, denn es wird nicht durch Tunnelströme beschädigt.FIG. 6 shows a further integration of the tunnel contact according to the invention in an EPROM-like memory cell 10. In contrast to FIG. 5, the intermediate space 3 is not located under the entire storage electrode 11, but preferably in the area which is very heavily used when writing or erasing the storage cell 10 and in which, in the case of conventional storage cells measured prior art, usually the gate oxide 16 is damaged first. In order to prevent damage to the gate oxide 16 according to the invention, there is a left-hand configuration 18 of the intermediate space 3 between the source region 13 and the storage electrode 11. Between the channel 15 and the storage electrode 11 there is also the gate oxide 16, which is additionally the drain region 14 is insulated from the storage electrode 11. This arrangement is advantageous since, due to the voltage applied, the difference between the source region 13 and the storage electrode being greatest, the electrons preferably tunnel from the storage electrode 11 through the left-hand configuration 18 of the intermediate space 3 into the source region 13. The localization of the tunnel current is additionally supported by the field geometry that is formed at the corner or edge of the storage electrode 11. Therefore, the gate oxide 16 above the channel and between the storage electrode 11 and the drain region 14 can be largely preserved, since it is not damaged by tunnel currents.
Mit Bezug auf Figur 7a wird ein geeignetes, zum Beispiel leicht p-dotiertes Substrat 28 bereitgestellt. Auf dem Substrat 28 wird zunächst eine Schichtfolge gebildet, aus der später durch Strukturierung der Gate-Stapel erzeugt wird. Die Schichtfolge beginnt mit einer dielektrischen Schicht, die zum Beispiel durch Oxidation des Substrats 28 hergestellt wird und aus der durch die spätere Strukturierung das Gate- Oxid 16 entsteht. Darüber wird eine leitfähige Schicht gebildet, aus der später die Speicherelektrode 11 entsteht. Die Speicherelektrode 11 besteht beispielsweise aus hochdotiertem Polysilizium. Darüber wird eine ganzflächige dielektrische Schicht angeordnet, aus der das zweite Gate-Oxid 20 gebildet wird. Das zweite Gate-Oxid 20 kann zum Beispiel durch eine TEOS-Abscheidung (thetra ethyl ortho silicate) oder aber durch eine thermische Oxidation der darunter liegenden Speicherelektrode 11 gebildet werden. Darüber wird eine leitende Schicht gebildet, aus der die Gate-Elektrode 12 gebildet wird. Die Gate-Elektrode 12 kann zum Beispiel aus einer dotierten Polysiliziumschicht gebildet werden. Zum Abschluß wird eine Deckschicht 22 gebildet, die zum Beispiel aus Nitrid besteht und mit Hilfe von CVD-Abscheideprozessen gebildet werden kann.A suitable, for example lightly p-doped substrate 28 is provided with reference to FIG. 7a. A layer sequence is first formed on the substrate 28, from which the gate stacks are later produced by structuring. The layer sequence begins with a dielectric layer which is produced, for example, by oxidation of the substrate 28 and from which the gate oxide 16 is formed by the later structuring. A conductive layer is formed over it, from which the storage electrode 11 is later created. The storage electrode 11 consists, for example, of highly doped polysilicon. A full-surface dielectric layer, from which the second gate oxide 20 is formed, is arranged above this. The second gate oxide 20 can be formed, for example, by TEOS deposition (thetraethyl ortho silicate) or else by thermal oxidation of the storage electrode 11 underneath. A conductive layer is formed over it, from which the gate electrode 12 is formed becomes. The gate electrode 12 can be formed, for example, from a doped polysilicon layer. Finally, a cover layer 22 is formed, which consists, for example, of nitride and can be formed using CVD deposition processes.
Mit Bezug auf Figur 7b werden die gebildeten Schichten mit Hilfe von üblicher Photolithographie und Ätztechnik zu einem Gate-Stapel strukturiert. Dabei werden nur die oberen vier Schichten strukturiert und die Schicht, die das Gate-Oxid 16 bildet, bleibt erhalten. Zu diesem Zeitpunkt kann optional eine LDD-Implantation (lightly doped drain) durchgeführt werden.With reference to FIG. 7b, the layers formed are structured with the aid of conventional photolithography and etching technology to form a gate stack. Only the upper four layers are structured and the layer that forms the gate oxide 16 is retained. At this point, an LDD implantation (lightly doped drain) can optionally be performed.
Wie in Figur 7c gezeigt, wird anschließend ein Abstandssteg 23 gebildet, der zum Beispiel aus Nitrid besteht. Der Abstandssteg 23 dient dazu, die anschließende Implantation des Source-Gebiets 13 und Drain-Gebiets 14 zu maskieren.As shown in FIG. 7c, a spacer web 23 is then formed, which is made of nitride, for example. The spacer web 23 serves to mask the subsequent implantation of the source region 13 and drain region 14.
Mit Bezug auf Figur 7d wird nachfolgend das Gate-Oxid 16 mit einer Ätzung selektiv gegenüber Silizium und Siliziumnitrid entfernt. Da es sich bei der Ätzung um eine isotrope Ätzung handelt, wird der Gate-Stapel teilweise unterätzt. Zur Ätzung des Gate-Oxids 16 kann zum Beispiel eine naßchemische Ätzung verwendet werden, die gepufferte Flußsäure (HF) enthält.With reference to FIG. 7d, the gate oxide 16 is subsequently selectively removed with respect to silicon and silicon nitride. Since the etching is an isotropic etching, the gate stack is partially under-etched. For etching the gate oxide 16, for example, a wet chemical etching can be used which contains buffered hydrofluoric acid (HF).
Mit Bezug auf Figur 7e wird die Deckschicht 22 und der Abstandssteg 23 entfernt, welche in diesem Ausführungsbeispiel beide aus Nitrid bestehen. Dies kann zum Beispiel durch eine naßchemische Ätzung durchgeführt werden, die selektiv das Nitrid gegenüber Oxid und Silizium ätzt. Anschließend wird eine dielektrische Schicht 27 abgeschieden, die eine schlechte Kantenabdeckung aufweist. Dadurch werden die linke Ausbildung 18 des Zwischenraums 3 und die rechte Ausbildung 19 des Zwischenraums 3 gebildet. Die dielektrische Schicht 27 kann zum Beispiel aus Oxid bestehen. Als Abscheideverfahren für die dielektrische Schicht 27 mit schlechter Kantenabdeckung ist TEOS (Tetra Ethyl Ortho Silikat) aufgrund seiner guten Kantenabdeckung weniger geeignet. Schlechtere Kantenabdeckung wird zum Beispiel mit PECVD (Plasma enhanced CVD) oder LTO (Low Temperature Oxide) erzielt. Am geeignetsten ist derzeit ein Silanoxid, das eine schlechte Kantenabdeckung aufweist und bei ca. 1000 hPa und einer Temperatur von ca. 430° C durchgeführt werden kann.With reference to FIG. 7e, the cover layer 22 and the spacer web 23 are removed, which in this exemplary embodiment both consist of nitride. This can be done, for example, by wet chemical etching, which selectively etches the nitride with respect to oxide and silicon. A dielectric layer 27 is then deposited which has poor edge coverage. As a result, the left formation 18 of the space 3 and the right formation 19 of the space 3 are formed. The dielectric layer 27 can be made of oxide, for example. TEOS (Tetra Ethyl Ortho Silicate) is less suitable as a deposition process for the dielectric layer 27 with poor edge coverage due to its good edge coverage. Poor edge coverage is achieved, for example, with PECVD (Plasma enhanced CVD) or LTO (Low Temperature Oxide). The most suitable is currently a silane oxide, which has poor edge coverage and can be carried out at approx. 1000 hPa and a temperature of approx. 430 ° C.
Die weitere Prozessierung der EPROM-artigen Speicherzelle 10 wird gemäß Stand der Technik durchgeführt. Dabei werden unter anderem das Source-Gebiet 13, das Drain-Gebiet 14 und die Gate-Elektrode 12 elektrisch angeschlossen.The further processing of the EPROM-like memory cell 10 is carried out in accordance with the prior art. Among other things, the source region 13, the drain region 14 and the gate electrode 12 are electrically connected.
Mit Bezug auf Figur 8a ist ein weiteres Herstellungsverfahren einer EPROM-artigen Speicherzelle 10 dargestellt, welches den erfindungsgemäßen Tunnelkontakt bildet. Auch hier wird zunächst ein Substrat bereitgestellt, welches aus Silizium besteht und zum Beispiel leicht p-dotiert ist. Darauf wird eine Schichtfolge, beginnend mit einer dielektrischen Schicht erzeugt, aus welcher das Gate-Oxid 16 gebildet wird. Dazu wird das Substrat beispielsweise thermisch oxidiert . Auf die dielektrische Schicht wird eine leitende Schicht abgeschieden, aus der die Speicherelektrode 11 gebildet wird. Beispielswei- se besteht die Schicht, aus der die Speicherelektrode 11 gebildet wird, aus dotiertem Polysilizium. Darüber wird eine weitere Schicht angeordnet, aus der das zweite Gate-Oxid 20 gebildet wird. Diese Schicht besteht beispielsweise aus Siliziumoxid und kann durch eine TEOS-Abscheidung beziehungsweise durch thermische Oxidation der darunter liegenden Schicht, aus der die Speicherelektrode 11 gebildet wird, hergestellt werden. Darüber wird eine weitere leitende Schicht abgeschieden, aus der die Gate-Elektrode 12 gebildet wird. Diese Schicht besteht beispielsweise aus dotiertem Polysilizium. Abschließend wird eine weitere Schicht abgeschieden, aus der die Deckschicht 22 gebildet wird. Die Deckschicht 22 besteht beispielsweise aus Siliziumnitrid und kann durch eine CVD- Abscheidung hergestellt werden. Anschießend wird mit einem photolithographischen Schritt der Gate-Stapel definiert und durch entsprechende Ätzschritte strukturiert. Dabei wird zunächst das Gate-Oxid 16 stehengelassen, welches als Streuoxid für eine optionale LDD-Implantation dient. Daran anschließend wird zunächst des Abstandssteg 23 gebildet, der seitlich an dem Gate-Stapel angeordnet wird und beispielsweise aus Nitrid besteht. Zusätzlich wird ein Opfer-Abstandssteg 24 gebildet, der in diesem Ausführungsbeispiel aus Oxid besteht und seit- lieh an dem Gate-Stapel, neben dem Abstandssteg 23, angeordnet wird.With reference to FIG. 8a, a further production method of an EPROM-like memory cell 10 is shown, which forms the tunnel contact according to the invention. Here, too, a substrate is first provided which consists of silicon and is, for example, lightly p-doped. A layer sequence is then created, starting with a dielectric layer, from which the gate oxide 16 is formed. For this purpose, the substrate is thermally oxidized, for example. A conductive layer, from which the storage electrode 11 is formed, is deposited on the dielectric layer. For example, the layer from which the storage electrode 11 is formed consists of doped polysilicon. A further layer is arranged above it, from which the second gate oxide 20 is formed. This layer consists, for example, of silicon oxide and can be produced by a TEOS deposition or by thermal oxidation of the layer below, from which the storage electrode 11 is formed. A further conductive layer is deposited over it, from which the gate electrode 12 is formed. This layer consists, for example, of doped polysilicon. Finally, a further layer is deposited, from which the cover layer 22 is formed. The cover layer 22 consists, for example, of silicon nitride and can be Deposition. The gate stack is then defined using a photolithographic step and structured using corresponding etching steps. The gate oxide 16, which serves as a scatter oxide for an optional LDD implantation, is initially left to stand. Subsequently, the spacer web 23 is first formed, which is arranged on the side of the gate stack and consists, for example, of nitride. In addition, a sacrificial spacer 24 is formed, which in this exemplary embodiment consists of oxide and is laterally arranged on the gate stack, next to the spacer 23.
Mit Bezug auf Figur 8b wird ein äußerer Abstandssteg 25 gebildet, der seitlich an dem Gate-Stapel neben dem Opfer- Abstandssteg 24 angeordnet wird, und in diesem Ausführungsbeispiel aus Polysilizium besteht. Maskiert durch die drei Abstandsstege 23, 24 und 25 kann die Implantation des Source- Gebiets 13 und des Drain-Gebiets 14 erfolgen. Dabei wird der äußere Abstandssteg 25, der in diesem Ausführungsbeispiel aus Polysilizium besteht, ebenfalls dotiert.With reference to FIG. 8b, an outer spacer 25 is formed, which is arranged on the side of the gate stack next to the sacrificial spacer 24, and in this exemplary embodiment consists of polysilicon. Masked by the three spacer webs 23, 24 and 25, the implantation of the source region 13 and the drain region 14 can take place. The outer spacer 25, which in this exemplary embodiment consists of polysilicon, is also doped.
In Figur 8c ist gezeigt, wie mit einer Ätzung der Opfer- Abstandssteg 24, der in diesem Ausführungsbeispiel aus Siliziumoxid besteht, entfernt wird. Bei der Ätzung handelt es sich vorzugsweise um eine anisotrope Ätzung. Dabei wird dieFIG. 8c shows how the sacrificial spacer 24, which in this exemplary embodiment consists of silicon oxide, is removed by etching. The etching is preferably an anisotropic etching. The
Oxidätzung so lange fortgesetzt, bis die Speicherelektrode 11 teilweise unterätzt ist. Anschließend wird die Deckschicht 22 und der Abstandssteg 23 entfernt, welche in diesem Ausführungsbeispiel beide aus Nitrid bestehen. Dazu wird beispiels- weise eine selektive Nitridätzung verwendet.Oxide etching continues until the storage electrode 11 is partially under-etched. The cover layer 22 and the spacer web 23 are then removed, both of which consist of nitride in this exemplary embodiment. Selective nitride etching is used for this purpose, for example.
Mit Bezug auf Figur 8d wird eine dielektrische Schicht 27 gebildet. Die dielektrische Schicht 27 weist eine schlechte Kantenabdeckung auf, so daß an den Flanken des Gate-Stapels und unterhalb der Speicherelektrode 11 die linke Ausbildung 18 des Zwischenraums 3 und die rechte Ausbildung 19 des Zwischenraums 3 gebildet werden. In diesem Ausführungsbeispiel weist die Speicherelektrode 11 einen zweiten Bereich 7 auf, der hier eine Kante darstellt. Die Kante bildet durch ihre Geometrie bei einer angelegten Spannung ein stark divergentes Feld und läßt den Tunnelstrom zwischen der Speicherelektrode 11 und dem Source-Gebiet 13 bevorzugt durch den zweiten Bereich 7 fließen. Der äußere Abstandssteg 25 beeinflußt die Feldverteilung bei dem Programmieren beziehungsweise Löschen der Speicherzelle 10 in der Art, daß der Tunnelstrom im wesentlichen über die Ecke beziehungsweise die Kante der Spei- cherelektrode fließt, die den zweiten Bereich 7 bildet. Dadurch kann auf eine Unterdiffusion des Source-Gebiets 13 sowie des Drain-Gebiets 14, die den Kanal unnötig verkürzen würde, verzichtet werden.Referring to Figure 8d, a dielectric layer 27 is formed. The dielectric layer 27 has poor edge coverage, so that the left formation 18 of the space 3 and the right formation 19 of the space 3 are formed on the flanks of the gate stack and below the storage electrode 11. In this embodiment the storage electrode 11 has a second region 7, which here represents an edge. Due to its geometry, the edge forms a strongly divergent field when an voltage is applied and preferably allows the tunnel current between the storage electrode 11 and the source region 13 to flow through the second region 7. The outer spacer 25 influences the field distribution when programming or erasing the memory cell 10 in such a way that the tunnel current essentially flows over the corner or the edge of the storage electrode which forms the second region 7. Underdiffusion of the source region 13 and the drain region 14, which would unnecessarily shorten the channel, can thereby be dispensed with.
Die weiterführende Prozessierung zur Fertigstellung der erfindungsgemäßen Speicherzelle wird durchgeführt, wie aus dem Stand der Technik bekannt ist. The further processing to complete the memory cell according to the invention is carried out as is known from the prior art.

Claims

Patentansprüche claims
1. Tunnelkontakt mit einer ersten Elektrode (1) und einer zweiten Elektrode (2) und einem Zwischenraum (3) d a d u r c h g e k e n n z e i c h n e t, daß sich in dem Zwischenraum (3), der zwischen der ersten E- lektrode (1) und der zweiten Elektrode (2) angeordnet ist, Gas oder Vakuum befindet.1. tunnel contact with a first electrode (1) and a second electrode (2) and an intermediate space (3), characterized in that in the intermediate space (3) between the first electrode (1) and the second electrode (2nd ) is arranged, gas or vacuum is located.
2. Tunnelkontakt nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß ein Strom zwischen der ersten Elektrode (1) und der zweiten Elektrode (2) wenigstens teilweise das Gas oder das Vakuum durchtunnelt .2. Tunnel contact according to claim 1, so that a current between the first electrode (1) and the second electrode (2) at least partially tunnels through the gas or the vacuum.
3. Tunnelkontakt nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß ein Strom, der zwischen der ersten Elektrode (1) und der zweiten Elektrode (2) fließt, insgesamt durch das Gas oder das Vakuum tunnelt.3. Tunnel contact according to claim 1, d a d u r c h g e k e n n z e i c h n e t that a current that flows between the first electrode (1) and the second electrode (2) tunnels altogether through the gas or the vacuum.
4. Tunnelkontakt nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß eine Speicherelektrode (11) eines Speichers (10) über be- sagten Tunnelkontakt ladbar und/oder entladbar ist.4. Tunnel contact according to one of claims 1 to 3, so that a storage electrode (11) of a memory (10) can be charged and / or discharged via said tunnel contact.
5. Tunnelkontakt nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß es sich bei dem Speicher (10) um einen EPROM-artigen Speicher wie EAROM, EEPROM, EPROM, Flash-EPROM oder OTPROM handelt .5. Tunnel contact according to claim 4, so that the memory (10) is an EPROM-like memory such as EAROM, EEPROM, EPROM, Flash-EPROM or OTPROM.
6. Tunnelkontakt nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß zwischen der ersten Elektrode (1) und dem Zwischenraum (3) eine erste zusätzliche Tunnelschicht (4) angeordnet ist und/oder zwischen der zweiten Elektrode (2) und dem Zwischen- räum (3) eine zweite zusätzliche Tunnelschicht (5) angeordnet ist.6. Tunnel contact according to one of claims 1 to 5, characterized in that a first additional tunnel layer (4) is arranged between the first electrode (1) and the intermediate space (3) and / or between the second electrode (2) and the intermediate space (3) a second additional tunnel layer (5) is arranged.
7. Tunnelkontakt nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß die erste Elektrode (1) einen ersten Bereich (6) und/oder die zweite Elektrode (2) einen zweiten Bereich (7) aufweist, der den Tunnelstrom bevorzugt durch den ersten Bereich (6) beziehungsweise den zweiten Bereich (7) hindurchleitet.7. Tunnel contact according to one of claims 1 to 6, characterized in that the first electrode (1) has a first region (6) and / or the second electrode (2) has a second region (7), which preferably the tunnel current through the first Area (6) or the second area (7) passes through.
8. Verfahren zur Herstellung eines Tunnelkontaktes mit den Schritten8. Method for making a tunnel contact with the steps
- Herstellen einer ersten Elektrode (1)- producing a first electrode (1)
- Herstellen einer zweiten Elektrode (2) d a d u r c h g e k e n n z e i c h n e t, daß zwischen der ersten Elektrode (1) und der zweiten Elektrode (2) ein Zwischenraum (3) gebildet wird, der mit Gas gefüllt oder evakuiert wird.- Manufacture of a second electrode (2) so that a gap (3) is formed between the first electrode (1) and the second electrode (2), which is filled with gas or evacuated.
9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t, daß der Tunnelkontakt in einem EPROM-artigen Speicher wie einem EAROM, EEPROM, EPROM, Flash-EPROM oder OTPROM gebildet wird.9. The method according to claim 8, so that the tunnel contact is formed in an EPROM-like memory such as an EAROM, EEPROM, EPROM, Flash-EPROM or OTPROM.
10. Verfahren nach Anspruch 8 oder 9, d a d u r c h g e k e n n z e i c h n e t, daß zwischen der ersten Elektrode (1) und dem Zwischenraum (3) eine erste zusätzliche Tunnelschicht (4) gebildet wird und/oder zwischen der zweiten Elektrode (2) und dem Zwischenraum (3) eine zweite zusätzliche Tunnelschicht (5) gebildet wird.10. The method according to claim 8 or 9, characterized in that a first additional tunnel layer (4) is formed between the first electrode (1) and the intermediate space (3) and / or between the second electrode (2) and the intermediate space (3) a second additional tunnel layer (5) is formed.
11. Verfahren nach einem der Ansprüche 8 bis 10, d a d u r c h g e k e n n z e i c h n e t, daß die erste Elektrode (1) mit einem erstem Bereich (6) und/oder die zweite Elektrode (2) mit einem zweiten Bereich (7) so gebildet wird, daß bei dem Betrieb der Anordnung ein Tunnelstrom bevorzugt durch den ersten Bereich (6) beziehungsweise durch den zweiten Bereich (7) fließt. 11. The method according to any one of claims 8 to 10, characterized in that the first electrode (1) with a first region (6) and / or the second electrode (2) with a second region (7) is formed such that a tunnel current preferably flows through the first region (6) or through the second region (7) during operation of the arrangement.
EP00952863A 1999-07-01 2000-06-23 Tunnel contact and method for the production thereof Withdrawn EP1192667A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19930531 1999-07-01
DE19930531A DE19930531C2 (en) 1999-07-01 1999-07-01 Tunnel contact and process for its manufacture
PCT/DE2000/002034 WO2001003197A1 (en) 1999-07-01 2000-06-23 Tunnel contact and method for the production thereof

Publications (1)

Publication Number Publication Date
EP1192667A1 true EP1192667A1 (en) 2002-04-03

Family

ID=7913412

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00952863A Withdrawn EP1192667A1 (en) 1999-07-01 2000-06-23 Tunnel contact and method for the production thereof

Country Status (5)

Country Link
US (1) US6617605B2 (en)
EP (1) EP1192667A1 (en)
CN (1) CN1177372C (en)
DE (1) DE19930531C2 (en)
WO (1) WO2001003197A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238784A1 (en) * 2002-08-23 2004-03-11 Infineon Technologies Ag Non-volatile semiconductor memory element and associated manufacturing and control method
CN101375373B (en) * 2005-12-15 2010-06-16 Nxp股份有限公司 Non-volatile memory device having a gap in the tunnuel insulating layer and method of manufacturing the same
US20070212832A1 (en) * 2006-03-08 2007-09-13 Freescale Semiconductor Inc. Method for making a multibit transistor
US20100207189A1 (en) * 2007-07-27 2010-08-19 Rambus Inc. Non-volatile memory device with reduced write-erase cycle time

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486769A (en) * 1979-01-24 1984-12-04 Xicor, Inc. Dense nonvolatile electrically-alterable memory device with substrate coupling electrode
EP0160456B1 (en) * 1984-04-19 1996-07-17 Hitachi, Ltd. Superconducting device
EP0181191B1 (en) * 1984-11-05 1996-02-28 Hitachi, Ltd. Superconducting device
US4843446A (en) * 1986-02-27 1989-06-27 Hitachi, Ltd. Superconducting photodetector
US5844842A (en) 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
US5761127A (en) 1991-11-20 1998-06-02 Fujitsu Limited Flash-erasable semiconductor memory device having an improved reliability
JP2924604B2 (en) * 1993-10-14 1999-07-26 富士電機株式会社 Storage device
JP3450438B2 (en) * 1994-06-30 2003-09-22 株式会社東芝 Semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO0103197A1 *

Also Published As

Publication number Publication date
US20020089886A1 (en) 2002-07-11
US6617605B2 (en) 2003-09-09
DE19930531C2 (en) 2001-07-05
CN1359540A (en) 2002-07-17
CN1177372C (en) 2004-11-24
DE19930531A1 (en) 2001-03-01
WO2001003197A1 (en) 2001-01-11

Similar Documents

Publication Publication Date Title
DE19617632C2 (en) Method of manufacturing a non-volatile memory cell
DE19747776C2 (en) Flash semiconductor memory with stack gate and method for its production
DE10036911A1 (en) Multi-bit memory cell and manufacturing method
DE10028424A1 (en) DRAM memory cell for DRAM memory device and its manufacturing method
DE10128718B4 (en) Trench capacitor of a DRAM memory cell with metallic collarbear and non-metallic conduction bridge to the select transistor
US20040021170A1 (en) Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
EP1183735A1 (en) Non-volatile semiconductor memory cell, comprising a metal-oxide dielectric and a method for producing the same
DE19748495C2 (en) EEPROM cell structure and method for programming or deleting selected EEPROM cell structures and EEPROM cell field
DE19929211B4 (en) A method of manufacturing a MOS transistor and a DRAM cell array
DE60207658T2 (en) Non-volatile semiconductor memory and method for its production
EP1466367A2 (en) Non-volatile two-transistor semiconductor memory cell and method for producing the same
WO2003026014A1 (en) Semiconductor memory element, production method and operational method
EP1192667A1 (en) Tunnel contact and method for the production thereof
EP1518277B1 (en) Method for the production of an nrom memory cell field
EP0867926A1 (en) Capacitor electrode made of platinum metal
WO1997011483A2 (en) Method of producing very small structural widths on a semiconductor substrate
EP1234332B1 (en) Dram cell structure with tunnel barrier
EP1183718B1 (en) Method of manufacturing a NON-VOLATILE SEMICONDUCTOR MEMORY CELL
DE102004022602A1 (en) Method for producing a trench capacitor, method for producing a memory cell, trench capacitor and memory cell
DE19955602A1 (en) Non-volatile semiconductor memory cell and method for its production
DE10164741A1 (en) Multiple deposition of metal layers to produce the upper capacitor electrode of a trench capacitor
WO2000072377A1 (en) Method for creating a trench contact for a memory location arrangement
DE10122075A1 (en) Semiconductor storage cell used as a planar localized electron device comprises a layer structure with a control electrode for controlling a current flow through the structure, a bit line, and a storage transistor
WO2003060994A1 (en) Memory chip with low-temperature layers in the trench capacitor
EP1884986A2 (en) Reprogrammable non-volatile storage cell and manufacturing method thereof

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20011220

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20070206

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

18D Application deemed to be withdrawn

Effective date: 20100105