EP1186967A2 - Verfahren zur Uhrensynchronisation - Google Patents

Verfahren zur Uhrensynchronisation Download PDF

Info

Publication number
EP1186967A2
EP1186967A2 EP01119500A EP01119500A EP1186967A2 EP 1186967 A2 EP1186967 A2 EP 1186967A2 EP 01119500 A EP01119500 A EP 01119500A EP 01119500 A EP01119500 A EP 01119500A EP 1186967 A2 EP1186967 A2 EP 1186967A2
Authority
EP
European Patent Office
Prior art keywords
clock cycle
clock
clocks
value
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01119500A
Other languages
English (en)
French (fr)
Other versions
EP1186967A3 (de
Inventor
Jürgen MINUTH
Volker Seefried
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
DaimlerChrysler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DaimlerChrysler AG filed Critical DaimlerChrysler AG
Publication of EP1186967A2 publication Critical patent/EP1186967A2/de
Publication of EP1186967A3 publication Critical patent/EP1186967A3/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation

Definitions

  • the invention relates to a method for synchronization several clocks with their respective setting ranges changeable clock cycle.
  • a communication network include, to which several components as network nodes are connected, all or a part of each one own clock.
  • the clocks typically include a high-frequency clock and a downstream one Divider that sets the clock pulse to the desired clock pulse divides down.
  • An application of this kind are Vehicle electronics systems with a data bus network to which Several vehicle control units, each with its own clock, are connected are.
  • the term "clock cycle" is very general Understanding the speed of a watch, i.e. how fast or slowly it runs regardless of whether the gait speed by dividing down a high frequency, from a Timers generated clock signal as indicated above, or is set in another conventional manner.
  • the normalized gait speed is usually used in the range around a setpoint of one.
  • the invention is e.g. for systems with distributed, i.e. spatially distant, arranged clocks applicable, the clock cycle within of a certain setting range can be changed controllably can.
  • a known method for the synchronization of several such Watches with an adjustable clock rate is for one respective clock the deviation of its clock cycle from the clock cycles determine several other clocks and make an effective one To determine the correction value for your own clock cycle. This can e.g. done by a selected Part of the determined deviations for which the largest deviations are not taken into account, an average is formed, which then serves as a correction value. For tolerance a number k of incorrectly distributed clocks are at this known technique a number 3k + 1 of clock cycle measurements and determinations of the associated deviations required.
  • Another known method for synchronizing multiple clocks consists of selecting a clock as the master clock and the time value of the other clocks on those at certain time intervals to coordinate the master clock.
  • Such synchronization methods are in the published patent application DE 197 50 929 A1 and in the patent specification DE 38 03 525 C2.
  • a fundamental problem this technique is that if there is a malfunction Master clock the synchronization of all clocks accordingly disturbed or is no longer possible.
  • the invention is a technical problem of providing a clock synchronization method of the aforementioned Kind of basis with which several clocks with changeable clock cycle in a relatively simple and reliable manner synchronize.
  • the invention solves this problem by providing a Clock synchronization method with the features of the claim 1.
  • This procedure is characterized in that everyone From time to time the information about the current Clock cycle of one of the other clocks, e.g. as a corresponding time stamp or time difference information transmitted and thereby this strange clock cycle accessible to one of the other clocks is made and the own clock cycle depending on the foreign clock cycle updated, i.e. is redetermined if the foreign clock cycle within its own setting range lies, the update depending on the difference between the foreign and your own clock.
  • the clocks are synchronized successive, synchronizing update processes in each clock depending on only one foreign clock cycle one of the other clocks. Accordingly, are only relative few time value measurement processes and time value transmission processes, from which the clock cycles can be derived, and complex procedures for determining a correction value as an average over specially selected clock deviations can be omitted. Nevertheless, the synchronization of a respective Watch each of the other watches by adding the watch one by one the clock cycles of all other clocks for updating be made accessible. Let go of this procedure There are several watches with possibly different initially Synchronize clock cycle to a common clock cycle and keep synchronized on this, as far as the setting ranges of the clocks at least in this common clock cycle overlap. Another significant advantage of the invention The procedure is that even in the event of a failure one or more any clocks for the rest, yet functioning clocks fully functional without further measures remains.
  • the respective clock contains a timer 2, which generates a high-frequency clock signal, and a downstream Divider 3 with a through a control input 3a Correction control signal variable division ratio.
  • the Divider 3 divides the high-frequency clock signal of the timer 2 in set, determined by the value of the correction control signal Division ratio and delivers that at its output divided clock signal as a clock for the concerned Clock.
  • Fig. 2 illustrates the working area of the divider and thus the clock cycle setting range of the clock.
  • the division ratio increases with increasing correction value to be applied to the divider control input 3a, as long as the latter is within a setting interval [F -1 , F 1 ] which represents the clock cycle setting range.
  • a watch's own initial setpoint ie a default value
  • This initial setpoint serves as the initial zeroing value of the correction control signal during system initialization.
  • the division ratio is kept at the end value of the clock cycle setting range belonging to the relevant setting interval end value F -1 or F 1 , ie it remains limited to this ,
  • Fig. 3 illustrates in diagram form an example of predetermined setting ranges E1, ..., En for the different, distributed clocks U1, ..., Un of Fig. 1, the setting ranges E1, ..., E4, En for five clocks U1, ..., U4, Un are shown explicitly.
  • These five setting ranges E1, ..., E4, En which can be of the same or different sizes, overlap in at least one clock cycle value UT S , which is therefore the control target for the synchronization of at least these five clocks U1, ..., U4, Un can serve, since it can be set in all these clocks U1, ..., U4, Un. If and to the extent consequently the clocks U1,..., Un of the system from FIG. 1 overlap at least in such a common clock cycle value UT S , they can be stably synchronized with the present method.
  • the inventive synchronization of the clocks U1, ..., Un is from time to time, e.g. at predetermined regular intervals, information from a respective network node to derive the currently set clock rate from the Given bus line 1, via which this clock pulse information can be received by the other network nodes.
  • this clock pulse information can be received by the other network nodes.
  • the Clock clock information of the respective on the bus line 1 A watch is then made up of one or more, preferably to synchronize all of the other network nodes Receive clock update of your own watch.
  • This synchronizing clock pulse update process for a respective clock is illustrated in FIG. 4. As shown there is from the network node concerned on the bus line 1 upcoming information about the foreign clock cycle value of the clock one of the other network nodes received and after one not presented processing, in which of the foreign clock cycle value the normalization value subtracts one and thus the corresponding one Correction value A of the foreign clock cycle received is, first in a deviation filter to obtain an output signal A 'evaluated.
  • the evaluation consists in determining whether the external clock cycle or correction value A lies within the own clock cycle setting range [F -1 , F 1 ]. If this is the case, the foreign clock cycle or correction value A is passed through unchanged as output signal A '. If this is not the case, it is further checked whether the external clock cycle or correction value A is within a lower, predefinable tolerance range [F -2 , F -1 ] following the lower end value F 1 of the setting range or within an upper one the upper setting range end value F 1 subsequent, predeterminable tolerance range [F 1 , F 2 ].
  • the associated final setting range value F -1 or F 1 is used as output signal value A ', ie in this case the deviation filter 4 limits the external clock cycle or correction value A to the relevant final setting range value F -1 or F 1 . If, on the other hand, the external clock cycle or correction value A is not within the two tolerance ranges, ie that it lies above the upper end value F 2 of the upper tolerance range or below the lower end value F -2 of the lower tolerance range, the external clock cycle is ignored, ie filtered out.
  • the detected strong deviation of the foreign clock cycle from the setting range of your own clock is displayed by the deviation filter 4 via an error output 4a as an error.
  • FIG. 5 illustrates in diagram form the function of the deviation filter 4 on the basis of its working characteristic for the output signal value A 'as a function of the external clock cycle or correction value A, the latter being represented by the associated correction signal value as shown in FIG. 2.
  • the output signal value A ' is equal to the input signal value A, in the lower tolerance range [F -2 , F -1 ] the output signal A' has the value F 1 , in the upper tolerance range [ F 1 , F 2 ] it has the value F 1 , and outside of that the error signal is generated and the clock clock received is not used for the synchronizing update.
  • the output signal A 'of the deviation filter 4 becomes when the foreign clock cycle or correction value A in the setting range [F -1 , F 1 ] or at least in one of the two tolerance ranges [F -2 , F -1 ] or [F -1 , F 2 ] is used by a subsequent correction filter to generate an updated correction value K for one's own clock.
  • This is done by adding a value to the previous correction value which is equal to the difference between the deviation filter output signal value A 'and the previous correction value divided by a predeterminable adaptation factor "factor K ", which is chosen to be greater than one.
  • factor K predeterminable adaptation factor
  • the normalization value one is then added again to the correction value K in order to obtain the clock clock value to be set.
  • the other clocks will predominantly receive clock cycles on average, which gradually change its correction value in the direction of the synchronization value UT S so that it finally reaches this target value and is held there.
  • the clocks U1, ..., Un automatically settle to a common center of gravity value of the overlapping setting ranges E1, ..., En as a common, synchronized clock cycle UT S due to the present synchronization method.
  • the correction filter 5 is used to carry out a cyclical internal update of the correction value K and thus of the clock clock.
  • a new correction value is determined cyclically by adding a value to the old correction value which is equal to the negative of the previous correction value divided by an associated further adjustment factor "factor 0 ", which in turn is suitably specified as a factor value greater than one and given Deviation of the previous correction value K from the initial setpoint determines the amount of the gradual change.
  • This cyclical self-update ensures that the clock automatically returns to its specified target clock cycle belonging to the initial setpoint and remains there when there are no more synchronization requests from received clock cycles from other clocks.
  • This initial or rest correction value is preferably in the middle of the setting or control range [F -1 , F 1 ]. So that the synchronization process is not impaired by the cyclical self-update, it is advisable to carry out the self-updates only at significantly longer intervals and with a given deviation, a significantly lower change value, ie a higher adaptation factor, than the synchronizing updates.
  • the received clock cycles or more precisely the received clock clock correction values in the correction filter 5 are subjected to filtering relative to the current own clock clock or correction value in the manner of an improper low-pass filter for the purpose of synchronizing updating of the own clock clock or correction value.
  • the correction filter 5 contains a real low-pass filter, which very slowly takes back the synchronizing correction.
  • the filter functions are represented by the two adjustment factors "factor K " and "factor 0 ".
  • adaptation factors "factor K " and "factor 0 " and the outer tolerance range end values F -2 , F 2 are set to values adapted to the respective application, so that a smooth, stable synchronization or Control behavior is achieved without major jumps in control.
  • the final setting range values F -1 , F 1 can each be specified by a certain control distance F from the central zero position value as the idle deviation and the outer tolerance range end values F -2 , F 2 can be specified three times the value 3F from the zero setting value .
  • narrower tolerance ranges can be specified for safe system operation, for example by the outer tolerance range end values F -2 , F 2 being only twice as far from the zeroing value as the setting range end values F -1 , F 1 .
  • this synchronization method a number of advantages on. So it has a robust behavior towards clocks running slowly and too fast and it is fault tolerant in the sense that by the failure of one or more Clocks the synchronization process for the remaining clocks in none Way is disturbed.
  • the number of tolerated, wrongly running Clocks are therefore not limited.
  • the procedure works regardless of the number of people involved in the synchronization Clocks and is therefore universal without switching algorithms used. By optimizing free parameters is one standardized applicability. Control oscillations of the Synchronization can be done by slowly correcting everyone Avoid clocks.
  • the procedure is very simple to implement, since per synchronizing update process always only one measured value, i.e.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

2.1. Die Erfindung bezieht sich auf ein Verfahren zur Synchronisation mehrerer Uhren mit innerhalb jeweils zugehöriger Einstellbereiche veränderbarem Uhrentakt.
2.2. Erfindungsgemäß wird jeder Uhr von Zeit zu Zeit die Information über den momentanen, fremden Uhrentakt einer der anderen Uhren übermittelt. Es wird dann jeweils festgestellt, ob der fremde Uhrentakt innerhalb des eigenen Einstellbereiches liegt, und bejahendenfalls wird der eigene momentane Uhrentakt in Abhängigkeit von der Differenz zwischen dem fremden und dem eigenen Uhrentakt aktualisiert.
2.3. Verwendung z.B. zur Synchronisation verteilt angeordneter Uhren in einem vernetzten Steuergeräteverbund eines Fahrzeugelektroniksystems.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Synchronisation mehrerer Uhren mit innerhalb jeweils zugehöriger Einstellbereiche veränderbarem Uhrentakt.
Derartige Synchronisationsverfahren finden beispielsweise in vernetzten Elektroniksystemen Verwendung, die ein Kommunikationsnetz beinhalten, an das mehrere Komponenten als Netzknoten angeschlossen sind, von denen alle oder ein Teil über eine jeweils eigene Uhr verfügen. Die Uhren beinhalten typischerweise einen hochfrequenten Zeittaktgeber und einen nachgeschalteten Teiler, der den Zeittakt des Taktgebers auf den gewünschten Uhrentakt herunterteilt. Ein Anwendungsbereich dieser Art sind Fahrzeugelektroniksysteme mit einem Datenbusnetzwerk, an das mehrere Fahrzeugsteuergeräte mit jeweils eigener Uhr angeschlossen sind.
Unter dem Begriff "Uhrentakt" ist vorliegend ganz allgemein die Ganggeschwindigkeit einer Uhr zu verstehen, d.h. wie schnell oder langsam sie läuft, unabhängig davon, ob die Ganggeschwindigkeit durch Herunterteilen eines hochfrequenten, von einem Zeittaktgeber erzeugten Taktsignals, wie oben angegeben, oder in einer anderen herkömmlichen Weise festgelegt wird. Bei einer üblicherweise verwendeten Normierung liegt die normierte Ganggeschwindigkeit im Bereich um einen Sollwert von eins. Die Erfindung ist z.B. für Systeme mit verteilt, d.h. räumlich entfernt, angeordneten Uhren anwendbar, deren Uhrentakt innerhalb eines gewissen Einstellbereiches steuerbar verändert werden kann.
Ein bekanntes Verfahren bei der Synchronisation mehrerer derartiger Uhren mit einstellbarem Uhrentakt besteht darin, für eine jeweilige Uhr die Abweichung ihres Uhrentaktes von den Uhrentakten mehrerer anderer Uhren zu bestimmen und daraus einen effektiven Korrekturwert für den eigenen Uhrentakt zu ermitteln. Dies kann z.B. dadurch erfolgen, dass von einem ausgewählten Teil der ermittelten Abweichungen, für den üblicherweise die stärksten Abweichungen nicht berücksichtigt werden, ein Mittelwert gebildet wird, der dann als Korrekturwert dient. Zur Tolerierung einer Anzahl k von falsch verteilten Uhren sind bei dieser bekannten Technik eine Anzahl 3k+1 von Uhrentaktmessungen und Bestimmungen der zugehörigen Abweichungen erforderlich.
Eine andere bekannte Methode zur Synchronisation mehrerer Uhren besteht darin, eine Uhr als Leituhr auszuwählen und den Zeitwert der anderen Uhren in gewissen Zeitabständen auf denjenigen der Leituhr abzustimmen. Solche Synchronisationsverfahren sind in der Offenlegungsschrift DE 197 50 929 A1 und in der Patentschrift DE 38 03 525 C2 beschrieben. Ein grundsätzliches Problem dieser Technik liegt darin, dass bei einer Fehlfunktion der Leituhr die Synchronisation aller Uhren entsprechend gestört oder gar nicht mehr möglich ist.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Uhrensynchronisationsverfahrens der eingangs genannten Art zugrunde, mit dem sich mehrere Uhren mit veränderbarem Uhrentakt in verhältnismäßig einfacher und zuverlässiger Weise synchronisieren lassen.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Uhrensynchronisationsverfahrens mit den Merkmalen des Anspruchs 1. Dieses Verfahren zeichnet sich dadurch aus, dass jeder Uhr von Zeit zu Zeit die Information über den momentanen Uhrentakt einer der anderen Uhren, z.B. als entsprechende Zeitstempel- oder Zeitdifferenzinformation übermittelt und ihr dadurch dieser fremde Uhrentakt einer der anderen Uhren zugänglich gemacht wird und der eigene Uhrentakt in Abhängigkeit vom fremden Uhrentakt aktualisiert, d.h. neu bestimmt wird, wenn der fremde Uhrentakt innerhalb des eigenen Einstellbereiches liegt, wobei die Aktualisierung in Abhängigkeit von der Differenz zwischen dem fremden und dem eigenen Uhrentakt erfolgt.
Somit umfasst erfindungsgemäß das Synchronisieren der Uhren aufeinanderfolgende, synchronisierende Aktualisierungsvorgänge in jeder Uhr in Abhängigkeit von jeweils nur einem fremden Uhrentakt einer der anderen Uhren. Dementsprechend sind nur relativ wenig Zeitwertmessvorgänge und Zeitwertübermittlungsvorgänge, aus denen sich die Uhrentakte ableiten lassen, notwendig, und aufwendige Prozeduren zur Bestimmung eines Korrekturwertes als ein Mittelwert über speziell auszuwählende Taktabweichungen können entfallen. Dennoch kann zur Synchronisation einer jeweiligen Uhr jede der anderen Uhren beitragen, indem der Uhr nacheinander die Uhrentakte aller anderen Uhren zur Aktualisierung zugänglich gemacht werden. Durch diese Vorgehensweise lassen sich mehrere Uhren mit anfänglich eventuell unterschiedlichem Uhrentakt auf einen gemeinsamen Uhrentakt synchronisieren und auf diesem synchronisiert halten, soweit sich die Einstellbereiche der Uhren wenigstens in diesem gemeinsamen Uhrentakt überlappen. Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass es auch bei einem Ausfall einer oder mehrerer beliebiger Uhren für die übrigen, noch funktionierenden Uhren ohne weitere Maßnahmen voll funktionsfähig bleibt.
In einer Weiterbildung der Erfindung nach Anspruch 2 erfolgt die Aktualisierung des jeweils eigenen Uhrentaktes dadurch, dass er schrittweise in Richtung des zugänglich gemachten Uhrentaktes der jeweils anderen Uhr geändert wird. Durch geeignete Abstimmung der Häufigkeit der Aktualisierungsvorgänge und des Änderungswertes lässt sich eine hohe Stabilität der Synchronisation erreichen.
In einer Weiterbildung der Erfindung nach Anspruch 3 sind in den Uhren zyklische schrittweise Rückstellungsaktualisierungen vorgesehen, mit denen der jeweilige eigene Uhrentakt in Richtung eines vorgebbaren eigenen Sollwertes verändert wird. Dadurch können unerwünschte Regelschwingungseffekte der synchronisierenden Uhrentaktregelung vermieden werden, und die jeweilige Uhr kehrt selbsttätig zu ihrem eigenen Soll-Uhrentakt zurück, wenn und soweit sie, aus welchen Gründen auch immer, keine synchronisierenden Uhrentaktinformationen anderer Uhren mehr erhält.
Bei einem nach Anspruch 4 weitergebildeten Verfahren werden beidseitig an den Einstellbereich einer jeweiligen Uhr angrenzende Toleranzbereiche vorgegeben, in welchem der übermittelte Uhrentakt noch liegen darf, um zur Aktualisierung des eigenen Uhrentaktes berücksichtigt zu werden. Er wird dann zur Berechnung der die Aktualisierung bestimmenden Uhrentaktdifferenz auf den zugehörigen Endwert des Einstellbereiches begrenzt. Außerhalb des Einstellbereiches und der angrenzenden Toleranzbereiche liegende übermittelte Uhrentaktwerte bleiben unberücksichtigt, d.h. lösen keine aktualisierende Änderung des eigenen Uhrentaktes aus, wodurch jegliche Instabilitäten oder übermäßige Regelschwingungen der Synchronisation verhindert werden.
Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
Fig. 1
ein schematisches Blockschaltbild eines datenbusvernetzten Systems mit auf die Netzknoten verteilten, zu synchronisierenden Uhren,
Fig. 2
eine diagrammatische Darstellung der Funktionsweise der verteilt angeordneten Uhren mit einstellbarem Uhrentakt,
Fig. 3
ein Diagramm zur Veranschaulichung der verschiedenen Uhrentakt-Einstellbereiche der Uhren,
Fig. 4
ein Blockfunktionsdiagramm zur Darstellung von synchronisierenden Uhrentakt-Aktualisierungsvorgängen in jeder der Uhren und
Fig. 5
eine Diagrammdarstellung des Einstellbereichs und angrenzender Toleranzbereiche für eine jeweilige Uhr, wie sie für den Aktualisierungsvorgang gemäß Fig. 5 verwendet werden.
Fig. 1 zeigt ein vernetztes elektronisches System, bei dem es sich z.B. um ein Fahrzeugelektroniksystem handeln kann und das ein Datenbusnetzwerk mit mindestens einer Busleitung 1 aufweist, an die eine Anzahl n (n=2,3, ...) von Netzknoten S1, S2, ..., Sn, z.B. Fahrzeugsteuergeräte, angeschlossen sind. Jeder Netzknoten S1, ..., Sn besitzt eine eigene Uhr U1, ..., Un. Diese Uhren U1, ..., Un werden in nachfolgend beschriebener Weise aufeinander synchronisiert.
Fig. 2 illustriert schematisch den Aufbau und die Funktionsweise der Uhren U1, ..., Un. Wie im linken Teilbild von Fig. 2 dargestellt, beinhaltet die jeweilige Uhr einen Zeitgeber 2, der ein hochfrequentes Zeittaktsignal erzeugt, und einen nachgeschalteten Teiler 3 mit über einen Steuereingang 3a durch ein Korrektursteuersignal veränderbarem Teilungsverhältnis. Der Teiler 3 teilt das hochfrequente Taktsignal des Zeitgebers 2 im eingestellten, vom Wert des Korrektursteuersignals bestimmten Teilungsverhältnis herunter und liefert an seinem Ausgang das heruntergeteilte Taktsignal als Uhrentakt für die betreffende Uhr.
Das rechte Teilbild von Fig. 2 veranschaulicht den Arbeitsbereich des Teilers und damit den Uhrentakt-Einstellbereich der Uhr. Wie daraus ersichtlich, steigt das Teilungsverhältnis mit wachsendem, an den Teilersteuereingang 3a anzulegendem Korrekturwert an, solange sich letzterer innerhalb eines Einstellinterwalls [F-1, F1] befindet, das den Uhrentakt-Einstellbereich repräsentiert. Innerhalb des Einstellbereiches ist ein uhreneigener Anfangssollwert, d.h. ein Default-Wert, durch einen entsprechenden Anfangssollwert des Korrektursteuersignals definiert, wobei dieser Default-Wert vorzugsweise in der Mitte des Einstellbereiches liegt. Dieser Anfangssollwert dient als anfänglicher Nullstellungswert des Korrektursteuersignals bei der Systeminitialisierung. Wenn das Korrektursteuersignal dieses Einstellinterwall [F-1, F1] nach unten oder oben verlässt, wird das Teilungsverhältnis auf dem zum betreffenden Einstellintervall-Endwert F-1 bzw. F1 gehörigen Endwert des Uhrentakt-Einstellbereiches gehalten, d.h. es bleibt auf diesen beschränkt.
Fig. 3 veranschaulicht in Diagrammform ein Beispiel vorgegebener Einstellbereiche E1, ..., En für die verschiedenen, verteilten Uhren U1, ..., Un von Fig. 1, wobei die Einstellbereiche E1, ..., E4, En für fünf Uhren U1, ..., U4, Un explizit gezeigt sind. Diese fünf Einstellbereiche E1, ..., E4, En, die gleich oder unterschiedlich groß sein können, überlappen sich in mindestens einem Uhrentaktwert UTS, der somit als Regelziel für die Synchronisierung mindestens dieser fünf Uhren U1, ..., U4, Un dienen kann, da er in allen diesen Uhren U1, ..., U4, Un eingestellt werden kann. Wenn und soweit folglich die Uhren U1, ..., Un des Systems von Fig. 1 sich mindestens in einem solchen gemeinsamen Uhrentaktwert UTS überlappen, können sie mit dem vorliegenden Verfahren stabil synchronisiert werden.
Sollten die Einstellbereiche einer oder mehrerer Uhren diesen Synchronisationssollwert UTS des Uhrentaktes nicht enthalten, werden sie für das im folgenden erläuterte Synchronisationsverfahren ignoriert, ohne dass sie den erfindungsgemäßen Synchronisationsvorgang für die anderen Uhren stören oder beeinflussen, wie aus den folgenden Erläuterungen des erfindungsgemäßen Synchronisationsvorgangs deutlich wird. Bei Bedarf können diese hinsichtlich der erfindungsgemäßen Synchronisierung ignorierten Uhren durch ein herkömmliches Synchronisationsverfahren synchronisiert werden, d.h. sie müssen nicht zwangsläufig völlig unsynchronisiert mit den anderen Uhren bleiben.
Zur erfindungsgemäßen Synchronisation der Uhren U1, ..., Un wird von Zeit zu Zeit, z.B. in vorgegebenen regelmäßigen Zeitabständen, von einem jeweiligen Netzknoten eine Information zur Ableitung des momentan eingestellten Uhrentaktes auf die Busleitung 1 gegeben, über welche diese Uhrentaktinformation von den anderen Netzknoten empfangen werden kann. Beispielsweise kann vorgesehen sein, dass zyklisch nacheinander in vorgegebenen Zeitabständen der erste Netzknoten S1, dann der zweite Netzknoten S2 und so weiter bis zum letzten Netzknoten Sn und dann wieder von vorne beginnend der erste Netzknoten S1 seine jeweilige Uhrentaktinformation auf die Busleitung 1 gibt. Die auf der Busleitung 1 anstehende Uhrentaktinformation der jeweils einen Uhr wird dann von jeweils einer oder mehreren, vorzugsweise allen der anderen Netzknoten zur synchronisierenden Aktualisierung des Uhrentaktes der eigenen Uhr empfangen.
Dieser synchronisierende Uhrentakt-Aktualisierungsvorgang für eine jeweilige Uhr ist in Fig. 4 illustriert. Wie dort dargestellt, wird vom betreffenden Netzknoten die auf der Busleitung 1 anstehende Information über den fremden Uhrentaktwert der Uhr eines der anderen Netzknoten empfangen und nach einer nicht dargestellten Aufbereitung, in welcher vom fremden Uhrentaktwert der Normierungswert eins subtrahiert und damit der entsprechende Korrekturwert A des fremden Uhrentaktes erhalten wird, zunächst in einem Abweichfilter zur Gewinnung eines Ausgangssignals A' ausgewertet.
Die Auswertung besteht darin, dass festgestellt wird, ob der fremde Uhrentakt- bzw. Korrekturwert A innerhalb des eigenen Uhrentakt-Einstellbereiches [F-1, F1] liegt. Wenn dies der Fall ist, wird der fremde Uhrentakt- bzw. Korrekturwert A unverändert als Ausgangssignal A' durchgelassen. Ist dies nicht der Fall, wird weiter geprüft, ob der fremde Uhrentakt- bzw. Korrekturwert A innerhalb eines unteren, an den unteren Endwert F1 des Einstellbereiches anschließenden, vorgebbaren Toleranzbereiches [F-2, F-1] oder innerhalb eines oberen, an den oberen Einstellbereich-Endwert F1 anschließenden, vorgebbaren Toleranzbereiches [F1, F2] liegt. Wenn dies der Fall ist, wird der zugehörige Einstellbereich-Endwert F-1 bzw. F1 als Ausgangssignalwert A' verwendet, d.h. das Abweichfilter 4 begrenzt in diesem Fall den fremden Uhrentakt- bzw. Korrekturwert A auf den betreffenden Einstellbereich-Endwert F-1 bzw. F1. Liegt hingegen der fremde Uhrentakt- bzw. Korrekturwert A auch nicht innerhalb der beiden Toleranzbereiche, d.h. dass er über dem oberen Endwert F2 des oberen Toleranzbereiches oder unterhalb des unteren Endwertes F-2 des unteren Toleranzbereiches liegt, so wird der fremde Uhrentakt ignoriert, d.h. ausgefiltert. Die festgestellte starke Abweichung des fremden Uhrentaktes vom Einstellbereich der eigenen Uhr wird vom Abweichfilter 4 über einen Fehlerausgang 4a als Fehler angezeigt.
Fig. 5 illustriert in Diagrammform die Funktion des Abweichfilters 4 anhand von dessen Arbeitskennlinie für den Ausgangssignalwert A' in Abhängigkeit vom fremden Uhrentakt- bzw. Korrekturwert A, wobei letzterer durch den zugehörigen Korrektursignalwert entsprechend der Darstellung in Fig. 2 repräsentiert wird. Innerhalb des eigenen Uhrentakt-Einstellbereiches [F-1, F1] ist der Ausgangssignalwert A' gleich dem Eingangssignalwert A, im unteren Toleranzbereich [F-2, F-1] hat das Ausgangssignal A' den Wert F1, im oberen Toleranzbereich [F1, F2] hat es den Wert F1, und außerhalb davon wird das Fehlersignal generiert und der empfangene Uhrentakt nicht zur synchronisierenden Aktualisierung herangezogen.
Wieder bezugnehmend auf Fig. 4 wird das Ausgangssignal A' des Abweichfilters 4, wenn der fremde Uhrentakt- bzw. Korrekturwert A im Einstellbereich [F-1, F1] oder wenigstens in einem der beiden Toleranzbereiche [F-2, F-1] bzw. [F-1, F2] liegt, von einem nach-geschalteten Korrekturfilter zur Erzeugung eines aktualisierten Korrekturwertes K für die eigene Uhr benutzt. Dies geschieht dadurch, dass zum bisherigen Korrekturwert ein Wert hinzuaddiert wird, der gleich der Differenz zwischen dem Abweichfilter-Ausgangssignalwert A' und dem bisherigen Korrekturwert dividiert durch einen vorgebbaren Anpassungsfaktor "FaktorK" ist, der größer als eins gewählt wird. Dies bedeutet, dass der Korrekturwert K schrittweise in Richtung des momentanen Korrekturwertes derjenigen anderen Uhr verändert wird, deren Uhrentaktinformation empfangen wurde. Je größer der Anpassungsfaktor gewählt wird, um so geringer ist bei gleicher Uhrentaktdifferenz die Änderung des eigenen Uhrentaktes in Richtung des empfangenen anderen Uhrentaktes pro Synchronisierungszyklus. Hinter dem Korrekturfilter 5 wird dann der Normierungswert eins wieder zum Korrekturwert K hinzuaddiert, um den eigenen einzustellenden Uhrentaktwert zu erhalten.
Es ist leicht einzusehen, dass mit dieser Art der Synchronisation, bei der die Uhren U1, ..., Un abwechselnd ihren Uhrentakt den jeweils anderen Uhren zur synchronisierenden, schrittweisen Aktualisierung von deren Uhrentakt übermitteln, ohne weitere steuernde Maßnahmen automatisch eine Synchronisierung auf einen gemeinsamen, innerhalb der Einstellbereiche E1, ..., En aller Uhren U1, ..., Un liegenden Uhrentaktwert UTS als Synchronisations-Regelziel erzielt wird, wenn und soweit ein solches Regelziel UTS gemäß Fig. 3 existiert. Denn wenn beispielsweise eine Uhr mit ihrem Einstellbereich gegenüber dem Synchronisationswert UTS deutlich außermittig verschoben ist, wird es von den anderen Uhren im Mittel überwiegend Uhrentakte empfangen, die seinen Korrekturwert in Richtung des Synchronisierwertes UTS schrittweise ändern, so dass er schließlich diesen Zielwert erreicht und dort gehalten wird. Mit anderen Worten pendeln sich die Uhren U1, ..., Un durch das vorliegende Synchronisationsverfahren automatisch auf einen gemeinsamen Schwerpunktwert der sich überlappenden Einstellbereiche E1, ..., En als gemeinsamem, synchronisiertem Uhrentakt UTS ein.
Unabhängig von den Aktualisierungen aufgrund empfangener Uhrentakte anderer Uhren wird mit dem Korrekturfilter 5 eine zyklische interne Aktualisierung des Korrekturwertes K und damit des eigenen Uhrentaktes vorgenommen. Dazu wird zyklisch ein neuer Korrekturwert dadurch bestimmt, dass zum alten Korrekturwert ein Wert hinzuaddiert wird, welcher gleich dem Negativen des bisherigen Korrekturwertes dividiert durch einen zugehörigen weiteren Anpassungsfaktor "Faktor0" ist, der wiederum geeignet als ein Faktorwert größer eins vorgegeben wird und bei gegebener Abweichung des bisherigen Korrekturwertes K vom Anfangssollwert die Höhe der schrittweisen Änderung bestimmt.
Mit dieser zyklischen Eigenaktualisierung wird gewährleistet, dass die Uhr automatisch zu ihrem vorgegebenen, zum Anfangssollwert gehörigen Soll-Uhrentakt zurückkehrt und dort verbleibt, wenn keine Synchronisationsanforderungen durch empfangene Uhrentakte anderer Uhren mehr vorliegen. Vorzugsweise liegt dieser Anfangs- bzw. Ruhekorrekturwert in der Mitte des Einstell- bzw. Regelbereiches [F-1, F1]. Damit der Synchronisationsvorgang durch die zyklische Eigenaktualisierung nicht beeinträchtigt wird, ist es zweckmäßig, die Eigenaktualisierungen nur in deutlich größeren Zeitabständen und mit bei gegebener Abweichung deutlich niedrigerem Änderungswert, d.h. höherem Anpassungsfaktor, vorzunehmen als die synchronisierenden Aktualisierungen.
Somit werden die empfangenen Uhrentakte oder genauer gesagt die empfangenen Uhrentakt-Korrekturwerte im Korrekturfilter 5 einer Filterung relativ zum aktuellen eigenen Uhrentakt bzw. Korrekturwert nach Art eines unechten Tiefpasses zwecks synchronisierender Aktualisierung des eigenen Uhrentaktes bzw. Korrekturwertes unterzogen. Parallel dazu beinhaltet das Korrekturfilter 5 einen echten Tiefpass, der sehr langsam die synchronisierende Korrektur zurücknimmt. Die Filterfunktionen werden durch die beiden Anpassungsfaktoren "FaktorK" und "Faktor0" repräsentiert.
Im übrigen versteht es sich, dass die Anpassungsfaktoren "FaktorK" und "Faktor0" sowie die äußeren Toleranzbereich-Endwerte F-2, F2 auf an den jeweiligen Anwendungsfall angepasste Werte gesetzt werden, so dass ein ruhiges, stabiles Synchronisations- bzw. Regelverhalten ohne größere Regelungssprünge erzielt wird. So können z.B. für einen robusten Systembetrieb die Einstellbereich-Endwerte F-1, F1 jeweils um einen bestimmten Regelabstand F vom mittigen Nullstellungswert als Ruheabweichung und die äußeren Toleranzbereich-Endwerte F-2, F2 um den dreifachen Wert 3F vom Nullstellungswert entfernt vorgegeben werden. Alternativ können für einen sicheren Systembetrieb engere Toleranzbereiche vorgegeben werden, indem z.B. die äußeren Toleranzbereich-Endwerte F-2, F2 nur doppelt so weit vom Nullstellungswert entfernt sind wie die Einstellbereich-Endwerte F-1, F1.
Wie das oben beschriebene Ausführungsbeispiel zeigt, weist das erfindungsgemäße Synchronisationsverfahren eine Reihe von Vorteilen auf. So besitzt es ein robustes Verhalten gegenüber zu langsam und zu schnell laufenden Uhren, und es ist fehlertolerant in dem Sinne, dass durch den Ausfall einer oder mehrerer Uhren der Synchronisationsvorgang für die übrigen Uhren in keiner Weise gestört wird. Die Anzahl an tolerierten, falsch laufenden Uhren ist somit nicht beschränkt. Das Verfahren funktioniert unabhängig von der Anzahl der an der Synchronisation beteiligten Uhren und ist dadurch ohne Umschaltalgorithmen universell einsetzbar. Durch optimierbare freie Parameter ist eine standardisierte Anwendbarkeit gegeben. Regelschwingungen der Synchronisation lassen sich durch langsame Eigenkorrektur aller Uhren vermeiden. Das Verfahren ist sehr einfach in seiner Implementierung, da pro synchronisierendem Aktualisierungsvorgang immer nur ein Messwert, d.h. momentaner Uhrentakt, einer anderen Uhr zu berücksichtigen ist und keine explizite Bewertung von mehreren gleichzeitigen Messwerten erforderlich ist. Des weiteren lässt sich feststellen, ob und wenn ja wie viel geringfügig zu große oder zu kleine Messwerte, d.h. Uhrentakte, vorliegen, woraus die Qualität der Synchronisationsregelung erkennbar ist. Durch die Feststellung, ob und wenn ja für wie viel und welche Uhren viel zu große oder zu kleine Messwerte vorliegen, können Cliquenbildungen erkannt werden, bei denen sich Untergruppen von verschieden schnellen Uhren jeweils untereinander synchronisieren.

Claims (4)

  1. Verfahren zur Synchronisation mehrerer Uhren (U1, ..., Un) mit innerhalb jeweils zugehöriger Einstellbereiche (E1, ..., En) veränderbarem Uhrentakt,
    gekennzeichnet durch
    folgende Schritte:
    jeder Uhr (U1, ..., Un) wird von Zeit zu Zeit die Information über den momentanen, fremden Uhrentakt einer der anderen Uhren übermittelt und
    es wird festgestellt, ob der fremde Uhrentakt einer jeweiligen anderen Uhr innerhalb des eigenen Einstellbereiches ([F-1, F1]) liegt, und bejahendenfalls wird der eigene momentane Uhrentakt in Abhängigkeit von der Differenz zwischen dem fremden und dem eigenen Uhrentakt aktualisiert.
  2. Verfahren nach Anspruch 1, weiter
    dadurch gekennzeichnet, dass
    die Aktualisierung des eigenen Uhrentaktes durch eine schrittweise Änderung mit einem von der Differenz zwischen dem übermittelten und dem eigenen Uhrentakt abhängigen Änderungswert vorgenommen wird.
  3. Verfahren nach Anspruch 1 oder 2, weiter
    dadurch gekennzeichnet, dass
    für jede Uhr eine zyklische schrittweise Rückstellungsaktualisierung vorgesehen ist, durch welche der Uhrentakt um ein Inkrement aktualisiert wird, das von der Differenz des momentanen Uhrentaktes und einem vorgegebenen Uhrentakt-Eigensollwert abhängt, wobei die Rückstellungsaktualisierungen seltener und/oder mit kleineren Änderungswerten als die synchronisierenden Aktualisierungen erfolgen.
  4. Verfahren nach einem der Ansprüche 1 bis 3, weiter
    dadurch gekennzeichnet, dass
    ein unterer Toleranzbereich ([F-2, F-1]) unten und ein oberer Toleranzbereich ([F1, F2]) oben an den Uhrentakt-Einstellbereich ([F-1, F1]) angrenzend vorgegeben und der empfangene Uhrentakt für eine synchronisierende Aktualisierung des eigenen Uhrentaktes unverändert verwendet wird, wenn er im eigenen Einstellbereich liegt, auf den jeweiligen Einstellbereich-Endwert (F-1 bzw. F1) begrenzt gehalten wird, wenn er im angrenzenden Toleranzbereich liegt, und ignoriert wird, wenn er außerhalb des Einstellbereiches und der Toleranzbereiche liegt.
EP01119500A 2000-08-25 2001-08-14 Verfahren zur Uhrensynchronisation Withdrawn EP1186967A3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2000141724 DE10041724A1 (de) 2000-08-25 2000-08-25 Verfahren zur Uhrensychronisation
DE10041724 2000-08-25

Publications (2)

Publication Number Publication Date
EP1186967A2 true EP1186967A2 (de) 2002-03-13
EP1186967A3 EP1186967A3 (de) 2007-01-03

Family

ID=7653732

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01119500A Withdrawn EP1186967A3 (de) 2000-08-25 2001-08-14 Verfahren zur Uhrensynchronisation

Country Status (2)

Country Link
EP (1) EP1186967A3 (de)
DE (1) DE10041724A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006012421B3 (de) * 2006-03-17 2007-12-13 Görlitz Ag Verfahren zum Abgleich der Geräteuhr eines Energiemessgeräts
CN113589883B (zh) * 2021-05-19 2024-04-19 浙江大华技术股份有限公司 信号调整方法、电子设备和计算机存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1195899A (en) * 1967-11-21 1970-06-24 Mini Of Technology Improvements in or relating to Synchronising Arrangements in Digital Communications Systems.
AU549343B2 (en) * 1981-06-08 1986-01-23 British Telecommunications Public Limited Company Phase locking
FR2676152B1 (fr) * 1991-05-03 1994-10-14 Renault Procede, systeme et dispositif de synchronisation des horloges d'un reseau.

Also Published As

Publication number Publication date
DE10041724A1 (de) 2002-03-07
EP1186967A3 (de) 2007-01-03

Similar Documents

Publication Publication Date Title
DE10291119B4 (de) Verfahren und Vorrichtung zur Synchronisation der Zykluszeit von mehreren Bussen, wobei mindestens einer der Busse ein TTCAN Bus ist, sowie entsprechendes Bussystem
DE69112763T2 (de) Vorrichtung zur Reduzierung des Jitters verursacht durch Zeigersprünge in einem digitalen Telekommunikationsnetzwerk.
EP3022856B1 (de) Verfahren zur lokalisierung einer frequenzabweichung in einem kommunikationsnetz und entsprechendes kommunikationsnetz
DE60013950T2 (de) Netzwerk-Synchronisiersystem und Netzwerk-Synchronisierverfahren
AT523930B1 (de) Zeitsynchronisation in einem Echtzeit-Netzwerk
DE10327548B4 (de) Verfahren und Vorrichtung zum Austausch von Daten über ein Bussystem
DE102004006398B4 (de) Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz
EP1186967A2 (de) Verfahren zur Uhrensynchronisation
EP2299614B1 (de) Vorrichtung und Verfahren zur Zeitsynchronisation in einem Kommunikationsnetz
EP0445884B1 (de) Schaltungsanordnung zum Erzeugen einer vorgegebenen Anzahl Ausgangsimpulse
EP3744047B1 (de) Teilnehmerstation für ein bussystem und verfahren zum senden einer nachricht mit unterschiedlichen bitraten in einem bussystem
DE10231648B4 (de) Verfahren und Vorrichtung zur Stuffing-Regelung
DE19729476C2 (de) Numerisch gesteuerter Oszillator
EP1012980B1 (de) Digitaler phase locked loop
DE102019125529B4 (de) Verfahren zur Zeitsynchronisation in einem Ethernet-basierten Netzwerk
EP3816451A1 (de) Verfahren zur bestimmung des volumenstroms einer pumpenanordnung und zugehörige pumpenanordnung
EP0011746B1 (de) Schaltungsanordnung zum Regenerieren eines isochronen Datensignals
DE102019125527A1 (de) Verfahren zur Zeitsynchronisation in einem Ethernet-basierten Netzwerk
EP1103882A2 (de) Verfahren zum Synchronisieren von Computeruhren
DE2703816A1 (de) Vorrichtung zur berechnung der standardabweichung einer eigenschaft von gegenstaenden

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

RIC1 Information provided on ipc code assigned before grant

Ipc: H04J 3/06 20060101ALI20061124BHEP

Ipc: G04G 7/00 20060101AFI20020117BHEP

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: DAIMLERCHRYSLER AG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20070301