EP0996977A1 - Electrical bonding of a semiconductor junction - Google Patents

Electrical bonding of a semiconductor junction

Info

Publication number
EP0996977A1
EP0996977A1 EP98944992A EP98944992A EP0996977A1 EP 0996977 A1 EP0996977 A1 EP 0996977A1 EP 98944992 A EP98944992 A EP 98944992A EP 98944992 A EP98944992 A EP 98944992A EP 0996977 A1 EP0996977 A1 EP 0996977A1
Authority
EP
European Patent Office
Prior art keywords
layer
semiconductor
contact hole
polysilicon
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP98944992A
Other languages
German (de)
French (fr)
Inventor
Jenö Tihanyi
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP0996977A1 publication Critical patent/EP0996977A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a method for contacting semiconductor components and a corresponding semiconductor component which is produced using the method according to the invention.
  • interconnect levels made of aluminum.
  • contact holes are etched through the insulator layers on the actual semiconductor substrate, so that an electrical contact is established between the interconnect level and the elements of the cell.
  • a contact hole with a rectangular cross-sectional profile is shown in FIG. 2.
  • the (not shown) differently doped active zones of the semiconductor component are located in the lower semiconductor substrate 1.
  • An insulator layer 2 is placed over the semiconductor substrate 1 as electrical insulation and to protect against chemical influences. brought. This is usually an oxide layer of the underlying semiconductor material, that is, in the case of Si semiconductors, an SiO 2 layer in which the contact hole 4 is provided as a connection point between the semiconductor and the electrical connection.
  • the insulator layer 2 is covered with an Al layer 3, so that the contact holes are filled and the electrical contact of one cell with another or with the outside is made. Due to the surface tension of AI compared to z. B.
  • a disadvantage of this prior art is the larger space requirement of the contact hole on the semiconductor surface due to the beveled flanks and the more complex production of beveled flanks.
  • the object of the present invention is to provide a method for
  • a conductor layer is applied to the surface of the insulator layer and the surface of the contact hole prior to producing the polysilicon layer in order to improve the simultaneous contacting of a plurality of semiconductor layers lying one on top of the other.
  • An electrically conductive contact layer, which at least partially fills the contact hole, is characterized in that the contact layer comprises a first layer of highly doped polysilicon and a second layer of metallic conductor on the first layer.
  • the contact layer preferably comprises a conductor layer between the layer of polysilicon and the surface of the semiconductor structure in the contact hole.
  • a thin, conductive layer is therefore provided directly on the structure surface, which has an ohmic contact to the n + and p + zones in z.
  • B. produces FET cells and also makes ohmic contact with the (n + -) polysilicon filling.

Abstract

The invention concerns a method for the electrical bonding of semiconductor components, and a corresponding semiconductor component obtained by said method. A method is disclosed for bonding a buried semiconductor coat (1), via a feedthrough (4) Said method consists in producing the feedthrough (4) in an insulating layer (2) for the electrical bonding of at least one buried semiconductor coat (1), and is characterised in that it comprises steps consisting in: producing a highly doped polysilicon layer (7) on the insulating layer surface (2), the feedthrough (4) being filled at least partially with highly doped polysilicon, and in applying a metal coating (3) on said highly doped polysilicon layer (7) to produce ohmic contact outwards.

Description

Beschreibungdescription
Kontaktierung einer HalbleiterzoneContacting a semiconductor zone
Die Erfindung -betrifft ein Verfahren zum Kontaktieren von Halbleiterbauelementen sowie ein entsprechendes Halbleiterbauelement, das mit dem erfindungsgemäßen Verfahren hergestellt wird.The invention relates to a method for contacting semiconductor components and a corresponding semiconductor component which is produced using the method according to the invention.
Beim Aufbau von Halbleiterbauelementen werden einzelne Zellen des Halbleiterbauelements miteinander und mit Anschlüssen nach außen verbunden. Das geschieht meist durch eine oder mehrere Leiterbahnebenen aus Aluminium. Zur Verbindung der Leiterbahnebenen mit den Schaltelementen im Halbleiter werden durch die Isolatorschichten auf dem eigentlichen Halbleitersubstrat Kontaktlöcher geätzt, so daß ein elektrischer Kontakt zwischen der Leiterbahnebene und den Elementen der Zelle zustande kommt.When building up semiconductor components, individual cells of the semiconductor component are connected to one another and to connections to the outside. This usually happens through one or more interconnect levels made of aluminum. To connect the interconnect levels to the switching elements in the semiconductor, contact holes are etched through the insulator layers on the actual semiconductor substrate, so that an electrical contact is established between the interconnect level and the elements of the cell.
Bei der Herstellung der Kontaktlöcher müssen gewisse Anforderungen der späteren Kontaktierung berücksichtigt werden. Bei der Herstellung eines Kontaktloches mit rechteckigem Querschnittsprofil kommt es bei der Erzeugung einer Al-Schicht für die Kontaktierung häufig zu Problemen mit der Kantenbe- deckung. Die Al-Schichten weisen an den Kanten oft Einschnürungen auf. An diesen Stellen kann es wegen der erhöhten Stromdichte dann zu einem verstärkten Materialtransport in dem Leiter und in der Folge zu Leiterbahnabrissen kommen.When making the contact holes, certain requirements of the subsequent contacting must be taken into account. When producing a contact hole with a rectangular cross-sectional profile, there are often problems with edge coverage when producing an Al layer for contacting. The Al layers often have constrictions at the edges. At these points, the increased current density can lead to increased material transport in the conductor and consequently to conductor breaks.
Ein Kontaktloch mit rechteckigem Querschnittsprofil ist in Fig. 2 dargestellt. In dem unteren Halbleitersubstrat 1 befinden sich die (nicht dargestellten) unterschiedlich dotierten aktiven Zonen des Halbleiterbauelements. Ober dem Halbleitersubstrat 1 ist als elektrische Isolierung und zum Schutz gegen chemische Einflüsse eine Isolatorschicht 2 auf- gebracht. Diese ist meist eine Oxidschicht des darunterliegenden Halbleitermaterials, also bei Si-Halbleitern eine Si02-Schicht, in der das Kontaktloch 4 als Verbindungsstelle zwischen dem Halbleiter und dem elektrischen Anschluß vorge- sehen ist. Die Isolatorschicht 2 wird mit einer Al-Schicht 3 bedeckt, so daß die Kontaktlöcher aufgefüllt sind und so der elektrische Kontakt einer Zelle mit einer anderen oder nach außen hergestellt wird. Aufgrund der Oberflächenspannung von AI gegenüber z. B. Si02 als Isolatormaterial ist die Bedek- kung der Isolatorschicht 2 mit AI jedoch nicht einfach zu erreichen, und es kommt wie in Fig. 2 dargestellt zu Einschnürungen 5 und Abrissen. Insbesondere ist die Aluminium- kontaktierung von MOS-FETs und IGBTs dann problematisch, wenn die Kontaktlöcher eine relativ große Tiefe im Vergleich zu ihrem Durchmesse aufweisen. Es entstehen Risse im AI, wenn die Kontaktlöcher zu klein sind.A contact hole with a rectangular cross-sectional profile is shown in FIG. 2. The (not shown) differently doped active zones of the semiconductor component are located in the lower semiconductor substrate 1. An insulator layer 2 is placed over the semiconductor substrate 1 as electrical insulation and to protect against chemical influences. brought. This is usually an oxide layer of the underlying semiconductor material, that is, in the case of Si semiconductors, an SiO 2 layer in which the contact hole 4 is provided as a connection point between the semiconductor and the electrical connection. The insulator layer 2 is covered with an Al layer 3, so that the contact holes are filled and the electrical contact of one cell with another or with the outside is made. Due to the surface tension of AI compared to z. B. Si0 2 as an insulator material, the covering of the insulator layer 2 with AI is not easy to achieve, however, and as shown in FIG. 2, constrictions 5 and tears occur. The aluminum contacting of MOS-FETs and IGBTs is particularly problematic when the contact holes have a relatively large depth compared to their diameter. Cracks occur in the AI if the contact holes are too small.
Diese Probleme treten nicht bzw. nur abgeschwächt bei Kontaktlöchern mit abgeschrägten Flanken auf. Ein Kontaktloch mit abgeschrägten Kanten ist in Fig. 3 dargestellt. Wie bei dem in Fig. 2 gezeigten Stand der Technik befinden sich die (nicht dargestellten) aktiven Zonen in dem Halbleitersubstrat 1. In der darüberliegenden Isolatorschicht 2 ist wiederum ein Kontaktloch 4 vorgesehen. Bei dem in Fig. 3 gezeigten Stand der Technik sind jedoch die Seitenflanken des Kontaktlochs abgeschrägt, so daß der Querschnitt nicht mehr rechteckig sondern trapezförmig ist. Das hat den Vorteil, daß das AI eine „glattere" Oberfläche bedeckt und es daher nicht zu Einschnürungen des AI wie in Fig. 2 kommt.These problems do not occur or only weakened in the case of contact holes with beveled flanks. A contact hole with chamfered edges is shown in Fig. 3. As in the prior art shown in FIG. 2, the active zones (not shown) are located in the semiconductor substrate 1. A contact hole 4 is again provided in the insulator layer 2 above. In the prior art shown in FIG. 3, however, the side flanks of the contact hole are chamfered, so that the cross section is no longer rectangular but trapezoidal. This has the advantage that the AI covers a "smoother" surface and therefore there is no constriction of the AI as in FIG. 2.
Ein Nachteil dieses Standes der Technik ist aber der größere Platzbedarf des Kontaktloches auf der Halbleiteroberfläche aufgrund der abgeschrägten Flanken sowie die aufwendigere Herstellung abgeschrägter Flanken. Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zumA disadvantage of this prior art, however, is the larger space requirement of the contact hole on the semiconductor surface due to the beveled flanks and the more complex production of beveled flanks. The object of the present invention is to provide a method for
Kontaktieren eines Halbleiters anzugeben, mit dem eine höhere Kontaktlochdichte auf dem Halbleiter bei gleichzeitig erhöhter Zuverlässigkeit der elektrischen Kontakte erreicht werden kann, sowie ein Halbleiterbauelement zu schaffen, das zuverlässigere elektrische .Kontakte aufweist.Specify contacting a semiconductor with which a higher contact hole density can be achieved on the semiconductor with increased reliability of the electrical contacts, and to create a semiconductor device that has more reliable electrical contacts.
Diese Aufgabe wird durch ein Verfahren zur Kontaktieren eines Halbleiterbauelements mit den Merkmalen nach Anspruch 1 und ein Halbleiterbauelement nach Anspruch 5 gelöst. Die Unteransprüche beziehen sich auf die jeweiligen vorteilhaften Aus- führungsformen.This object is achieved by a method for contacting a semiconductor component with the features according to claim 1 and a semiconductor component according to claim 5. The subclaims relate to the respective advantageous embodiments.
Das erfindungsgemäße Verfahren zum Kontaktieren einer bedeck- ten Halbleiterschicht über ein Kontaktloch mit dem Schritt : Erzeugen des Kontaktloches in einer Isolatorschicht zum Kontaktieren wenigstens einer bedeckten Halbleiterschicht, ist gekennzeichnet durch die Schritte: Erzeugen einer hoch dotierten Polysiliziumschicht auf der Oberfläche der Isolator- schicht, wobei das Kontaktloch wenigstens teilweise mit hoch dotiertem Polysilizium aufgefüllt ist; Aufbringen einer Metallschicht auf der hoch dotierten Polysiliziumschicht zur Herstellung einer ohmschen Verbindung nach außen.The method according to the invention for contacting a covered semiconductor layer via a contact hole with the step: producing the contact hole in an insulator layer for contacting at least one covered semiconductor layer is characterized by the steps: producing a highly doped polysilicon layer on the surface of the insulator layer, wherein the contact hole is at least partially filled with highly doped polysilicon; Application of a metal layer on the highly doped polysilicon layer to produce an ohmic connection to the outside.
Vorzugsweise wird die Oberfläche der Polysiliziumschicht vor dem Aufbringen der Metallschicht planarisiert, so daß die Oberfläche des Polysiliziums im wesentlichen plan ist .The surface of the polysilicon layer is preferably planarized before the metal layer is applied, so that the surface of the polysilicon is essentially flat.
Zur besseren gleichzeitigen Kontaktierung mehrerer übereinan- der liegender Halbleiterschichten mit einer Polysiliziumschicht wird bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens eine Leiterschicht auf der Oberfläche der Isolatorschicht und der Oberfläche des Kontaktloches vor dem Erzeugen der Polysiliziumschicht aufgebracht. Die erfindungsgemäße Halbleiterstruktur mit mehreren Schichten, wobei wenigstens eine unter einer Isolatorschicht liegende Halbleiterschicht elektrisch nach außen verbunden ist, die umfaßt: eine Isolatorschicht mit mindestens einem Kon- taktloch darin zum Freilegen einer Halbleiterschicht; eine elektrisch leitfähige Kontaktschicht, die wenigstens teilweise das Kontaktloch ausfüllt, ist dadurch gekennzeichnet, daß die Kontaktschicht eine erste Schicht aus hoch dotiertem Po- lysilizium und eine zweite Schicht aus metallischem Leiter auf der ersten Schicht umfaßt.In a preferred embodiment of the method according to the invention, a conductor layer is applied to the surface of the insulator layer and the surface of the contact hole prior to producing the polysilicon layer in order to improve the simultaneous contacting of a plurality of semiconductor layers lying one on top of the other. The semiconductor structure according to the invention with a plurality of layers, at least one semiconductor layer lying under an insulator layer being electrically connected to the outside, which comprises: an insulator layer with at least one contact hole therein for exposing a semiconductor layer; An electrically conductive contact layer, which at least partially fills the contact hole, is characterized in that the contact layer comprises a first layer of highly doped polysilicon and a second layer of metallic conductor on the first layer.
Bei der Halbleiterstruktur umfaßt die Kontaktschicht vorzugsweise eine Leiterschicht zwischen der Schicht aus Polysilizi- um und der Oberfläche der Halbleiterstruktur in dem Kontakt- loch. Es wird also eine dünne, leitende Schicht direkt auf der Strukturoberfläche vorgesehen, die einen ohmschen Kontakt zu den n+- und p+-Zonen in z. B. FET-Zellen herstellt und auch die (n+-) Polysilizium-Füllung ohmsch kontaktiert.In the semiconductor structure, the contact layer preferably comprises a conductor layer between the layer of polysilicon and the surface of the semiconductor structure in the contact hole. A thin, conductive layer is therefore provided directly on the structure surface, which has an ohmic contact to the n + and p + zones in z. B. produces FET cells and also makes ohmic contact with the (n + -) polysilicon filling.
Bei der Halbleiterstruktur können durch das Kontaktloch mehrere Halbleiterbereiche verbunden werden. Insbesondere kann die Halbleiterstruktur einen MOS-FET umfassen, der einen Source-Bereich und einen Kanalbereich hat, die beide durch die erfindungsgemäße Kontaktschicht miteinander und nach au- ßen verbunden werden.In the semiconductor structure, a plurality of semiconductor regions can be connected through the contact hole. In particular, the semiconductor structure can comprise a MOS-FET which has a source region and a channel region, both of which are connected to one another and to the outside by the contact layer according to the invention.
Der Vorteil der mit dem erfindungsgemäßen Verfahren hergestellten Halbleiterstruktur liegt darin, daß keine zusätzlich Bearbeitung des Kontaktloches wie Abschrägen der Kanten mehr erforderlich ist. Ferner kommt es zu keiner Lunkerbildung und Rißbildung im Verbindungsleiter mehr. Darüber hinaus ergibt sich eine bessere Na-Abschirmung des Bauelements . Bei der Verwendung von Metall als Kontaktschicht wie im Stand der Technik kommt es zur Diffusion von Na-Atomen in die Halblei- terstruktur. die Na-Atome könne sich dann bei einer MOS- Struktur am Gate sammeln und so die Einsatzspannung des Transistors beeinflussen. Da die Diffusion von Na in Polysilizium sehr viel geringer ist, bildet so die Kontaktierung mit Polysilizium eine zusätzliche Barriere für Na. Schließlich hat das erfindungsgemäße Verfahren den Vorteil, daß zusätzliche Bearbeitungsschritte zum Abschrägen der Ränder des Kontaktloches entfallen können.The advantage of the semiconductor structure produced using the method according to the invention is that no additional machining of the contact hole, such as chamfering the edges, is required. Furthermore, there is no longer any void formation and crack formation in the connecting conductor. In addition, there is better Na shielding of the component. When using metal as a contact layer, as in the prior art, Na atoms diffuse into the semiconductor structure. the Na atoms can then Collect structure at the gate and thus influence the threshold voltage of the transistor. Since the diffusion of Na in polysilicon is much less, contacting with polysilicon forms an additional barrier for Na. Finally, the method according to the invention has the advantage that additional processing steps for chamfering the edges of the contact hole can be omitted.
Die Erfindung wird zum besseren Verständnis im folgenden un- ter Angabe von weiteren Merkmalen und Vorteilen anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert.For better understanding, the invention is explained in more detail below with the specification of further features and advantages on the basis of exemplary embodiments illustrated in the drawings.
Fig. 1 zeigt ein Kontaktloch mit rechteckigem Querschnittsprofil, über das eine Kontaktierung nach dem erfindungsgemä- ßen Verfahren erfolgt;1 shows a contact hole with a rectangular cross-sectional profile, via which contact is made according to the method according to the invention;
Fig. 2 zeigt ein erstes Kontaktloch mit einer Kontaktierung nach dem bereits beschriebenen Stand der Technik;Fig. 2 shows a first contact hole with a contact according to the prior art already described;
Fig. 3 zeigt ein weiteres Kontaktloch mit einer Kontaktierung nach dem bereits beschriebenen Stand der Technik.3 shows a further contact hole with a contact according to the prior art already described.
Die Halbleiterstruktur in Fig. 1 weist wie beim Stand der Technik nach Fig. 2 und 3 als unterste Schicht eine Halblei- terschicht 1 bzw. ein Halbleitersubstrat auf, in dem sich aktive Zonen 6 befinden. Diese aktiven Zonen 6 dienen zum eigentlichen Schalten des Halbleiterelements und sind dementsprechend dotiert und geformt. Da sie nicht zur eigentlichen Erfindung beitragen und je nach gewünschtem Bauelement andere Eigenschaften haben, werden sie hier nicht weiter erläutert.As in the prior art according to FIGS. 2 and 3, the semiconductor structure in FIG. 1 has a semiconductor layer 1 or a semiconductor substrate as the bottom layer, in which active zones 6 are located. These active zones 6 serve for the actual switching of the semiconductor element and are accordingly doped and shaped. Since they do not contribute to the actual invention and have different properties depending on the desired component, they are not explained further here.
Das Halbleitersubstrat 1 wird von einer Isolatorschicht 2 bedeckt, wobei es sich bei einem Si-Halbleitersubstrat häufig um eine Si02-Schicht handelt. Diese Isolatorschicht 2 dient dem elektrischen, chemischen und mechanischen Schutz des Halbleitersubstrats. Andererseits müssen durch diese Isolatorschicht 2 hindurch elektrische Kontakte zu den aktiven Zonen 6 in dem Halbleitersubstrat hergestellt werden. Dazu werden Kontaktlöcher 4 vorgesehen, die mit einem leitfähigen Ma- terial aufgefüllt werden.The semiconductor substrate 1 is covered by an insulator layer 2, an Si semiconductor substrate often being an SiO 2 layer. This insulator layer 2 serves for the electrical, chemical and mechanical protection of the Semiconductor substrate. On the other hand, electrical contacts to the active zones 6 in the semiconductor substrate must be made through this insulator layer 2. For this purpose, contact holes 4 are provided, which are filled with a conductive material.
Erfindungsgemäß wird die Kontaktierung durch hoch dotiertes Polysilizium hergestellt. Dazu wird auf die Halbleiterstruktur mit der Isolatorschicht 2 und den Kontaktlöchern 4 darin eine Polysiliziumschicht 7 aufgebracht. Damit das Polysilizium einen möglichst geringen Widerstand aufweist, wird es hoch dotiert als n+- oder p+-Schicht aufgebracht. Dabei wird die Dotierung für das Polysilizium gewählt, die am besten derjenigen der zu kontaktierenden Halbleiterschicht entspricht: wenn man z. B. eine aktive Zone 6 kontaktieren will, die n- dotiert ist, so wird man als Dotierung für das Polysilizium ebenfalls eine n-Dotierung wählen und umgekehrt.According to the invention, the contacting is made by highly doped polysilicon. For this purpose, a polysilicon layer 7 is applied to the semiconductor structure with the insulator layer 2 and the contact holes 4 therein. In order for the polysilicon to have the lowest possible resistance, it is applied with high doping as an n + or p + layer. The doping for the polysilicon is selected which corresponds best to that of the semiconductor layer to be contacted. B. wants to contact an active zone 6, which is n-doped, then one will also choose an n-doping for the polysilicon and vice versa.
Erfindungsgemäß wird das Polysilizium so auf die gesamte Oberfläche der Halbleiterstruktur 1 aufgebracht, daß das Kontaktloch 4 vollständig gefüllt ist. Das Kontaktloch 4 hat eine obere Kontaktlochkante, die dem Rand der Oberfläche der Isolatorschicht entspricht . Bis hierhin mindestens wird das Kontaktloch mit Polysilizium gefüllt.According to the invention, the polysilicon is applied to the entire surface of the semiconductor structure 1 in such a way that the contact hole 4 is completely filled. The contact hole 4 has an upper contact hole edge which corresponds to the edge of the surface of the insulator layer. Up to this point at least the contact hole is filled with polysilicon.
Auf der Polysiliziumschicht 7 wird eine Metallschicht 3 aufgetragen, die den elektrischen Kontakt der hier betrachteten Zelle nach außen und insbesondere zu anderen Zellen auf demselben Halbleitersubstrat herstellen kann.A metal layer 3 is applied to the polysilicon layer 7, which can produce the electrical contact of the cell under consideration here to the outside and in particular to other cells on the same semiconductor substrate.
Um die Metallisierung der Polysiliziumschicht 7 ohne die genannten Nachteile beim Stand der Technik zu ermöglichen, wird die Polysiliziumschicht 7 poliert. Die dazu geeigneten Verfahren wie CMP (chemical mechanical polishing) sind auf dem Gebiet allgemein bekannt und werden hier nicht im einzelnen erläutert. Vorzugsweise wird dabei die Polysiliziumschicht 7 bis auf die Isolatorschicht 2 abgetragen, so daß im wesentlichen nur das Kontaktloch 4 mit Polysilizium aufgefüllt bleibt und eine nunmehr glatte Fläche metallisiert werden muß.In order to enable the metallization of the polysilicon layer 7 without the disadvantages mentioned in the prior art, the polysilicon layer 7 is polished. The suitable methods such as CMP (chemical mechanical polishing) are generally known in the field and are not described in detail here explained. Preferably, the polysilicon layer 7 is removed down to the insulator layer 2, so that essentially only the contact hole 4 remains filled with polysilicon and a now smooth surface has to be metallized.
Wie bereits erwähnt, wird die Dotierung der Polysiliziumschicht 7 in Abhängigkeit von der Dotierung des zu kontaktierenden Halbleitersubstrats bzw. der jeweiligen aktiven Zone 6 im Halbleiter gewählt werden. In der in Fig. 1 dargestellten Ausführungsform eines erfindungsgemäß kontaktierten Halbleiterbauelements ist eine Struktur mit mehreren unterschiedlich dotierten aktiven Zonen 6 gezeigt, wie sie etwa bei einem MOS-FET vorliegen. Um einen parasitären Bipolartransistor in der MOS-FET-Struktur zu eliminieren, werden einige unter- schiedlich dotierte Zonen 6 über den Kontaktanschluß für die Verbindung nach außen auch miteinander kurzgeschlossen. Zum Kurzschließen unterschiedlich dotierter Zonen 6 werden dabei vorzugsweise Metallisierungsschichten, insbesondere Ti/TiN- Doppelschichten verwendet.As already mentioned, the doping of the polysilicon layer 7 will be selected depending on the doping of the semiconductor substrate to be contacted or the respective active zone 6 in the semiconductor. In the embodiment of a semiconductor component contacted according to the invention shown in FIG. 1, a structure with a plurality of differently doped active zones 6 is shown, such as are present in a MOS-FET. In order to eliminate a parasitic bipolar transistor in the MOS-FET structure, some differently doped zones 6 are also short-circuited to one another via the contact connection for the connection to the outside. To short-circuit differently doped zones 6, metallization layers, in particular Ti / TiN double layers, are preferably used.
In einer Ausführungsform des erfindungsgemäßen Verfahrens wird eine solche Leiterschicht 8 vor dem Aufbringen des Poly- siliziums auf der Oberfläche der Halbleiterstruktur abgeschieden, mindestens im Bereich des Kontaktloches 4, so daß die Kontaktlochoberfläche mit Bodenfläche und mehreren Seitenflächen mit einer dünnen niederohmigen Leiterschicht 8 bedeckt ist. Dadurch werden Kontaktierungen vermieden, bei denen unterschiedlich dotierte Halbleitermaterialien aneinanderstoßen.In one embodiment of the method according to the invention, such a conductor layer 8 is deposited on the surface of the semiconductor structure before the application of the polysilicon, at least in the region of the contact hole 4, so that the contact hole surface with the bottom surface and a plurality of side surfaces is covered with a thin, low-resistance conductor layer 8. This avoids contacting in which differently doped semiconductor materials collide.
Wegen der hohen Leitfähigkeit und der guten Kontaktierungs- eingenschaften der erfindungsgemäßen Polysiliziumschicht können sehr kleine Kontaktlöcher 4, d. h. Kontaktlδcher 4 mit kleinerem Durchmesser auf der Oberfläche der Halbleiterstruk- tur, hergestellt werden, ohne daß die Gefahr mangelhafter Kontakte besteht, da selbst kleinere Unregelmäßigkeiten wieBecause of the high conductivity and the good contacting properties of the polysilicon layer according to the invention, very small contact holes 4, ie contact holes 4 with a smaller diameter on the surface of the semiconductor structure, can be produced without the risk being inadequate Contacts exist because even minor irregularities such as
Lunker oder Einschnürungen im Polysilizium aufgrund der ansonsten sehr gleichmäßigen Struktur der elektrischen Verbindung für die elektrische Leitung keine Rolle spielen.Blowholes or constrictions in the polysilicon play no role due to the otherwise very uniform structure of the electrical connection for the electrical line.
Die wesentlichen Merkmale und Vorteile des erfindungsgemäßen Verfahrens zur Kontaktierung eines Halbleiters und eines erfindungsgemäßen Halbleiters lassen sich wie folgt zusammenfassen. Auf der Oberfläche wird die Polysiliziumschicht mit bekannten Verfahren planarisiert und danach das AI-Metall oder andere Metallisierungsschichten abgeschieden. Da die Kontaktlöcher keine Einschnürungen im AI verursachen, ist die Homogenität der Al-Schicht gut. Die gut leitende Schicht kann z. B. aus der heute in der CMOS-Technologie verwendeten Bar- riere Ti/TiN oder einem Silizid wie WSi, PtSi, TaSi, TiSi,The essential features and advantages of the method according to the invention for contacting a semiconductor and a semiconductor according to the invention can be summarized as follows. The polysilicon layer is planarized on the surface using known methods and then the Al metal or other metallization layers are deposited. Since the contact holes do not constrict the AI, the homogeneity of the Al layer is good. The highly conductive layer can e.g. B. from the barrier used today in CMOS technology Ti / TiN or a silicide such as WSi, PtSi, TaSi, TiSi,
HfSi u. a. bestehen. Die Metallisierung kann AI, Al-Si, Al-Cu oder Al-Ti-Ni-Ag umfassen. Das Kontaktloch kann auch ausschließlich mit einem geeigneten Silizid aufgefüllt und anschließend z. B. mit CMP planarisert werden. Damit ergibt sich eine Schicht, die dicht gegenüber dem Eindringen von Alkaliionen in das MOS-System ist. Das Verfahren ist insoweit unkritisch, als das Polysilizium im Kontaktloch auch Hohlräume bilden kann. HfSi exist among other things. The metallization can comprise Al, Al-Si, Al-Cu or Al-Ti-Ni-Ag. The contact hole can also be filled with a suitable silicide and then z. B. be planarized with CMP. This results in a layer that is tight against the penetration of alkali ions into the MOS system. The method is not critical insofar as the polysilicon can also form cavities in the contact hole.
Bezugszeichenliste :Reference symbol list:
1 Halbleitersubstrat1 semiconductor substrate
2 Isolatorschicht 3 Metallschicht2 insulator layer 3 metal layer
4 Kontaktloch4 contact hole
5 Einschnürung5 constriction
6 aktive Zone6 active zone
7 Polysiliziumschicht 8 Leiterschicht 7 polysilicon layer 8 conductor layer

Claims

Patentansprüche claims
1. Verfahren zum Kontaktieren einer bedeckten Halbleiterschicht (1) über ein Kontaktloch (4) mit dem Schritt: Erzeugen des Kontaktloches (4) in einer Isolatorschicht (2) zum Kontaktieren wenigstens einer bedeckten Halbleiterschicht1. A method for contacting a covered semiconductor layer (1) via a contact hole (4), with the step: producing the contact hole (4) in an insulator layer (2) for contacting at least one covered semiconductor layer
(1), g e k e n n z e i c h n e t d u r c h die Schritte: Erzeugen einer hoch dotierten Polysiliziumschicht (7) auf der Oberfläche der Isolatorschicht (2), wobei das Kontaktloch (4) wenigstens teilweise mit hoch dotiertem Polysilizium aufgefüllt ist; Aufbringen einer Metallschicht (3) auf der hoch dotierten Po- lysiliziumschicht (7) zur Herstellung einer ohmschen Verbindung nach außen.(1), the steps are: producing a highly doped polysilicon layer (7) on the surface of the insulator layer (2), the contact hole (4) being at least partially filled with highly doped polysilicon; Applying a metal layer (3) on the highly doped polysilicon layer (7) to produce an ohmic connection to the outside.
2. Verfahren nach Anspruch 1, g e k e n n z e i c h n e t d u r c h Polieren der Oberfläche der Polysiliziumschicht (7), so daß die Oberfläche im wesentlichen plan ist.2. The method of claim 1, g e k e n n z e i c h n e t d u r c h polishing the surface of the polysilicon layer (7) so that the surface is substantially flat.
3. Verfahren nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t , daß das Polysilizium von demselben Leitungstyp wie die zu kontaktierende Halbleiterschicht ist.3. The method according to claim 1 or 2, that the polysilicon is of the same conductivity type as the semiconductor layer to be contacted.
4. Verfahren nach Anspruch 1 oder 2 , g e k e n n z e i c h n e t d u r c h Erzeugen einer Leiterschicht (8) auf der Oberfläche der Halbleiterschicht (1) und der Oberfläche des Kontaktloches (4) vor dem Erzeugen der Polysiliziumschicht (7) .4. The method according to claim 1 or 2, g e k e n n z e i c h n e t d u r c h producing a conductor layer (8) on the surface of the semiconductor layer (1) and the surface of the contact hole (4) before producing the polysilicon layer (7).
5. Halbleiterstruktur mit mehreren Schichten, wobei wenig- stens eine unter einer Isolatorschicht (2) liegende Halblei- terschicht (1) elektrisch nach außen verbunden ist, die umfaßt: eine Isolatorschicht (2) mit mindestens einem Kontaktloch (4) darin zum Freilegen einer Halbleiterschicht (1) ; eine elektrisch leitfähige Kontaktschicht, die wenigstens teilweise das Kontaktloch ausfüllt, d a d u r c h g e k e-n n z e i c h n e t , daß die Kontaktschicht eine erste Schicht (7) aus hoch dotiertem Polysilizium und eine zweite Schicht (3) aus metallischem Leiter auf der ersten Schicht (7) umfaßt.5. Semiconductor structure with several layers, at least one semi-conductor lying under an insulator layer (2) tersicht (1) is electrically connected to the outside, comprising: an insulator layer (2) with at least one contact hole (4) therein for exposing a semiconductor layer (1); an electrically conductive contact layer which at least partially fills the contact hole, characterized in that the contact layer comprises a first layer (7) of highly doped polysilicon and a second layer (3) of metallic conductor on the first layer (7).
6. Halbleiterstruktur nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß die Kontaktschicht eine Leiterschicht (8) zwischen der Schicht (7) aus Polysilizium und der Oberfläche der Halbleiterstruktur in dem Kontaktloch (4) umfaßt.6. Semiconductor structure according to claim 5, so that the contact layer comprises a conductor layer (8) between the layer (7) made of polysilicon and the surface of the semiconductor structure in the contact hole (4).
7. Halbleiterstruktur nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t daß durch das Kontaktloch (4) mehrere aktive Zonen (6) verbunden werden.7. The semiconductor structure as claimed in claim 6, so that a plurality of active zones (6) are connected through the contact hole (4).
8. Halbleiterstruktur nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t daß die Halbleiterstruktur einen MOS-FET umfaßt. 8. The semiconductor structure according to claim 7, so that the semiconductor structure comprises a MOS-FET.
EP98944992A 1997-07-15 1998-07-15 Electrical bonding of a semiconductor junction Ceased EP0996977A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19730327 1997-07-15
DE19730327 1997-07-15
PCT/DE1998/001987 WO1999004427A1 (en) 1997-07-15 1998-07-15 Electrical bonding of a semiconductor junction

Publications (1)

Publication Number Publication Date
EP0996977A1 true EP0996977A1 (en) 2000-05-03

Family

ID=7835787

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98944992A Ceased EP0996977A1 (en) 1997-07-15 1998-07-15 Electrical bonding of a semiconductor junction

Country Status (4)

Country Link
US (1) US6281119B1 (en)
EP (1) EP0996977A1 (en)
JP (1) JP2001510942A (en)
WO (1) WO1999004427A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829626A1 (en) * 2001-12-26 2003-03-14 Commissariat Energie Atomique Structure incorporates relief carrying electrical connection formed as shaped layer of first conductive material coated with second conductive material of low resistivity
US7807536B2 (en) * 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US20140353728A1 (en) * 2013-05-28 2014-12-04 Globalfoundries Inc. Method and apparatus for a reduced capacitance middle-of-the-line (mol) nitride stack
JP2016115698A (en) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 Semiconductor device and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128626A (en) * 1986-11-18 1988-06-01 Nec Corp Method of forming contact of semiconductor integrated circuit device
US4837051A (en) 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
JP2623812B2 (en) 1989-01-25 1997-06-25 日本電気株式会社 Method for manufacturing semiconductor device
JPH0671073B2 (en) 1989-08-29 1994-09-07 株式会社東芝 Semiconductor device and manufacturing method thereof
US5112761A (en) 1990-01-10 1992-05-12 Microunity Systems Engineering Bicmos process utilizing planarization technique
JPH03238871A (en) 1990-02-15 1991-10-24 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JPH04150017A (en) * 1990-10-12 1992-05-22 Toshiba Corp Manufacture of semiconductor device
JPH04155823A (en) * 1990-10-18 1992-05-28 Matsushita Electron Corp Semiconductor device and manufacture thereof
JPH0541457A (en) * 1991-08-06 1993-02-19 Nec Corp Manufacture of semiconductor device
US5387550A (en) * 1992-02-07 1995-02-07 Micron Technology, Inc. Method for making a fillet for integrated circuit metal plug
TW214610B (en) * 1992-08-31 1993-10-11 Siemens Ag Method of making contact for semiconductor device
KR0136569B1 (en) * 1992-10-24 1998-04-29 김주용 Fabrication method of contact hole in semiconductor device
KR960001176B1 (en) * 1992-12-02 1996-01-19 현대전자산업주식회사 Semiconductor connection apparatus and the manufacturing
US5420072A (en) 1994-02-04 1995-05-30 Motorola, Inc. Method for forming a conductive interconnect in an integrated circuit
US5545581A (en) * 1994-12-06 1996-08-13 International Business Machines Corporation Plug strap process utilizing selective nitride and oxide etches
US5885899A (en) 1995-11-14 1999-03-23 International Business Machines Corporation Method of chemically mechanically polishing an electronic component using a non-selective ammonium hydroxide slurry

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9904427A1 *

Also Published As

Publication number Publication date
WO1999004427A1 (en) 1999-01-28
US6281119B1 (en) 2001-08-28
JP2001510942A (en) 2001-08-07

Similar Documents

Publication Publication Date Title
DE3037431C2 (en)
DE19727232A1 (en) Analog semiconductor component and method for its production
DE3844388A1 (en) Dynamic direct access memory device
DE102005008354A1 (en) Semiconductor component e.g. trench transistor, has via arranged above trench areas, such that part of overlapping area contacts part of electrode structure by via, where isolation structure areas overlap with each other
DE2726003A1 (en) METHOD OF MAKING MIS DEVICES WITH OFFSET GATE
DE10056871A1 (en) Field effect transistor with improved gate contact and method for producing the same
EP1181712B1 (en) Low-resistance vdmos semiconductor component
DE4208537A1 (en) MOSFET structure with gate oxide film - has gate on substrate of first conductivity type and ion implantation layer under gate
EP0623960B1 (en) IGBT having at least two opposite channel regions per source region and method of making the same
DE3931127C2 (en) Method of manufacturing a semiconductor device
DE4122712C2 (en) Semiconductor device with an MIS type electrode
DE3224287A1 (en) MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE
DE102004041904B4 (en) Method for adjusting a series resistance at the gate of a power transistor
DE10224201B4 (en) Semiconductor device with breakdown current path and manufacturing method thereof
DE3109074A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
DE10324751B4 (en) Method for producing a semiconductor structure with a semiconductor substrate and semiconductor structure produced by this method
EP1122796B1 (en) Vertical semiconductor device with a source-down-design and corresponding fabrication process
DE4437761B4 (en) A method of forming a contact in a semiconductor device
EP0996977A1 (en) Electrical bonding of a semiconductor junction
DE10030442B4 (en) Connecting element in an integrated circuit
EP0651433B1 (en) Method of making a contact hole to a doped region
DE102021134457A1 (en) METHODS AND STRUCTURES FOR CONTACTING THE SHIELD CONDUCTOR IN A SEMICONDUCTOR DEVICE
WO2003021676A2 (en) Connecting the emitter contacts of a semiconductor device
DE10008683B4 (en) Semiconductor device and related manufacturing method
DE4442106B4 (en) Method for producing a transistor

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000105

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IE IT

17Q First examination report despatched

Effective date: 20030603

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20051125