EP0961411A1 - Procedure for deriving a clock frequency - Google Patents
Procedure for deriving a clock frequency Download PDFInfo
- Publication number
- EP0961411A1 EP0961411A1 EP98109712A EP98109712A EP0961411A1 EP 0961411 A1 EP0961411 A1 EP 0961411A1 EP 98109712 A EP98109712 A EP 98109712A EP 98109712 A EP98109712 A EP 98109712A EP 0961411 A1 EP0961411 A1 EP 0961411A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- frequency
- oscillator
- correction value
- clock signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
Definitions
- the invention relates to a method for deriving or calibrating a frequency 4. Clock signal according to the preamble of claims 1 and 4 respectively.
- the method is used in electronic devices, preferably in electricity meters, Tariff devices, ripple control receivers or combinations of these devices.
- a method of the type mentioned is known from US Pat. No. 5,644,271, in which the Compensation for a temperature-related frequency drift of a digital clock signal is described which is generated by an oscillator and whose frequency depends on the temperature is.
- the temperature is measured by means of a sensor, e.g. B. measured a thermistor, its analog Output signal is converted into a digital signal by means of an analog / digital converter.
- the digital value of the latter serves as the address of a memory in the table Correction values of the frequency as a function of the temperature are stored.
- the data output of the Memory is performed on an accumulator on a delay element, which, for. B.
- the Delay time of the delay element can be set digitally by adding a correction value in parallel the counter is loaded, which then - starting at the correction value - counts down to zero and generates an output pulse when the zero value is reached.
- the output signal of the Delay element thus consists of temperature-dependent delayed pulses that Form temperature-compensated clock signal.
- US Pat. No. 4,902,964 is also known, in which an electricity meter with a consumption register ("demand register ").
- the latter determines using a microcomputer via programmed Time periods of accumulated and stored consumption data. Thereby, the knowledge of the exact Real time essential.
- one required for the microcomputer Clock signal derived from a 50 Hz or 60 Hz network frequency, with periods of a network signal can be determined with the aid of a reference frequency generated by means of a quartz oscillator.
- a Counter determines the grid periods by measuring the number between two consecutive zero crossings the reference frequency counts existing pulses of the reference frequency.
- Frequency comparator taking into account the permissible frequency tolerances, determines whether the determined network period is a 50 Hz or a 60 Hz period, whereupon the count is one associated 50 Hz or 60 Hz counter is incremented. As soon as the count of one of these counters has reached the value five, which corresponds to five zero-crossing distances of the relevant frequency, the operation parameters of the microcomputer and the program clock signal become corresponding of the network period determined.
- the invention has for its object to implement a method of the type mentioned, which enables temperature and / or non-temperature-related undesirable Frequency changes of a clock signal in a simple and inexpensive manner and with little to compensate for circuitry effort automatically, if possible, existing components and without the need for a second oscillator.
- a method of the type mentioned which enables temperature and / or non-temperature-related undesirable Frequency changes of a clock signal in a simple and inexpensive manner and with little to compensate for circuitry effort automatically, if possible, existing components and without the need for a second oscillator.
- Such already in electricity meters, tariff devices, ripple control receivers or combinations of these Devices existing components are e.g. B. Dividers whose division factor is two.
- real time In many electronic devices, but especially in electricity meters, tariff devices, ripple control receivers and combinations of these devices, real time (“real time”) is required these days, ie the exact calendar date and the exact time.
- Such devices usually contain a microcomputer 1 and a clock 2 (see Fig. 1).
- the latter has an oscillator 4 (see FIG. 2), which is preferably a quartz oscillator equipped with a quartz 3.
- the clock generator 2 is externally connected to the quartz 3 (see FIG. 1) and the oscillator 4 generates a clock signal whose frequency corresponds to a quartz frequency.
- the oscillator frequency is designated f Q and is z. B. 32, 768 kHz.
- a real-time function is implemented in software in the microcomputer 1. With the help of the clock generator 2, the real time can be determined with a desired accuracy.
- the invention is described in more detail below using the example of an electricity meter.
- the electricity meter contains at least one sensor HMC, not shown in the drawing, with which, for. B. a power p N belonging to the measured energy is determined.
- u N is a mains voltage of a power supply network and i N is a current belonging to the determined power p N.
- CL1, CL2, CL3 and CL4 see Fig. 1).
- clock signals Two of these clock signals, namely CL1 and CL2, are required by the microcomputer 1 and supplied to the microcomputer 1 via a separate connection from the clock generator 2.
- a standardized bidirectional SPI connection is also present between the microcomputer 1 and the clock generator 2, by means of which information can be transmitted synchronously in time series in both directions between the microcomputer 1 and the clock generator 2.
- the microcomputer 1 receives the clock signal CL1, the frequency f T z. B. is 10Hz, on its interrupt input.
- the frequency f T of the clock signal CL1 is derived from the oscillator frequency f Q of the oscillator 4 contained in the clock generator 2 or from a network frequency f N of the energy supply network.
- the mains voltage u N of the energy supply network feeds an input of the clock generator 2 for the latter case and provides it with the mains frequency f N , which is known to be 50 Hz in Europe and 60 Hz in the USA.
- the clock signal CL1 is e.g. B. by means of an SPI command, which is supplied from the microcomputer 1 via the SPI connection to the clock generator 2, optionally derived from the oscillator frequency f Q or the network frequency f N.
- the frequencies of the three clock signals CL2, CL3 and CL4 are always derived from the oscillator frequency f Q.
- the latter is preferably a quartz oscillator frequency.
- the 10 Hz frequency of the valley signal CL1 can be regarded as exact, so that - except after a voltage interruption - no accuracy correction by means of microcomputer software is required.
- the clock signal CL2 in turn forms the processor clock of the microcomputer 1.
- the clock generator 2 contains z. B. a phase locked loop PLL ("phase locked loop") whose clock input is connected to an output of the oscillator 4.
- phase locked loop PLL - With the help of the phase locked loop PLL - starting from the oscillator frequency f Q - the frequency signal CL2 is generated by frequency multiplication, the frequency of which, for. B. is 150 times greater than the oscillator frequency f Q , namely z. B. 5 MHz.
- the clock signal CL3 feeds the sensor HMC via a separate output of the clock generator 2.
- the frequency of the clock signal CL3 serves, inter alia, as the measurement frequency f M : If the frequency f T of the clock signal CL1 is derived from the network frequency f N , periods T N of a network frequency clock signal having the network frequency f N are determined using the oscillator frequency f Q or quartz oscillator frequency derived measurement frequency f M measured to determine at least one period T N of the mains voltage u N , among other things with the aim of realizing an automatic 50 Hz / 60 Hz switchover.
- the frequency of the clock signal CL3 is e.g. B. 8.192 kHz, while that of the clock signal CL4 z. B.
- the frequency of the clock signal CL4 is not calibrated and, which is not shown in the drawing, is compared with a reference frequency f R to determine a frequency correction value m.
- This frequency correction value m determined with the aid of the reference frequency f R is stored in a memory of the microcomputer 1.
- the clock signal CL4 can be measured from the outside via a separate output of the clock generator 2.
- the internal structure of the clock generator 2 can be seen from FIG.
- an SPI interface 5 In addition to the Phase locked loop PLL and the oscillator 4 an SPI interface 5, a free running counter 6, one first frequency divider 7, a frequency correction circuit 8, a second frequency divider 9, one Mains frequency counter 10, a switching control circuit 11, an analog / digital converter 12 and a multiplexer 13.
- the quartz 3 (not shown in FIG. 2) is between two terminals XIN and XOUT of oscillator 4 connected if this is a quartz oscillator.
- the quartz 3 is then preferably the only off-chip component of the oscillator 4 and the clock generator 2. All others Components of the same are integrated in a chip.
- the SPI interface 5 is used for communication between the microcomputer 1 and the clock 2, the latter always working as a slave.
- the SPI connection has four Connection wires, each at an SCK input (“shift clock”), a MOSI input (“master out, slave in”), a CSB input (“chip select”) or a MISO output ("master in, slave out ”) of the standardized SPI interface 5 are connected.
- the oscillator frequency f Q or the frequency of the quartz 3 is generally subject to relatively large scattering, so that the derived frequency f T of the clock signal CL1 can vary greatly from device to device and accordingly results in inaccurate real times. It must therefore be calibrated so that all devices give the same real time.
- an at least approximately halved basic frequency f G is used, an approximation derived from the frequency correction value m being used when the basic frequency f G is halved.
- the basic frequency f G in the frequency correction circuit 8 is at least approximately halved with the aid of a division factor [2 ⁇ ⁇ ], which generally has a small deviation ⁇ ⁇ from the ideal division factor two.
- the frequency correction circuit 8 thus divides the fundamental frequency f G by 2 ⁇ ⁇ , ie by two plus or minus a small value ⁇ .
- the error of the oscillator frequency f Q can be corrected using the small value ⁇ .
- the value of the deviation ⁇ ⁇ is derived from the frequency correction value m.
- the frequency correction value m stored in the microcomputer 1 is supplied to the frequency correction circuit 8 by means of an SPI telegram via the SPI interface 5.
- the fundamental frequency f G is either the oscillator frequency f Q , which was assumed in FIG. 2, or a frequency derived from the oscillator frequency f Q.
- the calibrated output frequency of the frequency correction circuit 8 which is at least approximately 16.384 kHz, is used and further divided in the second frequency divider 9, namely by 1638.4 in order to obtain 10 Hz. Furthermore, the 8.192 kHz clock signal CL3 and the 4.096 kHz clock signal CL4 are generated in the second frequency divider 9 by dividing the calibrated output frequency of the frequency correction circuit 8 by two and four, respectively.
- the digital frequency values 32.768 kHz, 16.384 kHz, 8.192 kHz and 4.096 kHz - as is customary in digital technology - are abbreviated as 32 kHz, 16 kHz, 8 kHz and 4 kHz.
- an uncalibrated frequency 4.096 kHz of the clock signal CL4 must be compared with the reference frequency f R.
- the clock generator 2 can be switched into a so-called calibration mode with the aid of an SPI telegram in order to generate an uncalibrated frequency derived from the oscillator frequency f Q , e.g. B. the frequency 4.096 kHz of the clock signal CL4 to measure and determine the frequency correction value m.
- the accuracy of the oscillator frequency f Q is e.g. B. ⁇ 20 ppm.
- the accuracy of the corrected, calibrated frequency f T of the clock signal CL1 is min. ⁇ 1 ppm.
- the fundamental frequency f G in the frequency correction circuit 8 is divided by [2 ⁇ ⁇ ], so that a clock signal is present at the output of the latter, the frequency of which is at least approximately f G / 2.
- FIG. 4 illustrates the principle of operation of a divider according to the invention, which has a division factor [2 ⁇ ⁇ ], using pulse diagrams.
- the pulses of the fundamental frequency f G are numbered consecutively from one to the correction value m.
- the frequency correction value m is therefore a number, the value of which is a number of the pulses of the fundamental frequency f G.
- every second pulse of the fundamental frequency f G is suppressed.
- the deviation ⁇ ⁇ of the divisor factor of 2 is thus achieved by adding an additional one after certain times characterized by the frequency correction value m Pulse is added or not.
- a pulse is added each time a negative deviation -
- a condition for correct frequency correction in both directions ⁇ ⁇ is that the frequency correction value m is an odd integer.
- f i denotes the number of input pulses and f o the number of output pulses of the frequency correction circuit 8.
- the determined frequency correction value m is fed from the microcomputer 1 via the SPI interface 5 and its output designated m to the frequency correction circuit 8.
- the oscillator 4, the free-running counter 6 and the first frequency divider 7 are so-called "low power" components with low power consumption and are - not shown in FIG. 2 - during a power failure of the power supply network powered by a supercap or a battery, which then only feed these three components 4, 6 and 7.
- the first frequency divider 7 divides the oscillator frequency f Q of the oscillator 4 down to an uncalibrated, non-frequency-corrected frequency of a further clock signal CL1 U which appears at its output.
- An oscillator frequency f Q of 32.768 kHz is thus divided by 3276.8 in the first frequency divider 7.
- the pulses of the clock signal CL1 U are fed to a clock input of the free running counter 6 and are counted by it.
- the free running counter 6 is used to track real time after a power failure and is z.
- B. a 32-bit counter.
- a 32-bit parallel output of the free-running counter 6 is routed to a bus input of the SPI interface 5 labeled FRC ("free running counter").
- the counter reading of the free running counter 6 can be read by the microcomputer 1 via the SPI interface 5 and the SPI connection (see FIG. 1). During a power failure, the free-running counter 6 continues to count, so that its counter reading is further incremented.
- An increment A of the counter reading of the free-running counter 6 that occurred during the duration of the power failure corresponds to the duration of the power failure.
- the real time is tracked accordingly in the microcomputer 1.
- the clock 2 is designed so that a minimum operating time (power reserve) of one week is ensured on the condition that the capacity of an existing supercap is 0.56 F to 0.22 F, a parallel discharge resistance of the supercap is not less than 5 M ⁇ and the voltage of the supercap is 5 volts at the start of a discharge.
- the analog value of an output voltage U CA of the supercap or the battery is converted by means of the analog / digital converter 12 into a digital value U CD , which, for. B. has 4 bits and an input labeled U CD of the SPI interface 5 is supplied.
- the analog / digital converter 12 is used to measure the residual voltage of the supercap after a power failure.
- the value of the residual voltage of the supercap is therefore measured after a power failure and queried by the microcomputer 1 via the SPI interface 5 in order to decide whether a counter reading of the free-running counter 6 that is pending during a power failure is valid or not.
- the three components 4, 6 and 7 function up to a residual voltage of approx. 1 volt and therefore continue to run in the event of a power failure as long as the residual voltage of the supercap is at least 1 volt.
- An analog / digital conversion of the residual voltage value is started each time a "low power" signal present at an input of the clock generator 2 labeled SLEEPB_RB is deactivated, ie if a logic value is input to an input of the analog / digital converter 12 labeled SLEEP "1" appears and takes z.
- the periods T T of the clock signal CL1 serve as a time base for real time.
- the real time is tracked by determining the duration of the power failure with a corresponding correction of the real time. Since the duration of the failure is determined with the aid of a non-calibrated clock signal CL1 U , the duration determined in this way must be corrected before the real time is corrected by subtracting a time correction value d if there is a positive deviation +
- the frequency correction must be carried out by the microcomputer program after a power failure.
- the time correction value d is therefore equal to a ratio A / m which, on the occasion of the duration of the Power failure occurred increment A and the frequency correction value m, the value of Ratio A / m is rounded down to the nearest whole value.
- An ambient temperature T of the oscillator 4 and, if present, of the quartz 3 is generally variable, so that the oscillator frequency f Q is also variable as a function of temperature.
- the frequency correction value m is a frequency correction value m T which is temperature-dependent on the ambient temperature T of the oscillator 4 or the quartz 3.
- an average frequency correction value m O is then determined and stored using the reference frequency f R at an average ambient temperature T O of the oscillator 4.
- the calibrated 10 Hz clock signal present at a first output of the second frequency divider 9 and derived from the oscillator frequency f Q is fed to a first input of the multiplexer 13.
- the clock signal CL3 present at a second output of the second frequency divider 9 is routed to a clock input of the mains frequency counter 10 and to an output of the clock generator 2 designated CL3.
- the clock signal CL4 present at a third output of the second frequency divider 9 is routed to a further output of the clock generator 2, designated CL4.
- the clock generator 2 detects and assesses the mains frequency f N , it being recognized whether a 50 Hz or 60 Hz mains voltage u N is present.
- the line voltage u N is fed to an input of the line frequency counter 10, which measures its period with the aid of the 8.192 kHz clock frequency of the clock signal derived from the oscillator frequency f Q with the aid of the frequency correction circuit 8 and the second frequency divider 9 CL3, which - as already mentioned - is fed to the clock input of the mains frequency counter 10.
- a logic value "1" appears at an output of the network frequency counter 10 designated u N _ok, which is supplied to a control input of the changeover control circuit 11.
- the following table shows the ⁇ 5% frequency tolerance limits of the power supply voltage u N.
- the mains frequency counter 10 counts the number of 8.192 kHz pulses of the clock signal CL3 which are present between two successive positive edges of a mains frequency clock signal which is derived from the mains voltage u N and has its frequency.
- the line frequency f N lies within the 50 Hz ⁇ 5% frequency band and a corresponding status bit is set, which corresponds to a logic value "1" at the output u N _ok of the line frequency counter 10.
- the line frequency f N can therefore have at least two frequency values, as a rule 50 Hz and 60 Hz.
- the frequency value of the latter is determined in each case for the purpose of choosing an associated correct division factor for deriving the desired frequency f T , e.g. B. 10 Hz, the clock signal CL1 from the network frequency f N.
- Within the mains frequency counter 10 there are - not shown - two dividers, one for 50 Hz and one for 60 Hz, which generate a 10 Hz clock signal from the power supply voltage u N or the mains frequency clock signal, which appears at an output of the mains frequency counter 10 designated 10 Hz and is fed to a second input of the multiplexer 13.
- An output signal u N _QZ_B at the output of the switchover control circuit 11 is fed to a control input of the multiplexer 13.
- the first or second input of the multiplexer 13 is switched through to its output.
- the latter is at the same time an output of the clock generator 2, designated CL1, which, as shown in FIG. 1, is connected to the interrupt input of the microcomputer 1 and at which a calibrated 10 Hz clock signal CL1 is present in both cases.
- the 10 Hz frequency is thus derived either from the oscillator frequency f Q or from the mains frequency f N , depending on whether the first or second input of the multiplexer 13 is switched through.
- the clock generator 2 thus knows two operating modes for generating the calibrated 10 HZ clock signal CL1 used as a microcomputer interrupt signal, the operating mode being selectable by the microcomputer 1 by means of an SPI telegram. With this choice, either a logic value "0" or a logic value "1" appears at an output of the SPI interface 5, which is labeled QZO and is connected to a control input QZO of the switchover control circuit 11. A clock input of the latter is fed by the mains voltage u N. In a first of the two operating modes, the frequency f T of the clock signal CL1 is derived exclusively from the oscillator frequency f Q , which corresponds to a logic value "0" at the output QZO of the SPI interface 5.
- This logic value "0" generates a logic value "0" at the output u N _QZ_B via the switchover control circuit 11, which, as already mentioned, results in the first input of the multiplexer 13 at which the 10 Hz clock signal derived from the oscillator frequency f Q is present , is switched through to the output of the multiplexer 13.
- the frequency f T of the clock signal CL1 is derived from the network frequency f N , but the network frequency f N is only used to generate the frequency f T of the clock signal CL1 if the measured periods T N of the network frequency clock signal lie within predetermined tolerance limits, otherwise the frequency f T of the clock signal CL1 is derived from the oscillator frequency f Q.
- the measurement frequency f M used to measure the periods T N , derived from the oscillator frequency f Q is preferably calibrated, just like the frequency f T of the clock signal CL1 derived from the oscillator frequency f Q.
- approximately halved basic frequency f G is preferably used.
- a logic value "1" is present at the QZO output of the SPI interface 5.
- This logic value "1" generates a logic value "1" at the output u N _QZ_B via the switchover control circuit 11, as a result of which the second input of the multiplexer 13, at which the 10 Hz clock signal derived from the network frequency f N is present, is connected to the output of the Multiplexer 13 is switched through, but only under the condition that a logic value "1" is present at the output of the mains frequency counter 10 designated u N _ok. The latter is only the case if the network period T N is within the permitted tolerance limits.
- the timer 2 activates even in the presence of a logic value "1" at the output QZO the SPI interface 5 (second mode) automatically to the f of the oscillator frequency Q derived frequency f T by the with u N _ok designated output of the network frequency counter 10, a logic value "0" appears, whereupon the output signal U N _QZ_ B of the switching control circuit 11 assumes a logic value "0", which is the first input of the multiplexer 13, at which that of the oscillator frequency f Q derived 10 Hz clock signal is present, switched through to the output of the multiplexer 13.
- the switching is implemented as follows: To switch from the oscillator frequency f Q to the mains frequency f N , e.g. B. 16 consecutive network periods T N lying within the tolerance limits are measured. Conversely, the switchover from the network frequency f N to the oscillator frequency f Q takes place immediately after a first network period T N which is too imprecise.
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electric Clocks (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Die Erfindung bezieht sich auf ein Verfahren zur Ableitung bzw. Kalibration einer Frequenz eines
Taktsignals gemäss dem Oberbegriff des Anspruchs 1 bzw. 4.The invention relates to a method for deriving or calibrating a
Das Verfahren wird in elektronischen Geräten verwendet, vorzugsweise in Elektrizitätszählern, Tarifgeräten, Rundsteuerempfängern oder Kombinationen dieser Geräte.The method is used in electronic devices, preferably in electricity meters, Tariff devices, ripple control receivers or combinations of these devices.
Ein Verfahren der eingangs genannten Art ist aus der US-PS 5,644,271 bekannt, in der die Kompensation einer temperaturbedingten Frequenzdrift eines digitalen Taktsignals beschrieben wird, welches von einem Oszilattor erzeugt wird und dessen Frequenz von der Temperatur abhängig ist. Die Temperatur wird mittels eines Sensors, z. B. eines Thermistors gemessen, dessen analoges Ausgangssignal mittels eines Analog/Digital-Wandlers in ein digitales Signal umgewandelt wird. Der digitale Wert des letzteren dient als Adresse eines Speichers, in dem tabellenförmig Korrekturwerte der Frequenz in Funktion der Temperatur abgespeichert sind. Der Datenausgang des Speichers ist über einem Akkumulator auf ein Verzögerungsglied geführt, welches z. B. aus einem Zähler besteht, dessen Takteingang von einem Referenzfrequenz-Taktsignal gespeist ist, welches von einem Referenz-Quarzoszillator erzeugt wird. Der Zähler zählt die Impulse des letzteren. Die Verzögerungszeit des Verzögerungsglied ist digital einstellbar, indem ein Korrekturwert parallel in den Zähler geladen wird, welcher dann - beim Korrekturwert beginnend -rückwärts bis Null zählt und beim Erreichen des Nullwertes einen Ausgangsimpuls erzeugt. Das Ausgangsignal des Verzögerungsgliedes besteht somit aus temperaturabhängig verzögerten Impulsen, die das temperaturkompensierte Taktsignal bilden.A method of the type mentioned is known from US Pat. No. 5,644,271, in which the Compensation for a temperature-related frequency drift of a digital clock signal is described which is generated by an oscillator and whose frequency depends on the temperature is. The temperature is measured by means of a sensor, e.g. B. measured a thermistor, its analog Output signal is converted into a digital signal by means of an analog / digital converter. The digital value of the latter serves as the address of a memory in the table Correction values of the frequency as a function of the temperature are stored. The data output of the Memory is performed on an accumulator on a delay element, which, for. B. from one There is a counter whose clock input is fed by a reference frequency clock signal, which is generated by a reference crystal oscillator. The counter counts the pulses of the latter. The Delay time of the delay element can be set digitally by adding a correction value in parallel the counter is loaded, which then - starting at the correction value - counts down to zero and generates an output pulse when the zero value is reached. The output signal of the Delay element thus consists of temperature-dependent delayed pulses that Form temperature-compensated clock signal.
Bekannt ist auch US-PS 4,902,964, in der ein Elektrizitätszähler mit Verbrauchsregister ("demand register") beschrieben ist. Das letztere ermittelt mittels eines Mikrocomputers über programmierte Zeitperioden akkumulierte und gespeicherte Verbrauchsdaten. Dabei ist die Kenntnis der genauen Realzeit von essentieller Bedeutung. Zu diesem Zweck wird ein für den Mikrocomputer benötigtes Taktsignal von einer 50 Hz- oder 60 Hz-Netzfrequenz abgeleitet, wobei Perioden eines Netzsignals mit Hilfe einer mittels eines Quarzoszillators erzeugten Referenzfrequenz ermittelt werden. Ein Zähler ermittelt die Netzperioden, indem er die zwischen zwei aufeinanderfolgende Nulldurchgänge der Netzfrequenz vorhandenen Impulse der Referenfrequenz zählt. Anschliessend stellt ein Frequenzkomparator unter Berücksichtigung der zulässigen Frequenz-Toleranzen fest, ob die ermittelte Netzperiode eine 50 Hz- oder eine 60 Hz-Periode ist, worauf der Zählwert eines zugehörigen 50 Hz- bzw. 60 Hz-Zählers inkrementiert wird. Sobald der Zählwert eines dieser Zähler den Wert fünf erreicht hat, was fünf Nulldurchgangs-Abstände der betreffenden Frequenz entspricht, werden die Operationsparameter des Mikrocomputers und des Programm-Taktsignals entsprechend der ermittelten Netzperiode automatisch gesetzt. US Pat. No. 4,902,964 is also known, in which an electricity meter with a consumption register ("demand register "). The latter determines using a microcomputer via programmed Time periods of accumulated and stored consumption data. Thereby, the knowledge of the exact Real time essential. For this purpose, one required for the microcomputer Clock signal derived from a 50 Hz or 60 Hz network frequency, with periods of a network signal can be determined with the aid of a reference frequency generated by means of a quartz oscillator. A Counter determines the grid periods by measuring the number between two consecutive zero crossings the reference frequency counts existing pulses of the reference frequency. Then hires Frequency comparator, taking into account the permissible frequency tolerances, determines whether the determined network period is a 50 Hz or a 60 Hz period, whereupon the count is one associated 50 Hz or 60 Hz counter is incremented. As soon as the count of one of these counters has reached the value five, which corresponds to five zero-crossing distances of the relevant frequency, the operation parameters of the microcomputer and the program clock signal become corresponding of the network period determined.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu realisieren, welches es ermöglicht, temperatur- und/oder nichttemperaturbedingte unerwünschte Frequenzänderungen eines Taktsignals auf einfache und preisgünstige Weise sowie mit geringem schaltungstechnischem Aufwand automatisch zu kompensieren, unter Benutzung, nach Möglichkeit, bereits vorhandener Bauteile und ohne, dass dabei ein zweiter Oszillator erforderlich ist. Solche bereits in Elektrizitätszählern, Tarifgeräten, Rundsteuerempfängern oder Kombinationen dieser Geräte vorhandene Bauteile sind z. B. Teiler, deren Teilungsfaktor Zwei ist.The invention has for its object to implement a method of the type mentioned, which enables temperature and / or non-temperature-related undesirable Frequency changes of a clock signal in a simple and inexpensive manner and with little to compensate for circuitry effort automatically, if possible, existing components and without the need for a second oscillator. Such already in electricity meters, tariff devices, ripple control receivers or combinations of these Devices existing components are e.g. B. Dividers whose division factor is two.
Die genannte Aufgabe wird erfindungsgemäss durch die im Kennzeichen des Anspruchs 1
angegebenen Merkmale gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den
abhängigen Ansprüchen.According to the invention, this object is achieved by the characterizing part of
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.An embodiment of the invention is shown in the drawing and will be described in more detail below described.
Es zeigen:
- Fig. 1
- ein Blockschaltbild eines mit einem Taktgeber verbundenen Mikrocomputers,
- Fig. 2
- ein Blockschaltbild des Taktgebers,
- Fig. 3
- eine prinzipielle Darstellung einer Frequenzkorrektur,
- Fig. 4
- Impulsdiagramme zu einem, einen
Teilungsfaktor 2 ± Δ aufweisenden Teiler, - Fig. 5a
- eine prinzipielle Darstellung eines unkorrigierten Systems und
- Fig. 5b
- eine prinzipielle Darstellung eines korrigierten Systems
- Fig. 1
- 2 shows a block diagram of a microcomputer connected to a clock generator,
- Fig. 2
- a block diagram of the clock,
- Fig. 3
- a basic representation of a frequency correction,
- Fig. 4
- Pulse diagrams for a divider having a division factor of 2 ± Δ,
- Fig. 5a
- a basic representation of an uncorrected system and
- Fig. 5b
- a basic representation of a corrected system
In vielen elektronischen Geräten, vor allem aber in Elektrizitätszählern, Tarifgeräten,
Rundsteuerempfängern und Kombinationen dieser Geräten, wird heutzutage die Realzeit ("real
time") benötigt, also das genaue Kalenderdatum und die genaue Uhrzeit. Solche Geräte enthalten in
der Regel einen Mikrocomputer 1 und einen Taktgeber 2 (siehe Fig. 1). Der letztere weist einen
Oszillator 4 auf (siehe Figur 2), der vorzugsweise ein mit einem Quarz 3 bestückter Quarzoszillator
ist. Im letzteren Fall ist der Taktgeber 2 extern mit dem Quarz 3 beschaltet (siehe Fig. 1) und erzeugt
der Oszillator 4 ein Taktsignal, dessen Frequenz einer Quarzfrequenz entspricht. Nachfolgend wird
die Oszillatorfrequenz mit fQ bezeichnet und beträgt z. B. 32, 768 kHz. Eine Realzeit-Funktion ist im
Mikrocomputer 1 als Software implementiert. Mit Hilfe des Taktgebers 2 kann die Realzeit mit einer
gewünschten Genauigkeit ermittelt werden.In many electronic devices, but especially in electricity meters, tariff devices, ripple control receivers and combinations of these devices, real time ("real time") is required these days, ie the exact calendar date and the exact time. Such devices usually contain a
Nachfolgend wird die Erfindung anhand des Beispiels eines Elektrizitätszählers näher beschrieben.
In modernen Elektrizitätszählern wird zur Verrechnung gemessener Energie die genaue Realzeit
benötigt, bei der Energiemessungen stattgefunden haben. Der Elektrizitätszähler enthält mindestens
einen, in der Zeichnung nicht dargestellten Sensor HMC, mit dem z. B. eine zur gemessenen Energie
gehörende Leistung pN ermittelt wird. Die Ausgangsfrequenz des Sensors HMC ist vorzugsweise
proportional der ermittelten Leistung
Aus der Fig. 2 ist der innere Aufbau des Taktgebers 2 ersichtlich. Dieser enthält ausser den
Phasenregelkreis PLL und den Oszillator 4 eine SPI-Schnittstelle 5, einen freilaufenden Zähler 6, einen
ersten Frequenzteiler 7, eine Frequenzkorrektur-Schaltung 8, einen zweiten Frequenzteiler 9, einen
Netzfrequenz-Zähler 10, eine Umschalt-Steuerschaltung 11, einen Analog/Digital-Wandler 12 sowie
einen Multiplexer 13. Der in der Fig. 2 nichtdargestellte Quarz 3 ist zwischen zwei Klemmen XIN und
XOUT des Oszillators 4 angeschlossen, falls dieser ein Quarzoszillator ist. Der Quarz 3 ist dann
vorzugsweise die einzige chipexterne Komponente des Oszillators 4 und des Taktgebers 2. Alle anderen
Bauelemente derselben sind in einem Chip integriert. Die SPI-Schnittstelle 5 dient zur Kommunikation
zwischen dem Mikrocomputer 1 und dem Taktgeber 2, wobei der letztere immer als Sklave arbeitet. Mit
entsprechenden Telegrammen können z.B. Funktionsparameter des Taktgebers 2 gesetzt oder gelesen
werden sowie der freilaufende Zähler 6 auf Null zurückgestellt werden. Die SPI-Verbindung weist vier
Verbindungsdrähte auf, die jeweils an einem SCK-Eingang ("shift clock"), einem MOSI-Eingang
("master out, slave in"), einem CSB-Eingang ("chip select") oder einem MISO-Ausgang ("master in,
slave out") der normierten SPI-Schnittstelle 5 angeschlossen sind.The internal structure of the
Die Oszillatorftequenz fQ bzw. die Frequenz des Quarzes 3 ist in der Regel relativ grossen Streuungen
unterworfen, so dass die abgeleitete Frequenz fT des Taktsignals CL1 von Gerät zu Gerät sehr
unterschiedlich sein kann und entsprechend ungenaue Realzeiten ergibt. Sie muss daher kalibriert
werden, so dass alle Geräte die gleiche Realzeit ergeben. Zur Erzeugung einer kalibrierten Frequenz fT
des Taktsignals CL1 wird eine mindestens annnähernd halbierte Grundfrequenz fG verwendet, wobei
eine vom Frequenz-Korrekturwert m abgeleitete Annäherung bei einer Halbierung der Grundfrequenz fG
benutzt wird. Dazu wird die Grundfrequenz fG in der Frequenzkorrektur-Schaltung 8 mindestens
annähernd halbiert mit Hilfe eines Teilungsfaktors [2 ± Δ], der in der Regel eine kleine Abweichung ± Δ
vom idealen Teilungsfaktor Zwei aufweist. Die Frequenzkorrektur-Schaltung 8 teilt also die
Grundfrequenz fG durch 2±Δ, d. h. durch zwei plus oder minus einem kleinen Wert Δ. Mittels des
kleinen Wertes Δ lässt sich der Fehler der Oszillatorfrequenz fQ korrigieren. Der Wert der Abweichung ±
Δ ist vom Frequenz-Korrekturwert m abgeleitet. Der im Mikrocomputer 1 gespeicherte Frequenz-Korrekturwert
m wird mittels eines SPI-Telegramms über die SPI-Schnittstelle 5 der Frequenzkorrektur-Schaltung
8 zugeführt. Die Grundfrequenz fG ist entweder die Oszillatorfrequenz fQ, was in der Fig. 2
angenommen wurde, oder eine von der Oszillatorfrequenz fQ abgeleitete Frequenz. Um das kalibrierte
Taktsignal CL1 zu erhalten, wird die kalibrierte Ausgangsfrequenz der Frequenzkorrektur-Schaltung 8,
die - mindestens annähernd - 16,384 kHz beträgt, verwendet und im zweiten Frequenzteiler 9 weiter
geteilt, nämlich durch 1638,4, um 10 Hz zu erhalten. Weiter werden im zweiten Frequenzteiler 9 noch
das 8,192 kHz-Taktsignal CL3 und das 4,096 kHz-Taktsignal CL4 erzeugt durch Teilung der kalibrierten
Ausgangsfrequenz der Frequenzkorrektur-Schaltung 8 durch zwei bzw. vier. In der Fig. 2 sind die
digitalen Frequenzwerte 32,768 kHz, 16,384 kHz, 8,192 kHz und 4,096 kHz - wie in der Digitaltechnik
üblich - abgekürzt mit 32 kHz, 16 kHz, 8 kHz und 4 kHz bezeichnet. Es ist zu beachten, dass bei
Ermittlung des Frequenz-Korrekturwertes m eine unkalibrierte Frequenz 4,096 kHz des Taktsignals CL4
mit der Referenzfrequenz fR verglichen werden muss. Dies bedeutet, dass die Frequenzkorrektur-Schaltung
8 in diesem Fall genau durch 2 teilen muss, d. h. dass in diesem Fall Δ = 0 gilt. In einem
Produktionsschritt kann der Taktgeber 2 mit Hilfe eines SPI-Telegramms in einen sogenannten
Kalibriermodus geschaltet werden, um eine von der Oszillatorfrequenz fQ abgeleitete unkalibrierte
Frequenz, z. B. die Frequenz 4,096 kHz des Taktsignals CL4, zu messen und den Frequenz-Korrekturwert
m zu ermitteln.The oscillator frequency f Q or the frequency of the
Die Genauigkeit der Oszillatorfrequenz fQ ist z. B. ± 20 ppm. Die Genauigkeit der korrigierten, kalibrierten Frequenz fT des Taktsignals CL1 ist min. ± 1 ppm.The accuracy of the oscillator frequency f Q is e.g. B. ± 20 ppm. The accuracy of the corrected, calibrated frequency f T of the clock signal CL1 is min. ± 1 ppm.
Nachfolgend werden folgende Abkürzungen verwendet:
- fQ,TQ:
- fehlerbehaftete Oszillatorfrequenz bzw. fehlerbehaftete Oszillatorperiodendauer,
- fS,TS:
- Oszillator-Sollfrequenz bzw. Oszillator-Sollperiodendauer,
- fG :
- Grundfrequenz,
- εQ :
- relativer Fehler der Oszillatorfrequenz und
- εZ :
- relativer Fehler der korrigieren Taktfrequenz fT.
- f Q , T Q :
- faulty oscillator frequency or faulty oscillator period,
- f S , T S :
- Set oscillator frequency or set oscillator period,
- f G :
- Fundamental frequency,
- ε Q :
- relative error of the oscillator frequency and
- ε Z :
- relative error of the correct clock frequency f T.
Es gelten folgende Zusammenhänge:
Wie aus Fig. 3 ersichtlich wird die Grundfrequenz fG in der Frequenzkorrektur-Schaltung 8 durch
[2 ± Δ] geteilt, so dass am Ausgang der letzteren ein Taktsignal vorhanden ist, dessen Frequenz
mindestens annähernd fG/2 ist.3, the fundamental frequency f G in the
In Fig. 4 ist die prinzipielle Arbeitsweise eines erfindungsgemässen, einen Teilungsfaktor [2 ± Δ]
aufweisenden Teilers anhand von Impulsdiagrammen verdeutlicht. Die Impulse der Grundfrequenz
fG sind periodisch von Eins bis zum Korrekturwert m fortlaufend durchnumeriert. Der FrequenzKorrekturwert
m ist somit eine Zahl, deren Wert eine Nummer der Impulse der Grundfrequenz fG ist.
Um durch [2 ± Δ] zu teilen, wird zuerst einmal jeder zweite Impuls der Grundfrequenz fG
unterdrückt. Die mindestens annähernde Halbierung der Grundfrequenz fG erfolgt somit, indem die
Grundfrequenz fG zuerst ideal halbiert wird, bevor dann zur Realisierung der Annäherung zu
Zeitpunkten der Impulse der Grundfrequenz fG, deren Nummer mit dem Frequenz-Korrekturwert m
übereinstimmt, zur Impulsreihe, deren Frequenz die ideal halbierte Grundfrequenz fG/2 ist, jeweils
ein Impuls hinzugefügt oder nichthinzufügt wird. In dem in der Fig. 4 dargestellten Beispiel ist dies
bei jedem siebten Impuls der Fall, d. h. m = 7. Die Abweichung ± Δ des Teilerfaktors von 2 wird
also erreicht, indem nach gewissen, durch den Frequenz-Korrekturwert m gekennzeichneten Zeiten
jeweils ein zusätzlicher Impuls hinzugefügt wird oder nicht. Dabei wird ein Impuls jeweils
hinzugefügt, wenn eine negative Abweichung -|εQ| , und kein Impuls hinzugefügt, wenn eine
positive Abweichung (+|εQ|) der Oszillatorfrequenz fQ von ihrer Sollfrequenz vorhanden ist.
Bedingung für eine korrekte Frequenzkorrektur in beiden Richtungen ±Δ ist, dass der Frequenz-Korrekturwert
m eine ungerade ganze Zahl ist. Wie aus Fig. 4, zweite Zeile, ersichtlich ist, wird zum
Zeitpunkt der Impulse m = 7 jeweils ein Impuls hinzugefügt, wenn
Der mittels der Frequenz-Korrekturschaltung 8 realisierte Teilungsfaktor [2 ± Δ] ergibt sich aus der
Formel:
Die folgende Gleichung stellt die Grundlage zur Berechnung des Korrekturfaktors m dar: The following equation is the basis for calculating the correction factor m:
Die Gleichung 4 nach m aufgelöst ergibt:
Da nach der Frequenzkorrektur möglichst kein Fehler mehr vorhanden sein soll, ist εZ gleich Null zu
setzen. Es folgt somit für die Berechnung von m:
Der ermittelte Frequenz-Korrekturwert m wird vom Mikrocomputer 1 über die SPI-Schnittstelle 5 und deren mit m bezeichneten Ausgang der Frequenzkorrektur-Schaltung 8 zugeführt.The determined frequency correction value m is fed from the
Die Gleichung 4 nach εZ aufgelöst ergibt:
Die Genauigkeit des Quarzes beträgt z.B. εQ = +101ppm. Die Gleichung 6 ergibt
Mit diesem m-Wert beträgt der Fehler nach der Frequenzkorrektur gemäss Gleichung 7:
Die Genauigkeit des Quarzes beträgt z.B. εQ = -101ppm. Die Gleichung 6 ergibt
Mit diesem m-Wert beträgt der Fehler nach der Frequenzkorrektur gemäss Gleichung 7:
Der Oszillator 4, der freilaufende Zähler 6 und der erste Frequenzteiler 7 sind sogenannte "low power"-Bauteile
mit niedrigem Leistungsverbrauch und werden - in der Fig. 2 nicht dargestellt - während eines
Netzausfalls des Energieversorgungsnetzes von einem Supercap oder einer Batterie gepeist, die dann
ausschliesslich nur diese drei Bauteile 4, 6 und 7 speisen. Der erste Frequenzteiler 7 teilt die
Oszillatorfrequenz fQ des Oszillators 4 herunter auf eine an seinem Ausgang erscheinende unkalibrierte,
nicht frequenzkorrigierte Frequenz eines weiteren Taktsignals CL1U. Die unkalibrierte Frequenz des
letzteren ist bis aufeinen Kalibrierunterschied gleich der zu kalibrierenden Frequenz fT = 10 Hz des
Taktsignals CL1. Eine Osillatorfrequenz fQ von 32,768kHz wird also im ersten Frequenzteiler 7 durch
3276,8 geteilt. Die Impulse des Taktsignals CL1U sind auf einen Takteingang des freilaufenden Zählers
6 geführt und werden von diesem gezählt. Der freilaufende Zähler 6 dient zur Nachführung der Realzeit
nach einem Netzausfall und ist z. B. ein 32-Bit-Zähler. Ein 32Bit-Parallelausgang des freilaufenden
Zählers 6 ist auf einen mit FRC ("free running counter") bezeichneten Buseingang der SPI-Schnittstelle
5 geführt. Der Zählerstand des freilaufenden Zählers 6 kann über die SPI-Schnittstelle 5 und die SPI-Verbindung
(siehe Fig. 1) vom Mikrocomputer 1 gelesen werden. Während eines Netzausfalls zählt der
freilaufende Zähler 6 weiter, so dass sein Zählerstand weiter inkrementiert wird. Eine während der
Dauer des Netzausfalls erfolgte Inkrementation A des Zählerstandes des freilaufenden Zählers 6
entspricht der Dauer des Netzausfalls. Die Realzeit wird im Mikrocomputer 1 entsprechend nachgeführt.
Der Taktgeber 2 ist so ausgelegt, dass eine minimale Betriebsdauer (Gangreserve) von einer Woche
sichergestellt ist unter der Bedingung, dass die Kapazität eines vorhandenen Supercap's 0.56 F bis 0.22
F beträgt, ein paralleler Entladewiderstand des Supercap's nicht kleiner als 5 MΩ ist und die Spannung
des Supercap's zu Beginn einer Entladung 5 Volt beträgt. Der analoge Wert einer Ausgangsspannung
UCA des Supercap's bzw. der Batterie wird mittels des Analog/Digital-Wandlers 12 in einen digitalen
Wert UCD umgewandelt, welcher z. B. 4 Bit aufweist und einem mit UCD bezeichneten Eingang der SPI-Schnittstelle
5 zugeführt ist. Der Analog/Digital-Wandler 12 dient dazu, die Restspannung des
Supercap's nach einem Netzausfall zu messen. Der Wert der Restspannung des Supercap's wird also
nach einem Netzausfall gemessen und über die SPI-Schnittstelle 5 vom Mikrocomputer 1 abgefragt
zwecks Entscheidung, ob ein beim Netzausfall anstehender Zählerstand des freilaufenden Zählers 6
gültig ist oder nicht. Die drei Bauteile 4, 6 und 7 funktionieren bis zu einer Restspannung von ca 1 Volt
und laufen somit bei einem Netzausfall weiter, solange die Restspannung des Supercap's mindestens 1
Volt beträgt. Eine Analog/Digital-Wandlung des Restspannungswertes wird jedesmal gestartet, wenn ein
an einem mit SLEEPB_RB bezeichneten Eingang des Taktgebers 2 anstehendes "low power"-Signal
inaktiviert wird, d. h. wenn an einem mit SLEEP bezeichneten Eingang des Analog/Digital-Wandlers 12
ein Logikwert "1" erscheint, und dauert z. B. sieben Oszillator-Taktperioden. Das Wandlungsresultat
kann beliebig oft ausgelesen werden und bleibt solange erhalten, bis die nächste Wandlung
abgeschlossen ist. The
Die Perioden TT des Taktsignals CL1 dienen wie bereits erwähnt als Zeitbasis der Realzeit. Bei
einer Spannungswiederkehr nach einem jeden Netzausfall wird die Realzeit nachgeführt durch
Ermittlung der Dauer des Netzausfalls mit anschliessend entsprechender Korrektur der Realzeit. Da
die Ermittlung der Dauer des Ausfalls mit Hilfe eines nichkalibrierten Taktsignals CL1U erfolgt,
muss die so ermittelte Dauer vor Korrektur der Realzeit durch Abzug eines Zeitkorrekturwertes d
bei einem Vorliegen einer positiven Abweichung +| εQ| oder Hinzufügen des Zeitkorrekturwertes d
bei einem Vorliegen einer negativen Abweichung -| εQ| korrigiert werden, wobei der
Zeitkorrekturwert d vom Frequenz-Korrekturwert m abhängig ist. Da der freilaufende Zähler 6 mit
einem vom unkorrigierten Quarzsignal abgeleiten 10Hz-Taktsignal getaktet wird, muss die
Frequenzkorrektur nach einem Netzausfall jeweils vom Mikrocomputer-Programm ausgeführt
werden. Es stellt sich nun die Frage, um welchen Zeitkorrekturwert d eine Inkrementation A des
Zählerstandes des freilaufenden Zählers 6 korrigiert werden muss bei einem gegebenen Frequenz-Korrekturwert
m, wenn anlässlich der Dauer eines Netzausfalls die Inkrementation A des
Zählerstandes des freilaufenden Zählers 6 erfolgt und diese Dauer der Inkrementatiom A entspricht.As already mentioned, the periods T T of the clock signal CL1 serve as a time base for real time. In the event of a voltage recovery after each power failure, the real time is tracked by determining the duration of the power failure with a corresponding correction of the real time. Since the duration of the failure is determined with the aid of a non-calibrated clock signal CL1 U , the duration determined in this way must be corrected before the real time is corrected by subtracting a time correction value d if there is a positive deviation + | ε Q | or adding the time correction value d if there is a negative deviation - | ε Q | can be corrected, the time correction value d being dependent on the frequency correction value m. Since the free-running
Um bei einer Oszillatorfrequenz fQ von 32,768kHz auf ein Ausgangssignal von 10 Hz zu gelangen, muss
der Teilungsfaktor V des ersten Frequenzteilers 7 gleich 3276,8 sein. Die Teilerkette des unkorrigierten
Systems (siehe Fig. 5a) liefert folgende Grundgleichung:
Der Zeitkorrekturwert d ist somit gleich einem Verhältnis A/m der anlässlich der Dauer des Netzausfalls erfolgten Inkrementation A und des Frequenz-Korrekturwertes m, wobei der Wert des Verhältnisses A/m auf den nächsten ganzen Wert abgerundet ist.The time correction value d is therefore equal to a ratio A / m which, on the occasion of the duration of the Power failure occurred increment A and the frequency correction value m, the value of Ratio A / m is rounded down to the nearest whole value.
Wenn also z. B. während eines Spannungsausfalls der freilaufende Zähler 6 um einen Wert A = 46435
inkrementiert wurde, dann ist mit m = 9901 und εQ > 0:
Für den Faktor m werden vorzugsweise 24 Bit verwendet, wobei das MSB ("most significant bit") das Vorzeichen der Korrektur angibt:
- MSB = "1"
- : Hinzufügen eines Impulses (Korrektur für εQ < 0)
- MSB = "0"
- : Auslassen eines Impulses (Korrektur für εQ > 0)
Das MSB wird von einem mit pml ("plus minus Impuls") bezeichneten Ausgang der SPI-
- MSB = "1"
- : Adding a pulse (correction for ε Q <0)
- MSB = "0"
- : Skipping a pulse (correction for ε Q > 0)
The MSB is fed to the
Eine Umgebungstemperatur T des Oszillators 4 und, sofern vorhanden, des Quarzes 3 ist in der
Regel variabel, so dass auch die Oszillatorfrequenz fQ temperaturabhängig variabel ist. In diesem
Fall ist der Frequenz-Korrekturwert m ein von der Umgebungstemperatur T des Oszillators 4 bzw.
des Quarzes 3 temperaturabhängiger Frequenz-Korrekturwert mT. Bei einer Kalibrierung wird dann
mit Hilfe der Referenzfrequenz fR bei einer mittleren Umgebungstemperatur TO des Oszillators 4 ein
mittlerer Frequenz-Korrekturwert mO ermittelt und gespeichert. Im Betrieb wird ausserdem, z. B.
fortlaufend periodisch, die Umgebungstemperatur T des Oszillators 4 gemessen und eine
Temperaturdifferenz
Das an einem ersten Ausgang des zweiten Frequenzteilers 9 anstehende und von der Oszillatorfrequenz
fQ abgeleitete kalibrierte 10Hz-Taktsignal ist einem ersten Eingang des Multiplexers 13 zugeführt. Das
an einem zweiten Ausgang des zweiten Frequenzteilers 9 anstehende Taktsignal CL3 ist auf einen
Takteingang des Netzfrequenz-Zählers 10 sowie aufeinen mit CL3 bezeichneten Ausgang des
Taktgebers 2 geführt. Das an einem dritten Ausgang des zweiten Frequenzteilers 9 anstehende
Taktsignal CL4 ist auf einen weiteren, mit CL4 bezeichneten Ausgang des Taktgebers 2 geführt.The calibrated 10 Hz clock signal present at a first output of the
Der Taktgeber 2 erfasst und beurteilt die Netzfrequenz fN, wobei erkannt wird, ob eine 50Hz- oder 60Hz-Netzspannung
uN vorhanden ist. Zu diesem Zweck ist die Netzspannung uN auf einen Eingang des
Netzfrequenz-Zählers 10 geführt, welcher ihre Periodendauer misst mit Hilfe der von der
Oszillatorfrequenz fQ mit Hilfe der Frequenzkorrektur-Schaltung 8 und des zweiten Frequenzteilers 9
abgeleiteten kalibrieten 8,192 kHz-Taktfrequenz des Taktsignals CL3, die - wie bereits erwähnt - dem
Takteingang des Netzfrequenz-Zählers 10 zugeführt ist. Befindet sich eine zu 50Hz oder 60Hz gehörige
Netzperiode TN innerhalb einer Toleranzgrenze von ±5% so erscheint an einem mit uN_ok bezeichneten
Ausgang des Netzfrequenz-Zählers 10 ein Logikwert "1", der einem Steuereingang der Umschalt-Steuerschaltung
11 zugeführt ist. In der nachfolgenden Tabelle sind die ±5%- Frequenz-Toleranzgrenzen
der Energieversorgungs-Spannung uN angegeben. Der Netzfrequenz-Zähler 10 zählt die Anzahl der
8,192 kHz-Impulse des Taktsignals CL3, die zwischen zwei aufeinanderfolgenden positiven Flanken
eines Netzfrequenz-Taktsignals vorhanden sind, welches von der Netzspannung uN abgeleitet ist und
deren Frequenz besitzt. Werden also z.B. 156 Impulse gezählt, so liegt die Netzfrequenz fN gemäss der
nachfolgenden Tabelle innerhalb des 50Hz ±5%- Frequenzbandes und ein entsprechendes Statusbit wird
gesetzt, was einem Logikwert "1" am Ausgang uN_ok des Netzfrequenz-Zählers 10 entspricht.
Die Netzfrequenz fN kann also mindestens zwei Frequenzwerte, in der Regel 50 Hz und 60 Hz,
besitzen. Mittels der gemessenen Perioden TN des Netzfrequenz-Taktsignals wird jeweils der
Frequenzwert des letzteren ermittelt zwecks Wahl eines zugehörigen korrekten Teilungsfaktors zur
Ableitung der gewünschten Frequenz fT, z. B. 10 Hz, des Taktsignals CL1 von der Netzfrequenz fN.
Innerhalb des Netzfrequenz-Zählers 10 sind daher - nicht dargestellt - zwei Teiler vorhanden, einer
für 50 Hz und einer für 60 Hz, welche aus der Energieversorgungs-Spannung uN bzw. dem
Netzfrequenz-Taktsignal in jedem Fall ein 10Hz-Taktsignal erzeugen, welches an einem mit 10Hz
bezeichneten Ausgang des Netzfrequenz-Zählers 10 erscheint und einem zweiten Eingang des
Multiplexers 13 zugeführt ist. Ein Ausgangssignal uN_QZ_B am Ausgang der Umschalt-Steuerschaltung
11 ist aufeinen Steuereingang des Multiplexers 13 geführt. Mit Hilfe des
Ausgangssignals uN_QZ_B wird der erste oder zweite Eingang des Multiplexers 13 auf dessen
Ausgang durchgeschaltet. Der letztere ist gleichzeitig ein mit CL1 bezeichneter Ausgang des
Taktgebers 2, der gemäss Darstellung in der Fig. 1 mit dem Interrupt-Eingang des Mikrocomputers 1
verbunden ist und an dem in beiden Fällen ein kalibriertes 10Hz-Taktsignal CL1 ansteht. Die 10Hz-Frequenz
ist dabei also entweder von der Oszillatorfrequenz fQ oder von der Netzfrequenz fN
abgeleitet, je nachdem, ob der erste oder zweite Eingang des Multiplexers 13 durchgeschaltet ist.The line frequency f N can therefore have at least two frequency values, as a rule 50 Hz and 60 Hz. By means of the measured periods T N of the network frequency clock signal, the frequency value of the latter is determined in each case for the purpose of choosing an associated correct division factor for deriving the desired frequency f T , e.g. B. 10 Hz, the clock signal CL1 from the network frequency f N. Within the
Der Taktgeber 2 kennt somit zwei Betriebsarten zu Erzeugung des als Mikrocomputer-Interruptsignal
verwendeten kalibrierten 10 HZ-Taktsignals CL1, wobei die Betriebsart mittels eines SPI-Telegramms
vom Mikrocomputer 1 her wählbar ist. Durch diese Wahl erscheint entweder ein Logikwert "0" oder ein
Logikwert "1" an einem mit QZO bezeichneten Ausgang der SPI-Schnittstelle 5, der mit einem
Steuereingang QZO der Umschalt-Steuerschaltung 11 verbunden ist. Ein Takteingang der letzteren ist
von der Netzspannung uN gespeist. In einer ersten der beiden Betriebsarten ist die Frequenz fT des
Taktsignals CL1 ausschliesslich von der Oszillatorfrequenz fQ abgeleitet, was einem Logikwert "0" am
Ausgang QZO der SPI-Schnittstelle 5 entspricht. Dieser Logikwert "0" erzeugt über die Umschalt-Steuerschaltung
11 einen Logikwert "0" an deren Ausgang uN_QZ_B, wodurch, wie bereits erwähnt, der
erste Eingang des Multiplexers 13, an dem das von der Oszillatorfrequenz fQ abgeleitete 10Hz-Taktsignal
ansteht, aufden Ausgang des Multiplexers 13 durchgeschaltet wird. In der anderen, zweiten
Betriebsart erfolgt die Ableitung der Frequenz fT des Taktsignals CL1 von der Netzfrequenz fN,
allerdings wird zur Erzeugung der Frequenz fT des Taktsignals CL1 die Netzfrequenz fN nur verwendet,
wenn die gemessenen Perioden TN des Netzfrequenz-Taktsignals innerhalb vorgegebener
Toleranzgrenzen liegen, ansonsten die Frequenz fT des Taktsignals CL1 von der Oszillatorfrequenz fQ
abgeleitet wird. Die zur Messung der Perioden TN verwendete, von der Oszillatorfrequenz fQ abgeleitete
Messfrequenz fM ist vorzugsweise, genau wie die von der Oszillatorfrequenz fQ abgeleitete Frequenz fT
des Taktsignals CL1, kalibriert. Zur Kalibrierung der Messfrequenz fM sowie der Frequenz fT des
Taktsignals CL1 wird dabei vorzugsweise die gleiche, bereits erwähnte annähernd halbierte
Grundfrequenz fG verwendet. In der zweiten Betriebsart ist ein Logikwert "1" am Ausgang QZO der
SPI-Schnittstelle 5 vorhanden. Dieser Logikwert "1" erzeugt über die Umschalt-Steuerschaltung 11
einen Logikwert "1" an deren Ausgang uN_QZ_B, wodurch der zweite Eingang des Multiplexers 13, an
dem das von der Netzfrequenz fN abgeleitete 10Hz-Taktsignal ansteht, auf den Ausgang des Multiplexers
13 durchgeschaltet wird, allerdings nur unter der Bedingung, dass am mit uN_ok bezeichneten Ausgang
des Netzfrequenz-Zählers 10 ein Logikwert "1" ansteht. Letzteres ist nur der Fall, wenn die Netzperiode
TN sich innerhalb der erlaubten Toleranzgrenzen befindet.The
Im Fall einer frequenzmässig zu ungenauen Netzspannung uN schaltet der Taktgeber 2 auch bei
Vorhandensein eines Logikwertes "1" am Ausgang QZO der SPI-Schnittstelle 5 (zweite Betriebsart)
automatisch um auf die von der Oszillatorfrequenz fQ abgeleitete Frequenz fT, indem am mit uN_ok
bezeichneten Ausgang des Netzfrequenz-Zählers 10 ein Logikwert "0" erscheint, worauf das
Ausgangssignal uN_QZ_ B der Umschalt-Steuerschaltung 11 einen Logikwert "0" annimmt, der den
ersten Eingang des Multiplexers 13, an dem das von der Oszillatorfrequenz fQ abgeleitete 10Hz-Taktsignal
ansteht, auf den Ausgang des Multiplexers 13 durchschaltet. Die Umschaltung ist wie folgt
implementiert: Zum Umschalten von der Oszillatorfrequenz fQ aufdie Netzfrequenz fN, müssen z. B. 16
aufeinanderfolgende, innerhalb der Toleranzgrenzen liegende Netzperioden TN gemessen werden.
Umgekehrt erfolgt die Umschaltung von der Netzfrequenz fN auf die Oszillatorfrequenz fQ sofort nach
einer ersten zu ungenauen Netzperiode TN.In the case of a frequency-inaccurate mains voltage u N, the
Claims (18)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP98109712A EP0961411B1 (en) | 1998-05-28 | 1998-05-28 | Procedure for deriving a clock frequency |
SI9830721T SI0961411T1 (en) | 1998-05-28 | 1998-05-28 | Procedure for deriving a clock frequency |
DE59811948T DE59811948D1 (en) | 1998-05-28 | 1998-05-28 | Method for deriving a frequency of a clock signal |
US09/701,323 US6590376B1 (en) | 1998-05-28 | 1999-03-20 | Method of deriving a frequency of a pulse signal from alternate sources and method of calibrating same |
CNB998065749A CN1178393C (en) | 1998-05-28 | 1999-03-20 | Method for deriving or calibrating frequency of pulse signal |
PCT/EP1999/001879 WO1999062177A1 (en) | 1998-05-28 | 1999-03-20 | Method for deriving or calibrating a frequency of a clock signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP98109712A EP0961411B1 (en) | 1998-05-28 | 1998-05-28 | Procedure for deriving a clock frequency |
Publications (2)
Publication Number | Publication Date |
---|---|
EP0961411A1 true EP0961411A1 (en) | 1999-12-01 |
EP0961411B1 EP0961411B1 (en) | 2004-09-15 |
Family
ID=8232020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP98109712A Expired - Lifetime EP0961411B1 (en) | 1998-05-28 | 1998-05-28 | Procedure for deriving a clock frequency |
Country Status (6)
Country | Link |
---|---|
US (1) | US6590376B1 (en) |
EP (1) | EP0961411B1 (en) |
CN (1) | CN1178393C (en) |
DE (1) | DE59811948D1 (en) |
SI (1) | SI0961411T1 (en) |
WO (1) | WO1999062177A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1980862A2 (en) * | 2007-03-22 | 2008-10-15 | EMH Elektrizitätszähler GmbH & Co KG | Electronic electricity meter |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10140618A1 (en) * | 2001-08-18 | 2003-03-06 | Bosch Gmbh Robert | Procedure for correcting an oscillator frequency |
FR2851095B1 (en) * | 2003-02-11 | 2005-10-21 | St Microelectronics Sa | INTEGRATED PHASE LOCKED BUCKLE OF REDUCED SIZE |
JP5103840B2 (en) * | 2006-09-20 | 2012-12-19 | セイコーエプソン株式会社 | Specific phase position detection circuit, waveform generation circuit, electronic device, discharge lamp control device, projector, and specific phase position detection method |
US7830216B1 (en) * | 2008-09-23 | 2010-11-09 | Silicon Labs Sc, Inc. | Precision, temperature stable clock using a frequency-control circuit and a single oscillator |
US7764131B1 (en) * | 2008-09-23 | 2010-07-27 | Silicon Labs Sc, Inc. | Precision, temperature stable clock using a frequency-control circuit and dual oscillators |
US8183937B2 (en) * | 2009-02-13 | 2012-05-22 | Silego Technology, Inc. | Integrated circuit frequency generator |
DK2427949T3 (en) | 2009-05-07 | 2020-06-29 | Virginia Electric And Power Company | VOLTAGE CONSERVATION USING ADVANCED METERING INFRASTRUCTURE AND SUBSTATION CENTRALIZED VOLTAGE CONTROL |
CN201421494Y (en) * | 2009-05-11 | 2010-03-10 | 中山大洋电机股份有限公司 | Clock detecting circuit of microprocessor and MCU (micro controller unit) clock detecting circuit of DC brushless motor |
TWI472161B (en) * | 2011-09-28 | 2015-02-01 | Altek Corp | Apparatus for porviding clock and method thereof |
US9128496B2 (en) * | 2011-10-26 | 2015-09-08 | The United States Of America As Represented By Secretary Of The Navy | Auto-ranging for time domain extraction of perturbations to sinusoidal oscillation |
US9553453B2 (en) | 2013-03-15 | 2017-01-24 | Dominion Resources, Inc. | Management of energy demand and energy efficiency savings from voltage optimization on electric power systems using AMI-based data analysis |
US9563218B2 (en) | 2013-03-15 | 2017-02-07 | Dominion Resources, Inc. | Electric power system control with measurement of energy demand and energy efficiency using t-distributions |
US9678520B2 (en) | 2013-03-15 | 2017-06-13 | Dominion Resources, Inc. | Electric power system control with planning of energy demand and energy efficiency using AMI-based data analysis |
US9847639B2 (en) | 2013-03-15 | 2017-12-19 | Dominion Energy, Inc. | Electric power system control with measurement of energy demand and energy efficiency |
US9582020B2 (en) | 2013-03-15 | 2017-02-28 | Dominion Resources, Inc. | Maximizing of energy delivery system compatibility with voltage optimization using AMI-based data control and analysis |
US10732656B2 (en) | 2015-08-24 | 2020-08-04 | Dominion Energy, Inc. | Systems and methods for stabilizer control |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3993984A (en) * | 1975-04-08 | 1976-11-23 | Power Management Corporation | Electronic underfrequency relay |
GB2069153A (en) * | 1980-02-06 | 1981-08-19 | Sangamo Weston | Multitariff electricity meters |
GB2132042A (en) * | 1982-12-15 | 1984-06-27 | British Broadcasting Corp | Frequency and timing sources |
US4902964A (en) * | 1987-09-21 | 1990-02-20 | Landis & Gyr Metering, Inc. | Program clock for an electronic demand register with automatic calibration based on sensed line frequency |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644271A (en) | 1996-03-05 | 1997-07-01 | Mehta Tech, Inc. | Temperature compensated clock |
US6005384A (en) * | 1996-10-22 | 1999-12-21 | Abb Power T&D Company Inc. | Methods and apparatus for oscillator compensation in an electrical energy meter |
-
1998
- 1998-05-28 SI SI9830721T patent/SI0961411T1/en unknown
- 1998-05-28 DE DE59811948T patent/DE59811948D1/en not_active Expired - Lifetime
- 1998-05-28 EP EP98109712A patent/EP0961411B1/en not_active Expired - Lifetime
-
1999
- 1999-03-20 US US09/701,323 patent/US6590376B1/en not_active Expired - Lifetime
- 1999-03-20 CN CNB998065749A patent/CN1178393C/en not_active Expired - Fee Related
- 1999-03-20 WO PCT/EP1999/001879 patent/WO1999062177A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3993984A (en) * | 1975-04-08 | 1976-11-23 | Power Management Corporation | Electronic underfrequency relay |
GB2069153A (en) * | 1980-02-06 | 1981-08-19 | Sangamo Weston | Multitariff electricity meters |
GB2132042A (en) * | 1982-12-15 | 1984-06-27 | British Broadcasting Corp | Frequency and timing sources |
US4902964A (en) * | 1987-09-21 | 1990-02-20 | Landis & Gyr Metering, Inc. | Program clock for an electronic demand register with automatic calibration based on sensed line frequency |
Non-Patent Citations (1)
Title |
---|
PAUL C R: "CIRCUIT BOUNDS OUTPUT FREQUENCY", EDN ELECTRICAL DESIGN NEWS, vol. 34, no. 5, 2 March 1989 (1989-03-02), pages 175, XP000120419 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1980862A2 (en) * | 2007-03-22 | 2008-10-15 | EMH Elektrizitätszähler GmbH & Co KG | Electronic electricity meter |
EP1980862A3 (en) * | 2007-03-22 | 2010-01-13 | EMH Elektrizitätszähler GmbH & Co KG | Electronic electricity meter |
Also Published As
Publication number | Publication date |
---|---|
WO1999062177A1 (en) | 1999-12-02 |
EP0961411B1 (en) | 2004-09-15 |
CN1178393C (en) | 2004-12-01 |
SI0961411T1 (en) | 2005-02-28 |
CN1303540A (en) | 2001-07-11 |
US6590376B1 (en) | 2003-07-08 |
DE59811948D1 (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0961411A1 (en) | Procedure for deriving a clock frequency | |
DE69233248T2 (en) | Programmable electricity meter | |
DE69427798T2 (en) | Pacemaker system with improved end-of-life detector | |
DE2812121A1 (en) | MEASURING DEVICE FOR MEASURING AC CURRENT SIZES USING DIGITAL DATA PROCESSING | |
DE2948330C2 (en) | Method and device for frequency measurement | |
DE69519452T2 (en) | Correcting the time of an electronic watch | |
DE3841512A1 (en) | CLOCK STOP | |
EP0321725B1 (en) | Method for determining the control voltage of a voltage-controlled oscillator in a phase-locked loop | |
DE2420194B2 (en) | Electro-optical distance measuring device with averaging of the phase difference values | |
DE4032842A1 (en) | BATTERY VOLTAGE MEASURING DEVICE | |
DE2932050C2 (en) | Speed measuring device for internal combustion engines and speed measuring device for vehicles | |
EP0569740B1 (en) | Method for automatic calibration of electricity meters and apparatus therefor | |
DE112006000788T5 (en) | Clock transmission device and tester | |
DE3234575A1 (en) | Method and arrangement for measuring frequencies | |
DE4403124C2 (en) | Method for operating a radio clock | |
DE10200698B4 (en) | Accurate time delay system and method using an inaccurate oscillator | |
DE102009042647B4 (en) | Electronic circuit for ultra-low power timer applications and methods for calibrating and operating same | |
DE2446602B2 (en) | Tariff device for the continuous recording and display of a value of the electrical consumption averaged over constant time intervals | |
EP0015864B1 (en) | Circuit for the determination of the reactance of a power transmission line in the case of a short circuit | |
DE3751341T2 (en) | Speed signal processing. | |
EP3783317B1 (en) | Sensor device with synchronisation of a sensor signal with an interrogation signal | |
EP0720021B1 (en) | Inductive sensor for measuring the speed or the direction of rotation of a shaft | |
DE3219283C2 (en) | Average frequency meter | |
CH687423A9 (en) | Multifunktionszaehler | |
DE904195C (en) | Transmitter system for wireless location based on the hyperbola principle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): CH DE FI FR GB LI SE |
|
AX | Request for extension of the european patent |
Free format text: AL;LT;LV;MK;RO;SI |
|
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: SIEMENS METERING AG |
|
17P | Request for examination filed |
Effective date: 20000602 |
|
AKX | Designation fees paid |
Free format text: CH DE FI FR GB LI SE |
|
AXX | Extension fees paid |
Free format text: SI PAYMENT 20000602 |
|
17Q | First examination report despatched |
Effective date: 20020729 |
|
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: LANDIS + GYR AG |
|
GRAP | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
|
GRAS | Grant fee paid |
Free format text: ORIGINAL CODE: EPIDOSNIGR3 |
|
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: LANDIS+GYR AG |
|
RIN1 | Information on inventor provided before grant (corrected) |
Inventor name: SCHALLER, MICHEL Inventor name: BULINSKY, MIRKO Inventor name: BAMMERT, KURT |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): CH DE FI FR GB LI SE |
|
AX | Request for extension of the european patent |
Extension state: SI |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH Ref country code: CH Ref legal event code: EP |
|
REF | Corresponds to: |
Ref document number: 59811948 Country of ref document: DE Date of ref document: 20041021 Kind code of ref document: P |
|
REG | Reference to a national code |
Ref country code: SE Ref legal event code: TRGR |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 20050301 |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: NV Representative=s name: RENTSCH & PARTNER |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
ET | Fr: translation filed | ||
26N | No opposition filed |
Effective date: 20050616 |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PCAR Free format text: RENTSCH & PARTNER;FRAUMUENSTERSTRASSE 9, POSTFACH 2441;8022 ZUERICH (CH) |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PFA Owner name: LANDIS+GYR AG Free format text: LANDIS+GYR AG#FELDSTRASSE 1#6300 ZUG (CH) -TRANSFER TO- LANDIS+GYR AG#FELDSTRASSE 1#6300 ZUG (CH) |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: NV Representative=s name: WEINMANN ZIMMERLI, CH |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PCOW Free format text: NEW ADDRESS: THEILERSTRASSE 1, 6301 ZUG (CH) |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: NV Representative=s name: RENTSCH PARTNER AG, CH |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: PLFP Year of fee payment: 19 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20160520 Year of fee payment: 19 Ref country code: FI Payment date: 20160511 Year of fee payment: 19 Ref country code: GB Payment date: 20160520 Year of fee payment: 19 Ref country code: CH Payment date: 20160519 Year of fee payment: 19 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20160520 Year of fee payment: 19 Ref country code: SE Payment date: 20160519 Year of fee payment: 19 |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: NV Representative=s name: CMSRK RENTSCH KAELIN AG, CH |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PFA Owner name: LANDIS+GYR AG, CH Free format text: FORMER OWNER: LANDIS+GYR AG, CH |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PCAR Free format text: NEW ADDRESS: HIRSCHENGRABEN 1, 8001 ZUERICH (CH) |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R119 Ref document number: 59811948 Country of ref document: DE |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PL |
|
REG | Reference to a national code |
Ref country code: SE Ref legal event code: EUG |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20170528 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FI Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20170528 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: CH Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20170531 Ref country code: LI Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20170531 Ref country code: SE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20170529 |
|
REG | Reference to a national code |
Ref country code: SI Ref legal event code: KO00 Effective date: 20180111 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20180131 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20170528 Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20171201 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20170531 |