EP0786817B1 - Composants latéraux dans un dispositif semiconducteur de puissance - Google Patents
Composants latéraux dans un dispositif semiconducteur de puissance Download PDFInfo
- Publication number
- EP0786817B1 EP0786817B1 EP97410010A EP97410010A EP0786817B1 EP 0786817 B1 EP0786817 B1 EP 0786817B1 EP 97410010 A EP97410010 A EP 97410010A EP 97410010 A EP97410010 A EP 97410010A EP 0786817 B1 EP0786817 B1 EP 0786817B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- region
- conductivity type
- type
- lateral
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 17
- 230000035945 sensitivity Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 244000045947 parasite Species 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Definitions
- Figure 3 shows an example of lateral thyristor formed in the upper face of the substrate N1 and comprising a P10 type P anode region, a cathode trigger region P11 type P and an N12 type N cathode region formed in the P11 region.
- An N13 region has a channel stop function.
- the lateral distance between regions P10 and P11 must be significant, substantially equal to the vertical thickness of the layer N1 considered in figure 1.
- An object of the present invention is to optimize the gain or sensitivity of desired or stray side components to be able to choose a high gain in the case of desired components and a low gain in the case of components parasites without the need to plan steps manufacturing other than those commonly used for manufacturing of a power semiconductor device.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Description
La présente invention concerne le domaine des dispositifs
semiconducteurs de puissance monolithiques et plus particulièrement
l'optimisation de composants latéraux dans de tels
dispositifs semiconducteurs de puissance.
De façon générale, les dispositifs semiconducteurs
destinés à laisser passer de forts courants et à supporter des
tensions élevées sont réalisés verticalement dans des plaquettes
de silicium. Un exemple particulier est illustré en figure 1 qui
est une vue en coupe schématique d'un thyristor. Ce composant est
réalisé à partir d'une plaquette de silicium d'une épaisseur de
0,2 à 0,4 mn constituée d'un monocristal semiconducteur très
faiblement dopé (couramment 1014 à 1016 atomes/cm3). Une électrode
principale du thyristor est formée sur la face supérieure et
l'autre électrode principale est formée sur la face inférieure.
Dans l'exemple représenté, le substrat N1 correspond à une
plaquette de silicium de type N. La face inférieure ou face
arrière est munie d'une diffusion P2 de type P et, dans la face
avant, est formée une région P3 de type P dans laquelle est
diffusée une région N4 de type N. La métallisation de cathode K
est solidaire de la région N4 et une métallisation de gâchette G
est solidaire de la région P3. L'épaisseur restante du substrat
N1 entre ses interfaces avec les régions P2 et P3 détermine
notamment la tenue en tension du composant. On trouve aussi
souvent dans ce type de structure verticale des murs d'isolement
3 et 4 respectivement formés à partir des faces supérieure et
inférieure et se rejoignant pour délimiter une portion du
substrat N1.
De nombreux types de composants de puissance verticaux
sont connus, par exemple des thyristors, des triacs, des transistors
de puissance, des transistors MOS de puissance et diverses
variantes de ces composants à commande directe ou indirecte et
éventuellement à commande en tension (commande par transistor
MOS). De façon générale, tous ces composants se caractérisent par
une structure verticale, dans l'épaisseur d'une plaquette, et le
fait qu'une au moins des couches les constituant correspond à une
portion épaisse du substrat peu dopé. Par ailleurs, ces dernières
années, de nombreux progrès ont été réalisés dans les dopages de
face arrière des plaquettes et on trouve maintenant diverses diffusions
localisées du côté de la face arrière. Il est également
connu qu'une portion de la face arrière peut être isolée de la
métallisation de face arrière.
Dans certains cas, on souhaite aussi réaliser dans des
dispositifs de puissance des composants latéraux.
La figure 2 représente un exemple d'un tel composant
latéral à savoir un transistor PNP formé dans la face supérieure
ou avant du substrat N1 et comprenant une région d'émetteur P5 de
type P, une région de collecteur P6 de type P et une région de
prise de contact de base N7 de type N. Comme pour un composant
vertical, si l'on veut que la tenue en tension de ce composant
soit élevée, il faut que la distance latérale entre les régions
P5 et P6 soit importante, sensiblement égale à l'épaisseur verticale
de la couche N1 considérée dans la figure 1.
La figure 3 représente un exemple de thyristor latéral
formé dans la face supérieure du substrat N1 et comprenant une
région d'anode P10 de type P, une région de gâchette de cathode
P11 de type P et une région de cathode N12 de type N formée dans
la région P11. Une région N13 a une fonction d'arrêt de canal.
Ici encore, si l'on veut que la tenue en tension soit élevée, il
faut que la distance latérale entre les régions P10 et P11 soit
importante, sensiblement égale à l'épaisseur verticale de la
couche N1 considérée dans la figure 1.
On cherche généralement à obtenir des transistors de
gain relativement élevé et/ou des thyristors latéraux relativement
sensibles, c'est-à-dire que les transistors qui les
composent doivent présenter un gain relativement élevé. Ceci est
a priori difficile étant donné la distance importante entre les
régions P nécessaire à l'obtention d'une tenue en tension élevée.
Pour augmenter le gain, on joue essentiellement sur le dopage des
régions P5, P6, P10 et P11 et sur la profondeur de ces régions,
ainsi que sur la topologie des diverses régions (structures en
anneau ou digitées). Néanmoins, il est difficile d'arriver à des
solutions satisfaisantes et, même si on y arrive, cela nécessite
de réaliser certaines couches avec des niveaux ou des profils de
dopage particuliers, ce qui fait que ces couches ne peuvent être
réalisées en même temps que d'autres couches réalisées dans le
même dispositif semiconducteur pour d'autres composants de ce
dispositif.
Un autre composant latéral est illustré en figure 4A et
correspond au montage en série de deux diodes telles que représentées
en figure 4B formées du côté de la face avant d'un
substrat N1. La première diode est formée par la jonction entre
une région P20 de type P et une région N21 de type N formée dans
cette région P20. Cette première diode comprend une métallisation
A1 solidaire de la région N21 et une métallisation B1 solidaire
de la région P20, avec généralement interposition d'une région de
type P fortement dopée P22. De même, la deuxième diode comprend
une région P24, une région N25 et une région P26 disposées de la
façon représentée. La région N25 est solidaire de la même métallisation
B1 que la région P22 et la région P26 est solidaire
d'une métallisation C1.
Les figures 5A et 5B sont similaires aux figures 4A et
4B à la différence que, en figure 5A, le dispositif est construit
sur un substrat de type P plutôt que sur un substrat de type N.
Un inconvénient des structures des figures 4A et 5A est
qu'il existe un risque de déclenchement de thyristors parasites
tels que le thyristor constitué par les régions N21-P20-N1-P24 ou
d'autres thyristors parasites susceptibles d'exister entre
diverses séries de diodes formées dans le même substrat, par
exemple pour constituer un pont redresseur monolithique. Dans ce
cas, contrairement à celui de la figure 3, on cherche à réduire
autant que possible la sensibilité des thyristors parasites,
c'est-à-dire le gain des transistors bipolaires qui les constituent.
A nouveau, pour atteindre ce résultat, on joue essentiellement
sur le niveau de dopage et le profil des régions P20 et
P24. On utilise aussi des diffusions métalliques (or, platine) ou
des irradiations électroniques ou protoniques, mais cela aussi
complique le processus de fabrication ; de plus de tels
traitements sont difficiles à localiser avec précision.
Tous les procédés connus d'ajustement de sensibilité ou
de gain présentent, comme on l'a indiqué précédemment, d'une
part, l'inconvénient de ne pas conduire de façon optimale au
résultat souhaité, d'autre part, l'inconvénient de nécessiter des
étapes de fabrication supplémentaires par rapport aux étapes
standard de fabrication d'un dispositif semiconducteur de
puissance.
Un objet de la présente invention est d'optimiser le
gain ou la sensibilité de composants latéraux souhaités ou parasites
pour pouvoir choisir un gain élevé dans le cas de
composants souhaités et un gain faible dans le cas de composants
parasites sans qu'il soit nécessaire de prévoir des étapes de
fabrication autres que celles couramment utilisées pour la fabrication
d'un dispositif semiconducteur de puissance.
Pour atteindre cet objet, la présente invention prévoit un
dispositif semiconducteur monolitique décrit
dans les revendications.
L'article de K.N. Bhat et M.K. Achuthan, IEEE
TRANSACTIONS ON ELECTRON DEVICES, vol. 24, n° 3, mars 1977, PP.
205-214 décrit un mode de renforcement de gain dans des
transistors P-N-P latéraux formés dans une couche épitaxiée,
consistant à former une couche enterrée fortement dopée du même
type que la couche épitaxiée sous cette couche épitaxiée.
Le brevet français 1 418 640 décrit des structures de
thyristors latéraux formés dans une couche faiblement dopée de
type N reposant sur une couche fortement dopée de type N.
La demande de brevet JP-A-52 15 0984
décrit un dispositif semiconducteur monolitique
comprenant un transistor bipolaire
latéral et un transistor bipolaire vertical.
Ces objets, caractéristiques et avantages, ainsi que
d'autres de la présente invention seront exposés en détail dans
la description suivante de modes de réalisation particuliers
faite à titre non-limitatif en relation avec les figures jointes
parmi lesquelles :
Conformément à l'usage dans le domaine de la représentation
des composants semiconducteurs, les diverses vues en coupe
ne sont pas tracées à l'échelle mais leurs dimensions horizontales
et verticales sont arbitrairement dilatées ou rétrécies
pour simplifier la représentation et améliorer la lisibilité.
La présente invention se base sur des expériences et
des constatations effectuées par la demanderesse.
Alors que, quand on considère un composant latéral
formé dans un dispositif de puissance, on s'intéresse comme on
l'a montré en relation avec les figures 2 à 5, aux diffusions
réalisées dans la face supérieure du composant en négligeant ce
qui passe du côté de la face arrière puisque celle-ci est éloignée
des diffusions de face avant par une épaisseur importante de
substrat, la demanderesse a effectué une série d'expériences sur
l'influence de diffusions de face arrière réalisées en regard du
composant considéré.
La figure 6 résume le résultat de ces observations dans
le cas où le composant latéral considéré est un thyristor
latéral. En figure 6, on a représenté un même thyristor latéral
comprenant une région d'anode P10 de type P et une région de
gâchette de cathode P11 de type P formées dans un substrat N1 de
type N faiblement dopé, une région de cathode N12 de type N étant
formée dans la région P11. La demanderesse a étudié la sensibilité
de ce thyristor quand la face arrière du substrat comprenait
une région 41 de type N fortement dopée (cas I), quand la face
arrière ne comprenait aucune diffusion (cas II), quand la face
arrière comprenait une région 43 de type P d'une profondeur
correspondant sensiblement à celle des diffusions P formées à
partir de la face supérieure (cas III), et quand la face arrière
comprenait une région 44 de type P correspondant à la diffusion
d'un mur d'isolement formé à partir de la face arrière (cas IV).
On s'aperçoit que la sensibilité des thyristors croít
quand on passe du cas I au cas IV. On notera que, dans ce qui
précède, on a considéré que la face arrière n'était pas polarisée
à un niveau particulier. Elle est ou bien revêtue d'une couche
isolante ou bien d'une métallisation mise à la masse.
De même le gain de transistors latéraux tels que celui
de la figure 2 croít quand on passe du cas I au cas IV.
Bien que la demanderesse ne prétende pas donner une
explication théorique du phénomène observé, on peut penser que ce
phénomène est lié au comportement de la partie des charges émises
par la région P10 (ou P5) vers le bas dans le substrat. Dans les
cas I et II, ces charges se recombineraient dans la région de
type N fortement dopée 41 ou au niveau de la face arrière,
respectivement. Ces charges ne pourraient donc pas être collectées
par la région P11 (ou P6). Par contre, dans les cas III et
IV, la couche de type de conductivité opposé à celui du substrat
aurait sur ces charges un effet miroir. Ces charges émises vers
le bas seront donc finalement collectées par la région P11 (ou
P6). Cette meilleure collection des charges entraíne une amélioration
de gain (transistor) ou de sensibilité (thyristor).
L'effet de recombinaison des charges serait amplifié quand une
région 41 de même type que le substrat serait plus proche des
diffusions de face supérieure et l'effet miroir se renforcerait
quand une région 43 ou 44 de type opposé à celui du substrat
serait plus proche des diffusions de face supérieure (ou serait
plus fortement dopée).
On dispose ainsi d'un mode de réglage du gain d'un
transistor latéral ou de la sensibilité d'un thyristor latéral
par action sur les diffusions de face arrière d'un dispositif de
puissance.
Plus particulièrement, pour avoir un thyristor latéral
sensible ou très sensible, on choisira l'une des configurations
selon le cas III ou IV. Pour éviter l'influence de thyristors
latéraux parasites (cas des figures 4 et 5), on se placera dans
le cas I ou II. Par exemple, dans le cas de la figure 4A, on
réalisera en face arrière une diffusion de type N+ pour tuer le
gain des thyristors latéraux et en figure 5A une diffusion de
type P+.
Ceci pourra amener à modifier des structures existantes.
Notamment, dans des structures incluant des thyristors
verticaux tels que celui de la figure 1, où normalement toute la
face arrière comporte une diffusion de type P, on interrompra
cette diffusion de type P en regard de régions comportant des
composants dans lesquels on veut éviter l'apparition de thyristors
parasites tels que ceux des figures 4 et 5 et, de préférence,
on réalisera une région de type P plus profonde en regard
de composants du type de ceux des figures 2 et 3 dans lesquels on
veut augmenter le gain ou la sensibilité.
En pratique, la mise en oeuvre de l'invention ne
complique pas sensiblement les procédés usuels de fabrication de
composants de puissance. Il conviendra seulement selon le résultat
désiré de veiller à masquer ou à ne pas masquer des portions
de la face arrière situées en regard de composants latéraux avant
d'effectuer des opérations de diffusion dans la face avant de la
plaquette.
La présente invention s'applique de façon générale au
réglage du gain ou de la sensibilité de composants latéraux réalisés
sur une face d'une plaquette semiconductrice. Ces composants
latéraux peuvent être de tout type connu et comprendre les
diverses variantes de réalisation connues. En ce qui concerne la
réduction du gain ou de la sensibilité de composants parasites,
on notera que ces composants parasites peuvent être non seulement
des thyristors, mais aussi des transistors, des triacs...
La présente invention est susceptible de diverses
variantes qui apparaítront à l'homme de l'art. Notamment, dans
chacun des exemples considérés, tous les types de conductivité
pourront être intervertis.
Claims (6)
- Dispositif semiconducteur monolithique comprenant au moins un composant de puissance vertical formé dans un substrat (N1) faiblement dopé d'un premier type de conductivité et comprenant, du côté de la face arrière, une première région du deuxième type de conductivité (P2) opposé au premier type de conductivité, ce dispositif comprenant en outre un composant latéral formé dans la face avant du substrat, et comprenant, en regard du composant latéral, du côté de la face arrière, une deuxième région (43, 44) du deuxième type de conductivité,
le dispositif étant caractérisé en ce que
ladite deuxième région (43, 44) du deuxième type de conductivité est d'épaisseur supérieure à la première région susmentionnée du deuxième type de conductivité, d'où il résulte que le composant latéral est à gain élevé ou à forte sensibilité. - Dispositif semiconducteur monolithique selon la revendication 1, dans laquelle le composant vertical est du type thyristor ou triac.
- Dispositif semiconducteur monolithique selon la revendication 1 ou 2, dans laquelle le composant latéral est du type thyristor ou transistor.
- Dispositif semiconducteur monolithique selon la revendication 3, dans laquelle la deuxième couche du deuxième type de conductivité occupe sensiblement la moitié de l'épaisseur du substrat.
- Dispositif semiconducteur monolithique comprenant au moins un composant de puissance vertical formé dans un substrat (N1) faiblement dopé d'un premier type de conductivité et comprenant, du côté de la face arrière, une première région du deuxième type de conductivité (P2) opposé au premier type de conductivité, ce dispositif comprenant en outre un composant latéral formé dans la face avant du substrat,
le dispositif étant caractérisé en ce que le composant latéral est un ensemble de diodes à jonction PN, et qu'il comprend, en regard desdites diodes, du côté de la face arrière, une troisième région (41) du premier type de conductivité à fort niveau de dopage. - Procédé de fabrication d'un dispositif semiconducteur selon la revendication 4, dans lequel la deuxième couche du deuxième type de conductivité est formée en même temps que des murs de diffusion latéraux formés à partir de la face arrière.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9601179 | 1996-01-26 | ||
| FR9601179A FR2744287B1 (fr) | 1996-01-26 | 1996-01-26 | Composants lateraux dans un dispositif semiconducteur de puissance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| EP0786817A1 EP0786817A1 (fr) | 1997-07-30 |
| EP0786817B1 true EP0786817B1 (fr) | 2004-09-22 |
Family
ID=9488698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP97410010A Expired - Lifetime EP0786817B1 (fr) | 1996-01-26 | 1997-01-24 | Composants latéraux dans un dispositif semiconducteur de puissance |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5994171A (fr) |
| EP (1) | EP0786817B1 (fr) |
| JP (1) | JP4114212B2 (fr) |
| DE (1) | DE69730761T2 (fr) |
| FR (1) | FR2744287B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104045A (en) * | 1998-05-13 | 2000-08-15 | Micron Technology, Inc. | High density planar SRAM cell using bipolar latch-up and gated diode breakdown |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3699406A (en) * | 1963-12-26 | 1972-10-17 | Gen Electric | Semiconductor gate-controlled pnpn switch |
| JPS51116685A (en) * | 1975-04-05 | 1976-10-14 | Fujitsu Ltd | Semiconductor device |
| JPS52150984A (en) * | 1976-06-10 | 1977-12-15 | Mitsubishi Electric Corp | Semiconductor device |
| US4896196A (en) * | 1986-11-12 | 1990-01-23 | Siliconix Incorporated | Vertical DMOS power transistor with an integral operating condition sensor |
| JPH0766975B2 (ja) * | 1988-12-09 | 1995-07-19 | サンケン電気株式会社 | 複合型ダイオード装置 |
| FR2713400B1 (fr) * | 1993-11-29 | 1996-02-16 | Sgs Thomson Microelectronics | Composant de protection triangle. |
| US5841197A (en) * | 1994-11-18 | 1998-11-24 | Adamic, Jr.; Fred W. | Inverted dielectric isolation process |
-
1996
- 1996-01-26 FR FR9601179A patent/FR2744287B1/fr not_active Expired - Fee Related
-
1997
- 1997-01-24 EP EP97410010A patent/EP0786817B1/fr not_active Expired - Lifetime
- 1997-01-24 DE DE69730761T patent/DE69730761T2/de not_active Expired - Fee Related
- 1997-01-24 JP JP02444097A patent/JP4114212B2/ja not_active Expired - Fee Related
- 1997-01-24 US US08/787,741 patent/US5994171A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5994171A (en) | 1999-11-30 |
| JPH09213959A (ja) | 1997-08-15 |
| FR2744287B1 (fr) | 1998-04-30 |
| DE69730761D1 (de) | 2004-10-28 |
| DE69730761T2 (de) | 2005-09-29 |
| FR2744287A1 (fr) | 1997-08-01 |
| JP4114212B2 (ja) | 2008-07-09 |
| EP0786817A1 (fr) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0040125B1 (fr) | Dispositif de protection contre les courants de fuite dans des circuits intégrés | |
| FR2739224A1 (fr) | Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee | |
| EP2325893B1 (fr) | Diode de protection bidirectionnelle basse tension | |
| EP0090686B1 (fr) | Transistor PNP fort courant faisant partie d'un circuit intégré monolithique | |
| EP0521802B1 (fr) | Diode à avalanche dans un circuit intégré bipolaire | |
| EP0786817B1 (fr) | Composants latéraux dans un dispositif semiconducteur de puissance | |
| EP0827204B1 (fr) | Pont redresseur protégé monolithique | |
| EP1098355B1 (fr) | Détecteur d'état de composant de puissance | |
| FR2458904A1 (fr) | Circuit integre monolithique equivalent a un transistor associe a trois diodes anti-saturation | |
| EP1142023A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| WO2002050916A1 (fr) | Commutateur statique bidirectionnel sensible | |
| FR2960342A1 (fr) | Commutateur bidirectionnel a commande hf | |
| EP0881672A1 (fr) | Mur d'isolement entre composants de puissance | |
| EP0462029B1 (fr) | Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses | |
| FR2968835A1 (fr) | Triac quatre quadrants | |
| EP0164292B1 (fr) | Thyristor blocable à gachette d'anode | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| EP0949666B1 (fr) | Région de base-émetteur d'un transistor bipolaire submicronique | |
| EP0135559A1 (fr) | Structure integree de thyristor a auto-allumage pour commutation par tout ou rien de courants forts, et son circuit de commande | |
| FR2982077A1 (fr) | Triac a amplification de gachette | |
| EP0987751A1 (fr) | Mur d'isolement entre composants de puissance | |
| EP0872893A1 (fr) | Transistor PNP latéral dans une technologie BICMOS | |
| EP1291922A1 (fr) | Structure de contact sur une région profonde formée dans un substrat semiconducteur | |
| FR2524710A1 (fr) | Dispositif de commutation a semi-conducteur | |
| EP3667723A1 (fr) | Dispositif de commutation et procédé de fabrication d'un tel dispositif |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): DE FR GB IT |
|
| 17P | Request for examination filed |
Effective date: 19980105 |
|
| RAP3 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: STMICROELECTRONICS S.A. |
|
| 17Q | First examination report despatched |
Effective date: 20011016 |
|
| RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: STMICROELECTRONICS S.A. |
|
| GRAP | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
|
| GRAS | Grant fee paid |
Free format text: ORIGINAL CODE: EPIDOSNIGR3 |
|
| GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
| AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE FR GB IT |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED. Effective date: 20040922 |
|
| REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH |
|
| GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 20040922 |
|
| REF | Corresponds to: |
Ref document number: 69730761 Country of ref document: DE Date of ref document: 20041028 Kind code of ref document: P |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20050110 Year of fee payment: 9 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20050119 Year of fee payment: 9 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20050120 Year of fee payment: 9 |
|
| PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
| 26N | No opposition filed |
Effective date: 20050623 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060124 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060131 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060801 |
|
| GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20060124 |
|
| REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20060929 |