EP0639038A2 - Circuit for converting a stereo signal - Google Patents

Circuit for converting a stereo signal Download PDF

Info

Publication number
EP0639038A2
EP0639038A2 EP94202275A EP94202275A EP0639038A2 EP 0639038 A2 EP0639038 A2 EP 0639038A2 EP 94202275 A EP94202275 A EP 94202275A EP 94202275 A EP94202275 A EP 94202275A EP 0639038 A2 EP0639038 A2 EP 0639038A2
Authority
EP
European Patent Office
Prior art keywords
signal
circuit
output
control
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP94202275A
Other languages
German (de)
French (fr)
Other versions
EP0639038A3 (en
EP0639038B1 (en
Inventor
Manfred C/O Philips Patentverwaltung Gmbh Horl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Koninklijke Philips NV
Original Assignee
Philips Corporate Intellectual Property GmbH
Philips Patentverwaltung GmbH
Koninklijke Philips Electronics NV
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Corporate Intellectual Property GmbH, Philips Patentverwaltung GmbH, Koninklijke Philips Electronics NV, Philips Electronics NV filed Critical Philips Corporate Intellectual Property GmbH
Publication of EP0639038A2 publication Critical patent/EP0639038A2/en
Publication of EP0639038A3 publication Critical patent/EP0639038A3/en
Application granted granted Critical
Publication of EP0639038B1 publication Critical patent/EP0639038B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S1/00—Two-channel systems
    • H04S1/007—Two-channel systems in which the audio signals are in digital form

Definitions

  • the invention relates to a circuit arrangement for converting a stereo signal comprising a center signal and a side signal into one output signal each for two audio signal channels.
  • the output signals for the audio signal channels are generated by dematrifying the center signal and the side signal.
  • the center signal contains sound information about both sound signal channels
  • the side signal preferably contains either sound information about one of the sound channels or, for example, a difference between the sound information of the two sound signal channels.
  • certain amplitude ratios must then be observed in order to obtain a crosstalk-free division of the audio information into the two audio signal channels during the de-registration. These predetermined amplitude ratios can be disturbed, for example, by switching tolerances or transmission errors, so that crosstalk occurs between the two audio signal channels.
  • the invention has for its object to design a circuit arrangement of the type mentioned in such a way that during its manufacture, start-up or during its operation there is a quick, simple and precise possibility of adjustment by means of which crosstalk can be effectively eliminated during operation.
  • a circuit arrangement for converting a stereo signal comprising a center signal and a side signal into one each Output signal for two audio signal channels with a matching arrangement for minimizing crosstalk between the output signals which is a (first) limiter circuit to which a first of the output signals can be fed and from which this can be converted into an at least almost rectangular, (first) amplitude-limited signal of the same frequency (First) mixer circuit for obtaining a (first) DC signal by multiplicatively linking the (first) amplitude-limited signal with a second of the output signals, a (first) control circuit for extracting a (first) control signal from the (first) DC signal, an adjustment circuit for influencing the Amplitudes of the center signal and / or the side signal with the aid of the (first) control signal, a (first) storage device for storing the (first) control signal and a (first) switching device, by which the (first) control signal in a first operating state of the circuit arrangement l can be fed to the (first) mixer circuit for obtaining a (
  • the adjustment made possible by the circuit arrangement according to the invention is carried out in the first operating state in which the adjustment arrangement forms a control loop which can be used to minimize a signal which is designed such that it only occurs when crosstalk occurs between the audio signal channels.
  • the circuit arrangement according to the invention can then be used in its second operating state for processing, for example, from a broadcaster or a record carrier received stereo signals are used. In this second operating state, the adjustment state of the circuit arrangement, which is recorded by the storage of the control signal in the storage device, is maintained.
  • the center signal and the side signal of the stereo signal match in the first operating state, and the control signal is regulated to a value at which the second output signal disappears.
  • This method is used in particular in the case of the stereo systems which transmit the sum of the sound signals as the center signal and the difference of the sound signals of the two sound signal channels as the side signal; in particular, the second output signal is assigned to the right audio signal channel.
  • the center signal of the stereo signal in the first operating state corresponds to half the side signal and the control signal is also regulated to a value at which the second output signal disappears.
  • This method is preferably used when the center signal corresponds to the sum of the audio signals of the two audio signal channels and the side signal corresponds to twice the audio signal for the right audio signal channel. While the first method is used in particular for European stereo broadcasting and television sound according to Korean standards, the second method can be used in particular for television sound in European television. A balancing arrangement of the same structure can always be used for these different transmission standards of the sound signals.
  • the circuit arrangement can be compared, for example, immediately after its manufacture, in the manufacture of a device for stereo sound signal reproduction in which the circuit arrangement according to the invention is used, or when the circuit arrangement according to the invention is used for the first time or every time it is started up.
  • the value of the control signal necessary for the adjustment is then stored in the storage device and can be called up during operation.
  • the circuit arrangement according to the invention preferably comprises a (first) conversion circuit which is inserted into signal paths for the (first) control signal between the (first) control circuit, the setting circuit and the (first) memory device and through which the (first) control circuit outputs ( first) control signal can be converted into a form in which it can be stored in the (first) memory device, and by means of which the stored (first) control signal can be converted into a form to be supplied to the setting circuit.
  • a particularly simple and precise storage is achieved in that the (first) control signal can be stored in digital form in the (first) memory device and the (first) conversion circuit each has a (first) arrangement for converting the control signal into this digital form or from this digital form.
  • the actuating signal to be stored in digital form can be stored, for example, in a read memory permanently assigned to the circuit arrangement according to the invention.
  • the storage device can also be arranged spatially separated from the circuit arrangement for converting the stereo signal within a control system, for example a bus system which also other control and adjustment data are stored.
  • the invention can also be used to carry out an automatically controlled adjustment in a simple manner, for example each time a device is started up in which the circuit arrangement according to the invention is used. In this way, for example, aging effects of components and other time-changeable interferences can be effectively eliminated.
  • a preferred embodiment of the circuit arrangement according to the invention is characterized in that the (first) arrangement for converting the (first) control signal into the digital form has a (first) comparator stage which receives the (first) control signal from the (first) control circuit at a first input can be supplied, and comprises a (first) counting stage, the counting direction of which can be determined by an output signal from the (first) comparator stage and whose count can be stored in digital form in the (first) storage device as a (first) control signal, and that the (first) arrangement for Converting the (first actuating signal from the digital form) comprises a (first) digital-to-analog converter stage for converting the (first) actuating signal from the digital form into the form which can be supplied to the setting circuit, in which it also has a second input of the (first) comparator stage for comparison can be supplied with the (first) control signal that can be supplied by the (first) control circuit.
  • Such an arrangement for converting the actuating signal provides a very precise actuating signal with a very simple structure and is both simple and easy to use both for outputting an actuating signal in digital form and for adopting such an actuating signal from the memory device. This is preferably done in the (first) storage device stored (first) control signal of the (first) counter stage for presetting to a corresponding counter reading.
  • a clock signal to be used to adjust the (first) counter stage to the counter reading corresponding to the required value for the (first) control signal is advantageously derived from the (first) amplitude-limited signal and fed to the (first) counter stage as a counter signal. In this way, a quick adjustment of the alignment arrangement is achieved with simple means, in particular while avoiding a separate clock signal generation.
  • the (first) control circuit preferably comprises an integration stage and a low-pass stage in order to obtain the (first) control signal.
  • the low-pass stage serves to suppress all alternating components of the mixed products of the (first) mixer circuit, since only their direct components are to be used for the control signal.
  • the integration stage which cancels this control error is also provided. This ensures complete crosstalk elimination.
  • the balancing arrangement has a second limiter circuit to which the second output signal can be fed and from which it can be converted into an at least almost rectangular, second amplitude-limited signal of the same frequency, a second mixer circuit for obtaining a second DC signal by multiplying the comprises a second amplitude-limited signal with the first output signal, a second control circuit for obtaining a second actuating signal from the second direct signal, a second storage device for storing the second actuating signal and a second switching device, by means of which, in a first operating state of the circuit arrangement, the second actuating signal of both the second storage device for storing as well as the setting circuit can be fed and in a second operating state of the circuit arrangement the second control signal stored in the second storage device can be fed to the setting circuit, and that in the setting circuit the amplitudes of the center signal and / or the side signal in mutually different frequency ranges with the help of the two control signals can be influenced.
  • This embodiment of the invention is particularly applicable to circuit arrangements for converting a stereo signal, in which the side signal is to be subjected to noise suppression before dematrification.
  • noise suppression is particularly advantageous when the side signal is modulated to a higher frequency than the center signal and thus has higher noise components.
  • the two control signals can then be used for the frequency components of the side signal to be adjusted differently.
  • the individual signal processing stages which form control loops which are independent of one another in the adjustment arrangement, can be constructed to match; for example, the first and the second limiter circuit have an identical structure, corresponding to the first and second mixer circuits, and so on.
  • the procedure is advantageously such that in the first operating state a test signal is supplied as a stereo signal in which the center signal is an additive and the side signal has a subtractive superposition of a low-frequency first test oscillation and a high-frequency second test oscillation and the second test oscillation occurs in phase opposition to the second test oscillation in the center signal, and the frequency of the second test oscillation is a non-integer multiple of the frequency of the first test oscillation, and that the first control signal is regulated to a value at which portions of the first test oscillation disappear in the second output signal and the second control signal is regulated to a value at the components of the second test oscillation disappear in the first output signal.
  • the reference numeral 1 denotes a stereo demodulator to which a stereo signal is supplied at an input 2, which comprises a center signal and a side signal in the usual manner according to one of the known transmission standards.
  • the stereo signal is output from the stereo demodulator 1 at a first output 3 and the side signal at a second output 4.
  • the side signal at the second output 4 preferably contains either a difference signal between the audio signals for the two audio signal channels "left" and "right", or only the audio signal for the right audio signal channel.
  • the center signal is fed from the first output 3 of the stereo demodulator 1 to a first input 5 of a dematricating circuit 6. Accordingly, the side signal from the second output 4 of the stereo demodulator 1 reaches a second input 7 of the dematricating circuit 6, but in the example according to FIG. 1 via a setting circuit 8, the input 9 of which to the second output 4 of the stereo demodulator 1 and the output thereof 10 is connected to the second input 7 of the dematricating circuit 6. In this way, the amplitude of the side signal from the stereo demodulator 1 is adjusted by the adjusting circuit 8 before it reaches the dematricating circuit 6. As a result, the amplitude ratio between the center signal supplied to the dematricating circuit 6 and the side signal can be set to the value required for crosstalk-free dematricing.
  • the dematricating circuit 6 also has two outputs 11, 12, at which the sound signals for the two sound signal channels are emitted and assigned output connections 13 and 14 of the circuit arrangement are fed, for example, for reproduction. 1 can be described in the following by way of example for processing a stereo signal in which the center signal represents the sum and the side signal represents the difference between the sound signals for the two sound signal channels.
  • the audio signal for the left audio signal channel is then output at the first output 11 of the dematrification circuit 6, and the audio signal for the right audio signal channel is output at the second output 12 of the dematrification circuit 6.
  • the setting circuit 8 can also be inserted between the first output 3 of the stereo demodulator 1 and the first input 5 of the dematricating circuit 6 in a modification of the circuit arrangement according to FIG. 1 and can then be used accordingly for setting the amplitude of the center signal .
  • the (first) limiter circuit 16 converts the output signal occurring at the first output 11 of the dematricating circuit 6 - that is to say an audio signal assigned to the left audio signal channel - into a rectangular (first) amplitude-limited signal, the frequency of the output signal from the first output 11 of the dematricating circuit 6 remains unchanged.
  • the (first) limiter circuit 16 preferably comprises an amplifier which is heavily overdriven by the output signal at the input 15.
  • this rectangular signal is shown for the simple case that an oscillation of constant frequency, preferably sinusoidal, is used as the audio signal for the left audio signal channel.
  • the stereo signal which is supplied to the stereo demodulator 1 at input 2
  • the stereo signal is such that, when correctly converted, it only provides a sound signal for the left audio signal channel
  • the center signal matches the side signal of the stereo signal at input 2.
  • the stereo signal at input 2 must be designed such that the center signal corresponds to half the side signal.
  • the second output signal forming the sound signal for the right sound signal channel will disappear in the second case, in the second case the second output signal forming the sound signal for the left sound signal channel will also disappear ; a correct amplitude setting of the side signal and center signal at the outputs 3, 4 of the stereo demodulator 1 is required.
  • the amplitude of the side signal in the setting circuit 8 is to be influenced until the amplitude deviation mentioned above is balanced between the center signal and the side signal. Then the second output signal at the second output 12 of the dematricating circuit 6 disappears and thus also the (first) DC signal at the output 21 of the (first) mixer circuit 19.
  • the exemplary embodiment according to FIG. 1 comprises a (first) control circuit 22, the input 23 of which is supplied with the direct signal from the output 21 of the (first) mixer circuit 19.
  • the (first) control circuit obtains a (first) control signal from the (first) DC signal and outputs it at an output 24.
  • the (first) control circuit 22 preferably comprises a low-pass stage and an integration stage;
  • the integration stage essentially generates a continuously increasing (first) control signal from the DC component of the (first) DC signal according to FIG. 2c), whereas the AC component of the (first) DC signal (its superimposed signal) Ripple) is suppressed by the low-pass stage.
  • the (first) control signal formed in this way is available at the output 24 of the (first) control circuit 22.
  • FIG. 1 also shows a (first) switching device 25 with a first input 26 and a second input 27 and an output 28.
  • the (first) switching device 25 is shown schematically as a mechanical switch, by means of which the first input 26 in a switch position "1" or the second input 27 in a second switch position "2" can be connected to the output 28.
  • the (first) switching device 25 can preferably be constructed with electronic switching means.
  • the output 28 of the (first) switching device 25 is connected to a setting input 29 of the setting circuit 8 for supplying the (first) control signal.
  • the connection of the output 24 to the first input 26 is also connected to a control signal output 30, the second input 27 to a control signal input 31.
  • the control signal output 30 can preferably be connected to the input of a (first) storage device for storing the (first) control signal, the output of which can in turn be connected to the control signal input 31.
  • a value of the (first) control signal can be stored in this (not shown) (first) storage device and can be called up again as required.
  • the (first) switching device 25 assumes its first switch position "1".
  • the (first) control signal of both the (first) storage device (not shown) is transmitted via the Control signal output 30 for storing and also supplied to the setting circuit 8 via the setting input 29.
  • the circuit arrangement thus forms a control loop for adjusting the crosstalk.
  • the (first) control signal is changed until the second output signal at the second output 12 and thus the (first) DC signal according to FIG. 2c) disappear.
  • the (first) control signal at the output 24 of the (first) control circuit 22 is then constant and can be stored with this constant value in the (first) memory device.
  • the (first) switching device 25 is transferred to its second switch position "2".
  • the control loop described above is then interrupted. Rather, the stored (first) control signal is fed from the (first) memory device via the control signal input 31 and the control input 29 to the setting circuit 8.
  • the stereo signal at the input 2 can take any form, the crosstalk-free operation of the circuit arrangement being always guaranteed.
  • the first operating state of the circuit arrangement thus serves to compare it, the second operating state is used for the (intended) conversion of, for example, stereo signals to be reproduced.
  • Fig. 3 shows a further embodiment of the circuit arrangement according to the invention with a (first) conversion circuit 32, which is inserted into the signal paths for the (first) control signal between the (first) control circuit 22, the setting circuit 8 and the (not shown) (first) memory device is. Otherwise, the circuit elements already described for FIG. 1 are again provided with the same reference numerals.
  • the (first) conversion circuit 32 enables, in particular, that the (first) control signal can be stored in digital form in the (first) storage device.
  • the (first) conversion circuit 32 comprises a (first) arrangement for converting the (first) steep signal from the output 24 of the (first) control circuit 22 into the digital form.
  • this (first) arrangement comprises a (first) comparator stage 33, the first, non-inverting input of which forms the control signal output 30 and the second, inverting input 34 of which is connected to the control signal input 31.
  • An output 35 of the (first) comparator stage 33 is connected to a counting direction input 36 of a (first) counter stage 37, the counting direction of which can be determined by the output signal of the (first) comparator stage 33 from its output 35.
  • the count of the (first) counter 37 is output at an output 38 of the (first) counter 37 as a (first) control signal in digital form. As such, it can be fed via a (first) digital signal output 39 to the (first) storage device (not shown) and stored there become.
  • the (first) arrangement for converting the (first) control signal into the digital form comprises the (first) comparator stage 33 and the (first) counter stage 37
  • the (first) arrangement for converting the (first) control signal from this digital form contains one (First) digital-to-analog converter stage 40, whose digital input 41 is connected to the output 38 of the (first) counter stage 37 and the (first) digital signal output 39, and whose analog output 42 is connected to the actuating signal input 31 and the second, inverting input 34 of the (first) Comparator stage 33 is linked.
  • the (first) digital-to-analog converter stage 40 converts the (first) control signal from the digital form, in which it can also be stored in the (first) storage device, into the form that can be supplied to the setting circuit 8 via its setting input 29.
  • a reference signal is provided for the latter, with which the control signal from the output 24 of the (first) control circuit 22 can be compared.
  • the (first) control stage 37 is switched in the up or down counting direction.
  • the counter reading of the (first) counting stage 37 is changed in accordance with the counting direction specified by the (first) comparator stage 33 until it corresponds to the digital form of the (first) control signal at the output 24.
  • This counter reading is adjusted in the first operating state, in which the (first) switching device 25 is in the switch position "1". Accordingly, the then existing control loop of FIG. 3 will be unchanged from that of FIG. 1 and thus one due to the processes in the (first) conversion circuit 32 unaffected regulation of crosstalk signals, ie an unaffected adjustment of this crosstalk take place.
  • the (first) conversion circuit 32 only settles to the final value of the (first) control signal and feeds it to the (first) memory device.
  • the clock signal is fed to the counter input 43 of the (first) counter stage 37 via a switch 44 from the output 17 of the (first) limiter circuit 16 and is thus derived from the (first) amplitude-limited signal.
  • the switch 44 is in the switch position labeled "1".
  • the switch 44 shown in FIG. 3 can preferably also be implemented with electronic components.
  • the (first) switching device 25 and the switch 44 are transferred to their switch positions "2". This takes place after the adjustment has taken place and for the intended processing of a stereo signal to be reproduced, for example.
  • the counting input 43 is then no longer supplied with counting pulses, so that the count of the (first) counting stage 37 remains unchanged and thus a constant value for the (first) actuating signal is also output as the (first) control signal from the analog output 42.
  • This reaches the setting circuit 8 via the (first) switching device 25; the control loop is interrupted, as described in FIG. 1.
  • the setting of the (first) counter stage 37 to the counter reading corresponding to the (first) control signal for a correct adjustment also takes place in that the (first) counter stage 37 at a preset input 45 from the (first) memory device the correct (first) control signal in digital form Form is fed.
  • the (first) counting stage 37 is immediately set to a correct counter reading, and the circuit arrangement can be operated in its second operating state immediately after it is put into operation again.
  • the circuit arrangement according to the invention is connected - possibly together with other stages for signal processing - to a bus system for controlling the operating sequences, via which the correct control signal can then also be provided in digital form from the (first) memory device.
  • Fig. 4 shows a further embodiment of the circuit arrangement according to the invention, which comprises two control loops for preferably frequency-selective comparison of crosstalk between the two audio signal channels and in which elements which otherwise correspond to parts of the above-described exemplary embodiments are again provided with corresponding reference numerals.
  • This second output signal can be converted by the second limiter circuit 46 into an at least almost rectangular, second amplitude-limited signal of the same frequency, which can be output at an output 48 of the second limiter circuit 46 is.
  • the second mixer circuit 49 further comprises a second mixer circuit 49, the first input 50 of which is connected to the output 48 of the second limiter circuit 46.
  • a second input 51 of the second mixer circuit 49 is connected to the first output 11 of the dematricating circuit 6.
  • the second mixer circuit 49 is able to output a second DC signal at its output 52, which can be obtained by multiplying the second amplitude-limited signal from the output 48 of the second limiter circuit 46 with the first output signal from the first output 11 of the dematrification circuit 6.
  • the second DC signal from the output 52 of the second mixer circuit 49 can be fed to a second control circuit 53 via its input 54 connected to the output 52.
  • the second control circuit 53 also has an output 55 at which a second control signal that can be obtained in the second control circuit 53 from the second direct signal can be output.
  • a second conversion circuit 56 is further provided, which is constructed in accordance with the first conversion circuit 32 and thus has a second comparator stage 57, a second counter stage 58 and a second digital-to-analog converter stage 59.
  • the second comparator stage 57 and the second counter stage 58 form a second arrangement for converting the second actuating signal into a digital form which can be stored in a second storage device (not shown).
  • a first, non-inverting input of the second comparator stage 57 which forms a second control signal output 60, with the output 55 of the second control circuit 53 connected.
  • An output 61 of the second comparator stage 57 leads to a counting direction input 62 of the second counter stage 58, from which an output 63, at which the counter reading of the second counter stage 58 can be output in digital form as a second actuating signal, with a digital input 64 of the second digital-analog Converter stage 59 is connected.
  • the output 63 of the second counter stage 58 is connected to a second digital signal output 65, via which the second actuating signal can be supplied in digital form to the second storage device.
  • An analog output 66 of the second digital-to-analog converter stage 59 is connected on the one hand to a second, inverting input 67 of the second comparator stage 57 in order to make the second actuating signal available as a reference signal at the second comparator stage 57 after conversion back into the analog form.
  • the analog output 66 of the second digital-to-analog converter stage 59 is connected to a second actuating signal input 68.
  • the second counter stage 58 has a presetting input 69, via which the second counter stage 58 can be set to a predeterminable counter reading.
  • a count input 70 is provided for supplying count pulses to the second counter stage 58. In the arrangement according to FIG derive there the second amplitude-limited signal to derive the clock signal.
  • the second control signal output 60 is connected to a first input 71 of a second switching device 72, the second input 73 of which is connected to the second Control signal input 68 is guided.
  • An output 74 of the second switching device 72 is connected to a second setting input 292 of a setting circuit 80, the first setting input 291 of which is connected to the output 28 of the first switching device 25 and which takes the place of the setting circuit 8 in the exemplary embodiments according to FIGS. 1 and 3 .
  • the setting circuit 80 is preferably designed such that the amplitude of the side signal from the second output 4 of the stereo demodulator 1 can be influenced by the first and the second control signal at the setting inputs 291, 292 in different parts of its frequency spectrum.
  • a depth adjuster can be actuated within the setting circuit 80 via the first adjustment input 291, while a height adjuster can be actuated via the second adjustment input 292.
  • Other spectral setting options can also be implemented. In any case, these settings are made by two independent control loops.
  • a bus circuit 75 is provided, to which data and commands can be supplied via a data line 76 or which can issue data and commands via this data line 76.
  • the adjustment arrangement shown can be connected to the storage devices for storing the control signals.
  • a test signal is supplied as a stereo signal to the stereo demodulator 1 in the first operating state, in which the center signal has an additive and the side signal has a subtractive superposition of a low-frequency first test oscillation and a high-frequency second test oscillation.
  • the second test oscillation occurs in phase opposition in the side signal and in the center signal, while the first test oscillation occurs in phase in the center signal and in the side signal.
  • the frequencies of the test vibrations are selected in accordance with the spectral setting options of the setting circuit 80 and should be non-integer multiples of one another.
  • the first test oscillation can have a frequency of 300 Hz and the second test oscillation can have a frequency of approximately 3.1 kHz.
  • a first output signal for the left audio signal channel which only contains parts of the first test signal (e.g. 300 Hz)
  • the second output signal at the second output 12 for the right audio signal channel only contains components of the second test oscillation (of 3.1 kHz, for example).
  • the first output signal at the first output 11 contains residues of the second test oscillation (e.g.
  • All other signal components fed to the mixer circuits 19 and 49 lead through the mixing to alternating components in the DC signals at the outputs 21 and 52, since the frequencies of the test vibrations form a non-integer ratio. These alternating components are screened out in the subsequent control circuits 22 and 53.
  • a setting signal is thus supplied to the first setting input 291 of the setting circuit 80 via the first switching device 25, which setting signal is generated exclusively by the crosstalk of the first test signal to the second output 12 depends on the dematricating circuit 6 and adjusts it to zero by adjusting the amplitude of the side signal in the frequency range of the first test oscillation.
  • a second actuating signal which regulates the crosstalk of the second test oscillation to the first output 11 of the dematricating circuit 6 to zero is supplied via the second switching device 72, since this only influences the frequency range of the second test oscillation via the second setting input 292, independently of the first setting input 291.
  • the simultaneous effectiveness of the two control loops results in a complete correction of the crosstalk , ie a correct adjustment of the circuit arrangement.
  • the clock signal for the counter inputs 43 and 70 of the counter stages 37 and 58 is derived from the second test oscillation, since the higher frequency enables the counter stages 37, 58 to be set more quickly.
  • the adjustment process in this first operating state is preferably controlled by the bus circuit 75. After adjustment has taken place, the switching devices 25, 72 and the switch 44 are transferred to their switch positions "2", whereupon the setting circuit 80 is operated with constant values for the first and the second actuating signal.

Abstract

A circuit arrangement for converting a stereo signal comprising a centre signal and a side signal into one output signal each for two audio signal channels with a calibration arrangement for minimising crosstalk between the output signals (at 11, 12) is described, which - comprises a (first) limiter circuit (16) which can be supplied with a first one of the output signals (from 11) and which can convert this into an at least almost rectangular (first) amplitude-limited signal of the same frequency, - a (first) mixer circuit (19) for obtaining a (first) DC signal by multiplicatively combining the (first) amplitude-limited signal with a second one of the output signals (at 12), - a (first) control circuit (22) for obtaining a (first) control signal from the (first) DC signal, - a setting circuit (8) for influencing the amplitudes of the centre signal and/or the side signal with the aid of the (first) control signal (from 24), - a (first) storage device for storing the (first) control signal (from 24) and - a (first) switch-over device (25), by means of which the (first) control signal (from 24) can be supplied both to the (first) storage device for storing and to the setting circuit (8) in a first operating mode of the circuit arrangement and the (first) control signal stored in the (first) storage device can be supplied to the setting circuit (8) in a second operating mode of the circuit arrangement. By means of this circuit arrangement according to the invention, a simple, even automatic calibration of the crosstalk is possible. <IMAGE>

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Umwandeln eines ein Mittensignal und ein Seitensignal umfassenden Stereosignals in je ein Ausgangssignal für zwei Tonsignalkanäle.The invention relates to a circuit arrangement for converting a stereo signal comprising a center signal and a side signal into one output signal each for two audio signal channels.

Bei derartigen Schaltungsanordnungen werden die Ausgangssignale für die Tonsignalkanäle durch Dematrizierung des Mittensignals und des Seitensignals erzeugt. Dabei enthält in den üblichen Stereosystemen das Mittensignal Toninformation über beide Tonsignalkanäle, wohingegen das Seitensignal bevorzugt entweder eine Toninformation über einen der Tonkanäle oder beispielweise eine Differenz zwischen den Toninformationen der beiden Tonsignalkanäle enthält. Bei der Dematrizierung, die bevorzugt durch additive oder subtraktive Überlagerung des Mittensignals und des Seitensignals erfolgt, müssen dann bestimmte Amplitudenverhältnisse eingehalten werden, um bei der Dematrizierung eine übersprechfreie Aufteilung der Toninformationen in die beiden Tonsignalkanäle zu erhalten. Diese vorgegebenen Amplitudenverhältnisse können beispielsweise durch Schaltungstoleranzen oder Übertragungsfehler gestört sein, so daß es zwischen den beiden Tonsignalkanälen zu einem Übersprechen kommt. Die Erfindung hat die Aufgabe, eine Schaltungsanordnung der eingangs genannten derart auszubilden, daß bei ihrer Herstellung, Inbetriebnahme oder während ihres Betriebes eine schnelle, einfache und präzise Abgleichmöglichkeit vorliegt, durch die das Übersprechen beim Betrieb wirksam eliminiert werden kann.In such circuit arrangements, the output signals for the audio signal channels are generated by dematrifying the center signal and the side signal. In the usual stereo systems, the center signal contains sound information about both sound signal channels, whereas the side signal preferably contains either sound information about one of the sound channels or, for example, a difference between the sound information of the two sound signal channels. In the case of the de-registration, which is preferably carried out by additive or subtractive superimposition of the center signal and the side signal, certain amplitude ratios must then be observed in order to obtain a crosstalk-free division of the audio information into the two audio signal channels during the de-registration. These predetermined amplitude ratios can be disturbed, for example, by switching tolerances or transmission errors, so that crosstalk occurs between the two audio signal channels. The invention has for its object to design a circuit arrangement of the type mentioned in such a way that during its manufacture, start-up or during its operation there is a quick, simple and precise possibility of adjustment by means of which crosstalk can be effectively eliminated during operation.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Schaltungsanordnung zum Umwandeln eines ein Mittensignal und ein Seitensignal umfassenden Stereosignals in je ein Ausgangssignal für zwei Tonsignalkanäle mit einer Abgleichanordnung zum Minimieren eines Übersprechens zwischen den Ausgangssignalen, welche eine (erste) Begrenzerschaltung, der ein erstes der Ausgangssignale zuführbar ist und von der dieses in ein wenigstens nahezu rechteckförmiges, (erstes) amplitudenbegrenztes Signal gleicher Frequenz umformbar ist, eine (erste) Mischerschaltung zum Gewinnen eines (ersten) Gleichsignals durch multiplikatives Verknüpfen des (ersten) amplitudenbegrenzten Signals mit einem zweiten der Ausgangssignale, eine (erste) Regelschaltung zum Gewinnen eines (ersten) Stellsignals aus dem (ersten) Gleichsignal, eine Einstellschaltung zum Beeinflussen der Amplituden des Mittensignals und/oder des Seitensignals mit Hilfe des (ersten) Stellsignals, eine (erste) Speichervorrichtung zum Speichern des (ersten) Stellsignals sowie eine (erste) Umschaltvorrichtung umfaßt, durch die in einem ersten Betriebszustand der Schaltungsanordnung das (erste) Stellsignal sowohl der (ersten) Speichervorrichtung zum Speichern als auch der Einstellschaltung zuführbar ist und in einem zweiten Betriebszustand der Schaltungsanordnung das in der (ersten) Speichervorrichtung gespeicherte (erste) Stellsignal der Einstellschaltung zugeleitet werden kann.This object is achieved according to the invention by a circuit arrangement for converting a stereo signal comprising a center signal and a side signal into one each Output signal for two audio signal channels with a matching arrangement for minimizing crosstalk between the output signals, which is a (first) limiter circuit to which a first of the output signals can be fed and from which this can be converted into an at least almost rectangular, (first) amplitude-limited signal of the same frequency (First) mixer circuit for obtaining a (first) DC signal by multiplicatively linking the (first) amplitude-limited signal with a second of the output signals, a (first) control circuit for extracting a (first) control signal from the (first) DC signal, an adjustment circuit for influencing the Amplitudes of the center signal and / or the side signal with the aid of the (first) control signal, a (first) storage device for storing the (first) control signal and a (first) switching device, by which the (first) control signal in a first operating state of the circuit arrangement l can be fed to the (first) memory device for storing and also to the setting circuit and, in a second operating state of the circuit arrangement, the (first) control signal stored in the (first) memory device can be sent to the setting circuit.

Der durch die erfindungsgemäße Schaltungsanordnung ermöglichte Abgleich wird dabei im ersten Betriebszustand durchgeführt, in welchem die Abgleichanordnung einen Regelkreis bildet, der zum Minimieren eines Signals eingesetzt werden kann, welches derart ausgebildet ist, daß es nur beim Auftreten eines Übersprechens zwischen den Tonsignalkanälen auftritt. Nach einmal erfolgtem Abgleich kann dann die erfindungsgemäße Schaltungsanordnung in ihrem zweiten Betriebszustand zur Verarbeitung von beispielsweise von einer Sendeanstalt oder einem Aufzeichnungsträger empfangenen Stereosignalen eingesetzt werden. In diesem zweiten Betriebszustand wird der durch die Speicherung des Stellsignals in der Speichervorrichtung festgehaltene Abgleichzustand der Schaltungsanordnung beibehalten.The adjustment made possible by the circuit arrangement according to the invention is carried out in the first operating state in which the adjustment arrangement forms a control loop which can be used to minimize a signal which is designed such that it only occurs when crosstalk occurs between the audio signal channels. After adjustment has taken place once, the circuit arrangement according to the invention can then be used in its second operating state for processing, for example, from a broadcaster or a record carrier received stereo signals are used. In this second operating state, the adjustment state of the circuit arrangement, which is recorded by the storage of the control signal in the storage device, is maintained.

In einem vorteilhaften Verfahren zum Betreiben einer erfindungsgemäßen Schaltungsanordnung stimmen im ersten Betriebszustand das Mittensignal und das Seitensignal des Stereosignals überein, und das Stellsignal wird auf einen Wert geregelt, bei dem das zweite Ausgangssignal verschwindet. Dieses Verfahren wird insbesondere bei den Stereosystemen angewendet, die als Mittensignal die Summe und als Seitensignal die Differenz der Tonsignale der beiden Tonsignalkanäle übertragen; insbesondere ist dabei das zweite Ausgangssignal dem rechten Tonsignalkanal zugeordnet. In einem anderen, erfindungsgemäßen Verfahren zum Betreiben der Schaltungsanordnung nach der Erfindung entspricht das Mittensignal des Stereosignals im ersten Betriebszustand dem halben Seitensignal und wird das Stellsignal ebenfalls auf einen Wert geregelt, bei dem das zweite Ausgangssignal verschwindet. Dieses Verfahren wird bevorzugt angewendet, wenn das Mittensignal der Summe der Tonsignale der beiden Tonsignalkanäle und das Seitensignal dem Doppelten des Tonsignals für den rechten Tonsignalkanal entspricht. Während das erstgenannte Verfahren somit insbesondere für den europäischen Stereo-Rundfunk sowie den Fernsehton nach koreanischer Norm Verwendung findet, läßt sich das zweite Verfahren insbesondere für den Fernsehton des europäischen Fernsehens anwenden. Für diese unterschiedlichen Übertragungsnormen der Tonsignale kann dabei stets eine Abgleichanordnung desselben Aufbaus zum Einsatz kommen.In an advantageous method for operating a circuit arrangement according to the invention, the center signal and the side signal of the stereo signal match in the first operating state, and the control signal is regulated to a value at which the second output signal disappears. This method is used in particular in the case of the stereo systems which transmit the sum of the sound signals as the center signal and the difference of the sound signals of the two sound signal channels as the side signal; in particular, the second output signal is assigned to the right audio signal channel. In another method according to the invention for operating the circuit arrangement according to the invention, the center signal of the stereo signal in the first operating state corresponds to half the side signal and the control signal is also regulated to a value at which the second output signal disappears. This method is preferably used when the center signal corresponds to the sum of the audio signals of the two audio signal channels and the side signal corresponds to twice the audio signal for the right audio signal channel. While the first method is used in particular for European stereo broadcasting and television sound according to Korean standards, the second method can be used in particular for television sound in European television. A balancing arrangement of the same structure can always be used for these different transmission standards of the sound signals.

Mit der erfindungsgemäßen Schaltungsanordnung und bei Anwendung der vorstehenden Verfahren nach der Erfindung kann der Abgleich der Schaltungsanordnung beispielsweise unmittelbar nach deren Fertigung, bei der Fertigung eines Gerätes zur Stereo-Tonsignalwiedergabe, in welchem die erfindungsgemäße Schaltungsanordnung eingesetzt wird, oder bei einer ersten bzw. bei jeder Inbetriebnahme der erfindungsgemäße Schaltungsanordnung erfolgen. Der für den Abgleich notwendige Wert des Stellsignals wird dann in der Speichervorrichtung abgelegt und kann beim Betrieb abgerufen werden. Dazu umfaßt die erfindungsgemäße Schaltungsanordnung bevorzugt eine (erste) Umwandlungsschaltung, die in Signalwege für das (erste) Stellsignal zwischen der (ersten) Regelschaltung, der Einstellschaltung und der (ersten) Speichervorrichtung eingefügt ist und durch die das von der (ersten) Regelschaltung abgegebene (erste) Stellsignal in eine Form umwandelbar ist, in der es in der (ersten) Speichervorrichtung abspeicherbar ist, und durch die das gespeicherte (erste) Stellsignal in eine der Einstellschaltung zuzuführende Form umwandelbar ist. Eine besonders einfache und präzise Abspeicherung wird dabei dadurch erzielt, daß das (erste) Stellsignal in der (ersten) Speichervorrichtung in digitaler Form abspeicherbar ist und die (erste) Umwandlungsschaltung je eine (erste) Anordnung zum Umwandeln des Stellsignals in diese digitale Form bzw. aus dieser digitalen Form umfaßt.With the circuit arrangement according to the invention and at Using the above methods according to the invention, the circuit arrangement can be compared, for example, immediately after its manufacture, in the manufacture of a device for stereo sound signal reproduction in which the circuit arrangement according to the invention is used, or when the circuit arrangement according to the invention is used for the first time or every time it is started up. The value of the control signal necessary for the adjustment is then stored in the storage device and can be called up during operation. For this purpose, the circuit arrangement according to the invention preferably comprises a (first) conversion circuit which is inserted into signal paths for the (first) control signal between the (first) control circuit, the setting circuit and the (first) memory device and through which the (first) control circuit outputs ( first) control signal can be converted into a form in which it can be stored in the (first) memory device, and by means of which the stored (first) control signal can be converted into a form to be supplied to the setting circuit. A particularly simple and precise storage is achieved in that the (first) control signal can be stored in digital form in the (first) memory device and the (first) conversion circuit each has a (first) arrangement for converting the control signal into this digital form or from this digital form.

Für die Verwirklichung der vorstehend beschriebenen Variationen der Anwendung des erfindungsgemäßen Verfahrens zum Abgleichen kann das in digitaler Form abzuspeichernde Stellsignal beispielsweise in einem der erfindungsgemäßen Schaltungsanordnung fest zugeordneten Lesespeicher abgelegt sein. Die Speichervorrichtung kann aber auch von der Schaltungsanordnung zum Umwandeln des Stereosignals räumlich getrennt innerhalb eines Steuersystems, beispielsweise eines Bussystems, angeordnet sein, in welchem auch andere Steuer- und Abgleichdaten abgespeichert sind. Somit läßt sich mit der Erfindung auch in einfacher Weise ein automatisch gesteuerter Abgleich durchführen, beispielsweise bei jeder Inbetriebnahme eines Gerätes, in welchem die erfindungsgemäße Schaltungsanordnung eingesetzt ist. Auf diese Weise lassen sich beispielsweise auch Alterungseffekte von Bauelementen und andere zeitveränderbare Störeinflüsse wirksam eliminieren.In order to implement the above-described variations in the use of the method for matching according to the invention, the actuating signal to be stored in digital form can be stored, for example, in a read memory permanently assigned to the circuit arrangement according to the invention. However, the storage device can also be arranged spatially separated from the circuit arrangement for converting the stereo signal within a control system, for example a bus system which also other control and adjustment data are stored. Thus, the invention can also be used to carry out an automatically controlled adjustment in a simple manner, for example each time a device is started up in which the circuit arrangement according to the invention is used. In this way, for example, aging effects of components and other time-changeable interferences can be effectively eliminated.

Eine bevorzugte Ausgestaltung der erfindungsgemäßen Schaltungsanordnung zeichnet sich dadurch aus, daß die (erste) Anordnung zum Umwandeln des (ersten) Stellsignals in die digitale Form eine (erste) Komparatorstufe, der an einem ersten Eingang das (erste) Stellsignal von der (ersten) Regelschaltung zuführbar ist, und eine (erste) Zählstufe umfaßt, deren Zählrichtung durch ein Ausgangssignal der (ersten) Komparatorstufe bestimmbar und deren Zählerstand als (erstes) Stellsignal in digitaler Form in der (ersten) Speichervorrichtung speicherbar ist, und daß die (erste) Anordnung zum Umwandeln des (ersten Stellsignals aus der digitalen Form eine (erste) Digital-Analog-Umsetzerstufe umfaßt zum Umsetzen des (ersten) Stellsignals aus der digitalen in die der Einstellschaltung zuführbare Form, in welcher es weiterhin einem zweiten Eingang der (ersten) Komparatorstufe zum Vergleich mit dem von der (ersten) Regelschaltung zuführbaren (ersten) Stellsignal zuleitbar ist.A preferred embodiment of the circuit arrangement according to the invention is characterized in that the (first) arrangement for converting the (first) control signal into the digital form has a (first) comparator stage which receives the (first) control signal from the (first) control circuit at a first input can be supplied, and comprises a (first) counting stage, the counting direction of which can be determined by an output signal from the (first) comparator stage and whose count can be stored in digital form in the (first) storage device as a (first) control signal, and that the (first) arrangement for Converting the (first actuating signal from the digital form) comprises a (first) digital-to-analog converter stage for converting the (first) actuating signal from the digital form into the form which can be supplied to the setting circuit, in which it also has a second input of the (first) comparator stage for comparison can be supplied with the (first) control signal that can be supplied by the (first) control circuit.

Eine derartige Anordnung zum Umwandeln des Stellsignals liefert bei sehr einfachem Aufbau einerseits ein sehr genaues Stellsignal und ist andererseits sowohl zur Ausgabe eines Stellsignals in digitaler Form als auch zur Übernahme eines derartigen Stellsignals aus der Speichervorrichtung einfach und gut einsetzbar. Dabei wird vorzugsweise das in der (ersten) Speichervorrichtung gespeicherte (erste) Stellsignal der (ersten) Zählstufe zur Voreinstellung auf einen entsprechenden Zählerstand zugeleitet.Such an arrangement for converting the actuating signal provides a very precise actuating signal with a very simple structure and is both simple and easy to use both for outputting an actuating signal in digital form and for adopting such an actuating signal from the memory device. This is preferably done in the (first) storage device stored (first) control signal of the (first) counter stage for presetting to a corresponding counter reading.

Bei einer Schaltungsanordnung der vorbeschriebenen Art wird ein zum Einregeln der (ersten) Zählstufe auf den dem erforderlichen Wert für das (erste) Stellsignal entsprechenden Zählerstand heranzuziehendes Taktsignal vorteilhaft aus dem (ersten) amplitudenbegrenzten Signal abgeleitet und der (ersten) Zählstufe als Zählsignal zugeführt. Auf diese Weise wird ein schnelles Einregeln der Abgleichanordnung mit einfachen Mitteln erreicht, insbesondere unter Vermeidung einer gesonderten Taktsignalerzeugung.In a circuit arrangement of the type described above, a clock signal to be used to adjust the (first) counter stage to the counter reading corresponding to the required value for the (first) control signal is advantageously derived from the (first) amplitude-limited signal and fed to the (first) counter stage as a counter signal. In this way, a quick adjustment of the alignment arrangement is achieved with simple means, in particular while avoiding a separate clock signal generation.

Die (erste) Regelschaltung umfaßt zum Gewinnen des (ersten) Stellsignals bevorzugt eine Integrationsstufe sowie eine Tiefpaßstufe. Dabei dient die Tiefpaßstufe dem Unterdrücken aller Wechselanteile der Mischprodukte der (ersten) Mischerschaltung, da für das Stellsignal nur deren Gleichanteile heranzuziehen sind. Da jedoch mit einer Tiefpaßstufe allein ein Regelfehler bleibt, so daß das Übersprechen nicht vollständig unterdrückt würde, ist weiterhin die Integrationsstufe vorgesehen, die diesen Regelfehler aufhebt. Damit ist eine vollständige Eliminierung des Übersprechens gewährleistet.The (first) control circuit preferably comprises an integration stage and a low-pass stage in order to obtain the (first) control signal. The low-pass stage serves to suppress all alternating components of the mixed products of the (first) mixer circuit, since only their direct components are to be used for the control signal. However, since a control error remains with a low-pass stage alone, so that crosstalk would not be completely suppressed, the integration stage which cancels this control error is also provided. This ensures complete crosstalk elimination.

Eine andere Ausgestaltung der erfindungsgemäßen Schaltungsanordnung zeichnet sich dadurch aus, daß die Abgleichanordnung eine zweite Begrenzerschaltung, der das zweite Ausgangssignal zuführbar ist und von der dieses in ein wenigstens nahezu rechteckförmiges, zweites amplitudenbegrenztes Signal gleicher Frequenz umformbar ist, eine zweite Mischerschaltung zum Gewinnen eines zweiten Gleichsignals durch multiplikatives Verknüpfen des zweiten amplitudenbegrenzten Signals mit dem ersten Ausgangssignal, eine zweite Regelschaltung zum Gewinnen eines zweiten Stellsignals aus dem zweiten Gleichsignal, eine zweite Speichervorrichtung zum Speichern des zweiten Stellsignals sowie eine zweite Umschaltvorrichtung umfaßt, durch die in einem ersten Betriebszustand der Schaltungsanordnung das zweite Stellsignal sowohl der zweiten Speichervorrichtung zum Speichern als auch der Einstellschaltung zuführbar ist und in einem zweiten Betriebszustand der Schaltungsanordnung das in der zweiten Speichervorrichtung gespeicherte, zweite Stellsignal der Einstellschaltung zugeleitet werden kann, und daß in der Einstellschaltung die Amplituden des Mittensignals und/oder des Seitensignals in voneinander unterschiedlichen Frequenzbereichen mit Hilfe der beiden Stellsignale beeinflußbar sind.Another embodiment of the circuit arrangement according to the invention is characterized in that the balancing arrangement has a second limiter circuit to which the second output signal can be fed and from which it can be converted into an at least almost rectangular, second amplitude-limited signal of the same frequency, a second mixer circuit for obtaining a second DC signal by multiplying the comprises a second amplitude-limited signal with the first output signal, a second control circuit for obtaining a second actuating signal from the second direct signal, a second storage device for storing the second actuating signal and a second switching device, by means of which, in a first operating state of the circuit arrangement, the second actuating signal of both the second storage device for storing as well as the setting circuit can be fed and in a second operating state of the circuit arrangement the second control signal stored in the second storage device can be fed to the setting circuit, and that in the setting circuit the amplitudes of the center signal and / or the side signal in mutually different frequency ranges with the help of the two control signals can be influenced.

Diese Ausgestaltung der Erfindung ist insbesondere anwendbar für Schaltungsanordnungen zum Umwandeln eines Stereosignals, bei denen das Seitensignal vor der Dematrizierung einer Rauschunterdrückung unterworfen werden soll. Eine derartige Rauschunterdrückung ist insbesondere dann vorteilhaft, wenn das Seitensignal auf eine höhere Frequenz moduliert ist als das Mittensignal und damit höhere Rauschanteile aufweist. Aufgrund der besonderen, spektralen Verteilung dieses Rauschens kann es dann vorteilhaft sein, den Abgleich des Übersprechens ebenfalls frequenzabhängig zu gestalten. Für die unterschiedlich abzugleichenden Frequenzanteile des Seitensignals können dann die beiden Stellsignale herangezogen werden. Dabei können in der vorstehend aufgeführten Ausgestaltung der erfindungsgemäßen Schaltungsanordnung die einzelnen Signalverarbeitungsstufen, die in der Abgleichanordnung voneinander unabhängige Regelkreise bilden, übereinstimmend aufgebaut werden; beispielsweise können die erste und die zweite Begrenzerschaltung identischen Aufbau aufweisen, entsprechend die erste und die zweite Mischerschaltung und so weiter.This embodiment of the invention is particularly applicable to circuit arrangements for converting a stereo signal, in which the side signal is to be subjected to noise suppression before dematrification. Such noise suppression is particularly advantageous when the side signal is modulated to a higher frequency than the center signal and thus has higher noise components. Because of the special spectral distribution of this noise, it can then be advantageous to make the cross-talk adjustment also frequency-dependent. The two control signals can then be used for the frequency components of the side signal to be adjusted differently. In the embodiment of the circuit arrangement according to the invention listed above, the individual signal processing stages, which form control loops which are independent of one another in the adjustment arrangement, can be constructed to match; for example, the first and the second limiter circuit have an identical structure, corresponding to the first and second mixer circuits, and so on.

In einem bevorzugten, durch die vorliegende Erfindung gegebenen Verfahren zum Durchführen des Abgleichs des Übersprechens mit einer erfindungsgemäßen Schaltungsanordnung der vorstehend beschriebenen Art mit zwei unabhängigen Regelkreisen wird vorteilhaft derart verfahren, daß im ersten Betriebszustand als Stereosignal ein Prüfsignal zugeführt wird, bei dem das Mittensignal eine additive und das Seitensignal eine subtraktive Überlagerung einer niederfrequenten ersten Prüfschwingung und einer hochfrequenten zweiten Prüfschwingung aufweist und die zweite Prüfschwingung im Seitensignal zur zweiten Prüfschwingung im Mittensignal gegenphasig auftritt, und wobei die Frequenz der zweiten Prüfschwingung ein nichtganzzahliges Vielfaches der Frequenz der ersten Prüfschwingung ist, und daß das erste Stellsignal auf einen Wert geregelt wird, bei dem Anteile der ersten Prüfschwingung im zweiten Ausgangssignal verschwinden, und das zweite Stellsignal auf einen Wert geregelt wird, bei dem Anteile der zweiten Prüfschwingung im ersten Ausgangssignal verschwinden.In a preferred method given by the present invention for carrying out the adjustment of the crosstalk with a circuit arrangement of the type described above with two independent control loops, the procedure is advantageously such that in the first operating state a test signal is supplied as a stereo signal in which the center signal is an additive and the side signal has a subtractive superposition of a low-frequency first test oscillation and a high-frequency second test oscillation and the second test oscillation occurs in phase opposition to the second test oscillation in the center signal, and the frequency of the second test oscillation is a non-integer multiple of the frequency of the first test oscillation, and that the first control signal is regulated to a value at which portions of the first test oscillation disappear in the second output signal and the second control signal is regulated to a value at the components of the second test oscillation disappear in the first output signal.

Ausführungsbeispiele der erfindungsgemäßen Schaltungsanordnung sind in der Zeichnung dargestellt und werden im nachfolgenden näher beschrieben. Es zeigen:

Fig. 1
ein Prinzipschaltbild einer erfindungsgemäßen Schaltungsanordnung und zur Erläuterung eines erfindungsgemäßen Verfahrens zum Durchführen eines Abgleichs dieser Schaltungsanordnung,
Fig. 2
einige beispielhafte Signalverläufe der Schaltungsanordnung nach Fig. 1,
Fig. 3
eine detailliertere Ausgestaltung einer Schaltungsanordnung gemäß Fig. 1 und
Fig. 4
ein Ausführungsbeispiel einer für einen frequenzabhängigen Abgleich eingerichteten, erfindungsgemäßen Schaltungsanordnung.
Exemplary embodiments of the circuit arrangement according to the invention are shown in the drawing and are described in more detail below. Show it:
Fig. 1
2 shows a basic circuit diagram of a circuit arrangement according to the invention and to explain a method according to the invention for carrying out an adjustment of this circuit arrangement,
Fig. 2
some exemplary signal profiles of the circuit arrangement according to FIG. 1,
Fig. 3
a more detailed embodiment of a circuit arrangement 1 and
Fig. 4
an embodiment of a circuit arrangement according to the invention set up for a frequency-dependent adjustment.

In Fig. 1 ist mit dem Bezugszeichen 1 ein Stereo-Demodulator bezeichnet, dem an einem Eingang 2 ein Stereosignal zugeführt wird, welches in üblicher Weise nach einer der bekannten Übertragungsnormen ein Mittensignal und ein Seitensignal umfaßt. Vom Stereo-Demodulator 1 wird das Mittensignal an einem ersten Ausgang 3 und das Seitensignal an einem zweiten Ausgang 4 abgegeben. Das Seitensignal am zweiten Ausgang 4 enthält je nach angewendeter Übertragungsnorm des Stereosignals bevorzugt entweder ein Differenzsignal zwischen den Tonsignalen für die beiden Tonsignalkanäle "links" und "rechts", bzw. lediglich das Tonsignal für den rechten Tonsignalkanal.In Fig. 1, the reference numeral 1 denotes a stereo demodulator to which a stereo signal is supplied at an input 2, which comprises a center signal and a side signal in the usual manner according to one of the known transmission standards. The stereo signal is output from the stereo demodulator 1 at a first output 3 and the side signal at a second output 4. Depending on the transmission standard of the stereo signal, the side signal at the second output 4 preferably contains either a difference signal between the audio signals for the two audio signal channels "left" and "right", or only the audio signal for the right audio signal channel.

Vom ersten Ausgang 3 des Stereo-Demodulators 1 wird das Mittensignal einem ersten Eingang 5 einer Dematrizierschaltung 6 zugeführt. Entsprechend gelangt das Seitensignal vom zweiten Ausgang 4 des Stereo-Demodulators 1 an einen zweiten Eingang 7 der Dematrizierschaltung 6, allerdings im Beispiel nach Fig. 1 über eine Einstellschaltung 8, deren Eingang 9 mit dem zweiten Ausgang 4 des Stereo-Demodulators 1 und deren Ausgang 10 mit dem zweiten Eingang 7 der Dematrizierschaltung 6 verbunden ist. Auf diese Weise wird das Seitensignal vom Stereo-Demodulator 1 durch die Einstellschaltung 8 in seiner Amplitude eingestellt, bevor es an die Dematrizierschaltung 6 gelangt. Dadurch kann das Amplitudenverhältnis zwischen dem der Dematrizierschaltung 6 zugeführten Mittensignal und dem Seitensignal auf den für eine übersprechfreie Dematrizierung erforderlichen Wert eingestellt werden.The center signal is fed from the first output 3 of the stereo demodulator 1 to a first input 5 of a dematricating circuit 6. Accordingly, the side signal from the second output 4 of the stereo demodulator 1 reaches a second input 7 of the dematricating circuit 6, but in the example according to FIG. 1 via a setting circuit 8, the input 9 of which to the second output 4 of the stereo demodulator 1 and the output thereof 10 is connected to the second input 7 of the dematricating circuit 6. In this way, the amplitude of the side signal from the stereo demodulator 1 is adjusted by the adjusting circuit 8 before it reaches the dematricating circuit 6. As a result, the amplitude ratio between the center signal supplied to the dematricating circuit 6 and the side signal can be set to the value required for crosstalk-free dematricing.

Die Dematrizierschaltung 6 weist weiterhin zwei Ausgänge 11, 12 auf, an denen die Tonsignale für die beiden Tonsignalkanäle abgegeben und zugeordneten Ausgangsanschlüssen 13 bzw. 14 der Schaltungsanordnung beispielsweise für eine Wiedergabe zugeleitet werden. Obwohl auch für andere Übertragungsnormen ohne weiteres einsetzbar, soll die Schaltungsanordnung nach Fig. 1 im weiteren beispielhaft für eine Verarbeitung eines Stereosignals beschrieben werden, bei welchem das Mittensignal die Summe und das Seitensignal die Differenz der Tonsignale für die beiden Tonsignalkanäle darstellt. Am ersten Ausgang 11 der Dematrizierschaltung 6 wird dann das Tonsignal für den linken Tonsignalkanal, am zweiten Ausgang 12 der Dematrizierschaltung 6 das Tonsignal für den rechten Tonsignalkanal abgegeben. Es sei noch erwähnt, daß die Einstellschaltung 8 in Abwandlung der Schaltungsanordnung nach Fig. 1 auch zwischen dem ersten Ausgang 3 des Stereo-Demodulators 1 und dem ersten Eingang 5 der Dematrizierschaltung 6 eingefügt sein und dann entsprechend zur Einstellung der Amplitude des Mittensignals herangezogen werden kann.The dematricating circuit 6 also has two outputs 11, 12, at which the sound signals for the two sound signal channels are emitted and assigned output connections 13 and 14 of the circuit arrangement are fed, for example, for reproduction. 1 can be described in the following by way of example for processing a stereo signal in which the center signal represents the sum and the side signal represents the difference between the sound signals for the two sound signal channels. The audio signal for the left audio signal channel is then output at the first output 11 of the dematrification circuit 6, and the audio signal for the right audio signal channel is output at the second output 12 of the dematrification circuit 6. It should also be mentioned that the setting circuit 8 can also be inserted between the first output 3 of the stereo demodulator 1 and the first input 5 of the dematricating circuit 6 in a modification of the circuit arrangement according to FIG. 1 and can then be used accordingly for setting the amplitude of the center signal .

Der erste Ausgang 11 der Dematrizierschaltung 6, der im vorliegenden Beispiel nach Fig. 1 den linken Tonsignalkanal repräsentiert, ist weiterhin mit einem Eingang 15 einer (ersten) Begrenzerschaltung 16 verbunden, deren Ausgang 17 mit einem ersten Eingang 18 einer (ersten) Mischerschaltung 19 verbunden ist, deren zweiter Eingang 20 mit dem zweiten Ausgang 12 der Dematrizierschaltung 6 verbunden ist, der den rechten Tonsignalkanal repräsentiert. Durch die (erste) Begrenzerschaltung 16 wird das am ersten Ausgang 11 der Dematrizierschaltung 6 auftretende Ausgangssignal - also ein dem linken Tonsignalkanal zugeordnetes Tonsignal - in ein rechteckförmiges, (erstes) amplitudenbegrenztes Signal umgeformt, wobei die Frequenz des Ausgangssignals vom ersten Ausgang 11 der Dematrizierschaltung 6 unverändert bleibt. Die (erste) Begrenzerschaltung 16 umfaßt dazu vorzugsweise einen Verstärker, der durch das Ausgangssignal am Eingang 15 stark übersteuert wird. In Fig. 2a ist dieses rechteckförmige Signal für den einfachen Fall dargestellt, daß als Tonsignal für den linken Tonsignalkanal eine Schwingung konstanter Frequenz, vorzugsweise sinusförmig, verwendet wird.The first output 11 of the dematricating circuit 6, which in the present example according to FIG. 1 represents the left audio signal channel, is also connected to an input 15 of a (first) limiter circuit 16, the output 17 of which is connected to a first input 18 of a (first) mixer circuit 19 whose second input 20 is connected to the second output 12 of the dematricating circuit 6, which represents the right audio signal channel. The (first) limiter circuit 16 converts the output signal occurring at the first output 11 of the dematricating circuit 6 - that is to say an audio signal assigned to the left audio signal channel - into a rectangular (first) amplitude-limited signal, the frequency of the output signal from the first output 11 of the dematricating circuit 6 remains unchanged. For this purpose, the (first) limiter circuit 16 preferably comprises an amplifier which is heavily overdriven by the output signal at the input 15. In Fig. 2a this rectangular signal is shown for the simple case that an oscillation of constant frequency, preferably sinusoidal, is used as the audio signal for the left audio signal channel.

Wenn das Stereosignal, welches dem Stereo-Demodulator 1 am Eingang 2 zugeleitet wird, derart beschaffen ist, daß es bei korrekter Umwandlung lediglich für den linken Tonsignalkanal ein Tonsignal liefert, wird für den Fall, daß das Seitensignal die Differenz und das Mittensignal die Summe der Tonsignale für den linken und den rechten Tonsignalkanal darstellt, das Mittensignal mit dem Seitensignal des Stereosignals am Eingang 2 übereinstimmen. Entsprechend ist für den Fall, daß das Seitensignal dem Doppelten des Tonsignals für den rechten Tonsignalkanal entspricht, das Stereosignal am Eingang 2 derart auszubilden, daß das Mittensignal dem halben Seitensignal entspricht. Im ersten Fall, der auch dem Ausführungsbeispiel gemäß Fig. 1 und 2 zugrunde liegt, wird das in diesem Fall das Tonsignal für den rechten Tonsignalkanal bildende, zweite Ausgangssignal verschwinden, im zweiten Fall verschwindet das dann das Tonsignal für den linken Tonsignalkanal bildende zweite Ausgangssignal ebenfalls; eine korrekte Amplitudeneinstellung von Seitensignal und Mittensignal an den Ausgängen 3, 4 des Stereo-Demodulators 1 vorausgesetzt.If the stereo signal, which is supplied to the stereo demodulator 1 at input 2, is such that, when correctly converted, it only provides a sound signal for the left audio signal channel, in the event that the side signal is the difference and the center signal is the sum of Represents audio signals for the left and right audio signal channel, the center signal match the side signal of the stereo signal at input 2. Accordingly, in the event that the side signal corresponds to twice the audio signal for the right audio signal channel, the stereo signal at input 2 must be designed such that the center signal corresponds to half the side signal. In the first case, which is also the basis of the exemplary embodiment according to FIGS. 1 and 2, the second output signal forming the sound signal for the right sound signal channel will disappear in the second case, in the second case the second output signal forming the sound signal for the left sound signal channel will also disappear ; a correct amplitude setting of the side signal and center signal at the outputs 3, 4 of the stereo demodulator 1 is required.

Es sei nun der Fall angenommen, daß das Seitensignal gegenüber dem Mittensignal einen negativen Amplitudenfehler aufweist, also vom Stereo-Demodulator 1 am zweiten Ausgang 4 mit zu geringer Amplitude abgegeben wird. Ohne Korrektur dieser zu geringen Amplitude entsteht bei der Dematrizierung in der Dematrizierschaltung 6 an deren zweitem Ausgang 12 eine Schwingung, deren Verlauf über der Zeit t in Fig. 2b) aufgetragen ist. Diese Schwingung wird dem zweiten Eingang 20 der (ersten) Mischerschaltung 19 zugeleitet und in ihr mit dem rechteckförmigen Signal vom ersten Eingang 18 multipliziert. Dies bewirkt eine Gleichrichtung, deren Ergebnis in Fig. 2c) wiedergegeben ist, die das resultierende (erste) Gleichsignal am Ausgang 21 der (ersten) Mischerschaltung 19 darstellt.It is now assumed that the side signal has a negative amplitude error with respect to the center signal, that is to say from the stereo demodulator 1 on the second Output 4 is given with too little amplitude. Without correction of this too small amplitude, an oscillation occurs in the dematricating circuit 6 in the dematricating circuit 6, the oscillation of which is plotted against the time t in FIG. 2b). This oscillation is fed to the second input 20 of the (first) mixer circuit 19 and multiplied therein by the rectangular signal from the first input 18. This causes a rectification, the result of which is shown in FIG. 2 c), which represents the resulting (first) DC signal at the output 21 of the (first) mixer circuit 19.

Zum Abgleich des Übersprechens, welches durch die Signale in Fig. 2b) dargestellt wird, ist nun die Amplitude des Seitensignals in der Einstellschaltung 8 so weit zu beeinflussen, bis die im vorstehenden genannte Amplitudenabweichung zwischen dem Mittensignal und dem Seitensignal ausgeglichen ist. Dann verschwindet das zweite Ausgangssignal am zweiten Ausgang 12 der Dematrizierschaltung 6 und somit auch das (erste) Gleichsignal am Ausgang 21 der (ersten) Mischerschaltung 19.To adjust the crosstalk, which is represented by the signals in Fig. 2b), the amplitude of the side signal in the setting circuit 8 is to be influenced until the amplitude deviation mentioned above is balanced between the center signal and the side signal. Then the second output signal at the second output 12 of the dematricating circuit 6 disappears and thus also the (first) DC signal at the output 21 of the (first) mixer circuit 19.

Zur Durchführung dieser Ausregelung, d.h. dieses Abgleichs, umfaßt das Ausführungsbeispiel nach Fig. 1 eine (erste) Regelschaltung 22, deren Eingang 23 das Gleichsignal vom Ausgang 21 der (ersten) Mischerschaltung 19 zugeführt wird. Die (erste) Regelschaltung gewinnt aus dem (ersten) Gleichsignal ein (erstes) Stellsignal und gibt dieses an einem Ausgang 24 ab. Die (erste) Regelschaltung 22 umfaßt dazu vorzugsweise eine Tiefpaßstufe und eine Integrationsstufe; durch die Integrationsstufe wird im wesentlichen aus dem Gleichanteil des (ersten) Gleichsignals gemäß Fig. 2c) ein kontinuierlich ansteigendes (erstes) Stellsignal erzeugt, wohingegen der Wechselanteil des (ersten) Gleichsignals (dessen überlagerte Welligkeit) durch die Tiefpaßstufe unterdrückt wird. Das derart gebildete (erste) Stellsignal steht am Ausgang 24 der (ersten) Regelschaltung 22 zur Verfügung.To carry out this adjustment, ie this adjustment, the exemplary embodiment according to FIG. 1 comprises a (first) control circuit 22, the input 23 of which is supplied with the direct signal from the output 21 of the (first) mixer circuit 19. The (first) control circuit obtains a (first) control signal from the (first) DC signal and outputs it at an output 24. For this purpose, the (first) control circuit 22 preferably comprises a low-pass stage and an integration stage; The integration stage essentially generates a continuously increasing (first) control signal from the DC component of the (first) DC signal according to FIG. 2c), whereas the AC component of the (first) DC signal (its superimposed signal) Ripple) is suppressed by the low-pass stage. The (first) control signal formed in this way is available at the output 24 of the (first) control circuit 22.

Fig. 1 zeigt weiterhin eine (erste) Umschaltvorrichtung 25 mit einem ersten Eingang 26 und einem zweiten Eingang 27 sowie einem Ausgang 28. Die (erste) Umschaltvorrichtung 25 ist der Einfachheit halber schematisch als mechanischer Umschalter dargestellt, durch den wahlweise der erste Eingang 26 in einer Schalterstellung "1" oder der zweite Eingang 27 in einer zweiten Schalterstellung "2" mit dem Ausgang 28 verbunden werden können. In der Praxis kann die (erste) Umschaltvorrichtung 25 bevorzugt mit elektronischen Schaltmitteln aufgebaut werden. Des weiteren ist der Ausgang 28 der (ersten) Umschaltvorrichtung 25 mit einem Einstelleingang 29 der Einstellschaltung 8 zum Zuführen des (ersten) Stellsignals verbunden. Die Verbindung des Ausgangs 24 mit dem ersten Eingang 26 ist ferner mit einem Stellsignalausgang 30, der zweite Eingang 27 mit einem Stellsignaleingang 31 verbunden. Der Stellsignalausgang 30 kann bevorzugt mit dem Eingang einer (ersten) Speichervorrichtung zum Speichern des (ersten) Stellsignals verbunden sein, deren Ausgang wiederum mit dem Stellsignaleingang 31 verbindbar ist. Dadurch kann in dieser nicht dargestellten (ersten) Speichervorrichtung ein Wert des (ersten) Stellsignals gespeichert und bei Bedarf wieder abgerufen werden.1 also shows a (first) switching device 25 with a first input 26 and a second input 27 and an output 28. For the sake of simplicity, the (first) switching device 25 is shown schematically as a mechanical switch, by means of which the first input 26 in a switch position "1" or the second input 27 in a second switch position "2" can be connected to the output 28. In practice, the (first) switching device 25 can preferably be constructed with electronic switching means. Furthermore, the output 28 of the (first) switching device 25 is connected to a setting input 29 of the setting circuit 8 for supplying the (first) control signal. The connection of the output 24 to the first input 26 is also connected to a control signal output 30, the second input 27 to a control signal input 31. The control signal output 30 can preferably be connected to the input of a (first) storage device for storing the (first) control signal, the output of which can in turn be connected to the control signal input 31. As a result, a value of the (first) control signal can be stored in this (not shown) (first) storage device and can be called up again as required.

In einem ersten Betriebszustand der Schaltungsanordnung nach Fig. 1, in welchem das vorstehend beschriebene Stereosignal mit in diesem Normbeispiel übereinstimmenden Mitten- und Seitensignalen zugeführt wird, nimmt die (erste) Umschaltvorrichtung 25 ihre erste Schalterstellung "1" ein. Dadurch wird das (erste) Stellsignal sowohl der nicht dargestellten (ersten) Speichervorrichtung über den Stellsignalausgang 30 zum Speichern als auch der Einstellschaltung 8 über den Einstelleingang 29 zugeführt. Die Schaltungsanordnung bildet somit einen Regelkreis zum Abgleich des Übersprechens. Dabei wird das (erste) Stellsignal so lange verändert, bis das zweite Ausgangssignal am zweiten Ausgang 12 und damit das (erste) Gleichsignal gemäß Fig. 2c) verschwinden. Das (erste) Stellsignal am Ausgang 24 der (ersten) Regelschaltung 22 ist dann konstant und kann mit diesem konstanten Wert in der (ersten) Speichervorrichtung abgespeichert werden.In a first operating state of the circuit arrangement according to FIG. 1, in which the above-described stereo signal is supplied with center and side signals which correspond to this standard example, the (first) switching device 25 assumes its first switch position "1". As a result, the (first) control signal of both the (first) storage device (not shown) is transmitted via the Control signal output 30 for storing and also supplied to the setting circuit 8 via the setting input 29. The circuit arrangement thus forms a control loop for adjusting the crosstalk. The (first) control signal is changed until the second output signal at the second output 12 and thus the (first) DC signal according to FIG. 2c) disappear. The (first) control signal at the output 24 of the (first) control circuit 22 is then constant and can be stored with this constant value in the (first) memory device.

In einem zweiten Betriebszustand wird die (erste) Umschaltvorrichtung 25 in ihre zweite Schalterstellung "2" überführt. Die vorstehend beschriebene Regelschleife ist dann unterbrochen. Vielmehr wird nun von der (ersten) Speichervorrichtung über den Stellsignaleingang 31 und den Einstelleingang 29 der Einstellschaltung 8 das abgespeicherte, konstante (erste) Stellsignal zugeführt. In diesem zweiten Betriebszustand kann das Stereosignal am Eingang 2 beliebige Formen annehmen, wobei stets ein übersprechfreier Betrieb der Schaltungsanordnung gewährleistet ist. Der erste Betriebszustand der Schaltungsanordnung dient somit deren Abgleich, der zweite Betriebszustand dem Einsatz zur (bestimmungsgemäßen) Umwandlung beispielsweise wiederzugebender Stereosignale.In a second operating state, the (first) switching device 25 is transferred to its second switch position "2". The control loop described above is then interrupted. Rather, the stored (first) control signal is fed from the (first) memory device via the control signal input 31 and the control input 29 to the setting circuit 8. In this second operating state, the stereo signal at the input 2 can take any form, the crosstalk-free operation of the circuit arrangement being always guaranteed. The first operating state of the circuit arrangement thus serves to compare it, the second operating state is used for the (intended) conversion of, for example, stereo signals to be reproduced.

In Fig. 2d) und e) ist entsprechend der Fig. 2b) bzw. c) der Fall dargestellt, daß sich im ersten Betriebszustand der Schaltungsanordnung für das Seitensignal eine positive Amplitudenabweichung gegenüber dem Mittensignal ergibt. Das am zweiten Ausgang 12 der Dematrizierschaltung 6 entstehende, in Fig. 2d) dargestellte Signal ist dann gegenüber dem in Fig. 2b) dargestellten Fall negativ; es entsteht ein negatives Gleichsignal am Ausgang 21 der (ersten) Mischerschaltung 19. Aus diesem wird ein (erstes) Stellsignal gebildet, welches über die Einstellschaltung 8 eine Verringerung der Amplitude des Seitensignals und damit einen Abgleich des Übersprechens bewirkt.2d) and e), corresponding to FIGS. 2b) and c), the case is shown that in the first operating state of the circuit arrangement for the side signal there is a positive amplitude deviation with respect to the center signal. The signal produced at the second output 12 of the dematricating circuit 6 and shown in FIG. 2d) is then negative compared to the case shown in FIG. 2b); a negative DC signal is produced at the output 21 of the (first) mixer circuit 19. From this, a (first) Control signal formed, which causes a reduction in the amplitude of the side signal and thus a comparison of the crosstalk via the setting circuit 8.

Fig. 3 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung mit einer (ersten) Umwandlungsschaltung 32, die in die Signalwege für das (erste) Stellsignal zwischen der (ersten) Regelschaltung 22, der Einstellschaltung 8 und der (nicht dargestellten) (ersten) Speichervorrichtung eingefügt ist. Im übrigen sind die zu Fig. 1 bereits beschriebenen Schaltungselemente wieder mit denselben Bezugszeichen versehen.Fig. 3 shows a further embodiment of the circuit arrangement according to the invention with a (first) conversion circuit 32, which is inserted into the signal paths for the (first) control signal between the (first) control circuit 22, the setting circuit 8 and the (not shown) (first) memory device is. Otherwise, the circuit elements already described for FIG. 1 are again provided with the same reference numerals.

Die (erste) Umwandlungsschaltung 32 ermöglicht insbesondere, daß das (erste) Stellsignal in der (ersten) Speichervorrichtung in digitaler Form abspeicherbar ist. Dazu umfaßt die (erste) Umwandlungsschaltung 32 eine (erste) Anordnung zum Umwandeln des (ersten) Steilsignals vom Ausgang 24 der (ersten) Regelschaltung 22 in die digitale Form. Diese (erste) Anordnung umfaßt im Ausführungsbeispiel nach Fig. 3 eine (erste) Komparatorstufe 33, deren erster, nicht invertierender Eingang den Stellsignalausgang 30 bildet und deren zweiter, invertierender Eingang 34 mit dem Stellsignaleingang 31 verbunden ist. Ein Ausgang 35 der (ersten) Komparatorstufe 33 ist mit einem Zählrichtungseingang 36 einer (ersten) Zählstufe 37 verbunden, deren Zählrichtung durch das Ausgangssignal der (ersten) Komparatorstufe 33 von deren Ausgang 35 bestimmbar ist. Der Zählerstand der (ersten) Zählstufe 37 wird an einem Ausgang 38 der (ersten) Zählstufe 37 als (erstes) Stellsignal in digitaler Form abgegeben. Als solches kann es über einen (ersten) Digitalsignalausgang 39 der nicht dargestellten (ersten) Speichervorrichtung zugeführt und dort abgespeichert werden.The (first) conversion circuit 32 enables, in particular, that the (first) control signal can be stored in digital form in the (first) storage device. For this purpose, the (first) conversion circuit 32 comprises a (first) arrangement for converting the (first) steep signal from the output 24 of the (first) control circuit 22 into the digital form. In the exemplary embodiment according to FIG. 3, this (first) arrangement comprises a (first) comparator stage 33, the first, non-inverting input of which forms the control signal output 30 and the second, inverting input 34 of which is connected to the control signal input 31. An output 35 of the (first) comparator stage 33 is connected to a counting direction input 36 of a (first) counter stage 37, the counting direction of which can be determined by the output signal of the (first) comparator stage 33 from its output 35. The count of the (first) counter 37 is output at an output 38 of the (first) counter 37 as a (first) control signal in digital form. As such, it can be fed via a (first) digital signal output 39 to the (first) storage device (not shown) and stored there become.

Während die (erste) Anordnung zum Umwandeln des (ersten) Stellsignals in die digitale Form die (erste) Komparatorstufe 33 und die (erste) Zählstufe 37 umfaßt, enthält die (erste) Anordnung zum Umwandeln des (ersten) Stellsignals aus dieser digitalen Form eine (erste) Digital-Analog-Umsetzerstufe 40, deren Digitaleingang 41 mit dem Ausgang 38 der (ersten) Zählstufe 37 und dem (ersten) Digitalsignalausgang 39 verbunden und deren Analogausgang 42 mit dem Stellsignaleingang 31 und dem zweiten, invertierenden Eingang 34 der (ersten) Komparatorstufe 33 verknüpft ist. Die (erste) Digital-Analog-Umsetzerstufe 40 setzt das (erste) Stellsignal aus der digitalen Form, in welcher es auch in der (ersten) Speichervorrichtung abspeicherbar ist, in die der Einstellschaltung 8 über deren Einstelleingang 29 zuführbare Form um. Durch die Verbindung des Analogausgangs 42 mit dem zweiten, invertierenden Eingang 34 der (ersten) Komparatorstufe 33 wird für letztere ein Bezugssignal geliefert, mit dem das Stellsignal vom Ausgang 24 der (ersten) Regelschaltung 22 verglichen werden kann. Je nach dem Ergebnis dieses Vergleichs wird die (erste) Stellstufe 37 in Aufwärts- bzw. Abwärtszählrichtung geschaltet. Durch Zählimpulse eines über einen Zähleingang 43 zuleitbaren Taktsignals wird der Zählerstand der (ersten) Zählstufe 37 entsprechend der durch die (erste) Komparatorstufe 33 vorgegebenen Zählrichtung so lange verändert, bis er der digitalen Form des (ersten) Stellsignals am Ausgang 24 entspricht. Diese Anpassung des Zählerstandes erfolgt im ersten Betriebszustand, in dem die (erste) Umschaltvorrichtung 25 sich in der Schalterstellung "1" befindet. Demgemäß wird der dann vorhandene Regelkreis der Fig. 3 gegenüber demjenigen der Fig. 1 unverändert sein und somit eine durch die Abläufe in der (ersten) Umwandlungsschaltung 32 nicht beeinflußte Ausregelung von Übersprechsignalen, d.h. ein davon unbeeinflußtes Abgleichen dieses Übersprechens stattfinden. Die (erste) Umwandlungsschaltung 32 pendelt sich lediglich auf den endgültigen Wert des (ersten) Stellsignals ein und führt diesen der (ersten) Speichervorrichtung zu.While the (first) arrangement for converting the (first) control signal into the digital form comprises the (first) comparator stage 33 and the (first) counter stage 37, the (first) arrangement for converting the (first) control signal from this digital form contains one (First) digital-to-analog converter stage 40, whose digital input 41 is connected to the output 38 of the (first) counter stage 37 and the (first) digital signal output 39, and whose analog output 42 is connected to the actuating signal input 31 and the second, inverting input 34 of the (first) Comparator stage 33 is linked. The (first) digital-to-analog converter stage 40 converts the (first) control signal from the digital form, in which it can also be stored in the (first) storage device, into the form that can be supplied to the setting circuit 8 via its setting input 29. By connecting the analog output 42 to the second, inverting input 34 of the (first) comparator stage 33, a reference signal is provided for the latter, with which the control signal from the output 24 of the (first) control circuit 22 can be compared. Depending on the result of this comparison, the (first) control stage 37 is switched in the up or down counting direction. By means of counting pulses of a clock signal which can be supplied via a counting input 43, the counter reading of the (first) counting stage 37 is changed in accordance with the counting direction specified by the (first) comparator stage 33 until it corresponds to the digital form of the (first) control signal at the output 24. This counter reading is adjusted in the first operating state, in which the (first) switching device 25 is in the switch position "1". Accordingly, the then existing control loop of FIG. 3 will be unchanged from that of FIG. 1 and thus one due to the processes in the (first) conversion circuit 32 unaffected regulation of crosstalk signals, ie an unaffected adjustment of this crosstalk take place. The (first) conversion circuit 32 only settles to the final value of the (first) control signal and feeds it to the (first) memory device.

Das Taktsignal wird dem Zähleingang 43 der (ersten) Zählstufe 37 über einen Schalter 44 vom Ausgang 17 der (ersten) Begrenzerschaltung 16 zugeführt und damit aus dem (ersten) amplitudenbegrenzten Signal abgeleitet. Für den Abgleich befindet sich der Schalter 44 in der mit "1" gekennzeichneten Schalterstellung. Natürlich kann der in Fig. 3 der Einfachheit halber als mechanischer Schalter dargestellte Schalter 44 bevorzugt auch mit elektronischen Bauelementen ausgeführt werden.The clock signal is fed to the counter input 43 of the (first) counter stage 37 via a switch 44 from the output 17 of the (first) limiter circuit 16 and is thus derived from the (first) amplitude-limited signal. For the adjustment, the switch 44 is in the switch position labeled "1". Of course, for the sake of simplicity, the switch 44 shown in FIG. 3 can preferably also be implemented with electronic components.

Im zweiten Betriebszustand der erfindungsgemäßen Schaltungsanordnung und ihres Ausführungsbeispiels gemäß Fig. 3 werden die (erste) Umschaltvorrichtung 25 und der Schalter 44 in ihre Schalterstellungen "2" überführt. Dies geschieht nach erfolgtem Abgleich und für eine bestimmungsgemäße Verarbeitung eines beispielsweise wiederzugebenden Stereosignals. Dem Zähleingang 43 werden dann keine Zählimpulse mehr zugeführt, so daß der Zählerstand der (ersten) Zählstufe 37 unverändert bleibt und damit auch als (erstes) Stellsignal vom Analogausgang 42 ein konstanter Wert für das (erste) Stellsignal abgegeben wird. Dieser gelangt über die (erste) Umschaltvorrichtung 25 auf die Einstellschaltung 8; die Regelschleife ist, wie in Fig. 1 beschrieben, unterbrochen.In the second operating state of the circuit arrangement according to the invention and its exemplary embodiment according to FIG. 3, the (first) switching device 25 and the switch 44 are transferred to their switch positions "2". This takes place after the adjustment has taken place and for the intended processing of a stereo signal to be reproduced, for example. The counting input 43 is then no longer supplied with counting pulses, so that the count of the (first) counting stage 37 remains unchanged and thus a constant value for the (first) actuating signal is also output as the (first) control signal from the analog output 42. This reaches the setting circuit 8 via the (first) switching device 25; the control loop is interrupted, as described in FIG. 1.

Beispielsweise zur Vermeidung einer Wiederholung des Abgleichvorgangs bei jeder erneuten Inbetriebnahme der Schaltungsanordnung zum Umwandeln des Stereosignals kann die Einstellung der (ersten) Zählstufe 37 auf den dem (ersten) Stellsignal für einen korrekten Abgleich entsprechenden Zählerstand auch dadurch erfolgen, daß der (ersten) Zählstufe 37 an einem Voreinstelleingang 45 aus der (ersten) Speichervorrichtung das korrekte (erste) Stellsignal in digitaler Form zugeführt wird. Dadurch wird bei erneuter Inbetriebnahme der Schaltungsanordnung die (erste) Zählstufe 37 sofort auf einen korrekten Zählerstand gesetzt, und die Schaltungsanordnung kann unmittelbar von der erneuten Inbetriebnahme an in ihrem zweiten Betriebszustand betrieben werden. Dies ist insbesondere vorteilhaft bei einem Anschluß der erfindungsgemäßen Schaltungsanordnung - gegebenenfalls gemeinsam mit anderen Stufen zur Signalverarbeitung - an ein Bussystem zur Steuerung der Betriebsabläufe, über welches dann auch das korrekte Stellsignal in digitaler Form aus der (ersten) Speichervorrichtung zur Verfügung gestellt werden kann.For example, to avoid repetition of the adjustment process each time the circuit arrangement for converting the stereo signal is put into operation again the setting of the (first) counter stage 37 to the counter reading corresponding to the (first) control signal for a correct adjustment also takes place in that the (first) counter stage 37 at a preset input 45 from the (first) memory device the correct (first) control signal in digital form Form is fed. As a result, when the circuit arrangement is put into operation again, the (first) counting stage 37 is immediately set to a correct counter reading, and the circuit arrangement can be operated in its second operating state immediately after it is put into operation again. This is particularly advantageous when the circuit arrangement according to the invention is connected - possibly together with other stages for signal processing - to a bus system for controlling the operating sequences, via which the correct control signal can then also be provided in digital form from the (first) memory device.

Fig. 4 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung, welches zwei Regelkreise zum vorzugsweise frequenzselektiven Abgleich eines Übersprechens zwischen den beiden Tonsignalkanälen umfaßt und bei dem im übrigen mit Teilen der vorstehend beschriebenen Ausführungsbeispiele übereinstimmende Elemente wieder mit übereinstimmenden Bezugszeichen versehen sind.Fig. 4 shows a further embodiment of the circuit arrangement according to the invention, which comprises two control loops for preferably frequency-selective comparison of crosstalk between the two audio signal channels and in which elements which otherwise correspond to parts of the above-described exemplary embodiments are again provided with corresponding reference numerals.

Der zweite Regelkreis gemäß Fig. 4 umfaßt eine zweite Begrenzerschaltung 46, deren Eingang 47 mit dem zweiten Ausgang 12 der Dematrizierschaltung 6 für das zweite Ausgangssignal verbunden ist. Von der zweiten Begrenzerschaltung 46 ist dieses zweite Ausgangssignal in ein wenigstens nahezu rechteckförmiges, zweites amplitudenbegrenztes Signal gleicher Frequenz umformbar, welches an einem Ausgang 48 der zweiten Begrenzerschaltung 46 abgebbar ist.4 comprises a second limiter circuit 46, the input 47 of which is connected to the second output 12 of the dematricating circuit 6 for the second output signal. This second output signal can be converted by the second limiter circuit 46 into an at least almost rectangular, second amplitude-limited signal of the same frequency, which can be output at an output 48 of the second limiter circuit 46 is.

Die Abgleichanordnung gemäß Fig. 4 umfaßt weiterhin eine zweite Mischerschaltung 49, deren erster Eingang 50 mit dem Ausgang 48 der zweiten Begrenzerschaltung 46 verbunden ist. Ein zweiter Eingang 51 der zweiten Mischerschaltung 49 ist mit dem ersten Ausgang 11 der Dematrizierschaltung 6 verbunden. Auf diese Weise ist die zweite Mischerschaltung 49 in der Lage, an ihrem Ausgang 52 ein zweites Gleichsignal abzugeben, welches durch multiplikatives Verknüpfen des zweiten amplitudenbegrenzten Signals vom Ausgang 48 der zweiten Begrenzerschaltung 46 mit dem ersten Ausgangssignal vom ersten Ausgang 11 der Dematrizierschaltung 6 gewinnbar ist. Das zweite Gleichsignal vom Ausgang 52 der zweiten Mischerschaltung 49 ist einer zweiten Regelschaltung 53 über ihren mit dem Ausgang 52 verbundenen Eingang 54 zuführbar. Die zweite Regelschaltung 53 weist weiterhin einen Ausgang 55 auf, an dem ein in der zweiten Regelschaltung 53 aus dem zweiten Gleichsignal gewinnbares, zweites Stellsignal abgebbar ist.4 further comprises a second mixer circuit 49, the first input 50 of which is connected to the output 48 of the second limiter circuit 46. A second input 51 of the second mixer circuit 49 is connected to the first output 11 of the dematricating circuit 6. In this way, the second mixer circuit 49 is able to output a second DC signal at its output 52, which can be obtained by multiplying the second amplitude-limited signal from the output 48 of the second limiter circuit 46 with the first output signal from the first output 11 of the dematrification circuit 6. The second DC signal from the output 52 of the second mixer circuit 49 can be fed to a second control circuit 53 via its input 54 connected to the output 52. The second control circuit 53 also has an output 55 at which a second control signal that can be obtained in the second control circuit 53 from the second direct signal can be output.

In der Abgleichanordnung gemäß dem Ausführungsbeispiel nach Fig. 4 ist weiterhin eine zweite Umwandlungsschaltung 56 vorgesehen, die entsprechend der ersten Umwandlungsschaltung 32 aufgebaut ist und somit eine eine zweite Komparatorstufe 57, eine zweite Zählstufe 58 und eine zweite Digital-Analog-Umsetzerstufe 59 aufweist. Die zweite Komparatorstufe 57 und die zweite Zählstufe 58 bilden eine zweite Anordnung zum Umwandeln des zweiten Stellsignals in eine digitale, in einer nicht dargestellten, zweiten Speichervorrichtung abspeicherbare Form. Dazu ist ein erster, nicht invertierender Eingang der zweiten Komparatorstufe 57, der einen zweiten Stellsignalausgang 60 bildet, mit dem Ausgang 55 der zweiten Regelschaltung 53 verbunden. Ein Ausgang 61 der zweiten Komparatorstufe 57 führt an einen Zählrichtungseingang 62 der zweiten Zählstufe 58, von der ein Ausgang 63, an dem der Zählerstand der zweiten Zählstufe 58 als zweites Stellsignal in digitaler Form abgebbar ist, mit einem Digitaleingang 64 der zweiten Digital-Analog-Umsetzerstufe 59 verbunden ist. Außerdem ist der Ausgang 63 der zweiten Zählstufe 58 mit einem zweiten Digitalsignalausgang 65 verbunden, über den das zweite Stellsignal in digitaler Form der zweiten Speichervorrichtung zuführbar ist. Ein Analogausgang 66 der zweiten Digital-Analog-Umsetzerstufe 59 ist einerseits mit einem zweiten, invertierenden Eingang 67 der zweiten Komparatorstufe 57 verbunden, um das zweite Stellsignal nach Rückumsetzung in die analoge Form als Bezugssignal an der zweiten Komparatorstufe 57 zur Verfügung zu stellen. Andererseits ist der Analogausgang 66 der zweiten Digital-Analog-Umsetzerstufe 59 mit einem zweiten Stellsignaleingang 68 verbunden.4, a second conversion circuit 56 is further provided, which is constructed in accordance with the first conversion circuit 32 and thus has a second comparator stage 57, a second counter stage 58 and a second digital-to-analog converter stage 59. The second comparator stage 57 and the second counter stage 58 form a second arrangement for converting the second actuating signal into a digital form which can be stored in a second storage device (not shown). For this purpose, there is a first, non-inverting input of the second comparator stage 57, which forms a second control signal output 60, with the output 55 of the second control circuit 53 connected. An output 61 of the second comparator stage 57 leads to a counting direction input 62 of the second counter stage 58, from which an output 63, at which the counter reading of the second counter stage 58 can be output in digital form as a second actuating signal, with a digital input 64 of the second digital-analog Converter stage 59 is connected. In addition, the output 63 of the second counter stage 58 is connected to a second digital signal output 65, via which the second actuating signal can be supplied in digital form to the second storage device. An analog output 66 of the second digital-to-analog converter stage 59 is connected on the one hand to a second, inverting input 67 of the second comparator stage 57 in order to make the second actuating signal available as a reference signal at the second comparator stage 57 after conversion back into the analog form. On the other hand, the analog output 66 of the second digital-to-analog converter stage 59 is connected to a second actuating signal input 68.

Entsprechend der ersten Zählstufe 37 weist die zweite Zählstufe 58 einen Voreinstelleingang 69 auf, über die die zweite Zählstufe 58 auf einen vorgebbaren Zählerstand einstellbar ist. Außerdem ist ein Zähleingang 70 vorgesehen zum Zuführen von Zählimpulsen zur zweiten Zählstufe 58. In der Anordnung nach Fig. 4 sind die Zähleingänge 43, 70 beider Zählstufen 37, 58 über den Schalter 44 mit dem Ausgang 48 der zweiten Begrenzerschaltung 46 verbunden, um von dem dort abgreifbaren, zweiten amplitudenbegrenzten Signal das Taktsignal abzuleiten.Corresponding to the first counter stage 37, the second counter stage 58 has a presetting input 69, via which the second counter stage 58 can be set to a predeterminable counter reading. In addition, a count input 70 is provided for supplying count pulses to the second counter stage 58. In the arrangement according to FIG derive there the second amplitude-limited signal to derive the clock signal.

Der zweite Stellsignalausgang 60 ist in Fig. 4 mit einem ersten Eingang 71 einer zweiten Umschaltvorrichtung 72 verbunden, deren zweiter Eingang 73 an den zweiten Stellsignaleingang 68 geführt ist. Ein Ausgang 74 der zweiten Umschaltvorrichtung 72 ist mit einem zweiten Einstelleingang 292 einer Einstellschaltung 80 verbunden, deren erster Einstelleingang 291 mit dem Ausgang 28 der ersten Umschaltvorrichtung 25 verbunden ist und die die Stelle der Einstellschaltung 8 in den Ausführungsbeispielen nach den Fig. 1 und 3 einnimmt. Vorzugsweise ist die Einstellschaltung 80 derart ausgebildet, daß durch das erste und das zweite Stellsignal an den Einstelleingängen 291, 292 das Seitensignal vom zweiten Ausgang 4 des Stereo-Demodulators 1 in unterschiedlichen Teilen seines Frequenzspektrums in der Amplitude beeinflußbar ist. Beispielsweise kann innerhalb der Einstellschaltung 80 über den ersten Einstelleingang 291 ein Tiefensteller, über den zweiten Einstelleingang 292 dagegen ein Höhensteller betätigt werden. Ebensogut sind auch andere spektrale Einstellmöglichkeiten realisierbar. In jedem Fall werden diese Einstellungen durch zwei voneinander unabhängige Regelkreise vorgenommen.4, the second control signal output 60 is connected to a first input 71 of a second switching device 72, the second input 73 of which is connected to the second Control signal input 68 is guided. An output 74 of the second switching device 72 is connected to a second setting input 292 of a setting circuit 80, the first setting input 291 of which is connected to the output 28 of the first switching device 25 and which takes the place of the setting circuit 8 in the exemplary embodiments according to FIGS. 1 and 3 . The setting circuit 80 is preferably designed such that the amplitude of the side signal from the second output 4 of the stereo demodulator 1 can be influenced by the first and the second control signal at the setting inputs 291, 292 in different parts of its frequency spectrum. For example, a depth adjuster can be actuated within the setting circuit 80 via the first adjustment input 291, while a height adjuster can be actuated via the second adjustment input 292. Other spectral setting options can also be implemented. In any case, these settings are made by two independent control loops.

In der Schaltungsanordnung nach Fig. 4 ist eine Busschaltung 75 vorgesehen, der über eine Datenleitung 76 Daten und Befehle zuführbar sind bzw. die über diese Datenleitung 76 Daten und Befehle abgeben kann. Über diese Busschaltung 75 und die Datenleitung 76, die mit den Voreinstelleingängen 45, 69 sowie den Digitalsignalausgängen 39, 65 verbunden sind, kann die dargestellte Abgleichanordnung mit den Speichervorrichtungen zum Abspeichern der Stellsignale verbunden sein. Außerdem können nicht dargestellte Wirkverbunden von der Busschaltung 75 zu den Umschaltvorrichtungen 25, 72 sowie zu dem Schalter 44 bestehen, durch die diese gemäß dem ersten bzw. zweiten Betriebszustand schaltbar sind.In the circuit arrangement according to FIG. 4, a bus circuit 75 is provided, to which data and commands can be supplied via a data line 76 or which can issue data and commands via this data line 76. Via this bus circuit 75 and the data line 76, which are connected to the preset inputs 45, 69 and the digital signal outputs 39, 65, the adjustment arrangement shown can be connected to the storage devices for storing the control signals. In addition, there can be active connections, not shown, from the bus circuit 75 to the switching devices 25, 72 and to the switch 44, by means of which they can be switched in accordance with the first or second operating state.

In einem Verfahren zum Betreiben der Schaltungsanordnung gemäß dem Ausführungsbeispiel nach Fig. 4 wird über den Eingang 2 dem Stereo-Demodulator 1 im ersten Betriebszustand als Stereosignal ein Prüfsignal zugeführt, bei dem das Mittensignal eine additive und das Seitensignal eine subtraktive Überlagerung einer niederfrequenten ersten Prüfschwingung und einer hochfrequenten zweiten Prüfschwingung aufweist. Insbesondere tritt die zweite Prüfschwingung im Seitensignal und im Mittensignal gegenphasig, die erste Prüfschwingung dagegen im Mittensignal und im Seitensignal gleichphasig auf. Die Frequenzen der Prüfschwingungen sind entsprechend den spektralen Einstellmöglichkeiten der Einstellschaltung 80 ausgewählt und sollten nicht-ganzzahlige Vielfache voneinander sein. Beispielsweise kann die erste Prüfschwingung eine Frequenz von 300 Hz und die zweite Prüfschwingung eine Frequenz von ungefähr 3,1 kHz aufweisen.In a method for operating the circuit arrangement According to the exemplary embodiment according to FIG. 4, a test signal is supplied as a stereo signal to the stereo demodulator 1 in the first operating state, in which the center signal has an additive and the side signal has a subtractive superposition of a low-frequency first test oscillation and a high-frequency second test oscillation. In particular, the second test oscillation occurs in phase opposition in the side signal and in the center signal, while the first test oscillation occurs in phase in the center signal and in the side signal. The frequencies of the test vibrations are selected in accordance with the spectral setting options of the setting circuit 80 and should be non-integer multiples of one another. For example, the first test oscillation can have a frequency of 300 Hz and the second test oscillation can have a frequency of approximately 3.1 kHz.

Bei korrekter Amplitudeneinstellung des Mittensignals und des Seitensignals an den Ausgängen 3 bzw. 4 des Stereo-Demodulators entsteht bei der Dematrizierung in der Dematrizierschaltung 6 an deren erstem Ausgang 11 ein erstes Ausgangssignal für den linken Tonsignalkanal, welches nur Anteile der ersten Prüfschwingung (von z.B. 300 Hz) aufweist, wohingegen das zweite Ausgangssignal am zweiten Ausgang 12 für den rechten Tonsignalkanal lediglich Anteile der zweiten Prüfschwingung (von z.B. 3,1 kHz) enthält. Ist jedoch das Amplitudenverhältnis zwischen dem Mittensignal und dem Seitensignal nicht korrekt eingestellt, was auch durch eine Fehleinstellung an der Einstellschaltung 80 auftreten kann, enthält das erste Ausgangssignal am ersten Ausgang 11 durch Übersprechen Reste der zweiten Prüfschwingung (z.B. 3,1 kHz), wohingegen am zweiten Ausgang 12 im dort abgegebenen zweiten Ausgangssignal Reste der ersten Prüfschwingung (z.B. 300 Hz) zu finden sind. Am Ausgang 17 der ersten Begrenzerschaltung 16 wird dann ein erstes amplitudenbegrenztes, wenigstens nahezu rechteckförmiges Signal mit der Frequenz der ersten Prüfschwingung (z.B. 300 Hz) abgegeben, wohingegen die zweite Begrenzerschaltung 46 an ihrem Ausgang 48 ein zweites amplitudenbegrenztes, wenigstens nahezu rechteckförmiges Signal mit der Frequenz der zweiten Prüfschwingung (z.B. 3,1 kHz) abgibt.If the amplitude of the center signal and the side signal at outputs 3 and 4 of the stereo demodulator are set correctly, a first output signal for the left audio signal channel, which only contains parts of the first test signal (e.g. 300 Hz), whereas the second output signal at the second output 12 for the right audio signal channel only contains components of the second test oscillation (of 3.1 kHz, for example). However, if the amplitude ratio between the center signal and the side signal is not set correctly, which can also occur due to incorrect setting on the setting circuit 80, the first output signal at the first output 11 contains residues of the second test oscillation (e.g. 3.1 kHz) due to crosstalk, whereas on second output 12 in the second output signal emitted there to find remnants of the first test oscillation (eg 300 Hz) are. At the output 17 of the first limiter circuit 16, a first amplitude-limited, at least almost rectangular signal with the frequency of the first test oscillation (e.g. 300 Hz) is then emitted, whereas the second limiter circuit 46 at its output 48 has a second amplitude-limited, at least almost rectangular signal with the frequency of the second test oscillation (eg 3.1 kHz).

Aus den von den Ausgängen 17 bzw. 48 der ersten bzw. zweiten Begrenzerschaltung 16 bzw. 46 einerseits und den durch das Übersprechen an den Ausgängen 11 bzw. 12 der Dematrizierschaltung 6 auftretenden Restanteilen der Prüfschwingungen gleicher Frequenz werden durch Mischung in den Mischerschaltungen 19 bzw. 49 an deren Ausgängen 21 bzw. 52 ein erstes bzw. zweites Gleichsignal mit Gleichanteilen erzeugt. Es entsteht somit aus dem aus der ersten Prüfschwingung erzeugten, rechteckförmigen Signal am Ausgang 17 und den durch Übersprechen am Ausgang 12 auftretenden Resten der ersten Prüfschwingung in der ersten Mischerschaltung 19 ein Gleichanteil des an ihrem Ausgang 21 abgegebenen Gleichsignals. Entsprechend ergibt sich der Gleichanteil aus dem höherfrequenten, rechteckförmigen Signal am Ausgang 48 und den Resten der zweiten Prüfschwingung am ersten Ausgang 11. Alle übrigen, den Mischerschaltungen 19 bzw. 49 zugeführten Signalanteile führen durch die Mischung zu Wechselkomponenten in den Gleichsignalen an den Ausgängen 21 bzw. 52, da die Frequenzen der Prüfschwingungen ein nicht-ganzzahliges Verhältnis bilden. Diese Wechselanteile werden in den nachfolgenden Regelschaltungen 22 bzw. 53 ausgesiebt. Damit wird über die erste Umschaltvorrichtung 25 dem ersten Einstelleingang 291 der Einstellschaltung 80 ein Einstellsignal zugeführt, welches ausschließlich vom Übersprechen des ersten Prüfsignals auf den zweiten Ausgang 12 der Dematrizierschaltung 6 abhängt und dieses durch Verstellen der Amplitude des Seitensignals im Frequenzbereich der ersten Prüfschwingung zu Null ausregelt. Entsprechend wird über die zweite Umschaltvorrichtung 72 ein das Übersprechen der zweiten Prüfschwingung an den ersten Ausgang 11 der Dematrizierschaltung 6 zu Null ausregelndes, zweites Stellsignal geliefert, da dieses über den zweiten Einstelleingang 292 unabhängig vom ersten Einstelleingang 291 nur den Frequenzbereich der zweiten Prüfschwingung beeinflußt.From the outputs 17 and 48 of the first and second limiter circuits 16 and 46, on the one hand, and the residual portions of the test oscillations of the same frequency that occur due to the crosstalk at the outputs 11 and 12 of the dematrification circuit 6, mixing in the mixer circuits 19 and 49 generates a first and a second DC signal with DC components at the outputs 21 and 52 thereof. A direct component of the direct signal emitted at its output 21 thus arises from the rectangular signal at the output 17 generated from the first test oscillation at the output 17 and the residues of the first test oscillation occurring in the first mixer circuit 19 due to crosstalk at the output 12. Correspondingly, the DC component results from the higher-frequency, rectangular signal at the output 48 and the remainder of the second test oscillation at the first output 11. All other signal components fed to the mixer circuits 19 and 49 lead through the mixing to alternating components in the DC signals at the outputs 21 and 52, since the frequencies of the test vibrations form a non-integer ratio. These alternating components are screened out in the subsequent control circuits 22 and 53. A setting signal is thus supplied to the first setting input 291 of the setting circuit 80 via the first switching device 25, which setting signal is generated exclusively by the crosstalk of the first test signal to the second output 12 depends on the dematricating circuit 6 and adjusts it to zero by adjusting the amplitude of the side signal in the frequency range of the first test oscillation. Correspondingly, a second actuating signal which regulates the crosstalk of the second test oscillation to the first output 11 of the dematricating circuit 6 to zero is supplied via the second switching device 72, since this only influences the frequency range of the second test oscillation via the second setting input 292, independently of the first setting input 291.

Selbst wenn jedoch eine - möglicherweise geringfügige - Beeinflussung der Amplitude der ersten Prüfschwingung durch das zweite Stellsignal am zweiten Einstelleingang 292 und umgekehrt der zweiten Prüfschwingung durch das erste Stellsignal am ersten Einstelleingang 291 auftritt, erfolgt durch die gleichzeitige Wirksamkeit der beiden Regelkreise eine vollständige Ausregelung des Übersprechens, d.h. ein korrekter Abgleich der Schaltungsanordnung. Ein zeitaufwendiges, iterativ durchzuführendes Abgleichverfahren im Wechsel einer mehrfachen Verstellung durch das erste und das zweite Stellsignal ist damit nicht erforderlich. Im Ausführungsbeispiel nach Fig. 4 wird das Taktsignal für die Zähleingänge 43 bzw. 70 der Zählstufen 37 bzw. 58 aus der zweiten Prüfschwingung abgeleitet, da diese durch ihre höhere Frequenz eine schnellere Einstellung der Zählerstufen 37, 58 ermöglicht. Der Abgleichvorgang in diesem ersten Betriebszustand wird bevorzugt durch die Busschaltung 75 gesteuert. Nach erfolgtem Abgleich werden die Umschaltvorrichtungen 25, 72 sowie der Schalter 44 in ihre Schalterstellungen "2" überführt, woraufhin die Einstellschaltung 80 mit konstanten Werten für das erste und das zweite Stellsignal betrieben wird.However, even if the amplitude of the first test oscillation is influenced by the second control signal at the second setting input 292, and possibly the second test oscillation is reversed by the first control signal at the first setting input 291, the simultaneous effectiveness of the two control loops results in a complete correction of the crosstalk , ie a correct adjustment of the circuit arrangement. A time-consuming adjustment process to be carried out iteratively, alternating a multiple adjustment by the first and the second actuating signal, is therefore not necessary. In the exemplary embodiment according to FIG. 4, the clock signal for the counter inputs 43 and 70 of the counter stages 37 and 58 is derived from the second test oscillation, since the higher frequency enables the counter stages 37, 58 to be set more quickly. The adjustment process in this first operating state is preferably controlled by the bus circuit 75. After adjustment has taken place, the switching devices 25, 72 and the switch 44 are transferred to their switch positions "2", whereupon the setting circuit 80 is operated with constant values for the first and the second actuating signal.

Claims (11)

Schaltungsanordnung zum Umwandeln eines ein Mittensignal und ein Seitensignal umfassenden Stereosignals in je ein Ausgangssignal für zwei Tonsignalkanäle mit einer Abgleichanordnung zum Minimieren eines Übersprechens zwischen den Ausgangssignalen (an 11, 12), welche - eine (erste) Begrenzerschaltung (16), der ein erstes der Ausgangssignale (von 11) zuführbar ist und von der dieses in ein wenigstens nahezu rechteckförmiges, (erstes) amplitudenbegrenztes Signal gleicher Frequenz umformbar ist, - eine (erste) Mischerschaltung (19) zum Gewinnen eines (ersten) Gleichsignals durch multiplikatives Verknüpfen des (ersten) amplitudenbegrenzten Signals mit einem zweiten der Ausgangssignale (an 12), - eine (erste) Regelschaltung (22) zum Gewinnen eines (ersten) Stellsignals aus dem (ersten) Gleichsignal, - eine Einstellschaltung (8) zum Beeinflussen der Amplituden des Mittensignals und/oder des Seitensignals mit Hilfe des (ersten) Stellsignals (von 24), - eine (erste) Speichervorrichtung zum Speichern des (ersten) Stellsignals (von 24) sowie - eine (erste) Umschaltvorrichtung (25) umfaßt, durch die in einem ersten Betriebszustand der Schaltungsanordnung das (erste) Stellsignal (von 24) sowohl der (ersten) Speichervorrichtung zum Speichern als auch der Einstellschaltung (8) zuführbar ist und in einem zweiten Betriebszustand der Schaltungsanordnung das in der (ersten) Speichervorrichtung gespeicherte (erste) Stellsignal der Einstellschaltung (8) zugeleitet werden kann. Circuit arrangement for converting a stereo signal comprising a center signal and a side signal into one output signal each for two audio signal channels with a matching arrangement for minimizing crosstalk between the output signals (an 11, 12), which a (first) limiter circuit (16) to which a first of the output signals (from 11) can be fed and from which this can be converted into an at least almost rectangular, (first) amplitude-limited signal of the same frequency, a (first) mixer circuit (19) for obtaining a (first) DC signal by multiplicatively combining the (first) amplitude-limited signal with a second one of the output signals (at 12), a (first) control circuit (22) for obtaining a (first) control signal from the (first) DC signal, an adjusting circuit (8) for influencing the amplitudes of the center signal and / or the side signal with the aid of the (first) control signal (from 24), - A (first) storage device for storing the (first) control signal (from 24) and - A (first) switching device (25), through which, in a first operating state of the circuit arrangement, the (first) control signal (from 24) both the (first) storage device for storing and the setting circuit (8) can be fed and in a second operating state the (first) control signal of the setting circuit (8) stored in the (first) memory device can be sent to the circuit arrangement. Schaltungsanordnung nach Anspruch 1,
gekennzeichnet durch eine (erste) Umwandlungsschaltung (32), die in Signalwege für das (erste) Stellsignal zwischen der (ersten) Regelschaltung (22), der Einstellschaltung (8) und der (ersten) Speichervorrichtung eingefügt ist und durch die das von der (ersten) Regelschaltung (22) abgegebene (erste) Stellsignal in eine Form umwandelbar ist, in der es in der (ersten) Speichervorrichtung abspeicherbar ist, und durch die das gespeicherte (erste) Stellsignal in eine der Einstellschaltung (8) zuzuführende Form umwandelbar ist.Circuit arrangement according to claim 1,
characterized by a (first) conversion circuit (32) which is inserted into signal paths for the (first) control signal between the (first) control circuit (22), the setting circuit (8) and the (first) memory device and through which the ( first) control circuit (22) output (first) control signal can be converted into a form in which it can be stored in the (first) storage device, and by which the stored (first) control signal can be converted into a form to be supplied to the setting circuit (8). Schaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet, daß das (erste) Stellsignal in der (ersten) Speichervorrichtung in digitaler Form abspeicherbar ist und die (erste) Umwandlungsschaltung (32) je eine (erste) Anordnung zum Umwandeln des (ersten) Stellsignals in diese digitale Form bzw. aus dieser digitalen Form umfaßt.Circuit arrangement according to claim 2,
characterized in that the (first) control signal can be stored in digital form in the (first) storage device and the (first) conversion circuit (32) each has a (first) arrangement for converting the (first) control signal into this digital form or from it includes digital form. Schaltungsanordnung nach Anspruch 3,
dadurch gekennzeichnet, daß die (erste) Anordnung zum Umwandeln des (ersten) Stellsignals in die digitale Form - eine (erste) Komparatorstufe (33), der an einem ersten Eingang (30) das (erste) Stellsignal von der (ersten) Regelschaltung (22) zuführbar ist, und - eine (erste) Zählstufe (37) umfaßt, deren Zählrichtung durch ein Ausgangssignal (an 35) der (ersten) Komparatorstufe (33) bestimmbar und deren Zählerstand (von 38) als (erstes) Stellsignal in digitaler Form in der (ersten) Speichervorrichtung speicherbar ist, und daß die (erste) Anordnung zum Umwandeln des (ersten) aus der digitalen Form eine (erste) Digital-Analog-Umsetzerstufe (40) umfaßt zum Umsetzen des (ersten) Stellsignals aus der digitalen in die der Einstellschaltung (8) zuführbare Form, in welcher es weiterhin einem zweiten Eingang (34) der (ersten) Komparatorstufe (33) zum Vergleich mit dem von der (ersten) Regelschaltung (22) zuführbaren (ersten) Stellsignal (von 24) zuleitbar ist.Circuit arrangement according to claim 3,
characterized in that the (first) arrangement for converting the (first) control signal into digital form - A (first) comparator stage (33), the (first) control signal from the (first) control circuit (22) can be fed to a first input (30), and - A (first) counting stage (37), the counting direction can be determined by an output signal (to 35) of the (first) comparator stage (33) and the count (of 38) as (first) control signal in digital form in the (first) memory device is storable, and that the (first) arrangement for converting the (first) from the digital form comprises a (first) digital-to-analog converter stage (40) for converting the (first) actuating signal from the digital into that of the setting circuit (8) feedable form in which it can also be fed to a second input (34) of the (first) comparator stage (33) for comparison with the (first) control signal (from 24) which can be fed by the (first) control circuit (22). Schaltungsanordnung nach Anspruch 4,
dadurch gekennzeichnet, daß das in der (ersten) Speichervorrichtung gespeicherte (erste) Stellsignal der (ersten) Zählstufe (37) zur Voreinstellung (an 45) auf einen entsprechenden Zählerstand zuleitbar ist.Circuit arrangement according to claim 4,
characterized in that the (first) control signal of the (first) counter stage (37) stored in the (first) memory device can be fed to a corresponding counter reading for presetting (at 45). Schaltungsanordnung nach Anspruch 4 oder 5,
dadurch gekennzeichnet, daß ein aus dem (ersten) amplitudenbegrenzten Signal (an 17) abgeleitetes Taktsignal der (ersten) Zählstufe (37) als Zählsignal (an 43) zuleitbar ist.Circuit arrangement according to claim 4 or 5,
characterized in that a clock signal derived from the (first) amplitude-limited signal (at 17) can be fed to the (first) counter stage (37) as a count signal (at 43). Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die (erste) Regelschaltung (22) eine Integrationsstufe sowie eine Tiefpaßstufe umfaßt.Circuit arrangement according to one of the preceding claims,
characterized in that the (first) control circuit (22) comprises an integration stage and a low-pass stage. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Abgleichanordnung - eine zweite Begrenzerschaltung (46), der das zweite Ausgangssignal (von 12) zuführbar ist und von der dieses in ein wenigstens nahezu rechteckförmiges, zweites amplitudenbegrenztes Signal gleicher Frequenz (an 48) umformbar ist, - eine zweite Mischerschaltung (49) zum Gewinnen eines zweiten Gleichsignals (an 52) durch multiplikatives Verknüpfen des zweiten amplitudenbegrenzten Signals mit dem ersten Ausgangssignal (von 11), - eine zweite Regelschaltung (53) zum Gewinnen eines zweiten Stellsignals (an 55) aus dem zweiten Gleichsignal (an 52), - eine zweite Speichervorrichtung zum Speichern des zweiten Stellsignals (an 55) sowie - eine zweite Umschaltvorrichtung (72) umfaßt, durch die in einem ersten Betriebszustand der Schaltungsanordnung das zweite Stellsignal (von 55) sowohl der zweiten Speichervorrichtung zum Speichern als auch der Einstellschaltung (80; Fig. 4)zuführbar ist und in einem zweiten Betriebszustand der Schaltungsanordnung das in der zweiten Speichervorrichtung gespeicherte, zweite Stellsignal der Einstellschaltung (80) zugeleitet werden kann, - und daß in der Einstellschaltung (80) die Amplituden des Mittensignals (an 3) und/oder des Seitensignals (an 4) in voneinander unterschiedlichen Frequenzbereichen mit Hilfe der beiden Stellsignale (an 291, 292) beeinflußbar sind. Circuit arrangement according to one of the preceding claims,
characterized in that the alignment arrangement a second limiter circuit (46) to which the second output signal (from 12) can be fed and from which this can be converted into an at least almost rectangular, second amplitude-limited signal of the same frequency (at 48), a second mixer circuit (49) for obtaining a second DC signal (at 52) by multiplicatively combining the second amplitude-limited signal with the first output signal (from FIG. 11), a second control circuit (53) for obtaining a second actuating signal (at 55) from the second direct signal (at 52), - A second storage device for storing the second control signal (at 55) and - Includes a second switching device (72) through which, in a first operating state of the circuit arrangement, the second actuating signal (from 55) can be fed to both the second storage device for storing and the setting circuit (80; FIG. 4) and in a second operating state to the circuit arrangement the second control signal stored in the second memory device can be fed to the setting circuit (80), - And that in the setting circuit (80), the amplitudes of the center signal (at 3) and / or the side signal (at 4) in mutually different frequency ranges can be influenced using the two control signals (at 291, 292). Verfahren zum Betreiben einer Schaltungsanordnung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß im ersten Betriebszustand das Mittensignal (an 3) und das Seitensignal (an 4) des Stereosignals übereinstimmen und das (erste) Stellsignal (an 24) auf einen Wert geregelt wird, bei dem das zweite Ausgangssignal (an 12) verschwindet.Method for operating a circuit arrangement according to one of claims 1 to 7,
characterized in that in the first operating state the center signal (at 3) and the side signal (at 4) of the stereo signal match and the (first) control signal (at 24) is regulated to a value at which the second output signal (at 12) disappears. Verfahren zum Betreiben einer Schaltungsanordnung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß im ersten Betriebszustand das Mittensignal (an 3) des Stereosignals dem halben Seitensignal (an 4) entspricht und das (erste) Stellsignal (an 24) auf einen Wert geregelt wird, bei dem das zweite Ausgangssignal (an 12) verschwindet.Method for operating a circuit arrangement according to one of claims 1 to 7,
characterized in that in the first operating state the center signal (at 3) of the stereo signal corresponds to half the side signal (at 4) and the (first) control signal (at 24) is regulated to a value at which the second output signal (at 12) disappears. Verfahren zum Betreiben einer Schaltungsanordnung nach Anspruch 8,
dadurch gekennzeichnet, daß im ersten Betriebszustand als Stereosignal ein Prüfsignal zugeführt wird, bei dem das Mittensignal (an 3) eine additive und das Seitensignal (an 4) eine subtraktive Überlagerung einer niederfrequenten ersten Prüfschwingung und einer hochfrequenten zweiten Prüfschwingung aufweist und die zweite Prüfschwingung im Seitensignal (an 4) zur zweiten Prüfschwingung im Mittensignal (an 3) gegenphasig auftritt, und wobei die Frequenz der zweiten Prüfschwingung ein nicht-ganzzahliges Vielfaches der Frequenz der ersten Prüfschwingung ist, und daß das erste Stellsignal (an 291) auf einen Wert geregelt wird, bei dem Anteile der ersten Prüfschwingung im zweiten Ausgangssignal (an 12) verschwinden, und das zweite Stellsignal (an 292) auf einen Wert geregelt wird, bei dem Anteile der zweiten Prüfschwingung im ersten Ausgangssignal (an 11) verschwinden.Method for operating a circuit arrangement according to claim 8,
characterized in that in the first operating state a test signal is supplied as a stereo signal, in which the middle signal (at 3) has an additive and the side signal (at 4) has a subtractive superposition of a low-frequency first test oscillation and a high-frequency second test oscillation and the second test oscillation in the side signal (at 4) occurs in phase opposition to the second test oscillation in the center signal (at 3), and the frequency of the second test oscillation is a non-integer multiple of the frequency of the first test oscillation, and that the first actuating signal (at 291) is regulated to a value, at which components of the first test oscillation in the second output signal (at 12) disappear, and the second actuating signal (at 292) is regulated to a value at which components of the second test oscillation in the first output signal (at 11) disappear.
EP94202275A 1993-08-10 1994-08-08 Circuit for converting a stereo signal Expired - Lifetime EP0639038B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4326811A DE4326811A1 (en) 1993-08-10 1993-08-10 Circuit arrangement for converting a stereo signal
DE4326811 1993-08-10

Publications (3)

Publication Number Publication Date
EP0639038A2 true EP0639038A2 (en) 1995-02-15
EP0639038A3 EP0639038A3 (en) 1995-09-27
EP0639038B1 EP0639038B1 (en) 2001-12-12

Family

ID=6494848

Family Applications (1)

Application Number Title Priority Date Filing Date
EP94202275A Expired - Lifetime EP0639038B1 (en) 1993-08-10 1994-08-08 Circuit for converting a stereo signal

Country Status (5)

Country Link
US (1) US5579395A (en)
EP (1) EP0639038B1 (en)
JP (1) JPH07154900A (en)
BR (1) BR9403199A (en)
DE (2) DE4326811A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449368B1 (en) 1997-03-14 2002-09-10 Dolby Laboratories Licensing Corporation Multidirectional audio decoding

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1232672A1 (en) * 1999-11-25 2002-08-21 Embracing Sound Experience AB A method of processing and reproducing an audio stereo signal, and an audio stereo signal reproduction system
DE10120108C2 (en) * 2001-04-25 2003-04-30 Harman Becker Automotive Sys Method for comparing a roll-off compensation filter in a stereo receiver and stereo receiver
SE527062C2 (en) * 2003-07-21 2005-12-13 Embracing Sound Experience Ab Stereo sound processing method, device and system
KR100739786B1 (en) * 2006-01-20 2007-07-13 삼성전자주식회사 Multi-channel digital amplifier and method for processing thereof
SE530180C2 (en) * 2006-04-19 2008-03-18 Embracing Sound Experience Ab Speaker Device
US8064624B2 (en) * 2007-07-19 2011-11-22 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method and apparatus for generating a stereo signal with enhanced perceptual quality
SG178081A1 (en) 2009-07-22 2012-03-29 Stormingswiss Gmbh Device and method for improving stereophonic or pseudo-stereophonic audio signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2648698A1 (en) * 1976-10-27 1978-05-03 Standard Elektrik Lorenz Ag Radio signal receiver with stereo decoder - has variable resistor for cross-talk adjustment connected to variable gain amplifier
JPS583434A (en) * 1981-06-30 1983-01-10 Nippon Gakki Seizo Kk Stereo demodulating circuit
DE4036114A1 (en) * 1989-12-28 1991-07-11 Pioneer Electronic Corp SOUND CONTROL DEVICE FOR A SOUND SIGNALING SYSTEM
DE4102834A1 (en) * 1991-01-31 1992-08-06 Rohde & Schwarz Balancing arrangement for min. cross=talk in stereo decoder - synchronises phase of local oscillator using pilot tone filtered from auxiliary carrier of stereo multiplex signal

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503554A (en) * 1983-06-03 1985-03-05 Dbx, Inc. Stereophonic balance control system
US4972482A (en) * 1987-09-18 1990-11-20 Sanyo Electric Co., Ltd. Fm stereo demodulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2648698A1 (en) * 1976-10-27 1978-05-03 Standard Elektrik Lorenz Ag Radio signal receiver with stereo decoder - has variable resistor for cross-talk adjustment connected to variable gain amplifier
JPS583434A (en) * 1981-06-30 1983-01-10 Nippon Gakki Seizo Kk Stereo demodulating circuit
DE4036114A1 (en) * 1989-12-28 1991-07-11 Pioneer Electronic Corp SOUND CONTROL DEVICE FOR A SOUND SIGNALING SYSTEM
DE4102834A1 (en) * 1991-01-31 1992-08-06 Rohde & Schwarz Balancing arrangement for min. cross=talk in stereo decoder - synchronises phase of local oscillator using pilot tone filtered from auxiliary carrier of stereo multiplex signal

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 7 no. 76 (E-167) ,30.März 1983 & JP-A-58 003434 (SEIZO KK) 10.Januar 1983, *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449368B1 (en) 1997-03-14 2002-09-10 Dolby Laboratories Licensing Corporation Multidirectional audio decoding

Also Published As

Publication number Publication date
JPH07154900A (en) 1995-06-16
BR9403199A (en) 1995-04-11
EP0639038A3 (en) 1995-09-27
DE59410000D1 (en) 2002-01-24
US5579395A (en) 1996-11-26
EP0639038B1 (en) 2001-12-12
DE4326811A1 (en) 1995-02-16

Similar Documents

Publication Publication Date Title
DE3342335C2 (en)
EP0177076B1 (en) Circuit for converting an analog television signal into digitized colour signals
DE3432313A1 (en) CIRCUIT ARRANGEMENT FOR SYNCHRONIZING A SIGNAL
DE2805601C2 (en) Circuit arrangement for the digital correction of time base errors in a television signal
DE2500812A1 (en) CIRCUIT ARRANGEMENT FOR CORRECTING TIME BASE ERRORS
DE3419930A1 (en) SYNCHRONIZED SWITCHING REGULATOR IN A VIDEO MONITOR FOR MULTIPLE DEFLECTION FREQUENCIES
DE19800206A1 (en) Integrator filter circuit
WO1994010756A1 (en) Homodyne receiver and process for correcting the converted receiving signal
EP0639038B1 (en) Circuit for converting a stereo signal
DE2004752B2 (en) Dropout compensator for PAL color television systems
EP0237590A1 (en) Control circuit for controlling two signals out of phase by about 90o
EP0084628A2 (en) Cable equalizing circuit
DE3005186C2 (en) Circuit arrangement with a separation stage for synchronization signals
DE3237386C2 (en)
EP0246698A2 (en) Circuit arrangement for a television receiver provided with a teletext decoder
DE1537993A1 (en) Circuit arrangement for determining the operating status of a changeover switch synchronized by color synchronization signals
DE2946381C2 (en) Circuit arrangement for correcting the time base in video signals
DE2362298A1 (en) METHOD AND ARRANGEMENT FOR MEASURING THE NOISE PERFORMANCE RATIO OF A MESSAGE CHANNEL
DE2217858B2 (en) Mixer of Tricks
DE1437057B2 (en) TIME BASE STABILITY CONTROL SYSTEM FOR A COLOR TV SIGNAL PLAYBACK SYSTEM
EP0491423B1 (en) Circuit arrangement for amplitude control of a television signal
DE3107582C2 (en) Color signal processing circuit
EP0170325A2 (en) Circuit arrangement for the generation of clamping pulses
EP0227171B1 (en) Oscillator control circuit for a colour television receiver or for a picture recording and reproducing apparatus
DE102004027285A1 (en) Voice data processing circuit and voice data processing method

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB IT

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19960327

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Owner name: PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH

17Q First examination report despatched

Effective date: 20000614

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20011212

Ref country code: GB

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20011212

Ref country code: FR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20011212

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

REF Corresponds to:

Ref document number: 59410000

Country of ref document: DE

Date of ref document: 20020124

GBV Gb: ep patent (uk) treated as always having been void in accordance with gb section 77(7)/1977 [no translation filed]

Effective date: 20011212

RAP2 Party data changed (patent owner data changed or rights of a patent transferred)

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Owner name: PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH

EN Fr: translation not filed

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Opponent name: KONINKLIJKE PHILIPS ELECTRONICS N.V.

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030301