EP0572515A1 - Procede de protection d'un circuit integre contre les utilisations frauduleuses - Google Patents

Procede de protection d'un circuit integre contre les utilisations frauduleuses

Info

Publication number
EP0572515A1
EP0572515A1 EP92906646A EP92906646A EP0572515A1 EP 0572515 A1 EP0572515 A1 EP 0572515A1 EP 92906646 A EP92906646 A EP 92906646A EP 92906646 A EP92906646 A EP 92906646A EP 0572515 A1 EP0572515 A1 EP 0572515A1
Authority
EP
European Patent Office
Prior art keywords
memory
integrated circuit
secret
code
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP92906646A
Other languages
German (de)
English (en)
Inventor
Jacek Kowalski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Publication of EP0572515A1 publication Critical patent/EP0572515A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test

Definitions

  • the present invention relates to methods which make it possible to protect integrated circuits against fraudulent use by unauthorized persons. It applies in particular to integrated circuits intended to be used in "smart cards", as well as to specialized circuits known under the name of ASIC which often represent the main part of the performance of the equipment in which they are integrated. All these circuits include at least one memory and a greater or lesser number of logic circuits which may possibly go as far as constituting a microprocessor.
  • the mounting circuits in cards is delicate but does not present excessive difficulties and personalization of the card is very simple because the data stored in the memory is not particularly confidential, since it is mostly readable in cards regularly put into circulation. As for testing purposes, before assembly and personalization, all the memory cells must be accessible in read / write mode, it suffices to write this data there.
  • the invention provides a method of protecting an integrated circuit against fraudulent use, this integrated circuit comprising a memory and logic circuits for managing this memory, mainly characterized in that:
  • the content of at least one secret memory address is physically determined from the geometry of at least one of the manufacturing masks of the circuit, so that this content represents a code secret which makes it possible to lock at least the writing or at least the reading of at least part of this memory; and to then unlock the memory, the secret code contained in the secret address is read and a code identical to the management logic circuits is presented to compare them.
  • FIG. 2 a diagram also partial and didactic of the memory and an associated register of a circuit according to the invention.
  • FIG. 1 has been made to explain the method according to the invention and is unrelated to the physical reality of the components of the integrated circuit provided with protection means making it possible to implement the method according to the invention.
  • the organs used in the normal operation of the circuit and known in themselves have also not been shown.
  • This integrated circuit therefore comprises a memory 101 in which a program and data necessary for its normal use will be recorded, and organs not shown which allow the exploitation of these data and the progress of the program.
  • the content of the words in the memory is written from a write input and is presented after reading on a read output.
  • the address selection for written and read words is made by an address entry.
  • At least one determined word of memory has been written, the secret address of which is part of protection, a specific secret code.
  • This registration is done by physical means when setting up the circuit, for example by adequately configuring at least one of the manufacturing masks.
  • This word 102 is common to a whole manufacturing batch, this batch being able for example to be a set of semiconductor wafers or, for high security applications, only all the circuits of a single wafer.
  • the length of the code is variable, again according to the desired degree of security, and if this length exceeds that of a single word, several words are used, possibly disjoint in memory, that is to say located at addresses not contiguous.
  • the starting logic When the circuit is energized, the starting logic, not shown, positions a flip-flop 103, the output of which is connected to the logic test circuits 104 and to two doors 105 and 106, which respectively block the write input and the read output, i.e. access to memory for the user at this time.
  • the data which are thus read, and which are blocked at output by the gate 106, are applied to a comparator 107 which moreover receives on an input code the code to be recognized to unblock the access to the circuit.
  • the comparator recognizes the identity of the external code and of the content of the word read in the memory and it sends a signal "yes" to the flip-flop 103. This then changes state, releases the test logic and opens doors 105 and 106. We can then proceed to test the circuit and pre-personalize it. At the end of this step, the memory therefore includes an area in which the pre-personalization data are written.
  • circuit 108 which feeds back on the flip-flop for the 'force him to stay in the right position.
  • This circuit is for example a simple EPROM memory cell. It can be located in various places and for example be part of the startup logic, or even be directly integrated into the circuits that constitute the scale.
  • a better solution consists in configuring the control logic of the integrated circuit in such a way that the word 102 disappears from the list of addressable words while replacing it with another, the last in memory for example. The configuration of this logic will then be done either by command from the blocking circuit 108, or from the output of the rocker
  • fuses can also be used.
  • the preferred solution consists in using, as shown in FIG. 2 here also in a purely explanatory manner, a separate register from the main memory to record the secret code.
  • the memory 201 is identical to the memory 101, except that all of its words are blank.
  • the secret code is contained in a separate register 202 (or possibly a separate memory) the address of which is the same as that of the word 102 in memory 101.
  • the addressing of this register ⁇ e therefore takes place at the same time as that of the corresponding word in memory 201, represented by dotted lines in the figure.
  • the content of register 202 is therefore read during the step of unlocking the integrated circuit and its content is transferred to the comparator 107 and the gate 106 through an AND gate 209 and an OR gate 210.
  • the content of the word with the same address of the memory 201 is also applied to the gate OR 210, which is unimportant at this stage since this content is zero.
  • Other provisions, giving an equivalent result, would make it possible not to read this word.
  • test and pre-personalization The rest of the operation (test and pre-personalization) is identical to what has been described previously.
  • any other embodiment can be used which complies with the logic rules described above, for example a fuse located on the output of the register 202, or on the read command thereof, or a switching circuit at the door place 210.
  • the main protection resides in the prohibition of writing, then secondly in that of the output of reading, and finally in the blocking of the test functions.
  • the main protection resides in the prohibition of writing, then secondly in that of the output of reading, and finally in the blocking of the test functions.
  • the invention is not limited to integrated circuits intended for cards with fleas. It also extends, for example, to ASIC type circuits, the use of which is reserved for the user who has defined the specifications.

Abstract

L'invention concerne les procédés qui permettent de protéger les circuits intégrés, à leur sortie de fabrication, contre les utilisations frauduleuses. Elle consiste à inscrire physiquement pendant la fabrication un code secret à une adresse secrète (102) de la mémoire (101) du circuit intégré et à prévoir une logique interne (103-108) qui bloque l'écriture dans la mémoire, le test du circuit intégré, et la sortie des données lues dans la mémoire. Pour déverrouiller le circuit intégré, on provoque la lecture de l'adresse secrète tout en appliquant le code secret à l'entrée du circuit intégré. La comparaison (207) du code lu et du code appliqué déverrouille (103) le circuit intégré de manière irréversible. Elle permet de transporter des circuits intégrés entre un producteur et un utilisateur éloigné sans craindre les résultats d'un vol éventuel.

Description

PROCEDE DE PROTECTION D'UN CIRCUIT INTEGRE CONTRE LES UTILISATIONS FRAUDULEUSES
La présente invention se rapporte aux procédés qui permettent de protéger les circuits intégrés contre les utilisations frauduleuses par des personnes non autorisées. Elle s'applique notamment aux circuits intégrés destinés à être utilisés dans les "cartes à puces", ainsi qu'aux circuits spécialisés connus sous le nom d'ASIC qui représentent souvent l'essentiel des performances de l'équipement auquel ils sont intégrés. Tous ces circuits comportent au moins une mémoire et un nombre plus ou moins grand de circuits logiques pouvant éventuellement aller jusqu'à constituer un microprocesseur.
Il est de pratique courante pour les fabricants de cartes à puces de tester le circuit puis de le prépersonnaliser en inscrivant dans sa mémoire un certain nombre de données qui définissent plus précisément ses fonctions. Pour éviter les usages frauduleux, en particulier en cas de vol pendant le transport entre le fabricant et le client, on introduit dans ces données un code confidentiel dissimulé parmi les autres données. A la réception de la carte le client, qui a eu connaissance du code confidentiel par une autre voie, valide celui-ci en introduisant, selon une procédure déterminée, le code dans la carte. II arrive fréquemment que le fabricant de la carte ne soit pas celui du circuit, et que ces deux industriels soient localisés à des endroits très éloignés l'un de l'autre. On est donc amené à transférer un grand nombre de circuits sous un petit volume, puisque ceux-ci ne sont pas montés dans les cartes. Le montage des circuits dans les cartes est délicat mais n présente pas de difficultés excessives et la personnalisation de la carte est très simple car les données inscrites dans la mémoire ne sont pas particulièrement confidentielles, puisqu'elles sont la plupart du temps lisibles dans les cartes régulièrement mises en circulation. Comme pour des besoins de test, avant montage et personnalisation, toutes les cellules de la mémoire doivent être accessibles en lecture/écriture, il suffit donc d'y inscrire ces données.
Le risque est alors grand de voir un voleur s'emparer-des circuits et effectuer ces opérations pour utiliser les cartes à son profit, notamment pour récupérer l'argent auquel elles donnent accès dans les utilisations monétiques. Ce risque est d'autant plus grand qu'un seul paquet de circuits peut représenter une contre-valeur très importante.
Il faut donc prendre pour ces transports des précautions considérables, qui sont sources de coûts et de délais importants.
Pour protéger les circuits contre de tels risques, l'invention propose un procédé de protection d'un circuit intégré contre les utilisations frauduleuses, ce circuit intégré comprenant une mémoire et des circuits logiques de gestion de cette mémoire, principalement caractérisé en ce que :
- à la fabrication du circuit intégré on détermine physiquement, à partir de la géométrie d'au moins l'un des masques de fabrication du circuit, le contenu d'au moins une adresse secrète de la mémoire, pour que ce contenu représente un code secret qui permet de verrouiller au moins l'écriture ou au moins la lecture d'au moins une partie de cette mémoire ; et pour déverrouiller ensuite la mémoire, on provoque la lecture du code secret contenu dans l'adresse secrète et on présente un code identique aux circuits logiques de gestion pour les comparer. D'autres particularités et avantages de l'invention apparaîtront clairement dans la description suivante, faite en regard des figures annexées qui représentent :
- la figure 1, un schéma partiel et didactique d'un circuit intégré muni de moyens de protection selon l'invention ; et
- la figure 2, un schéma également partiel et didactique de la mémoire et d'un registre associé d'un circuit selon l'invention.
Le schéma de la figure 1 a été fait pour expliquer le procédé selon l'invention et est sans rapport avec la réalité physique des organes composant le circuit intégré muni des moyens de protection permettant de mettre en oeuvre le procédé selon l'invention. On n'a pas non plus représenté les organes utilisés dans le fonctionnement normal du circuit et connus en eux-mêmes.
Ce circuit intégré comprend donc une mémoire 101 dans laquelle seront enregistrés un programme et des données nécessaires pour son usage normal, et des organes non représentés qui permettent 1'exploitation de ces données et le déroulement du programme.
Le contenu des mots de la mémoire est écrit à partir d'une entrée écriture et il est présenté après lecture sur une sortie lecture. La sélection de l'adresse des mots écrits et lus est faite par une entrée adresse. Ces entrées et sorties transitent bien entendu par les organes d'exploitation non représentés.
Lors de la fabrication du circuit intégré protégé selon l'invention, on a inscrit dans au moins un mot déterminé de la mémoire, dont l'adresse secrète fait partie de la protection, un code secret déterminé. Cett inscription se fait par des moyens physiques lors de l'implantation du circuit, par exemple en configurant de manière adéquate au moins l'un des masques de fabrication. Ce mot 102 est commun à tout un lot de fabrication, ce lot pouvant être par exemple un ensemble de tranches de semi-conducteur ou, pour des applications de grande sécurité, seulement tous les circuits d'une plaquette unique. La longueur du code est variable, là aussi selon le degré de sécurité souhaité, et si cette longueur dépasse celle d'un mot unique on utilise plusieurs mots, éventuellement disjoints dans la mémoire, c'est-à-dire localisés à des adresses non contiguës. A titre de variante, et toujours pour augmenter la sécurité, on peut utiliser des codes différents pour les circuits selon leur localisation physique sur la tranche qui forme le substrat commun où ils sont implantés. Ainsi le voleur qui aura pu se procurer un code par un moyen ou un autre ne connaîtra pas. les autres.
Lors de la mise sous tension du circuit, la logique de démarrage non représentée positionne une bascule 103 dont la sortie est reliée aux circuits logiques de test 104 et à deux portes 105 et 106, qui bloquent respectivement l'entrée écriture et la sortie lecture, c'est-à-dire l'accès à la mémoire pour l'utilisateur à ce moment.
Ainsi donc dans cet état le circuit ne peut pas être testé, rien ne peut être inscrit dans la mémoire, et le contenu de la mémoire n'est pas disponible sur les sorties du circuit. A titre de variante on pourra, pour certaines applications, prévoir une possibilité limitée d'écriture dans la mémoire pour valider le code secret selon une procédure connue. Par contre il est tout à fait possible de lire ce contenu en adressant les mots par l'entrée adresse qui reste libre, sauf pour d'éventuelles zones protégées.
Les données qui sont ainsi lues, et qui sont bloquées en sortie par la porte 106, sont appliquées à un comparateur 107 qui reçoit par ailleurs sur une entrée code le code à reconnaître pour débloquer 1'accès au circuit.
Pour effectuer une tentative frauduleuse de déblocage du circuit il faudrait donc lire la totalité de la mémoire, et pour chacun des mots ainsi lus essayer toutes les combinaisons de codes possibles. Dès que le code est un peu long on arrive à une durée qui décourage toutes les tentatives. Le fabricant en possession du bon code par contre, lira directement la bonne adresse et entrera dans le circuit le bon code.
A ce moment le comparateur reconnaît 1'identité du code extérieur et du contenu du mot lu dans la mémoire et il adresse un signal "oui" à la bascule 103. Celle-ci change alors d'état, libère la logique de test et ouvre les portes 105 et 106. On peut alors procéder au test du circuit et à sa prépersonnalisation. A l'issue de cette étape, la mémoire comporte donc une zone dans laquelle sont inscrites lès données de prépersonnalisation.
Pour éviter que le circuit ne se retrouve bloqué par la bascule 103 à la prochaine mise sous tension, celle-ci, lorsqu'elle bascule sous la commande du comparateur 107, vient positionner de manière définitive un circuit 108 qui rétroagit sur la bascule pour l'obliger à rester dans la bonne position. Ce circuit est par exemple une simple cellule de mémoire EPROM. Il peut être localisé dans des endroits divers et par exemple faire partie de la logique de démarrage, ou même être directement intégré dans les circuits qu constituent la bascule.
De même il est préférable de neutraliser le conten du mot 102 pour d'une part avoir une mémoire sans tro et d'autre part éviter qu'une personne mal intentionné ne vienne lire le code secret qu'il contient.
On pourrait faire en sorte que ce mot soit "noyé" dans les données de prépersonnalisation, mais cett solution n'est pas entièrement satisfaisante. Une meilleure solution consiste à configurer la logique de commande du circuit intégré de telle manière que le mot 102 disparaisse de la liste des mots adressables tout en lui en substituant un autre, le dernier de la mémoire par exemple. La configuration de cette logique se fera alors soit par commande à partir du circuit de blocage 108, ou de la sortie de la bascule
103 elle même bloquée par 108, soit par des circuits internes à la logique, analogues au circuit 108 et bloqués eux mêmes lors de la reconnaissance du code secret. Outre des cellules EPROM, on peut aussi utiliser des fusibles.
La solution préférée consiste à utiliser, comme représenté sur la figure 2 là aussi de manière purement explicative, un registre séparé de la mémoire principale pour enregistrer le code secret.
La mémoire 201 est identique à la mémoire 101, sauf que tous ses mots sont vierges. Le code secret est contenu dans un registre distinct 202 (ou éventuellement une mémoire distincte) dont l'adresse est la même que celle du_ mot 102 dans la mémoire 101. L'adressage de ce registre §e fait donc en même temps que celui du mot correspondant dans la mémoire 201, représenté en pointillés sur la figure.
Le contenu du registre 202 est donc lu lors de l'étape de déblocage du circuit intégré et son contenu est transféré vers le comparateur 107 et la porte 106 à travers une porte ET 209 et une porte OU 210. Le contenu du mot de même adresse de la mémoire 201 est aussi appliqué à la porte OU 210, ce qui est à ce stade sans importance puisque ce contenu est nul. D'autres dispositions, donnant un résultat équivalent, permettraient de ne pas lire ce mot.
Si par ailleurs le bon code a été appliqué sur le comparateur 107, la séquence décrite plus haut se déroule et la bascule 103, dont la sortie est aussi appliquée à une entrée de la porte 209, vient bloquer le passage du contenu du registre 202 vers la porte 210, qui ne délivre plus donc que le contenu de la mémoire. Comme la bascule reste ultérieurement bloquée dans la même position, on ne lira donc plus que la mémoire et jamais plus le registre 202.
La suite du fonctionnement (test et prépersonnalisation) est identique à ce qui a été décrit auparavant.
Là aussi on peut utiliser tout autre mode de réalisation respectant les règles logiques décrites ci-dessus, par exemple un fusible situé sur la sortie du registre 202, ou sur la commande de lecture de celui-ci, ou un circuit d'aiguillage à la place de la porte 210.
La protection principale réside dans 1'interdiction de l'écriture, puis secondairement dans celle de la sortie de la lecture, et enfin dans le blocage des fonctions de test. Lorsque les besoins de sécurité sont plus réduits, on peut se limiter à cette première interdiction, ou à une combinaison de la première et de la seconde.
Il est enfin clair que l'invention n'est pas limitée aux circuits intégrés destinés aux cartes à puces. Elle s'étend aussi par exemple aux circuits de type ASIC dont l'usage est réservé à l'utilisateur qui en a défini les spécifications

Claims

REVENDICATIONS
1. Procédé de protection d'un circuit intégré contre les utilisations frauduleuses, ce circuit intégré comprenant une mémoire (201) et des circuits logiques de gestion de cette mémoire, caractérisé en ce que : - à la fabrication du circuit intégré on détermine physiquement, à partir de la géométrie d'au moins l'un des masques de fabrication du circuit, le contenu d'au moins une adresse secrète (102) de la mémoire, pour que ce contenu représente un code secret qui permet de verrouiller (105) au moins l'écriture ou au moins la lecture d'au moins une partie de cette mémoire ; et pour déverrouiller ensuite la mémoire, on provoque la lecture du code secret contenu dans 1*adresse secrète et on présente un code identique aux circuits logiques de gestion (103, 107) pour les comparer.
2. Procédé selon la revendication 1, caractérisé en ce que le code secret permet en outre de verrouiller la sortie (106) hors du circuit intégré des codes lus dans la mémoire.
3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que le code secret permet en outre de verrouiller les circuits de test interne (104) contenus dans les circuits de gestion.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le code secret est réparti dans plusieurs adresses secrètes (102) distinctes. 5. Procédé selon l'une quelconque des revendications l à 4, caractérisé en ce que le code secret est inscrit dans un registre (202) distinct de la mémoire mais ayant une adresse de lecture identique à une adresse de la mémoire, et que la lecture de ce registre est inhibée après l'opération de déverrouillage.
6. Procédé selon l'une quelconque des revendications l à 5, caractérisé en ce que l'opération de déverrouillage est rendue irréversible (108) . 3. Procédé selon la revendication 6, caractérisé en ce que pour rendre le déverrouillage irréversible (108) on utilise des fusibles internes au circuit intégré.
8. Procédé selon 1'une quelconque des revendications 1 à 7, caractérisé en ce que, chaque circuit intégré faisant partie d'un ensemble de circuits intégrés fabriqués simultanément sur une même tranche de matériau semi-conducteur, le code secret (102) de chacun de ces circuits intégrés est fonction de sa localisation physique sur la tranche. 9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le circuit intégré est du type ASIC.
EP92906646A 1991-02-19 1992-02-18 Procede de protection d'un circuit integre contre les utilisations frauduleuses Ceased EP0572515A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9101933 1991-02-19
FR9101933A FR2673016B1 (fr) 1991-02-19 1991-02-19 Procede de protection d'un circuit integre contre les utilisations frauduleuses.

Publications (1)

Publication Number Publication Date
EP0572515A1 true EP0572515A1 (fr) 1993-12-08

Family

ID=9409852

Family Applications (1)

Application Number Title Priority Date Filing Date
EP92906646A Ceased EP0572515A1 (fr) 1991-02-19 1992-02-18 Procede de protection d'un circuit integre contre les utilisations frauduleuses

Country Status (6)

Country Link
US (1) US5740403A (fr)
EP (1) EP0572515A1 (fr)
JP (1) JPH0769951B2 (fr)
CA (1) CA2104373A1 (fr)
FR (1) FR2673016B1 (fr)
WO (1) WO1992015074A1 (fr)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2683342B1 (fr) * 1991-10-31 1994-01-07 Gemplus Card International Circuit d'interface pour carte a circuit integre.
FR2694093B1 (fr) * 1992-07-24 1996-08-02 Point Pacific Procede et dispositif pour controler a distance la conformite d'un produit integrant un circuit electronique.
FR2703501B1 (fr) * 1993-04-01 1995-05-19 Gemplus Card Int Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire.
FR2703526B1 (fr) * 1993-04-02 1995-05-19 Gemplus Card Int Circuit de déclenchement automatique.
FR2705810B1 (fr) * 1993-05-26 1995-06-30 Gemplus Card Int Puce de carte à puce munie d'un moyen de limitation du nombre d'authentifications.
FR2739737B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
FR2739706B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
FR2787223B1 (fr) * 1998-12-11 2001-03-16 Claude Ricard Procede et dispositif pour eviter les fraudes sur un taxi equipe d'un taximetre de type extractible
US7076663B2 (en) * 2001-11-06 2006-07-11 International Business Machines Corporation Integrated system security method
AU2003265034A1 (en) * 2002-10-07 2004-04-23 Telefonaktiebolaget Lm Ericsson (Publ) Security and privacy enhancements for security devices
WO2004040397A2 (fr) * 2002-10-31 2004-05-13 Telefonaktiebolaget Lm Ericsson (Publ.) Elaboration et utilisation securisee de donnees de securite propres a un dispositif
FR2875949A1 (fr) * 2004-09-28 2006-03-31 St Microelectronics Sa Verrouillage d'un circuit integre
JP2007064762A (ja) * 2005-08-30 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置、テストモード制御回路
FR2973561A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Rousset Gestion autonome et automatique de test et/ou procedure de securite sur une plaquette de circuits electroniques
FR2973564A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Rousset Securisation d'une plaquette de circuits electroniques
EP2677327A1 (fr) * 2012-06-21 2013-12-25 Gemalto SA Méthode de production d'un dispositif électronique ayant un mode sensible désactivé, et procédé de transformation d'un tel dispositif électronique pour réactiver le mode sensible

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2311365A1 (fr) * 1975-05-13 1976-12-10 Innovation Ste Int Systeme pour transferer et memoriser des donnees de maniere personnelle et confidentielle au moyen d'objets portatifs electroniques independants
FR2401459A1 (fr) * 1977-08-26 1979-03-23 Cii Honeywell Bull Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable
FR2471004B1 (fr) * 1979-11-30 1985-09-13 Dassault Electronique Installation et dispositif de controle de l'acces a une memoire electronique
US4446475A (en) * 1981-07-10 1984-05-01 Motorola, Inc. Means and method for disabling access to a memory
US4650975A (en) * 1984-08-30 1987-03-17 Casio Computer Co., Ltd. IC card and an identification system thereof
JP2712149B2 (ja) * 1986-01-14 1998-02-10 カシオ計算機株式会社 テストプログラム起動方法及びテストプログラム起動装置
JPS62173547A (ja) * 1986-01-27 1987-07-30 Nec Corp デ−タ処理装置
JPS63236186A (ja) * 1987-03-24 1988-10-03 Mitsubishi Electric Corp カ−ド発行装置
JPH022475A (ja) * 1988-06-15 1990-01-08 Omron Tateisi Electron Co Ｉｃカード
ATE82646T1 (de) * 1988-07-20 1992-12-15 Siemens Ag Verfahren zum unterscheidbarmachen von elektronischen schaltungen mit nichtfluechtigem speicher.
JPH02217983A (ja) * 1989-02-17 1990-08-30 Matsushita Electric Ind Co Ltd Ｉｃカード
US5237609A (en) * 1989-03-31 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Portable secure semiconductor memory device
JP2682700B2 (ja) * 1989-05-09 1997-11-26 三菱電機株式会社 Ｉｃカード
JPH0452890A (ja) * 1990-06-15 1992-02-20 Mitsubishi Electric Corp Ｉｃカード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9215074A1 *

Also Published As

Publication number Publication date
WO1992015074A1 (fr) 1992-09-03
CA2104373A1 (fr) 1992-08-20
JPH0769951B2 (ja) 1995-07-31
FR2673016A1 (fr) 1992-08-21
US5740403A (en) 1998-04-14
JPH06500189A (ja) 1994-01-06
FR2673016B1 (fr) 1993-04-30

Similar Documents

Publication Publication Date Title
EP0572515A1 (fr) Procede de protection d'un circuit integre contre les utilisations frauduleuses
EP0437386B1 (fr) Verrous de sécurité pour circuit intégré
EP1374018B1 (fr) Systeme et procede de controle d'acces a des donnees protegees stockees dans une memoire
EP0426541B1 (fr) Procédé de protection contre l'utilisation frauduleuse de cartes à microprocesseur, et dispositif de mise en oeuvre
WO2001095273A1 (fr) Procede de stockage securise d'une donnee sensible dans une memoire d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
WO2005119583A2 (fr) Composant pour module de sécurité
FR2681165A1 (fr) Procede de transmission d'information confidentielle entre deux cartes a puces.
FR2686170A1 (fr) Carte a memoire de masse pour microordinateur.
FR2810152A1 (fr) Memoire eeprom securisee comprenant un circuit de correction d'erreur
EP0735489A1 (fr) Procédé de protection de zones de mémoires non volatiles
EP2388948B1 (fr) Procédé et système d'accès à un circuit intégré comprenant une clé personnelle d'authentification
WO1998037525A1 (fr) Procede de protection d'une cle mere destinee a permettre l'authentification de cartes utilisateurs
EP1633074A1 (fr) Circuit intégré à signal de sécurisation codé, procédé de sécurisation, dispositif et signal de sécurisation codé au moyen d'une clé dynamique correspondants.
EP1020800B1 (fr) Microprocesseur avec circuits de protection pour sécuriser l'accès à ses registres
EP0393050A1 (fr) Dispositif de protection des zones memoire d'un systeme electronique a microprocesseur.
EP0329497B2 (fr) Système de contrÔle de personnes par carte à puces
WO1997040474A1 (fr) Systeme securise de controle d'acces permettant le transfert d'habilitation a produire des cles
EP1713023B1 (fr) Protection de données contenues dans un circuit intégré
FR2710769A1 (fr) Système de traitement des données d'une carte à microcircuit, carte et lecteur pour ce système et procédé de mise en Óoeuvre.
FR2778768A1 (fr) Procede de personnalisation d'une carte a puce
FR2834366A1 (fr) Carte a puce autoverrouillable, dispositif de securisation d'une telle carte et procedes associes
CA2252001A1 (fr) Systeme securise de controle d'acces permettant l'invalidation automatique de cles electroniques volees ou perdues et/ou le transfert d'habilitation a produire des cles
FR2656126A1 (fr) Procede de generation d'un nombre aleatoire dans un systeme a objets portatifs electroniques, et systeme pour la mise en óoeuvre du procede.
EP1547005B9 (fr) Carte à microcircuit dont les performances peuvent être modifiées après personnalisation
EP1030314B1 (fr) Dispositif et procédé de test d'une mémoire non-volatile reprogrammable

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19930611

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE ES GB IT NL

17Q First examination report despatched

Effective date: 19940104

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 19940709