EP0399575A1 - Base de temps et dispositif d'alignement de signal pour la réception de télévision à synchronisation numérique - Google Patents

Base de temps et dispositif d'alignement de signal pour la réception de télévision à synchronisation numérique Download PDF

Info

Publication number
EP0399575A1
EP0399575A1 EP90200479A EP90200479A EP0399575A1 EP 0399575 A1 EP0399575 A1 EP 0399575A1 EP 90200479 A EP90200479 A EP 90200479A EP 90200479 A EP90200479 A EP 90200479A EP 0399575 A1 EP0399575 A1 EP 0399575A1
Authority
EP
European Patent Office
Prior art keywords
frame synchronization
word
circuit
pulse
synchronization word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP90200479A
Other languages
German (de)
English (en)
Inventor
Mohammad Société Civile S.P.I.D. Hajj Chehade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Electronique Gran Public
Koninklijke Philips NV
Original Assignee
Philips Electronique Gran Public
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronique Gran Public, Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Electronique Gran Public
Publication of EP0399575A1 publication Critical patent/EP0399575A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/083—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/04—Systems for the transmission of one television signal, i.e. both picture and sound, by a single carrier
    • H04N7/045—Systems for the transmission of one television signal, i.e. both picture and sound, by a single carrier the carrier being frequency modulated

Definitions

  • the present invention relates to a time base for a television system making use of a digital frame synchronization word, different frame synchronization words being used for the even frames and for the odd frames, time base provided with a device for digital detection of the frame synchronization word.
  • the invention applies inter alia, for example in a D2-MAC / packet standard system, to wired network heads in which it is desired to transform the frequency modulation of the signal received on the antenna into an amplitude modulated signal intended transmission over the cable, and this without fully decoding the received signal.
  • D2-MAC / packet standard for example, there are two inverse frame synchronization signals which are used in turn, every other frame. There are also two different line synchronization signals that are used in turn, every other line. It is known to rely on the alternation of these signals to recognize the end of a frame or to distinguish the lines between them.
  • document EP-A-0 200 269 describes a method and a device which are based on a determined occurrence of signals of lines different from one line to the next, to detect an end of frame.
  • the invention is based on the idea that instead of trying to recognize all the consecutive words despite their difference, one can be content to search for one word out of two, thanks to which all the words to be recognized are the same.
  • a time base according to the invention is particularly remarkable in that the digital detection system is provided with means for recognizing every other frame synchronization word.
  • the means for recognizing a frame synchronization word are advantageously based on the recognition of only part of the frame synchronization word, part which can be limited to a field whose length is between sixteen and twenty-four bits only.
  • an alignment device associated with the time base is provided with a counting circuit which is reset to zero. relation to the detection of a frame word and provides temporal positioning signals adjusted appropriately relative to the start of a line, which are brought to a pulse generator circuit to trigger a pulse of fixed duration intended for the sampling of a reference voltage for the adjustment of the DC component, and this counting circuit is arranged to supply a signal every two image lines.
  • a delay circuit is advantageously inserted between the digital detection system and the counting circuit.
  • the counting circuit can be reset to zero at the instant which corresponds to the start of the desired sampling period.
  • the word sought is the word C246 (expressed in hexadecimal notation) in a field of sixteen bits, or else the word 41C246 in a field of twenty-four bits, and the aforesaid pulse generator circuit. is arranged to provide a pulse whose length corresponds to a number of clock periods between three and seven, the delay then being from four to eight clock periods.
  • said pulse generator circuit is arranged to supply a pulse whose length corresponds to a number of clock periods of the order of one hundred, and less than one hundred and five. Then means are provided for detecting a particular counting digit of the counting circuit, and then providing the above time positioning signal.
  • An alignment device is also advantageously provided with a sampling device which is a circuit for detecting the minimum value of the signal, and with means for activating this device by the above-mentioned pulse intended for sampling. , when a frame synchronization word has been detected for a predetermined time, and to activate it constantly in the opposite case.
  • D2MAC-packet signals frequency modulated, referenced FM.
  • One of these signals is selected and then demodulated in an element 3.
  • demodulation that is to say in baseband
  • element 2 which constitutes the object of the invention
  • the outgoing signal of this element is finally brought to a modulator 4, which modulates a carrier in amplitude (AM) to be transmitted by cable over a network.
  • AM carrier in amplitude
  • An object of the present invention is to adjust the DC component of the signal leaving element 3 by the simplest possible means. This is in particular to get rid of the signal of the low-frequency parasitic components and especially of the energy dispersion signal at 25Hz.
  • a possible window has in the D2-MAC / packet standard a duration of 0.74 ⁇ S and is located after the duobinary burst.
  • the signal then has a value which is the analog value of the mean gray of the luminance.
  • the window can also correspond to the entire digital signal period and the continuous level is then determined by measuring the peak levels of the digital signal, the half-sum of which is equal to the gray value mentioned above. then has a so-called "soft" setting. In all cases, the signal determined in the window is subtracted from the incident signal
  • the D2-MAC / packet signal comprises a digital frame synchronization word which is a 64 bit word S t present in line 625. This word is reversed every other frame, thus becoming S t .
  • S t a part as small as possible of the word S t is detected, called 5 t * and this is a frame out of two, that is to say that one neglects S t .
  • the tests which have been carried out have led to think that a word S t * whose length is between sixteen and twenty-four bits is sufficient.
  • Such a word is convenient to handle, since it can be contained in two or three very common eight-bit shift registers, for example of the type F164. It is then interesting that the word has a length multiple of eight bits, in order to best use the capacity of the registers.
  • a sampling pulse is generated every two lines using a count.
  • the following table explains the mechanism: line 625 ⁇ S t * detected line 2 ⁇ sampling pulse generated line 4 ⁇ sampling pulse generated line 6 ⁇ sample impulse (illonation generated .......... line 624 ⁇ sampling pulse generated line 625 ⁇ S t * is not detected line 1 ⁇ sampling pulse generated line 3 ⁇ sampling pulse generated .......... line 623 ⁇ sampling pulse generated line 625 ⁇ S t * detected again and system reset
  • the "soft” setting is possible: it suffices that the pulse, always generated every other line, has a duration corresponding to that of the duobinary data.
  • the incoming signal D and the clock CLK are supplied to a circuit 5 which performs a comparison between the last 16 bits received in the incoming signal D, and a predetermined word, contained in a read-only memory.
  • This word is here C246, expressed in hexadecimal notation. It is simply the last 16 bits of the frame synchronization word as defined by the D2-MAC / packet standard. It may happen that this word is present by chance, elsewhere than in the frame synchronization word. To reduce the risk that this possibility involves, one can also choose a longer word, for example 41C246 which represents the last 24 bits of the frame synchronization word.
  • a coincidence is therefore detected at the precise moment when the last bit of the frame synchronization word is received, that is to say bit 100 of line 625.
  • the definitions of bit numbers or of clock periods are based here. on a clock at 10.125 MHz; there are therefore 648 periods per image line, while the digital burst of a line comprises 105 bits corresponding to a duration of 105 clock periods.
  • the output of element 5 provides a top at the time of coincidence; this top is delayed in a delay circuit 6.
  • the latter is indicated by dotted lines, because in a variant described below for a "soft" setting, it is no longer useful.
  • the top then passes through an OR gate 7 and finally arrives at the reset input of a counting circuit 9.
  • This circuit is a binary counter with 11 stages; the intermediate outputs 16, 256, 1024 are each connected to an input of an AND gate 12. The latter therefore provides at its output a pulse for a counting digit of 1296.
  • This pulse is looped back, via a holding circuit (latch) 8 , on a second input of the OR gate 7 to trigger the reset of the counting circuit 9.
  • the holding circuit 8 is only used to extend the duration of the top to a value ( ⁇ 100ns) which allows a safe triggering of the reset to zero.
  • the counting circuit performs a modulo 1296 count, and therefore it supplies a pulse every two image lines.
  • the top at the output of element 5 is provided at the time of clock period 100 (relative to the start of a line).
  • the start of the alignment period corresponds to period 105, ie 5 periods later: it is therefore sufficient for the delay circuit 6 to provide a delay of 5 periods, ie 5 bits, for the signal at its output to correspond to the start of the alignment period.
  • the delay circuit can be easily implemented using a 5-bit shift register.
  • circuit 8 The top at the outlet of circuit 8 is brought (by a connection drawn in dotted lines, because it too will be eliminated in a variant intended for the "soft" adjustment, which will be described later) to a circuit 10 mounted so as to perform a function monostable to provide a sampling pulse.
  • the duration of this pulse is chosen to correspond to the alignment period. The latter lasts 0.74 ⁇ s; this corresponds to approximately 7 clock periods, and the pulse duration delivered by the circuit 10 can therefore be 7 periods. However, to have a safety margin, we choose a slightly shorter pulse, for example 4 periods.
  • Circuit 10 is a counter whose start of counting is triggered by the top at the output of circuit 8. It is here a two-stage binary counter which stops each time it reaches zero. This counter provides the sampling signal during the whole time or it is not stopped. It therefore delivers on its output 11 a pulse of four clock periods starting from the above-mentioned top at the output of circuit 8.
  • each of the other words contained in the 64-bit synchronization word may be suitable.
  • the choice of the last of them offers the advantage that it is located closest to the gray reference level, and that therefore the duration of the delay to be expected in circuit 6 is reduced.
  • the words C246 or 41C246 have a proportion of UN and ZERO quite different from that of a random distribution, which makes their occurrence by chance outside the synchronization word less likely.
  • the device When you want to use a "soft" setting, the device should be slightly different. It is then a question of providing a sampling pulse during the period of the digital data. This period lasts 105 bits (6 bits for the line synchronization word, and 99 bits of data). It is possible to use the whole duration of this period or only part of it.
  • the counter 10 is then a counter of at most 105 bits. Always to have a safety margin, we choose for example a duration of 100 bits. The period alignment, which is therefore the duobinary data period, now begins before the end of the frame synchronization word.
  • One solution would be to choose a delay time for the delay circuit 6 which leads to the start of the next line. However, such a duration is important, and the corresponding shift register would be large.
  • a more interesting solution consists in using other intermediate outputs of the counting circuit 9, to detect a determined counting digit. Then the delay circuit 6 is no longer necessary.
  • the circuit 10 is for example a binary counter with seven stages, reset to zero and stopped by the detection of its own bits 64 and 32 at ONE set, ie for a count of 96. This counter provides a sampling signal throughout the time when he is not arrested.
  • the counter 10 could be replaced by an R / S rocker. Then the gate 13 would establish a state of the flip-flop, and another AND gate (not shown) would restore the other state after a hundred clock periods. For this purpose said other door would be controlled for example from from intermediate outputs 512 + 128 + 8 of the counting circuit 9.
  • Some satellites transmit signals according to one standard or another according to the hours. For example, some broadcast from time to time in D2-MAC / packet, and from time to time in PAL.
  • the device for adjusting the continuous component based on the observation of the duobinary burst is interesting in this case because it lends itself well to the production of a multistandard time base.
  • the sampling device proper is then a circuit for detecting the minimum value of the signal.
  • Such a circuit is for example based on the use of an element discharged quickly at the value of the signal and which then charges more slowly, so as to follow the low-frequency variations of the minimum of the signal received.
  • the detection circuit When the latter is a D2-MAC / packet signal, the detection circuit is activated only during the periods of digital data, by means of the aforesaid sampling pulse.
  • the signal in question is shown in Figure 3A, where 14 is a line indicating the change in the minimum over time; this minimum varies according to a sawtooth at 25 Hz because of the energy dispersion signal.
  • the references S indicate the sampling periods.
  • it is a PAL signal (FIG. 3B)
  • the absence of detection of a word S t * for a predetermined time is interpreted to mean that it is PAL, and the system switches to an operating mode with continuous minimum detection. Then the minimum detection circuit takes into account the background of the line synchronization tops.
  • the switch to the operating mode with continuous detection of the minimum is managed by a microprocessor which reads the state of S t * in a holding circuit (latch).)

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)

Abstract

Dans la base de temps selon l'invention, le système de détec­tion numérique du mot de synchronisation de trame 5 est muni de moyens pour reconnaître un mot de synchronisation de trame sur deux.
Ce système est basé sur la reconnaissance d'une partie seu­lement du mot de synchronisation de trame, partie qui peut être limi­tée à un champ dont la longueur est comprise entre seize et vingt-­quatre bits seulement.
Le dispositif d'alignement est muni d'un circuit de comptage 9 qui est remis à zéro toutes les deux lignes par les éléments 12,8,7, et aussi via les éléments 6,7 lors de la détection d'un mot de trame, et fournit des signaux de positionnement temporel calés de façon adap­tée par rapport au début d'une ligne, qui sont amenés à un circuit générateur d'impulsion 10 pour y déclencher une impulsion destinée à l'échantillonnage d'une tension de référence pour le réglage de la composante continue.
L'invention s'applique notamment aux têtes de réseaux cablés.

Description

  • La présente invention concerne une base de temps pour un système de télévision faisant usage d'un mot de synchroni­sation de trame numérique, des mots de synchronisation de tra­me différents étant utilisés pour les trames paires et pour les trames impaires, base de temps munie d'un dispositif de détection numérique du mot de synchronisation de trame.
  • L'invention s'applique entre autres, par exemple dans un système au standard D2-MAC/paquet, aux têtes de réseaux cablés dans lesquelles on désire transformer la modulation de fréquence du signal reçu à l'antenne en un signal modulé en amplitude destiné à la transmission sur le cable, et ceci sans procéder au décodage complet du signal reçu.
  • Selon la norme D2-MAC/paquet par exemple, il y a deux signaux de synchronisation de trame inverses l'un de l'autre qui sont utilisés tour à tour, une trame sur deux. Il y a aus­si deux signaux de synchronisation de ligne différents qui sont utilisés tour à tour, une ligne sur deux. Il est connu de se baser sur l'alternance de ces signaux pour reconnaitre la fin d'une trame ou pour distinguer les lignes entre elles. Par exemple le document EP-A-0 200 269 décrit un procédé et un dispositif qui se basent sur une occurence déterminée de signaux de lignes différents d'une ligne à la suivante, pour détecter une fin de trame.
  • L'invention est basée sur l'idée qu'au lieu de chercher à reconnaitre tous les mots consécutifs malgré leur différen­ce, on peut se contenter de chercher un mot sur deux, grâce à quoi tous les mots à reconnaitre sont les mêmes.
  • Ainsi, une base de temps selon l'invention est particu­lièrement remarquable en ce que le système de détection numé­rique est muni de moyens pour reconnaître un mot de synchroni­sation de trame sur deux.
  • En outre, pour simplifier encore, on peut se conten­ter de rechercher une partie de mot seulement. Ainsi, les mo­yens pour reconnaître un mot de synchronisation de trame sont avantageusement basés sur la reconnaissance d'une partie seu­lement du mot de synchronisation de trame, partie qui peut être limitée à un champ dont la longueur est comprise entre seize et vingt-quatre bits seulement.
  • En continuant à exploiter l'idée de s'intéresser seu­lement à un mot sur deux afin qu'ils soient tous identiques, un dispositif d'alignement associé à la base de temps est mu­ni d'un circuit de comptage qui est remis à zéro en relation avec la détection d'un mot de trame et fournit des signaux de positionnement temporel calés de façon adaptée par rapport au début d'une ligne, qui sont amenés à un circuit générateur d'impulsion pour y déclencher une impulsion de durée détermi­née destinée à l'échantillonnage d'une tension de référence pour le réglage de la composante continue, et ce circuit de comptage est agencé pour fournir un signal toutes les deux li­gnes d'image.
  • Afin d'obtenir lesdits signaux d'échantillonnage de la façon la plus simple possible, un circuit de retardement est avantageusement inséré entre le système de détection numé­rique et le circuit de comptage. Ainsi le circuit de comptage peut être remis à zéro à l'instant qui correspond au début de la période d'échantillonnage désirée.
  • Dans un mode de réalisation particulièrement simple, le mot recherché est le mot C246 (exprimé en notation hexadé­cimale) dans un champ de seize bits, ou bien le mot 41C246 dans un champ de vingt-quatre bits, et le susdit circuit géné­rateur d'impulsion est agencé pour fournir une impulsion dont la longueur correspond à un nombre de périodes d'horloge com­pris entre trois et sept, le retardement étant alors de quatre à huit périodes d'horloge.
  • Dans une variante, ledit circuit générateur d'impulsion est agencé pour fournir une impulsion dont la longueur corres­pond à un nombre de périodes d'horloge de l'ordre d'une cen­taine, et inférieur à cent cinq. Alors des moyens sont prévus pour détecter un chiffre de comptage particulier du circuit de comptage, et fournir alors le susdit signal de positionnement temporel.
  • Un dispositif d'alignement selon cette dernière variante est en outre avantageusement muni d'un dispositif d'échantil­lonnage qui est un circuit de détection de la valeur minimale du signal, et de moyens pour activer ce dispositif par la sus­dite impulsion destinée à l'échantillonnage, lorsqu'un mot de synchronisation de trame a été détecté depuis un temps prédé­terminé, et pour l'activer constamment dans le cas contraire.
  • La description qui va suivre, en regard des dessins annexés décrivant des exemples non limitatifs fera bien com­prendre comment l'invention peut être réalisée.
    • La figure 1 est un schéma montrant où est placée la base de temps selon l'invention dans un système.
    • La figure 2 représente schématiquement un mode de réalisation de l'invention.
    • La figure 3 montre des formes d'onde rencontrées à l'entrée de la base de temps.
  • A l'entrée du système de la figure 1, qui fait par­tie d'une tête d'alimentation de réseaux cablés, sont amenés plusieurs signaux D2MAC-paquet modulés en fréquence, référen­cés FM. L'un de ces signaux est sélectionné puis démodulé dans un élément 3. Après démodulation, c'est à dire en bande de ba­se, il est introduit dans l'élément 2 qui constitue l'objet de l'invention, et le signal sortant de cet élément est enfin amené à un modulateur 4, qui module une porteuse en amplitude (AM) pour être transmise par câble sur un réseau.
  • Avant la modulation en amplitude, il est nécessaire que le signal ait un niveau correct du point de vue de sa com­posante continue. Par contre, il n'est pas nécessaire qu'il soit décodé. Un but de la présente invention est de régler la composante continue du signal sortant de l'élément 3 par les moyens les plus simples possibles. Il s'agit notamment de dé­barasser le signal des composantes parasites basse-fréquence et surtout du signal de dispersion d'énergie à 25Hz.
  • Pour bien régler la composante continue, il faut engendrer une impulsion qui détermine une fenêtre temporelle dans laquelle le signal a une valeur bien déterminée. Une fenêtre possible a dans la norme D2-MAC/paquet une durée de 0,74 µS et est située après la salve duobinaire. Le signal présente alors une valeur qui est la valeur analogique du gris moyen de la luminance. La fenêtre peut aussi correspondre à la totalité de la période de signal numérique et le niveau conti­nu est alors déterminé par la mesure des niveaux de crête du signal numérique, dont la demi-somme est égale à la valeur du gris mentionnée ci-dessus.On a alors un réglage dit "doux". Dans tous les cas, le signal déterminé dans la fenêtre est retranché au signal incident
  • Le signal D2-MAC/paquet comporte un mot numérique de synchronisation de trame qui est un mot St de 64 bits pré­sent dans la ligne 625. Ce mot est inversé une trame sur deux, devenant ainsi S t. Dans la base de temps selon l'invention, on détecte une partie aussi petite que possible du mot St, appelée 5t* et ceci une trame sur deux, c'est à dire qu'on néglige S t. Les essais qui ont été faits ont conduit à pen­ser qu'un mot St* dont la longueur est comprise entre seize et vingt-quatre bits est suffisant.
  • Un tel mot est commode à manipuler, car il peut être contenu dans deux ou trois registres à décalage à huit bits très courants, par exemple de type F164. Il est alors intéres­sant que le mot ait une longueur multiple de huit bits, pour utiliser au mieux la capacité des registres.
  • A partir du positionnement temporel fourni par St*, on engendre à l'aide d'un comptage une impulsion d'échantil­lonnage toutes les deux lignes. Le tableau suivant explique le mécanisme:
    ligne 625 → St* détecté
    ligne 2 → impulsion d'échantillonnage engendrée
    ligne 4 → impulsion d'échantillonnage engendrée
    ligne 6 → impulsion d'échan(illonnage engendrée
    ..........
    ligne 624 → impulsion d'échantillonnage engendrée
    ligne 625 → S t* n'est pas détecté
    ligne 1 → impulsion d'échantillonnage engendrée
    ligne 3 → impulsion d'échantillonnage engendrée
    ..........
    ligne 623 → impulsion d'échantillonnage engendrée
    ligne 625 → St* détecté à nouveau et remise à zéro du système
  • Le réglage "doux" est possible: il suffit que l'im­pulsion, toujours engendrée une ligne sur deux, ait une durée correspondant à celle des données duobinaires.
  • Sur la figure 2, le signal entrant D et l'horloge CLK sont fournis à un circuit 5 qui réalise une comparaison entre les 16 derniers bits reçus dans le signal entrant D, et un mot prédéterminé, contenu dans une mémoire morte. Ce mot est ici C246, exprimé en notation hexadécimale. Il s'agit simplement des 16 derniers bits du mot de synchronisation de trame tel que la norme D2-MAC/paquet le définit. Il peut se faire que ce mot soit présent par hasard, ailleurs que dans le mot de syn­chronisation de trame. Pour diminuer le risque que cette pos­sibilité fait encourir, on peut aussi choisir un mot plus long, par exemple 41C246 qui représente les 24 derniers bits du mot de synchronsation de trame. Une coïncidence est donc détectée au moment précis où le dernier bit du mot de synchro­nisation de trame est reçu, c'est à dire pour le bit 100 de la ligne 625. Les définitions de nombres de bits ou de périodes d'horloge sont basées ici sur une horloge à 10,125 Mhz; il y a donc 648 périodes par ligne d'image, cependant que la salve numérique d'une ligne comprend 105 bits correspondant à une durée de 105 périodes d'horloge.
  • La sortie de l'élément 5 fournit un top à l'instant de coïncidence; ce top est retardé dans un circuit de retarde­ment 6. Ce dernier est indiqué en pointillés, car dans une variante décrite plus loin pour un réglage "doux", il n'est plus utile. Le top traverse ensuite une porte OU 7 et parvient enfin à l'entrée de remise à zéro d'un circuit de comptage 9. Ce circuit est un compteur binaire à 11 étages; les sorties intermédiaires 16,256, 1024 sont reliées chcune à une entrée d'une porte ET 12. Cette dernière fournit donc à sa sortie une impulsion pour un chiffre de comptage de 1296. Cette impulsion est rebouclée, via un circuit de maintien (latch) 8, sur une deuxième entrée de la porte OU 7 pour déclencher la remise à zéro du circuit de comptage 9. Le circuit de maintien 8 sert seulement à allonger la durée du top à une valeur (≃100ns) qui permet un déclenchement sûr de la remise à zéro. Ainsi le cir­cuit de comptage réalise un comptage modulo 1296, et par con­séquent il fournit une impulsion toutes les deux lignes d'ima­ge.
  • Comme cela a été expliqué plus haut, le top à la sor­tie de l'élément 5 est fourni au moment de la période d'horlo­ge 100 (par rapport au début d'une ligne). Or le début de la période d'alignement correspond à la période 105, soit 5 pé­riodes plus tard: il suffit donc que le circuit de retardement 6 apporte un retard de 5 périodes, soit 5 bits, pour que le top à sa sortie corresponde au début de la période d'aligne­ment. Le circuit de retardement peut être facilement réalisé au moyen d'un registre à décalage de 5 bits.
  • Le top à la sortie du circuit 8 est amené (par une connexion dessinée en pointillés, car elle aussi sera suppri­mée dans une variante destinée au réglage "doux", qui sera dé­crite plus loin) à un circuit 10 monté de façon à réaliser une fonction de monostable pour fournir une impulsion d'échantil­lonnage. La durée de cette impulsion est choisie de façon à correspondre à la période d'alignement. Cette dernière dure 0,74 µs; cela correspond à environ 7 périodes d'horloge, et la durée d'impulsion délivrée par le circuit 10 peut donc être de 7 périodes. Néanmoins, pour avoir une marge de sécurité, on choisit une impulsion un peu plus courte, par exemple 4 pério­des.
  • Le circuit 10 est un compteur dont le début du comptage est déclenché par le top à la sortie du circuit 8. C'est ici un compteur binaire à deux étages qui s'arrête chaque fois qu'il arrive à zéro. Ce compteur fournit le signal d'échantil­lonnage pendant tout le temps ou il n'est pas arrêté. Il déli­vre donc sur sa sortie 11 une impulsion de quatre périodes d'horloge commençant à partir du susdit top à la sortie du circuit 8.
  • Lors de la détection de la coïncidence dans la li­gne 625, le top issu de la porte 7 remet à zéro le compteur 9 juste un coup d'horloge avant qu'il n'arrive au compte 1296. De ce fait, la porte 12 ne "voit" pas ce compte et le circuit 10 ne fournit pas d'impulsion. Celle ci n'est donc jamais en­gendrée pendant la ligne 625, quand il n'en faut pas puisque le palier de référence n'existe pas dans cette ligne spéciale.
  • Bien entendu, il est possible de choisir un autre mot que C246 ou 41C246 pour le champ à reconnaitre, et même un mot de longueur différente (par exemple comprise entre 17 et 23 inclus). Chacun des autres mots contenus dans le mot de synchronisation de 64 bits peut convenir. Néanmoins, le choix du dernier d'entre eux offre l'avantage qu'il est situé le plus près du palier de référence de gris, et que donc la durée du retard à prévoir dans le circuit 6 est réduite. En outre les mots C246 ou 41C246 comportent une proportion de UN et de ZERO assez différente de celle d'une distribution aléatoire, ce qui rend moins probable leur apparition par hasard en de­hors du mot de synchronisation.
  • La porte 13 dont le rôle sera expliqué plus loin n'est pas utilisée dans la variante décrite ci dessus.
  • Lorsque l'on désire utiliser un réglage "doux", le dis­positif doit être légèrement différent. Il s'agit alors de fournir une impulsion d'échantillonnage pendant la période des données numériques. cette période dure 105 bits (6 bits pour le mot de synchronisation ligne, et 99 bits de données). Il est possible d'utiliser toute la durée de cette période ou seulement une partie. Le compteur 10 est alors un compteur d'au plus 105 bits. Toujours pour avoir une marge de sécurité, on choisit par exemple une durée de 100 bits. La période d'alignement, qui est donc la période de données duobinaires, commence maintenant avant la fin du mot de synchronisation de trame. Une solution consisterait à choisir pour le circuit de retardement 6 une durée de retardement qui amène au début de la ligne suivante. Néanmoins une telle durée est importante, et le registre à décalage correspondant serait d'une grande taille. Une solution plus intéressante consiste à utiliser d'autres sorties intermédiaires du circuit de comptage 9, pour détecter un chiffre de comptage déterminé. Alors le circuit de retardement 6 n'est plus nécessaire. Pour le réglage "doux" il faut un top qui se produise 547 bits après le top issu de l'é­lément 5 (pour tomber exactement au début de la période de données duobinaires). Pour simplifier, on peut chercher un chiffre qui ne comporte que deux bits UN en notation binaire. En choisissant les poids 64+512, on obtient le chiffre 576, qui est "trop grand" de 29 bits et conduit à la fourniture d'un top au moment du bit 30 des données numériques. Si l'on désire arriver plus près du début des données numériques, on peut exploiter trois sorties du circuit 9, en choisissant les poids 512+32+4, ce qui donne le chiffre 548, conduisant à la fourniture d'un top sur le bit 2 des données numériques. C'est cette solution qui est représentée sur la figure où une porte ET 13 commandée par les sorties de poids 4,32,512 du circuit de comptage 9 fournit un top à une entrée 16 du circuit 10, pour déclencher le début d'une impulsion d'échantillonnage. Bien entendu la connexion en pointillé entre les circuits 8 et 10 n'est pas utilisée dans cette variante.
  • Le circuit 10 est par exemple un compteur binaire à sept étages, remis à zéro et arrêté par la détection de ses propres bits 64 et 32 à UN ensemble, soit pour un comptage de 96. Ce compteur fournit un signal d'échantillonnage pendant tout le temps où il n'est pas arrêté.
  • Dans une variante, le compteur 10 pourrait être rem­placé par une bascule R/S. Alors la porte 13 établirait un état de la bascule, et une autre porte ET (non représentée) rétablirait l'autre état au bout de cent périodes d'horloge. A cet effet ladite autre porte serait commandée par exemple à partir des sorties intermédiaires 512+128+8 du circuit de comptage 9.
  • Certains satellites émettent selon les heures des si gnaux répondant à une norme ou une autre. Par exemple, cer­tains émettent de temps en temps en D2-MAC/paquet, et de temps en temps en PAL. Le dispositif de réglage de la composante continue basé sur l'observation de la salve duobinaire est in­téressant dans ce cas car il se prête bien à la réalisation d'une base de temps multistandard. A cet effet, le dispositif d'échantillonnage proprement dit est alors un circuit de dé­tection de la valeur minimale du signal. Un tel circuit est par exemple basé sur l'utilisation d'un élément déchargé rapi­dement à la valeur du signal et qui se charge ensuite plus lentement, de façon à suivre les variations à basse-fréquence du minimum du signal reçu. Lorsque ce dernier est un signal D2-MAC/paquet, le circuit de détection est activé seulement pendant les périodes de données numériques, au moyen de la susdite impulsion d'échantillonnage. Le signal en question est représenté sur la figure 3A, où 14 est une ligne indiquant la variation du minimum au cours du temps; ce minimum varie selon une dent de scie à 25 Hz à cause du signal de de dispersion d'énergie. Les références S indiquent les périodes d'échantil­lonnage. Lorsque par contre il s'agit d'un signal PAL (figure 3B), l'absence de détection d'un mot St* pendant un temps prédéterminé est interprétée comme voulant dire qu'il s'agit de PAL, et le système bascule dans un mode de fonctionnement avec détection en continu du minimum. Alors le circuit de dé­tection du minimum prend en compte le fond des tops de syn­chronisation ligne. Le basculement vers le mode de fonctionne­ment avec détection en continu du minimum est géré par un microprocesseur qui vient lire l'état de St* dans un circuit de maintien (latch).)

Claims (11)

1. Base de temps pour un système de télévision faisant usage d'un mot de synchronisation de trame numérique, des mots de synchronisation de trame différents étant utilisés pour les trames paires et pour les trames impaires, munie d'un disposi­tif de détection numérique du mot de synchronisation de trame, caractérisée en ce que ledit dispositif est muni de moyens pour reconnaître un mot de synchronisation de trame sur deux.
2. Base de temps de télévision selon la revendication 1, caractérisée en ce que lesdits moyens sont en outre basés sur la reconnaissance d'une partie seulement du mot de synchronisa­tion de trame.
3. Base de temps de télévision selon la revendication 2, caractérisée en ce que les moyens pour reconnaître un mot de synchronisation de trame sont basés sur la reconnaissance d'un champ dont la longueur est comprise entre seize et vingt-quatre bits seulement dans le mot de synchronisation de trame.
4. Dispositif d'alignement associé à une base de temps de télévision selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il est muni d'un circuit de comptage qui est remis à zéro en relation avec la détection d'un mot de tra­me et fournit des signaux de positionnement temporel calés de façon adaptée par rapport au début d'une ligne, qui sont amenés à un circuit générateur d'impulsion pour y déclencher une impulsion de durée déterminée destinée à l'échantillonnage d'une tension de référence pour le réglage de la composante continue, et en ce que ce circuit de comptage est agencé pour fournir un signal de positionnement toutes les deux lignes d'image.
5. Dispositif d'alignement selon la revendication 4, caractérisé en ce que lesdits signaux de positionnement tempo­rel sont les propres signaux de remise à zéro du circuit de comptage.
6. Base de temps de télévision selon la revendication 5, caractérisée en ce qu'un circuit de retardement est inséré entre le dispositif de détection numérique et le circuit de comptage, et en ce que le susdit circuit générateur d'impulsion est agencé pour fournir une impulsion dont la longueur corres­pond à un nombre de périodes d'horloge compris entre trois et sept.
7. Dispositif d'alignement selon la revendication 6, pré­vu pour le système de télévision D2-MAC/paquet, caractérisé en ce que, les moyens pour reconnaître un mot de synchronisation de trame étant basés sur la reconnaissance d'un champ dont la longueur est de seize bits, ce dernier est le mot C246 (exprimé en notation hexadécimale) et en ce que le circuit de retarde­ment apporte un retard de quatre à huit bits.
8. Dispositif d'alignement selon la revendication 6, pré­vu pour le système de télévision D2-MAC/paquet, caractérisé en ce que, les moyens pour reconnaître un mot de synchronisation de trame étant basés sur la reconnaissance d'un champ dont la longueur est de vingt-quatre bits, ce dernier est le mot 41C246 (exprimé en notation hexadécimale) et en ce que le circuit de retardement apporte un retard de quatre à huit bits.
9. Dispositif d'alignement selon la revendication 4, prévu pour le système de télévision D2-MAC/paquet, caractérisé en ce que ledit circuit générateur d'impulsion est agencé pour four­nir une impulsion dont la longueur correspond à un nombre de périodes d'horloge de l'ordre d'une centaine, et inférieur à cent cinq.
10. Dispositif d'alignement selon la revendication 9, ca­ractérisé en ce qu'il est muni de moyens pour détecter un chif­fre de comptage particulier du circuit de comptage, et fournir alors le susdit signal de positionnement temporel.
11. Dispositif d'alignement selon l'une des revendication 9 ou 10, caractérisé en ce qu'il est muni d'un dispositif d'é­chantillonnage qui est un circuit de détection de la valeur minimale du signal, et de moyens pour activer ce dispositif par la susdite impulsion destinée à l'échantillonnage, lorsqu' un mot de synchronisation de trame a été détecté depuis un temps prédéterminé, et pour l'activer en permanence dans le cas contraire.
EP90200479A 1989-03-07 1990-03-01 Base de temps et dispositif d'alignement de signal pour la réception de télévision à synchronisation numérique Withdrawn EP0399575A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8902971A FR2644311A1 (fr) 1989-03-07 1989-03-07 Base de temps et dispositif d'alignement simplifies en d2-mac/paquet
FR8902971 1989-03-07

Publications (1)

Publication Number Publication Date
EP0399575A1 true EP0399575A1 (fr) 1990-11-28

Family

ID=9379453

Family Applications (1)

Application Number Title Priority Date Filing Date
EP90200479A Withdrawn EP0399575A1 (fr) 1989-03-07 1990-03-01 Base de temps et dispositif d'alignement de signal pour la réception de télévision à synchronisation numérique

Country Status (5)

Country Link
EP (1) EP0399575A1 (fr)
JP (1) JPH02299384A (fr)
CN (1) CN1045500A (fr)
AU (1) AU5071890A (fr)
FR (1) FR2644311A1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0167430A1 (fr) * 1984-06-04 1986-01-08 ETAT FRANCAIS représenté par le Ministre des PTT (Centre National d'Etudes des Télécommunications) Procédé et dispositif d'extraction de synchronisation pour système de diffusion à multiplexage temporel de signaux numériques et analogiques
EP0282106A1 (fr) * 1987-02-06 1988-09-14 Philips Electronique Grand Public Système de synchronisation sur un signal semi-numérique

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0167430A1 (fr) * 1984-06-04 1986-01-08 ETAT FRANCAIS représenté par le Ministre des PTT (Centre National d'Etudes des Télécommunications) Procédé et dispositif d'extraction de synchronisation pour système de diffusion à multiplexage temporel de signaux numériques et analogiques
EP0282106A1 (fr) * 1987-02-06 1988-09-14 Philips Electronique Grand Public Système de synchronisation sur un signal semi-numérique

Also Published As

Publication number Publication date
AU5071890A (en) 1990-09-13
FR2644311A1 (fr) 1990-09-14
JPH02299384A (ja) 1990-12-11
CN1045500A (zh) 1990-09-19

Similar Documents

Publication Publication Date Title
FR2482815A1 (fr) Dispositif de codage et de decodage de signaux d'image et de son
FR2508748A1 (fr) Systeme et procede pour convertir un signal video non entrelace en un signal video entrelace
FR2482814A1 (fr) Procede et dispositif pour coder et decoder des signaux video par inversion repetitive de la polarite de ces signaux
FR2544570A1 (fr) Appareil de reception de signaux en rafale
FR2948474A1 (fr) Protocole de communication sur bus unifilaire
FR2478921A1 (fr) Appareil et procede pour transmission sur un signal video d'un signal sonore par impulsions modulees en largeur
FR2731125A1 (fr) Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation
EP0169093B1 (fr) Récepteur á démodulateur de fréquence pour système de télévision à multiplexage temporal
FR2740636A1 (fr) Procede permettant la mise en cascade de modules d'acces conditionnel detachables, circuit d'insertion d'une sequence predefinie et circuit de detection de ladite sequence pour la mise en oeuvre du procede
EP0399575A1 (fr) Base de temps et dispositif d'alignement de signal pour la réception de télévision à synchronisation numérique
EP0056748A2 (fr) Procédé de synchronisation à la réception de signaux numériques transmis par paquets
EP0250274B1 (fr) Procédé et dispositif de modulation de signaux de télévision, notamment du type D2-MAC/Paquet
EP0244316B1 (fr) Dispositif de décodage pour code CMI
FR2530909A1 (fr) Procede et circuit pour engendrer un signal de synchronisation de trame dans un recepteur d'images
FR2709902A1 (fr) Trame supportant différents débits, émetteur et récepteur adaptés à une telle trame.
EP0396469B1 (fr) Dispositif d'extraction d'information numérique récurrente de structure particulière à partir d'un signal de télévision
FR2915652A1 (fr) Procede de commande d'un capteur d'images
EP0399023B1 (fr) Dispositif de synchronisation pour une suite de trames a longueur variable
FR2537816A1 (fr) Procede et dispositif de mise en phase d'une horloge a demi-frequence ligne dans un televiseur couleur pal ou secam
EP0188964B1 (fr) Circuit de décodage du top trame dans un signal vidéocomposite
EP0508534B1 (fr) Appareil pour la réception de télévision muni d'un dispositif amélioré de restitution de la composante continue
EP0368417A1 (fr) Appareil muni d'un dispositif de restitution de la composante continue amélioré
FR2492198A1 (fr) Systeme de transmission numerique a l'alternat a encombrement spectral reduit
FR2633473A1 (fr) Procede de restitution de la composante continue d'un signal du type dmac-paquet, dispositif et utilisation correspondants
EP0926858A1 (fr) Procédé de synchronisation d'un récepteur sur des données numériques transmises par paquets

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT SE

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: N.V. PHILIPS' GLOEILAMPENFABRIEKEN

Owner name: PHILIPS ELECTRONIQUE GRAND PUBLIC

17P Request for examination filed

Effective date: 19910523

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19921001