EP0314726A1 - Process and installation for determining the thickness of layers in layered semi-conductors - Google Patents

Process and installation for determining the thickness of layers in layered semi-conductors

Info

Publication number
EP0314726A1
EP0314726A1 EP88903918A EP88903918A EP0314726A1 EP 0314726 A1 EP0314726 A1 EP 0314726A1 EP 88903918 A EP88903918 A EP 88903918A EP 88903918 A EP88903918 A EP 88903918A EP 0314726 A1 EP0314726 A1 EP 0314726A1
Authority
EP
European Patent Office
Prior art keywords
sample
etching
electrode
signal
electrolyte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP88903918A
Other languages
German (de)
French (fr)
Inventor
György Ferenczi
Katalin Erdeiyi
Mária SOMOGYI
György FÜLE
Gábor ASZODI
Janos Boda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semilab Felvezeto Fizikai Laboratorium Reszvenytar
Original Assignee
Magyar Tudomanyos Akademia
Semilab Felvezeto Fizikai Laboratorium Rt
Magyar Tudomanyos Akademia Muszaki Fizikai Kutato Intezete
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magyar Tudomanyos Akademia, Semilab Felvezeto Fizikai Laboratorium Rt, Magyar Tudomanyos Akademia Muszaki Fizikai Kutato Intezete filed Critical Magyar Tudomanyos Akademia
Publication of EP0314726A1 publication Critical patent/EP0314726A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/416—Systems
    • G01N27/42—Measuring deposition or liberation of materials from an electrolyte; Coulometry, i.e. measuring coulomb-equivalent of material in an electrolyte

Definitions

  • the invention relates to a method and a system for determining the layer thickness in semiconductor layer structures, in particular in the case of heterojunctions.
  • the layer thickness of between 5 s and 1 ... 2 may be u.
  • the number of layers can be up to 60 ... 100.
  • the determination of layers in such a large number with such a small thickness can only be approximated by means of electron microscopy. In addition, such a determination extends only to the locations of metallurgical transitions, but not the physical transitions.
  • the electrolyte used is suitable, on the one hand, for creating an emptying area generated with a corresponding bias voltage between the electrolyte and the semiconductor, and, on the other hand, the electrolyte can be anodized to any desired level Penetrate deep into the tested sample.
  • the emptying area is generated with a constant reverse voltage of typically 1 V
  • the capacitance of the sample is measured with a modulating signal of typically 3 kHz, this is derived at a frequency of typically 30 Hz and the concentration of the tested semiconductor layer is determined from this .
  • the penetration depth of the etching front can be determined with the help of Faraday's laws.
  • the object of the invention is to provide a method for determining the To create layer thickness of semiconductor layer structures, which is based on a previously unused new measuring principle and allows the thickness of the individual layers to be determined faster and more accurately than before, even with a large number and small thickness of the layers. It is also an object of the invention to produce a suitable system for implementing the method.
  • the invention therefore provides a method for determining the layer thickness of semiconductor layer constructions, in which a sample of the semiconductor carrying the layer construction is examined by bringing it into contact with the electrolyte and etching it anodically, during the etching by integration of the current, the respective etching depth is determined, while the sample is excited simultaneously with the etching with the aid of a periodic electrical signal and the reaction to the signal is measured, and according to the invention the real component of the admittance of the sample is measured at the excitation frequency, ie their conductance, the extreme values of this component are checked and the etching depth values for these extreme values are determined, by which the transitions of the examined layers of the sample are identified.
  • the time required for the method is significantly reduced in that the etching takes place continuously during the entire measurement.
  • a suitable setting of the process parameters ensures that the surface of the sample is attacked uniformly during the etching.
  • the excitation signal is now switched on to a platinum electrode immersed in the electrolyte and comprising the etched surface of the sample and at least two electrode tips which are pressed against any other surface of the sample.
  • the contact to the sample can be improved if a discharge between the electrode tips and the sample is brought about before the measurements are started and the tip material of the electrode is thus alloyed a little into the sample.
  • a system for carrying out the method consisting of a cell filled with the electrolyte, a graphite electrode immersed in its electrolyte, a saturated calomel electrode and a platinum electrode comprising the etched surface of the sample Electrodes which are in contact with any surface of the sample which is not exposed to etching, from a potentiostat which generates a potential of controlled size between the graphite electrode and the sample and which is connected to the calomel electrode and the direct current source, from a ' Stro integrator, which receives the etching current value signal, from a generator, which applies a periodic signal between the metal electrode and the sample, and from a measuring element, which measures the reaction of the sample to the periodic excitation, the measuring element according to the invention consisting in a conductance measuring element .
  • the conductance measuring element expediently contains a lock-in amplifier and a phase-sensitive amplifier.
  • the output of the conductance measuring element is connected to the first input of a signal processing unit, the other input of which is connected to the output of the current integrator.
  • the signal processing unit expediently contains a writing device for displaying the etching depth-conductance diagram.
  • the most important advantage of the solution according to the invention is that Increase in measuring accuracy and a substantial reduction in measuring time. This is because the continuous measurement results in a considerably shorter measurement time compared to the known methods, where the etching from layer to layer had to be interrupted. The accuracy of measurement is increased and the calculations are simplified in that the conductance maximum always results at the point of the physical transition.
  • FIG. 1 is a simplified arrangement sketch for the system according to the invention
  • FIG. 2 is a diagram to illustrate the results of a measurement example.
  • cell 1 shows the internal structure of cell 1, which contains the electrolyte and is known per se.
  • the cell 1 contains the electrolyte 2, in the example 0.1 n ... 2 n KOH solution.
  • electrolyte 2 in the example 0.1 n ... 2 n KOH solution.
  • this electrolyte ensures the most favorable measuring conditions, although satisfactory results can also be achieved with other electrolytes, e.g. NaOH, HC1 and Tiron solutions of similar concentration.
  • On one side of the cell 1 there is an opening with the edge with a seal 3, which is closed by the sample 4 of the semiconductor to be tested, which sample is elastically pressed against the seal 3.
  • the electrodes required for the measurement are immersed in the electrolyte 2 in cell 1, formed by the graphite electrode 5, the saturated calomel electrode 6 supplying the reference voltage and the ring-shaped platinum electrode 7 surrounding the opening in front of the sample 4 Measurement is to make an ohmic contact to the rear and / or front of the semiconductor sample 4. This is typically produced by the tungsten electrodes 8, 9, which are designed as tips with a radius of curvature of 25 ⁇ m.
  • the platinum electrodes should be used two are used, which are pressed elastically against the sample 4 by the tensioning unit 10.
  • the tips of the electrodes 8, 9 are also expediently coated with a contact metal corresponding to the material of the sample 4 (for example Sn or In).
  • a contact metal corresponding to the material of the sample 4 (for example Sn or In).
  • an appropriately charged capacitor is discharged between the semiconductor and the electrodes 8, 9 using the baking unit 11 before the measurements begin, which leads to the formation of an alloy with a small amount of metal.
  • the electronic components of the measuring arrangement include the direct current source 12, which generates the required direct voltage, the potentiostat 13, which is connected to the calomel electrode 6, the graphite electrode 5, and the direct current source 12, which is connected to this and the electrodes 8 , 9 connected current integrator 14, furthermore the generator 15 for excitation of the sample 4 with the high-frequency signal, the conductance measuring element 16 for measuring the real component of the admittance of the sample 4 and the signal processing unit 17 which outputs the output signals of the conductance measuring element 16 and the current integrator 14 receives.
  • the arrangement includes the pump 18, which constantly keeps the electrolyte 2 in circulation to ensure a uniform etching surface or mixes it by blowing in N gas, so that the etching products are removed from the semiconductor surface.
  • the surface of the sample 4 in contact with the electrolyte 2 is anodically etched with the aid of the applied direct voltage between the graphite electrode 5 and the electrodes 8, 9.
  • the DC voltage (etching voltage) required for the anodic measurement is selected on the basis of the IU characteristic of the semiconductor sample 4.
  • the potentiostat 13 is used to set the voltage, and the voltage provided by the calomel electrode 6 is selected as a reference value.
  • the potential that arises spontaneously between the solution, ie the electrolyte 2, and the surface of the semiconductor sample 4 is referred to below as the rest potential of the solution, the value of which is given in relation to the calomel electrode 6.
  • the semiconductor must have a positive voltage against the graphite electrode 5, regardless of the conductivity type, so that the anodic etching can take place.
  • the semiconductor in order for the etching to take place, the semiconductor must be illuminated with light, a greater or equal energy than the forbidden zone of the semiconductor, in order to ensure that the course of the. To produce etching necessary charge carriers (empty spaces).
  • the surface of the semiconductor sample should have the smallest possible surface irregularities.
  • a uniform (i.e., low roughness) surface is achieved by setting the following parameters in addition to choosing the appropriate electrolyte.
  • the etching voltage and etching current can be set from 1, uA ... 100, uA by suitable selection. Since the semiconductor sample 4 is biased in the forward direction by the etching voltage, a corresponding bias in the reverse direction is generated between the platinum electrode 7 and the electrodes 8, 9 to enable the conductance measurement to be carried out. The typical value thereof is 0.2 ... 0.6 V with respect to the calomel electrode 6.
  • an etching current in the range from 1 to 100 uA is set by a suitable choice of the light intensity of the illumination source 20 and the value of the etching voltage.
  • a low-distortion sine signal is applied between the platinum electrode 7 and the electrodes 8, 9, which make the ohmic contact to sample 4 of the semiconductor, with the aid of the generator 15, the repetition frequency of which is between 500 Hz and 10 kHz can be varied, the effective value being 5 mV ... 50 mV.
  • the reaction of the semiconductor sample (the current signal which is phase-shifted with respect to the voltage) is conducted to the conductance measuring element 16, which contains a lock-in amplifier and a phase-sensitive detector and, at the output, separates the real component (conductance) and the imaginary component (Susceptance) of the admittance or, if necessary, the two components of the impedance.
  • the etching current of the anodic etching is processed by the current integrator 14, and at its output the layer thickness values obtained for evaluation are taken into account, taking into account the geometric dimensions of the examined sample and their density.
  • the signal processing unit 17 receives the output admittance signal of the conductance measuring element 16 as the y component and the layer thickness signal determined by the current integrator 14 as the x component and displays the xy diagram. If a computer is used as the signal processing unit 17, the input data can be connected to the output values mentioned via an analog-digital converter. The end result of the measurement is the change in the conductance value as a function of the etching depth (the thickness of the removed layer or layers), and the distance between the extreme values provides the thickness of the individual layers. For example:
  • Sample 4 of the semiconductor examined consisted of a 10-layer structure on an Ga-type carrier of the n-type, which consisted alternately of five layers of Ga ⁇ gAl Q .As of the n-type and GaAs of the n-type.
  • a 0.5 ⁇ m thick GaAs layer served as the cover layer, the thickness of the other layers was 0.1 ⁇ m.
  • a 1 ⁇ KOH solution was used as electrolyte 2.
  • the sample 4 was irradiated by the light source 20, a halogen lamp with a corresponding focusing system and an infra-filter limiting to less than 1.3 ⁇ m being used.
  • the measurement was carried out at 25 ° C, i.e. room temperature.
  • the resting potential measured without illumination was 6-0.8 V with respect to the saturated calomel electrode.
  • the strength of the etching current I,. . was between 5 and 10 uA.
  • the measurement was carried out with continuous etching, the total duration of the measurement was 180 min.
  • the measurement result is illustrated by the conductance-etching depth diagram shown in FIG. 2.
  • the thickness of the ten layers can be clearly read in the diagram obtained.
  • the position of the border crossings appears in the form of the minima or maxima of the conductance signal, depending on whether the energy of the forbidden zone decreases or rises at the interface.

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Dans le procédé décrit, un échantillon de semi-conducteurs (4) portant la configuration en couche est soumis à essai, mis en contact avec un électrolyte (2) puis soumis à une attaque anodique, et lors de cette attaque, l'intégration du courant permet de déterminer la profondeur d'attaque respective. Parallèlement à l'attaque, l'échantillon (4) est excité par un signal électrique, on mesure la composante réelle de l'admittance de l'échantillon à la fréquence d'excitation, donc sa conductance, on analyse les valeurs extrêmes de cette composante et on fixe les valeurs de profondeur d'attaque correspondant aux extrêmes, qui caractérisent les jonctions des couches de l'échantillon (4) soumises à essai. L'installation permettant la mise en oeuvre du procédé comporte une cellule (1) remplie d'électrolyte (2) dans lequel est immergée une électrode au graphite (5), une électrode de calomel (6) saturée et une électrode de platine (7) entourant la face de l'échantillon (4) soumise à attaque, des électrodes (8, 9) qui ni l'une ni l'autre ne touchent la face de l'échantillon (4) exposée à l'attaque, un potentiostat (13) relié avec l'électrode de calomel (6) et la source de courant continu (12), l'intégrateur de courant (14) recevant le signal d'intensité du courant d'attaque, le générateur (15) émettant un signal périodique entre l'échantillon (4) et l'électrode en métal, et enfin l'organe de mesure (16) destiné à mesurer la conductance de l'échantillon (4).In the method described, a sample of semiconductors (4) carrying the layer configuration is tested, brought into contact with an electrolyte (2) then subjected to anodic attack, and during this attack, the integration of the current allows the respective attack depth to be determined. Parallel to the attack, the sample (4) is excited by an electrical signal, we measure the real component of the admittance of the sample at the excitation frequency, therefore its conductance, we analyze the extreme values of this component and the attack depth values corresponding to the extremes are fixed, which characterize the junctions of the layers of the sample (4) subjected to test. The installation enabling the implementation of the process comprises a cell (1) filled with electrolyte (2) in which a graphite electrode (5), a saturated calomel electrode (6) and a platinum electrode (7) are immersed. ) surrounding the face of the sample (4) subjected to attack, electrodes (8, 9) which neither touch the face of the sample (4) exposed to attack, a potentiostat (13) connected with the calomel electrode (6) and the direct current source (12), the current integrator (14) receiving the intensity signal of the driving current, the generator (15) emitting a periodic signal between the sample (4) and the metal electrode, and finally the measuring member (16) intended to measure the conductance of the sample (4).

Description

Verfahren und Anlage zur Schichtdickebestiπmung bei Halbleiter-Schichtkonstruktionen Method and system for layer thickness determination in semiconductor layer structures
_, i Die Erfindung betrifft ein Verfahren und eine Anlage zur Schichtdicke¬ bestimmung bei Halbleiter-Schichtkonstruktionen, insbesondere bei Hetero-Übergängen.The invention relates to a method and a system for determining the layer thickness in semiconductor layer structures, in particular in the case of heterojunctions.
Beim Einsatz von III-V-Halbleitern für optoelektronische Zwecke und für schnelle Schaltele eπte im Bereich der Mikroelektronik werden verbreitet Schichtkonstruktionen mit D'ünnschichten aus verschiedenen Werkstoffen verwendet, wobei die Schichtdicke zwischen 5 n und 1...2 ,u liegen kann. Bei den sogenannten Super-Gitterkonstruktionen kann die Anzahl der Schichten bis zu 60 ... 100 betragen. Die Bestimmung von Schichten in solch großer Zahl bei derart geringer Dicke ist mit Mitteln der Elektronenmikroskopie nur näherungsweise lösbar, außerdem erstreckt sich eine solche Bestimmung nur auf die Stellen von metallurgischen Übergängen, nicht aber die physikalischen Über¬ gänge. Auch die mit klassischem Metallkontakt vorgenommene C-V-Messung führt zu keinem befriedigenden Ergebnis, denn auf Grund der charakte¬ ristisch hohen Ladungsträgerkonzentration (- 10 Atome/cm3) liegt die Tiefe des erreichbaren Entleerungsbereichs unter 1 ,um, während die zu prüfende Schichtkonstruktion einige 10 ,um dick sein kann.The use of III-V semiconductors for opto-electronic applications, and for fast shuttering Tele eπte in microelectronics spread layer constructions with D 'ünnschichten of different materials used, the layer thickness of between 5 s and 1 ... 2, may be u. In the so-called super-lattice structures, the number of layers can be up to 60 ... 100. The determination of layers in such a large number with such a small thickness can only be approximated by means of electron microscopy. In addition, such a determination extends only to the locations of metallurgical transitions, but not the physical transitions. The CV measurement carried out with classic metal contact does not lead to a satisfactory result either, because due to the characteristically high charge carrier concentration (-10 atoms / cm 3 ), the depth of the achievable emptying area is less than 1 .mu.m, while the layer structure to be tested is several tens to be fat.
Die erfolgreichste bekannte Lösung zur Schichtdickenmessung bieten die Profilmeßverfahren auf der Basis der C-V-Messung mit sogenanntem Elektrolyt-Halbleiter-Übergang. Eine solche Lösung wird beschrieben durch M.M.Faktor, T. A bridge, C.R.Elliott und J.C.Regnault: "The Characterization of Semiconductor Materials and Structures Using Electroche ical Techniques" (Current Topics in Materiala Science, vol. 6, 1980, Ed.: E.Kaldis, North-Hol 1 and, Amsterdam) und durch P.Blood: "Capacitance-Voltage Profil ing and the Characterisation of III-V Semiconductors Using Elektrolyte Barriers" (Semicond. Sei. Technol. _1_> PP* 7-27, 1986).The most successful known solution for layer thickness measurement is offered by the profile measurement method based on the CV measurement with the so-called electrolyte-semiconductor transition. Such a solution is described by MMFaktor, T. A bridge, CRElliott and JCRegnault: "The Characterization of Semiconductor Materials and Structures Using Electroche ical Techniques" (Current Topics in Materiala Science, vol. 6, 1980, Ed .: E. Kaldis, North-Hol 1 and, Amsterdam) and by P.Blood: "Capacitance-Voltage Profiling and the Characterization of III-V Semiconductors Using Elektrolyte Barriers" (Semicond. Sci. Technol. _1_ > PP * 7-27, 1986).
Bei diesem Verfahren ist der verwendete Elektrolyt zum einen geeignet, um zwischen Elektrolyt und Halbleiter einen mit entsprechender Vor¬ spannung erzeugten Entleerungsbereich zu schaffen, und zum anderen kann der Elektrolyt durch anodische Ätzung bis zu einer beliebigen Tiefe in die geprüfte Probe eindringen. Der Entleerungsbereich wir.d mit einer konstanten Sperrspannung von typisch 1 V erzeugt, die Kapa¬ zität der Probe wird mit einem Moduliersignal von typisch 3 kHz gemes¬ sen, dieses mit einer Frequenz von typisch 30 Hz deriviert und daraus die Konzentration der geprüften Halbleiterschicht ermittelt. Durch Integration des über den Elektrolyt fließenden Stromes kann die Ein¬ dringtiefe der Ätzfront mit Hilfe der Faradayschen Gesetze ermittelt werden.In this method, the electrolyte used is suitable, on the one hand, for creating an emptying area generated with a corresponding bias voltage between the electrolyte and the semiconductor, and, on the other hand, the electrolyte can be anodized to any desired level Penetrate deep into the tested sample. The emptying area is generated with a constant reverse voltage of typically 1 V, the capacitance of the sample is measured with a modulating signal of typically 3 kHz, this is derived at a frequency of typically 30 Hz and the concentration of the tested semiconductor layer is determined from this . By integrating the current flowing through the electrolyte, the penetration depth of the etching front can be determined with the help of Faraday's laws.
Dieses Verfahren sichert bei der Prüfung von Schichten mit größerer Dicke guten Erfolg, bei dünneren Schichten muß jedoch ein sehr gerin¬ ger Ätzstrom eingestellt werden, so. daß die Ätzung nur in kleinen Schritten, typischerweise mit Schrittweiten von 1 nm, durchgeführt werden kann, denn ansonsten würden die zu prüfenden Schichten zusam¬ menintegriert werden (vergleiche Abb. 23 der zitierten Mitteilung von Blood!). Die Prüfung ist infolgedessen sehr zeitaufwendig, die Meßsergebnisse werden durch, eventuelle Temperaturschwankungen mögli¬ cherweise verfälscht, und aus den Meßergebnissen läßt sich der wirk¬ liche Übergangspunkt auch nur durch Näherungsrechnungen bestimmen, bei denen * ein. Fehler bis zu einer vergleichbaren Größenordnung mit der Schichtdicke "auftritt.-This method ensures good success when testing layers of greater thickness, but a very low etching current must be set for thinner layers. that the etching can only be carried out in small steps, typically with step sizes of 1 nm, because otherwise the layers to be tested would be integrated together (see Fig. 23 of the cited communication from Blood!). The audit is therefore very time-consuming, the measurement's results are, any temperature fluctuations mögli¬ cherweise falsified, and the wirk¬ Liche transition point can also be determined only by approximate calculations from the measurement results, in which a *. Errors up to a comparable order of magnitude with the layer thickness " occurs.
Aus der Fachliteratur ist bekannt, daß bei Vorhandensein tiefer Ni¬ veaus das Realglied der Admittanz dem Hochfrequenz-MeßsignaT mit Phasenverzögerung folgt, wenn die Frequenz des Meßsignals größer ist als die Zeitkonstante der thermischen Emission der tiefen Niveaus. Einen Hinweis darauf findet man beispielsweise in der Mitteilung von D.L.Losee: "Admittance Spectroscopy of Impurity Levels in Schottky Barriers" (J. Appl. Phys. 46 pp. 2204-2214, 1975).From the specialist literature it is known that, in the presence of low levels, the real element of the admittance follows the high-frequency measurement signal with phase delay if the frequency of the measurement signal is greater than the time constant of the thermal emission of the low levels. An indication of this can be found, for example, in the communication by D.L. Losee: "Admittance Spectroscopy of Impurity Levels in Schottky Barriers" (J. Appl. Phys. 46 pp. 2204-2214, 1975).
Ebenfalls bekannt ist die Tatsache, daß an der Grenzfläche von stoff¬ lich verschiedenen HaTbleiterschichten, z.B. von GaAs- und GaAlAs- Schichten, wegen der auftretenden Energiezonen-Diskontinuität, die sich aus der unterschiedlichen Breite der verbotenen Zonen ergibt, Grenzflächenzustände herausbilden,- die in der gesamten Breite der verbotenen Zone gebundene Zustände besitzen.Also known is the fact that at the interface of different semiconductor layers, e.g. of GaAs and GaAlAs layers, because of the occurring energy zone discontinuity, which results from the different width of the forbidden zones, interface states develop, - which have bound states across the entire width of the forbidden zone.
Aufgabe der Erfindung ist es, ein Verfahren zur Bestimmung der Schichtdicke von Halbleiter-Schichtkonstruktionen zu schaffen, das auf einem bisher noch nicht benutzten neuen Meßprinzip beruht und es gestattet, auch bei einer großen Zahl und geringen Dicke der Schichten die Dicke der einzelnen Schichten schneller und genauer als bisher zu bestimmen. Außerdem ist es Aufgabe der Erfindung, auch eine geeignete Anlage zur Verwirklichung des Verfahrens herzustellen.The object of the invention is to provide a method for determining the To create layer thickness of semiconductor layer structures, which is based on a previously unused new measuring principle and allows the thickness of the individual layers to be determined faster and more accurately than before, even with a large number and small thickness of the layers. It is also an object of the invention to produce a suitable system for implementing the method.
Bei der Erkenntnis, die der erfindungsgemäßen Lösung zugrunde liegt, gingen wir davon aus, daß man auf Grund der zitierten Mitteilung von D.L.Losee nachweisen kann, daß man beim Konduktanz-Signal ein Maximum in Abhängigkeit von der Frequenz des Hochfrequenz-Meßsignals erhält, wenn üT - 1 (1) ist, wobei 6J die Frequenz des Meßsignals und die Zeitkonstante der thermischen Emission des tiefen Niveaus ist.With the knowledge on which the solution according to the invention is based, we assumed that, on the basis of the quoted message from DLLosee, it can be demonstrated that a maximum is obtained with the conductance signal as a function of the frequency of the high-frequency measurement signal, if overdue - 1 (1), where 6J is the frequency of the measurement signal and the time constant of the thermal emission of the low level.
Wird die Hochfrequenz-Konduktanz bei einer festen Frequenz gemessen (z.B. im Bereich 3 ... 10 kHz), so findet man stets Zustände, für die die Gleichung (1) gilt, d.h. wenn mit Vordringen der Ätzfront der entleerte Bereich die Grenzfläche zweier Schichten erreicht, dann erhält man beim Konduktanz-Signal einen Extremwert. Diese Er¬ kenntnis bildet die Grundlage des Verfahrens gemäß Erfindung.If the high-frequency conductance is measured at a fixed frequency (e.g. in the range 3 ... 10 kHz), one always finds conditions for which equation (1) applies, i.e. If the emptied area reaches the interface of two layers as the etching front advances, then an extreme value is obtained with the conductance signal. This knowledge forms the basis of the method according to the invention.
Da der Entleerungsbereich auch durch das installierte Feld erzeugt wird, muß nicht für eine besondere Vorspannung in Sperrichtung ge¬ sorgt werden.Since the emptying area is also generated by the installed field, it is not necessary to provide a special pretension in the reverse direction.
Bei der Verwirklichung des Verfahrens gemäß Erfindung werden zwei Prüfungen durchgeführt, die auf zeitlich gleichzeitig ablaufende Ereignisse gerichtet sind:In the implementation of the method according to the invention, two tests are carried out, which are directed to simultaneous events:
a) elektrolytische (anodische) Ätzung der geprüften mehrschichtigen Halbleiterscheibe mit Gleichstromelektrolyse als Funktion der Zeit, wobei die Dicke der abgetragenen Schicht gemessen wird; b) parallel zur anodischen Ätzung werden der Real- und der Imaginär¬ teil der Admittanz der Grenzfläche Halbleiter - Elektrolyt als Funktion der Ätztiefe gemessen, die sich aus den Zeit-, Strom- und Dickewerten der Messung a) ermitteln läßt; die Position der Grenzfläche zwischen Schichten mit unterschiedlicher Werkstoffzu¬ sammensetzung und/oder unterschiedlicher Dotierung befindet sich beim Extremwert des Konduktanzsignals (Realteil der Admittanz), ist also dadurch bestimmt.a) electrolytic (anodic) etching of the tested multilayer semiconductor wafer with direct current electrolysis as a function of time, the thickness of the removed layer being measured; b) parallel to the anodic etching, the real and the imaginary part of the admittance of the semiconductor-electrolyte interface are measured as a function of the etching depth, which results from the time, current and and thickness values of the measurement a) can be determined; the position of the interface between layers with different material composition and / or different doping is at the extreme value of the conductance signal (real part of the admittance), and is therefore determined thereby.
Mit der Erfindung wurde also ein Verfahren zur Bestimmung der Schicht¬ dicke von Halbleiter-Schichtkonstruktionen geschaffen, bei dem eine Probe des die Schichtkonstruktioπ tragenden Halbleiters untersucht wird, indem diese in Kontakt mit dem Elektrolyt gebracht und anodisch geätzt wird, wobei während der Ätzung durch Integration des Stroms die jeweilige Ätztiefe ermittelt wird, während die Probe gleichzeitig mit der Ätzung mit Hilfe eines periodischen elektrischen Signals erregt und die Reaktion auf das Signal gemessen wird und wobei erfin¬ dungsgemäß die reelle Komponente der Admittanz der Probe bei der Erregungsfrequenz gemessen wird, d.h. deren Konduktanz, die Extrem¬ werte dieser Komponente geprüft und die Ätztiefenwerte zu diesen Extremwerten festgestellt werden, durch die die Übergänge der unter¬ suchten Schichten der Probe bezeichnet werden.The invention therefore provides a method for determining the layer thickness of semiconductor layer constructions, in which a sample of the semiconductor carrying the layer construction is examined by bringing it into contact with the electrolyte and etching it anodically, during the etching by integration of the current, the respective etching depth is determined, while the sample is excited simultaneously with the etching with the aid of a periodic electrical signal and the reaction to the signal is measured, and according to the invention the real component of the admittance of the sample is measured at the excitation frequency, ie their conductance, the extreme values of this component are checked and the etching depth values for these extreme values are determined, by which the transitions of the examined layers of the sample are identified.
Wird eine Probe vom n-Typ gemessen, so wird deren Kontaktfläche zum Elektrolyt durch Licht erregt.If an n-type sample is measured, its contact surface with the electrolyte is excited by light.
Der Zeitaufwand bei dem Verfahren reduziert sich dadurch wesentlich, daß die Ätzung während der gesamten Messung kontinuierlich erfolgt.The time required for the method is significantly reduced in that the etching takes place continuously during the entire measurement.
Durch geeignete Einstellung der Verfahrensparameter wird dafür ge¬ sorgt, daß die Oberfläche der Probe bei der Ätzung gleichmäßig ange¬ griffen wird.A suitable setting of the process parameters ensures that the surface of the sample is attacked uniformly during the etching.
Günstig vom Aspekt der Messung ist, die Erregung mit Hilfe eines Sinussignals mit einer Frequenz im Bereich zwischen 500 Hz und 10 kHz vorzunehmen.It is advantageous from the aspect of the measurement to carry out the excitation with the aid of a sine signal with a frequency in the range between 500 Hz and 10 kHz.
Vom Aspekt des Verfahrens her ist von Vorteil, die Ätzung mit einer Stromstärke zwischen 1 ,uA und 100 ,uA vorzunehmen. Ebenfalls von Vorteil ist, wenn das Erregungssignal inzwischen einer in den Elektrolyt eintauchenden und die geätzte Fläche der Probe umfassenden Platinelektrode und mindestens zwei Elektrodenspitzen, die gegen irgendeine sonstige Fläche der Probe gedrückt werden, auf¬ geschaltet wird.From the aspect of the method, it is advantageous to carry out the etching with a current of between 1 .mu.A and 100 .mu.A. It is also advantageous if the excitation signal is now switched on to a platinum electrode immersed in the electrolyte and comprising the etched surface of the sample and at least two electrode tips which are pressed against any other surface of the sample.
Der Kontakt zur Probe kann verbessert werden, wenn vor Beginn der Messungen eine Entladung zwischen den Elektrodenspitzen und der Probe herbeigeführt wird und damit das Spitzenmaterial der Elektrode ein wenig in die Probe einlegiert wird.The contact to the sample can be improved if a discharge between the electrode tips and the sample is brought about before the measurements are started and the tip material of the electrode is thus alloyed a little into the sample.
Zusammen mit der Erfindung wurde auch eine Anlage zur Durchführung des Verfahrens erstellt, bestehend aus einer mit dem Elektrolyt ge¬ füllten Zelle, einer in deren Elektrolyt eintauchenden Graphitelek¬ trode, einer gesättigten Kalomelelektrode und einer die geätzte Flä¬ che der Probe umfassenden Platinelektrode, aus Elektroden, die sich in Kontakt mit irgendeiner nicht der Ätzung ausgesetzten Fläche der Probe befinden, aus einem Potentiostat, der zwischen der Graphit¬ elektrode und der Probe ein Potential von geregelter Größe erzeugt und mit der Kalomelelektrode und der Gleichstromquelle verbunden ist, aus einem 'Stro integrierer, der das Ätzstromwertsignal aufnimmt, aus einem Generator, der zwischen der Metallelektrode und der Probe ein periodisches Signal anlegt, und aus einem Meßglied, das die Reaktion der Probe auf die periodische Erregung mißt, wobei erfin¬ dungsgemäß das Meßglied in einem Konduktanzmeßgl ied besteht.Together with the invention, a system for carrying out the method was also created, consisting of a cell filled with the electrolyte, a graphite electrode immersed in its electrolyte, a saturated calomel electrode and a platinum electrode comprising the etched surface of the sample Electrodes which are in contact with any surface of the sample which is not exposed to etching, from a potentiostat which generates a potential of controlled size between the graphite electrode and the sample and which is connected to the calomel electrode and the direct current source, from a ' Stro integrator, which receives the etching current value signal, from a generator, which applies a periodic signal between the metal electrode and the sample, and from a measuring element, which measures the reaction of the sample to the periodic excitation, the measuring element according to the invention consisting in a conductance measuring element .
Im Konduktanzmeßgl ied befinden sich zweckmäßigerweise ein lock-in- Verstärker und ein phasenempfindlicher Verstärker.The conductance measuring element expediently contains a lock-in amplifier and a phase-sensitive amplifier.
Von Vorteil ist, wenn der Ausgang des Konduktanzmeßgliedes an den ersten Eingang einer SignalVerarbeitungseinheit angeschlossen ist, während deren anderer Eingang mit dem Ausgang des Stromintegrierers verbunden ist.It is advantageous if the output of the conductance measuring element is connected to the first input of a signal processing unit, the other input of which is connected to the output of the current integrator.
Die SignalVerarbeitungseinheit enthält zweckmäßig eine Schreibvor¬ richtung zur Darstellung des Ätztiefe-Konduktanz-Diagramms.The signal processing unit expediently contains a writing device for displaying the etching depth-conductance diagram.
Der wichtigste Vorteil der erfindungsgemäßen Lösung besteht in der Erhöhung der Meßgenauigkeit und der wesentlichen Verringerung der Meßdauer. Die kontinuierliche Messung bewirkt nämlich eine wesent¬ lich kürzere Meßdauer im Vergleich zu den bekannten Verfahren, wo die Ätzung von Schicht zu Schicht unterbrochen werden mußte. Die Meßgenauigkeit wird dadurch erhöht und die Berechnungen vereinfacht, daß sich das Konduktanzmaximum stets an der Stelle des physikalischen Übergangs ergibt.The most important advantage of the solution according to the invention is that Increase in measuring accuracy and a substantial reduction in measuring time. This is because the continuous measurement results in a considerably shorter measurement time compared to the known methods, where the etching from layer to layer had to be interrupted. The accuracy of measurement is increased and the calculations are simplified in that the conductance maximum always results at the point of the physical transition.
Die erfindungsgemäße Lösung wird im folgenden an Hand von Ausführungs¬ beispielen und auf Grund der Zeichnung eingehender beschrieben. In der Zeichnung sind die Fig. 1 eine vereinfachte Anordnungsskizze für die Anlage gemäß Erfindung und die Fig. 2 ein Diagramm zur Veran¬ schaulichung der Ergebnisse eines Meßbeispiels.The solution according to the invention is described in more detail below on the basis of exemplary embodiments and on the basis of the drawing. In the drawing, FIG. 1 is a simplified arrangement sketch for the system according to the invention, and FIG. 2 is a diagram to illustrate the results of a measurement example.
In der Anordnungsskizze in Fig. 1 ist der Innenaufbau der den Elektro¬ lyt enthaltenden und an sich bekannten Zelle 1 zu sehen. Die Zelle 1 enthält den Elektrolyten 2, im Beispiel 0,1 n... 2 n KOH-Lösung. Erfahrungsgemäß sichert dieser Elektrolyt die günstigsten Meßbedin¬ gungen, obgleich zufriedenstellende Ergebnisse auch mit anderen Elek¬ trolyten erzielt werden, z.B. NaOH-, HC1- und Tironlösungen ähnlicher Konzentration. An der einen Seite der Zelle 1 befindet sich eine Öffnung mit dem Rand mit Dichtung 3, die durch die elastisch gegen die Dichtung 3 gepreßte Probe 4 des zu prüfenden Halbleiters ver¬ schlossen wird.1 shows the internal structure of cell 1, which contains the electrolyte and is known per se. The cell 1 contains the electrolyte 2, in the example 0.1 n ... 2 n KOH solution. Experience has shown that this electrolyte ensures the most favorable measuring conditions, although satisfactory results can also be achieved with other electrolytes, e.g. NaOH, HC1 and Tiron solutions of similar concentration. On one side of the cell 1 there is an opening with the edge with a seal 3, which is closed by the sample 4 of the semiconductor to be tested, which sample is elastically pressed against the seal 3.
In den in Zelle 1 befindlichen Elektrolyt 2 tauchen die für die Messung erforderlichen Elektroden ein, gebildet durch die Graphit¬ elektrode 5, die die Bezugsspannung liefernde gesättigte Kalomel¬ elektrode 6 und die die üffnung vor der Probe 4 umgebende ringförmige Platinelektrode 7. Zur Durchführung der Messung ist ein Ohmscher Kontakt zur Rückseite und/oder Vorderseite der Halbleiterprobe 4 herzustellen. Dieser wird typisch durch die Wolframelektroden 8,9, die als Spitzen mit einem Krümmungsradius von 25 ,um ausgebildet sind, hergestellt.The electrodes required for the measurement are immersed in the electrolyte 2 in cell 1, formed by the graphite electrode 5, the saturated calomel electrode 6 supplying the reference voltage and the ring-shaped platinum electrode 7 surrounding the opening in front of the sample 4 Measurement is to make an ohmic contact to the rear and / or front of the semiconductor sample 4. This is typically produced by the tungsten electrodes 8, 9, which are designed as tips with a radius of curvature of 25 μm.
Wegen des entsprechenden Kontaktes und der Kontrollierbarkeit des¬ selben sollten von den Platinelektroden mehrere, d.h. mindestens zwei, verwendet werden, die durch die Spanneinheit 10 elastisch gegen die Probe 4 gepreßt werden. Die Spitzen der Elektroden 8,9 werden außerdem zweckmäßig mit einem Kontaktmetall entsprechend dem Werk¬ stoff der Probe 4 (z.B. Sn oder In) überzogen. Zur weiteren Verbes¬ serung des Kontakts wird unter Benutzung der Einbrenneinheit 11 vor Beginn der Messungen zwischen dem Halbleiter und den Elektroden 8,9 ein entsprechend geladener Kondensator entladen, was zur Entstehung einer Legierung mit einer kleinen Menge Metall führt.Because of the corresponding contact and the controllability of the same, several, ie at least, of the platinum electrodes should be used two are used, which are pressed elastically against the sample 4 by the tensioning unit 10. The tips of the electrodes 8, 9 are also expediently coated with a contact metal corresponding to the material of the sample 4 (for example Sn or In). To further improve the contact, an appropriately charged capacitor is discharged between the semiconductor and the electrodes 8, 9 using the baking unit 11 before the measurements begin, which leads to the formation of an alloy with a small amount of metal.
Zu den elektronischen Baugruppen der Meßanordnung gehören die Gleich- stro quelle 12, die die benötigte Gleichspannung erzeugt, der Poten- tiostat 13, der mit der Kalomelelektrode 6, der Graphitelektrode 5 und der Gleichstro quelle 12 verbunden ist, der mit diesem und den Elektroden 8,9 verbundene Stromintegrierer 14, ferner der Gene¬ rator 15 zur Erregung der Probe 4 mit dem Hochfrequenzsignal, das Konduktanzmeßglied 16 zur Messung der Realkomponente der Admittanz der Probe 4 sowie die Signalverarbeitungseinheit 17, die die Aus¬ gangssignale des Konduktanzmeßgliedes 16 und des Stromintegrierers 14 empfängt.The electronic components of the measuring arrangement include the direct current source 12, which generates the required direct voltage, the potentiostat 13, which is connected to the calomel electrode 6, the graphite electrode 5, and the direct current source 12, which is connected to this and the electrodes 8 , 9 connected current integrator 14, furthermore the generator 15 for excitation of the sample 4 with the high-frequency signal, the conductance measuring element 16 for measuring the real component of the admittance of the sample 4 and the signal processing unit 17 which outputs the output signals of the conductance measuring element 16 and the current integrator 14 receives.
Außerdem gehört zur Anordnung die Pumpe 18, die zur Gewährleistung einer gleichmäßigen Ätzfläche den Elektrolyt 2 ständig in Umlauf hält oder durch Einblasen von N -Gas durchmischt, so daß die Ätz¬ produkte von der Halbleiteroberfläche entfernt werden.In addition, the arrangement includes the pump 18, which constantly keeps the electrolyte 2 in circulation to ensure a uniform etching surface or mixes it by blowing in N gas, so that the etching products are removed from the semiconductor surface.
An der Zelle 1 befindet sich gegenüber der Aufnahmeöffnung für die Probe ein Fenster 19, durch das hindurch die Probe 4 mit Hilfe der Lichtquelle 20 beleuchtet werden kann.There is a window 19 on the cell 1 opposite the receiving opening for the sample, through which the sample 4 can be illuminated with the aid of the light source 20.
Bei der Messung wird die mit dem Elektrolyt 2 in Berührung befindli¬ che Fläche der Probe 4 mit Hilfe der angelegten Gleichspannung zwi¬ schen der Graphitelektrode 5 und den Elektroden 8,9 anodisch geätzt. Die zur anodischen Messung benötigte Gleichspannung (Ätzspannung) wird an Hand der I-U-Charakteristik der Halbleiterprobe 4 gewählt. Zur Einstellung der Spannung wird der Potentiostat 13 benutzt, als Bezugswert wird dazu die durch die Kalomelelektrode 6 bereitgestellte Spannung gewählt. Das zwischen der Lösung, also dem Elektrolyt 2, und der Oberfläche der Halbleiterprobe 4 spontan entstehende Potential wird im folgenden als Ruhepotential der Lösung bezeichnet, der Wert desselben wird in bezug auf die Kalomelelektrode 6 angegeben.During the measurement, the surface of the sample 4 in contact with the electrolyte 2 is anodically etched with the aid of the applied direct voltage between the graphite electrode 5 and the electrodes 8, 9. The DC voltage (etching voltage) required for the anodic measurement is selected on the basis of the IU characteristic of the semiconductor sample 4. The potentiostat 13 is used to set the voltage, and the voltage provided by the calomel electrode 6 is selected as a reference value. The potential that arises spontaneously between the solution, ie the electrolyte 2, and the surface of the semiconductor sample 4 is referred to below as the rest potential of the solution, the value of which is given in relation to the calomel electrode 6.
Zur Durchführbarkeit der Messung sind einige Bedingungen einzuhalten. Es sind dies folgende:A number of conditions must be observed for the feasibility of the measurement. These are the following:
1) Der Halbleiter muß gegen die Graphitelektrode 5 unabhängig vom Leitungstyp positive Spannung aufweisen, damit sich die anodische Ätzung vollziehen kann.1) The semiconductor must have a positive voltage against the graphite electrode 5, regardless of the conductivity type, so that the anodic etching can take place.
2). Bei Werkstoffen des n-Typs muß der Halbleiter, damit die Ätzung ablaufen kann, mit Licht, einer größeren oder gleich großen Energie wie die verbotene Zone des Halbleiters beleuchtet werden, um so die für den Verlauf der. Ätzung notwendigen Minderladungsträger (Leerstellen) zu erzeugen.2). In the case of materials of the n-type, in order for the etching to take place, the semiconductor must be illuminated with light, a greater or equal energy than the forbidden zone of the semiconductor, in order to ensure that the course of the. To produce etching necessary charge carriers (empty spaces).
3) Bei der Wahl des Elektrolyts 2 ist dafür zu sorgen, daß3) When choosing the electrolyte 2, make sure that
- er das anodisch oxidierte Produkt in der Lösung halten muß und- He must keep the anodized product in the solution and
- beim Ätzen die Oberfläche der Halbleiterprobe möglichst geringe Oberflächenungleichmäßigkeiten aufweisen soll.- When etching, the surface of the semiconductor sample should have the smallest possible surface irregularities.
Den hier umrissenen Bedingungen für den Elektrolyt 2 werden die als Beispiele angeführten Lösungen gerecht.The conditions outlined here for the electrolyte 2 are met by the solutions given as examples.
Eine gleichmäßige (also . geringe Rauheit aufweisende) Oberfläche wird außer durch Wahl des geeigneten Elektrolyts durch Einstellen der folgenden Parameter erreicht.A uniform (i.e., low roughness) surface is achieved by setting the following parameters in addition to choosing the appropriate electrolyte.
a) Bei Werkstoffen des p-Typs wird durch geeignete Wahl der Ätzspan- nungeiή Ätzstrom von 1 ,uA ... 100 ,uA eingestellt. Da die Halb¬ leiterprobe 4 durch die Ätzspannung in Durchlaßrichtung vorge¬ spannt wird, wird zur Ermöglichung der Konduktanzmessung mit Hilfe der Gleichstromquelle 12 zwischen der Platinelektrode 7 und den Elektroden 8,9 eine entsprechende Vorspannung in Sperrichtung erzeugt. Der typische Wert derselben liegt bei 0,2...0,6 V in bezug auf die Kalomelelektrode 6. b) Bei einem Werkstoff des n-Typs wird ein Ätzstrom im Bereich von 1 ... 100 ,uA durch geeignete Wahl der Lichtintensität der Be- leuchtungsquelle 20 und des Werts der Ätzspannung eingestellt.a) For materials of the p-type, the etching voltage and etching current can be set from 1, uA ... 100, uA by suitable selection. Since the semiconductor sample 4 is biased in the forward direction by the etching voltage, a corresponding bias in the reverse direction is generated between the platinum electrode 7 and the electrodes 8, 9 to enable the conductance measurement to be carried out. The typical value thereof is 0.2 ... 0.6 V with respect to the calomel electrode 6. b) In the case of a material of the n-type, an etching current in the range from 1 to 100 uA is set by a suitable choice of the light intensity of the illumination source 20 and the value of the etching voltage.
c) In beiden Fällen ist für die Durchmischung des Elektrolyts zu sorgen, um die Ätzprodukte zu entfernen. Dazu wird die Pumpe 18 eingesetzt, worauf oben bereits hingewiesen wurde.c) In both cases, the electrolyte must be mixed to remove the etched products. The pump 18 is used for this, as has already been mentioned above.
Zur Durchführung der Messung der Hochfrequenzadmittanz (Impedanz) wird mit Hilfe des Generators 15 zwischen der Platinelektrode 7 und den Elektroden 8,9, die den Ohmschen Kontakt zur Probe 4 des Halblei¬ ters herstellen, ein klirrarmes Sinussignal aufgeschaltet, dessen Wiederholungsfrequenz zwischen 500 Hz und 10 kHz variierbar ist, wobei der Effektivwert bei 5 mV ... 50 mV liegt. Die Reaktion der Halbleiterprobe (das gegenüber der Spannung phasenverschobene Strom¬ signal) wird auf das Konduktanzmeßglied 16 geleitet, das einen lock- in-Verstärker und einen phasenempfindlichen Detektor enthält und am Ausgang getrennt die.reelle Komponente (Konduktanz) und die ima¬ ginäre Komponente (Suszeptanz) der Admittanz bzw. erforderlichenfalls die beiden Komponenten der Impedanz bereitstellt.To carry out the measurement of the high-frequency admittance (impedance), a low-distortion sine signal is applied between the platinum electrode 7 and the electrodes 8, 9, which make the ohmic contact to sample 4 of the semiconductor, with the aid of the generator 15, the repetition frequency of which is between 500 Hz and 10 kHz can be varied, the effective value being 5 mV ... 50 mV. The reaction of the semiconductor sample (the current signal which is phase-shifted with respect to the voltage) is conducted to the conductance measuring element 16, which contains a lock-in amplifier and a phase-sensitive detector and, at the output, separates the real component (conductance) and the imaginary component (Susceptance) of the admittance or, if necessary, the two components of the impedance.
Der Ätzstrom der anodischen Ätzung wird durch den Stromintegrierer 14 verarbeitet, und an dessen Ausgang werden die unter Berücksichti¬ gung der geometrischen Abmessungen der untersuchten Probe und ihrer Dichte zur Auswertung gelangten Schichtdickewerte bereitgestellt.The etching current of the anodic etching is processed by the current integrator 14, and at its output the layer thickness values obtained for evaluation are taken into account, taking into account the geometric dimensions of the examined sample and their density.
Die Signalverarbeitungseinheit 17 empfängt als y-Komponente das Aus- gangs-Admittanzsignal des Konduktanzmeßgliedes 16 und als x-Komponen- te das durch den Stromintegrierer 14 ermittelte Schichtdickesignal und bringt das x-y-Diagramm zur Darstellung. Wenn als Signalverar¬ beitungseinheit 17 ein Rechner eingesetzt wird, können die Eingangs¬ daten über je einen Analog-Digital-Wandler mit den erwähnten Ausgabe¬ werten verbunden werden. Im Endergebnis der Messung erhält man die Veränderung des Konduktanzwerts als Funktion der Ätztiefe (der Dicke der abgetragenen Schicht oder Schichten), und der Abstand zwischen den Extremwerten dabei liefert die Dicke der einzelnen Schichten. Beispiel :The signal processing unit 17 receives the output admittance signal of the conductance measuring element 16 as the y component and the layer thickness signal determined by the current integrator 14 as the x component and displays the xy diagram. If a computer is used as the signal processing unit 17, the input data can be connected to the output values mentioned via an analog-digital converter. The end result of the measurement is the change in the conductance value as a function of the etching depth (the thickness of the removed layer or layers), and the distance between the extreme values provides the thickness of the individual layers. For example:
Die Probe 4 des untersuchten Halbleiters bestand in einer 10schich- tigen Struktur auf einem GaAs-Träger vom n-Typ, die abwechselnd aus je fünf Schichten Gaπ gAlQ .As vom n-Typ und GaAs vom n-Typ bestand. Als Deckschicht diente eine 0,5 ,um dicke GaAs-Schicht, die Dicke der anderen Schichten betrug 0,1 ,um. Als Elektrolyt 2 diente eine 1 π KOH-Lösung. Die Probe 4 wurde durch die Lichtquelle 20 ange¬ strahlt, wobei eine Halogenlampe mit entsprechendem Fokussiersystem und einem auf unter 1,3 ,um begrenzenden Infrafilter verwendet wurde.Sample 4 of the semiconductor examined consisted of a 10-layer structure on an Ga-type carrier of the n-type, which consisted alternately of five layers of Ga π gAl Q .As of the n-type and GaAs of the n-type. A 0.5 µm thick GaAs layer served as the cover layer, the thickness of the other layers was 0.1 µm. A 1π KOH solution was used as electrolyte 2. The sample 4 was irradiated by the light source 20, a halogen lamp with a corresponding focusing system and an infra-filter limiting to less than 1.3 μm being used.
Die Messung erfolgte bei 25°C, also Zimmertemperatur.The measurement was carried out at 25 ° C, i.e. room temperature.
Das ohne Beleuchtung gemessene Ruhepotential betrug in bezug auf die gesättigte Kalomelelektrode 6 -0,8 V.The resting potential measured without illumination was 6-0.8 V with respect to the saturated calomel electrode.
Die zum Ätzen verwendete Ätzspannung betrug V... = +0,2 V, sie wirkte dem Ruhepotential entgegen.The etching voltage used for the etching was V ... = +0.2 V, it counteracted the rest potential.
Oie Stärke des Ätzstroms I , . . betrug zwischen 5 und 10 ,uA.The strength of the etching current I,. . was between 5 and 10 uA.
Dae Messung erfolgte bei ununterbrochen laufender kontinuierlicher Ätzung, die Gesamtdauer der Messung betrug 180 min.The measurement was carried out with continuous etching, the total duration of the measurement was 180 min.
Das Meßergebnis wird durch das in Fig. 2 abgebildete Konduktanz-Ätz- tiefe-Diagramm verdeutlicht. In dem erhaltenen Diagramm ist die Dicke der insgesamt zehn Schichten deutlich ablesbar. Die Lage der Grenz¬ übergänge erscheint in Form der Minima oder Maxima des Konduktanz- signals, je nachdem, ob an der Grenzfläche die Energie der verbotenen Zone sinkt oder steigt.The measurement result is illustrated by the conductance-etching depth diagram shown in FIG. 2. The thickness of the ten layers can be clearly read in the diagram obtained. The position of the border crossings appears in the form of the minima or maxima of the conductance signal, depending on whether the energy of the forbidden zone decreases or rises at the interface.
Wir merken dazu an, daß der Energiewert für GaAs E^1, eV und für GaQ gA1Q .As E<__*-1,8 eV beträgt.We note that the energy value for GaAs E ^ 1, eV and for Ga Q gA1 Q .As E is <__ * -1.8 eV.
Aus dem Beispiel ist deutlich zu ersehen, daß sich die Meßdauer durch die kontinuierlich durchgeführte Ätzung im Vergleich zu früheren Meßverfahren wesentlich verringert hat, und daß das erzielte Ergebnis eine entsprechende Genauigkeit aufweist. It can be clearly seen from the example that the duration of the measurement has been reduced considerably as a result of the etching carried out continuously in comparison with previous measurement methods, and that the result obtained has a corresponding accuracy.

Claims

P a t e n t a n s p r ü c h e :_r Patent claims: _r
1. Verfahren zur Bestimmung der Schichtdicke von Halbleiter-Schicht¬ konstruktionen, bei dem eine die Schichtkonstruktion tragende Halbleiter¬ probe (4) geprüft wird, wobei diese in Berührung mit einem Elektrolyt1. A method for determining the layer thickness of semiconductor layer constructions, in which a semiconductor sample (4) carrying the layer construction is tested, this in contact with an electrolyte
(2) gebracht und anodisch geätzt wird und während des Ätzens durch Inte¬ gration des Stroms die jeweilige Ätztiefe ermittelt wird, während zu¬ gleich die Probe (4) parallel zum Ätzen durch ein periodisches elektrisches Signal erregt und die Reaktion auf dieses Signal gemessen wird, dadurch gekennzeichnet, daß die bei der Erregungsfrequenz entstandene Realkompo¬ nente der Admittanz der Probe, also deren Konduktanz, gemessen wird, die Extremwerte dieser Komponente geprüft und die zu den Extremwerten gehörigen Ätztiefewerte fixiert werden, durch die die Übergänge der untersuchten Schichten der Probe (4) bezeichnet werden.(2) is brought and anodically etched and the respective etching depth is determined during the etching by integrating the current, while at the same time the sample (4) is excited in parallel with the etching by a periodic electrical signal and the reaction to this signal is measured , characterized in that the real component of the admittance of the sample, i.e. its conductance, which is created at the excitation frequency is measured, the extreme values of this component are checked and the etching depth values belonging to the extreme values are fixed, by means of which the transitions of the examined layers of the sample ( 4).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei einer Probe (4) des n-Typs die in Berührung mit dem Elektrolyt (2) befindliche Oberfläche der Probe (4) durch Licht angeregt wird.2. The method according to claim 1, characterized in that in a sample (4) of the n-type in contact with the electrolyte (2) surface of the sample (4) is excited by light.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ätzung während der gesamten Messung kontinuierlich erfolgt.3. The method according to claim 1 or 2, characterized in that the etching takes place continuously during the entire measurement.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Oberfläche der Probe (4) gleichmäßig geätzt wird.4. The method according to any one of claims 1 to 3, characterized in that the surface of the sample (4) is etched uniformly.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Probe (4) durch ein Sinussignal mit einer Frequenz zwischen 500 Hz und 10 kHz erregt wird.5. The method according to any one of claims 1 to 4, characterized in that the sample (4) is excited by a sinusoidal signal with a frequency between 500 Hz and 10 kHz.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mit einer Ätzstromstärke zwischen 1 μA und 100 uA geätzt wird.6. The method according to any one of claims 1 to 5, characterized in that is etched with an etching current between 1 uA and 100 uA.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Erregungssignal zwischen einer in den Elektrolyt (2) eintauchenden und die geätzte Oberfläche der Probe (4) umfassenden Platinelektrode (7) und mindestens zwei Elektrodenspitzen (8,9), die gegen irgendeine andere Fläche der Probe (4) gepreßt werden, aufgeschaltet wird. 7. The method according to any one of claims 1 to 6, characterized in that the excitation signal between a platinum electrode (7) immersed in the electrolyte (2) and the etched surface of the sample (4) and at least two electrode tips (8,9), which are pressed against any other surface of the sample (4).
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß vor Beginn der Messung zwischen den Elektrodenspitzen (8,9) und der Probe (4) eine elektrische Entladung herbeigeführt und damit das Spitzenmaterial der Elektroden (8,9) ein wenig in die Probe (4) einlegiert wird.8. The method according to claim 7, characterized in that before the start of the measurement between the electrode tips (8,9) and the sample (4) causes an electrical discharge and thus the tip material of the electrodes (8,9) a little in the sample ( 4) is alloyed.
9. Anlage zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 8, enthaltend die mit dem Elektrolyt (2) gefüllte Zelle (1), die in deren Elektrolyt eintauchende Graphitelektrode (5), die gesättigte Kalomelelektrode (6) und die die geätzte Fläche der Probe (4) umfassende Metallelektrode, günstigerweise eine Platinelektrode (7), die mit irgend¬ einer nicht der Ätzung ausgesetzten Fläche der Probe (4) in Kontakt be¬ findlichen Elektroden (8,9), den zwischen der Graphitelektrode (5) und der Probe ein Potential geregelter Größe herstellenden Potentiostaten9. Plant for carrying out the method according to one of claims 1 to 8, containing the electrolyte (2) filled cell (1), the graphite electrode immersed in its electrolyte (5), the saturated calomel electrode (6) and the etched surface metal electrode comprising the sample (4), advantageously a platinum electrode (7), the electrodes (8, 9) which are in contact with any surface of the sample (4) not exposed to the etching, the between the graphite electrode (5) and potentiostats producing a potential of controlled size for the sample
(13), der mitderKalomelelektrode (6) und der Gleichstrorrquelle (12) verbun¬ den ist, den S tromintegrierer (14), der das Ätzstromwertsignal empfängt, den ein periodisches Signal zwischen der Metalle!ektrode und der Probe (4) aufschaltenden Generator (15) und das Meßglied zur Messung der Reaktion der Probe (4) auf die periodische Erregung, dadurch gekennzeichnet, daß als Meßsignal ein Konduktanzmeßglied (16) fungiert.(13), which is connected to the calomel electrode (6) and the direct current source (12), the current integrator (14), which receives the etching current value signal, the generator (which connects a periodic signal between the metal electrode and the sample (4)) ( 15) and the measuring element for measuring the reaction of the sample (4) to the periodic excitation, characterized in that a conductance measuring element (16) acts as the measuring signal.
10» Anlage nach Anspruch 9, dadurch gekennzeichnet, daß sich in dem Konduktanzmeßglied (16) ein lock-in-Verstärker und ein phasenempfindlicher Verstärker befinden.10 »System according to claim 9, characterized in that there is a lock-in amplifier and a phase-sensitive amplifier in the conductance measuring element (16).
11. Anlage nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Ausgang des Konduktanzmeßglieds (16) an den ersten Eingang einer Signal¬ verarbeitungseinheit (17) angeschlossen ist, während deren zweiter Eingang mit dem Ausgang des Stromintegrierers (14) verbunden ist.11. Plant according to claim 9 or 10, characterized in that the output of the conductance measuring element (16) is connected to the first input of a signal processing unit (17), while the second input thereof is connected to the output of the current integrator (14).
12. Anlage nach Anspruch 11, dadurch gekennzeichnet, daß die Signalver- arbeitungseinheit (17) eine Schreibvorrichtung zur Darstellung des Ätztiefe Konduktanz-Diagramms enthält. 12. Plant according to claim 11, characterized in that the signal processing unit (17) contains a writing device for displaying the etching depth conductance diagram.
EP88903918A 1987-05-04 1988-05-04 Process and installation for determining the thickness of layers in layered semi-conductors Withdrawn EP0314726A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
HU198987 1987-05-04
HU871989A HU199020B (en) 1987-05-04 1987-05-04 Method and apparatus for measuring the layer thickness of semiconductor layer structures

Publications (1)

Publication Number Publication Date
EP0314726A1 true EP0314726A1 (en) 1989-05-10

Family

ID=10957177

Family Applications (1)

Application Number Title Priority Date Filing Date
EP88903918A Withdrawn EP0314726A1 (en) 1987-05-04 1988-05-04 Process and installation for determining the thickness of layers in layered semi-conductors

Country Status (7)

Country Link
US (1) US4995939A (en)
EP (1) EP0314726A1 (en)
JP (1) JPH01503506A (en)
DD (1) DD272695A1 (en)
HU (1) HU199020B (en)
SU (1) SU1713448A3 (en)
WO (1) WO1988009053A1 (en)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3837290A1 (en) * 1988-11-03 1990-07-05 Heraeus Elektroden TESTING ELECTRODES WITH ACTIVATION LAYERS
JP3013377B2 (en) * 1990-03-07 2000-02-28 日産自動車株式会社 Semiconductor substrate etching method
HU213196B (en) * 1990-07-12 1997-03-28 Semilab Felvezetoe Fiz Lab Rt Process for electrochemical solving semiconductive materials and process for measuring parameters of semiconductive materials dependent on depth as a function of depth by electrochemical solving of semiconductive materials
US5200693A (en) * 1991-02-26 1993-04-06 Cornell Research Foundation, Inc. Method for determining characteristics of pn semiconductor structures
US5300200A (en) * 1992-10-21 1994-04-05 Semiconductor Physics Laboratory Rt Method for stabilizing the effective dissolution valence of silicon during electrochemical depth profiling
US5582746A (en) * 1992-12-04 1996-12-10 International Business Machines Corporation Real time measurement of etch rate during a chemical etching process
US5788801A (en) * 1992-12-04 1998-08-04 International Business Machines Corporation Real time measurement of etch rate during a chemical etching process
US5338390A (en) * 1992-12-04 1994-08-16 International Business Machines Corporation Contactless real-time in-situ monitoring of a chemical etching process
US5573624A (en) * 1992-12-04 1996-11-12 International Business Machines Corporation Chemical etch monitor for measuring film etching uniformity during a chemical etching process
US5445705A (en) * 1994-06-30 1995-08-29 International Business Machines Corporation Method and apparatus for contactless real-time in-situ monitoring of a chemical etching process
US5516399A (en) * 1994-06-30 1996-05-14 International Business Machines Corporation Contactless real-time in-situ monitoring of a chemical etching
US5451289A (en) * 1994-06-30 1995-09-19 International Business Machines Corporation Fixture for in-situ noncontact monitoring of wet chemical etching with passive wafer restraint
US5501766A (en) * 1994-06-30 1996-03-26 International Business Machines Corporation Minimizing overetch during a chemical etching process
US5480511A (en) * 1994-06-30 1996-01-02 International Business Machines Corporation Method for contactless real-time in-situ monitoring of a chemical etching process
US5489361A (en) * 1994-06-30 1996-02-06 International Business Machines Corporation Measuring film etching uniformity during a chemical etching process
US5492594A (en) * 1994-09-26 1996-02-20 International Business Machines Corp. Chemical-mechanical polishing tool with end point measurement station
US6649075B1 (en) 1996-07-23 2003-11-18 Applied Materials, Inc. Method and apparatus for measuring etch uniformity of a semiconductor wafer
JPH1070167A (en) * 1996-08-27 1998-03-10 Mitsubishi Electric Corp Monitoring method and device for semiconductor wafer surface area
US6015462A (en) 1997-09-30 2000-01-18 Semitool, Inc. Semiconductor processing workpiece position sensing
US5895223A (en) * 1997-12-10 1999-04-20 Industrial Technology Research Institute Method for etching nitride
US6165306A (en) * 1998-06-01 2000-12-26 Kimberly-Clark Worldwide, Inc. Process and apparatus for cutting of discrete components of a multi-component workpiece and depositing them with registration on a moving web of material
US6303396B1 (en) * 1999-09-29 2001-10-16 Advanced Micro Devices, Inc. Substrate removal as a function of resistance at the back side of a semiconductor device
JP4157419B2 (en) * 2002-06-11 2008-10-01 セイコーインスツル株式会社 Manufacturing method and manufacturing apparatus for near-field optical head
CN101058894B (en) * 2006-04-19 2010-08-25 鸿富锦精密工业（深圳）有限公司 Method of removing diamond-like carbon film
US8692564B2 (en) * 2011-02-04 2014-04-08 General Electric Company System and method for use in determining the thickness of a layer of interest in a multi-layer structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3874959A (en) * 1973-09-21 1975-04-01 Ibm Method to establish the endpoint during the delineation of oxides on semiconductor surfaces and apparatus therefor
DE2412648C2 (en) * 1974-03-14 1975-08-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Device for measuring the coating thickness of coated wires
US3902979A (en) * 1974-06-24 1975-09-02 Westinghouse Electric Corp Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication
US4028207A (en) * 1975-05-16 1977-06-07 The Post Office Measuring arrangements
US4310389A (en) * 1980-06-16 1982-01-12 Chrysler Corporation Method for simultaneous determination of thickness and electrochemical potential in multilayer plated deposits
FR2532760A1 (en) * 1982-09-08 1984-03-09 Comp Generale Electricite METHOD AND DEVICE FOR OBTAINING PHYSICAL CHARACTERISTICS OF A SEMICONDUCTOR MATERIAL
DE3502567A1 (en) * 1984-01-25 1985-08-01 Hahn-Meitner-Institut für Kernforschung Berlin GmbH, 1000 Berlin Process for the preparation of semiconducting materials and/or semiconductor components

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO8809053A1 *

Also Published As

Publication number Publication date
US4995939A (en) 1991-02-26
HU199020B (en) 1989-12-28
HUT47742A (en) 1989-03-28
DD272695A1 (en) 1989-10-18
WO1988009053A1 (en) 1988-11-17
JPH01503506A (en) 1989-11-22
SU1713448A3 (en) 1992-02-15

Similar Documents

Publication Publication Date Title
EP0314726A1 (en) Process and installation for determining the thickness of layers in layered semi-conductors
DE2436236C2 (en) Method for measuring the lifetime of charge carriers in semiconductors
DE69114068T2 (en) Device for determining the change in viscosity of a liquid electrolyte by means of a depolarizing effect.
DE3586435T2 (en) METHOD FOR MONITORING THE CONCENTRATIONS OF METALLIC IONS IN METALIZING BATHS.
DE69019412T2 (en) Absorption microscopy and / or spectroscopy with scanning microscopy control.
DE102018100041B4 (en) SYSTEM AND METHOD FOR DETECTING MICROBREAKING ARISING IN A SEMICONDUCTOR PROCESSING CHAMBER
EP1290431B1 (en) Method for producing a device for simultaneously carrying out an electrochemical and a topographical near-field microscopy
DE19601054C1 (en) Biological particle parameter measuring method
DE19900173C1 (en) Process for electrochemically processing a workpiece comprises measuring the geometry of the intermediate space between both electrodes so that only the points of the zones to be processed lie within a specified maximum distance
DE60034034T2 (en) CONDUCTIVE MATERIAL AND APPARATUS FOR STUDYING AND DETERMINING PARTICLES
DE1954663A1 (en) Polarographic oxygen sensor
EP0400387A2 (en) Process to make a large-area electrolytical contact on a semiconductor body
DE102006030224A1 (en) Apparatus and method for checking the tightness of moisture barriers for implants
DE2707372C2 (en) Process for etching silicon with the application of an electrical voltage
Hassel et al. Localised electrochemical impedance spectroscopy using a scanning droplet cell microscope
DE2521909C2 (en)
DE102019108921A1 (en) Two-part reference electrode
WO2019029757A1 (en) Method and device for determining the electrical resistance of an object
DE102017005516B3 (en) Method and device for measuring resistance fluctuations in semiconductors
DE4412202C2 (en) Method for the contactless determination of the conductivity type of semiconductor materials and measuring head for carrying out the method
AT521991B1 (en) METHOD AND DEVICE FOR DETERMINING THE AGING CONDITION OF A LUBRICANT OF A BEARING
DE19636492C2 (en) Method and device for monitoring and controlling the flat galvanic deposition of thick layers on electrically conductive flexible substrates
DE10043560B4 (en) Method and device for producing a metal layer
DE1541797C (en) Contact to determine the specific resistance of thin semiconductor material layers
DE1936744B2 (en) Method for determining the throwing power in an electrophoresis plating bath and apparatus for carrying it out. Eliminated in: 1966726

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI LU NL SE

17P Request for examination filed

Effective date: 19890516

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SEMILAB FELVEZETO FIZIKAI LABORATORIUM RESZVENYTAR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Withdrawal date: 19930608

R18W Application withdrawn (corrected)

Effective date: 19930609