EP0135428A1 - Method and device for determining a velocity - Google Patents

Method and device for determining a velocity Download PDF

Info

Publication number
EP0135428A1
EP0135428A1 EP84401655A EP84401655A EP0135428A1 EP 0135428 A1 EP0135428 A1 EP 0135428A1 EP 84401655 A EP84401655 A EP 84401655A EP 84401655 A EP84401655 A EP 84401655A EP 0135428 A1 EP0135428 A1 EP 0135428A1
Authority
EP
European Patent Office
Prior art keywords
counter
counters
circuit
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP84401655A
Other languages
German (de)
French (fr)
Other versions
EP0135428B1 (en
Inventor
Jacques Parisel
Jean-Pierre Fauvet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telemecanique SA
Original Assignee
La Telemecanique Electrique SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by La Telemecanique Electrique SA filed Critical La Telemecanique Electrique SA
Priority to AT84401655T priority Critical patent/ATE31117T1/en
Publication of EP0135428A1 publication Critical patent/EP0135428A1/en
Application granted granted Critical
Publication of EP0135428B1 publication Critical patent/EP0135428B1/en
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
    • G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
    • G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
    • G01P3/489—Digital circuits therefor

Definitions

  • the present invention relates to a method for determining the speed of linear displacement or rotation of an organ producing pulses whose frequency is proportional to this speed and the device for implementing the method.
  • the device of patent FR 2,420,767 has the drawback of requiring a second clock, called a slow clock, to generate a time interval during which the pulses from the sensor and the clock pulses are counted.
  • Another drawback of the device is the need to synchronize the entire device on the fast clock.
  • the device can only function correctly within a restricted range of pulse frequency from the sensor, said range being, in any case, less than the frequency of the fast clock.
  • the slow clock frequency also limits the operating range of the sensor at low frequencies.
  • the main object of the present invention is to overcome the above drawbacks by carrying out a method for determining the speed of movement of a member carrying a sensor transmitting pulses, the frequency of which can extend over a wide operating range and be arbitrary. with respect to the operating frequency of a time measurement clock.
  • Another object of the invention is to determine the speed with good precision whatever the operating range of the sensor.
  • the masking times can be of variable duration depending on the speed previously determined.
  • the masking duration is determined by a third counter preloaded to a preselected value which performs a countdown at the clock rate and provides during the countdown of the preselected value, up to 0, a masking signal.
  • a final goal is the production of a device allowing the implementation of the process.
  • a device characterized in that it comprises: a microprocessor; at least three programmable counters connected to an address / data bus of the microprocessor; a buffer circuit storing the addresses allowing the selection of the programmable counters, each programmable counter being associated with a preselection register for a counter reset value and with a register for storing the counted values; and a logic circuit producing signals interrupt in synchronism with a sequence generated by the pulses sent by the sensor and by the time measurement clock, said interrupt signals being sent to an interrupt input of the microprocessor, said interrupt control input allowing hiding interruptions.
  • FIG. 1 represents the device for determining the speed of rotation of a sensor sending pulses in the form of a slot at a Ca input, the frequency of which is proportional to the speed of rotation of an axis, on which the sensor is mounted on.
  • the speed corresponding to the maximum speed is around 100 KHz.
  • This device consists more particularly of a logic circuit 1, of a microprocessor 2, for example of the type 8051 of the firm "INTEL”, of a programmable counting circuit 3, for example of the type 8253 of the firm "INTEL ", of a set of storage flip-flops grouped together in a circuit 4, for example of the type 74 LS 373 of the firm" Motorola "and of a logic circuit ordering the preselection of the counters of circuit 3.
  • the J and K inputs of the two flip-flops 5, 6 are connected to a + 5V voltage source and their SD inputs (reset to 1 of Q) are brought to a potential of 0V.
  • the Q output 15 of the flip-flop 5 is connected on the one hand to the CD 16 input (set to 0 of Q) of the flip-flop 6 and, on the other hand, to the second input of the NAND logic circuit 7.
  • the CD input 15 of the flip-flop 5 receives, via an inverter 10, a masking signal MASQ coming, as will be explained below, from the output OUT 2 of the third counter 32 of the circuit count.
  • the output Q 16 of the flip-flop 6, which in fact constitutes the output of the logic circuit 1 is connected to the input INTO of the microprocessor 2.
  • the microprocessor 2 comprises a port PO whose outputs P00 to P07 are connected to the inputs DO to D7 of the counting circuit 3.
  • This counting circuit 3 consists of a set of three programmable counters 30, 31, 32, each with a register internal preselection 300, 310, 320 and a common reading register 301.
  • the counter 30 is provided for counting down the sensor signals, the counter 31 for counting the clock pulses and counter 32 for determining the masking time.
  • the outputs P00 to P02 of the port PO of the microprocessor 2 are also connected to the inputs 1D to 3D of the circuit 4, which is a set of storage flip-flops which, when receiving on its input LE a signal of level 1, valid the inputs 1D to 3D and thus presents, on its outputs 1Q to 3Q, the validated values as long as the reception of a new LE signal will not modify the states.
  • the circuit 4 is a set of storage flip-flops which, when receiving on its input LE a signal of level 1, valid the inputs 1D to 3D and thus presents, on its outputs 1Q to 3Q, the validated values as long as the reception of a new LE signal will not modify the states.
  • This LE signal is provided by the ALE output of microprocessor 2.
  • the outputs 1Q, 2Q, 3Q of circuit 4 are connected respectively to the inputs CS, A 1 , A O of circuit 3.
  • the outputs P3.6 and P3.7 of the port P3 of the circuit of the microprocessor 2 are connected respectively to the inputs WR and RD of the circuit 3.
  • the output P10 of the port P 1 of the microprocessor is connected, on the one hand , at the inputs G0, Gl, G2 of the counters 30, 31, 32 of the circuit 4 and, on the other hand, to one of the inputs of two logic circuits NOR OR (NOR) 12, 13 whose outputs are respectively connected to the inputs CKO and CK1, CK2 of counters 30 and 31, 32.
  • the second input of the NOR circuit 12 is connected to the AC terminal (sensor) via an inverter circuit 14 while the second input of the NOR circuit 13 is connected to the output of the inverter circuit 8.
  • the microprocessor 2 has 4 K words of 1 byte of internal program and 128 bytes of internal random access memory of which two zones M 1 and M 2 are reserved for the storage of the information read on the counters 30 and 31, as will be explained by the following.
  • this microprocessor 2 can address 64 K words of 1 byte of external program and 64 K words of 1 byte of external RAM.
  • the input inputs, as well as the addressing of the counter case, are carried out like the addressing of a random access memory.
  • the bus of the microprocessor PO is multiplexed, that is to say that, for a reading or a writing in external random access memory, the address is initially available on the port P0, and must be kept in a register, via an ALE signal, and, secondly, the bus associated with the PO port behaves like a data bus.
  • This operating mode is also the one used to select the programmable counting circuit 3 addressed by the storage circuit 4.
  • This diagram shows that the preset word is written on the rising edge of the control signal G i supplied by the port P10 of the microprocessor on the inputs GO, Gl, G2 of the counting circuit 3.
  • this edge must appear 100 ns before the rising edge of the signal to be counted CKi, knowing that the state of the counter is only modified on the falling edge of the signal to be counted.
  • the counter i will count down from 90 on each downward transition of the signal CKi.
  • the counter 30 will receive for example the signal coming from the sensor, and the counters 31 and 32 the clock signal at 30 KHz coming from the circuit NOR OR 13.
  • the control of the tab G i is made by the port d P10 microprocessor input / output.
  • the method according to the invention comprises, after an initialization period in which the counters 30, 31, 32 are loaded at a preset value selected, a phase of masking the interrupt signals transmitted by the output Q from scale JK 16 to input INT O microprocessor 2.
  • This masking is caused by the signal MASQ emitted by the output OUT 2 of the counter 32 while the latter performs its countdown.
  • the masking time is determined by the counter 32 which, preloaded at the time of initialization, performs, following the signal G i emitted by the port P10 of the microprocessor, a countdown at the rate of the clock, as shown in Figure 2 (the countdown begins at the first falling edge of the clock signal following the pulse G i ).
  • the signal MASQ is applied to the CD input 15 of the flip-flop JK 5, which causes the output Q 15 of the flip-flop 5 to be put into logic state 0 and the setting in logic state 1 of its output Q 15 .
  • the input CD 16 of the flip-flop JK 6 is brought to the logical state 1, as well as its output Q 16 .
  • This state corresponds to part I of the diagram shown in FIG. 5.
  • the NAND circuit 7 has its two inputs at logic level 1 and its output (curve CP 15 ) at logic level 0.
  • the microprocessor 2 can then calculate the speed by performing the quotient of the content of the memory area M1 which is loaded by the content of memory 30 by the content of the memory area M2 which is loaded by the content from memory 31 (part III of FIG. 5).
  • the microprocessor sends a signal G through port P10, the rising edge of which controls the writing of the preset word, then, during the falling edge of the next clock signal, the MASQ signal emanating from output OUT 2 of the counter 32 goes to 1 and a new sequence is started again (part IV of FIG. 5).
  • the masking time of the interruptions can be adjusted as a function of the speed range in which the device will be used.
  • masking times are used, for example of the order 3.3 ms, for a 50 Hz network.
  • the duration of the masking time can vary as a function of the speed of rotation of the sensor, in order to maintain a relatively good accuracy over the entire measurement range.
  • the method and the device according to the invention therefore make it possible either to obtain good measurement accuracy over the entire range, by varying the masking time, or to obtain somewhat less good accuracy in determining the speed. , but without having to modify the masking time for a wider operating range, even if the operating frequency of the sensor is higher or lower than the clock frequency. This is not the case in currently known devices where there is always a frequency of the clock signal greater than the frequency of the sensor signal.
  • the method and the device described above have the advantage of being able to use the microprocessor also for other tasks.
  • the microprocessor is mainly used to perform the regulation, safety and priming functions of a speed variator electronic.
  • the main program needs, periodically (for example every 3.3 milliseconds), speed information for the calculation of the error on the speed; masking is used for this, for example, a 3.3 ms duration.
  • FIG. 6 represents the flow diagram of the main program and of the subroutines necessary for the speed determination process.
  • the main program includes a subroutine 101, allowing an initialization of the counters 30, 31, 32 by writing values in the registers 300, 310, 320, for example 65535 in 300, 65535 in 310 and 90 in 320, then, after masking transitions (change of state of output Q 16 ), by transferring these values to the respective counters 30, 31, 32.
  • the main program takes place normally during the transition masking phase (output Q 16 in logic state 1); then, during an unmasked transition causing an interruption (following the passage to 0 of the signal MASQ supplied by the output OUT 2 of the counter 32), it connects to a subroutine 102 called the sensor interruption program.
  • This subroutine 102 includes a read instruction according to the previously described sequence which includes the transfer of the content of the counter 30 in the register 301, then in the memory area M1 of the microprocessor 2 and the transfer of the content of the counter 31 in the register 301 then in the memory area M2 of the microprocessor 2; this transfer operation on the memory areas M1 and M2 is executed by sending, by the microprocessor, the signal 1 on WR and on AO and signals 0 on RD, CS and on A.
  • This instruction is followed by an instruction which causes the counters 30, 31, 32 to be sent to the inputs G0, Gl, G2 of a pulse G i which allows the counters to be reset to values determined by the transfer of the contents of the registers presets 300, 310, 320, in counters 30, 31 and 32, during the following active edges of the signals which control these counters.
  • the end of the interruption and the return to the masked state operates on a rising edge of CP16 signal which causes an inversion state of the i nal g CP15, Q 15 and Q 16.
  • the micropocessor determines the speed of rotation by reporting the data contained in the memory areas M1, M2.
  • the result of this report can be used in the main program for a control function. It may also be available for a display device, not shown, or any other device, via the P0 port.
  • this method or this device has the advantage of avoiding the need either to synchronize the masking with the pulses coming from the sensor, as in patent FR 2,028,875, or to validate the counting, by pulses of the sensor, as in US patent 3,757,167.
  • the method or the device makes it possible to have a sensor whose signals have a frequency higher than that of the clock, which is not the case in the device described in the article by BEDERMAN published in IBM. TD.B, Vol 13 N ° 4, September 1970, pages 1017 to 1018.
  • the method or the device would make it possible, on the one hand, by varying the masking time of the interrupt signals, to obtain the best possible precision, taking into account the calculation of the previous speed and, on the other hand , to also arrange so that the counters do not overflow during the masking time, taking into account the operating range.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Control Of Electric Motors In General (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Bus Control (AREA)

Abstract

A process for determining a speed and a device for implementing same are provided, wherein the counting device comprises a microprocessor, a programmable counting circuit comprising three counters and connected to the address/data bus of the microprocessor, a storage flip-flop circuit storing the selection addresses of the counters, each counter being associated with a register for preselection of a value for reinitialization of the counters and a common register of the counted values. A logic circuit receiving a masking signal produced by the third counter transfers, to the INT &upbar& O input of the microprocessor, interruption signals.

Description

La présente invention concerne un procédé de détermination de la vitesse de déplacement linéaire ou de rotation d'un organe produisant des impulsions dont la fréquence est proportionnelle à cette vitesse et le dispositif de mise en oeuvre du procédé.The present invention relates to a method for determining the speed of linear displacement or rotation of an organ producing pulses whose frequency is proportional to this speed and the device for implementing the method.

On connaît des dispositifs dans lequels on mesure, d'une part, le déplacement, par le comptage des impulsions issues d'un capteur et, d'autre part, le temps, en enregistrant, dans un deuxième compteur, les impulsions d'une horloge rapide. Un tel dispositif est décrit dans le brevet FR 2.420.767.Devices are known in which the displacement is measured, on the one hand, by counting the pulses from a sensor and, on the other hand, the time, by recording, in a second counter, the pulses of a fast clock. Such a device is described in patent FR 2,420,767.

Toutefois, le dispositif du brevet FR 2.420.767 présente l'inconvénient de nécessiter une deuxième horloge, dite lente, pour engendrer un intervalle de temps pendant lequel on compte les impulsions issues du capteur et les impulsions d'horloge. Un autre inconvénient du dispositif est la nécessité de synchroniser l'ensemble du dispositif sur l'horloge rapide.However, the device of patent FR 2,420,767 has the drawback of requiring a second clock, called a slow clock, to generate a time interval during which the pulses from the sensor and the clock pulses are counted. Another drawback of the device is the need to synchronize the entire device on the fast clock.

Enfin, on s'aperçoit que, lorsque l'on a fixé la fréquence de l'horloge rapide et la fréquence de l'horloge lente, le dispositif ne peut fonctionner correctement que dans une plage restreinte de fréquence d'impulsions issues de capteur, ladite plage étant, de toutes façons, inférieure à la fréquence de l'horloge rapide.Finally, we see that, when the frequency of the fast clock and the frequency of the slow clock have been fixed, the device can only function correctly within a restricted range of pulse frequency from the sensor, said range being, in any case, less than the frequency of the fast clock.

D'autre part, la fréquence d'horloge lente limite également dans les basses fréquences la plage de fonctionnement du capteur.On the other hand, the slow clock frequency also limits the operating range of the sensor at low frequencies.

Cela est d'autant plus vrai que, dans le brevet FR 2.420.767, on a été amené à prévoir un circuit permettant de déterminer si la fréquence des impulsions issues du capteur est plus basse que celle de l'horloge lente et, dans ce cas, de déclencher le calcul uniquement sur l'apparition des impulsions issues du capteur.This is all the more true since, in patent FR 2,420,767, it was necessary to provide a circuit making it possible to determine whether the frequency of the pulses coming from the sensor is lower than that of the slow clock and, in this In this case, trigger the calculation only on the appearance of the pulses from the sensor.

De même, dans l'article de S. BEDERMAN, d'IBM T.D.B., Vol 13, N° 4, Septembre 70, pages 1017 à 1018, on a décrit un dispositif dans lequel le compteur de mesure du temps 19 est remis à zéro par les impulsions issues du capteur, ce qui oblige donc le capteur à fonctionner à des fréquences inférieures à la fréquence de l'horloge de mesure du temps. Par ailleurs, les interruptions qui provoquent le transfert des contenus des compteurs dans des registres ne sont pas corrélées avec les impulsions du capteur et les impulsions d'horloge. Celà risque de faire perdre des impulsions de capteur ou d'horloge et impose la nécessité de registres supplémentaires pour tenir compte du temps courant.Similarly, in the article by S. BEDERMAN, of IBM TDB, Vol 13, N ° 4, September 70, pages 1017 to 1018, a device has been described in which the time measurement counter 19 is reset to zero by the pulses from the sensor, which therefore forces the sensor to operate at frequencies lower than the frequency of the time measurement clock. Furthermore, the interruptions which cause the transfer of the contents of the counters into registers are not correlated with the sensor pulses and the clock pulses. This risks losing sensor or clock pulses and imposes the need for additional registers to take account of current time.

La présente invention a pour but principal de pallier les inconvénients précédents en réalisant un procédé de détermination de la vitesse de déplacement d'un organe portant un capteur transmettant des impulsions, dont la fréquence peut s'étendre dans une large plage de fonctionnement et être quelconque par rapport à la fréquence du fonctionnement d'une horloge de mesure de temps.The main object of the present invention is to overcome the above drawbacks by carrying out a method for determining the speed of movement of a member carrying a sensor transmitting pulses, the frequency of which can extend over a wide operating range and be arbitrary. with respect to the operating frequency of a time measurement clock.

Ce premier but est atteint grâce au fait que le procédé de détermination de la vitesse de rotation ou de déplacement linéaire d'un organe portant un capteur produisant des impulsions dont la fréquence est proportionnelle à la vitesse, utilisant un premier compteur pour compter les impulsions du capteur mesurant les déplacements et un deuxième compteur pour compter les impulsions délivrées par une horloge de mesure du temps, est, suivant l'invention, caractérisé en ce qu'il comporte les étapes suivantes :

  • - chargement des premier et deuxième compteurs à une valeur présélectionnée, puis décomptage, de façon asynchrone, entre lesdits compteurs, de chaque impulsion issue du capteur pour le premier compteur, de chaque impulsion d'horloge pour le second compteur ;
  • - masquage, pendant un intervalle de temps déterminé, de signaux d'interruption produits, à des instants déterminés, par les impulsions issues du capteur et l'horloge de mesure du temps ;
  • - lecture du contenu des compteurs par l'intermédiaire d'au moins un registre de lecture lors de l'interruption qui suit la fin du masquage ; et
  • - rechargement des compteurs à une valeur présélectionnée, dès lors qu'il arrive sur l'entrée horloge du compteur une impulsion qui suit ladite lecture.
This first object is achieved thanks to the fact that the method of determining the speed of rotation or linear displacement of a member carrying a sensor producing pulses whose frequency is proportional to the speed, using a first counter to count the pulses of the sensor measuring the displacements and a second counter for counting the pulses delivered by a time measurement clock, is, according to the invention, characterized in that it comprises the following steps:
  • - loading the first and second counters to a preset value, then counting down, asynchronously, between said counters, of each pulse from the sensor for the first counter, of each clock pulse for the second counter;
  • - masking, during a determined time interval, of interrupt signals produced, at determined times, by the pulses from the sensor and the time measurement clock;
  • - reading of the content of the counters by means of at least one reading register during the interruption which follows the end of the masking; and
  • - reloading the counters to a preset value, as soon as a pulse arrives on the counter clock input which follows said reading.

Un autre but de l'invention est de déterminer la vitesse avec une bonne précision quelle que soit la plage de fonctionnement du capteur.Another object of the invention is to determine the speed with good precision whatever the operating range of the sensor.

Ce deuxième but est atteint grâce à un procédé caractérisé en ce que les temps de masquage peuvent être de durée variable en fonction de la vitesse précédemment déterminée. Selon une autre caractéristique de l'invention, la durée de masquage est déterminée par un troisième compteur préchargé à une valeur présélectionnée qui effectue un décomptage au rythme de l'horloge et fournit au cours du décomptage de la valeur présélectionnée, jusqu'à 0, un signal de masquage. Un dernier but est la réalisation d'un dispositif permettant la mise en ooeuvre du procédé.This second object is achieved by a method characterized in that the masking times can be of variable duration depending on the speed previously determined. According to another characteristic of the invention, the masking duration is determined by a third counter preloaded to a preselected value which performs a countdown at the clock rate and provides during the countdown of the preselected value, up to 0, a masking signal. A final goal is the production of a device allowing the implementation of the process.

Ce dernier but est atteint au moyen d'un dispositif, caractérisé en ce qu'il comprend : un microprocesseur ; au moins trois compteurs programmables reliés à un bus d'adresses/données du microprocesseur ; un circuit tampon stockant les adresses permettant la sélection des compteurs programmables, chaque compteur programmable étant associé à .un registre de présélection d'une valeur de ré-initialisation descompteurs et à un registre de stockage des valeurs comptées ; et un circuit logique produisant des signaux d'interruption en synchronisme avec une séquence engendrée par les impulsions envoyées par le capteur et par l'horloge de mesure du temps, lesdits signaux d'interruption étant envoyés à une entrée d'interruption du microprocesseur, ladite entrée de commande d'interruption permettant le masquage des interruptions.This latter object is achieved by means of a device, characterized in that it comprises: a microprocessor; at least three programmable counters connected to an address / data bus of the microprocessor; a buffer circuit storing the addresses allowing the selection of the programmable counters, each programmable counter being associated with a preselection register for a counter reset value and with a register for storing the counted values; and a logic circuit producing signals interrupt in synchronism with a sequence generated by the pulses sent by the sensor and by the time measurement clock, said interrupt signals being sent to an interrupt input of the microprocessor, said interrupt control input allowing hiding interruptions.

D'autres caractéristiques et avantages de l'invention appa- raitront plus clairement à la lecture de la description ci-après :

  • Au dessin annexé :
  • La figure 1 représente un dispositif de mise en oeuvre du procédé selon l'invention ;
  • La figure 2 représente un diagramme qui illustre le fonctionnement des compteurs programmables utilisés dans le dispositif ;
  • La figure 3 représente la table de vérité définissant les fonctions réalisées par les compteurs programmables ;
  • La figure 4 représente le format du mot de contrôle qui permet la programmation des compteurs ;
  • La figure 5 représente des diagrammes, en fonction du temps, illustrant le fonctionnement du dispositif de mise en oœuvre du procédé ; et
  • La figure 6 est un organigramme montrant certaines étapes du procédé.
Other characteristics and advantages of the invention will appear more clearly on reading the description below:
  • In the attached drawing:
  • FIG. 1 represents a device for implementing the method according to the invention;
  • FIG. 2 represents a diagram which illustrates the operation of the programmable counters used in the device;
  • FIG. 3 represents the truth table defining the functions performed by the programmable counters;
  • FIG. 4 represents the format of the control word which allows the programming of the counters;
  • FIG. 5 represents diagrams, as a function of time, illustrating the operation of the device for implementing the method; and
  • Figure 6 is a flowchart showing certain process steps.

La figure 1 représente le dispositif de détermination de la vitesse de rotation d'un capteur envoyant sur une entrée Ca des impulsions en forme de créneau dont la fréquence est proportionnelle à la vitesse de rotation d'un axe, sur lequel est monté le capteur. La vitesse correspondant à la vitesse maximum est de l'ordre de 100 KHz. Ce dispositif se compose plus particulièrement d'un circuit logique 1, d'un microprocesseur 2, par exemple de type 8051 de la firme "INTEL", d'un circuit de comptage programmable 3, par exemple de type 8253 de la firme "INTEL", d'un ensemble de bascules de mémorisation regroupées dans un circuit 4, par exemple de type 74 LS 373 de la firme "Motorola" et d'un circuit logique ordonnant la présélection des compteurs du circuit 3.FIG. 1 represents the device for determining the speed of rotation of a sensor sending pulses in the form of a slot at a Ca input, the frequency of which is proportional to the speed of rotation of an axis, on which the sensor is mounted on. The speed corresponding to the maximum speed is around 100 KHz. This device consists more particularly of a logic circuit 1, of a microprocessor 2, for example of the type 8051 of the firm "INTEL", of a programmable counting circuit 3, for example of the type 8253 of the firm "INTEL ", of a set of storage flip-flops grouped together in a circuit 4, for example of the type 74 LS 373 of the firm" Motorola "and of a logic circuit ordering the preselection of the counters of circuit 3.

Le circuit logique 1 comprend deux bascules de type JK, à savoir :

  • - une première bascule 5 qui reçoit, sur son entrée CP15' par l'intermédiaire d'un circuit logique 7 réalisant la fonction NON ET, les impulsions en forme de créneau provenant du capteur (entrée CA), et
  • - une deuxième bascule 6 qui reçoit sur son entrée CP16, par l'intermédiaire d'un inverseur 8, le signal émis par une horloge 9 qui fonctionne, par exemple à une fréquence d'environ 25 KHz pour ne pas saturer le compteur.
Logic circuit 1 includes two JK type flip-flops, namely:
  • a first flip-flop 5 which receives, on its CP input 15 ′ by means of a logic circuit 7 performing the NAND function, the pulses in the form of a square wave coming from the sensor (AC input), and
  • - A second flip-flop 6 which receives on its input CP 16 , via an inverter 8, the signal emitted by a clock 9 which operates, for example at a frequency of around 25 KHz so as not to saturate the counter.

Les entrées J et K des deux bascules 5, 6 sont branchées à une source de tension +5V et leurs entrées SD (remise à 1 de Q) sont portées à un potentiel de 0V.The J and K inputs of the two flip-flops 5, 6 are connected to a + 5V voltage source and their SD inputs (reset to 1 of Q) are brought to a potential of 0V.

La sortie Q15 de la bascule 5 est reliée d'une part à l'entrée CD16 (mise à 0 de Q) de la bascule 6 et, d'autre part, à la deuxième entrée du circuit logique NON ET 7.The Q output 15 of the flip-flop 5 is connected on the one hand to the CD 16 input (set to 0 of Q) of the flip-flop 6 and, on the other hand, to the second input of the NAND logic circuit 7.

Par ailleurs, l'entrée CD15 de la bascule 5 reçoit, par l'intermédiaire d'un inverseur 10, un signal de masquage MASQ provenant, comme il sera expliqué par la suite, de la sortie OUT2 du troisième compteur 32 du circuit de comptage. La sortie Q16 de la bascule 6, qui constitue en fait la sortie du circuit logique 1 est reliée à l'entrée INTO du microprocesseur 2.Furthermore, the CD input 15 of the flip-flop 5 receives, via an inverter 10, a masking signal MASQ coming, as will be explained below, from the output OUT 2 of the third counter 32 of the circuit count. The output Q 16 of the flip-flop 6, which in fact constitutes the output of the logic circuit 1 is connected to the input INTO of the microprocessor 2.

Le microprocesseur 2 comprend un port PO dont les sorties P00 à P07 sont branchées aux entrées DO à D7 du circuit.de comptage 3.The microprocessor 2 comprises a port PO whose outputs P00 to P07 are connected to the inputs DO to D7 of the counting circuit 3.

Ce circuit de comptage 3 consiste en un ensemble de trois compteurs programmables 30, 31, 32, avec chacun un registre interne de présélection 300, 310, 320 et un registre commun de lecture 301. Comme il sera expliqué par la suite, le compteur 30 est prévu pour assurer un décomptage des signaux du capteur, le compteur 31 pour le décomptage des impulsions de l'horloge et le compteur 32 pour la détermination du temps de masquage.This counting circuit 3 consists of a set of three programmable counters 30, 31, 32, each with a register internal preselection 300, 310, 320 and a common reading register 301. As will be explained below, the counter 30 is provided for counting down the sensor signals, the counter 31 for counting the clock pulses and counter 32 for determining the masking time.

Les sorties P00 à P02 du port PO du microprocesseur 2 sont également reliées aux entrées 1D à 3D du circuit 4, lequel est un ensemble de bascules de mémorisation qui, lors de la réception sur son entrée LE d'un signal de niveau 1, valide les entrées 1D à 3D et présente ainsi, sur ses sorties 1Q à 3Q, les valeurs validées tant que la réception d'un nouveau signal LE ne viendra pas modifier les états.The outputs P00 to P02 of the port PO of the microprocessor 2 are also connected to the inputs 1D to 3D of the circuit 4, which is a set of storage flip-flops which, when receiving on its input LE a signal of level 1, valid the inputs 1D to 3D and thus presents, on its outputs 1Q to 3Q, the validated values as long as the reception of a new LE signal will not modify the states.

Ce signal LE est fourni par la sortie ALE du microprocesseur 2.This LE signal is provided by the ALE output of microprocessor 2.

Les sorties 1Q, 2Q, 3Q du circuit 4 sont branchées respectivement aux entrées CS, A1, AO du circuit 3.The outputs 1Q, 2Q, 3Q of circuit 4 are connected respectively to the inputs CS, A 1 , A O of circuit 3.

Par ailleurs, les sorties P3.6 et P3.7 du port P3 du circuit du microprocesseur 2 sont reliées respectivement aux entrées WR et RD du circuit 3. Enfin, la sortie P10 du port P1 du microprocesseur est reliée, d'une part, aux entrées G0, Gl, G2 des compteurs 30, 31, 32 du circuit 4 et, d'autre part, à l'une des entrées de deux circuits logiques NON OU (NOR) 12, 13 dont les sorties sont respectivement reliées aux entrées CKO et CK1, CK2 des compteurs 30 et 31, 32.Furthermore, the outputs P3.6 and P3.7 of the port P3 of the circuit of the microprocessor 2 are connected respectively to the inputs WR and RD of the circuit 3. Finally, the output P10 of the port P 1 of the microprocessor is connected, on the one hand , at the inputs G0, Gl, G2 of the counters 30, 31, 32 of the circuit 4 and, on the other hand, to one of the inputs of two logic circuits NOR OR (NOR) 12, 13 whose outputs are respectively connected to the inputs CKO and CK1, CK2 of counters 30 and 31, 32.

La deuxième entrée du circuit NON OU 12 est connectée à la borne CA (capteur) par l'intermédiaire d'un circuit inverseur 14 tandis que la deuxième entrée du circuit NON OU 13 est connectée à la sortie du circuit inverseur 8.The second input of the NOR circuit 12 is connected to the AC terminal (sensor) via an inverter circuit 14 while the second input of the NOR circuit 13 is connected to the output of the inverter circuit 8.

Le fonctionnement du dispositif exploitant le procédé selon l'invention doit d'abord être précédé de précisions techniques sur les modes de fonctionnement des différents circuits utilisés.The operation of the device exploiting the method according to the invention must first be preceded by technical details on the operating modes of the various circuits used.

Le microprocesseur 2 possède 4 K mots de 1 octet de programme interne et 128 octets de mémoire vive interne dont deux zones M1 et M2 sont réservées pour la mise en mémoire des informations lues sur les compteurs 30 et 31, comme il sera expliqué par la suite. De plus, ce microprocesseur 2 peut adresser 64 K mots de 1 octet de programme externe et 64 K mots de 1 octet de mémoire vive externe. Les accès entréessorties, ainsi que l'adressage du bottier compteur, sont réalisés comme l'adressage d'une mémoire vive. Le bus du microprocesseur PO est multiplexé, c'est-à-dire que, pour une lecture ou une écriture en mémoire vive externe, l'adresse est disponible dans un premier temps sur le port P0, et doit être conservée dans un registre, par l'intermédiaire d'un signal ALE, et, dans un deuxième temps, le bus associé au port PO se comporte comme un Bus de données. Ce mode de fonctionnement est également celui utilisé pour sélectionner le circuit de comptage programmable 3 adressé par le circuit de stockage 4.The microprocessor 2 has 4 K words of 1 byte of internal program and 128 bytes of internal random access memory of which two zones M 1 and M 2 are reserved for the storage of the information read on the counters 30 and 31, as will be explained by the following. In addition, this microprocessor 2 can address 64 K words of 1 byte of external program and 64 K words of 1 byte of external RAM. The input inputs, as well as the addressing of the counter case, are carried out like the addressing of a random access memory. The bus of the microprocessor PO is multiplexed, that is to say that, for a reading or a writing in external random access memory, the address is initially available on the port P0, and must be kept in a register, via an ALE signal, and, secondly, the bus associated with the PO port behaves like a data bus. This operating mode is also the one used to select the programmable counting circuit 3 addressed by the storage circuit 4.

Le boîtier du circuit de comptage programmable 3 comprend les trois compteurs à seize bits 30, 31, 32. Chaque compteur peut fonctionner selon six modes (la présente application utilise le mode 1). Les transferts entre le microprocesseur et le circuit de comptage 3 sont de trois sortes

  • a) écriture, dans le circuit de comptage 3 d'un mot de contrôle :
    • - Pour programmer le fonctionnement du circuit 3.
    • - Pour programmer le compteur à cet effet, on envoie par le port PO-P3 et le circuit 4, un signal 1,0,0, 1,1 respectivement sur RD, WR, CS, A1, A0 ; puis, on envoie, par le port P0, les niveaux requis sur D7, D6, D5 à DO pour désigner le compteur, le nombre de bits, le mode de fonctionnement choisi parmi les six possibles, et le mode de codage binaire ou B.C.D.
    • - Pour faire une lecture d'un compteur : à cet effet, on envoie par le port PO-P3 et le circuit 4, sur RD, WR, CS, A1, A0, respectivement les niveaux correspondants indiqués sur la figure 3 puis on envoie par le port P0, les niveaux O, 0 respectivement sur D5, D4.
  • b) Chargement des registres internes de présélection 300, 310, 320 à une valeur donnée par l'écriture dans le circuit de comptage 3 d'une donnée qui sera rechargée dans le compteur à chaque transition montante du signal Gi appliqué sur les pattes G0, Gl, G2 (validation de la présélection du compteur sélectionné).
  • c) lecture donnée de l'état du compteur mémorisé, par transfert successif sur le registre de lecture commun 301 et mémorisation dans une zone de mémoire du microprocesseur. Chaque compteur comprend trois entrées/sorties, à savoir :
    • - Entrée du signal CKO, CK1, CK2 : chaque transition descendante provoque le décompte d'une unité du compteur.
    • - Entrée de validation de la présélection G0, Gl, G2.
    • - Sortie OUT 0, OUT 1, OUT 2 indiquant que le compteur est à zéro.
The housing of the programmable counting circuit 3 includes the three sixteen-bit counters 30, 31, 32. Each counter can operate in six modes (the present application uses mode 1). The transfers between the microprocessor and the counting circuit 3 are of three kinds
  • a) writing, in the counting circuit 3 of a control word:
    • - To program the operation of circuit 3.
    • - To program the counter for this purpose, we send by the port PO-P3 and circuit 4, a signal 1,0,0, 1,1 respectively on RD, WR, CS, A 1 , A 0 ; then, via the port P0, the levels required on D7, D6, D5 to DO are sent to designate the counter, the number of bits, the operating mode chosen from among the six possible, and the binary coding mode or BCD
    • - To read a counter: for this purpose, we send via port PO-P3 and circuit 4, to RD, WR, CS, A 1 , A 0 , respectively the corresponding levels indicated in Figure 3 then we send by port P0, levels O, 0 respectively on D5, D4.
  • b) Loading of the internal preselection registers 300, 310, 320 at a value given by writing in the counting circuit 3 a data which will be reloaded in the counter at each upward transition of the signal G i applied to the legs G0, Gl, G2 (validation of the preselection of the selected counter).
  • c) given reading of the state of the memorized counter, by successive transfer to the common reading register 301 and memorization in a memory area of the microprocessor. Each counter has three inputs / outputs, namely:
    • - Input of signal CKO, CK1, CK2: each downward transition causes the counting of one unit of the counter.
    • - Input for validation of preselection G0, Gl, G2.
    • - Output OUT 0, OUT 1, OUT 2 indicating that the counter is at zero.

L'adressage des différentes fonctions se fait de la façon définie à la figure 3.The addressing of the different functions is done as defined in Figure 3.

Le format du mot de contrôle est défini de la façon représentée à la figure 4.The format of the control word is defined as shown in Figure 4.

Le fonctionnement d'un compteur progammé en mode 1, qui est le mode utilisé, est représenté par les diagrammes de la figure 2.The operation of a counter programmed in mode 1, which is the mode used, is represented by the diagrams in FIG. 2.

Ce diagramme permet de voir que l'écriture du mot de présélection se fait sur le front montant du signal de commande Gi fourni par le port P10 du microprocesseur sur les entrées GO, Gl, G2 du circuit de comptage 3.This diagram shows that the preset word is written on the rising edge of the control signal G i supplied by the port P10 of the microprocessor on the inputs GO, Gl, G2 of the counting circuit 3.

Ce front doit, pour être pris en compte apparaître 100ns avant le front montant du signal à compter CKi, en sachant que l'état du compteur n'est modifié que sur le front descendant du signal à compter.To be taken into account, this edge must appear 100 ns before the rising edge of the signal to be counted CKi, knowing that the state of the counter is only modified on the falling edge of the signal to be counted.

Ce résultat est obtenu grâce aux circuits NON OU 12 et 13 qui permettent de bloquer les signaux inversés provenant du capteur et de l'horloge pendant la durée du signal Gi. Ainsi, lors des fronts montants du signal Gi, le boîtier 3 effectue un transfert du contenu des registres internes de présélection 310 vers les compteurs correspondants.This result is obtained thanks to the NOR circuits 12 and 13 which make it possible to block the inverted signals coming from the sensor and the clock during the duration of the signal G i . Thus, during the rising edges of the signal G i , the box 3 transfers the content of the internal preselection registers 310 to the corresponding counters.

Si le contenu du registre i représente le chiffre 90, le compteur i va décompter à partir de 90 sur chaque transition descendante du signal CKi.If the content of the register i represents the figure 90, the counter i will count down from 90 on each downward transition of the signal CKi.

Dans notre application, le compteur 30 recevra par exemple le signal issu du capteur, et les compteurs 31 et 32 le signal d'horloge à 30 KHz provenant du circuit NON OU 13. La commande de la patte Gi est faite par le port d'entrée/sor- tie du microprocesseur P10.In our application, the counter 30 will receive for example the signal coming from the sensor, and the counters 31 and 32 the clock signal at 30 KHz coming from the circuit NOR OR 13. The control of the tab G i is made by the port d P10 microprocessor input / output.

Etant donné que ce boîtier travaille en décompteur, les données lues lors d'un calcul de vitesse seront complétées à 1. De même pour la présélection qui, au lieu d'être 0001 (hexadécimale), sera FFFE (65535 en décimal).Since this box works as a down counter, the data read during a speed calculation will be completed with 1. The same for the preselection which, instead of being 0001 (hexadecimal), will be FFFE (65535 in decimal).

Le fonctionnement du circuit logique 1 va maintenant être expliqué à l'aide de la figure 5, dans laquelle on a représenté les diagrammes des principaux signaux en fonction du temps.

  • Ca représente le signal issu du capteur ;
  • H représente le signal d'horloge ;
  • CP15 est le signal présent à l'entrée de la bascule 15
  • Q15 est le signal de sortie de la bascule 15 ;
  • CP16 est le signal présent à l'entrée CP de la bascule 16 ;
  • Q16 représente le signal à la sortie Q de la bascule 16 ;
  • MASQ représente le signal de masquage ;
  • GO,G1, G2 représentent le signal de réinitialisation
  • des compteurs 30, 31 et 32 ;
  • CKO représente le signal à l'entrée CKO du compteur 30 ;
  • CR1 et CK2 représentent le signal aux entrées CR1 et CK2 des compteurs 31 et 32.
The operation of logic circuit 1 will now be explained with the aid of FIG. 5, in which the diagrams of the main signals have been represented as a function of time.
  • This represents the signal from the sensor;
  • H represents the clock signal;
  • CP 15 is the signal present at the input of flip-flop 15
  • Q 15 is the output signal from flip-flop 15;
  • CP 16 is the signal present at the CP input of flip-flop 16;
  • Q 16 represents the signal at the output Q of flip-flop 16;
  • MASQ represents the masking signal;
  • GO, G1, G2 represent the reset signal
  • counters 30, 31 and 32;
  • CKO represents the signal at the CKO input of counter 30;
  • CR1 and CK2 represent the signal at inputs CR1 and CK2 of counters 31 and 32.

Comme précédemment mentionné, le procédé selon l'invention comprend, après une période d'initialisation où s'effectue le chargement des compteurs 30, 31, 32 à une valeur présélectionnée, une phase de masquage des signaux d'interruption transmis par la sortie Q de la bascule JK 16 à l'entrée INTO du microprocesseur 2.As previously mentioned, the method according to the invention comprises, after an initialization period in which the counters 30, 31, 32 are loaded at a preset value selected, a phase of masking the interrupt signals transmitted by the output Q from scale JK 16 to input INT O microprocessor 2.

Ce masquage est provoqué par le signal MASQ émis par la sortie OUT 2 du compteur 32 pendant que celui-ci effectue son décomptage. En effet, selon ce mode de réalisation, le temps de masquage est déterminé par le compteur 32 qui, préchargé au moment de l'initialisation, effectue, à la suite du signal Gi émis par le port P10 du microprocesseur, un décomptage au rythme de l'horloge, comme représenté figure 2 (le décomptage commence au premier front descendant du signal d'horloge qui suit l'impulsion Gi).This masking is caused by the signal MASQ emitted by the output OUT 2 of the counter 32 while the latter performs its countdown. In fact, according to this embodiment, the masking time is determined by the counter 32 which, preloaded at the time of initialization, performs, following the signal G i emitted by the port P10 of the microprocessor, a countdown at the rate of the clock, as shown in Figure 2 (the countdown begins at the first falling edge of the clock signal following the pulse G i ).

Après avoir été inversé par l'inverseur 10, le signal MASQ est appliqué à l'entrée CD15 de la bascule JK 5, ce qui provoque la mise à l'état logique 0 de la sortie Q15 de la bascule 5 et la mise à l'état logique 1 de sa sortie Q 15. L'entrée CD16 de la bascule JK 6 se trouve portée à l'état logique 1, de même que sa sortie Q 16. On obtient donc un masquage du signal d'interruption à l'entrée INTO du microprocesseur 2. Cet état correspond à la partie I du diagramme représenté figure 5. Dans cet état, le circuit NON ET 7 a ses deux entrées au niveau logique 1 et sa sortie (courbe CP15) au niveau logique 0.After being inverted by the inverter 10, the signal MASQ is applied to the CD input 15 of the flip-flop JK 5, which causes the output Q 15 of the flip-flop 5 to be put into logic state 0 and the setting in logic state 1 of its output Q 15 . The input CD 16 of the flip-flop JK 6 is brought to the logical state 1, as well as its output Q 16 . We therefore obtain a masking of the interrupt signal at the INT input O of the microprocessor 2. This state corresponds to part I of the diagram shown in FIG. 5. In this state, the NAND circuit 7 has its two inputs at logic level 1 and its output (curve CP 15 ) at logic level 0.

Cet état se maintient jusqu'au moment où le compteur 32 arrive à 0. A ce moment le signal de masquage MASQ change d'état, de sorte que l'entrée CD15 de la bascule 5 passe à l'état O. Ainsi, lors du premier front descendant suivant du signal CA, l'entrée CP15 passe à l'état logique 1 tandis que la sortie Q15 passe à l'état logique 0 débloquant ainsi la bascule 16 (partie II de la figure 5).This state is maintained until the counter 32 reaches 0. At this moment the masking signal MASQ changes state, so that the CD input 15 of flip-flop 5 goes to state O. Thus, during the first following falling edge of the signal C A , the input CP 15 goes to the logic state 1 while the output Q 15 goes to the logic state 0 thus unlocking the flip-flop 16 (part II of FIG. 5).

De ce fait, dès le premier front montant du signal d'horloge inversé appliqué à l'entrée CP16, la sortie Q 16 de la bascule 16 passera à l'état 0 (fin de masquage), transition qui provoquera une interruption et amorcera ainsi une phase de lecture des compteurs.Therefore, from the first rising edge of the inverted clock signal applied to the input CP16, the output Q 16 of flip-flop 16 will pass to state 0 (end of masking), transition which will cause an interruption and will thus start a phase of reading of the counters.

Comme précédemment mentionné, dans la présente application, un seul registre 301 est utilisé pour la lecture des compteurs 30 et 31. De ce fait, la lecture des compteurs 30 et 31 ne pourra pas s'effectuer simultanément mais successivement selon la séquence suivante :

  • - Dans une première étape, le microprocesseur 2 commande le transfert du contenu du compteur 30 dans le registre de lecture 301 (premier tamponnage) ;
  • - Dans une seconde étape s'effectue le transfert du contenu du registre de lecture dans la zone réservée Ml de la mémoire vive du microprocesseur ;
  • - Dans une troisième étape, le microprocesseur commande le transfert du contenu du compteur 31 dans le registre de lecture 301 (deuxième tamponnage) ;
  • - Dans une quatrième étape, s'effectue le transfert du contenu du registre de lecture 301 dans la zone réservée M2 de la mémoire vive du microprocesseur.
As previously mentioned, in the present application, a single register 301 is used for reading the counters 30 and 31. Therefore, the reading of counters 30 and 31 cannot be carried out simultaneously but successively according to the following sequence:
  • - In a first step, the microprocessor 2 controls the transfer of the content of the counter 30 in the read register 301 (first buffering);
  • - In a second step, the content of the read register is transferred to the reserved area M1 of the microprocessor RAM;
  • - In a third step, the microprocessor controls the transfer of the content of the counter 31 in the read register 301 (second buffering);
  • - In a fourth step, the content of the reading register 301 is transferred to the reserved area M2 of the microprocessor RAM.

Le microprocesseur 2 peut ensuite effectuer le calcul de la vitesse en effectuant le quotient du contenu de la zone de mémoire Ml qui se trouve chargée par le contenu de la mémoire 30 par le contenu de la zone de mémoire M2 qui se trouve chargée par le contenu de la mémoire 31 (partie III de la figure 5).The microprocessor 2 can then calculate the speed by performing the quotient of the content of the memory area M1 which is loaded by the content of memory 30 by the content of the memory area M2 which is loaded by the content from memory 31 (part III of FIG. 5).

A la suite de cette lecture, le microprocesseur émet par le port P10 un signal G dont le front montant commande l'écriture du mot de présélection puis, lors du front descendant du signal horloge suivant, le signal MASQ émanant de la sortie OUT 2 du compteur 32 passe à 1 et une nouvelle séquence est à nouveau entamée (partie IV de la figure 5).Following this reading, the microprocessor sends a signal G through port P10, the rising edge of which controls the writing of the preset word, then, during the falling edge of the next clock signal, the MASQ signal emanating from output OUT 2 of the counter 32 goes to 1 and a new sequence is started again (part IV of FIG. 5).

Dans l'exemple précédemment décrit, la précharge des compteurs 30, 31 et 32 est la suivante :

  • - le compteur 30 est préchargé à 65535 (valeur décimale) ;
  • - le compteur 31 est préchargé à 65535 (valeur décimale) ; et
  • - le compteur 32 qui détermine le temps de masquage est préchargé à 90 (valeur décimale).
In the example described above, the preload of the counters 30, 31 and 32 is as follows:
  • - counter 30 is preloaded to 65535 (decimal value);
  • - counter 31 is preloaded to 65535 (decimal value); and
  • - the counter 32 which determines the masking time is preloaded to 90 (decimal value).

On notera toutefois que le temps de masquage des interruptions peut être réglé en fonction de la plage de vitesse de rotation dans laquelle sera utilisé le dispositif.Note however that the masking time of the interruptions can be adjusted as a function of the speed range in which the device will be used.

Dans des applications telles que la mesure de la vitesse de rotation d'un moteur électrique pour la détermination des angles d'allumage des interrupteurs du convertisseur d'alimentation d'un moteur triphasé, on utilise des temps de masquage par exemple de l'ordre de 3,3 ms, pour un réseau de 50 Hz.In applications such as measuring the rotational speed of an electric motor for determining the ignition angles of the switches of the power converter of a three-phase motor, masking times are used, for example of the order 3.3 ms, for a 50 Hz network.

De même, la durée du temps de masquage peut évoluer en fonction de la vitesse de rotation du capteur, pour conserver une précision relativement bonne dans toute la plage de mesure.Likewise, the duration of the masking time can vary as a function of the speed of rotation of the sensor, in order to maintain a relatively good accuracy over the entire measurement range.

Le procédé et le dispositif selon l'invention permettent donc, soit d'obtenir une bonne précision de mesure sur toute la plage, en faisant varier le temps de masquage, soit d'obtenir une précision un peu moins bonne sur la détermination de la vitesse, mais sans devoir modifier le temps de masquage et ce, pour une plage de fonctionnement plus étendue, même si la fréquence de fonctionnement du capteur est supérieure ou inférieure à la fréquence d'horloge. Ce n'est pas le cas dans les dispositifs actuellement connus où l'on a toujours une fréquence du signal d'horloge supérieure à la fréquence du signal capteur.The method and the device according to the invention therefore make it possible either to obtain good measurement accuracy over the entire range, by varying the masking time, or to obtain somewhat less good accuracy in determining the speed. , but without having to modify the masking time for a wider operating range, even if the operating frequency of the sensor is higher or lower than the clock frequency. This is not the case in currently known devices where there is always a frequency of the clock signal greater than the frequency of the sensor signal.

Par ailleurs, en plus de la détermination de la vitesse de rotation, le procédé et le dispositif précédemment décrits présentent l'avantage de pouvoir utiliser le microprocesseur également à d'autres tâches. Ainsi, dans le cas de l' application de la détermination de la vitesse à une commande de régulation de vitesse pour un moteur, le microprocesseur est utilisé principalement pour réaliser les fonctions de régulation, de sécurité et d'amorçage d'un variateur de vitesse électronique.Furthermore, in addition to determining the speed of rotation, the method and the device described above have the advantage of being able to use the microprocessor also for other tasks. Thus, in the case of the application of speed determination to a speed regulation command for a motor, the microprocessor is mainly used to perform the regulation, safety and priming functions of a speed variator electronic.

Dans ce cas, le programme principal a besoin, périodiquement (par exemple toutes les 3,3 millisecondes), d'une information de vitesse pour le calcul de l'erreur sur la vitesse ; on utilise pour cela un masquage ayant, par exemple, une durée de 3,3 ms.In this case, the main program needs, periodically (for example every 3.3 milliseconds), speed information for the calculation of the error on the speed; masking is used for this, for example, a 3.3 ms duration.

La figure 6 représente l'organigramme du programme principal et des sous programmes nécessaires au procédé de détermination de la vitesse.FIG. 6 represents the flow diagram of the main program and of the subroutines necessary for the speed determination process.

Le programme principal comprend un sous programme 101, permettant une initialisation des compteurs 30, 31, 32 en écrivant des valeurs dans les registres 300, 310, 320, par exemples 65535 dans 300, 65535 dans 310 et 90 dans 320, puis, après masquage des transitions (changement d'état de la sortie Q16), en transférant ces valeurs dans les compteurs respectifs 30, 31, 32.The main program includes a subroutine 101, allowing an initialization of the counters 30, 31, 32 by writing values in the registers 300, 310, 320, for example 65535 in 300, 65535 in 310 and 90 in 320, then, after masking transitions (change of state of output Q 16 ), by transferring these values to the respective counters 30, 31, 32.

Le programme principal se déroule normalement au cours de la phase de masquage des transitions (sortie Q16 à l'état logique 1) ; puis, lors d'une transition non masquée provoquant une interruption (consécutive au passage à 0 du signal MASQ fourni par la sortie OUT 2 du compteur 32), il se branche sur un sous programme 102 appelé programme d'interruption du capteur.The main program takes place normally during the transition masking phase (output Q 16 in logic state 1); then, during an unmasked transition causing an interruption (following the passage to 0 of the signal MASQ supplied by the output OUT 2 of the counter 32), it connects to a subroutine 102 called the sensor interruption program.

Ce sous programme 102 comprend une instruction de lecture selon la séquence précédemment décrite qui comprend le transfert du contenu du compteur 30 dans le regsitre 301, puis dans la zone mémoire Ml du microprocesseur 2 et le transfert du contenu du compteur 31 dans le registre 301 puis dans la zone mémoire M2 du microprocesseur 2 ; cette opération de transfert sur les zones mémoire Ml et M2 est exécutée en faisant envoyer, par le microprocesseur, le signal 1 sur WR et sur AO et des signaux 0 sur RD, CS et sur A.This subroutine 102 includes a read instruction according to the previously described sequence which includes the transfer of the content of the counter 30 in the register 301, then in the memory area M1 of the microprocessor 2 and the transfer of the content of the counter 31 in the register 301 then in the memory area M2 of the microprocessor 2; this transfer operation on the memory areas M1 and M2 is executed by sending, by the microprocessor, the signal 1 on WR and on AO and signals 0 on RD, CS and on A.

Cette instruction est suivie par une instruction qui provoque l'envoi sur les entrées G0, Gl, G2 des compteurs 30, 31, 32 d'une impulsion Gi qui permet la réinitialisation des compteurs à des valeurs déterminées par le transfert du contenu des registres des présélections 300, 310, 320, dans les compteurs 30, 31 et 32, lors des fronts actifs suivants des signaux qui commandent ces compteurs.This instruction is followed by an instruction which causes the counters 30, 31, 32 to be sent to the inputs G0, Gl, G2 of a pulse G i which allows the counters to be reset to values determined by the transfer of the contents of the registers presets 300, 310, 320, in counters 30, 31 and 32, during the following active edges of the signals which control these counters.

La fin de l'interruption et le retour à l'état masqué s'opère sur un front montant du signal CP16 qui provoque une inversion d'état des ignaux CP15, Q15 et Q16.The end of the interruption and the return to the masked state operates on a rising edge of CP16 signal which causes an inversion state of the i nal g CP15, Q 15 and Q 16.

Enfin, le micropocesseur détermine la vitesse de rotation en faisant le rapport des données contenues dans les zones mémoires Ml, M2. Le résultat de ce rapport peut être utilisé dans le programme principal pour une fonction de régulation. Il peut également être disponible pour un dispositif d'affichage, non représenté, ou tout autre appareil, par le port P0.Finally, the micropocessor determines the speed of rotation by reporting the data contained in the memory areas M1, M2. The result of this report can be used in the main program for a control function. It may also be available for a display device, not shown, or any other device, via the P0 port.

On constate donc, à la lumière de la description qui précède, que le procédé et le dispositif évitent l'utilisation d'une deuxième horloge dite lente, comme dans le brevet FR 2.420.767.It can therefore be seen, in the light of the above description, that the method and the device avoid the use of a second so-called slow clock, as in patent FR 2,420,767.

D'autre part, ce procédé ou ce dispositif présente l'avantage d'éviter la nécessité, soit de synchroniser le masquage avec les impulsions issues du capteur, comme dans le brevet FR 2.028.875, soit de valider le comptage, par des impulsions du capteur, comme dans le brevet US 3.757.167. Enfin, le procédé ou le dispositif permet d'avoir un capteur dont les signaux ont une fréquence supérieure à celle de l'horloge, ce qui n'est pas le cas dans le dispositif décrit dans l'article de BEDERMAN paru dans IBM. TD.B, Vol 13 N° 4, Septembre 1970, pages 1017 à 1018.On the other hand, this method or this device has the advantage of avoiding the need either to synchronize the masking with the pulses coming from the sensor, as in patent FR 2,028,875, or to validate the counting, by pulses of the sensor, as in US patent 3,757,167. Finally, the method or the device makes it possible to have a sensor whose signals have a frequency higher than that of the clock, which is not the case in the device described in the article by BEDERMAN published in IBM. TD.B, Vol 13 N ° 4, September 1970, pages 1017 to 1018.

De plus, le procédé ou le dispositif permettrait, d'une part, en faisant varier le temps de masquage des signaux d'interruption, d'obtenir la meilleure précision possible, compte tenu du calcul de la vitesse précédente et, d'autre part, de s'arranger également pour que les compteurs ne débordent pas pendant le temps de masquage, compte tenu de la plage de fonctionnement.In addition, the method or the device would make it possible, on the one hand, by varying the masking time of the interrupt signals, to obtain the best possible precision, taking into account the calculation of the previous speed and, on the other hand , to also arrange so that the counters do not overflow during the masking time, taking into account the operating range.

Il n'y a aucune perte d'impulsions, aussi bien dans le premier compteur que dans le second et la précision du dispositif en valeur moyenne est donc parfaite.There is no loss of pulses, both in the first counter and in the second and the precision of the device in average value is therefore perfect.

Il est bien évident que toute modification à la portée de l'homme de l'art fait également partie de l'invention.It is obvious that any modification within the reach of ordinary skill in the art is also part of the invention.

Claims (8)

1. Procédé de détermination de la vitesse de rotation ou de déplacement linéaire d'un organe portant un capteur produisant des impulsions dont la fréquence est proportionnelle à la vitesse , utilisant au moins un premier compteur (30) pour compter les impulsions issues du capteur et mesurant les déplacements et un deuxième compteur (31) pour compter les impulsions délivrées par une horloge (9) de mesure du temps,
caractérisé en ce qu'il comporte les étapes suivantes : - le chargement des compteurs (30, 31) à une valeur présélectionnée, puis le décomptage, de façon asynchrone entre les compteurs (30, 31), de chaque impulsion issue du capteur pour le premier compteur (30), de chaque impulsion d'horloge (9) pour le second compteur (31) ; - le masquage, pendant un intervalle de temps déterminé, de signaux d'interruption (Q16) produits, à des instants déterminés, par les impulsions issues du capteur et de l'horloge (9) ; - la lecture du contenu des compteurs par l'intermédiaire d'au moins un registre de lecture (301) lors de l'interruption qui suit la fin du masquage ; et - le rechargement des compteurs à une valeur présélectionnée dès lors qu'il arrive sur l'entrée horloge (CKO, CK1) des compteurs (30, 31) une impulsion qui suit ladite lecture. 1. Method for determining the speed of rotation or linear displacement of a member carrying a sensor producing pulses whose frequency is proportional to the speed, using at least a first counter (30) to count the pulses from the sensor and measuring the displacements and a second counter (31) for counting the pulses delivered by a time measurement clock (9),
characterized in that it comprises the following stages: - loading the counters (30, 31) to a preset value, then counting down, asynchronously between the counters (30, 31), of each pulse from the sensor for the first counter (30), of each pulse of clock (9) for the second counter (31); - masking, during a determined time interval, of interrupt signals (Q 16 ) produced, at determined times, by the pulses from the sensor and the clock (9); - reading the content of the counters via at least one read register (301) during the interruption which follows the end of the masking; and - reloading the counters to a preselected value as soon as there is a pulse following the said reading on the clock input (CKO, CK1) of the counters (30, 31). 2. Procédé selon la revendication 1,
caractérisé en ce que la durée de masquage est déterminée par un troisième compteur préchargé à une valeur présélectionnée au cours de la susdite étape de chargement, ce troisième compteur effectuant un décomptage au rythme de l'horloge et fournissant, au cours de ce décomptage jusqu'à 0, un signal de masquage (MASQ).2. Method according to claim 1,
characterized in that the masking duration is determined by a third counter preloaded to a preselected value during the above loading step, this third counter counting down at the clock rate and providing, during this counting down to at 0, a masking signal (MASQ). 3. Procédé selon l'une des revendications précédentes,
caractérisé en ce que la susdite lecture du contenu des compteurs comprend les étapes suivantes : - une première étape au cours de laquelle s'effectue le transfert du premier compteur (30) dans un registre de lecture (301) commun au premier et au deuxième compteurs (30, 31) ; - une deuxième étape dans laquelle s'effectue le transfert du contenu du registre de lecture (301) dans la zone Ml d'une mémoire ; - une troisième étape dans laquelle s'effectue le transfert du contenu du second compteur (31) dans le registre de lecture (301) ; - une quatrième étape au cours de laquelle s'effectue le transfert du contenu du registre de lecture dans la zone M2 d'une mémoire ; 3. Method according to one of the preceding claims,
characterized in that the above-mentioned reading of the content of counters includes the following steps: - a first step during which the first counter (30) is transferred to a read register (301) common to the first and second counters (30, 31); a second step in which the content of the reading register (301) is transferred to the area M1 of a memory; - a third step in which the content of the second counter (31) is transferred to the read register (301); a fourth step during which the content of the reading register is transferred to the area M2 of a memory; 4. Procédé selon la revendication 3,
caractérisé en ce qu'il comprend en outre une opération de calcul de la vitesse, cette opération étant obtenue en effectuant le quotient du contenu de la zone de mémoire Ml qui se trouve chargée par le contenu du premier compteur (30) par le contenu de la zone de mémoire M2 qui se trouve chargée par le contenu du deuxième compteur (31).4. Method according to claim 3,
characterized in that it further comprises an operation for calculating the speed, this operation being obtained by carrying out the quotient of the content of the memory area Ml which is loaded by the content of the first counter (30) by the content of the memory area M2 which is loaded by the content of the second counter (31). 5. Procédé selon l'une des revendications précédentes,
caractérisé en ce que l'écriture du mot de présélection s'effectue sur le front montant d'un signal de commande Gi) apparaissant avant le front montant du signal appliqué sur l'entrée (CKi) du compteur de préférence 100 ns avant ledit front, l'état du compteur n'étant modifié que sur le front descendant dudit-signal.5. Method according to one of the preceding claims,
characterized in that the writing of the preselection word takes place on the rising edge of a control signal Gi) appearing before the rising edge of the signal applied to the input (CK i ) of the counter preferably 100 ns before said edge, the state of the counter being modified only on the falling edge of said signal. 6. Dispositif pour la mise en oeuvre du procédé selon l'une des revendications précédentes,
caractérisé en ce qu'il comprend un microprocesseur (2), un circuit de comptage programmable (3) comprenant trois compteurs (30, 31, 32), ce circuit de comptage (3) étant relié à un bus adresses/données (PO) du microprocesseur, un circuit de bascules de mémorisation (4) stockant les adresses permettant la sélection (CS, Al, A0) des compteurs (30, 31, 32), chaque compteur (30, 31, 32) étant associé à un registre de présélection (300, 310, 320) d'une valeur-de réinitialisation des compteurs et d'un registre commun de lecture des valeurs comptées, et un circuit logique (1) recevant un signal de masquage produit par le troisième compteur (32) et produisant, en l'absence du signal de masquage des signaux d'interruption en synchronisme avec une séquence engendrée par les impulsions envoyées par le capteur et par la susdite horloge (9), lesdits signaux d'interruption étant envoyés à une entrée d'interruption INTO du microprocesseur (2).6. Device for implementing the method according to one of the preceding claims,
characterized in that it comprises a microprocessor (2), a programmable counting circuit (3) comprising three counters (30, 31, 32), this counting circuit (3) being connected to an address / data bus (PO) of the microprocessor, a memory flip-flop circuit (4) storing the addresses allowing the selection (CS, Al, A0) of the counters (30, 31, 32), each counter (30, 31, 32) being associated with a preset register (300, 310, 320) of a reset value counters and a common register for reading the counted values, and a logic circuit (1) receiving a masking signal produced by the third counter (32) and producing, in the absence of the masking signal, interrupt signals in synchronism with a sequence generated by the pulses sent by the sensor and by the above clock (9), said interrupt signals being sent to an interrupt input INTO of the microprocessor (2). 7. Dispositif selon la revendication 6,
caractérisé en ce que le susdit circuit logique (1) comprend deux bascules de type JK, à savoir : - une première bascule (5) qui reçoit sur son entrée (CP15), par l'intermédiaire d'un circuit logique NON ET (7) les impulsions en forme de créneau provenant du capteur ; - une deuxième bascule (6) qui reçoit sur son entrée (CP16), par l'intermédiaire d'un inverseur (8), le signal émis par une horloge (9),
en ce que la sortie (Q15) de la bascule (5) est reliée, d'une part, à l'entrée (CD16) de la bascule (6) et, d'autre part, à la deuxième entrée du circuit logique NON ET (7), en ce que l'entrée (CD15) de la bascule 5 reçoit, par l'intermédiaire d'un inverseur (10), un signal de masquage MASQ provenant de la sortie OUT2 du troisième compteur (32) du circuit de comptage (3), et
en ce que la sortie (Q 16) de la bascule (6) est reliée à l'entrée INTO du microprocesseur 2. 7. Device according to claim 6,
characterized in that the above logic circuit (1) comprises two JK type flip-flops, namely: - a first flip-flop (5) which receives on its input (CP 15 ), via a NAND logic circuit (7) the pulses in the form of a slot originating from the sensor; - a second flip-flop (6) which receives on its input (CP 16 ), via an inverter (8), the signal emitted by a clock (9),
in that the output (Q 15 ) of the scale (5) is connected, on the one hand, to the input (CD 16 ) of the scale (6) and, on the other hand, to the second input of the circuit NAND logic (7), in that the input (CD 15 ) of the flip-flop 5 receives, via an inverter (10), a masking signal MASQ coming from the output OUT2 of the third counter (32 ) of the counting circuit (3), and
in that the output ( Q 16 ) of the flip-flop (6) is connected to the INTO input of the microprocessor 2. 8. Dispositif selon l'une des revendications 6 et 7, caractérisé en ce que la sortie (P10) du port (Pl) du microprocesseur est reliée, d'une part, aux entrées (G0, Gl, G2) des compteurs (30, 31, 32) du circuit (4) et, d'autre part, à l'une des entrées de deux circuits logiques NON OU (12, 13) dont les sorties sont respectivement reliées aux entrées CKO et CK1, CK2 des compteurs (30 et 31, 32), en ce que la deuxième entrée du circuit NON OU (12) est reliée au capteur par l'intermédiaire d'un circuit inverseur (14) et en ce que la deuxième entrée du circuit NON OU (13) est connectée à l'horloge (9) par l'intermédiaire du circuit inverseur (8).8. Device according to one of claims 6 and 7, characterized in that the output (P10) of the port (Pl) of the microprocessor is connected, on the one hand, to the inputs (G0, Gl, G2) of the counters (30 , 31, 32) of the circuit (4) and, on the other hand, to one of the inputs of two NOR logic circuits (12, 13) whose outputs are respectively connected to the inputs CKO and CK1, CK2 of the counters ( 30 and 31, 32), in that the second input of the NOR circuit (12) is connected to the sensor via an inverter circuit (14) and in that the second input of the NOR circuit (13) is connected to the clock (9) by the 'through the inverter circuit (8).
EP84401655A 1983-08-30 1984-08-09 Method and device for determining a velocity Expired EP0135428B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT84401655T ATE31117T1 (en) 1983-08-30 1984-08-09 METHOD AND ARRANGEMENT FOR DETERMINING A VELOCITY.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8313869A FR2551218B1 (en) 1983-08-30 1983-08-30 METHOD FOR DETERMINING A SPEED AND DEVICE FOR IMPLEMENTING IT
FR8313869 1983-08-30

Publications (2)

Publication Number Publication Date
EP0135428A1 true EP0135428A1 (en) 1985-03-27
EP0135428B1 EP0135428B1 (en) 1987-11-25

Family

ID=9291867

Family Applications (1)

Application Number Title Priority Date Filing Date
EP84401655A Expired EP0135428B1 (en) 1983-08-30 1984-08-09 Method and device for determining a velocity

Country Status (5)

Country Link
US (1) US4683545A (en)
EP (1) EP0135428B1 (en)
AT (1) ATE31117T1 (en)
DE (1) DE3467815D1 (en)
FR (1) FR2551218B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284672A (en) * 1985-06-11 1986-12-15 Diesel Kiki Co Ltd Frequency measuring instrument
JPH0788896B2 (en) * 1986-08-11 1995-09-27 アイシン・エィ・ダブリュ株式会社 Automatic transmission with erroneous shift prevention function
US5916295A (en) * 1997-05-05 1999-06-29 Ford Global Technologies, Inc. Method and system for calculating engine speed and acceleration

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3150807A1 (en) * 1980-12-26 1982-08-05 Nissan Motor Co., Ltd., Yokohama, Kanagawa Device for measuring machine speed

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325265B1 (en) * 1971-06-15 1978-07-26
JPS49122382A (en) * 1973-03-22 1974-11-22
JPS5584858A (en) * 1978-12-18 1980-06-26 Nippon Denso Co Ltd Engine control
CA1159534A (en) * 1979-12-28 1983-12-27 Kunihisa Hayashi Digital indication type speedometer
JPS6029069B2 (en) * 1979-12-28 1985-07-08 トヨタ自動車株式会社 Digital display speedometer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3150807A1 (en) * 1980-12-26 1982-08-05 Nissan Motor Co., Ltd., Yokohama, Kanagawa Device for measuring machine speed

Also Published As

Publication number Publication date
DE3467815D1 (en) 1988-01-07
FR2551218B1 (en) 1986-10-17
US4683545A (en) 1987-07-28
EP0135428B1 (en) 1987-11-25
FR2551218A1 (en) 1985-03-01
ATE31117T1 (en) 1987-12-15

Similar Documents

Publication Publication Date Title
EP0272969B1 (en) Method and programmable apparatus for transcribing strings of characters
FR2539528A1 (en) MICROPROCESSOR SYSTEM COMPRISING TWO PROCESSORS
FR2533979A1 (en) METHOD AND DEVICE FOR CONTROLLING AN ASSISTED STEERING FOR VEHICLE
FR2525347A1 (en) METHOD AND DEVICE FOR PRODUCING DIGITAL PROPORTIONAL FREQUENCIES OF MEASURING PULSES THAT BELONG TO A MEASURING IMPULSE TRAIN
FR2525348A1 (en) METHOD FOR PRODUCING VALUES CORRESPONDING TO THE PERIOD BETWEEN TWO SUCCESSIVE PULSES OF A PULSE SUITE AND THEIR FREQUENCY, AND DEVICE FOR CARRYING OUT SAID METHOD
FR2633116A1 (en) MOTOR SUPPLY CIRCUIT
EP0006367A1 (en) Triggering device, in particular for the ignition of an internal-combustion engine
FR2508669A1 (en) PROGRAMMABLE LOGIC DEVICE FOR TAKING, PROCESSING AND TRANSMITTING DATA
EP0135428B1 (en) Method and device for determining a velocity
FR2488426A1 (en) DIGITAL GENERATOR OF SYMBOLS WITH ERROR CONTROL
WO1979000808A1 (en) Device for measuring the frequency of a pulse generator and digital control system comprising such a device
FR2486731A1 (en) DEVICE FOR REGULATING THE ROTATION SPEED OF AN ELECTRIC MOTOR
EP0379816B1 (en) Control for crossed-coil instruments
FR2509892A1 (en) SELECTIVE COMPLEMENTATION DATA MEMORY AND METHOD FOR USING SAID MEMORY
FR2566132A1 (en) Method and device for measuring the period of a quasi-sinusoidal signal and their applications
EP0187077A1 (en) Processor for vector tracing
EP0449190B1 (en) Programmer producing binary output signals in response to a clock signal
EP0603053B1 (en) Method and apparatus for generating binary errors
SU1418762A1 (en) Device for capturing and processing information
EP0196255B1 (en) Method for the generation of a synchronous clock signal from a single or double density-coded signal, and apparatus for carrying out said method
EP0328448B1 (en) Process and device for the synchronisation of terminals communicating via a chain without temporary transparency
EP0328436B1 (en) Method and device for the partial decoding of the header of a communication message sent by a first station towards at least a second station, especially in a motor vehicle
EP0655691B1 (en) Processor interface circuit for exchanging serial digital data with a peripheral device
FR2828971A1 (en) TWO-PHASE SIGNAL DECODING CIRCUIT
SU1599777A1 (en) Apparatus for measuring rotational speed

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19840810

AK Designated contracting states

Designated state(s): AT BE CH DE GB IT LI LU NL SE

17Q First examination report despatched

Effective date: 19860707

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH DE GB IT LI LU NL SE

REF Corresponds to:

Ref document number: 31117

Country of ref document: AT

Date of ref document: 19871215

Kind code of ref document: T

ITF It: translation for a ep patent filed
REF Corresponds to:

Ref document number: 3467815

Country of ref document: DE

Date of ref document: 19880107

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 19910710

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19910802

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19910812

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: LU

Payment date: 19910814

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 19910815

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19910817

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19910828

Year of fee payment: 8

ITTA It: last paid annual fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19910831

Year of fee payment: 8

EPTA Lu: last paid annual fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19920809

Ref country code: GB

Effective date: 19920809

Ref country code: AT

Effective date: 19920809

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19920810

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19920831

Ref country code: CH

Effective date: 19920831

Ref country code: BE

Effective date: 19920831

BERE Be: lapsed

Owner name: LA TELEMECANIQUE ELECTRIQUE

Effective date: 19920831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19930301

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19920809

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19930501

EUG Se: european patent has lapsed

Ref document number: 84401655.0

Effective date: 19930307