EA044819B1

EA044819B1 - Многоуровневые контроллеры напряжения гистерезиса для модуляторов напряжения и способы для их управления

Info

Publication number: EA044819B1
Application number: EA202090065
Authority: EA
Inventors: Михаил Слепченков
Original assignee: Таэ Текнолоджиз, Инк.
Priority date: 2017-06-16
Filing date: 2018-06-18
Publication date: 2023-10-03

Description

Область техники

Настоящее раскрытие относится к силовым электронным цепям, и более конкретно, к многоуровневым контроллерам напряжения гистерезиса для модуляторов напряжения и к способам для их управления.

Предшествующий уровень техники

Модуляторы напряжения широко используются для вещательных, медицинских, промышленных и исследовательских применений. Большинство обычных методов модуляции напряжения включают в себя импульсную ступенчатую модуляцию, грубую ступенчатую модуляцию, широтно-импульсную модуляцию и их гибридные модификации.

Эти обычные методы модуляции имеют несколько недостатков. Например, эти обычные методы модуляции представляют собой линейные способы, которые требуют пропорционально-интегрального (PI) контроллера с дополнительным контуром упреждения (с прямой связью) в системе управления для оценки индекса модуляции или рабочего цикла на каждый шаг дискретизации. Кроме того, низкие частоты пульсации выходного напряжения обычно возникают в этих обычных методах модуляции из-за несбалансированности напряжений DC-звеньев, изменения в параметрах пассивных элементов и девиаций рабочих циклов последовательно соединенных модулей. Наконец, существует сильная корреляция между параметрами PI-контроллера и параметрами нагрузки в этих обычных методах модуляции. Поэтому, если характеристики нагрузки быстро изменяются в широком диапазоне, то PI-контроллер не способен работать эффективно и достаточно быстро, чтобы свести к минимуму погрешность управления в переходных периодах.

Гистерезис представляет собой явление, при котором отклик физической системы на внешнее воздействие зависит не только от текущей величины этого воздействия, но и от предыстории системы. В математическом выражении, отклик на внешнее воздействие является двузначной функцией; одно значение применяется, когда воздействие возрастает, в то время как другое значение применяется, когда воздействие снижается.

Среди существующих методов управления, нелинейное управление напряжением диапазона гистерезиса остается самым простым и быстрым способом. Помимо быстрого отклика контура управления напряжением, нелинейный способ управления напряжением диапазона гистерезиса не требует какоголибо знания об изменении параметров нагрузки. Однако метод управления напряжением гистерезиса для модуляторов напряжения становится все более сложным с увеличением числа силовых ячеек (элементов), соединенных последовательно.

С учетом указанных выше ограничений, желательно обеспечить многоуровневый контроллер напряжения гистерезиса (MHVC) для модуляторов напряжения, имеющих любое количество последовательно соединенных силовых ячеек, с обеспечением очень точного регулирования напряжения в широком диапазоне флуктуации параметров нагрузки.

Краткое описание сущности изобретения

Варианты осуществления настоящего раскрытия направлены на системы и способы, которые обеспечивают простые и эффективные многоуровневые способы управления напряжениями гистерезиса для каскадных многоуровневых модуляторов напряжения. В вариантах осуществления, каскадный многоуровневый модулятор содержит множество силовых ячеек, соединенных последовательно, и имеет любое положительное целое число уровней выходного напряжения, чтобы быстро, эффективно и точно управлять любым однополярным напряжением на нагрузке модулятора напряжения и переносить электрическую мощность от электрической сети через AC/DC преобразователи или непосредственно от элементов накопления энергии силовых ячеек на эту нагрузку. Варианты осуществления также направлены на способ операционного поворота (углового смещения) силовых ячеек многоуровневого модулятора напряжения, который обеспечивает равное распределение мощности между силовыми ячейками и выравнивание (балансировку) напряжений элементов накопления энергии силовых ячеек модулятора.

Варианты осуществления, представленные здесь, предпочтительно могут быть использованы в различных применениях, в которых используются регулируемые по напряжению модуляторы. Примеры таких применений могут включать в себя, без ограничения, силовые электронные схемы, содержащие: источники мощности смещения электродов для Токамака и FRC плазменных реакторов; источники питания для инжекторов пучка нейтральных частиц; магнетронные модуляторы; клистронные модуляторы; модуляторы электронной пушки; высокомощные рентгеновские источники питания; средневолновые и длинноволновые передатчики; а также коротковолновые твердотельные передатчики.

Другие системы, способы, признаки и преимущества примерных вариантов осуществления будут или станут очевидными для специалиста в данной области техники после изучения следующих чертежей и подробного описания.

Краткое описание фигур

Детали примерных вариантов осуществления, включая структуру и функционирование, можно понять отчасти на основе изучения прилагаемых чертежей, на которых одинаковые ссылочные позиции относятся к одинаковым частям. Компоненты на чертежах представлены не обязательно в масштабе, вместо этого упор сделан на иллюстрации принципов раскрытия. Кроме того, все иллюстрации, предна- 1 044819 значены для передачи концепций, где относительные размеры, формы и другие детальные атрибуты могут быть проиллюстрированы схематично, а не буквально или точно.

Фиг. 1 иллюстрирует схему многоуровневого модулятора напряжения в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 2 иллюстрирует примерный многоуровневый контроллер напряжения гистерезиса в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 3 иллюстрирует примерный блок оценки уровня напряжения в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 4А, 4В, 4С и 4D иллюстрируют примерную операцию примерного блока оценки уровня напряжения в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 5 иллюстрирует примерный генератор шаблона переключения в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 6А иллюстрирует примерный блок 1VDC поворота в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 6В иллюстрирует примерный блок 2VDC поворота в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 6С иллюстрирует примерный блок 3VDC поворота в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 6D иллюстрирует примерный блок 4VDC поворота в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 6Е иллюстрирует примерный блок (N-1)VDC поворота в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 7А, 7В, 7С и 7D иллюстрируют примерную операцию примерного генератора шаблона переключения в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 8 иллюстрирует примерное переключение и сигналы Levels (Уровни) для примерного семи (7-) уровневого модулятора напряжения в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 9А, 9В и 9С иллюстрируют результаты моделирования операции примерного семи- (7-) уровневого модулятора напряжения в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 10А, 10В и 10С иллюстрируют результаты моделирования (масштабированные записанные кривые) операции примерного семи- (7-) уровневого модулятора напряжения в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 11А, 11В и 11С иллюстрируют примерные экспериментальные результаты операции примерного иллюстративного семи- (7-) уровневого модулятора напряжения, приводимого в действие с активными электродами диверторов FRC реактора и в соответствии с вариантами осуществления настоящего раскрытия.

Фиг. 12А, 12В и 12С иллюстрируют примерные экспериментальные результаты операции примерного семи- (7-) уровневого модулятора напряжения, приводимого в действие с активными электродами диверторов FRC реактора и в соответствии с вариантами осуществления настоящего раскрытия.

Следует отметить, что элементы с подобными структурами или функциями, как правило, представлены одинаковыми ссылочными позициями для иллюстрации на всех чертежах. Следует также отметить, что чертежи предназначены только для облегчения описания предпочтительных вариантов осуществления изобретения.

Подробное описание

Следующие варианты осуществления описаны подробно, чтобы позволить специалистам в данной области техники изготовить и использовать различные варианты осуществления настоящего раскрытия. Следует понимать, что другие варианты осуществления будут очевидны на основе настоящего раскрытия, и что система, процесс или изменения могут быть выполнены без отклонения от сущности и объема настоящих вариантов осуществления.

В последующем описании многочисленные конкретные подробности приведены, чтобы обеспечить полное понимание настоящих вариантов осуществления. Однако будет очевидно, что настоящие варианты осуществления могут быть практически реализованы без этих конкретных деталей. В целях повышения ясности, некоторые хорошо известные схемы, конфигурации системы и этапы процесса могут не описываться детально.

Фигуры, показывающие варианты осуществления настоящего раскрытия являются полусхематичными и представлены не в масштабе, и, в частности, некоторые из размеров предназначены для ясности изложения и показаны увеличенными на чертежах.

Варианты осуществления настоящего раскрытия направлены на системы и способы, которые обеспечивают простые и эффективные многоуровневые способы управления напряжением гистерезиса для каскадных многоуровневых модуляторов напряжения. В вариантах осуществления, каскадный многоуровневый модулятор содержит множество силовых ячеек, соединенных последовательно, и имеет любое положительное целое число уровней выходного напряжения, чтобы быстро, эффективно и точно

- 2 044819 управлять любым однополярным напряжением на нагрузке модулятора напряжения и переносить электрическую мощность от электрической сети через AC/DC преобразователи или непосредственно от элементов накопления энергии силовых ячеек на эту нагрузку. Варианты осуществления также относится к способу операционного поворота силовых ячеек многоуровневого модулятора напряжении, который обеспечивает равное распределение мощности среди силовых ячеек и выравнивание напряжения элементов накопления энергии силовых ячеек модулятора.

В вариантах осуществления, примерный многоуровневый контроллер напряжения гистерезиса (MHVC) имеет надежную структуру, которая свободна от указанных выше недостатков и не имеет каких-либо дополнительных контуров регулирования, кроме петли гистерезиса напряжения. Выходные напряжения всех силовых ячеек модулятора напряжения настраиваются динамически и в автоматическом режиме с помощью MHVC для поддержания минимального предварительно установленного значения погрешности регулирования выходного напряжения, исключая влияние изменения параметров пассивных компонентов и задержек распространения управляющих сигналов на колебания выходного напряжения. Имеются три основные и взаимосвязанные задачи, которые выполняются посредством MHVC: 1) поддержание выходного напряжения модулятора в пределах заданных границ погрешности регулирования; 2) идентификация соответствующего уровня выходного напряжения в любой момент времени; и 3) поворот (угловое смещение) силовых ячеек.

Варианты осуществления направлены на конструкцию быстродействующего MHVC, которая может быть реализована на любой FPGA или аналогичном конструктивном компоненте и может работать с высокой тактовой частотой (десятки мегагерц). Конструкция содержит блок гистерезиса, блок оценки уровня напряжения, как описано здесь, и генератор шаблона переключения, как описано здесь.

Фиг. 1 иллюстрирует схему многоуровневого модулятора 100 напряжения (модулятора напряжения) в соответствии с вариантами осуществления настоящего раскрытия. Многоуровневый модулятор 100 напряжения подключен к трехфазной сети 101 на стороне низкого напряжения и к нагрузке 102 на стороне высокого напряжения, а также к системе 105 управления, имеющей MHVC. Функции системы 105 управления могут быть реализованы с использованием либо программных, либо аппаратных процессоров, включающих в себя программные процедуры, аппаратные компоненты или их комбинации.

Примерный многоуровневый модулятор 100 напряжения содержит N последовательно соединенных ячеек 103A-103N, где каждая ячейка 103A-103N содержит вторичную обмотку изолирующего трансформатора (V_SECN) 106A-106N, соединенную с трехфазным диодным мостом (DB_N) 107A-107N, емкостной накопительный элемент (C_DCN) 108A-108N на DC-стороне (DC-звене) DB_N 107A-107N и стандартный понижающий преобразователь с активным двунаправленным переключателем (S_N) 1O9A-1O9N (например, для модуляторов высокого напряжения S_N может включать в себя IGBT с диодом свободного хода (безынерционным диодом), в то время как для модуляторов более низкого напряжения S_N может включать в себя MOSFET низкого напряжения) и диод (D_N) 110A-110N. Следует принять во внимание, что N является положительным целым числом. Каждая ячейка 103A-103N может быть также оснащена опциональным LCR-фильтром (L_FN, C_FN, R_fn) 111A-111N на его выходе, и модулятор 100 напряжения также может быть оснащен опциональным CR-фильтром (C_FO, RFo) 113 на его выходе. DC-звенья всех силовых ячеек 103A-103N изолированы друг от друга на максимальном уровне напряжения нагрузки посредством трехфазного трансформатора с несколькими обмотками (V_SECN) 106A-106N.

Предполагается, что модулятор 100 напряжения работает в непрерывном режиме, перенося энергию от трехфазной сети 101 на нагрузку 102. Кроме того, можно эксплуатировать модулятор 100 полностью отсоединенным от сети 101 в течение некоторого периода времени с использованием энергии, накопленной в накопительных элементах (например, конденсаторах, суперконденсаторах, батареях) 108A-108N элементов 103A-103N, если напряжение на накопительных элементах 108A-108N незначительно снижается в течение рабочего времени, чтобы поддерживать желательное выходное напряжение на нагрузке 102.

Каждое напряжение DC-звена силовых ячеек 103A-103N модулятора 100 напряжения в модуляторе 100 напряжения может рассматриваться как источник DC-напряжения фиксированной величины (VC_DCN), который на практике, в соответствии с некоторыми вариантами осуществления, может быть порядка от 12 до 1200 вольт. Полное напряжение на последовательно соединенных силовых ячейках 103A-103N (т.е. между выводами OUT+104A и OUT-104B) зависит от числа ячеек, которые были включены путем замыкания ассоциированных переключателей S1-S_N 109A-109N. Например, если все из переключателей S1-S_N 109A-109N замыкаются в то же самое время, то все накопительные элементы DCзвеньев (например, конденсаторы) с напряжением V_DC1__N соединены между собой последовательно и складываются вместе (т.е. суммируются), чтобы обеспечить выходное напряжение, равное N-кратному напряжению V_DC1__N. Если каждый источник напряжения V_dc1-n DC-звена имеет величину порядка 800 В и N составляет порядка 20, то полное выходное напряжение модулятора 100 напряжения может составлять порядка 16000 В.

Если переключатель S_N 109N в силовой ячейке 103N разомкнут (то есть не в проводящем режиме), то эта конкретная ячейка обходится (шунтируется), и ее выходное напряжение равно нулю. Таким образом, выходное напряжение модулятора 100 напряжения может синтезироваться и модулироваться числом ячеек, которые включаются и выключаются.

- 3 044819

Со ссылкой на фиг. 1, в противоположность этому, в стандартном методе широтно-импульсной модуляции (PSM), если имеется N последовательно соединенных силовых ячеек в модуляторе напряжения и каждая ячейка имеет период коммутации Т (с), переключатель S₁ ячейки 1 будет включен во время t_bно переключатель S2 ячейки 2 включается на Т/n (с) позже, чем первый, третий (S3) включается на 2Т/п (с) позже, чем второй (S₂), и так далее. Этот метод поворота PSM обеспечивает очень низкие пульсации на выходе модулятора напряжения, так как их амплитуда обратно пропорциональна частоте АСкомпонента где выходного напряжения модулятора напряжения. Все силовые ячейки переключаются с той же самой фиксированной частотой переключения f_SW, тогда fAc=Nxf_SW.

Регулирование выходного напряжения с использованием PSM выполняется с помощью принципов линейного регулирования (PI, с упреждением или их комбинации) путем вычисления требуемого числа силовых ячеек, которые должны включаться (грубая ступенчатая модуляция), и/или регулирования рабочего цикла D (широтно-импульсная модуляция), который должен быть одинаковым для всех силовых ячеек в случае, когда пассивные компоненты (C_DC, L_F, Rf, C_f) всех силовых ячеек абсолютно идентичны, паразитные емкости являются одними и теми же, как и задержки распространения управляющих сигналов. Однако в действительности все пассивные компоненты всегда имеют небольшое отклонение в параметрах, и задержки распространения управляющих сигналов для силовых ячеек не всегда одинаковы. В результате, каждая силовая ячейка должна включаться с отличающимся требуемым рабочим циклом D_N, что должно корректироваться в системе управления на основе PSM с помощью дополнительного контура регулирования с использованием сигнала обратной связи напряжения DC-звена. Кроме того, дополнительная регулировка времен t₁, t₂ ... t_N может быть необходима для устранения низкочастотных колебаний выходного напряжения модулятора напряжения.

Как описано выше, варианты осуществления здесь направлены на многоуровневый контроллер напряжения гистерезиса (MHVC), имеющий надежную структуру, которая свободна от указанных выше недостатков и не имеет каких-либо дополнительных контуров регулирования, кроме петли гистерезиса напряжения. Выходные напряжения всех силовых ячеек 103A-103N модулятора 100 напряжения регулируются динамически и в автоматическом режиме посредством MHVC для поддержания минимального предварительно установленного значения погрешности регулирования выходного напряжения, исключая влияние изменения параметров пассивных компонентов и задержек распространения управляющих сигналов на колебания выходного напряжения.

Фиг. 2 иллюстрирует примерный многоуровневый контроллер 200 напряжения гистерезиса системы 105 управления (см. фиг. 1) в соответствии с вариантами осуществления настоящего раскрытия. Примерный многоуровневый контроллер 200 напряжения гистерезиса содержит фильтр нижних частот (LP-фильтр) Filter1 201, блок суммирования Sum1 202, блок гистерезиса Hyst1 203, блок 204 оценки уровня напряжения и генератор 205 шаблона переключения. Реальный сигнал напряжения обратной связи V_REAL от датчика напряжения VS 112 (см. фиг. 1) проходит через фильтр нижних частот Filter1 201 на отрицательный вход блока суммирования Sum1 202, где он вычитается из опорного напряжения V_REF для генерирования сигнала погрешности напряжения AV как их разность. Сигнал погрешности напряжения AV напряжения вводится в блок гистерезиса Hyst1 203, который имеет настройки порогов верхней границы (HB) и нижней границы (LB). Когда AV достигает верхнюю границу (НВ) блока гистерезиса Hyst1 203, выходное значение блока гистерезиса Hyst1 203 устанавливается в 1 и остается на этом уровне до тех пор, пока AV не пересечет свою нижнюю границу (LB) блока гистерезиса Hyst1 203. Когда AV пересекает свою нижнюю границу (LB) блока гистерезиса Hyst1 203, выходное значение блока гистерезиса Hyst1 203 устанавливается в 0, и выход поддерживается на этом уровне до тех пор, пока AV снова не достигнет НВ.

Фиг. 3 иллюстрирует примерный блок 204 оценки уровня напряжения в соответствии с вариантами осуществления настоящего раскрытия. Фиг. 4A-4D иллюстрируют примерную операцию примерного блока 204 оценки уровня напряжения в соответствии с вариантами осуществления настоящего раскрытия.

Блок 204 оценки уровня напряжения 204 работает параллельно с блоком гистерезиса Hyst1 203. Блок 204 оценки уровня напряжения принимает те же самые сигналы настройки НВ и LB вместе с AV с выхода блока суммирования Sum1 202. Примерный блок 204 оценки уровня напряжения содержит схему отсчета тактового сигнала, образованную тактовым генератором Clock 210, логическим переключателем Switch1 211 и сбрасываемым счетчиком Counter1 212. Примерный блок 204 оценки уровня напряжения дополнительно содержит схему 204 снижения (декремента) уровня 220, содержащую логический элемент AND 1 221, детектор нарастающего фронта Rising Edge 2 222 и безынерционный счетчик Counter2 223. Блок 204 оценки уровня напряжения дополнительно содержит схему 230 приращения (инкремента) уровня, имеющую логический элемент AND2 231, детектору нарастающего фронта Rising Edge 3 232 и безынерционный счетчик Counter3 233. Примерный блок 204 оценки уровня напряжения дополнительно содержит схему 240 запуска и сброса для Counter1 212, которая содержит логический элемент XOR1 241, детектор нарастающего фронта Rising Edge 1 242 и логический элемент OR1 243. Примерный блок 204 оценки уровня напряжения дополнительно содержит блок суммирования Sum1 250.

- 4 044819

Блок Counterl 212 запускается, когда тактовый сигнал проходит через верхний входной канал Switchl 211 (в случае сигнала Истина на его среднем входном канале), и начинает отсчет числа тактовых циклов, генерируемых посредством Clock 210 в любом из следующих случаев: Если выход Comp1 213 соответствует значению Истина, то есть сигнал AV ниже, чем порог нижней границы LB гистерезиса (AV<LB). Этот случай иллюстрируется на фиг. 4A-4D, где в точке С2 сигнал AV становится ниже, чем LB, и Counter1 212 начинает приращение отсчета до тех пор, пока AV не возвратится к границам гистерезиса в точке D2, и выходной сигнал СОМР1 213 становится значением Ложь; Если выход Comp2 214 соответствует значению Истина, то есть сигнал AV выше, чем порог верхней границы НВ гистерезиса (AV>HB). Этот случай показан на фиг. 4A-4D, где в точке В1 сигнал AV становится выше, чем НВ, и Counter1 212 начинает приращение отсчета до тех пор, пока AV не возвратится к границам гистерезиса в точке С1, и выходной сигнал Comp2 214 становится значением Ложь.

Блок Counter2 223 дает приращение своему выходному сигналу отсчета, который подается на отрицательный вход блока суммирования Sum1 250, уменьшая число Уровней на выходе блока 204 оценки уровня напряжения, если оба из следующих случаев являются истинными одновременно: Если выход Comp1 213 соответствует значению Истина, то есть сигнал AV ниже, чем порог нижней границы LB гистерезиса (AV<LB); Если значение выходного сигнала отсчета Counter1 212 выше, чем предварительно установленное значение постоянной времени (в циклах).

Если оба из указанных выше условий удовлетворяются, то выход AND1 221 становится значением Истина, и этот факт обнаруживается блоком Rising Edge 2 222, который генерирует импульс длительностью в один тактовый цикл, и блок Counter2 223 дает приращение и удерживает свой выходной отсчет, уменьшая значение на выходе Sum1 250 (сигнал Уровни на выходе блока 204 оценки уровня напряжения).

Блок Counter3 233 дает приращение своему выходному сигналу отсчета, который подается на положительный вход блока суммирования Sum1 250, увеличивая число Уровней на выходе блока 204 оценки уровня напряжения, если оба из следующих случаев являются истинными одновременно: Если выход Comp2 214 соответствует значению Истина, т.е. сигнал AV выше, чем порог верхней границы НВ гистерезиса (AV>HB); Если значение выходного сигнала отсчета Counter1 212 выше, чем предварительно установленное значение постоянной времени (в циклах).

Если оба из указанных выше условий удовлетворяются, то выход AND2 231 становится значением Истина, и этот факт обнаруживается блоком Rising Edge 3 232, который генерирует импульс длительностью в один тактовый цикл, и блок Counter3 233 дает приращение и удерживает свой выходной отсчет, увеличивая значение на выходе Sum1 250 (сигнал Уровни на выходе блока 204 оценки уровня напряжения).

Этот случай увеличения сигнала уровней (приращение Counter3 233) проиллюстрирован на фиг. 4A-4D, где точка А2 удовлетворяет первому из двух представленных выше условий, а точка В2 соответствует второму условию, когда выходной сигнал отсчета Counter1 212 выше, чем значение постоянной времени, предварительно установленное на 500 тактовых циклов.

Имеется три условия, которые должны быть истинными для сброса Counter1 212, как можно видеть из фиг. 3. Если один из выходных сигналов блоков Rising Edge 1 242, Rising Edge 2 222 и Rising Edge 3 232 соответствует значению Истина, то выход блока OR1 243 также соответствует значению Истина, что действительно сбрасывает Counter1.

Фиг. 5 иллюстрирует примерный генератор 205 шаблона переключения в соответствии с вариантами осуществления настоящего раскрытия. Примерный генератор шаблона переключения обеспечивает уникальный способ поворота рабочего цикла силовых ячеек 103A-103N модулятора 100 напряжения, что обеспечивает автоматическое распределение мощности между силовыми ячейками 103A-103N, а также коррекцию рабочего цикла и фазового сдвига коммутации каждой силовой ячейки 103A-103N.

В вариантах осуществления примерный генератор 205 шаблона переключения содержит сбрасываемый Counter4 260 с сигналом сброса, формирующий схему на основе блока компаратора Comp4 262. Примерный генератор 205 шаблона переключения дополнительно содержит мультиплексор Switch 1 263 с N входными сигналами постоянных значений от 1 до N, где N представляет собой число силовых ячеек модулятора 100 напряжения. Примерный генератор 205 шаблона переключения дополнительно содержит мультиплексор Switch 1 263 c N+1 входными сигналами, причем каждый входной сигнал представлен как массив состояний переключения, и N-1 из них (1VDC поворот, 2VDC поворот ... (N-1) VDC поворот) являются динамическими массивами, и только два массива 0VDC и NVDC являются статическими и имеют постоянные значения. Примерный генератор 205 шаблона переключения принимает сигнал Уровни от блока 204 оценки уровня напряжения и сигнал Состояние от блока гистерезиса Hyst1 203. Выходные сигналы генератора 205 шаблона переключения представляют собой N команд переключения для всех N переключающих элементов (упомянутых IGBT) модулятора 100 напряжения.

Фиг. 7A-7D иллюстрируют примерную операцию примерного генератора 205 шаблона переключения в соответствии с вариантами осуществления настоящего раскрытия. Примерный генератор шаблона переключения, для которого операция изображена на фиг. 7A-7D, реализован в семиуровневом модуляторе напряжения, состоящем из семи силовых ячеек.

- 5 044819

Counter4 260 дает приращение своему выходному значению на каждый нарастающий фронт сигнала Состояние (см. фиг. 7A-7D) до значения N, что устанавливает выход Comp4 261 в значение Истина и сбрасывает Counter4 260. Этот выходной сигнал Counter4 260 выбирает постоянное значение на соответствующем входе мультиплексора Switch 1 262 на каждый отсчет и направляет его на выход мультиплексора Switch 1 262, формирующего сигнал Cell_rot, который представлен на фиг. 7A-7D. Таким образом, сигнал Cell_rot изменяется периодически от N до 1 с декрементом 1 на каждый нарастающий фронт сигнала Состояние.

Сигнал Уровни, поступающий от блока 204 оценки уровня напряжения, проходит через блок суммирования Sum2 263, где он получает приращение на 1 и поступает на управляющий вход блока мультиплексора Switch 2 264. Этот мультиплексор коммутирует N+1 массивов состояний переключения, соответствующих уровням выходного напряжения от 0VDC, когда все сигналы переключения соответствуют значению Ложь (ноль вольт на выходе модулятора 100 напряжения), до уровня NVDC, соответствующего максимальному выходному напряжению модулятора 100 напряжения, когда все сигналы переключения соответствуют значению Истина. Эти два уровня напряжения, минимальный и максимальный уровни выходного напряжения, создаются статическими массивами (0VDC и NVDC, см. фиг. 5) состояний переключения (сигналов) модулятора 100 напряжения, и никакой поворот силовых ячеек не требуется.

Функциональные диаграммы N-1 блоков динамических массивов от 1VDC поворота до (N-1) VDC поворота представлены на фиг. 6А-6Е.

Фиг. 6А иллюстрирует примерный блок 265A 1VDC поворота в соответствии с вариантами осуществления настоящего раскрытия. Фиг. 6В иллюстрирует примерный блок 265b 2VDC поворота в соответствии с вариантами осуществления настоящего раскрытия. Фиг. 6С иллюстрирует примерный блок 265С 3VDC поворота в соответствии с вариантами осуществления настоящего раскрытия. Фиг. 6D иллюстрирует примерный блок 265D 4VDC поворота в соответствии с вариантами осуществления настоящего раскрытия. Фиг. 6Е иллюстрирует примерный блок 265Е (N-1) VDC поворота в соответствии с вариантами осуществления настоящего раскрытия.

Каждый из блоков 265А-265Е, изображенных на фиг. 6А-6Е, содержит мультиплексор с управляющим входом, который принимает сигнал Cell_rot из блока Switch 2 264, и имеет N коммутируемых входов. Каждый из блоков 265А-265Е, изображенных на фиг. 6А-6Е, дополнительно содержит N статических массивов, содержащих конкретные состояния переключения для корректного поворота силовых ячеек 103A-103N модулятора 100 напряжения.

Если сигнал Уровни принимает только значения 0 и 1, выполняя регулировку выходного напряжения модулятора 100 напряжения 100 между уровнями 0VDC и 1VDC, то блок 265A 1VDC поворота участвует в операции вместе со статическим массивом 0VDC. Как видно из фиг. 6А, каждый из N статических массивов от 1VDC1 до 1VDCN блока 1VDC поворота имеет только одно высокое (Истина) состояние переключения, положение которого в массиве зависит от значения сигнала Cellrot. Например, если Cell_rot=1, то только первая силовая ячейка 103А приводится в действие, предоставляя напряжение ее накопительного элемента на выход модулятора 100 напряжения через разомкнутый переключающий элемент S1 109А (например, IGBT), в то время как все другие силовые ячейки 103B-103N шунтируются. Поворот силовых ячеек, участвующих в обеспечении уровня 1VDC выходного напряжения, обеспечивается сигналом Cell_rot, который изменяется периодически от N до 1 с декрементом 1 на каждый нарастающий фронт сигнала Состояние.

Если сигнал Уровни принимает только значения 1 и 2, выполняя регулировку выходного напряжения модулятора 100 напряжения между уровнями 1VDC и 2VDC, то блок 265A 1VDC поворота и блок 265В 2VDC поворота участвуют в операции совместно. Как видно из фиг. 6В, каждый из N статических массивов от 2VDC1 до 2VDCN блока 265В 2VDC поворота имеет два высоких (Истина) состояния переключения, положения которых в массиве зависит от значения сигнала Cellrot. Например, если Уровни=2 и Cell_rot=1, то первая и вторая силовые ячейки 103А и 103В приводятся в действие, предоставляя сумму напряжений своих накопительных элементов на выход напряжения модулятора 100 напряжения через разомкнутые переключающие элементы S1 и S₂ (109А и 109В), в то время как все другие силовые ячейки 103C-103N шунтируются. Когда сигнал Уровни изменяется на 1 на каждый нарастающий фронт сигнала Состояние, то только одна силовая ячейка остается соединенной с выходом, и ее номер будет уменьшаться на 1, так как сигнал Cell_rot изменяется также с нарастающим фронтом сигнала Состояние. В этом случае поворот силовых ячеек, участвующих в обеспечении уровней 1VDC и 2VDC выходного напряжения, гарантируется не только сигналом Cell_rot, который изменяется периодически от N до 1 с декрементом 1 на каждый нарастающий фронт сигнала Состояние, но и распределением высоких (упомянутого Истина) состояний переключения в динамических массивах блоков 265А и 265В 1VDC и 2VDC поворота.

Фиг. 8 иллюстрирует примерные сигналы переключения для примерного семи- (7-) уровневого модулятора напряжения в соответствии с вариантами осуществления настоящего раскрытия. Фиг. 8 обеспечивает пример операции генератора 205 шаблона переключения для случая семиуровневого модулятора напряжения, содержащего семь силовых ячеек, соединенных последовательно. Как видно из фиг. 8, сиг

- 6 044819 нал Уровни изменяется сначала от 5 до 6, когда модулятор 100 напряжения обеспечивает выходное напряжение между уровнями 5VDC и 6VDC, и затем сигнал Уровни переключается между 6 и 7, когда модулятор 100 напряжения регулирует свое выходное напряжение между уровнями 6VDC и 7VDC. В обоих случаях сигналы S₁-S₇ переключения (109A-109G) смещены друг от друга, обеспечивая поворот силовых ячеек с равномерным распределением потребляемой мощности и обеспечивая выходную частоту выходного напряжения в семь раз выше, чем частота переключения каждой отдельной силовой ячейки.

Фиг. 9А-9С иллюстрирует результаты моделирования операции примерного семи- (7-) уровневого модулятора напряжения в соответствии с вариантами осуществления настоящего раскрытия. Фиг. 10 иллюстрирует результаты моделирования (масштабированные записанные кривые) операции примерного семи- (7-) уровневого модулятора напряжения в соответствии с вариантами осуществления настоящего раскрытия. Семиуровневый модулятор напряжения включает в себя семь силовых ячеек, соединенных последовательно. Опорные выходное напряжение V_REF является синусоидальной волновой формой сигнала 100 Гц с амплитудой 3 кВ и DC-смещением 3,5 кВ, таким образом, максимальное выходное напряжение равно 6,5 кВ, а минимальное значение равно 0,5 кВ (фиг. 9А-9С). Предложенный многоуровневый контроллер напряжения гистерезиса работает таким образом, чтобы поддерживать погрешность регулирования AV в границах предварительно установленных значений НВ и LB (30 В и -30 В, соответственно, см. фиг. 9А-9С и фиг. 10А-10С). Перерегулирование AV в переходных областях уровня зависит от значения постоянной времени и может быть дополнительно уменьшено до некоторого уровня путем настройки значения постоянной времени. Сигнал Уровни, представленный на фиг. 9А-9С и фиг. 10А-10С, увеличивается и уменьшается, следуя динамическому опорному напряжению. Реальное выходное напряжение V_REAL поддерживается вокруг VRE_F с погрешностью регулирования AV.

Фиг. 11А-11С и фиг. 12А-12С показывают экспериментальные результаты однофазного семи- (7-) уровневого модулятора, содержащего семь (7) ячеек, соединенных последовательно, с емкостным накопительным элементом на стороне DC-звена, как показано на фиг. 1. Семи- (7-) уровневый модулятор работает с активными электродами, установленными в диверторах реактора на основе FRC с встречными пучками. Активные электроды находятся в контакте с плазмой, и PSU обеспечивает ток до 5 кА в плазму с выходным напряжением до 5 кВ. Параметры плазмы во время разряда плазмы значительно и быстро изменяются, и, таким образом, требуемое напряжение смещения должно регулироваться и стабилизироваться на желательном опорном значении.

Опорное напряжение V_REF и реальное выходное напряжение PSU V_OUT показаны как функции времени на фиг. 11В. Как можно видеть, V_OUT регулируется и стабилизируется вокруг VRE_F с сигналом погрешности управления напряжением, представленным на фиг. 11А, в то же время не превышая предварительно установленное значение ±100 А. Требуемое число уровней выходного напряжения, вычисленное блоком блока оценки уровня напряжения (204, см. фиг. 2), показано на фиг. 11В. По мере того как батареи конденсаторов в DC-звеньях силовых ячеек разряжаются, это требует, чтобы больше уровней выходного напряжения были установлены для поддержания постоянного выходного напряжения 3,5 кВ, и предложенная методология вычисляет его соответствующим образом. В конце импульса все батареи конденсаторов разряжаются до напряжения, при котором установка всех 8 уровней не достаточна, чтобы регулировать VOUT, что вызывает увеличение сигнала погрешности выходного напряжения.

Фиг. 12 показывает экспериментальные результаты операции того же самого PSU активного электрода с треугольным опорным напряжением VREF, демонстрируя высокую динамическую способность предложенного контроллера напряжения гистерезиса для регулирования и стабилизации напряжения с быстро изменяющимся значением dV/dt.

Варианты осуществления настоящего раскрытия направлены на многоуровневый каскадный модулятор напряжения, соединяемый с нагрузкой. В вариантах осуществления многоуровневый каскадный модулятор напряжения содержит множество силовых ячеек, соединенных последовательно, причем каждая ячейка из множества ячеек содержит двунаправленный переключатель и накопительный элемент, и систему управления, подключенную к множеству ячеек и имеющую многоуровневый контроллер напряжения гистерезиса. В вариантах осуществления система управления сконфигурирована, чтобы побуждать множество ячеек выводить N уровней напряжения на нагрузке, причем N представляет собой положительное целое число, соответствующее числу силовых ячеек во множестве силовых ячеек.

В вариантах осуществления каждая ячейка из множества ячеек включает в себя вторичную обмотку изолирующего трансформатора, трехфазный диодный мост, подключенный к трансформатору и накопительному элементу, и диод.

В вариантах осуществления двунаправленный переключатель представляет собой один из IGBT или MOSFET.

В вариантах осуществления каждая ячейка из множества ячеек дополнительно содержит LCRфильтр на своем выходе.

В вариантах осуществления модулятор дополнительно содержит CR-фильтр на выходе множества ячеек.

В вариантах осуществления система управления дополнительно сконфигурирована, чтобы вызы- 7 044819 вать перенос электрической мощности от элементов накопления энергии силовых ячеек на нагрузку.

В вариантах осуществления система управления дополнительно сконфигурирована для выравнивания напряжений на накопительных элементах.

В вариантах осуществления накопительный элемент является конденсатором.

В вариантах осуществления система управления включает в себя один или несколько процессоров, подключенных к некратковременной памяти, содержащей множество инструкций, которые при исполнении побуждают один или несколько процессоров управлять уровнем напряжения на нагрузке.

В вариантах осуществления множество инструкций при исполнении побуждают один или несколько процессоров управлять уровнем выходного напряжения модулятора как функцией уровня напряжения на нагрузке, опорного напряжения и погрешности напряжения, равной разности между уровнем напряжения на нагрузке и опорным напряжением.

В вариантах осуществления множество инструкций при исполнении побуждают один или несколько процессоров вычитать из сигнала опорного напряжения V_REF реальный сигнал напряжения обратной связи V_real, полученный от датчика напряжения, формировать, блоком оценки уровня напряжения, сигнал оцененного уровня напряжения, Уровни, с использованием порога верхней границы (НВ) блока гистерезиса, порога нижней границы (LB) блока гистерезиса и сигнала разности напряжений AV, и генерировать, генератором шаблона переключения, множество сигналов переключения на основе оцененного уровня напряжения, Уровни, и состояния блока гистерезиса.

В вариантах осуществления, чтобы вычесть из сигнала опорного напряжения V_REF реальный сигнал напряжения обратной связи V_REAL, множество инструкций при исполнении побуждают один или несколько процессоров подавать реальный сигнал напряжения обратной связи V_REAL на вход фильтра нижних частот, подавать выходной сигнал фильтра нижних частот на отрицательный вход первого блока суммирования, подавать сигнал опорного напряжения V_REF на положительный вход первого блока суммирования и формировать сигнал разности напряжений AV на выходе первого блока суммирования.

В вариантах осуществления, когда AV достигает порога верхней границы (НВ) блока гистерезиса, множество инструкций при исполнении пробуждают один или несколько процессоров устанавливать состояние блока гистерезиса в 1.

В вариантах осуществления, когда AV достигает порога нижней границы (LB) блока гистерезиса, множество инструкций при исполнении побуждают один или несколько процессоров устанавливать состояние блока гистерезиса в 0.

В вариантах осуществления, чтобы формировать оцененный уровень напряжения Уровни, множество инструкций при исполнении побуждают один или несколько процессоров подавать тактовый сигнал на тактовый генератор, отсчитывать, сбрасываемым счетчиком, число тактовых сигналов, генерируемых тактовым генератором, когда истинно одно или несколько из следующих условий: AV ниже, чем порог нижней границы (LB) блока гистерезиса; или AV выше, чем порог верхней границы (НВ) блока гистерезиса.

В вариантах осуществления множество инструкций при исполнении побуждают один или несколько процессоров дополнительно, давать приращение, счетчиком свободного хода, выходному сигналу счетчика свободного хода, подавать выходной сигнал счетчика свободного хода на второй блок суммирования и уменьшать число Уровней на выходе блока оценки уровня напряжения, когда истинны оба из следующих случаев одновременно: сигнал AV ниже, чем порог нижней границы LB гистерезиса; и значение выходного сигнала отсчета сбрасываемого счетчика выше, чем предварительно установленное значение постоянной времени.

В вариантах осуществления, когда сигнал AV ниже, чем порог нижней границы LB гистерезиса, и значение выходного сигнала отсчета сбрасываемого счетчика выше, чем предварительно установленное значение постоянной времени, множество инструкций при исполнении побуждают один или несколько процессоров устанавливать выход логического элемента схемы уменьшения уровня в значение Истина, детектировать выход логического элемента детектором нарастающего фронта и давать приращение счетчику свободного хода и тем самым уменьшать выходной уровень в блоке суммирования.

В вариантах осуществления многоуровневый контроллер напряжения гистерезиса содержит фильтр нижних частот, имеющий вход фильтра нижних частот и выход фильтра нижних частот, первый блок суммирования, имеющий положительный вход и отрицательный вход, блок гистерезиса, имеющий порог верхней границы (НВ) и порог нижней границы (LB), блок оценки уровня напряжения, имеющий множество входов блока оценки уровня напряжения и выходной сигнал уровня напряжения Уровни, и генератор шаблона переключения, имеющий множество входов генератора шаблона переключения и множество выходов генератора шаблона переключения.

В вариантах осуществления генератор шаблона переключения содержит блок компаратора, сбрасываемый счетчик, первый мультиплексор, имеющий первое множество входных сигналов, и второй мультиплексор, имеющий второе множество входных сигналов.

В вариантах осуществления каждый входной сигнал второго множества входных сигналов представляет собой массив состояний переключения, каждое из которых соответствует одному из множества выходных уровней для модулятора напряжения.

В вариантах осуществления множество выходных уровней находятся в диапазоне от 0VDC, когда

- 8 044819 все сигналы переключения соответствуют значению ложь, до максимального выходного напряжения, когда все сигналы переключения соответствуют значению истина.

В вариантах осуществления блок оценки уровня напряжения содержит схему отсчета тактового сигнала, схему декремента уровня, схему запуска и сброса для сбрасываемого счетчика и второй блок суммирования.

В вариантах осуществления схема отсчета тактового сигнала содержит тактовый генератор, логический переключатель и сбрасываемый счетчик.

В вариантах осуществления схема декремента уровня содержит первый логический элемент, детектор нарастающего фронта и счетчик свободного хода.

В вариантах осуществления схема запуска и сброса содержит второй логический элемент, детектор нарастающего фронта и третий логический элемент.

В вариантах осуществления первый логический элемент представляет собой логическую схему И, второй логический элемент представляет собой логическую схему ИСКЛЮЧАЮЩЕЕ ИЛИ, и третий логический элемент представляет собой логическую схему ИЛИ.

В вариантах осуществления, когда AV достигает порога верхней границы (НВ) блока гистерезиса, состояние блока гистерезиса устанавливается в 1.

В вариантах осуществления, когда AV достигает порога нижней границы (LB) блока гистерезиса, состояние блока гистерезиса устанавливается в 0.

В вариантах осуществления нагрузка находится в силовой электронной схеме в одном или более из источника мощности смещения электродов для плазменного реактора Токамак, источника мощности смещения электродов для FRC плазменного реактора, источника питания для инжектора пучка нейтральных частиц, магнетронного модулятора, клистронного модулятора, модулятора электронной пушки, высокомощного рентгеновского источника питания, средневолнового передатчика, длинноволнового передатчика и коротковолнового твердотельного передатчика.

Варианты осуществления настоящего раскрытия направлены на многоуровневый контроллер напряжения гистерезиса, соединяемый с нагрузкой. В вариантах осуществления многоуровневый контроллер напряжения гистерезиса (MHVC) включает в себя фильтр нижних частот, имеющий вход фильтра нижних частот и выход фильтра нижних частот, первый блок суммирования, имеющий положительный вход и отрицательный вход, блок гистерезиса, имеющий порог верхней границы (НВ) и порог нижней границы (LB), блок оценки уровня напряжения, имеющий множество входов блока оценки уровня напряжения и выходной сигнал уровня напряжения Уровни; и генератор шаблона переключения, имеющий множество входов генератора шаблона переключения и множество выходов генератора шаблона переключения.

В вариантах осуществления множество выходных уровней находятся в диапазоне от 0VDC, когда все сигналы переключения соответствуют значению ложь, до максимального выходного напряжения, когда все сигналы переключения соответствуют значению истина.

В вариантах осуществления блок оценки уровня напряжения содержит схему отсчета тактового сигнала, схему декремента уровня, содержащую схему запуска и сброса для сбрасываемого счетчика, и второй блок суммирования.

В вариантах осуществления первый логический элемент представляет собой логическую схему И, второй логический элемент представляет собой логическую схему ИСКЛЮЧАЮЩЕЕ ИЛИ, а третий логический элемент представляет собой логическую схему ИЛИ.

В вариантах осуществления нагрузка находится в силовой электронной схеме в одном или более из источника мощности смещения электродов для плазменного реактора Токамак, источника мощности смещения электродов для FRC плазменного реактора, источника питания для инжектора пучка ней- 9 044819 тральных частиц, магнетронного модулятора, клистронного модулятора, модулятора электронной пушки, высокомощного рентгеновского источника питания, средневолнового передатчика, длинноволнового передатчика и коротковолнового твердотельного передатчика.

Варианты осуществления настоящего раскрытия направлены на способ управления напряжением, подаваемым на нагрузку, с использованием многоуровневого контроллера напряжения гистерезиса. В вариантах осуществления способ содержит прием реального сигнала напряжения обратной связи V_REALот датчика напряжения. В вариантах осуществления способ дополнительно содержит вычитание реального сигнала напряжения обратной связи V_REAL из сигнала опорного напряжения VREF путем: подачи реального сигнала напряжения обратной связи V_REAL на вход фильтра нижних частот, подачи выходного сигнала фильтра нижних частот на отрицательный вход первого блока суммирования, подачи сигнала опорного напряжения V_REF на положительный вход блока суммирования и формирования сигнала разности напряжений AV на выходе первого блока суммирования.

В вариантах осуществления способ дополнительно содержит формирование, блоком оценки уровня напряжения, сигнала оцененного уровня напряжения, Уровни, с использованием порога верхней границы (НВ) блока гистерезиса, порога нижней границы (LB) блока гистерезиса и сигнала разности напряжений AV. В вариантах осуществления способ дополнительно содержит генерирование, генератором шаблона переключения, множества сигналов переключения на основе оцененного уровня напряжения, Уровни, и состояния блока гистерезиса.

В вариантах осуществления блок оценки уровня напряжения формирует оцененный уровень напряжения Уровни путем: подачи тактового сигнала на тактовый генератор; отсчета, сбрасываемым счетчиком, числа тактовых сигналов, генерируемых тактовым генератором, когда истинно одно или несколько из следующих условий: AV ниже, чем порог нижней границы (LB) блока гистерезиса, или AV выше, чем порог верхней границы (НВ) блока гистерезиса; приращения, счетчиком свободного хода, выходного сигнала счетчика свободного хода; подачи выходного сигнала счетчика свободного хода на блок суммирования; и уменьшение числа Уровней на выходе блока оценки уровня напряжения, когда истинны оба из следующих случаев одновременно: сигнал AV ниже, чем порог нижней границы LB гистерезиса, и значение выходного сигнала отсчета сбрасываемого счетчика выше, чем предварительно установленное значение постоянной времени.

В вариантах осуществления, когда сигнал AV ниже порога нижней границы LB гистерезиса, и значение выходного сигнала отсчета сбрасываемого счетчика выше, чем предварительно установленное значение постоянной времени, выход первого логического элемента схемы декремента уровня становится значением Истина; детектор нарастающего фронта детектирует выход первого логического элемента; и счетчик свободного хода получает приращение, тем самым уменьшая выходной уровень блока суммирования.

Процессоры систем управления и контроллеров настоящего раскрытия могут быть сконфигурированы, чтобы выполнять вычисления и анализ, описанные в настоящем раскрытии, и могут включать в себя или быть подключенными с возможностью связи к одному или нескольким элементам памяти, включающим в себя не-временный считываемый компьютером носитель. Это может включать в себя систему на основе процессора или на основе микропроцессора, включая системы, использующие микроконтроллеры, компьютеры с сокращенным набором команд (RISC), специализированные интегральные схемы (ASIC), логические схемы и любую другую схему или процессор, способные исполнять функции, описанные в настоящем документе. Приведенные выше примеры являются только иллюстративными и, таким образом, не предназначены, чтобы ограничивать каким-либо образом определение и/или значение термина процессор или компьютер.

Функции процессора могут быть реализованы с использованием программных процедур, аппаратных компонентов или их комбинации. Аппаратные компоненты могут быть реализованы с использованием различных технологий, включая, например, интегральные схемы или дискретные электронные компоненты. Процессорный блок, как правило, включает в себя считываемое/записываемое устройство памяти и, как правило, также включает в себя аппаратные средства и/или программное обеспечение для записи и/или считывания устройства памяти.

Процессоры могут включать в себя вычислительное устройство, устройство ввода, блок отображения и интерфейс, например, для доступа в Интернет. Компьютер или процессор может включать в себя микропроцессор. Микропроцессор может быть соединен с коммуникационной шиной. Компьютер или процессор может также включать в себя память. Память может включать в себя память с произвольным доступом (RAM) и постоянную память (ROM). Компьютер или процессор могут также включать в себя устройство хранения, которое может представлять собой жесткий диск или съемный накопитель, такой как, например, накопитель на оптическом диске и тому подобное. Устройство хранения может представ-

Claims

лять собой другие аналогичные средства для загрузки компьютерных программ или других инструкций в компьютер или процессор.

Процессор исполняет набор инструкций, которые хранятся в одном или нескольких элементах хранения, чтобы обрабатывать входные данные. Элементы хранения могут также хранить данные или другую информацию, как это желательно или необходимо. Элемент хранения может быть в форме источника информации или физического элемента памяти в машине обработки.

Набор инструкций может включать в себя различные команды, которые инструктируют процессоры в качестве машины обработки, чтобы выполнять конкретные операции, такие как способы и процессы различных вариантов осуществления описанного здесь предмета. Набор инструкций может быть в форме программ программного обеспечения. Программное обеспечение может быть в различных формах, таких как системное программное обеспечение или прикладное программное обеспечение. Кроме того, программное обеспечение может быть в форме совокупности отдельных программ или модулей, программного модуля в более крупной программе или части программного модуля. Программное обеспечение также может включать в себя модульное программирование в форме объектно-ориентированного программирования. Обработка входных данных с помощью машины обработки может осуществляться в ответ на команды пользователя или в ответ на результаты предыдущей обработки или в ответ на запрос, сделанный другой машинной обработки.

Как использовано в данном описании, термины программное обеспечение и прошивка могут быть взаимозаменяемыми и включают в себя любую компьютерную программу, сохраненную в памяти для исполнения компьютером, включая память RAM, память ROM, память EEPROM и энергонезависимую память RAM (NVRAM). Вышеуказанные типы памяти являются только примерами и, таким образом, не ограничивают типы памяти, используемой для хранения компьютерной программы.

Все признаки, элементы, компоненты, функции и этапы, описанные в связи с любым вариантом осуществления, предложенным в настоящем документе, подразумеваются свободно комбинируемыми и заменяемыми таковыми из любого другого варианта осуществления. Если некоторый признак, элемент, компонент, функция или этап описан в отношении только одного варианта осуществления, то следует понимать, что этот признак, элемент, компонент, функция или этап может использоваться с любым другим вариантом осуществления, описанным в настоящем документе, если только явно не указано иное. Таким образом, настоящий абзац служит в качестве предшествующего обоснования и письменной поддержки для введения пунктов формулы изобретения, в любое время, которые комбинируют признаки, элементы, компоненты, функции и этапы из различных вариантов осуществления или которые заменяют признаки, элементы, компоненты, функции и этапы из одного варианта осуществления таковыми из других, даже если последующее описание явно не указывает, в конкретном случае, что такие комбинации или замены возможны. Выражать перечисление всех возможных комбинаций и замен является чрезмерно обременительным, особенно с учетом того, что допустимость каждой такой комбинации и замены будет легко понятна для специалистов в данной области техники на основе изучения настоящего описания.

Во многих случаях объекты описаны здесь как подключенные к другим объектам. Следует понимать, что термины подключенный и соединенный или любая из их форм используются здесь взаимозаменяемым образом и в обоих случаях являются родовыми для прямой связи двух объектов без какихлибо существенных, например паразитных промежуточных объектов, и для опосредованного подключения двух объектов с одним или несколькими существенными промежуточными объектами. Если объекты показаны как непосредственно подключенные друг к другу или описаны как подключенные друг к другу без описания какого-либо промежуточного объекта, следует понимать, что эти объекты также могут быть опосредованно подключенными между собой, если только контекст явно не предписывает иное.

В то время как варианты осуществления допускают различные модификации и альтернативные формы, конкретные их примеры показаны на чертежах и описаны здесь подробно. Однако следует понимать, что эти варианты осуществления не должны быть ограничены конкретной раскрытой формой, а наоборот, эти варианты осуществления должны охватывать все модификации, эквиваленты и альтернативы, попадающие в пределы сущности настоящего раскрытия. Кроме того, любые признаки, функции, этапы или элементы вариантов осуществления могут излагаться или добавляться в формулу изобретения, как и негативные ограничения, которые определяют объем пунктов формулы изобретения признаками, функциями, этапами или элементами, которые не находятся в пределах этого объема.

ФОРМУЛА ИЗОБРЕТЕНИЯ

1. Многоуровневый каскадный модулятор напряжения, соединяемый с нагрузкой, содержащий множество силовых ячеек, соединенных последовательно, причем каждая ячейка из множества ячеек содержит двунаправленный переключатель и накопительный элемент; и систему управления, подключенную к множеству ячеек и имеющую многоуровневый контроллер напряжения гистерезиса, причем система управления сконфигурирована, чтобы побуждать множество ячеек выводить N уровней напряжения на нагрузку, где N представляет собой положительное целое чис- 11 044819 ло, соответствующее числу силовых ячеек во множестве силовых ячеек; и при этом система управления выполнена с возможностью принимать от датчика напряжения сигнал напряжения обратной связи V_REAL;

осуществлять фильтрацию нижних частот сигнала напряжения обратной связи V_REAL, чтобы формировать выходной сигнал фильтра нижних частот; и формировать сигнал разности AV, который пропорционален разности между выходным сигналом фильтра нижних частот и сигналом опорного напряжения V_REF.
2. Многоуровневый каскадный модулятор напряжения по п.1, причем система управления выполнена с возможностью формировать сигнал разности AV посредством вычитания выходного сигнала фильтра нижних частот из сигнала опорного напряжения V_REF.
3. Многоуровневый каскадный модулятор напряжения по п.2, причем система управления выполнена с возможностью формировать сигнал состояния гистерезиса на основании порога верхней границы (НВ), порога нижней границы (LB) и сигнала разности напряжений AV.
4. Многоуровневый каскадный модулятор напряжения по п.3, причем система управления выполнена с возможностью формировать сигнал оцененного уровня напряжения на основании порога НВ, порога LB и сигнала разности напряжений AV.
5. Многоуровневый каскадный модулятор напряжения по п.4, причем система управления выполнена с возможностью выборочного включения и выключения каждой из силовых ячеек на основании оцененного уровня напряжения и сигнала состояния.
6. Многоуровневый каскадный модулятор напряжения по п.5, причем система управления выполнена с возможностью выборочного включения и выключения каждой из силовых ячеек для балансировки напряжений на накопительных элементах.
7. Многоуровневый каскадный модулятор напряжения по п.6, в котором накопительный элемент является конденсатором.
8. Многоуровневый каскадный модулятор напряжения по п.3, причем система управления выполнена с возможностью сч итать, посредством сбрасываемого счетчика, число тактовых сигналов, формируемых тактовым генератором;

осу ществлять приращение, посредством безынерционного счетчика, выходного сигнала безынерционного счетчика, который подается в качестве ввода на блок суммирования;

осуществлять снижение сигнала оцененного уровня напряжения на выходе блока оценки уровня напряжения, когда одновременно выполняются оба из следующих условий:

сигнал AV ниже порога LB и значение выходного сигнала отсчета сбрасываемого счетчика выше, чем предварительно заданное значение постоянной времени.
9. Способ управления напряжением, подаваемым в нагрузку, с использованием многоуровневого гистерезисного контроллера напряжения для управления множеством силовых ячеек, соединенных последовательно, причем каждая силовая ячейка из множества ячеек содержит двунаправленный переключатель и накопительный элемент, содержащий этапы, на которых пр инимают реальный сигнал напряжения обратной связи VREAL от датчика напряжения;

ос уществляют фильтрацию нижних частот сигнала напряжения обратной связи VREAL, чтобы формировать выходной сигнал фильтра нижних частот;

фо рмируют сигнал разности AV, который пропорционален разности между выходным сигналом фильтра нижних частот и сигналом опорного напряжения V_REF;

фо рмируют сигнал состояния гистерезиса на основании порога верхней границы (НВ), порога нижней границы (LB) и сигнала разности напряжений AV;

по меньшей мере, частично на основании сигнала состояния предписывают множеству силовых ячеек выборочно выводить вплоть до N уровней напряжения в нагрузку, причем N представляет собой положительное целое число, соответствующее числу силовых ячеек во множестве силовых ячеек.
10. Способ по п.9, в котором формирование сигнала разности AV, который пропорционален разности между выходным сигналом фильтра нижних частот и сигналом опорного напряжения V_REF, включает в себя этап, на котором вычитают выходной сигнал фильтра нижних частот из сигнала опорного напряжения V_REF.
11. Способ по п.10, дополнительно содержащий этап, на котором вырабатывают сигнал оцененного уровня напряжения на основании порога НВ, порога LB и сигнала разности напряжений AV.
12. Способ по п.11, дополнительно содержащий этап, на котором выборочно включают и выключают каждую из силовых ячеек на основании оцененного уровня напряжения и сигнала состояния.
13. Способ по п.12, в котором выборочное включение и выключение каждой из силовых ячеек на основании оцененного уровня напряжения и сигнала состояния включает в себя этап, на котором балансируют напряжения на накопительных элементах.
14. Способ по п.13, в котором выработка сигнала оцененного уровня напряжения включает в себя этапы, на которых

-