DK167512B1

DK167512B1 - CIRCUIT FOR CORRECTING DISTRIBUTION OF DIGITAL SIGNALS

Info

Publication number: DK167512B1
Application number: DK571286A
Authority: DK
Inventors: Ziaedin Chahabadi; Martin Brahms
Original assignee: Kommunikations Elektronik
Priority date: 1985-11-28
Filing date: 1986-11-27
Publication date: 1993-11-08
Also published as: GB2184329B; FI864841A; SE8605080D0; DE3542068C2; DK571286D0; SE8605080L; DE3542068A1; SE464494B; FI864841A0; FI86125B; GB8628432D0; GB2184329A; DK571286A; FI86125C

Description

DK 167512 B1DK 167512 B1

Opfindelsen angår et kredsløb til modforvrængning af digitale signaler ved den ledningsbundne dataoverførsel mellem en sender og en modtager, ved hvilken der i modtageren er indkoblet mindst et kapacitivt element i dataoverføringsstrækningen, og 5 af den i indledningen til krav 1 angivne art, således som kendt fra DE-AS 20 42 784.BACKGROUND OF THE INVENTION 1. Field of the Invention This invention relates to a circuit for counter-distortion of digital signals by the wired data transmission between a transmitter and a receiver, in which at least one capacitive element of the data transmission line is connected to the receiver, and 5 of the kind specified in the preamble of claim 1, DE-AS 20 42 784.

Ved overførslen af digitale signaler gennem kabler eller ledninger optræder der i reglen forvrængni nger, ved hvilke impul-10 serne forvrænges således i deres form, at deres information med mere ikke længere kan udvindes. Graden af forvrængninger bestemmes af ledningsforholdene. Ved høje overførselshastigheder med et frekvensspektrum, som f.eks. ligger over 30 kHz, virker overførselsledningen som et 1avpasfi 1 ter, der forårsa-15 ger lineære forvrængni nger af de overførte signaler. Forvræng ningsgraden kan bestemmes ved måling. Forvrængningerne kan kompenseres ved hjælp af et til svarende højpasfiIter, der indkobles i en modtager på overførselsstrækningen. Det digitale signal står da til rådighed i sin oprindelige form. Dets in-20 formation bibeholdes.When transmitting digital signals through cables or wires, there are usually distortions in which the pulses are distorted in their form so that their information can no longer be extracted. The degree of distortion is determined by the wiring conditions. At high transmission rates with a frequency spectrum, such as exceeding 30 kHz, the transmission line acts as a 1-pass filter that causes linear distortions of the transmitted signals. The degree of distortion can be determined by measurement. The distortions can be compensated by means of a corresponding high-pass filter connected to a receiver on the transmission line. The digital signal is then available in its original form. Its information is maintained.

Ved fast installerede ledninger er der altid mulighed for at fastslå forvrængningsgraden. Der kan da også til stadighed være indkoblet et egnet højpasfilter i overførselsstrækningen. 25 En forudsætning er dog altid en ret kostbar måling med til sluttet indkobling af et højpasfilter. Den således opbyggede kobling er kun virksom så længe ledningsegenskaberne bevares uændrede. Ændringer i ledningsføringen kræver nye målinger og nye koblingsarbejder. Dette gælder også når som helst et nyt 30 kabel eller en ny ledning indsættes mellem en sender og en modtager uanset årsagen.With fixed wires, it is always possible to determine the degree of distortion. A suitable high-pass filter may also be permanently connected to the transmission section. 25 However, a prerequisite is always a rather expensive measurement with the connection of a high-pass filter connected. The coupling thus constructed is only effective as long as the wiring characteristics remain unchanged. Wiring changes require new measurements and new coupling work. This also applies whenever a new cable or cable is inserted between a transmitter and a receiver for whatever reason.

Fra tysk offentliggørelsesskrift nr. 22 64 110 og fra US patentskrift nr. 3.578.914 kendes kredsløb, hvormed der kan gen-35 nemføres en automatisk modforvrængning af ankommende digitale signaler. Som kriterium for modforvrængningen anvendes dæmpningen af signalet gennem ledningen, som signalerne overføres 2 UIV 10/0 Dl på. Disse kredsløb kan kun anvendes, når man kender overføringsegenskaberne for de anvendte ledninger. Hvis ledningsbelægningerne f.eks. afviger kraftigere end forventet fra "normen", er en modforvrængning alene ved registrering af dæmpnin-5 gen ikke mere mulig. De kendte kredsløb kan derfor kun anven des ved bestemte og nøje kendte ledningstyper.German Patent Publication No. 22 64 110 and US Patent No. 3,578,914 disclose circuits by which automatic counter distortion of arriving digital signals can be performed. As the criterion for the counter-distortion, the attenuation of the signal is used through the wire to which the signals are transmitted 2 UIV 10/0 D1. These circuits can only be used when you know the transfer characteristics of the wires used. For example, if the wire coatings. deviating more strongly than expected from the "norm", a counter-distortion by recording the damping is no longer possible. Therefore, the known circuits can only be used with certain and carefully known wiring types.

I forbindelse med modforvrængning af digitale signaler kendes fra DE fremlæggelsesskrift nr. 24 42 207 en reguleringssløjfe 10 for en overføringsledning, hvor der i overføringsstrækningen er indkoblet en kapacitetsdiode, som kan styres. Fra tysk patentskrift nr. 31 10 456 kendes en pilotstyret reguleringsindretning for en vekselstrømsforstærker i telekommunikationsoverføringssystemer, hvori der anvendes en operationsforstær-15 ker, der er indrettet som integra1regu1 ator (integrator).In connection with the counter-distortion of digital signals, from the disclosure disclosure no. 24 42 207 there is known a control loop 10 for a transmission line, in which a capacitive diode can be controlled in the transmission line. German Patent Specification No. 31 10 456 discloses a pilot controlled regulator for an AC amplifier in telecommunication transmission systems using an operational amplifier arranged as an integrator (integrator).

Kredsløbet i tysk fremlæggelsesskrift nr. 20 42 784 anvender ligeledes dæmpningen af signalerne på ledningen som kriterium. Dette kendte kredsløb er derfor ligeledes ikke universelt an-20 vendeligt til vilkårlige ledningstyper. Her registreres med en spidsspændingsdetektor kun spidsværdien af den spænding, der er på udgangen af kredsløbet, men ikke den faktiske forvrængning af signalet, dvs. den faktiske signalform. Anvendelsen af dette kendte kredsløb er således afhængig af kendskab til 25 overføringsegenskaberne for de anvendte ledninger, således at erfaringsmæssigt hensigtsmæssige værdier til opbygningen af kredsløbet kan indføres af specielt uddannede fagfolk.The circuit in German Patent Publication No. 20 42 784 also uses the attenuation of the signals on the line as a criterion. This known circuit is therefore also not universally applicable to any type of wiring. Here, with a peak voltage detector, only the peak value of the voltage at the output of the circuit is recorded, but not the actual distortion of the signal, ie. the actual signal form. The use of this known circuit is thus dependent on knowledge of the transfer characteristics of the wires used, so that experience-wise values for the structure of the circuit can be introduced by specially trained professionals.

Det er formålet med opfindelsen at tilvejebringe et kredsløbs-30 organ, hvormed et digitalt signal, som overføres gennem en ledning med passende overføringsegenskaber til en modtager, kan modforvrænges uden kostbare målinger og arbejde med kredsløb.It is an object of the invention to provide a circuitry by which a digital signal transmitted through a line with appropriate transmission characteristics to a receiver can be counter-distorted without costly measurements and circuitry.

35 Dette formål opnås ved et kredsløbsorgan af den i indledningen nævnte art ifølge opfindelsen ved, DK 167512 B1 3 at der som det koblingselement, der registrerer netværkets udgangsspænding, på udgangen af netværket er tilsluttet en komparator, som ved en positiv udgangsspænding fra netværket afgiver et andet udgangssignal end ved en negativ udgangsspæn-5 ding, at der til komparatoren er tilsluttet et binært lager, som til modtagelse af udgangssignalet fra komparatoren tilkobles af en taktflanke, som periodisk afledes fra signal føl gen i en 10 datastrøm, som ankommer til modtageren gennem overførsels 1ed- ni ngen, at der på udgangen af lageret er tilsluttet en integrator, som afgiver en styrespænding, og 15 at styrespændingen fra integratoren anvendes til justering af den styrede kapacitet for at opnå en udligning.This object is achieved by a circuit means of the kind mentioned in the preamble according to the invention by the fact that, as the coupling element which detects the output voltage of the network, a comparator is provided at the output of the network which produces a positive output voltage from the network. an output signal other than by a negative output voltage that a binary memory is connected to the comparator, which for receiving the output signal from the comparator is coupled by a clock edge which is periodically derived from the signal following a data stream arriving at the receiver through The transmission means that at the output of the storage there is connected an integrator which gives a control voltage and that the control voltage from the integrator is used for adjusting the controlled capacity to obtain an equalization.

Med dette kredsløbsorgan er en automatisk modforvrængning af 20 digitale signaler mulig. Det er blot nødvendigt én gang i mod tageren at indkoble kredsløbet med den styrede kapacitet i overførselsstrækn i ngen. Værdien af kapaciteten justeres til stadighed af integratoren for udligne, altså som en modforvrængning af signalet, og integratoren får sin information fra 25 komparatoren, der til stadighed påtrykkes udgangsspændingen fra netværket. Det udgangssignal fra komparatoren, der til stadighed står på det binære lager, tilføres periodisk til integratoren i henhold til en taktflanke, som afledes fra den datastrøm, som skal overvåges. Integratoren ændrer sin styre-30 spænding og dermed værdien af kapaciteten i kredsløbet, indtil middelantallet af de to forskellige binære informationer i lageret er det samme. Størrelser, der skyldes støj, som f.eks. sus, påvirker ikke dette statistiske middel.With this circuit means an automatic counter distortion of 20 digital signals is possible. It is only necessary once for the receiver to connect the circuit with the controlled capacity of the transmission line in the receiver. The value of the capacity is constantly adjusted by the equalizer integrator, ie as a counter distortion of the signal, and the integrator receives its information from the comparator, which is constantly applied to the output voltage from the network. The output of the comparator, which is constantly on the binary memory, is periodically supplied to the integrator according to a clock edge derived from the data stream to be monitored. The integrator changes its control voltage and thus the value of the capacity of the circuit until the mean number of the two different binary information in the memory is the same. Noises due to noise, such as sus, does not affect this statistical mean.

35 Et udførelseseksempel ifølge opfindelsen er vist på tegningen.An embodiment of the invention is shown in the drawing.

På tegningen viser 4 ulv ib/biz tn fig. 1 en overførselsstrækning for digitale data, vist skematisk, fig. 2 et blokdiagram af en meget enkel udførelsesform for et 5 kredsløbsorgan ifølge den foreliggende opfindelse, og fig. 3 et blokdiagram af en yderligere udførelsesform af kredsløbet i fig. 2.In the drawing, 4 wolves ib / biz tn FIG. 1 is a schematic of a digital data transfer section, FIG. 2 is a block diagram of a very simple embodiment of a circuitry according to the present invention; and FIG. 3 is a block diagram of a further embodiment of the circuit of FIG. 2nd

10 En sender for digitale signaler er betegnet med 1, og er gen nem en metallisk leder 2 forbundet med en modtager 3. I overførsel sstrækni ngen kan der være indkoblet mindst én regenerator 4.A digital signal transmitter is designated 1, and is easily connected to a metallic conductor 2 by a receiver 3. At least one regenerator 4 may be connected in the transmission line.

15 "Modtager" i opfindelsens forstand er her modtageren for enden af en overførselsstrækning. Den kan dog også være dannet af indgangssiden til en regenerator. Opfindelsen kan efter en tilsvarende "tilpasning" anvendes til koder af forskellig art. "Tilpasningen" angår den måde, hvorpå man afleder taktflanken, 20 som tilkobler i det binære lager, hvad der skal forklares nær mere i det følgende."Receiver" in the sense of the invention is here the receiver at the end of a transmission line. However, it may also be formed by the input side of a regenerator. The invention can, after a corresponding "adaptation", be used for codes of various kinds. The "alignment" relates to the way in which the clock flank 20, which engages in the binary memory, is connected, as will be explained in more detail below.

Kredsløbsorganet ifølge fig. 2 er anbragt i en modtager 3, der er antydet med punkteret linie. I modtageren 3 er der i over-25 førselsstrækningen indkoblet et netværk 5, som har en kapaci tet 6, der kan styres. Den styrede kapacitet 6 er fortrinsvis en kapacitetsdiode. De data, som ankommer på ledningen 2 efter at have passeret netværket 5, videregives til et amplitudebeslutningskredsløb eller -diskrimator 7 og føres derfra videre 30 til den yderligere databehandling.The circuitry of FIG. 2 is arranged in a receiver 3 indicated by a dotted line. In the receiver 3 a network 5 is connected in the transmission line which has a controllable capacity 6. The controlled capacity 6 is preferably a capacity diode. The data arriving on line 2 after passing through the network 5 is passed to an amplitude decision circuit or discriminator 7 and is then passed on to the further data processing.

På udgangen af netværket 5 er tilsluttet en komparator 8, som f.eks. kan være en operationsforstærker. Komparatoren 8 modtager udgangsspændingen fra netværket 5. Til komparatoren 8 er 35 tilsluttet et binært lager 9, hvis udgang er forbundet med en integrator 10. Som binært lager 9 kan der f.eks. anvendes en D-flip-flop. Integratoren 10 er tilsluttet netværket 5. Den DK 167512 Bl 5 består f.eks. af en operationsforstærker 15 med tilhørende kondensator 16 og modstand 17.At the output of the network 5 is connected a comparator 8, e.g. can be an operational amplifier. The comparator 8 receives the output voltage from the network 5. To the comparator 8, a binary storage 9 is connected, the output of which is connected to an integrator 10. As binary storage 9, e.g. a D flip-flop is used. The integrator 10 is connected to the network 5. The DK 167512 B1 consists, e.g. of an operational amplifier 15 with associated capacitor 16 and resistor 17.

Kredsløbsarrangementet ifølge fig. 2 arbejder f.eks. på følg-5 ende måde.The circuit arrangement of FIG. 2 works e.g. in the following manner.

I netværket 5 måles det logiske niveau af spændingsforløbet af det indkomne signal. Den spænding, der står på udgangen af netværket 5, modtages af komparatoren 8, der fastslår, om udlo gangsspændingen er positiv eller negativ. Ved en binær kode "1" foreligger en positiv udgangsspænding, hvorimod der ved en upåklagelig og uforvrænget binær signalfølge ved et "0" ikke må forekomme nogen udgangsspænding på kredsløbet 5.In the network 5, the logical level of the voltage loss is measured by the received signal. The voltage at the output of the network 5 is received by the comparator 8 which determines whether the output voltage is positive or negative. At a binary code "1" there is a positive output voltage, whereas in the case of an impeccable and undistorted binary signal sequence at a "0" no output voltage must be present on the circuit 5.

15 Ved en forvrænget binær datastrøm forekommer der imidlertid også i tilfælde af et "0" en positiv udgangsspænding fra netværket 5, og denne spænding modtages af komparatoren 8 og vi deregives som information på indgangen af lageret 9. Det binære lager 9 afgiver ved sin tilkobling, der endnu ikke er 20 nærmere forklaret, f.eks. ved en positiv udgangsspænding fra netværket 5, hver gang et "1”. Dette udgangssignal fra lageret 9 integreres over integratoren 10 i et bestemt tidsrum. Inte-gratoren 10 justerer da den styrespænding, der styrer kapaciteten 6, i en sådan retning, at udgangsspændingen fra netværk-25 et 5 til fastlagte tidspunkter, dvs. de periodisk forekommende afføl ingspunkter, går mod "nul". Når udgangsspændingen fra netværket 5 ved denne proces bliver negativt, giver komparatoren 8 en tilsvarende ændret information på indgangen til lageret 9, som da periodisk afgiver et "0" på integratoren.However, in case of a distorted binary data stream, there is also a positive output voltage from the network 5 in the case of a "0", and this voltage is received by the comparator 8 and we are deregistered as information on the input of the storage 9. The binary storage 9 emits at its connection that have not yet been explained in detail, e.g. at a positive output voltage from the network 5, each time a "1". This output signal from the storage 9 is integrated over the integrator 10 for a specified period of time. The integrator 10 then adjusts the control voltage controlling the capacity 6 in such a way that the output voltage from the network 25 to set times, i.e., the periodic sensing points, go to "zero." When the output voltage of the network 5 in this process becomes negative, the comparator 8 provides a correspondingly changed information on the input to the storage 9, which then periodically returns a "0" on the integrator.

30 Den datastrøm, som tilføres gennem ledningen 2, er da modfor vrænget, når antallet af signaler "1" og "0" fra lageret 9 i gennemsnit er det samme.The data stream supplied through line 2 is then reversed when the number of signals "1" and "0" from memory 9 is the same on average.

Tidspunktet for tilkoblingen af lageret 9 afledes af den data-35 strøm, som skal overvåges. De tilsvarende affølingspunkter følger periodisk eller quaniperiodisk. De kan f.eks. have en afstand på 1 msek. Som afføl ingspunkter udsøges f.eks. en 6 UK 1b/b1Z bl 1-0-følge af datastrømmen, og den stigende flanke af "l" anvendes til fastlæggelse af den takt, hvormed lageret 9 gennem-kobles. Aftastningen foretages altid på et tidspunkt, hvor der foreligger et "O” i talfølgen, når der altså ved uforvrænget 5 signal kan forventes en "0"-tilstand af signalet. Fortrinsvis lægges afføl ingstidspunktet således, at det falder midt i en "0"-impuls.The timing of switching on storage 9 is derived from the data stream to be monitored. The corresponding sensing points follow periodically or quantum periodically. For example, they can have a distance of 1 msec. For example, as sensing points are selected. a 6 UK 1b / b1Z bl 1-0 consequence of the data stream, and the increasing flank of "l" is used to determine the rate at which the memory 9 is passed through. The scanning is always done at a time when there is an "0" in the sequence, so that a "0" state of the signal can be expected at undisturbed 5 signal. Preferably, the tracking time is set so that it falls in the middle of a "0" -impulse.

Ved det således fastlagte periodisk tilbagevendende affølings-10 tidspunkt tilkobles lageret 9 hver gang. Signalet til føres indgangen gennem tilslutningen 11. Så længe der ligger en positiv spænding på udgangen af netværket 5 i afføl ingstidspunk-tet, afgiver lageret 9 - som allerede nævnt - kun signalet "1". Ved justering af kapaciteten 6 nedsættes spændingen på 15 aftastningstidspunktet på netværket 5, indtil der i aftast- ningstidspunktet teoretisk set ikke længere er nogen spænding. Dette kan dog ikke opnås i praksis, men inden for det pågældende tidspunkt indstiller der sig efter nogen tid en negativ udgangsspænding på netværket 5, og dette fører til et signal 20 "0" på lageret 9. Spændingen på netværket 9 forhøjes da igen af integratoren 10. Der indstiller sig på denne måde hurtigt en ligevægt mellem signalerne "1" og "0" på lageret 9. Datastrømmen modforvrænges derved.At the periodically recurring sensing time thus determined, the storage 9 is switched on each time. The signal for the input is passed through the connection 11. As long as there is a positive voltage at the output of the network 5 at the time of recording, the storage 9 - as already mentioned - only gives the signal "1". By adjusting the capacity 6, the voltage at the 15 scanning time on the network 5 is reduced until, at the scanning time, theoretically there is no longer any voltage. However, this cannot be achieved in practice, but within that time, a negative output voltage will set up on the network 5 and this will result in a signal 20 "0" in the storage 9. The voltage on the network 9 is then increased again by the integrator. 10. In this way, an equilibrium quickly becomes established between the signals "1" and "0" in the storage 9. The data stream is thereby distorted.

25 Integratoren 10 lægges via indgangen 12 fortrinsvis på en øn sket spændingsværdi, som svarer til halvdelen af det logiske spændingsniveau af signalet i den datastrøm, der skal overvåges .The integrator 10 is preferably applied via the input 12 to a desired voltage value corresponding to half the logical voltage level of the signal in the data stream to be monitored.

30 Som vist i fig. 3 kan der fra netværket 5 indkobles en ind gangsforstærker 13. Det er endvidere muligt også at indkoble en forstærker 14 foran tilslutningen til komparatoren 8. Begge forstærkere 13 og 14 kan være den art, der kan reguleres. Det er endvidere muligt at anvende begge forstærkere 13 og 14 el-35 ler blot én af disse. Forstærkeren 14 indrettes fortrinsvis således, at den kan reguleres.30 As shown in FIG. 3, an input amplifier 13. can be connected from the network 5. It is also possible to connect an amplifier 14 in front of the connection to the comparator 8. Both amplifiers 13 and 14 can be the type that can be controlled. Furthermore, it is possible to use both amplifiers 13 and 14 or just one of them. The amplifier 14 is preferably arranged so that it can be adjusted.

Claims

Circuit according to claim 1, characterized in that the clock edge for connecting the memory (9) is derived periodically from one implemented in the data stream, and thus an expected 1-0 sequence.

Circuit according to claim 1, characterized in that the clock edge for switching on the memory (9) is derived almost periodically in a time window of an impulse sequence of the data stream, where a "0" follows a "1".

Circuit according to one or more of claims 1-3, characterized in that the desired voltage of the integrator (10) is equal to half of the logic voltage level of the signal.

Circuit according to one or more of claims 1-4, characterized in that a D-f1 in p-flop is used as binary storage (9).

6. A circuit according to one or more of claims 1 to 5, characterized in that an operating amplifier is used as comparator (8).

Circuit according to one or more of claims 1-6, characterized in that an amplifier (14) is connected between the network (5) and the connection to the comparator (8), for stepwise an adjustable amplifier. 30 35